図面 (/)

技術 差動増幅回路

出願人 新日本無線株式会社
発明者 根本竜平
出願日 2014年2月6日 (6年4ヶ月経過) 出願番号 2014-021137
公開日 2015年8月20日 (4年10ヶ月経過) 公開番号 2015-149589
状態 特許登録済
技術分野 増幅器一般
主要キーワード 電流供給点 逆接続状態 帰還用コンデンサ 等価コンデンサ 帰還出力 同相信号除去比 バイアス抵抗器 微小容量
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2015年8月20日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (8)

課題

入力に微小容量が接続される差動増幅回路における電流源から混入するノイズの低減を図る。

解決手段

第1及び第2のMOSトランジスタ1,2から構成された差動対101の差動出力を第2のMOSトランジスタ2のゲート帰還する帰還回路103が設けられ、第1のMOSトランジスタ1のゲートには入力信号印加可能とされ、第2のMOSトランジスタ2のゲートには、抵抗器23とコンデンサ32並列接続されたインピーダンス回路105の一方の端部が接続され、インピーダンス回路105の他方の端部は、帰還回路103の帰還出力に接続され、ノイズ成分を差動対101において、同相信号成分として相殺可能に構成されたものとなっている。

概要

背景

この種の従来回路としては、例えば、2つのトランジスタ差動増幅をなすように構成された差動対が設けられてなる差動増幅回路が良く知られている(例えば、特許文献1等参照)。
このような差動増幅回路は、様々な用途に供されるが、例えば、いわゆるコンデンサマイクや、高抵抗値を有するセンサ素子等に用いられることがある。
図6及び図7には、そのような用途における回路構成例が示されており、以下、同図について概説する。

いずれの差動増幅回路も、第1及び第2のMOSトランジスタM1,M2により構成され差動増幅をなす差動対100Aとバッファアンプ(図6及び図7において「BUF」と表記)とを主たる構成要素として構成されてなるものである点は、基本的に同一であるが、それぞれ帰還回路の構成が次述するように異なるものとなっている。

すなわち、図6に示された差動増幅回路において、帰還回路103Cは、2つの抵抗器R1,R2とコンデンサC1の直列接続により構成されたものとなっており、2つの抵抗器R1,R2の相互の接続点から出力信号の一部が第2のMOSトランジスタM2のゲート帰還されるようになっている。

一方、図7に示された差動増幅回路において、帰還回路103Dは、直列接続された2つのコンデンサC3,C4とコンデンサC3に並列接続された抵抗器R4により構成されたものとなっており、2つのコンデンサC3,C4の相互の接続点から出力信号の一部が第2のMOSトランジスタM2のゲートへ帰還されるようになっている。

そして、いずれの差動増幅回路も、その入力側である第1のMOSトランジスタM1のゲートに、例えば、いわゆるコンデンサマイク(図示せず)が接続されるものとなっており、図6及び図7においては、容量性素子Csensがゲートとグランドとの間に接続されるものとして等価的に表されている。

概要

入力に微小容量が接続される差動増幅回路における電流源から混入するノイズの低減をる。第1及び第2のMOSトランジスタ1,2から構成された差動対101の差動出力を第2のMOSトランジスタ2のゲートへ帰還する帰還回路103が設けられ、第1のMOSトランジスタ1のゲートには入力信号印加可能とされ、第2のMOSトランジスタ2のゲートには、抵抗器23とコンデンサ32並列接続されたインピーダンス回路105の一方の端部が接続され、インピーダンス回路105の他方の端部は、帰還回路103の帰還出力に接続され、ノイズ成分を差動対101において、同相信号成分として相殺可能に構成されたものとなっている。

目的

本発明は、上記実状に鑑みてなされたもので、入力に微小容量が接続される差動増幅回路における電流源から混入するノイズの低減を図った差動増幅海路を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1及び第2のMOSトランジスタ差動増幅をなすように構成された差動対を有する差動増幅回路において、前記差動対の差動出力を前記第2のMOSトランジスタのゲート帰還する帰還回路が設けられ、前記第1のMOSトランジスタのゲートには入力信号印加可能とされ、前記第2のMOSトランジスタのゲートには、抵抗器コンデンサ並列接続された並列回路の一方の端部が接続され、前記並列回路の他方の端部は、前記帰還回路の帰還出力に接続されてなることを特徴とする差動増幅回路。

請求項2

第1及び第2のMOSトランジスタが差動増幅をなすように構成された差動対を有する差動増幅回路において、前記差動対の差動出力を前記第2のMOSトランジスタのゲートへ帰還する帰還回路が設けられ、前記第1のMOSトランジスタのゲートには入力信号が印加可能とされ、前記第2のMOSトランジスタのゲートには、逆接続された2個のダイオードとコンデンサが並列接続されてなる並列回路の一方の端部が接続され、前記並列回路の他方の端部は、前記帰還回路の帰還出力に接続されてなることを特徴とする差動増幅回路。

請求項3

第1及び第2のMOSトランジスタが差動増幅をなすように構成された差動対を有する差動増幅回路において、定電流源を有して前記差動対へ定電流出力供給可能に構成された電流源回路が設けられ、前記差動対の差動出力を前記第2のMOSトランジスタのゲートへ帰還する帰還回路が設けられ、前記第1のMOSトランジスタのゲートには入力信号が印加可能とされ、前記第2のMOSトランジスタのゲートには前記帰還回路の帰還出力が接続され、前記電流源回路を介して前記定電流源からソース電流供給が可能に変換用MOSトランジスタが設けられ、前記変換用MOSトランジスタのゲートは、前記第2のMOSトランジスタのゲートに接続されると共に、当該ゲートとソース間に、ノイズ伝達用コンデンサが接続されてなることを特徴とする差動増幅回路。

請求項4

第1及び第2のMOSトランジスタが差動増幅をなすように構成された差動対を有する差動増幅回路において、定電流源を有して前記差動対へ定電流を出力供給可能に構成された電流源回路が設けられ、前記差動対の差動出力を前記第2のMOSトランジスタのゲートへ帰還する帰還回路が設けられ、前記帰還回路は、帰還用第1及び第2のコンデンサの直列接続回路により構成され、前記第1の帰還用コンデンサの一端に前記差動対の差動出力が印加可能とされ、前記帰還用第2のコンデンサの一方がグランドに接続され、前記帰還用第1及び第2のコンデンサの相互の接続点が前記第2のMOSトランジスタのゲートに接続され、前記帰還用第1のコンデンサに2つのダイオードが並列に逆接続され、前記第1のMOSトランジスタのゲートには入力信号が印加可能とされ、前記電流源回路を介して前記定電流源からソースに電流供給が可能に変換用MOSトランジスタが設けられ、前記変換用MOSトランジスタのゲートは、前記第2のMOSトランジスタのゲートに接続されると共に、前記変換用MOSトランジスタのゲートとソース間に、ノイズ伝達用コンデンサが接続されてなることを特徴とする差動増幅回路。

請求項5

第1及び第2のMOSトランジスタが差動増幅をなすように構成された差動対を有する差動増幅回路において、前記差動対の差動出力を前記第2のMOSトランジスタのゲートへ帰還する帰還回路が設けられ、前記第1のMOSトランジスタのゲートには入力信号が印加可能とされ、前記第2のMOSトランジスタのゲートとソースとの間にノイズ伝達用コンデンサが接続されてなることを特徴とする差動増幅回路。

技術分野

0001

本発明は、差動増幅回路係り、特に、コンデンサマイク等の容量性デバイス高抵抗のデバイスが入力段に接続される差動増幅回路における電流源ノイズの低減等を図ったものに関する。

背景技術

0002

この種の従来回路としては、例えば、2つのトランジスタ差動増幅をなすように構成された差動対が設けられてなる差動増幅回路が良く知られている(例えば、特許文献1等参照)。
このような差動増幅回路は、様々な用途に供されるが、例えば、いわゆるコンデンサマイクや、高抵抗値を有するセンサ素子等に用いられることがある。
図6及び図7には、そのような用途における回路構成例が示されており、以下、同図について概説する。

0003

いずれの差動増幅回路も、第1及び第2のMOSトランジスタM1,M2により構成され差動増幅をなす差動対100Aとバッファアンプ図6及び図7において「BUF」と表記)とを主たる構成要素として構成されてなるものである点は、基本的に同一であるが、それぞれ帰還回路の構成が次述するように異なるものとなっている。

0004

すなわち、図6に示された差動増幅回路において、帰還回路103Cは、2つの抵抗器R1,R2とコンデンサC1の直列接続により構成されたものとなっており、2つの抵抗器R1,R2の相互の接続点から出力信号の一部が第2のMOSトランジスタM2のゲート帰還されるようになっている。

0005

一方、図7に示された差動増幅回路において、帰還回路103Dは、直列接続された2つのコンデンサC3,C4とコンデンサC3に並列接続された抵抗器R4により構成されたものとなっており、2つのコンデンサC3,C4の相互の接続点から出力信号の一部が第2のMOSトランジスタM2のゲートへ帰還されるようになっている。

0006

そして、いずれの差動増幅回路も、その入力側である第1のMOSトランジスタM1のゲートに、例えば、いわゆるコンデンサマイク(図示せず)が接続されるものとなっており、図6及び図7においては、容量性素子Csensがゲートとグランドとの間に接続されるものとして等価的に表されている。

先行技術

0007

特開昭61−67309号公報(第2−3頁、図1

発明が解決しようとする課題

0008

ところで、上述の従来回路においては、電流源に混入したノイズが入力端子、すなわち、第1のMOSトランジスタM1のゲートにおける信号レベルを変動させ、出力特性劣化させるという問題を招くことがある。
特に、コンデンサマイク等の微小容量(数pF程度)を有する容量性のデバイスが接続される場合、入力端子は高抵抗でバイアスしなければならず、必然的に入力抵抗が高くなってしまう。このような回路の使用環境においては、入力端子への外来からのノイズの侵入に対して留意することが必要となると同時に、回路内部の影響も受け易くなる。すなわち、入力端子にMOSトランジタのゲートが接続される場合、そのソースドレインバルクの電圧変動がゲートに伝搬し易くなり、回路の不安定動作を招く等の問題を生ずる。

0009

本発明は、上記実状に鑑みてなされたもので、入力に微小容量が接続される差動増幅回路における電流源から混入するノイズの低減を図った差動増幅海路を提供するものである。

課題を解決するための手段

0010

上記本発明の目的を達成するため、本発明に係る差動増幅回路は、
第1及び第2のMOSトランジスタが差動増幅をなすように構成された差動対を有する差動増幅回路において、
前記差動対の差動出力を前記第2のMOSトランジスタのゲートへ帰還する帰還回路が設けられ、
前記第1のMOSトランジスタのゲートには入力信号印加可能とされ、
前記第2のMOSトランジスタのゲートには、抵抗器とコンデンサが並列接続された並列回路の一方の端部が接続され、前記並列回路の他方の端部は、前記帰還回路の帰還出力に接続されてなるものである。
また、上記本発明の目的を達成するため、本発明に係る差動増幅回路は、
第1及び第2のMOSトランジスタが差動増幅をなすように構成された差動対を有する差動増幅回路において、
前記差動対の差動出力を前記第2のMOSトランジスタのゲートへ帰還する帰還回路が設けられ、
前記第1のMOSトランジスタのゲートには入力信号が印加可能とされ、
前記第2のMOSトランジスタのゲートには、逆接続された2個のダイオードとコンデンサが並列接続されてなる並列回路の一方の端部が接続され、前記並列回路の他方の端部は、前記帰還回路の帰還出力に接続されてなるものも好適である。
さらに、上記本発明の目的を達成するため、本発明に係る差動増幅回路は、
第1及び第2のMOSトランジスタが差動増幅をなすように構成された差動対を有する差動増幅回路において、
定電流源を有して前記差動対へ定電流出力供給可能に構成された電流源回路が設けられ、
前記差動対の差動出力を前記第2のMOSトランジスタのゲートへ帰還する帰還回路が設けられ、
前記第1のMOSトランジスタのゲートには入力信号が印加可能とされ、
前記第2のMOSトランジスタのゲートには前記帰還回路の帰還出力が接続され、
前記電流源回路を介して前記定電流源からソースに電流供給が可能に変換用MOSトランジスタが設けられ、前記変換用MOSトランジスタのゲートは、前記第2のMOSトランジスタのゲートに接続されると共に、当該ゲートとソース間に、ノイズ伝達用コンデンサが接続されてなるものも好適である。
またさらに、上記本発明の目的を達成するため、本発明に係る差動増幅回路は、
第1及び第2のMOSトランジスタが差動増幅をなすように構成された差動対を有する差動増幅回路において、
定電流源を有して前記差動対へ定電流を出力供給可能に構成された電流源回路が設けられ、
前記差動対の差動出力を前記第2のMOSトランジスタのゲートへ帰還する帰還回路が設けられ、前記帰還回路は、帰還用第1及び第2のコンデンサの直列接続回路により構成され、前記第1の帰還用コンデンサの一端に前記差動対の差動出力が印加可能とされ、前記帰還用第2のコンデンサの一方がグランドに接続され、前記帰還用第1及び第2のコンデンサの相互の接続点が前記第2のMOSトランジスタのゲートに接続され、前記帰還用第1のコンデンサに2つのダイオードが並列に逆接続され、
前記第1のMOSトランジスタのゲートには入力信号が印加可能とされ、
前記電流源回路を介して前記定電流源からソースに電流供給が可能に変換用MOSトランジスタが設けられ、前記変換用MOSトランジスタのゲートは、前記第2のMOSトランジスタのゲートに接続されると共に、前記変換用MOSトランジスタのゲートとソース間に、ノイズ伝達用コンデンサが接続されてなるものも好適である。
また、上記本発明の目的を達成するため、本発明に係る差動増幅回路は、
第1及び第2のMOSトランジスタが差動増幅をなすように構成された差動対を有する差動増幅回路において、
前記差動対の差動出力を前記第2のMOSトランジスタのゲートへ帰還する帰還回路が設けられ、
前記第1のMOSトランジスタのゲートには入力信号が印加可能とされ、
前記第2のMOSトランジスタのゲートとソースとの間にノイズ伝達用コンデンサが接続されてなるものも好適である。

発明の効果

0011

本発明によれば、出力の一部が帰還される差動対の帰還側に抵抗とコンデンサの並列回路を直列に設け、差動対における入力信号の印加側と帰還側のインピーダンスをほぼ同一とすることで、電流源で発生するノイズ電流が差動対を構成するMOSトランジスタの寄生容量を介してゲートへ伝達される量を、差動対の入力信号の印加側と帰還側とでほぼ同等とできるので、同相信号成分として相殺されてノイズの確実な低減が図られるという効果を奏するものである。
また、本発明によれば、差動対における定電流供給点に現れる電流源で発生した電流ノイズを、出力の一部が帰還される差動対の帰還側にコンデンサを介して電圧として伝えるように構成することで、差動対における入力信号の印加側と帰還側におけるノイズによる電圧変化をほぼ同等とすることができるため、同相信号成分として相殺されてノイズの確実な低減が図られるという効果を奏するものである。

図面の簡単な説明

0012

本発明の実施の形態における差動増幅回路の第1の実施例の回路図である。
本発明の実施の形態における差動増幅回路の第2の実施例の回路図である。
本発明の実施の形態における差動増幅回路の第3の実施例の回路図である。
本発明の実施の形態における差動増幅回路の第4の実施例の回路図である。
本発明の実施の形態における差動増幅回路の第5の実施例の回路図である。
従来回路の第1の実施例の回路図である。
従来回路の第2の実施例の回路図である。

実施例

0013

以下、本発明の実施の形態について、図1乃至図5を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、第1の実施例における差動増幅回路について図1を参照しつつ説明する。
この第1の実施例の差動増幅回路は、差動対101と、バッファアンプ102と、帰還回路103と、電流源回路104、インピーダンス回路105とに大別されて構成されたものとなっている。

0014

差動対101は、第1及び第2のMOSトランジスタ(図1においては、それぞれ「M1」、「M2」と表記)1,2を主たる構成要素としてなり、非反転の差動増幅動作をなすものとなっている。
すなわち、第1及び第2のMOSトランジスタ1,2は、ソースが相互に接続されて後述する電流源回路104に接続される一方、各々のドレインは、バッファアンプ102の入力段に接続されたものとなっている。なお、本発明の実施の形態においては、第1及び第2のMOSトランジスタ1,2としてp型MOSトランジスタが用いられている。

0015

また、第1のMOSトランジスタ1のゲートは、例えば、コンデンサマイク(図示せず)が接続される入力端子であり、バイアス抵抗器図1においては「Rbias」と表記)20を介してグランドに接続されたものとなっている。なお、図1においては、ゲートとグランドとの間に接続されるコンデンサマイクを等価的にコンデンサ(図1においては「Csens」と表記)30として表している。

0016

電流源回路104は、第3及び第4のMOSトランジスタ(図1においては、それぞれ「M3」、「M4」と表記)3,4と、定電流源12とを有して構成されたものとなっている。なお、本発明の実施の形態において、第3及び第4のMOSトランジスタ3,4には、p型MOSトランジスタが用いられている。
具体的には、第3及び第4のMOSトランジスタ3,4は、ソースが相互に接続されて、図示されない電源電圧が印加されるようになっている。

0017

一方、第3及び第4のMOSトランジスタ3,4のゲートは相互に接続されると共に、第3のMOSトランジスタ3のドレインと接続されており、第3及び第4のMOSトランジスタ3,4は、カレントミラー回路を構成している。
そして、第3のMOSトランジスタ3のドレインとグランドとの間には、定電流源12が接続される一方、第4のMOSトランジスタ4のドレインは、先の第1及び第2のMOSトランジスタ1,2のソースと接続されたものなっている。

0018

かかる構成により、定電流源12の電流が第3及び第4のMOSトランジスタ3,4によるカレントミラー回路を介して差動対101に供給されるようになっている。
一方、バッファアンプ102は、差動対101の第1及び第2のMOSトランジスタ1,2のドレイン間に現れる差動出力を増幅するものとなっている。
そして、このバッファアンプ102の出力とグランドとの間に、帰還回路103が設けられている。

0019

帰還回路103は、第1の抵抗器(図1においては「R1」と表記)21と、第2の抵抗器(図1においては「R2」と表記)22と、第1のコンデンサ(図1においては「C1」と表記)31とが、この順で直列接続されて構成されており、第1の抵抗器21の一端がバッファアンプ102の出力端子に接続される一方、第1のコンデンサ31の一端がグランドに接続されている。
そして、第1及び第2の抵抗器21,22の相互の接続点と差動対101の第2のMOSトランジスタ2のゲートとの間には、インピーダンス回路105が直列接続されて設けられている。

0020

インピーダンス回路105は、第3の抵抗器(図1においては「R3」と表記)23と第2のコンデンサ(図1においては「C2」と表記)32とが並列接続されて構成されたものとなっており、第3の抵抗器23及び第2のコンデンサ32の一方の端部が第1及び第2の抵抗器21,22の相互の接続点に、第3の抵抗器23及び第2のコンデンサ32の他方の端部が第2のMOSトランジスタ2のゲートに接続されている。

0021

このインピーダンス回路105のインピーダンスは、第1のMOSトランジスタ1のゲートに外部から接続されるデバイス、例えば、コンデンサマイクのインピーダンスと同一の値に設定されたものとなっている、
なお、図1において、第1及び第2のMOSトランジスタ1,2の、それぞれのゲート・ソース間の寄生容量を”Cgs”と表している。

0022

かかる構成において、等価コンデンサ30で表されたコンデンサマイクが接続された第1のMOSトランジスタ1のゲート側は、高抵抗状態となっており、差動対101のソースに、例えば、定電流源12からのノイズが電流ノイズとして流れ込むと、ソース電圧が変動し、その電圧変動がゲート・ソース間寄生容量Cgsを介して第1及び第2のMOSトランジスタ1,2のゲートへ伝搬する。

0023

ところが、本発明の実施の形態においては、第1のMOSトランジスタ1のゲート側のインピーダンスと同一のインピーダンスを有するインピーダンス回路105が設けられているために、上述のように電源側から侵入するノイズ電流が第1及び第2のMOSトランジスタ1,2のソースで電圧に変換されて、寄生容量を介してゲートへ伝わる量が、コンデンサマイクが接続される入力側と、帰還側(第2のMOSトランジスタ2のゲート側)とで同等となり、その結果、同相信号成分として相殺され低減されることとなる。

0024

次に、第2の実施例の差動増幅回路について、図2を参照しつつ説明する。
なお、図1に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
まず、この第2の実施例における差動増幅回路は、先の差動対101の第1のMOSトランジスタ1のゲートにおけるバイアス抵抗器20(図1参照)に代えて、逆接続状態で並列接続された第1及び第2のダイオード(図2においては、それぞれ「D1」、「D2」と表記)1,2が、第1のMOSトランジスタ1のゲートとグランドのとの間に設けられたものとなっているものである。
すなわち、第1のダイオード15のアノードと第2のダイオード16のゲートが相互に接続されて第1のMOSトランジスタ1のゲートに接続される一方、第1のダイオード15のカソードと第2のダイオード16のアノードは、共にグランドに接続されたものとなっている。

0025

そして、この第2の実施例における差動増幅回路は、インピーダンス回路105Aの構成が、先の第1の実施例におけるインピーダンス回路105の構成と次述するように異なる点を除けば、他の構成部分は、図1に示された第1の実施例と基本的に同様である。
すなわち、インピーダンス回路105Aは、逆接続状態で並列接続された第3及び第4のダイオード(図2においては、それぞれ「D3」、「D4」と表記)17,18と、これら第3及び第4のダイオード17,18に対して並列接続された第2のコンデンサ(図2においては「C2」と表記)32とを有して構成されたものである。

0026

具体的には、第3のダイオード17のアノードと第4のダイオード18のカソードが第2のコンデンサ32の一端と共に第2のMOSトランジスタ2のゲートに続される一方、第3のダイオード17のカソードと第4のダイオード18のアノードが第2のコンデンサ32の他端と共に、第1及び第2の抵抗器21,22の相互の接続点に接続されている。
なお、図2において、「Cgs1」の表記は、第1のMOSトランジスタ1のゲート・ソース間の寄生容量を、「Cgs2」の表記は、第2のMOSトランジスタ2のゲート・ソース間の寄生容量を、それぞれ表している。

0027

かかる構成における動作は、先の図1に示された回路と基本的に同様である。
まず、第1のMOSトランジスタ1のゲートには、コンデンサマイク41が接続されることを前提としている。コンデンサマイク41の容量は小さいため、入力端子である第1のMOSトランジスタ1のゲートは、高抵抗でバイアスする必要があり、この図2に示された回路においては、逆接続状態で並列接続された第1及び第2のダイオード15,16を用いることで、ダイオードの高いオフ抵抗を用いることで、高抵抗バイアスを実現している。
このような構成において、ノイズや電源電圧の変動などによる電流源回路104の出力変動が発生した場合、差動対101へ流れる電流が変動すると共に、差動対101のソース電圧も変動することとなる。

0028

ところが、この図2に示された差動増幅回路においては、帰還端子である第2のMOSトランジスタ2のゲート側に、入力端子である第1のMOSトランジスタ1のゲートと同様の抵抗と容量が配されているため、帰還端子側にも入力端子側と同様の変動が現れ、同相信号として入力される。そのため、バッファアンプ102の同相信号除去比減衰されることとなり、ノイズ等による電流源回104の出力変動が小さく抑圧されることとなる。

0029

次に、第3の実施例の差動増幅回路について、図3を参照しつつ説明する。
なお、図1及び図2に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第3の実施例の差動増幅回路は、差動対101と、バッファアンプ102と、帰還回路103Aと、電流源回路104Aと、電圧変換回路106とに大別されて構成されたものとなっており、図1に示された差動増幅回路におけるインピーダンス回路105を用いることなく、図1に示された差動増幅回路と同様に電流源ノイズの低減を可能としたものである。

0030

以下、具体的に説明すれば、まず、差動対101と、バッファアンプ102の回路構成は、図1に示された構成と基本的に同一であるので、ここでの再度の詳細な説明は省略する。
電流源回路104Aは、図1に示された回路構成を基本として、さらに、出力段増設した構成となっている。
すなわち、p型MOSトランジスタである第5のMOSトランジスタ(図3においては「M5」と表記)5が設けられており、そのソースが第3及び第4のMOSトランジスタ3,4のソースと共に、図示されない電源からの電源電圧が印加されものとなっていると共に、ゲートは、第3及び第4のMOSトランジスタ3,4のゲートと相互に接続されている。
そして、第5のMOSトランジスタ5のドレインは、次述する電圧変換回路106を構成する変換用MOSトランジスタ(図3においては「M6」と表記)6のソースに接続されたものとなっている。
かかる第5のMOSトランジスタ5は、第3及び第4のMOSトランジスタ3,4と共にカレントミラー回路を構成するものとなっている。

0031

電圧変換回路106は、p型MOSトランジスタである変換用MOSトランジスタ6と、第5のコンデンサ(図3においては「C5」と表記)35と有して構成されたものとなっている。
変換用MOSトランジスタ6は、そのソースが先に述べたように第5のMOSトランジスタ5のドレインと接続される一方、ドレインはグランドと接続され、また、ゲートは、第2のMOSトランジスタ2のゲートと接続されている。
そして、第5のコンデンサ(ノイズ伝達用コンデンサ)35は、変換用MOSトランジスタ6のゲートとソース間に接続されている。なお、図3において、「Cgs6」は、変換用MOSトランジスタ6のゲート・ソース間の寄生容量を表している。
かかる構成において、変換用MOSトランジスタ6のソースは、第5のMOSトランジスタ5及び第3のMOSトランジスタ3を介して、差動対101と同様に、定電流源12に接続されるようになっている。

0032

次に、帰還回路103Aは、第4の抵抗器(図3においては「R4」と表記)24と、第3及び第4のコンデンサ(図3においては、それぞれ「C3」、「C4」と表記)33,34と有して構成されたものとなっている。
第3のコンデンサ(帰還用第1のコンデンサ)33と第4の抵抗器24は、相互に並列接続され、その一方の接続端は、バッファアンプ102の出力段に、他方の接続端は差動対101の第2のMOSトランジスタ2のゲートに接続されると共に、グランドとの間に第4のコンデンサ(帰還用第2のコンデンサ)34が接続されている。

0033

かかる構成においては、同相で変動する差動対101を構成する第1及び第2のMOSトランジスタ1,2のソース電圧の変動が、第5のコンデンサ35を介して、差動対101の帰還側である第2のMOSトランジスタ2のゲートへ印加されるため、電流源回路104の出力変動は、差動対101の同相信号除去比で減衰されることとなり、ノイズ等による電流源回路104の出力の変動が小さく抑圧されることとなる。
このように、第1のMOSトランジスタ1の入力側と第2のMOSトランジスタ2の帰還側において、同相信号成分としてノイズ等による電流変動を相殺するには、寄生容量及びコンデンサが、Cgs1/Csens=(Cgs2+C5)/(C3+C4)の関係に設定されることが必要である。

0034

なお、ここで、説明の便宜上、C3は、第3のコンデンサ33の容量、C4は、第4のコンデンサ34の容量、C5は、第5のコンデンサ35の容量であるとする。他のCgs1、Csens、Cgs2については、既に定義した通りである。
かかる構成においては、第1のMOSトランジスタ1の入力に接続されるセンサ等の容量Csensが小さい場合には、C5のサイズが比較的大きいものとなる。

0035

次に、第4の実施例の差動増幅回路について、図4を参照しつつ説明する。
なお、図1乃至図3に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第4の実施例の差動増幅回路は、差動対101と、バッファアンプ102と、帰還回路103Bと、電流源回路104Aと、電圧変換回路106とに大別されて構成されたものとなっている。
差動対101、バッファアンプ102、電流源回路104A、及び、電圧変換回路106は、先に述べた実施例で説明したものと基本的に同一の構成であるので、ここでの再度の詳細な説明は省略する。

0036

帰還回路103Bは、第3及び第4のコンデンサ33,34と、第3及び第4のダイオード17,18を有して構成されたものとなっている。
第3のコンデンサ33の一方の接続端は、バッファアンプ102の出力段に、他方の接続端は第2のMOSトランジスタ2のゲートに接続されると共に、グランドとの間に第4のコンデンサ34が接続されている。
また、第3及び第4のダイオード17,18は、第3のコンデンサ33に対して、互いに逆接続状態で並列接続されたものとなっている。
また、図2に示された回路構成例と同様に、第1のMOSトランジスタ1のゲートとグランドとの間には、互いに逆接続状態で並列接続された第1及び第2のダイオード15,16が直列接続されて設けられている。

0037

かかる構成においては、変換用MOSトランジスタ6に流れる電流を差動対101に流れる電流と異なる大きさとしたり、また、変換用MOSトランジスタ6のトランジスタサイズを、差動対101と異なる大きさに設定することで、電流ノイズにゲインAivを持たせることができる。
したがって、この場合、Cgs1/Csens=(Cgs2+C5×Aiv)/(C3+C4)とすることで、図3の実施例の場合と異なり、C5のサイズを小さくしつつ、第3の実施例同様ノイズ等による電流源回路104の出力の変動が小さく抑圧されることとなる。

0038

次に、第5の実施例の差動増幅回路について、図5を参照しつつ説明する。
なお、図1乃至図4に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第5の実施例の差動増幅回路は、差動対101と、バッファアンプ102と、帰還回路103Aと、電流源回路104とに大別されて構成されたものとなっている。

0039

かかる差動増幅回路においては、さらに、第6のコンデンサ(図5においては「C6」と表記)36が、ノイズ伝達用として第2のMOSトランジスタ2のソースとゲートとの間に接続されて設けられたものとなっている。
かかる構成においては、第6のコンデンサ(ノイズ伝達用コンデンサ)36を介して差動対101に流れる電流ノイズによるソース電圧の変動が帰還側の第2のMOSトランジスタ2のゲートへ伝達されるため、電流ノイズは差動対101において同相信号成分としキャンセルされ、低減されることとなる。

0040

電流ノイズの更なる低減が所望される差動増幅回路に適用できる。

0041

101…差動対
102…バッファアンプ
103…帰還回路
104…電流源回路
105…インピーダンス回路
106…電圧変換回路

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社村田製作所の「 電力増幅回路」が 公開されました。( 2020/04/09)

    【課題】エンベロープトラッキングを好適に行うことを可能とする。【解決手段】電力増幅回路は、エミッタが共通電位に電気的に接続され、ベースに第1高周波信号が入力され、コレクタから第3高周波信号を出力する、... 詳細

  • 株式会社村田製作所の「 電力増幅回路及び電力増幅器」が 公開されました。( 2020/04/09)

    【課題】入力側の電圧定在波比の変化を抑制した、利得切り替え可能電力増幅器を提供する。【解決手段】電力増幅器1において、電力増幅回路12は、高周波信号を増幅する第1増幅部21と、高周波信号を増幅する第2... 詳細

  • 株式会社豊田中央研究所の「 バッファ回路」が 公開されました。( 2020/04/09)

    【課題】高入力インピーダンスのバッファ回路を提供する。【解決手段】心電センサ12において、バッファ回路7は、オペアンプ30と、第1抵抗部R1と、第2抵抗部R2と、第1キャパシタンス部Cfと、可変抵抗部... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ