図面 (/)

この項目の情報は公開日時点(2015年8月6日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (18)

課題

電気特性の安定したトランジスタを提供する。

解決手段

基板100と、基板上のボロンを含む第1の酸化アルミニウム膜102と、第1の酸化アルミニウム膜上の酸素過剰絶縁層103と、酸素過剰絶縁層に接触する酸化物半導体膜122と、酸化物半導体膜上のゲート絶縁膜112と、ゲート絶縁膜上のゲート電極114と、ゲート絶縁膜及びゲート電極を覆う層間絶縁膜124と、層間絶縁膜に設けられたコンタクトホール130を介して、酸化物半導体膜と接続された配線116と、配線を覆うボロンを含む第2の酸化アルミニウム膜117を有する。ボロンを含む酸化アルミニウム膜が酸化物半導体膜への水素拡散を防止する。

概要

背景

絶縁表面を有する基板上の半導体層を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体層としてシリコン層が知られている。

トランジスタの半導体層に用いられるシリコン層は、用途によって非晶質シリコン層多結晶シリコン層とが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコン層を用いると好適である。一方、同一基板上に駆動回路を形成した高機能の表示装置を構成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコン層を用いると好適である。多結晶シリコン層は、非晶質シリコン層に対し高温での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。

また、近年は、酸化物半導体層が注目されている。酸化物半導体層は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、酸化物半導体層を用いたトランジスタは、高い電界効果移動度を有するため、同一基板上に駆動回路を形成した高機能の表示装置を実現できる。また、非晶質シリコン層を用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。

ところで、酸化物半導体膜を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体膜を用いたトランジスタの低いリーク特性を応用した低消費電力のCPUなどが開示されている(特許文献1参照。)。

概要

電気特性の安定したトランジスタを提供する。基板100と、基板上のボロンを含む第1の酸化アルミニウム膜102と、第1の酸化アルミニウム膜上の酸素過剰絶縁層103と、酸素過剰絶縁層に接触する酸化物半導体膜122と、酸化物半導体膜上のゲート絶縁膜112と、ゲート絶縁膜上のゲート電極114と、ゲート絶縁膜及びゲート電極を覆う層間絶縁膜124と、層間絶縁膜に設けられたコンタクトホール130を介して、酸化物半導体膜と接続された配線116と、配線を覆うボロンを含む第2の酸化アルミニウム膜117を有する。ボロンを含む酸化アルミニウム膜が酸化物半導体膜への水素拡散を防止する。

目的

特開2012−257187号公報






導通時の電流値が大きいトランジスタを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

ボロンを含む第1の酸化アルミニウム膜と、前記ボロンを含む第1の酸化アルミニウム膜上の酸化物半導体膜と、前記酸化物半導体膜上のボロンを含む第2の酸化アルミニウム膜と、を有することを特徴とする半導体装置

請求項2

請求項1において、前記酸化物半導体膜は前記ボロンを含む第1の酸化アルミニウム膜および前記ボロンを含む第2の酸化アルミニウム膜に接することを特徴とする半導体装置。

請求項3

請求項1又は2において、前記酸化物半導体膜に接する酸素過剰絶縁層を有することを特徴とする半導体装置。

請求項4

請求項1乃至3のいずれか一において、前記ボロンを含む第1、第2の酸化アルミニウム膜のうち少なくとも一つは、膜厚が30nm以上50nm以下である領域を有することを特徴とする半導体装置。

請求項5

請求項1乃至4のいずれか一おいて、前記ボロンを含む第1、第2の酸化アルミニウム膜のうち少なくとも一つは、ボロンの最大濃度が5.0×1020atoms/cm3以上、1.0×1022atoms/cm3以下であることを特徴とする半導体装置。

技術分野

0001

本発明は、例えば、半導体層半導体装置表示装置発光装置記憶装置プロセッサに関する。または、半導体膜、半導体装置、表示装置、発光装置、記憶装置、プロセッサの製造方法に関する。または、半導体装置、表示装置、発光装置、記憶装置、プロセッサの駆動方法に関する。

0002

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物コンポジションオブマター)に関するものである。

0003

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、照明装置電気光学装置半導体回路および電子機器は、半導体装置を有する場合がある。

背景技術

0004

絶縁表面を有する基板上の半導体層を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体層としてシリコン層が知られている。

0005

トランジスタの半導体層に用いられるシリコン層は、用途によって非晶質シリコン層多結晶シリコン層とが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコン層を用いると好適である。一方、同一基板上に駆動回路を形成した高機能の表示装置を構成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコン層を用いると好適である。多結晶シリコン層は、非晶質シリコン層に対し高温での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。

0006

また、近年は、酸化物半導体層が注目されている。酸化物半導体層は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、酸化物半導体層を用いたトランジスタは、高い電界効果移動度を有するため、同一基板上に駆動回路を形成した高機能の表示装置を実現できる。また、非晶質シリコン層を用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。

0007

ところで、酸化物半導体膜を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体膜を用いたトランジスタの低いリーク特性を応用した低消費電力のCPUなどが開示されている(特許文献1参照。)。

先行技術

0008

特開2012−257187号公報

発明が解決しようとする課題

0009

導通時の電流値が大きいトランジスタを提供することを課題の一とする。または、非導通時電流の小さいトランジスタを提供することを課題の一とする。または、電気特性の安定したトランジスタを提供することを課題の一とする。または、当該トランジスタを有する半導体装置を提供することを課題の一とする。または、新規な半導体装置などを提供することを課題の一とする。

0010

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

課題を解決するための手段

0011

本発明の一態様は、ボロンを含む酸化アルミニウム膜と、酸化物半導体膜と、を有することを特徴とする半導体装置である。

0012

本発明の一態様は、ボロンを含む酸化アルミニウム膜と、ボロンを含む酸化アルミニウム膜上の酸化物半導体膜と、を有することを特徴とする半導体装置である。

0013

本発明の一態様は、酸化物半導体膜と、酸化物半導体膜上のボロンを含む酸化アルミニウム膜と、を有すること特徴とする半導体装置である。

0014

本発明の一態様は、ボロンを含む第1の酸化アルミニウム膜と、ボロンを含む第1の酸化アルミニウム膜上の酸化物半導体膜と、酸化物半導体膜上のボロンを含む第2の酸化アルミニウム膜とを有することを特徴とする半導体装置である。

0015

上記のいずれかの態様において、酸化物半導体膜はボロンを含む第1の酸化アルミニウム膜およびボロンを含む第2の酸化アルミニウム膜に接することを特徴とする半導体装置である。

0016

上記のいずれかの態様において、酸化物半導体膜に接する酸素過剰絶縁層を有することを特徴とする半導体装置である。

0017

上記のいずれかの態様において、酸化物半導体膜に接する酸素過剰絶縁層を有することを特徴とする半導体装置である。

0018

上記のいずれかの態様において、ボロンを含む酸化アルミニウム膜は、膜厚が30nm以上50nm以下である領域を有することを特徴とする半導体装置である。

0019

上記のいずれかの態様において、ボロンを含む酸化アルミニウム膜は、ボロンの最大濃度が5.0×1020 atoms/cm3以上、好ましくは1.0×1021 atoms/cm3以上1.0×1022 atoms/cm3以下であることを特徴とする半導体装置である。

0020

上記のいずれかの態様において、ボロンを含む第1、第2の酸化アルミニウム膜のうち少なくとも一つは、膜厚が30nm以上50nm以下である領域を有することを特徴とする半導体装置である。

0021

上記のいずれかの態様において、ボロンを含む第1、第2の酸化アルミニウム膜のうち少なくとも一つは、ボロンの最大濃度が5.0×1020 atoms/cm3以上、好ましくは1.0×1021 atoms/cm3以上1.0×1022 atoms/cm3以下であることを特徴とする半導体装置である。

0022

なお、本発明の一態様に係る半導体装置において、酸化物半導体膜を他の半導体層に置き換えても構わない。

発明の効果

0023

導通時の電流値が大きいトランジスタを提供することができる。または、非導通時の電流の小さいトランジスタを提供することができる。または、電気特性の安定したトランジスタを提供することができる。または、当該トランジスタを有する半導体装置を提供することができる。または、夫な半導体装置を提供することができる。または、新規な半導体装置を提供することができる。

0024

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

図面の簡単な説明

0025

本発明の一態様に係るトランジスタを示す上面図および断面図。
本発明の一態様に係るトランジスタを示す上面図および断面図。
本発明の一態様に係るトランジスタを示す上面図および断面図。
本発明の一態様に係るトランジスタを示す回路図および断面図。
本発明の一態様に係る二次イオン質量分析SIMS)結果。
本発明の一態様に係る二次イオン質量分析(SIMS)結果。
本発明の一態様に係るトランジスタを示す上面図および断面図。
本発明の一態様に係るRFタグブロック図。
本発明の一態様に係るRFタグの使用例を示す図。
本発明の一態様に係るCPUを示すブロック図。
本発明の一態様に係る記憶素子の回路図。
本発明の一態様に係る表示装置の上面図と回路図。
本発明の一態様に係る表示モジュールを説明する図。
本発明の一態様に係る電子機器を示す図。
本発明の一態様に係る二次イオン質量分析(SIMS)結果。
本発明の一態様に係る二次イオン質量分析(SIMS)結果。
本発明の一態様に係る二次イオン質量分析(SIMS)結果。

0026

本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。

0027

なお、図において、大きさ、膜(層)の厚さ、または領域は、明瞭化のために誇張されている場合がある。

0028

また、電圧は、ある電位と、基準の電位(例えば接地電位(GND)またはソース電位)との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。

0029

なお、第1、第2として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第1の」を「第2の」又は「第3の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。

0030

なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。

0031

なお、半導体層の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が0.1原子%未満の元素は不純物である。不純物が含まれることにより、例えば、半導体層にDOS(Density of State)が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体層が酸化物半導体層である場合、半導体層の特性を変化させる不純物としては、例えば、第1族元素、第2族元素、第14族元素、第15族元素、主成分以外の遷移金属などがあり、特に、例えば、水素(水にも含まれる)、リチウムナトリウムシリコンホウ素、リン炭素窒素などがある。酸化物半導体層の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。

0032

以下では、本発明の一態様に係るトランジスタの構造について説明する。

0033

(実施の形態1)
本実施の形態では、トップゲート構造のトランジスタを構成した一つの例を説明する。

0034

図1は、トップゲート構造のトランジスタの上面図および断面図である。ここで、図1(A)は上面図であり、図1(B)は図1(A)におけるA−B断面図である。なお、図1(A)では、煩雑になることを避けるため、トランジスタの構成要素の一部(例えば、ゲート絶縁膜112、層間絶縁膜124など)を省略している。

0035

図1に示すトランジスタは、基板100と、基板100上のボロンを含む第1の酸化アルミニウム膜102と、ボロンを含む第1の酸化アルミニウム膜102上の酸素過剰絶縁層103と、酸素過剰絶縁層103に接触する酸化物半導体膜122と、酸化物半導体膜122上のゲート絶縁膜112と、ゲート絶縁膜112上のゲート電極114と、ゲート絶縁膜112およびゲート電極114を覆う層間絶縁膜124と、層間絶縁膜124に設けられたコンタクトホール130を介して、酸化物半導体膜122と接続された配線116と、配線116を覆うボロンを含む第2の酸化アルミニウム膜117を有するトランジスタである。

0036

基板100に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。

0037

また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が730℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、酸化ホウ素と比較して酸化バリウム(BaO)を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、B2O3よりBaOを多く含むガラス基板を用いることが好ましい。

0038

なお、上記のガラス基板に代えて、セラミック基板石英基板サファイア基板などの基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。

0039

例えば、本明細書等において、様々な基板を用いて、トランジスタを形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体基板(例えば単結晶基板又はシリコン基板)、SOI基板、ガラス基板、石英基板、プラスチック基板金属基板ステンレススチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレンポリエステルポリフッ化ビニル、又はポリ塩化ビニルなどがある。または、一例としては、ポリアミドポリイミドアラミドエポキシ無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はSOI基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。

0040

また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するために用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜酸化シリコン膜との無機膜積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。

0041

つまり、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板石材基板、木材基板、布基板(天然繊維、綿、)、合成繊維ナイロンポリウレタン、ポリエステル)若しくは再生繊維アセテートキュプラレーヨン再生ポリエステル)などを含む)、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。

0042

基板100上のボロンを含む第1の酸化アルミニウム膜102と、配線116を覆うボロンを含む第2の酸化アルミニウム膜117は酸化物半導体膜122への水素の拡散を防止することを一つの目的として形成する。なお、ボロンを含む第1の酸化アルミニウム膜102およびボロンを含む第2の酸化アルミニウム膜117を両方設けることが必須の構成ではなく、どちらかのボロンを含む酸化アルミニウム膜を省略することも可能である。

0043

本実施の形態では、ボロンを含む第1の酸化アルミニウム膜102は酸化アルミニウムターゲットを用い、成膜ガスとして流量25sccmのアルゴン(Ar)ガスおよび流量25sccmの酸素(O2)ガスを用いて、圧力を0.4Pa、基板温度を250℃、ターゲットと基板の間の距離を60mm、RF電力を2.5kW印加する条件を用いたスパッタリング法により、酸化アルミニウム膜を50nm成膜することができる。その後に、ボロンイオン加速電圧7keV、ドーズ量1×1016ions/cm2で酸化アルミニウム膜にイオン注入し、ボロンを含む第1の酸化アルミニウム膜102を形成することができる。

0044

なお、上記の後からボロンイオンを酸化アルミニウム膜に注入する方法の他にも、ボロンイオンを注入した酸化アルミニウムターゲットを用いてスパッタリングをおこなうことにより、ボロンを含む第1の酸化アルミニウム膜102を形成することもできる。

0045

ボロンを含む第1の酸化アルミニウム膜102上の酸素過剰絶縁層103は、酸素過剰絶縁層103に接触する酸化物半導体膜122に酸素を供給することを一つの目的として形成する。なお、酸素過剰絶縁層103を省略することも可能である。酸素過剰絶縁層103は酸化物絶縁層であることが好ましく、化学量論的組成よりも過剰に酸素を含有することがより好ましい。酸素過剰絶縁層を設けるには、例えば、酸素雰囲気下にて成膜するか又は、成膜後の酸化物絶縁層に酸素を導入してもよい。酸素の導入方法としては、イオン注入法イオンドーピング法プラズママージョンイオン注入法、プラズマ処理等を用いることができる。酸素原子数は、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)により測定することができる。

0046

酸化物半導体膜122は、In、Ga、SnおよびZnから選ばれた二種以上の元素を含む材料とすればよい。例えば、酸化物半導体膜122はIn−Ga−Zn−O系酸化物半導体とする。In(インジウム)、Ga(ガリウム)、及びZn(亜鉛)を含む酸化物半導体ターゲットを用いたスパッタ法によりIn−Ga−Zn−O系非単結晶酸化物半導体膜が得られる。また、CVD(Chemical Vapor Deposition)法、MBE法またはPLD法、ALD(Atomic Layer Deposition)法などを用いて成膜することができる。さらには、In−Ga−Zn−O酸化物層MOCVD法によって成膜する場合、原料ガスとしてトリメチルインジウムトリメチルガリウムおよびジメチル亜鉛などを用いればよい。なお、上記原料ガスの組み合わせに限定されず、トリメチルインジウムに代えてトリエチルインジウムなどを用いてもよい。また、トリメチルガリウムに代えてトリエチルガリウムなどを用いてもよい。また、ジメチル亜鉛に代えてジエチル亜鉛などを用いてもよい。In−Ga−Zn−O系非単結晶酸化物半導体膜が得られた後、エッチング等をおこなうことで、島状の酸化物半導体膜122を形成することができる。

0047

酸化物半導体膜に水素が含まれる場合、層中に酸素欠損が形成されることがある。酸素欠損は酸化物半導体膜のキャリア密度を変化させるため、酸化物半導体膜の電気特性が変化する。酸化物半導体膜から水素を低減するためには400℃以上基板の歪み点以下の温度、好ましくは400℃以上450℃以下で加熱処理をするとよい。

0048

酸化物半導体膜122上のゲート絶縁膜112に大きな制限はないが、少なくとも、水素を多く含まない膜が好ましい。またゲート絶縁膜112にボロンを含む酸化アルミニウム膜を用いることも可能である。さらに酸化物半導体膜122の下にボロンを含む第1の酸化アルミニウム膜102を接するように形成することで、酸化物半導体膜122がボロンを含む酸化アルミニウム膜で囲まれるようにしてもよい。

0049

ゲート電極114は、スパッタリング法により膜厚100nm以上200nm以下で形成すればよい。また、ゲート電極114は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、クロム(Cr)、ニオブ(Nb)等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料を用いて形成することができる。また、リン等の不純物元素ドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。

0050

層間絶縁膜124の材料は、例えば酸化シリコン酸化窒化シリコン窒化酸化シリコン窒化シリコンなどを用いればよく、積層または単層で設ける。例えば、熱酸化法CVD法またはスパッタリング法などで形成すればよい。好ましくは、層間絶縁膜124は、水素を多く含まない窒化シリコン膜または窒化酸化シリコン膜を用いる。

0051

配線116は、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル白金、銅、金、銀、マンガンネオジム、炭素、及びシリコンから選択された元素、またはこれらの元素を主成分とする合金材料または化合物材料を用いることができる。また、上記材料の一種または複数種を選択して用いることにより積層構造とすることも可能である。銅を主成分とする合金材料を用いて形成された配線として、銅にマンガンを含ませた配線が知られている。配線を形成後、加熱することにより、銅配線内のマンガンを配線と酸化物半導体膜との接触箇所に移動させることにより、マンガンの酸化物を形成させ、半導体装置の信頼性を高めてもよい。また、積層構造の例として、あらかじめ酸化物半導体と銅配線との間にマンガンやチタンの層を形成しておいても半導体装置の信頼性を高めることができる。アルミニウムを主成分とする合金材料としては、例えば、アルミニウムを主成分として有し、さらにニッケルを含む材料や、アルミニウムを主成分として有し、さらにニッケル、及び炭素とシリコンの一方または両方とを含む合金材料などを用いることができる。

0052

ボロンを含む第2の酸化アルミニウム膜117は、ボロンを含む第1の酸化アルミニウム膜102と同じように形成することができる。なお、ボロンを含む第1の酸化アルミニウム膜102およびボロンを含む第2の酸化アルミニウム膜117を両方設けることが必須の構成ではなく、どちらかのボロンを含む酸化アルミニウム膜を省略することも可能である。

0053

このような構造を有することによって、導通時の電流値が大きいトランジスタを提供することができる。または、非導通時の電流の小さいトランジスタを提供することができる。または、電気特性の安定したトランジスタを提供することができる。または、当該トランジスタを有する半導体装置を提供することができる。または、丈夫な半導体装置を提供することができる。または、新規な半導体装置を提供することができる。

0054

(実施の形態2)
本実施の形態では、ボトムゲート構造のトランジスタを構成した一つの例を説明する。

0055

図2は、ボトムゲート構造のトランジスタの上面図および断面図である。ここで、図2(A)は上面図であり、図2(B)は図2(A)におけるA−B断面図である。なお、図2(A)では、煩雑になることを避けるため、トランジスタの構成要素の一部(例えば、ゲート絶縁膜112など)を省略している。

0056

図2に示すトランジスタは、基板100と、基板100上のボロンを含む第1の酸化アルミニウム膜102と、ボロンを含む第1の酸化アルミニウム膜102上のゲート電極114と、ゲート電極114上のゲート絶縁膜112と、ゲート絶縁膜112上の酸素過剰絶縁層103と、酸素過剰絶縁層103に接触する酸化物半導体膜122と、酸化物半導体膜122上の絶縁膜104と、酸化物半導体膜122と接続された配線116と、酸化物半導体膜122上の絶縁膜104および酸化物半導体膜122と接続された配線116を覆うボロンを含む第2の酸化アルミニウム膜117を有するトランジスタである。酸素原子数は、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)により測定することができる。

0057

基板100に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。

0058

また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が730℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、酸化ホウ素と比較して酸化バリウム(BaO)を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、B2O3よりBaOを多く含むガラス基板を用いることが好ましい。

0059

なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。

0060

基板100上のボロンを含む第1の酸化アルミニウム膜102と、配線116を覆うボロンを含む第2の酸化アルミニウム膜117は酸化物半導体膜122への水素の拡散を防止することを一つの目的として形成する。なお、ボロンを含む第1の酸化アルミニウム膜102およびボロンを含む第2の酸化アルミニウム膜117を設けることが必須の構成ではなく、どちらかのボロンを含む酸化アルミニウム膜を省略することも可能である。

0061

本実施の形態では、ボロンを含む第1の酸化アルミニウム膜102は酸化アルミニウムターゲットを用い、成膜ガスとして流量25sccmのアルゴン(Ar)ガスおよび流量25sccmの酸素(O2)ガスを用いて、圧力を0.4Pa、基板温度を250℃、ターゲットと基板の間の距離を60mm、RF電力を2.5kW印加する条件を用いたスパッタリング法により、酸化アルミニウム膜を50nm成膜することができる。その後に、ボロンイオンを加速電圧7keV、ドーズ量1×1016ions/cm2で酸化アルミニウム膜にイオン注入し、ボロンを含む第1の酸化アルミニウム膜102を形成することができる。

0062

なお、上記の後からボロンイオンを酸化アルミニウム膜に注入する方法の他にも、ボロンイオンを注入した酸化アルミニウムターゲットを用いてスパッタリングをおこなうことにより、ボロンを含む第1の酸化アルミニウム膜102を形成することもできる。

0063

ゲート電極114は、スパッタリング法により膜厚100nm以上200nm以下で形成すればよい。また、ゲート電極114は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、クロム(Cr)、ニオブ(Nb)等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料を用いて形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。

0064

ゲート絶縁膜112に大きな制限はないが、少なくとも、水素を多く含まない膜が好ましい。またゲート絶縁膜112にボロンを含む酸化アルミニウム膜を用いることも可能である。

0065

酸素過剰絶縁層103は、酸素過剰絶縁層103に接触する酸化物半導体膜122に酸素を供給することを一つの目的として形成する。なお、酸素過剰絶縁層103を省略することも可能である。酸素過剰絶縁層は酸化物絶縁層であることが好ましく、化学量論的組成よりも過剰に酸素を含有することがより好ましい。酸素過剰絶縁層を設けるには、例えば、酸素雰囲気下にて成膜するか又は、成膜後の酸化物絶縁層に酸素を導入してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。

0066

酸化物半導体膜122は、In、Ga、SnおよびZnから選ばれた二種以上の元素を含む材料とすればよい。例えば、酸化物半導体膜122はIn−Ga−Zn−O系酸化物半導体とする。In(インジウム)、Ga(ガリウム)、及びZn(亜鉛)を含む酸化物半導体ターゲットを用いたスパッタ法によりIn−Ga−Zn−O系非単結晶酸化物半導体膜が得られる。また、CVD法、MBE法またはPLD法、ALD法などを用いて成膜することができる。さらには、In−Ga−Zn−O酸化物層をMOCVD法によって成膜する場合、原料ガスとしてトリメチルインジウム、トリメチルガリウムおよびジメチル亜鉛などを用いればよい。なお、上記原料ガスの組み合わせに限定されず、トリメチルインジウムに代えてトリエチルインジウムなどを用いてもよい。また、トリメチルガリウムに代えてトリエチルガリウムなどを用いてもよい。また、ジメチル亜鉛に代えてジエチル亜鉛などを用いてもよい。In−Ga−Zn−O系非単結晶酸化物半導体膜が得られた後、エッチング等をおこなうことで、島状の酸化物半導体膜122を形成することができる。

0067

酸化物半導体膜に水素が含まれる場合、層中に酸素欠損が形成されることがある。酸素欠損は酸化物半導体膜のキャリア密度を変化させるため、酸化物半導体膜の電気特性が変化する。酸化物半導体膜から水素を低減するためには400℃以上基板の歪み点以下の温度、好ましくは400℃以上450℃以下で加熱処理をするとよい。

0068

絶縁膜104の材料は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンなどを用いればよく、積層または単層で設ける。例えば、熱酸化法、CVD法またはスパッタリング法などで形成すればよい。好ましくは、絶縁膜104は、水素を多く含まない窒化シリコン膜または窒化酸化シリコン膜を用いる。なお、島状の酸化物半導体膜122と絶縁膜104の形成を途中に大気開放せずに連続で成膜すると界面が清浄に保たれるため電気特性の安定したトランジスタが得られる。また、島状の酸化物半導体膜122の中で後にトランジスタのチャネルとなる部分が絶縁膜104によって、その後の配線116やボロンを含む第2の酸化アルミニウム膜117の形成中において保護されるため電気特性の安定したトランジスタが得られる。絶縁膜104のエッチングを行う際には、絶縁膜104の幅がゲート電極114の幅と同等もしくは、少し小さな幅となるようにエッチングを行う。例として、裏面露光を用いてセルフアライン自己整合)にすることもできる。このようにすることで、ゲート電極114と配線116間の寄生容量を低減することができる。

0069

配線116は、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、白金、銅、金、銀、マンガン、ネオジム、炭素、及びシリコンから選択された元素、またはこれらの元素を主成分とする合金材料または化合物材料を用いることができる。また、上記材料の一種または複数種を選択して用いることにより積層構造とすることも可能である。銅を主成分とする合金材料を用いて形成された配線として、銅にマンガンを含ませた配線が知られている。配線を形成後、加熱することにより、銅配線内のマンガンを配線と酸化物半導体膜との接触箇所に移動させることにより、マンガンの酸化物を形成させ、半導体装置の信頼性を高めてもよい。また、積層構造の例として、あらかじめ酸化物半導体と銅配線との間にマンガンやチタンの層を形成しておいても半導体装置の信頼性を高めることができる。アルミニウムを主成分とする合金材料としては、例えば、アルミニウムを主成分として有し、さらにニッケルを含む材料や、アルミニウムを主成分として有し、さらにニッケル、及び炭素とシリコンの一方または両方とを含む合金材料などを用いることができる。

0070

ボロンを含む第2の酸化アルミニウム膜117は、ボロンを含む第1の酸化アルミニウム膜102と同じように形成することができる。なお、ボロンを含む第1の酸化アルミニウム膜102およびボロンを含む第2の酸化アルミニウム膜117を設けることが必須の構成ではなく、どちらかのボロンを含む酸化アルミニウム膜を省略することも可能である。

0071

このような構造を有することによって、導通時の電流値が大きいトランジスタを提供することができる。または、非導通時の電流の小さいトランジスタを提供することができる。または、電気特性の安定したトランジスタを提供することができる。または、当該トランジスタを有する半導体装置を提供することができる。または、丈夫な半導体装置を提供することができる。または、新規な半導体装置を提供することができる。

0072

(実施の形態3)
本実施の形態では、ボトムゲート構造のトランジスタを構成した一つの例を説明する。

0073

図3は、ボトムゲート構造のトランジスタの上面図および断面図である。ここで、図3(A)は上面図であり、図3(B)は図3(A)におけるA−B断面図である。なお、図3(A)では、煩雑になることを避けるため、トランジスタの構成要素の一部(例えば、ゲート絶縁膜112など)を省略している。

0074

図3に示すトランジスタは、基板100と、基板100上のボロンを含む第1の酸化アルミニウム膜102と、ボロンを含む第1の酸化アルミニウム膜102上のゲート電極114と、ゲート電極114上のゲート絶縁膜112と、ゲート絶縁膜112上の酸素過剰絶縁層103と、酸素過剰絶縁層103に接触する酸化物半導体膜122と、酸化物半導体膜122と接続された配線116と、酸化物半導体膜122と接続された配線116を覆うボロンを含む第2の酸化アルミニウム膜117を有するトランジスタである。酸素原子数は、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)により測定することができる。

0075

基板100に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。

0076

また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が730℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、酸化ホウ素と比較して酸化バリウム(BaO)を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、B2O3よりBaOを多く含むガラス基板を用いることが好ましい。

0077

なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。

0078

基板100上のボロンを含む第1の酸化アルミニウム膜102と、配線116を覆うボロンを含む第2の酸化アルミニウム膜117は酸化物半導体膜122への水素の拡散を防止することを一つの目的として形成する。なお、ボロンを含む第1の酸化アルミニウム膜102およびボロンを含む第2の酸化アルミニウム膜117を設けることが必須の構成ではなく、どちらかのボロンを含む酸化アルミニウム膜を省略することも可能である。

0079

ボロンを含む第1の酸化アルミニウム膜102は酸化アルミニウムターゲットを用い、成膜ガスとして流量25sccmのアルゴン(Ar)ガスおよび流量25sccmの酸素O2ガスを用いて、圧力を0.4Pa、基板温度を250℃、ターゲットと基板の間の距離を60mm、RF電力を2.5kW印加する条件を用いたスパッタリング法により、酸化アルミニウム膜を50nm成膜することができる。その後に、ボロンイオンを加速電圧7keV、ドーズ量1×1016ions/cm2で酸化アルミニウム膜にイオン注入し、ボロンを含む第1の酸化アルミニウム膜102を形成することができる。

0080

なお、上記の後からボロンイオンを酸化アルミニウム膜に注入する方法の他にも、ボロンイオンを注入した酸化アルミニウムターゲットを用いてスパッタリングをおこなうことにより、ボロンを含む第1の酸化アルミニウム膜102を形成することもできる。

0081

ゲート電極114は、スパッタリング法により膜厚100nm以上200nm以下で形成すればよい。また、ゲート電極114は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、クロム(Cr)、ニオブ(Nb)等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料を用いて形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。

0082

ゲート絶縁膜112に大きな制限はないが、少なくとも、水素を多く含まない膜が好ましい。またゲート絶縁膜112にボロンを含む酸化アルミニウム膜を用いることも可能である。

0083

酸素過剰絶縁層103は、酸素過剰絶縁層103に接触する酸化物半導体膜122に酸素を供給することを一つの目的として形成する。なお、酸素過剰絶縁層103を省略することも可能である。酸素過剰絶縁層は酸化物絶縁層であることが好ましく、化学量論的組成よりも過剰に酸素を含有することがより好ましい。酸素過剰層を設けるには、例えば、酸素雰囲気下にて成膜するか又は、成膜後の酸化物絶縁層に酸素を導入してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。

0084

酸化物半導体膜122は、In、Ga、SnおよびZnから選ばれた二種以上の元素を含む材料とすればよい。例えば、酸化物半導体膜122はIn−Ga−Zn−O系酸化物半導体とする。In(インジウム)、Ga(ガリウム)、及びZn(亜鉛)を含む酸化物半導体ターゲットを用いたスパッタ法によりIn−Ga−Zn−O系非単結晶酸化物半導体膜が得られる。また、CVD法、MBE法またはPLD法、ALD法などを用いて成膜することができる。さらには、In−Ga−Zn−O酸化物層をMOCVD法によって成膜する場合、原料ガスとしてトリメチルインジウム、トリメチルガリウムおよびジメチル亜鉛などを用いればよい。なお、上記原料ガスの組み合わせに限定されず、トリメチルインジウムに代えてトリエチルインジウムなどを用いてもよい。また、トリメチルガリウムに代えてトリエチルガリウムなどを用いてもよい。また、ジメチル亜鉛に代えてジエチル亜鉛などを用いてもよい。In−Ga−Zn−O系非単結晶酸化物半導体膜が得られた後、エッチング等をおこなうことで、島状の酸化物半導体膜122を形成することができる。

0085

酸化物半導体膜に水素が含まれる場合、層中に酸素欠損が形成されることがある。酸素欠損は酸化物半導体膜のキャリア密度を変化させるため、酸化物半導体膜の電気特性が変化する。酸化物半導体膜から水素を低減するためには400℃以上基板の歪み点以下の温度、好ましくは400℃以上450℃以下で加熱処理をするとよい。

0086

配線116は、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、白金、銅、金、銀、マンガン、ネオジム、炭素、及びシリコンから選択された元素、またはこれらの元素を主成分とする合金材料または化合物材料を用いることができる。また、上記材料の一種または複数種を選択して用いることにより積層構造とすることも可能である。銅を主成分とする合金材料を用いて形成された配線として、銅にマンガンを含ませた配線が知られている。配線を形成後、加熱することにより、銅配線内のマンガンを配線と酸化物半導体膜との接触箇所に移動させることにより、マンガンの酸化物を形成させ、半導体装置の信頼性を高めてもよい。また、積層構造の例として、あらかじめ酸化物半導体と銅配線との間にマンガンやチタンの層を形成しておいても半導体装置の信頼性を高めることができる。アルミニウムを主成分とする合金材料としては、例えば、アルミニウムを主成分として有し、さらにニッケルを含む材料や、アルミニウムを主成分として有し、さらにニッケル、及び炭素とシリコンの一方または両方とを含む合金材料などを用いることができる。実施の形態2で記載したトランジスタ構造と比較すると、本実施の形態のトランジスタ構造は、マスク枚数を削減可能であるため作成コストを抑えることができる。また、実施の形態2で記載したトランジスタ構造と比較すると、島状の酸化物半導体膜122の中で後にトランジスタのチャネルとなる部分の幅をより小さく形成することが可能となる。これによりサイズの小さい、また電気特性が向上したトランジスタが得られる。配線116の幅はゲート電極114の幅と同等もしくは、少し小さな幅となるようにエッチングを行う。このようにすることで、ゲート電極114と配線116間の寄生容量を低減することができる。なお、図3(B)では酸化物半導体膜122上に配線116が形成されているが上下を逆転させた構造とすることもできる。

0087

ボロンを含む第2の酸化アルミニウム膜117は、ボロンを含む第1の酸化アルミニウム膜102と同じように形成することができる。なお、ボロンを含む第1の酸化アルミニウム膜102およびボロンを含む第2の酸化アルミニウム膜117を設けることが必須の構成ではなく、どちらかのボロンを含む酸化アルミニウム膜を省略することも可能である。

0088

このような構造を有することによって、導通時の電流値が大きいトランジスタを提供することができる。または、非導通時の電流の小さいトランジスタを提供することができる。または、電気特性の安定したトランジスタを提供することができる。または、当該トランジスタを有する半導体装置を提供することができる。または、丈夫な半導体装置を提供することができる。または、新規な半導体装置を提供することができる。

0089

(実施の形態4)
図4(A)は、本発明の一態様の半導体装置の回路図の一例である。図4(A)に示す半導体装置は、第1のトランジスタ410と、第2のトランジスタ400と、容量430と、配線SLと、配線BLと、配線WLと、配線CLと、配線BGとを有する。

0090

第1のトランジスタ410は、ソースまたはドレインの一方が配線BLと電気的に接続し、他方が配線SLと電気的に接続し、ゲートが第2のトランジスタ400のソースまたはドレインの一方及び容量430の一方の電極と電気的に接続する。第2のトランジスタ400は、ソースまたはドレインの他方が配線BLと電気的に接続し、ゲートが配線WLと電気的に接続する。容量430は、他方の電極が配線CLと電気的に接続する。また配線BGは第2のトランジスタ400の第2のゲートと電気的に接続する。なお、第1のトランジスタ410のゲートと、第2のトランジスタ400のソースまたはドレインの一方と、容量430の一方の電極の間のノードをノードFNと呼ぶ。

0091

図4(A)に示す半導体装置は、第2のトランジスタ400が導通状態オン状態)の時に配線BLの電位に応じた電位を、ノードFNに与える。また、第2のトランジスタ400が非導通状態(オフ状態)のときに、ノードFNの電位を保持する機能を有する。すなわち、図4(A)に示す半導体装置は、記憶装置のメモリセルとしての機能を有する。なお、ノードFNと電気的に接続する液晶素子有機EL(Electroluminescence)素子などの表示素子を有する場合、図4(A)の半導体装置は表示装置の画素として機能させることもできる。

0092

第2のトランジスタ400の導通状態、非導通状態の選択は、配線WLまたは配線BGに与える電位によって制御することができる。また配線WLまたは配線BGに与える電位によって第2のトランジスタ400のしきい値電圧を制御することができる。第2のトランジスタ400として、オフ電流の小さいトランジスタを用いることによって、非導通状態におけるノードFNの電位を長期間に渡って保持することができる。したがって、半導体装置のリフレッシュ頻度を低減することができるため、消費電力の小さい半導体装置を実現することができる。なお、オフ電流の小さいトランジスタの一例として、酸化物半導体を用いたトランジスタが挙げられる。

0093

なお、配線CLには基準電位や接地電位、または任意の固定電位などの定電位が与えられる。このとき、ノードFNの電位によって、第2のトランジスタ400の見かけ上のしきい値電圧が変動する。見かけ上のしきい値電圧の変動により、第1のトランジスタ410の導通状態、非導通状態が変化することを利用し、ノードFNに保持された電位の情報をデータとして読み出すことができる。

0094

図4(A)に示す半導体装置をマトリクス状に配置することで、記憶装置(メモリセルアレイ)を構成することができる。

0095

図4(B)に、図4(A)で示した回路を実現可能な半導体装置の断面構成の一例を示す。

0096

半導体装置は、第1のトランジスタ410、第2のトランジスタ400、及び容量430を有する。第2のトランジスタ400は第1のトランジスタ410の上方に設けられ、第1のトランジスタ410と第2のトランジスタ400の間にはバリア層420が設けられている。このバリア層420にボロンを含む酸化アルミニウム膜を用いる。

0097

〔第1の層〕
第1のトランジスタ410は、半導体基板411上に設けられ、半導体基板411の一部からなる半導体層412、ゲート絶縁層414、ゲート電極415、及びソース領域またはドレイン領域として機能する低抵抗層413a及び低抵抗層413bを有する。

0098

第1のトランジスタ410は、pチャネル型、nチャネル型のいずれでもよいが、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。

0099

半導体層412のチャネルが形成される領域やその近傍の領域や、ソース領域またはドレイン領域となる低抵抗層413a及び低抵抗層413b等において、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ge(ゲルマニウム)、SiGe(シリコンゲルマニウム)、GaAsガリウムヒ素)、GaAlAs(ガリウムアルミニウムヒ素)などを有する材料で形成してもよい。結晶格子に歪みを有するシリコンを用いた構成としてもよい。またはGaAsとAlGaAs等を用いることで、第1のトランジスタ410をHEMT(High Electron Mobility Transistor)としてもよい。

0100

低抵抗層413a及び低抵抗層413bは、半導体層412に適用される半導体材料に加え、リンなどのn型の導電性を付与する元素、またはホウ素などのp型の導電性を付与する元素を含む。

0101

ゲート電極415は、リンなどのn型の導電性を付与する元素、またはホウ素などのp型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。

0102

〔第1の絶縁層〕
第1のトランジスタ410を覆って、絶縁層421、絶縁層422、及び絶縁層423が順に積層して設けられている。

0103

絶縁層421は半導体装置の作製工程において、低抵抗層413a及び低抵抗層413bに添加された導電性を付与する元素の活性化の際の保護膜として機能する。絶縁層421は不要であれば設けなくてもよい。

0104

半導体層412にシリコン系半導体材料を用いた場合、絶縁層422は水素を含む絶縁材料を含むことが好ましい。水素を含む絶縁層422を第1のトランジスタ410上に設け、加熱処理を行うことで絶縁層422中の水素により半導体層412中のダングリングボンド終端され、第1のトランジスタ410の信頼性を向上させることができる。

0105

絶縁層423はその下層に設けられる第1のトランジスタ410などによって生じる段差平坦化する平坦化層として機能する。絶縁層423の上面は、その上面の平坦性を高めるためにCMP(Chemical Mechanical Polishing)法等を用いた平坦化処理により平坦化されていてもよい。

0106

また、絶縁層421、絶縁層422、絶縁層423には低抵抗層413aや低抵抗層413b等と電気的に接続するプラグ461、第1のトランジスタ410のゲート電極415と電気的に接続するプラグ462等が埋め込まれていてもよい。

0107

〔第1の配線層
絶縁層423の上部には、配線431、配線432、配線433及び配線434等が設けられている。

0108

配線431はプラグ461と電気的に接続する。また配線433はプラグ462と電気的に接続し、その一部は容量430の第1の電極としても機能する。

0109

なお、本明細書等において、電極と、電極と電気的に接続する配線とが一体物であってもよい。すなわち、配線の一部が電極として機能する場合や、電極の一部が配線として機能する場合もある。

0110

配線431、配線432、配線433及び配線434等の材料としては、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。特に、耐熱性と導電性を有するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。

0111

また配線431、配線432、配線433及び配線434等は、絶縁層424に埋め込まれるように設けられ、絶縁層424と配線431、配線432、配線433及び配線434等の各々の上面は平坦化されていることが好ましい。

0112

〔バリア層〕
バリア層420は、絶縁層424、配線431、配線432、配線433及び配線434等の上面を覆って設けられている。

0113

バリア層420は、配線433と後述する配線442とが重畳する領域において、容量430の誘電層としても機能する。

0114

またバリア層420は配線432と後述する配線441とを電気的に接続するための開口、及び配線434と後述する配線442とを電気的に接続するための開口を有している。

0115

バリア層420にボロンを含む酸化アルミニウム膜を用いることによって、水素を含む絶縁層422からバリア層上への水素の拡散を抑制することができる。

0116

〔第2の配線層〕
バリア層420上に、配線441、配線442等が設けられている。

0117

配線441は、バリア層420に設けられた開口を介して配線432と電気的に接続する。配線441の一部は後述する第2のトランジスタ400のチャネル形成領域に重畳して設けられ、第2のトランジスタ400の第2のゲート電極としての機能を有する。

0118

配線442は、バリア層420に設けられた開口を介して配線434と電気的に接続する。配線442は、その一部が配線433と重畳し、容量430の第2の電極として機能する。

0119

ここで、配線441、配線442等を構成する材料としては、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。特に、耐熱性を要する場合にはタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、導電性を考慮すると、低抵抗な金属材料または合金材料を用いることが好ましく、アルミニウム、クロム、銅、タンタル、チタンなどの金属材料、または当該金属材料を含む合金材料を単層で、または積層して用いてもよい。

0120

また、配線441、配線442等を構成する材料として、リン、ホウ素、炭素、窒素、または遷移金属元素などの主成分以外の元素を含む金属酸化物を用いることが好ましい。このような金属酸化物は、高い導電性を実現できる。例えば、In−Ga系酸化物、In−Zn系酸化物、In−M−Zn系酸化物(MはAl、Ti、Ga、Y、Zr、La、Ce、NdまたはHf)などの金属酸化物に、上述の元素を含ませて導電性を高めた材料を用いることができる。さらに、このような金属酸化物は酸素を透過しにくいため、バリア層420に設けられる開口をこのような材料を含む配線441、配線442等で覆うことで、後述する絶縁層425を加熱処理したときに放出される酸素が、バリア層420よりも下方へ拡散することを抑制することができる。その結果、絶縁層425から放出され、第2のトランジスタ400の半導体層へ供給されうる酸素の量を増大させることができる。

0121

絶縁層425の上面は上述した平坦化処理によって平坦化されていることが好ましい。

0122

絶縁層425は、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。

0123

加熱により酸素を脱離する酸化物材料として、化学量論的組成を満たす酸素よりも過剰の酸素を含む酸化物を用いることが好ましい。化学量論的組成を満たす酸素よりも過剰の酸素を含む酸化物膜は、加熱により一部の酸素が脱離する。

0124

例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。

0125

〔第2の層〕
絶縁層425の上部には、第2のトランジスタ400が設けられている。

0126

第2のトランジスタ400は、絶縁層425の上面に接する第1の酸化物層401aと、第1の酸化物層401aの上面に接する半導体層402と、半導体層402の上面と接し、半導体層402と重なる領域で離間する電極403a及び電極403bと、半導体層402の上面に接する第2の酸化物層401bと、第2の酸化物層401b上にゲート絶縁層404と、ゲート絶縁層404及び第2の酸化物層401bを介して半導体層402と重なるゲート電極405と、を有する。また第2のトランジスタ400を覆って、絶縁層407、絶縁層408、及び絶縁層426が設けられている。ゲート絶縁層404、絶縁層407、絶縁層408、及び絶縁層426の少なくとも一つにボロンを含む酸化アルミニウム膜を用いてもよい。

0127

なお、電極403a(及び/又は、電極403b)の、少なくとも一部(又は全部)は、半導体層402(及び/又は、第1の酸化物層401a)などの半導体層の、表面、側面、上面、及び/又は、下面の少なくとも一部(又は全部)に設けられている。

0128

または、電極403a(及び/又は、電極403b)の、少なくとも一部(又は全部)は、半導体層402(及び/又は、第1の酸化物層401a)などの半導体層の、表面、側面、上面、及び/又は、下面の少なくとも一部(又は全部)と、接触している。または、電極403a(及び/又は、電極403b)の、少なくとも一部(又は全部)は、半導体層402(及び/又は、第1の酸化物層401a)などの半導体層の少なくとも一部(又は全部)と、接触している。

0129

または、電極403a(及び/又は、電極403b)の、少なくとも一部(又は全部)は、半導体層402(及び/又は、第1の酸化物層401a)などの半導体層の、表面、側面、上面、及び/又は、下面の少なくとも一部(又は全部)と、電気的に接続されている。または、電極403a(及び/又は、電極403b)の、少なくとも一部(又は全部)は、半導体層402(及び/又は、第1の酸化物層401a)などの半導体層の少なくとも一部(又は全部)と、電気的に接続されている。

0130

または、電極403a(及び/又は、電極403b)の、少なくとも一部(又は全部)は、半導体層402(及び/又は、第1の酸化物層401a)などの半導体層の、表面、側面、上面、及び/又は、下面の少なくとも一部(又は全部)に、近接して配置されている。または、電極403a(及び/又は、電極403b)の、少なくとも一部(又は全部)は、半導体層402(及び/又は、第1の酸化物層401a)などの半導体層の少なくとも一部(又は全部)に、近接して配置されている。

0131

または、電極403a(及び/又は、電極403b)の、少なくとも一部(又は全部)は、半導体層402(及び/又は、第1の酸化物層401a)などの半導体層の、表面、側面、上面、及び/又は、下面の少なくとも一部(又は全部)の横側に配置されている。または、電極403a(及び/又は、電極403b)の、少なくとも一部(又は全部)は、半導体層402(及び/又は、第1の酸化物層401a)などの半導体層の少なくとも一部(又は全部)の横側に配置されている。

0132

または、電極403a(及び/又は、電極403b)の、少なくとも一部(又は全部)は、半導体層402(及び/又は、第1の酸化物層401a)などの半導体層の、表面、側面、上面、及び/又は、下面の少なくとも一部(又は全部)の斜め上側に配置されている。または、電極403a(及び/又は、電極403b)の、少なくとも一部(又は全部)は、半導体層402(及び/又は、第1の酸化物層401a)などの半導体層の少なくとも一部(又は全部)の斜め上側に配置されている。

0133

または、電極403a(及び/又は、電極403b)の、少なくとも一部(又は全部)は、半導体層402(及び/又は、第1の酸化物層401a)などの半導体層の、表面、側面、上面、及び/又は、下面の少なくとも一部(又は全部)の上側に配置されている。または、電極403a(及び/又は、電極403b)の、少なくとも一部(又は全部)は、半導体層402(及び/又は、第1の酸化物層401a)などの半導体層の少なくとも一部(又は全部)の上側に配置されている。

0134

半導体層402は、チャネルが形成される領域において、シリコン系半導体などの半導体を含んでいてもよい。特に、半導体層402は、シリコンよりもバンドギャップの大きな半導体を含むことが好ましい。好適には、半導体層402は酸化物半導体を含んで構成される。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。

0135

例えば、上記酸化物半導体として、少なくともインジウム(In)もしくは亜鉛(Zn)を含むことが好ましい。より好ましくは、In−M−Zn−O系酸化物(MはAl、Ti、Ga、Ge、Y、Zr、Sn、La、CeまたはHf等の金属)で表記される酸化物を含む。

0136

特に、半導体層として、複数の結晶部を有し、当該結晶部はc軸が半導体層の被形成面、または半導体層の上面に対し垂直に配向し、且つ隣接する結晶部間には粒界を有さない酸化物半導体膜を用いることが好ましい。

0137

半導体層としてこのような材料を用いることで、電気特性の変動が抑制され、信頼性の高いトランジスタを実現できる。

0138

本発明の一態様の半導体装置は、酸化物半導体膜と、該酸化物半導体膜と重なる絶縁層との間に、酸化物半導体膜を構成する金属元素のうち、少なくとも一の金属元素を構成元素として含む酸化物層を有することが好ましい。これにより、酸化物半導体膜と、該酸化物半導体膜と重なる絶縁層との界面にトラップ準位が形成されることを抑制することができる。

0139

すなわち、本発明の一態様は、酸化物半導体膜の少なくともチャネル形成領域における上面および底面が、酸化物半導体膜の界面準位形成防止のためのバリア膜として機能する酸化物層に接する構成とすることが好ましい。このような構成とすることにより、酸化物半導体膜中および界面においてキャリアの生成要因となる酸素欠損の生成および不純物の混入を抑制することが可能となるため、酸化物半導体膜を高純度真性化することができる。高純度真性化とは、酸化物半導体膜を真性または実質的に真性にすることをいう。よって、当該酸化物半導体膜を含むトランジスタの電気特性の変動を抑制し、信頼性の高い半導体装置を提供することが可能となる。

0140

なお、本明細書等において実質的に真性という場合、酸化物半導体膜のキャリア密度は、1×1017/cm3未満、1×1015/cm3未満、または1×1013/cm3未満である。酸化物半導体膜を高純度真性化することで、トランジスタに安定した電気特性を付与することができる。

0141

第1の酸化物層401aは、絶縁層425と半導体層402との間に設けられている。

0142

第2の酸化物層401bは、半導体層402とゲート絶縁層404の間に設けられている。より具体的には、第2の酸化物層401bは、その上面がゲート絶縁層404の下面に接して設けられ、その下面が第1の電極403a及び第2の電極403bの上面に接して設けられている。

0143

第1の酸化物層401a及び第2の酸化物層401bは、それぞれ半導体層402と同一の金属元素を一種以上含む酸化物を含む。

0144

なお、半導体層402と第1の酸化物層401aの境界、及び半導体層402と第2の酸化物層401bの境界は不明瞭である場合がある。

0145

例えば、第1の酸化物層401aおよび第2の酸化物層401bは、In若しくはGaを含み、代表的には、In−Ga−O系酸化物、In−Zn−O系酸化物、In−M−Zn−O系酸化物(MはAl、Ti、Ga、Ge、Y、Zr、Sn、La、CeまたはHf等の金属)であり、且つ半導体層402よりも伝導帯下端エネルギー真空準位に近い材料を用いる。代表的には、第1の酸化物層401aまたは第2の酸化物層401bの伝導帯の下端のエネルギーと、半導体層402の伝導帯の下端のエネルギーとの差が、0.05eV以上、0.07eV以上、0.1eV以上、または0.15eV以上、且つ2eV以下、1eV以下、0.5eV以下、または0.4eV以下とすることが好ましい。なお、第1の酸化物層401aおよび第2の酸化物層401bと、酸化シリコン膜などの絶縁膜との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。第1の酸化物層401aおよび第2の酸化物層401bがあることにより、半導体層402と当該トラップ準位とを遠ざけることができる。第1の酸化物層401aまたは第2の酸化物層401bのEcと、半導体層402のEcとのエネルギー差が小さい場合、半導体層402の電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁膜界面マイナス固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。

0146

したがって、トランジスタのしきい値電圧の変動を低減するには、第1の酸化物層401aおよび第2の酸化物層401bのEcと、半導体層402との間にエネルギー差を設けることが必要となる。それぞれの当該エネルギー差は、0.1eV以上が好ましく、0.15eV以上がより好ましい。

0147

なお、第1の酸化物層401a、半導体層402、第2の酸化物層401bには、結晶部が含まれることが好ましい。特にc軸に配向した結晶を用いることでトランジスタに安定した電気特性を付与することができる。

0148

半導体層402は、第1の酸化物層401aおよび第2の酸化物層401bよりも電子親和力の大きい酸化物を用いる。例えば、半導体層402として、第1の酸化物層401aおよび第2の酸化物層401bよりも電子親和力の0.07eV以上1.3eV以下、好ましくは0.1eV以上0.7eV以下、さらに好ましくは0.15eV以上0.4eV以下の酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。

0149

ここで、半導体層402の厚さは、少なくとも第1の酸化物層401aよりも厚く形成することが好ましい。半導体層402が厚いほど、トランジスタのオン電流を高めることができる。また、第1の酸化物層401aは、半導体層402の界面準位の生成を抑制する効果が失われない程度の厚さであればよい。例えば、半導体層402の厚さは、第1の酸化物層401aの厚さに対して、1倍よりも大きく、好ましくは2倍以上、より好ましくは4倍以上、より好ましくは6倍以上とすればよい。なお、トランジスタのオン電流を高める必要のない場合にはその限りではなく、第1の酸化物層401aの厚さを半導体層402の厚さ以上としてもよい。

0150

また、第2の酸化物層401bも第1の酸化物層401aと同様に、半導体層402の界面準位の生成を抑制する効果が失われない程度の厚さであればよい。例えば、第1の酸化物層401aと同等またはそれ以下の厚さとすればよい。第2の酸化物層401bが厚いと、ゲート電極405による電界が半導体層402に届きにくくなる恐れがあるため、第2の酸化物層401bは薄く形成することが好ましい。例えば、半導体層402の厚さよりも薄くすればよい。なおこれに限られず、第2の酸化物層401bの厚さはゲート絶縁層404の耐圧を考慮して、トランジスタを駆動させる電圧に応じて適宜設定すればよい。

0151

ここで、例えば半導体層402が、構成元素の異なる絶縁層(例えば酸化シリコン膜を含む絶縁層など)と接する場合、これらの界面に界面準位が形成され、該界面準位はチャネルを形成することがある。このような場合、しきい値電圧の異なる第2のトランジスタが出現し、トランジスタの見かけ上のしきい値電圧が変動することがある。しかしながら、本構成のトランジスタにおいては、半導体層402を構成する金属元素を一種以上含んで第1の酸化物層401aを有しているため、第1の酸化物層401aと半導体層402との界面に界面準位を形成しにくくなる。よって第1の酸化物層401aを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきや変動を低減することができる。

0152

また、ゲート絶縁層404と半導体層402との界面にチャネルが形成される場合、該界面で界面散乱がおこり、トランジスタの電界効果移動度が低下する場合がある。しかしながら、本構成のトランジスタにおいては、半導体層402を構成する金属元素を一種以上含んで第2の酸化物層401bを有しているため、半導体層402と第2の酸化物層401bとの界面ではキャリアの散乱が起こりにくく、トランジスタの電界効果移動度を高くすることができる。

0153

電極403a及び電極403bは、一方がソース電極として機能し、他方がドレイン電極として機能する。

0154

電極403aは、絶縁層425及びバリア層420に設けられた開口を介して配線431と電気的に接続する。また電極403bは、同様の開口を介して配線433と電気的に接続する。

0155

(実施の形態5)
本実施の形態では、トップゲート構造のトランジスタを構成した一つの例を説明する。

0156

図7は、トップゲート構造のトランジスタの上面図および断面図である。ここで、図7(A)は上面図であり、図7(B)は図7(A)におけるA−B断面図である。なお、図7(A)では、煩雑になることを避けるため、トランジスタの構成要素の一部(例えば、ゲート絶縁膜112、絶縁膜113、層間絶縁膜124など)を省略している。

0157

図7に示すトランジスタは、基板100と、基板100上のボロンを含む第1の酸化アルミニウム膜102と、ボロンを含む第1の酸化アルミニウム膜102上の酸素過剰絶縁層103と、酸素過剰絶縁層103に接触する第1の酸化物半導体膜123aおよび第2の酸化物半導体膜123bと、第1の酸化物半導体膜123a上のゲート絶縁膜112と、ゲート絶縁膜112上のゲート電極114と、ゲート絶縁膜112、ゲート電極114、第1の酸化物半導体膜123aおよび第2の酸化物半導体膜123bを覆う絶縁膜113と、絶縁膜113を覆う層間絶縁膜124と、絶縁膜113および層間絶縁膜124に設けられたコンタクトホール130を介して、第2の酸化物半導体膜123bと接続された配線116と、配線116を覆うボロンを含む第2の酸化アルミニウム膜117を有するトランジスタである。

0158

基板100に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。

0159

また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が730℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、酸化ホウ素と比較して酸化バリウム(BaO)を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、B2O3よりBaOを多く含むガラス基板を用いることが好ましい。

0160

なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。

0161

基板100上のボロンを含む第1の酸化アルミニウム膜102と、配線116を覆うボロンを含む第2の酸化アルミニウム膜117は第1の酸化物半導体膜123aおよび第2の酸化物半導体膜123bへの水素の拡散を防止することを一つの目的として形成する。なお、ボロンを含む第1の酸化アルミニウム膜102およびボロンを含む第2の酸化アルミニウム膜117を両方設けることが必須の構成ではなく、どちらかのボロンを含む酸化アルミニウム膜を省略することも可能である。

0162

本実施の形態では、ボロンを含む第1の酸化アルミニウム膜102は酸化アルミニウムターゲットを用い、成膜ガスとして流量25sccmのアルゴン(Ar)ガスおよび流量25sccmの酸素(O2)ガスを用いて、圧力を0.4Pa、基板温度を250℃、ターゲットと基板の間の距離を60mm、RF電力を2.5kW印加する条件を用いたスパッタリング法により、酸化アルミニウム膜を50nm成膜することができる。その後に、ボロンイオンを加速電圧7keV、ドーズ量1×1016ions/cm2で酸化アルミニウム膜にイオン注入し、ボロンを含む第1の酸化アルミニウム膜102を形成することができる。

0163

なお、上記の後からボロンイオンを酸化アルミニウム膜に注入する方法の他にも、ボロンイオンを注入した酸化アルミニウムターゲットを用いてスパッタリングをおこなうことにより、ボロンを含む第1の酸化アルミニウム膜102を形成することもできる。

0164

ボロンを含む第1の酸化アルミニウム膜102上の酸素過剰絶縁層103は、酸素過剰絶縁層103に接触する第1の酸化物半導体膜123aおよび第2の酸化物半導体膜123bに酸素を供給することを一つの目的として形成する。なお、酸素過剰絶縁層103を省略することも可能である。酸素過剰絶縁層は酸化物絶縁層であることが好ましく、化学量論的組成よりも過剰に酸素を含有することがより好ましい。酸素過剰絶縁層を設けるには、例えば、酸素雰囲気下にて成膜するか又は、成膜後の酸化物絶縁層に酸素を導入してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。酸素原子数は、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)により測定することができる。

0165

第1の酸化物半導体膜123aおよび第2の酸化物半導体膜123bは、In、Ga、SnおよびZnから選ばれた二種以上の元素を含む材料とすればよい。例えば、第1の酸化物半導体膜123aおよび第2の酸化物半導体膜123bはIn−Ga−Zn−O系酸化物半導体とする。In(インジウム)、Ga(ガリウム)、及びZn(亜鉛)を含む酸化物半導体ターゲットを用いたスパッタ法によりIn−Ga−Zn−O系非単結晶酸化物半導体膜が得られる。また、CVD(Chemical Vapor Deposition)法、MBE法またはPLD法、ALD(Atomic Layer Deposition)法などを用いて成膜することができる。さらには、In−Ga−Zn−O酸化物層をMOCVD法によって成膜する場合、原料ガスとしてトリメチルインジウム、トリメチルガリウムおよびジメチル亜鉛などを用いればよい。なお、上記原料ガスの組み合わせに限定されず、トリメチルインジウムに代えてトリエチルインジウムなどを用いてもよい。また、トリメチルガリウムに代えてトリエチルガリウムなどを用いてもよい。また、ジメチル亜鉛に代えてジエチル亜鉛などを用いてもよい。In−Ga−Zn−O系非単結晶酸化物半導体膜が得られた後、エッチング等をおこなうことで、島状の酸化物半導体膜を形成することができる。

0166

酸化物半導体膜に水素が含まれる場合、層中に酸素欠損が形成されることがある。酸素欠損は酸化物半導体膜のキャリア密度を変化させるため、酸化物半導体膜の電気特性が変化する。酸化物半導体膜から水素を低減するためには400℃以上基板の歪み点以下の温度、好ましくは400℃以上450℃以下で加熱処理をするとよい。

0167

第1の酸化物半導体膜123a上のゲート絶縁膜112に大きな制限はないが、少なくとも、水素を多く含まない膜が好ましい。またゲート絶縁膜112にボロンを含む酸化アルミニウム膜を用いることも可能である。

0168

ゲート電極114は、スパッタリング法により膜厚100nm以上200nm以下で形成すればよい。また、ゲート電極114は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、クロム(Cr)、ニオブ(Nb)等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料を用いて形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。

0169

本実施の形態では、ゲート絶縁膜112およびゲート電極114を図7(B)の形状に形成した後に、これらをマスクとして島状の酸化物半導体膜にアルゴン(Ar)を加速電圧10keV、ドーズ量1×1015ions/cm2でドープすると第2の酸化物半導体膜123bを形成することができる。Arをドープすることにより酸化物半導体膜の酸素欠陥が増え、膜のキャリア密度が大きくなるので、第2の酸化物半導体膜123bは第1の酸化物半導体膜123aより抵抗を低くすることができる。なお、第2の酸化物半導体膜123bのキャリア密度は1×1018/cm3以上であると好ましい。

0170

ドープするガスについては、酸化物半導体膜のキャリア密度を大きくすることが可能であればよく、Ar以外の希ガスや、水素、ボロン、リンが含まれるガスあるいはこれらの混合ガスを用いることができる。

0171

絶縁膜113の材料は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンなどを用いればよく、積層または単層で設ける。例えば、熱酸化法、CVD法またはスパッタリング法などで形成すればよい。好ましくは、絶縁膜113は、窒化シリコン膜を用いる。

0172

層間絶縁膜124の材料は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンなどを用いればよく、積層または単層で設ける。例えば、熱酸化法、CVD法またはスパッタリング法などで形成すればよい。好ましくは、層間絶縁膜124は、水素を多く含まない窒化シリコン膜または窒化酸化シリコン膜を用いる。

0173

配線116は、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、白金、銅、金、銀、マンガン、ネオジム、炭素、及びシリコンから選択された元素、またはこれらの元素を主成分とする合金材料または化合物材料を用いることができる。また、上記材料の一種または複数種を選択して用いることにより積層構造とすることも可能である。銅を主成分とする合金材料を用いて形成された配線として、銅にマンガンを含ませた配線が知られている。配線を形成後、加熱することにより、銅配線内のマンガンを配線と酸化物半導体膜との接触箇所に移動させることにより、マンガンの酸化物を形成させ、半導体装置の信頼性を高めてもよい。また、積層構造の例として、あらかじめ酸化物半導体と銅配線との間にマンガンやチタンの層を形成しておいても半導体装置の信頼性を高めることができる。アルミニウムを主成分とする合金材料としては、例えば、アルミニウムを主成分として有し、さらにニッケルを含む材料や、アルミニウムを主成分として有し、さらにニッケル、及び炭素とシリコンの一方または両方とを含む合金材料などを用いることができる。

0174

ボロンを含む第2の酸化アルミニウム膜117は、ボロンを含む第1の酸化アルミニウム膜102と同じように形成することができる。なお、ボロンを含む第1の酸化アルミニウム膜102およびボロンを含む第2の酸化アルミニウム膜117を両方設けることが必須の構成ではなく、どちらかのボロンを含む酸化アルミニウム膜を省略することも可能である。

0175

このような構造を有することによって、導通時の電流値が大きいトランジスタを提供することができる。または、非導通時の電流の小さいトランジスタを提供することができる。または、電気特性の安定したトランジスタを提供することができる。または、当該トランジスタを有する半導体装置を提供することができる。または、丈夫な半導体装置を提供することができる。または、新規な半導体装置を提供することができる。

0176

(実施の形態6)
本発明の一態様に係る電気特性の安定したトランジスタを利用して様々な半導体装置、例えば液晶パネル液晶モジュール液晶表示装置ELパネルELモジュールEL表示装置電子インクまたは電気泳動素子を用いた表示装置、LSI、メモリ、RFタグ、CPU、電子機器等に応用することが可能である。

0177

<RFタグ>
以下では、上述したトランジスタ、または記憶装置を含むRFタグについて、図8を用いて説明する。

0178

本発明の一態様に係るRFタグは、内部に記憶回路を有し、記憶回路に情報を記憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴から、RFタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには高い信頼性が要求される。

0179

RFタグの構成について図8を用いて説明する。図8は、RFタグの構成例を示すブロック図である。

0180

図8に示すようにRFタグ800は、通信器801(質問器リーダライタなどともいう)に接続されたアンテナ802から送信される無線信号803を受信するアンテナ804を有する。またRFタグ800は、整流回路805、定電圧回路806、復調回路807、変調回路808、論理回路809、記憶回路810、ROM811を有している。なお、復調回路807に含まれる整流作用を示すトランジスタの半導体には、逆方向電流を十分に抑制することが可能な、例えば、酸化物半導体を用いてもよい。これにより、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることができる。なお、データの伝送形式は、一対のコイル対向配置して相互誘導によって交信を行う電磁結合方式誘導電磁界によって交信する電磁誘導方式電波を利用して交信する電波方式の3つに大別される。RFタグ800は、そのいずれの方式に用いることも可能である。

0181

次に各回路の構成について説明する。アンテナ804は、通信器801に接続されたアンテナ802との間で無線信号803の送受信を行うためのものである。また、整流回路805は、アンテナ804で無線信号を受信することにより生成される入力交流信号を整流、例えば、半波倍圧整流し、後段容量素子により、整流された信号を平滑化することで入力電位を生成するための回路である。なお、整流回路805の入力側または出力側には、リミッタ回路を有してもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御するための回路である。

0182

定電圧回路806は、入力電位から安定した電源電圧を生成し、各回路に供給するための回路である。なお、定電圧回路806は、内部にリセット信号生成回路を有していてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路809のリセット信号を生成するための回路である。

0183

復調回路807は、入力交流信号を包絡線検出することにより復調し、復調信号を生成するための回路である。また、変調回路808は、アンテナ804より出力するデータに応じて変調をおこなうための回路である。

0184

論理回路809は復調信号を解析し、処理を行うための回路である。記憶回路810は、入力された情報を保持する回路であり、ロウデコーダカラムデコーダ、記憶領域などを有する。また、ROM811は、固有番号(ID)などを格納し、処理に応じて出力を行うための回路である。

0185

なお、上述の各回路は、適宜、取捨することができる。

0186

ここで、上述した記憶装置を、記憶回路810に用いることができる。本発明の一態様に係る記憶装置は、電源遮断された状態であっても情報を保持できるため、RFタグに好適である。さらに本発明の一態様に係る記憶装置は、データの書き込みに必要な電力(電圧)が従来の不揮発性メモリに比べて低いため、データの読み出し時と書込み時最大通信距離の差を生じさせないことも可能である。さらに、データの書き込み時に電力が不足し、誤動作または誤書込みが生じることを抑制することができる。

0187

また、本発明の一態様に係る記憶装置は、不揮発性メモリとして用いることが可能であるため、ROM811に適用することもできる。その場合には、生産者がROM811にデータを書き込むためのコマンドを別途用意し、ユーザが自由に書き換えできないようにしておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷することで、作製したRFタグすべてについて固有番号を付与するのではなく、出荷する良品にのみ固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になることがなく出荷後の製品に対応した顧客管理が容易となる。

0188

<RFタグの使用例>
以下では、本発明の一態様に係るRFタグの使用例について図9を用いて説明する。RFタグの用途は広範にわたるが、例えば、紙幣硬貨有価証券類、無記名債券類、証書類運転免許証住民票等、図9(A)参照。)、包装用容器類(包装紙やボトル等、図9(C)参照。)、記録媒体(DVDやビデオテープ等、図9(B)参照。)、乗り物類(自転車等、図9(D)参照。)、身の回り品(鞄や眼鏡等)、食品類、植物類、動物類、人体衣類生活用品類、薬品薬剤を含む医療品、または電子機器(液晶表示装置、EL表示装置、テレビジョン装置、または携帯電話)等の物品、もしくは各物品に取り付ける荷札図9(E)および図9(F)参照。)等に設けて使用することができる。

0189

本発明の一態様に係るRFタグ4000は、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るRFタグ4000は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体デザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るRFタグ4000により、認証機能を付与することができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るRFタグ4000を取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るRFタグ4000を取り付けることにより、盗難などに対するセキュリティ性を高めることができる。

0190

以上のように、本発明の一態様に係るRFタグは、上述したような各用途に用いることができる。

0191

<CPU>
以下では、上述したトランジスタや上述した記憶装置などの半導体装置を含むCPUについて説明する。

0192

図10は、上述したトランジスタを一部に用いたCPUの一例の構成を示すブロック図である。

0193

図10に示すCPUは、基板1190上に、ALU1191(ALU:Arithmetic logic unit、演算回路)、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、タイミングコントローラ1195、レジスタ1196、レジスタコントローラ1197、バスインターフェース1198(Bus I/F)、書き換え可能なROM1199、およびROMインターフェース1189(ROM I/F)を有している。基板1190は、半導体基板、SOI基板、ガラス基板などを用いる。ROM1199およびROMインターフェース1189は、別チップに設けてもよい。もちろん、図10に示すCPUは、その構成を簡略化して示した一例にすぎず、実際のCPUはその用途によって多種多様な構成を有している。例えば、図10に示すCPUまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、CPUが内部演算回路データバスで扱えるビット数は、例えば8ビット、16ビット、32ビット、64ビットなどとすることができる。

0194

バスインターフェース1198を介してCPUに入力された命令は、インストラクションデコーダ1193に入力され、デコードされた後、ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195に入力される。

0195

ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195は、デコードされた命令に基づき、各種制御を行なう。具体的にALUコントローラ1192は、ALU1191の動作を制御するための信号を生成する。また、インタラプトコントローラ1194は、CPUのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度マスク状態から判断し、処理する。レジスタコントローラ1197は、レジスタ1196のアドレスを生成し、CPUの状態に応じてレジスタ1196の読み出しや書き込みを行なう。

0196

また、タイミングコントローラ1195は、ALU1191、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、およびレジスタコントローラ1197の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ1195は、基準クロック信号CLK1を元に、内部クロック信号CLK2を生成する内部クロック生成部を備えており、内部クロック信号CLK2を上記各種回路に供給する。

0197

図10に示すCPUでは、レジスタ1196に、メモリセルが設けられている。レジスタ1196のメモリセルとして、上述したトランジスタや記憶装置などを用いることができる。

0198

図10に示すCPUにおいて、レジスタコントローラ1197は、ALU1191からの指示に従い、レジスタ1196における保持動作の選択を行う。すなわち、レジスタ1196が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ1196内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ1196内のメモリセルへの電源電圧の供給を停止することができる。

0199

図11は、レジスタ1196として用いることのできる記憶素子の回路図の一例である。記憶素子1200は、電源遮断で記憶データが揮発する回路1201と、電源遮断で記憶データが揮発しない回路1202と、スイッチ1203と、スイッチ1204と、論理素子1206と、容量素子1207と、選択機能を有する回路1220と、を有する。回路1202は、容量素子1208と、トランジスタ1209と、トランジスタ1210と、を有する。なお、記憶素子1200は、必要に応じて、ダイオード抵抗素子インダクタなどのその他の素子をさらに有していてもよい。

0200

ここで、回路1202には、上述した記憶装置を用いることができる。記憶素子1200への電源電圧の供給が停止した際、回路1202のトランジスタ1209のゲートにはGND(0V)、またはトランジスタ1209がオフする電位が入力され続ける構成とする。例えば、トランジスタ1209のゲートが抵抗等の負荷を介して接地される構成とする。

0201

スイッチ1203は、一導電型(例えば、nチャネル型)のトランジスタ1213を用いて構成され、スイッチ1204は、一導電型とは逆の導電型(例えば、pチャネル型)のトランジスタ1214を用いて構成した例を示す。ここで、スイッチ1203の第1の端子はトランジスタ1213のソースとドレインの一方に対応し、スイッチ1203の第2の端子はトランジスタ1213のソースとドレインの他方に対応し、スイッチ1203はトランジスタ1213のゲートに入力される制御信号RDによって、第1の端子と第2の端子の間の導通または非導通(つまり、トランジスタ1213の導通状態または非導通状態)が選択される。スイッチ1204の第1の端子はトランジスタ1214のソースとドレインの一方に対応し、スイッチ1204の第2の端子はトランジスタ1214のソースとドレインの他方に対応し、スイッチ1204はトランジスタ1214のゲートに入力される制御信号RDによって、第1の端子と第2の端子の間の導通または非導通(つまり、トランジスタ1214の導通状態または非導通状態)が選択される。

0202

トランジスタ1209のソースとドレインの一方は、容量素子1208の一対の電極のうちの一方、およびトランジスタ1210のゲートと電気的に接続される。ここで、接続部分をノードM2とする。トランジスタ1210のソースとドレインの一方は、低電源電位を供給することのできる配線(例えばGND線)に電気的に接続され、他方は、スイッチ1203の第1の端子(トランジスタ1213のソースとドレインの一方)と電気的に接続される。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)はスイッチ1204の第1の端子(トランジスタ1214のソースとドレインの一方)と電気的に接続される。スイッチ1204の第2の端子(トランジスタ1214のソースとドレインの他方)は電源電位DDを供給することのできる配線と電気的に接続される。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)と、スイッチ1204の第1の端子(トランジスタ1214のソースとドレインの一方)と、論理素子1206の入力端子と、容量素子1207の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードM1とする。容量素子1207の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位(GND等)または高電源電位(VDD等)が入力される構成とすることができる。容量素子1207の一対の電極のうちの他方は、低電源電位を供給することのできる配線(例えばGND線)と電気的に接続される。容量素子1208の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位(GND等)または高電源電位(VDD等)が入力される構成とすることができる。容量素子1208の一対の電極のうちの他方は、低電源電位を供給することのできる配線(例えばGND線)と電気的に接続される。

0203

なお、容量素子1207および容量素子1208は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。

0204

トランジスタ1209のゲート(ゲート電極)には、制御信号WEが入力される。スイッチ1203およびスイッチ1204は、制御信号WEとは異なる制御信号RDによって第1の端子と第2の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第1の端子と第2の端子の間が導通状態のとき他方のスイッチの第1の端子と第2の端子の間は非導通状態となる。

0205

トランジスタ1209のソースとドレインの他方には、回路1201に保持されたデータに対応する信号が入力される。図11では、回路1201から出力された信号が、トランジスタ1209のソースとドレインの他方に入力される例を示した。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号は、論理素子1206によってその論理値反転された反転信号となり、回路1220を介して回路1201に入力される。

0206

なお、図11では、スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号は、論理素子1206および回路1220を介して回路1201に入力する例を示したがこれに限定されない。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号が、論理値を反転させられることなく、回路1201に入力されてもよい。例えば、回路1201内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号を当該ノードに入力することができる。

0207

また、図11において、記憶素子1200に用いられるトランジスタのうち、トランジスタ1209以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板1190にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子1200に用いられるトランジスタ全てを、チャネルが酸化物半導体膜で形成されるトランジスタとすることもできる。または、記憶素子1200は、トランジスタ1209以外にも、チャネルが酸化物半導体膜で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる層または基板1190にチャネルが形成されるトランジスタとすることもできる。

0208

図11における回路1201には、例えばフリップフロップ回路を用いることができる。また、論理素子1206としては、例えばインバータクロックドインバータ等を用いることができる。

0209

本発明の一態様に係る半導体装置では、記憶素子1200に電源電圧が供給されない間は、回路1201に記憶されていたデータを、回路1202に設けられた容量素子1208によって保持することができる。

0210

また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ1209として用いることによって、記憶素子1200に電源電圧が供給されない間も容量素子1208に保持された信号は長期間にわたり保たれる。こうして、記憶素子1200は電源電圧の供給が停止した間も記憶内容(データ)を保持することが可能である。

0211

また、スイッチ1203およびスイッチ1204を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路1201が元のデータを保持しなおすまでの時間を短くすることができる。

0212

また、回路1202において、容量素子1208によって保持された信号はトランジスタ1210のゲートに入力される。そのため、記憶素子1200への電源電圧の供給が再開された後、容量素子1208によって保持された信号を、トランジスタ1210の状態(導通状態、または非導通状態)に変換して、回路1202から読み出すことができる。それ故、容量素子1208に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。

0213

このような記憶素子1200を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。

0214

記憶素子1200をCPUに用いる例として説明したが、記憶素子1200は、DSP(Digital Signal Processor)、カスタムLSIPLD(Programmable Logic Device)等のLSI、RF(Radio Frequency)タグにも応用可能である。

0215

<表示装置>
以下では、本発明の一態様に係る表示装置の構成例について説明する。

0216

[構成例]
図12(A)には、本発明の一態様に係る表示装置の上面図を示す。また、図12(B)には、本発明の一態様に係る表示装置の画素に液晶素子を用いた場合における画素回路を示す。また、図12(C)には、本発明の一態様に係る表示装置の画素に有機EL素子を用いた場合における画素回路を示す。

0217

画素に用いるトランジスタは、上述したトランジスタを用いることができる。ここでは、nチャネル型のトランジスタを用いる例を示す。なお、画素に用いたトランジスタと、同一工程を経て作製したトランジスタを駆動回路として用いても構わない。このように、画素や駆動回路に上述したトランジスタを用いることにより、表示品位が高い、または/および信頼性の高い表示装置となる。

0218

アクティブマトリクス型表示装置の上面図の一例を図12(A)に示す。表示装置の基板5000上には、画素部5001、第1の走査線駆動回路5002、第2の走査線駆動回路5003、信号線駆動回路5004が配置される。画素部5001は、複数の信号線によって信号線駆動回路5004と電気的に接続され、複数の走査線によって第1の走査線駆動回路5002、および第2の走査線駆動回路5003と電気的に接続される。なお、走査線と信号線とによって区切られる領域には、それぞれ表示素子を有する画素が配置されている。また、表示装置の基板5000は、FPC(Flexible PrintedCircuit)等の接続部を介して、タイミング制御回路(コントローラ、制御ICともいう)に電気的に接続されている。

0219

第1の走査線駆動回路5002、第2の走査線駆動回路5003および信号線駆動回路5004は、画素部5001と同じ基板5000上に形成される。そのため、駆動回路を別途作製する場合と比べて、表示装置を作製するコストを低減することができる。また、駆動回路を別途作製した場合、配線間の接続数が増える。したがって、同じ基板5000上に駆動回路を設けることで、配線間の接続数を減らすことができ、信頼性の向上、または/および歩留まりの向上を図ることができる。

0220

〔液晶表示装置〕
また、画素の回路構成の一例を図12(B)に示す。ここでは、VA型液晶表示装置の画素などに適用することができる画素回路を示す。

0221

この画素回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの画素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極に印加する信号を、独立して制御できる。

0222

トランジスタ5016のゲート配線5012と、トランジスタ5017のゲート配線5013には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能するソース電極またはドレイン電極5014は、トランジスタ5016とトランジスタ5017で共通に用いられている。トランジスタ5016とトランジスタ5017は上述したトランジスタを適宜用いることができる。これにより、表示品位が高い、または/および信頼性の高い液晶表示装置を提供することができる。

0223

トランジスタ5016と電気的に接続する第1の画素電極と、トランジスタ5017と電気的に接続する第2の画素電極の形状について説明する。第1の画素電極と第2の画素電極の形状は、スリットによって分離されている。第1の画素電極はV字型に広がる形状を有し、第2の画素電極は第1の画素電極の外側を囲むように形成される。

0224

トランジスタ5016のゲート電極はゲート配線5012と電気的に接続され、トランジスタ5017のゲート電極はゲート配線5013と電気的に接続されている。ゲート配線5012とゲート配線5013に異なるゲート信号を与えてトランジスタ5016とトランジスタ5017の動作タイミングを異ならせ、液晶の配向を制御することができる。

0225

また、容量配線5010と、誘電体として機能するゲート絶縁膜と、第1の画素電極または第2の画素電極と電気的に接続する容量電極とで容量素子を形成してもよい。

0226

マルチドメイン構造は、一画素に第1の液晶素子5018と第2の液晶素子5019を備える。第1の液晶素子5018は第1の画素電極と対向電極とその間の液晶層とで構成され、第2の液晶素子5019は第2の画素電極と対向電極とその間の液晶層とで構成される。

0227

なお、本発明の一態様に係る表示装置は、図12(B)に示す画素回路に限定されない。例えば、図12(B)に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、または論理回路などを追加してもよい。

0228

有機EL表示装置
画素の回路構成の他の一例を図12(C)に示す。ここでは、有機EL素子を用いた表示装置の画素構造を示す。

0229

有機EL素子は、発光素子に電圧を印加することにより、有機EL素子が有する一対の電極の一方から電子が、他方から正孔がそれぞれ発光性有機化合物を含む層に注入され、電流が流れる。そして、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。

0230

図12(C)は、画素回路の一例を示す図である。ここでは1つの画素にnチャネル型のトランジスタを2つ用いる例を示す。なお、nチャネル型のトランジスタには、上述したトランジスタを用いることができる。また、当該画素回路は、デジタル時間階調駆動を適用することができる。

0231

適用可能な画素回路の構成およびデジタル時間階調駆動を適用した場合の画素の動作について説明する。

0232

画素5020は、スイッチング用トランジスタ5021、駆動用トランジスタ5022、発光素子5024および容量素子5023を有する。スイッチング用トランジスタ5021は、ゲート電極が走査線5026に接続され、第1電極(ソース電極、ドレイン電極の一方)が信号線5025に接続され、第2電極(ソース電極、ドレイン電極の他方)が駆動用トランジスタ5022のゲート電極に接続されている。駆動用トランジスタ5022は、ゲート電極が容量素子5023を介して電源線5027に接続され、第1電極が電源線5027に接続され、第2電極が発光素子5024の第1電極(画素電極)に接続されている。発光素子5024の第2電極は共通電極5028に相当する。共通電極5028は、同一基板上に形成される共通電位線と電気的に接続される。

0233

スイッチング用トランジスタ5021および駆動用トランジスタ5022は上述したトランジスタを用いることができる。これにより、表示品位の高い、または/および信頼性の高い有機EL表示装置となる。

0234

発光素子5024の第2電極(共通電極5028)の電位は低電源電位に設定する。なお、低電源電位とは、電源線5027に供給される高電源電位より低い電位であり、例えばGND、0Vなどを低電源電位として設定することができる。発光素子5024の順方向のしきい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子5024に印加することにより、発光素子5024に電流を流して発光させる。なお、発光素子5024の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。

0235

なお、容量素子5023は駆動用トランジスタ5022のゲート容量を代用することにより省略できる場合がある。駆動用トランジスタ5022のゲート容量については、チャネル形成領域とゲート電極との間で容量が形成されていてもよい。

0236

次に、駆動用トランジスタ5022に入力する信号について説明する。電圧入力電圧駆動方式の場合、駆動用トランジスタ5022がオンまたはオフの二つの状態となるようなビデオ信号を、駆動用トランジスタ5022に入力する。なお、駆動用トランジスタ5022を線形領域で動作させるために、電源線5027の電圧よりも高い電圧を駆動用トランジスタ5022のゲート電極に与える。また、信号線5025には、電源線電圧に駆動用トランジスタ5022のしきい値電圧Vthを加えた値以上の電圧をかける。

0237

アナログ階調駆動を行う場合、駆動用トランジスタ5022のゲート電極に発光素子5024の順方向電圧に駆動用トランジスタ5022のしきい値電圧Vthを加えた値以上の電圧をかける。なお、駆動用トランジスタ5022が飽和領域で動作するようにビデオ信号を入力し、発光素子5024に電流を流す。また、駆動用トランジスタ5022を飽和領域で動作させるために、電源線5027の電位を、駆動用トランジスタ5022のゲート電位より高くする。ビデオ信号をアナログとすることで、発光素子5024にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。

0238

なお、本発明の一態様に係る表示装置は、図12(C)に示す画素構成に限定されない。例えば、図12(C)に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタまたは論理回路などを追加してもよい。

0239

図12で例示した回路に上述したトランジスタを適用する場合、低電位側にソース電極(第1の電極)、高電位側にドレイン電極(第2の電極)がそれぞれ電気的に接続される構成とする。さらに、制御回路等により第1のゲート電極の電位を制御し、第2のゲート電極にはソース電極に与える電位よりも低い電位など、上記で例示した電位を入力可能な構成とすればよい。

0240

例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することが出来る。表示素子、表示装置、発光素子または発光装置は、例えば、EL素子有機物および無機物を含むEL素子、有機EL素子、無機EL素子)、LED(白色LED、赤色LED、緑色LED、青色LEDなど)、トランジスタ(電流に応じて発光するトランジスタ)、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ(GLV)、プラズマディスプレイ(PDP)、MEMS(マイクロエレクトロメカニカル・システム)を用いた表示素子、デジタルマイクロミラーデバイスDMD)、DMS(デジタル・マイクロ・シャッター)、IMOD(インターフェアレンス・モジュレーション)素子、シャッター方式MEMS表示素子光干渉方式のMEMS表示素子、エレクトロウェッティング素子圧電セラミックディスプレイカーボンナノチューブを用いた表示素子、などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率透過率などが変化する表示媒体を有していても良い。EL素子を用いた表示装置の一例としては、ELディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ(FED)またはSED方式平面型ディスプレイ(SED:Surface−conduction Electron−emitter Display)などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ透過型液晶ディスプレイ半透過型液晶ディスプレイ反射型液晶ディスプレイ直視型液晶ディスプレイ投射型液晶ディスプレイ)などがある。電子インク、電子粉流体登録商標)、または電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、SRAMなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。

0241

なお、バックライト(有機EL素子、無機EL素子、LED、蛍光灯など)に白色光(W)を用いて表示装置をフルカラー表示させるために、着色層カラーフィルターともいう。)を用いてもよい。着色層は、例えば、レッド(R)、グリーン(G)、ブルー(B)、イエロー(Y)などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を2割から3割程度低減できる場合がある。ただし、有機EL素子や無機EL素子などの自発光素子を用いてフルカラー表示する場合、R、G、B、Y、Wを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。

0242

モジュール
以下では、本発明の一態様に係る半導体装置を適用した表示モジュールについて、図13を用いて説明を行う。

0243

図13に示す表示モジュール8000は、上部カバー8001と下部カバー8002との間に、FPC8003に接続されたタッチパネル8004、FPC8005に接続された表示パネル8006、バックライトユニット8007、フレーム8009、プリント基板8010、バッテリー8011を有する。なお、バックライトユニット8007、バッテリー8011、タッチパネル8004などを有さない場合もある。

0244

本発明の一態様に係る半導体装置は、例えば、表示パネル8006に用いることができる。

0245

上部カバー8001および下部カバー8002は、タッチパネル8004および表示パネル8006のサイズに合わせて、形状や寸法を適宜変更することができる。

0246

タッチパネル8004は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル8006に重畳して用いることができる。また、表示パネル8006の対向基板封止基板)に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル8006の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、表示パネル8006の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネルとすることも可能である。

0247

バックライトユニット8007は、光源8008を有する。光源8008をバックライトユニット8007の端部に設け、光拡散板を用いる構成としてもよい。

0248

フレーム8009は、表示パネル8006の保護機能の他、プリント基板8010の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有してもよい。またフレーム8009は、放熱板としての機能を有していてもよい。

0249

プリント基板8010は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であってもよいし、別途設けたバッテリー8011による電源であってもよい。商用電源を用いる場合には、バッテリー8011を有さなくてもよい。

0250

また、表示モジュール8000には、偏光板位相差板プリズムシートなどの部材を追加して設けてもよい。

0251

<電子機器>
本発明の一態様に係る半導体装置は、表示機器パーソナルコンピュータ、記録媒体を備えた画像再生装置(代表的にはDVD:Digital Versatile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機携帯データ端末電子書籍端末ビデオカメラデジタルスチルカメラ等のカメラゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム音響再生装置カーオーディオデジタルオーディオプレイヤー等)、複写機ファクシミリプリンタプリンタ複合機現金自動預け入れ払い機ATM)、自動販売機などが挙げられる。これら電子機器の具体例を図14に示す。

0252

図14(A)は携帯型ゲーム機であり、筐体901、筐体902、表示部903、表示部904、マイクロフォン905、スピーカー906、操作キー907、スタイラス908等を有する。なお、図14(A)に示した携帯型ゲーム機は、2つの表示部903と表示部904とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。

0253

図14(B)は携帯データ端末であり、第1筐体911、第2筐体912、第1表示部913、第2表示部914、接続部915、操作キー916等を有する。第1表示部913は第1筐体911に設けられており、第2表示部914は第2筐体912に設けられている。そして、第1筐体911と第2筐体912とは、接続部915により接続されており、第1筐体911と第2筐体912の間の角度は、接続部915により変更が可能である。第1表示部913における映像を、接続部915における第1筐体911と第2筐体912との間の角度にしたがって、切り替える構成としてもよい。また、第1表示部913および第2表示部914の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。または、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。

0254

図14(C)はノート型パーソナルコンピュータであり、筐体921、表示部922、キーボード923、ポインティングデバイス924等を有する。

0255

図14(D)は電気冷凍冷蔵庫であり、筐体931、冷蔵室用扉932、冷凍室用扉933等を有する。

0256

図14(E)はビデオカメラであり、第1筐体941、第2筐体942、表示部943、操作キー944、レンズ945、接続部946等を有する。操作キー944およびレンズ945は第1筐体941に設けられており、表示部943は第2筐体942に設けられている。そして、第1筐体941と第2筐体942とは、接続部946により接続されており、第1筐体941と第2筐体942の間の角度は、接続部946により変更が可能である。表示部943における映像を、接続部946における第1筐体941と第2筐体942との間の角度にしたがって切り替える構成としてもよい。

0257

図14(F)は普通自動車であり、車体951、車輪952、ダッシュボード953、ライト954等を有する。

0258

本実施例では、本発明の一態様に係るボロンを含む酸化アルミニウム膜を有する試料を作製し、その水素の拡散を防止する性質について評価した。ここで酸化窒化シリコン膜水素拡散源として用いている。

0259

試料は以下のように作成した。単結晶シリコン基板上に酸化窒化シリコン膜を形成し、酸化窒化シリコン膜上にボロンを含む酸化アルミニウム膜を形成した。

0260

酸化窒化シリコン膜は平行平板型プラズマCVD装置を用い、原料ガスをシラン一酸化二窒素を用い、それぞれ流量を5sccm、1000sccmの条件でプラズマCVD装置の反応室に供給し、反応室内の圧力を133.3Paに制御し、電極間距離を20mmとし、13.56MHzの高周波電源を用い、35Wの電力を供給して、300nmの酸化窒化シリコン膜を形成した。なお、酸化窒化シリコン膜形成時の基板温度は325℃とした。

0261

ボロンを含む酸化アルミニウム膜は酸化アルミニウムターゲットを用い、成膜ガスとして流量25sccmのアルゴン(Ar)ガスおよび流量25sccmの酸素(O2)ガスを用いて、圧力を0.4Pa、基板温度を250℃、ターゲットと基板の間の距離を60mm、RF電力を2.5kW印加する条件を用いたスパッタリング法により、酸化アルミニウム膜を50nm成膜することができる。その後に、ボロンイオンを加速電圧7keV、ドーズ量1×1016ions/cm2で酸化アルミニウム膜にイオン注入し、ボロンを含む酸化アルミニウム膜を形成することができる。

0262

酸化アルミニウム膜はボロンを含まずとも、室温条件下では水素の拡散を抑制する性質がある。図5に単結晶シリコン基板上に酸化窒化シリコン膜を形成し、酸化窒化シリコン膜上に酸化アルミニウム膜を形成した試料を二次イオン質量分析法(SIMS)により水素濃度を測定した結果を示す。酸化アルミニウム中の水素濃度には偏りがみられ、酸化窒化シリコン膜に近い箇所では高い水素濃度、膜の中央箇所では低い水素濃度になっていることが分かる。よって酸化窒化シリコンに含まれている水素の拡散を酸化アルミニウム膜が抑制している。なお、二次イオン質量分析法(SIMS)においては試料最表面と膜の界面近傍領域においては誤差を含むため、考察の参考にしないことが通例である。

0263

酸化物半導体膜に水素が含まれる場合、層中に酸素欠損が形成されることがある。酸素欠損は酸化物半導体膜のキャリア密度を変化させるため、酸化物半導体膜の電気特性が変化する。酸化物半導体膜から水素を低減するために400℃以上基板の歪み点以下の温度、好ましくは400℃以上450℃以下で加熱処理をおこなうことがある。その加熱処理の際に、酸化物半導体膜の外部の水素を含む層から水素の拡散を抑制できる層が設けられていると好ましい。

0264

図5に単結晶シリコン基板上に酸化窒化シリコン膜を形成し、酸化窒化シリコン膜上に酸化アルミニウム膜を形成した試料をそれぞれ、酸素雰囲気下、400℃で一時間加熱処理をした後、酸素雰囲気下、500℃で一時間加熱処理をした後、二次イオン質量分析法(SIMS)により水素濃度を測定した結果を示す。400℃で一時間加熱処理をした後の試料では、室温の試料と比較して、酸化アルミニウム中の水素濃度は偏りが小さくなっていることから、酸化窒化シリコンに含まれている水素の拡散を酸化アルミニウム膜が抑制している能力は低くなった。500℃で一時間加熱処理をした後の試料では、酸化アルミニウム中の水素濃度はさらに偏りが小さくなっていることから酸化窒化シリコンに含まれている水素の拡散を酸化アルミニウム膜が抑制している能力はさらに低くなった。酸化物半導体膜から水素を低減するために400℃や500℃で加熱処理をおこなうと、水素の拡散を抑制するための層として、酸化アルミニウム膜を形成しておいたとしても、水素を含む層から水素が酸化物半導体膜へ拡散してきてしまう虞が高くなるといえる。

0265

図6に単結晶シリコン基板上に酸化窒化シリコン膜を形成し、酸化窒化シリコン膜上にボロンを含む酸化アルミニウム膜を形成した試料をそれぞれ、酸素雰囲気下、400℃で一時間加熱処理をした後、酸素雰囲気下、500℃で一時間加熱処理をした後、二次イオン質量分析法(SIMS)により水素濃度を測定した結果を示す。さらに、酸化アルミニウム中のボロン濃度におけるデプスプロファイルを重ねて示す。

0266

なお、本実施例では、ボロンを含む酸化アルミニウム膜は、酸化アルミニウム膜に対して、ボロンイオンを加速電圧7keV、ドーズ量1×1016ions/cm2でイオン注入することで作製しており、酸化アルミニウム中のボロンの最大濃度は、1.0×1021 atoms/cm3以上、1.0×1022atom/cm3以下を示した。また、酸化アルミニウム膜中のボロン濃度は、イオン注入の条件において、ドーズ量以外の条件を一定にすると、ドーズ量に比例する。そのため、目的に応じてドーズ量を調整することで、ボロンの濃度を適宜設定することができる。

0267

酸化アルミニウム中の水素濃度には偏りがみられ、酸化窒化シリコン膜に近い箇所では高い水素濃度、膜の中央箇所では低い水素濃度になっていることが分かる。よって酸化窒化シリコンに含まれている水素の拡散はボロンを含む酸化アルミニウム膜によって抑制されている。図より、30nm程度の酸化アルミニウム膜があれば、酸化窒化シリコンに含まれている水素の拡散を抑制できているといえる。酸化アルミニウム膜は他の膜に比べてエッチングが難しい(さまざまエッチング溶液に対する耐性が高い、また均一に酸化アルミニウムをエッチングすることが難しい)場合が多いため、薄く形成することができるのであれば、のちの加工の際に好ましい。以上の結果より、酸化物半導体膜から水素を低減するために400℃や500℃で加熱処理をおこなう場合においても、水素の拡散を抑制するための層として、ボロンを含む酸化アルミニウム膜を形成しておくと、水素を含む層から水素が酸化物半導体膜への拡散を抑制することができるといえる。

0268

本実施例では、本発明の一態様に係るボロンを含む酸化アルミニウム膜を有する試料を作製し、その水素の拡散を防止する性質におけるボロン導入量依存性について評価した。ここで酸化シリコン膜は水素拡散源として用いている。

0269

試料2−a乃至試料2−cは以下のように作製した。単結晶シリコン基板上に、熱酸化膜、窒化シリコン膜、重水素を含む酸化シリコン膜を形成し、酸化シリコン膜上にボロンを含む酸化アルミニウム膜を形成した。

0270

まず、単結晶シリコン基板を熱酸化し、基板表面に100nmの熱酸化膜を形成した。熱酸化の条件は950℃で4時間とし、熱酸化の雰囲気は、HClが酸素に対して3体積%の割合で含まれるものとした。

0271

次に、熱酸化膜上に、プラズマCVD法によって50nmの窒化シリコン膜を形成した。成膜ガスとして、流量20sccmのシラン、流量500sccmの一酸化二窒素、及び流量10sccmのアンモニアを原料ガスとし、反応室の圧力を40Paとし、基板表面温度を350℃、10Wの高周波(RF)電力を印加することで成膜した。

0272

次に、窒化シリコン膜上に、スパッタリング法によって、300nmの酸化シリコン膜を成膜した。成膜ガスとして流量23.75sccmのアルゴン(Ar)ガス、流量1.25sccmの重水素(D2)ガス、及び流量25sccmの酸素(O2)ガスを用いて、圧力を0.4Pa、基板温度を100℃、ターゲットと基板の間の距離を60mm、RF電力を1.5kW印加する条件を用いた。また、酸化シリコン膜は、スパッタリングターゲットとして、酸化シリコンを用いた。

0273

ボロンを含む酸化アルミニウム膜は酸化アルミニウムターゲットを用い、成膜ガスとして流量25sccmのアルゴン(Ar)ガスおよび流量25sccmの酸素(O2)ガスを用いて、圧力を0.4Pa、基板温度を250℃、ターゲットと基板の間の距離を60mm、RF電力を2.5kW印加する条件を用いたスパッタリング法により、酸化アルミニウム膜を50nm成膜することができる。その後に、ボロンイオンを酸化アルミニウム膜にイオン注入し、ボロンを含む酸化アルミニウム膜を形成することができる。

0274

試料2−aは、ボロンイオンを加速電圧7keV、ドーズ量1×1016ions/cm2で酸化アルミニウム膜にイオン注入し、ボロンの最大濃度が、1.0×1021 atoms/cm3以上、1.0×1022atoms/cm3以下であるボロンを含む酸化アルミニウム膜を形成した。試料2−bは、ボロンイオンを加速電圧7keV、ドーズ量5×1015ions/cm2で酸化アルミニウム膜にイオン注入し、ボロンの最大濃度が、5.0×1020 atoms/cm3以上、5.0×1021atoms/cm3以下であるボロンを含む酸化アルミニウム膜を形成した。また、試料2−cには、ボロン注入を行わないものとした。

0275

さらに、酸化物半導体膜に水素が含まれる場合、層中に酸素欠損が形成されることがある。酸素欠損は酸化物半導体膜のキャリア密度を変化させるため、酸化物半導体膜の電気特性が変化する。酸化物半導体膜から水素を低減するために400℃以上基板の歪み点以下の温度、好ましくは400℃以上450℃以下で加熱処理をおこなうことがある。その加熱処理の際に、酸化物半導体膜の外部の水素を含む層から水素の拡散を抑制できる層が設けられていると好ましい。

0276

そこで、酸素雰囲気下において400℃で一時間加熱処理をした後、酸素雰囲気下において500℃で一時間加熱処理をした後、及び、室温のそれぞれの場合において、重水素濃度を測定した。その結果を図15乃至17に示す。なお、図15は試料2−a、図16は試料2−b、及び図17は試料2−cの結果を示す。また、測定は二次イオン質量分析法(SIMS)により行った。

0277

酸化アルミニウム膜はボロンを含まずとも、室温条件下では水素の拡散を抑制する性質がある。図17において、酸化アルミニウム膜中の重水素濃度は、酸化シリコン膜から遠ざかるほど、低減していることがわかる。よって酸化窒化シリコン膜に含まれている水素の拡散を酸化アルミニウム膜が抑制している。

実施例

0278

さらに、図15乃至図17を比較すると、試料2−aの酸化アルミニウム膜が、最も水素の拡散を抑制している。一方、試料2−bの酸化アルミニウム膜においては、試料2−cと大きな差異は見られなかった。すなわち、水素の拡散を抑制するための層として、酸化アルミニウム膜にボロンを導入する場合、ボロンの最大濃度は、5.0×1020 atoms/cm3以上、好ましくは1.0×1021 atoms/cm3以上1.0×1022atoms/cm3以下とすると、水素を含む層から水素が酸化物半導体膜への拡散を効率的に抑制することができる。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ