図面 (/)

この項目の情報は公開日時点(2015年5月28日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

動作特性および信頼性の向上した、新規マルチゲート構造トランジスタを提供することを課題とする。

解決手段

2つ以上のゲート電極と、直列に接続した2つ以上のチャネル形成領域、ソース領域、ドレイン領域、及び高濃度不純物領域を有する半導体層と、を有するマルチゲート構造のトランジスタにおいて、ソース領域側近接するチャネル形成領域のチャネル長が、ドレイン領域側に近接するチャネル形成領域のチャネル長よりも大きくする。

概要

背景

近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用い
薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはI
Cや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチン
素子として開発が急がれている。

特に、マトリクス状に配置された表示画素毎トランジスタからなるスイッチング素子
設けたアクティブマトリクス型表示装置液晶表示装置発光表示装置)が盛んに開発
されている。

また、製造コストの低減を図るために駆動回路部を画素部と同一基板上に作り込む開発も
進められている。中でも、ポリシリコン膜を用いたトランジスタは、アモルファスシリコ
ン膜を用いたトランジスタよりも電界効果移動度が高いので高速動作が可能である。

表示装置に搭載されるモジュールには、機能ブロックごとに画像表示を行う画素部や、C
MOS回路を基本としたシフトレジスタ回路レベルシフタ回路バッファ回路サンプ
リング回路などの画素部を制御するための駆動回路部が一枚の基板上に形成される。

特に、有機発光素子をマトリクス状に配置した発光表示装置においては、1つの画素に役
割の異なる複数のトランジスタが必要とされている。また、液晶表示装置においても、1
つの画素にスイッチング用のトランジスタとSRAMなどの記憶素子とを形成する試みが
なされている。

特許文献1には、EL表示装置において、スイッチング素子としてマルチゲート構造のト
ランスタを用いることが記載されている。

概要

動作特性および信頼性の向上した、新規なマルチゲート構造のトランジスタを提供することを課題とする。2つ以上のゲート電極と、直列に接続した2つ以上のチャネル形成領域、ソース領域、ドレイン領域、及び高濃度不純物領域を有する半導体層と、を有するマルチゲート構造のトランジスタにおいて、ソース領域側近接するチャネル形成領域のチャネル長が、ドレイン領域側に近接するチャネル形成領域のチャネル長よりも大きくする。

目的

本発明はこのような状況を鑑みてなされたものであり、動作特性および信頼性の向上した
新規なマルチゲート構造のトランジスタを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

絶縁表面上のトランジスタと、前記トランジスタ上の第1の絶縁膜と、前記第1の絶縁膜に設けられた第1の開口を介して前記トランジスタと電気的に接続された第1の導電層と、前記第1の絶縁膜上及び前記第1の導電層上の第2の絶縁膜と、前記第2の絶縁膜に設けられた第2の開口を介して前記第1の導電層と電気的に接続された第2の導電層と、前記第2の絶縁膜上及び前記第2の導電層上の第3の絶縁膜と、前記第2の導電層上及び前記第3の絶縁膜上の有機化合物を含む層と、を有し、前記第1の導電層は、前記第1の開口に設けられた第1の領域と、前記第1の開口と隣接した前記第1の絶縁膜上面に設けられた第2の領域と、を有し、前記第2の絶縁膜は、前記第2の領域の一部と接する第3の領域と、前記第1の絶縁膜と接する第4の領域と、を有し、前記第2の導電層は、前記第1の領域、前記第2の領域の他の一部、前記第3の領域、及び前記第4の領域と接するように設けられており、前記第3の絶縁膜は、第3の開口を有する隔壁であり、前記第3の開口は、前記第1の開口及び前記第2の開口と重ならないように設けられていることを特徴とする発光装置

請求項2

絶縁表面上のトランジスタと、前記トランジスタ上の第1の絶縁膜と、前記第1の絶縁膜に設けられた第1の開口を介して前記トランジスタと電気的に接続された第1の導電層と、前記第1の絶縁膜上及び前記第1の導電層上の第2の絶縁膜と、前記第2の絶縁膜に設けられた第2の開口を介して前記第1の導電層と電気的に接続された第2の導電層と、前記第2の絶縁膜上及び前記第2の導電層上の第3の絶縁膜と、前記第2の導電層上及び前記第3の絶縁膜上の有機化合物を含む層と、を有し、前記第1の導電層は、前記第1の開口に設けられた第1の領域と、前記第1の開口と隣接した前記第1の絶縁膜上面に設けられた第2の領域と、を有し、前記第2の絶縁膜は、前記第2の領域における前記第1の導電層の上面及び側面と接する第3の領域と、前記第1の絶縁膜と接する第4の領域と、を有し、前記第2の導電層は、前記第1の領域、前記第2の領域の他の一部、前記第3の領域、及び前記第4の領域と接するように設けられており、前記第2の絶縁膜は、前記第1の絶縁膜及び前記第3の絶縁膜より薄いことを特徴とする発光装置。

請求項3

請求項1又は2において、前記第1の開口は、前記第2の開口と重なる領域を有することを特徴とする発光装置。

請求項4

請求項1乃至3のいずれか一において、前記第2の絶縁膜は酸化珪素窒化珪素、又は酸化窒化珪素を有することを特徴とする発光装置。

技術分野

0001

本発明は薄膜トランジスタで構成された回路を有する半導体装置に関する。例えば、液晶
表示パネルに代表される電気光学装置有機発光素子(EL:エレクトロルミネッセンス
素子)を有する表示装置部品として搭載した電子機器に関する。

0002

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

背景技術

0003

近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用い
て薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはI
Cや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチン
グ素子として開発が急がれている。

0004

特に、マトリクス状に配置された表示画素毎トランジスタからなるスイッチング素子
設けたアクティブマトリクス型の表示装置(液晶表示装置発光表示装置)が盛んに開発
されている。

0005

また、製造コストの低減を図るために駆動回路部を画素部と同一基板上に作り込む開発も
進められている。中でも、ポリシリコン膜を用いたトランジスタは、アモルファスシリコ
ン膜を用いたトランジスタよりも電界効果移動度が高いので高速動作が可能である。

0006

表示装置に搭載されるモジュールには、機能ブロックごとに画像表示を行う画素部や、C
MOS回路を基本としたシフトレジスタ回路レベルシフタ回路バッファ回路サンプ
リング回路などの画素部を制御するための駆動回路部が一枚の基板上に形成される。

0007

特に、有機発光素子をマトリクス状に配置した発光表示装置においては、1つの画素に役
割の異なる複数のトランジスタが必要とされている。また、液晶表示装置においても、1
つの画素にスイッチング用のトランジスタとSRAMなどの記憶素子とを形成する試みが
なされている。

0008

特許文献1には、EL表示装置において、スイッチング素子としてマルチゲート構造のト
ランスタを用いることが記載されている。

先行技術

0009

特開2001−013893号公報

発明が解決しようとする課題

0010

一般に、トランジスタのソース領域−ドレイン領域間チャネル形成領域)に流れる電流
は、ゲート電極印加される電圧によって制御される。チャネル長が十分に大きい場合、
ゲート電極に印加される電圧がある一定の値(しきい値)以下の場合には、チャネル形成
領域に電流はほとんど流れない。その後、ゲート電極に印加される電圧がしきい値を超え
たところから、チャネル形成領域に流れる電流がほぼ線形に増加し始める。

0011

上述したように、チャネル長が十分に大きい場合はしきい値はほぼ一定であるが、チャ
ル長が小さくなると、ゲート電極に印加される電圧がしきい値以下でも電流が流れてしま
う。これは、チャネル長が小さくなるにつれ、ドレイン電圧によってソース領域とチャネ
ル形成領域との境界の電圧障壁下げられることに由来する。この現象は、チャネル長が
小さくなるにつれてしきい値電圧が低下することを意味し、短チャネル効果の代表的な例
として知られている。

0012

上記短チャネル効果が、マルチゲート構造のトランジスタに含まれるいずれかのチャネル
形成領域に起きると、トランジスタの特性に不良が生じる。特に、ソース領域に近接する
チャネル形成領域に短チャネル効果が起きるとトランジスタの特性に不良が生じる。

0013

本発明はこのような状況を鑑みてなされたものであり、動作特性および信頼性の向上した
新規なマルチゲート構造のトランジスタを提供することを目的とする。

0014

また、信頼性を向上することを実現できる新規なアクティブマトリクス型の発光装置
構造も提供する。

課題を解決するための手段

0015

本発明は、複数あるチャネル形成領域のチャネル長の大きさを適宜調整することにより、
トランジスタの特性不良の発生を防ぐものである。

0016

本発明は、マルチゲート構造(直列に接続された少なくとも2つ以上のチャネル形成領域
を含んだ半導体層と、それぞれのチャネル形成領域に電界を印加する少なくとも2つ以上
のゲート電極とを有する構造)のトランジスタにおいて、複数あるチャネル形成領域のう
ち、ソース領域に近接するチャネル形成領域のチャネル長を、ドレイン領域に近接するチ
ネル形成領域のチャネル長よりも長くすることを特徴の一つとする。

0017

また、本発明は、少なくともソース領域に近接するチャネル形成領域のチャネル長の長さ
を短チャネル効果が現れない長さとすることを特徴の一つとする。

0018

本発明は、絶縁表面を有する基板上に半導体層と、2つのゲート電極と、ソース電極及び
ドレイン電極と、を有し、前記半導体層はソース領域と、ドレイン領域と、前記ソース領
域と接する第1のチャネル形成領域と、前記ドレイン領域と接する第2のチャネル形成領
域と、前記第1のチャネル形成領域と前記第2のチャネル形成領域との間に位置する高濃
不純物領域と、を有し、前記2つのゲート電極は、それぞれ第1の絶縁膜を介して前記
第1のチャネル形成領域又は前記第2のチャネル形成領域上に位置し、前記ソース電極及
び前記ドレイン電極は、第2の絶縁膜に設けられたコンタクトホールを介して前記半導体
層と接続し、前記第1のチャネル形成領域と前記第2のチャネル形成領域は直列に接続し
、前記第1のチャネル形成領域のチャネル長は前記第2のチャネル形成領域のチャネル長
よりも長いことを特徴の一つとしている。

0019

また、本発明は、絶縁表面を有する基板上に半導体層と、2つのゲート電極と、ソース電
極及びドレイン電極と、を有し、前記半導体層はソース領域と、ドレイン領域と、前記ソ
ース領域と接する第1のチャネル形成領域と、前記ドレイン領域と接する第2のチャネル
形成領域と、前記第1のチャネル形成領域と前記第2のチャネル形成領域との間に位置す
高濃度不純物領域と、を有し、前記2つのゲート電極は、それぞれ第1の絶縁膜を介し
て前記第1のチャネル形成領域又は前記第2のチャネル形成領域上に位置し、前記ソース
電極及び前記ドレイン電極は、第2の絶縁膜に設けられたコンタクトホールを介して前記
半導体層と接続し、前記第1のチャネル形成領域と前記第2のチャネル形成領域は直列に
接続し、前記第1のチャネル形成領域のチャネル長をL1とし、前記第2のチャネル形成
領域のチャネル長をL2とした時、L1≧2×L2の関係式が成り立つことを特徴の一つ
としている。

0020

また、本発明は、絶縁表面を有する基板上に半導体層と、2つのゲート電極と、ソース電
極及びドレイン電極と、を有し、前記半導体層はソース領域と、ドレイン領域と、前記ソ
ース領域と接する第1の低濃度不純物領域と、前記第1の低濃度不純物領域と接する第1
のチャネル形成領域と、前記ドレイン領域と接する第2の低濃度不純物領域と、前記第2
の低濃度不純物領域と接する第2のチャネル形成領域と、前記第1のチャネル形成領域と
前記第2のチャネル形成領域との間に位置する高濃度不純物領域と、を有し、2つの前記
ゲート電極は、それぞれ第1の絶縁膜を介して前記第1のチャネル形成領域又は前記第2
のチャネル形成領域上に位置し、前記ソース電極及び前記ドレイン電極は、第2の絶縁膜
を介して前記半導体層と接続し、前記第1のチャネル形成領域と前記第2のチャネル形成
領域は直列に接続し、前記第1のチャネル形成領域のチャネル長は前記第2のチャネル形
成領域のチャネル長よりも長いことを特徴の一つとしている。

0021

また、本発明は、絶縁表面を有する基板上に半導体層と、2つのゲート電極と、ソース電
極及びドレイン電極と、を有し、前記半導体層はソース領域と、ドレイン領域と、前記ソ
ース領域と接する第1の低濃度不純物領域と、前記第1の低濃度不純物領域と接する第1
のチャネル形成領域と、前記ドレイン領域と接する第2の低濃度不純物領域と、前記第2
の低濃度不純物領域と接する第2のチャネル形成領域と、前記第1のチャネル形成領域と
前記第2のチャネル形成領域との間に位置する高濃度不純物領域と、を有し、2つの前記
ゲート電極は、それぞれ第1の絶縁膜を介して前記第1のチャネル形成領域又は前記第2
のチャネル形成領域上に位置し、前記ソース電極及び前記ドレイン電極は、第2の絶縁膜
を介して前記半導体層と接続し、前記第1のチャネル形成領域と前記第2のチャネル形成
領域は直列に接続し、前記第1のチャネル形成領域のチャネル長をL1とし、前記第2の
チャネル形成領域のチャネル長をL2とした時、L1≧2×L2の関係式が成り立つこと
を特徴の一つとしている。

0022

また、本発明は、絶縁表面を有する基板上に半導体層と、2つのゲート電極と、ソース電
極及びドレイン電極と、を有し、前記半導体層はソース領域と、ドレイン領域と、前記ソ
ース領域と接する第1の低濃度不純物領域と、前記第1の低濃度不純物領域と接する第1
のチャネル形成領域と、前記ドレイン領域と接する第2の低濃度不純物領域と、前記第2
の低濃度不純物領域と接する第2のチャネル形成領域と、前記第1のチャネル形成領域と
前記第2のチャネル形成領域との間に位置する高濃度不純物領域と、を有し、前記第1の
低濃度不純物領域及び前記第2の低濃度不純物領域は前記ゲート電極と重なる部分を有し
、前記ソース電極及び前記ドレイン電極は、第2の絶縁膜を介して前記半導体層と接続し
、前記第1のチャネル形成領域と前記第2のチャネル形成領域は直列に接続し、前記第1
のチャネル形成領域のチャネル長は前記第2のチャネル形成領域のチャネル長よりも長い
ことを特徴の一つとしている。

0023

また、本発明は、絶縁表面を有する基板上に半導体層と、2つのゲート電極と、ソース電
極及びドレイン電極と、を有し、前記半導体層はソース領域と、ドレイン領域と、前記ソ
ース領域と接する第1の低濃度不純物領域と、前記第1の低濃度不純物領域と接する第1
のチャネル形成領域と、前記ドレイン領域と接する第2の低濃度不純物領域と、前記第2
の低濃度不純物領域と接する第2のチャネル形成領域と、前記第1のチャネル形成領域と
前記第2のチャネル形成領域との間に位置する高濃度不純物領域と、を有し、前記第1の
低濃度不純物領域及び前記第2の低濃度不純物領域は前記ゲート電極と重なる部分を有し
、前記ソース電極及び前記ドレイン電極は、第2の絶縁膜を介して前記半導体層と接続し
、前記第1のチャネル形成領域と前記第2のチャネル形成領域は直列に接続し、前記第1
のチャネル形成領域のチャネル長をL1とし、前記第2のチャネル形成領域のチャネル長
をL2とした時、L1≧2×L2の関係式が成り立つことを特徴の一つとしている。

0024

また、本発明において、具体的には、前記チャネル長L1は2μm以上10μm以下の長
さを有し、前記チャネル長L2は1μm以上の長さを有し、前記チャネル長L1よりも0
.5μm以上小さいことも特徴の一つとする。

0025

また、本発明において、前記不純物はボロン等の周期表の13属に属するp型を付与する
不純物であることも特徴の一つとする。

0026

また、本発明において、2つのゲート電極は電気的に接続されているものとする。

0027

なお、本発明において、前記高濃度不純物領域の濃度は、前記ソース領域又は前記ドレイ
ン領域と同程度のものとする。また、前記第1の低濃度不純物領域及び前記第2の低濃度
不純物領域の濃度は、前記ソース領域又は前記ドレイン領域よりも低いものとする。

0028

また、薄膜トランジスタと発光素子とを備えたアクティブマトリクス型の発光装置にお
いて、製造コスト上、発光素子の第1の電極の端部を覆うように配置する隔壁の厚さを薄
くすることが望まれている。隔壁の厚さを薄くしすぎると配線による段差配線形成時に
生じた残渣を隔壁が覆いきれなくなって隔壁上に形成される第2の電極と第1の電極とで
短絡を起こすことがある。

0029

そこで、本発明人らは、膜厚300nm未満の無機絶縁膜を形成した後に隔壁を形成す
ることで短絡を防ぐ構成を考案した。無機絶縁膜はTFTと電気的に接続する配線の上端
部を少なくとも覆い、無機絶縁膜上に第1の電極が形成される。

0030

本明細書で開示する本発明の他の構成は、図10にその一例を示したように、絶縁表面
を有する基板上に半導体層と、前記半導体層上にゲート絶縁膜と、前記ゲート絶縁膜上に
ゲート電極と、前記ゲート電極上に第1の絶縁膜と、前記第1の絶縁膜に形成された開口
を介して前記第1の絶縁膜上に前記半導体層と電気的に接続する配線と、前記配線の上面
の一部及び前記第1の絶縁膜上面と接する第2の絶縁膜と、前記第2の絶縁膜に形成され
た開口を介して前記配線と電気的に接続し、且つ、前記第2の絶縁膜上面に接する第1の
電極と、前記第2の絶縁膜上に前記第1の電極の端部を覆う隔壁と、前記第1の電極上に
有機化合物を有する層と、前記隔壁及び前記有機化合物を有する層上に第2の電極とを有
し、前記第1の絶縁膜に形成された開口は、前記第2の絶縁膜の開口と重なる位置である
ことを特徴の一つとする半導体装置である。

0031

図10に示す薄い無機絶縁膜からなる第4の層間絶縁膜700を設けることによって配線
による段差や配線形成時に生じた残渣を覆い、短絡を防ぐことで発光装置の信頼性を向上
させることができる。

0032

また、第1電極と電気的に接続するTFTはシングルゲート構造に限定されず、ゲート
縁膜上に複数のゲート電極を有するマルチゲート構造であってもよい。

0033

上記構成において、第1の電極は、少なくとも前記半導体層と接続する配線(即ちドレイ
ン電極)の上面の一部で接していることを特徴の一つとしている。第2の絶縁膜の開口を
覆うように第1の電極を形成すると、第1の電極の形成位置が多少ずれても、接触面積
一定にでき、製造上のマージンを広くできる利点がある。

0034

また、接触面積を増大させて低抵抗化を図るために、配線上面に加えて側面とも接して
もよく、上記構成において、前記第1の電極は、少なくとも前記半導体層と接続する配線
の側面の一部で接することも特徴の一つとしている。

0035

また、接触面積が十分であれば、第1の電極が第2の絶縁膜の開口を覆う必要は特になく
、覆わない場合には、第2の絶縁膜の開口で前記半導体層と接続する配線と前記隔壁が接
する構造となる。

0036

また、上記構成において、前記第1の絶縁膜は、前記半導体層上に開口を有し、該開口で
前記半導体層と配線とが接しており、前記第1の絶縁膜の開口は、前記第2の絶縁膜の開
口と重なっていることも特徴の一つである。前記第1の絶縁膜の開口と前記第2の絶縁膜
の開口との位置を重ねることにより、TFTと発光素子の接続に係る占有面積縮小し、
発光表示装置の開口率を向上させている。また、前記第1の絶縁膜の開口と前記第2の絶
縁膜の開口との位置を重ねても、その窪んだ部分は隔壁で覆うため、短絡も防止すること
ができる。

0037

また、第2の絶縁膜の膜厚は第1の絶縁膜よりも薄く、第2の絶縁膜の膜厚は、50nm
以上300nm未満であることを特徴としている。さらに第2の絶縁膜の膜厚は、前記半
導体層と接続する配線の膜厚よりも薄くすることが好ましい。

0038

また、第1の絶縁膜及び第2の絶縁膜は、酸化珪素膜窒化珪素膜または酸化窒化珪素膜
(SiOxNy)等の無機絶縁膜である。これらの無機絶縁膜は有機絶縁膜に比べて、発
光素子劣化の原因と考えられている水分や酸素などから発光素子を保護することができ
る。

発明の効果

0039

本発明により、オフ電流が低減し、トランジスタの特性が向上したマルチゲート構造のn
チャネル型トランジスタを提供することができる。さらに、このマルチゲート構造のnチ
ャネル型トランジスタを備える半導体装置の信頼性を向上させることができ、加えて半導
体装置を備える電子機器の信頼性も向上させることができる。なお、オフ電流とは、反転
層が形成されない極性電位をトランジスタに与えたときに流れるリーク電流のことであ
る。また、オフ電流とは、トランジスタをスイッチング素子とした場合、本来流れないは
ずのところで流れてしまう電流のこともいう。また、本発明により、pチャネル型トラン
ジスタの特性不良(具体的にはId−Vgカーブ立ち上がり領域に生じるコブ状の特性
不良)を抑制することができる。

0040

また、配線上端部を膜厚300nm未満の無機絶縁膜で覆う本発明により、発光表示
置の製造において、配線形成時に生じた残渣が原因で生じる暗点とよばれる表示不良を低
減することができる。なお、暗点とよばれる表示不良は、発光表示装置を表示させた際に
所望の発光輝度が得られず、他の画素と比べて発光輝度が低くなった画素を指している。

図面の簡単な説明

0041

本発明の半導体装置の例を示す断面図
本発明の半導体装置を作製する方法の一例を示す断面図
本発明の半導体装置を作製する方法の一例を示す断面図
本発明の半導体装置の例を示す断面図
本発明の半導体装置を作製する方法の一例を示す図
本発明の半導体装置を作製する方法の一例を示す図
本発明の発光装置の例を示す断面図
本発明の発光装置の画素部の上面図
発光装置の画素部の等価回路の例を示す図
本発明の発光装置の例を示す断面図
本発明の発光装置の例を示す断面図
本発明のモジュールの例を示す図
本発明のモジュールの例を示す断面図
電子機器の一例を示す図
電子機器の一例を示す図
本発明の半導体装置のドレイン電流ゲート電圧依存性の一例を示す図
特性不良の計算結果の一例を示す図
発光素子の第1の電極と、配線との接続部分の断面模式図と断面STEM写真
発光素子の第1の電極と、配線との接続部分の断面模式図と断面STEM写真。
発光素子の第1の電極と、配線との接続部分の断面模式図と断面STEM写真。

0042

以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下
の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細
を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示
す実施の形態の記述内容に限定して解釈されるものではない。なお、以下に説明する本発
明の構成において、同じものを指す符号は異なる図面間で共通して用いる。

0043

(実施の形態1)
本発明は、マルチゲート構造を有するトランジスタに関するものである。以下、トランジ
スタはTFTとする。本発明の実施の形態について、図1を用いて具体的な説明を行う。

0044

図1(a)に、本発明のマルチゲート構造を有するTFTの断面図の例を示し、図1(b
)に上面の模式図を示す。なお、図1(b)中の鎖線A−A’で切断した断面が、図1
a)の断面図に対応している。本実施の形態では、2つのゲート電極と、直列に接続され
た2つのチャネル形成領域を有するTFTの例について説明する。

0045

本発明のTFTは、基板10上に第1の絶縁膜11が形成され、第1の絶縁膜11上には
、半導体層12が形成されている。半導体層12上には第2の絶縁膜13が形成され、第
2の絶縁膜13上に2つのゲート電極が形成されている。2つのゲート電極上には、層間
絶縁膜として第3の絶縁膜16、及び第4の絶縁膜17が形成されている。

0046

半導体層12は、第2の絶縁膜13を介して2つのゲート電極の外側に位置するソース領
域24、ドレイン領域25と、直列に接続され、且つソース領域24とドレイン領域25
の間に位置する2つのチャネル形成領域と、2つのチャネル形成領域の間に位置する高濃
度不純物領域23と、を含んでいる。なお、高濃度不純物領域23はソース領域24又は
前記ドレイン領域25と同程度の濃度の不純物を含む領域である。

0047

本実施の形態では、2つのチャネル形成領域において、ソース領域24に接するチャネル
形成領域を第1のチャネル形成領域21とし、ドレイン領域25に接するチャネル形成領
域を第2のチャネル形成領域22とする。2つのゲート電極においては、第2の絶縁膜1
3を介して第1のチャネル形成領域21上に位置するゲート電極を第1のゲート電極14
とし、第2の絶縁膜13を介して第2のチャネル形成領域22上に位置するゲート電極を
第2のゲート電極15とする。

0048

なお、本実施の形態では2つのゲート電極は2つの導電層31a、31b、及び32a、
32bからなる積層構造としたが、本発明はこれに限らず、単層構造でも良いし、3層以
上の導電層からなる積層構造としても良い。また、2つのゲート電極は、電気的に接続し
ているものとする。

0049

第2の絶縁膜13、第3の絶縁膜16、及び第4の絶縁膜17には、ソース領域24、及
びドレイン領域25のそれぞれに達するようにコンタクトホールが開口されている。そし
て、ソース領域24に達するコンタクトホール部にはソース電極18が形成され、ドレイ
ン領域25に達するコンタクトホール部にドレイン電極19が形成されている。

0050

なお、本発明では2つのチャネル形成領域21、22の間に位置する不純物領域を高濃度
不純物領域23としたが、前記高濃度不純物領域23は第1のゲート電極14を有するT
FT(第1のTFTとする)のソース領域24に対してはドレイン領域として機能する。
一方、第2のゲート電極15を有するTFT(第2のTFT)のドレイン領域25に対し
てはソース領域として機能する。また、nチャネル型TFTのオフ電流を低減するには、
2つのチャネル形成領域21、22の間に位置する高濃度不純物領域23が非常に効果的
である。

0051

本発明のTFTの特徴は、第1のチャネル形成領域21のチャネル長L1が第2のチャネ
ル形成領域22のチャネル長L2よりも大きいことである。なお、チャネル長とは、ゲー
ト電極下にできるソース領域とドレイン領域を結ぶ電流の通路であるチャネル形成領域の
長さのことを意味し、本実施の形態のTFTは、ソース領域24と高濃度不純物領域23
(ドレイン領域)との距離をチャネル長L1、高濃度不純物領域23(ソース領域)とド
レイン領域25との距離をチャネル長L2とする。

0052

また、本発明のTFTは、チャネル長L1、L2において、L1>L2(好ましくは3×
L1≧5×L2、より好ましくはL1≧2×L2)という関係式が成り立つことも特徴の
一つとしている。

0053

なお、本願発明において、チャネル長L1、L2は特定の数値範囲に限定されるものでは
ないが、少なくともチャネル長L1は、短チャネル効果を生じない長さを有し、具体的に
はL1は2〜8μm(好ましくは4〜6μm)とする。また、チャネル長L2は1μm以
上の長さを有し、L1よりも0.5μm以上短い長さとする。なお、チャネル幅は1〜5
0μm(好ましくは5〜30μm)とする。

0054

また、チャネル長L1は第1のゲート電極14(第1の導電層31a)とほぼ同じ長さと
なり、チャネル長L2は第2のゲート電極15(第1の導電層31b)とほぼ同じ長さと
なる。したがって、本発明のTFTは、第1のゲート電極14のチャネル長方向の大きさ
が第2のゲート電極15よりも大きいことも特徴の一つとしている。

0055

また、本実施の形態では2つのゲート電極14、15と、直列に接続された2つのチャネ
ル形成領域21、22を有するマルチゲート構造のTFTについて説明したが、本発明は
これに限らず、3つ以上のゲート電極と、直列に接続された3つ以上のチャネル形成領域
を有するマルチゲート構造のTFTでも良い。なお、3つ以上のゲート電極を有する場合
も、ゲート電極は電気的に接続しているものとする。

0056

本実施の形態は、本発明のマルチゲート構造のTFTを適用することにより、TFTの特
性不良を防ぐことができる。その結果、TFTの動作特性及び信頼性を向上することがで
きる。

0057

なお、本発明のTFTはnチャネル型TFT、pチャネル型TFTのどちらにも適用する
ことができる。nチャネル型TFTをマルチゲート構造とするとオフ電流を低減すること
ができる。また、pチャネル型TFTをマルチゲート構造とすると特性不良(具体的には
Id−Vgカーブの立ち上がり領域に生じるコブ状の特性不良)の発生を防止することが
できる。

0058

(実施の形態2)
本実施の形態では、本発明のマルチゲート構造を有するTFTの作製方法の一例について
図2図3を用いて説明する。

0059

まず、絶縁表面を有する基板100上に第1の絶縁膜101を形成する。絶縁表面を有す
る基板100としては、透光性を有する基板、例えばガラス基板結晶化ガラス基板、も
しくはプラスチック基板ポリイミドアクリルポリエチレンテレフタレートポリ
ボネート、ポリアリレートポリエーテルスルホン等)を用いることができる。後に形
成されるTFTをトップエミッション型(上方射出型)の発光表示装置に適用する場合、
或いは反射型の液晶表示装置に適用する場合にはセラミックス基板半導体基板金属基
板(タンタルタングステンモリブデン等)等も用いることができる。なお、少なくと
もプロセス中に発生する熱に耐えうる基板を使用すればよい。

0060

第1の絶縁膜101としては、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜(SiOx
Ny)等の絶縁膜を用い、これら絶縁膜を単層又は2以上の複数層で形成する。第1の絶
縁膜101は、公知の手段(スパッタ法LPCVD法、またはプラズマCVD法等)を
用いて形成すればよい。本実施の形態では第1の絶縁膜101を単層としているが、もち
ろん2以上の複数層でも構わない。

0061

次いで、図2(a)に示すように、第1の絶縁膜101上に半導体層102を形成する。
半導体層102としては、シリコンまたはシリコンゲルマニウム(SiGe)合金等を用
いることができる。まず、非晶質半導体膜を公知の手段(スパッタ法、LPCVD法、ま
たはプラズマCVD法等)により成膜した後、公知の結晶化処理レーザー結晶化法、熱
結晶化法、またはニッケルなどの触媒元素を用いた熱結晶化法等)を用いて結晶化し、結
晶質半導体膜を得る。

0062

熱結晶化法により結晶質半導体膜を形成する場合には、加熱炉レーザ照射、若しくはR
TA(Rapid Thermal Annealing)、又はそれらを組み合わせて
用いることができる。

0063

また、ニッケルなどの触媒元素を用いた熱結晶化法により結晶質半導体膜を形成する場合
には、結晶化後にニッケルなどの触媒元素を除去するゲッタリング処理を行うことが好ま
しい。

0064

また、レーザー結晶化法により結晶質半導体膜を形成する場合には、連続発振型のレーザ
ビームCWレーザビーム)やパルス発振型レーザビームパルスレーザビーム)を用
いることができる。ここで用いることができるレーザビームは、ArレーザKrレーザ
エキシマレーザなどの気体レーザ、単結晶のYAG、YVO4、フォルステライト(M
g2SiO4)、YAlO3、GdVO4、若しくは多結晶セラミック)のYAG、Y
2O3、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、T
i、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレ
ーザ、ガラスレーザルビーレーザアレキサンドライトレーザ、Ti:サファイアレー
ザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用い
ることができる。このようなレーザビームの基本波、及びこれらの基本波の第2高調波
ら第4高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例え
ば、Nd:YVO4レーザ(基本波1064nm)の第2高調波(532nm)や第3高
調波(355nm)を用いることができる。このときレーザのパワー密度は0.01〜1
00MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。そして、
走査速度を10〜2000cm/sec程度として照射する。

0065

なお、単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、
GdVO4、若しくは多結晶(セラミック)のYAG、Y2O3、YVO4、YAlO3
、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taの
うち1種または複数種添加されているものを媒質とするレーザ、Arイオンレーザ、また
はTi:サファイアレーザは、連続発振をさせることが可能であり、Qスイッチ動作やモ
ード同期などを行うことによって10MHz以上の発振周波数パルス発振をさせること
も可能である。10MHz以上の発振周波数でレーザビームを発振させると、半導体膜
レーザによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。
従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液
界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶
粒を得ることができる。

0066

媒質としてセラミック(多結晶)を用いると、短時間かつ低コストで自由な形状に媒質を
形成することが可能である。単結晶を用いる場合、通常、直径数mm、長さ数十mmの円
柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ること
が可能である。

0067

発光に直接寄与する媒質中のNd、Ybなどのドーパントの濃度は、単結晶中でも多結晶
中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはあ
る程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを
著しく大きくすることができるため大幅な出力向上が期待できる。

0068

さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成するこ
とが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行
させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発
振させることが可能になる。また、このような形状の媒質から射出されるレーザビームは
射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形
するのに有利である。このように射出されたレーザビームを、光学系を用いて整形するこ
とによって、短辺の長さ1mm以下、長辺の長さ数mm〜数mの線状ビームを容易に得る
ことが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺
方向にエネルギー分布の均一なものとなる。

0069

この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一に熱処理
することが可能になる。線状ビームの両端まで均一な熱処理が必要な場合は、その両端に
スリットを配置し、エネルギー減衰部を遮光するなどの工夫が必要となる。

0070

このようにして得られた強度が均一な線状ビームを用いて半導体膜を熱処理し、この半導
体膜を用いて電子機器を作製すると、その電子機器の特性は、良好かつ均一である。

0071

次いで、必要があればTFTのしきい値を制御するために微量な不純物元素(ボロンまた
リン)のドーピングを、上記結晶化工程で得られた結晶質半導体膜に対して行う。ここ
では、ジボラン(B2H6)を質量分離しないでプラズマ励起したイオンドープ法を用い
る。

0072

さらに、必要があればフッ酸を含むエッチャントで、結晶質半導体膜の表面を洗浄した後
に、結晶質半導体膜上に第1のレジストマスクを形成する。そして、第1のレジストマス
クを用いて結晶質半導体膜を所望の形状にパターニングし、半導体層102を形成する。
この半導体層102は25〜80nm(好ましくは30〜70nm)の厚さに形成すれば
よい。その後、第1のレジストマスクを除去する。

0073

次いで、半導体層102を覆う第2の絶縁膜103(ゲート絶縁膜として機能する膜)を
形成する。第2の絶縁膜103としては、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜
などの絶縁膜を用いることができる。第2の絶縁膜103は、プラズマCVD法またはス
パッタ法または熱酸化法を用い、1〜200nm(好ましくは50〜120nm)の厚さ
に形成すればよい。

0074

次いで、第1のゲート電極107a及び第2のゲート電極107bを形成する。まず、図
2(b)に示すように、第2の絶縁膜103上に第1の導電層104と、第2の導電層1
05を積層形成する。第1の導電層104及び第2の導電層105としては、タングステ
ン(W)、クロム(Cr)、タンタル(Ta)、窒化タンタル(TaN)またはモリブ
ン(Mo)などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物等の導
電材料を用いることができる。なお、第1の導電層104及び第2の導電層105は同一
導電材料を用いても良いし、異なる導電材料を用いても良い。また、本実施の形態では
2層の導電層の積層構造としたが、1層としても良いし、もしくは3層以上の積層構造と
しても良い。第1の導電層104及び第2の導電層105の作製方法としてはスパッタ法
蒸着法などの公知の方法を用い、第1の導電層104の膜厚は10〜100nm(好ま
しくは20〜50nm)、第2の導電層105の膜厚は100〜600nm(好ましくは
300〜500nm)の範囲で形成すればよい。

0075

次いで、第2の導電層105上に第2のレジストマスク106a、106bを形成する。
このとき、第2のレジストマスク106aは、後に第1のゲート電極107aが形成され
る第2の導電層105aの上方に形成し、第2のレジストマスク106bは、後に第2の
ゲート電極107bが形成される第2の導電層105bの上方に形成する。また、第2の
レジストマスク106aは第2のレジストマスク106bよりも大きくなるように形成す
る。

0076

次いで、第2のレジストマスク106a、106bを用い、第1のエッチング処理および
第2のエッチング処理を行う。第1のエッチング処理で図2(c)に示す形状とし、その
後、第2のエッチング処理を行う。第1のエッチング処理および第2のエッチング処理に
用いるエッチング法は適宜選択すれば良いが、エッチング速度を向上するにはECR(E
lectron Cyclotron Resonance)やICP(Inducti
vely Coupled Plasma:誘導結合プラズマ)などの高密度プラズマ
を用いたドライエッチング装置を用いればよい。第1のエッチング処理および第2のエッ
チング処理のエッチング条件を適宜調節することで、第1の導電層104及び第2の導電
層105の端部を所望のテーパー形状となるように形成することができる。以上の工程に
より、図2(d)に示すように、第1の導電層104a及び第2の導電層105aの積層
からなる第1のゲート電極107aと、第1の導電層104b及び第2の導電層105b
の積層からなる第2のゲート電極107bを形成する。その後、第2のレジストマスク1
06a、106bを除去する。

0077

次いで、第1のゲート電極107a及び第2のゲート電極107bをマスクとして、半導
体層102への一導電型不純物の添加を行い、ソース領域108、ドレイン領域109、
及び高濃度不純物領域110を形成する。このとき、図3(a)に示すように、一導電型
不純物のイオンが添加されない領域は、チャネル形成領域となる。チャネル形成領域は半
導体層102に複数、ここでは2つ形成される。本明細書では、第1のゲート電極107
aの下に位置するチャネル形成領域を第1のチャネル形成領域111とし、第2のゲート
電極107bの下に位置するチャネル形成領域を第2のチャネル形成領域112とする。
また、第1のチャネル形成領域111と第2のチャネル形成領域112に挟まれる一導電
型不純物領域を高濃度不純物領域110とする。なお、添加する一導電型不純物はp型不
純物でもn型不純物でも構わない。

0078

ここで、本実施の形態で形成されるTFTの第1のチャネル形成領域111のチャネル長
L1は、第2のチャネル形成領域112のチャネル長L2よりも大きくなるように形成す
る。具体的には、チャネル長L1、L2において、L1>L2(好ましくは3×L1≧5
×L2、より好ましくはL1≧2×L2)という関係式が成り立つように形成すればよい

0079

また、チャネル長L1、L2は特定の数値範囲に限定されるものではなく、少なくともチ
ャネル長L1が短チャネル効果を生じない長さを有していればよい。具体的には、L1は
2〜8μm(代表的には4〜6μm)の範囲で形成するのが好ましい。また、チャネル長
L2は1μm以上の長さを有し、L1よりも0.5μm以上短くなるように形成するのが
好ましい。なお、チャネル幅は1〜50μm(好ましくは5〜30μm)の範囲で形成す
ればよい。

0080

また、第1のチャネル形成領域111のチャネル長L1、第2のチャネル形成領域112
のチャネル長L2において、L1>L2(好ましくは3×L1≧5×L2、より好ましく
はL1≧2×L2)という関係式が成り立つように、予め第1の導電層104a、104
bの大きさ(形状)を設計しておく必要がある。

0081

また、半導体層102に低濃度不純物領域(以下、LDD領域とする)を形成してもよい
。LDD領域は、第2の導電層105a、105bパターンを用いて自己整合的に形成し
てもよいし、新たなレジストマスクを用いて形成してもよい。

0082

次いで、層間絶縁膜を形成する。本実施の形態では、図3(b)に示すように、層間絶縁
膜として、第3の絶縁膜113、第4の絶縁膜114を積層形成する。第3の絶縁膜11
3、第4の絶縁膜114としては、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜(Si
OxNy)等の無機絶縁膜、又は低誘電率有機樹脂膜感光性又は非感光性有機樹脂
膜)を用いることができる。また、シロキサンを含む膜を用いてもよい。なお、シロキサ
ンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される材料である。置換
基としては、有機基(例えばアルキル基芳香族炭化水素)が用いられる。また、置換基
としてフルオロ基を用いてもよい。または置換基として、有機基と、フルオロ基とを用い
てもよい。

0083

なお、第3の絶縁膜113、第4の絶縁膜114は同一の絶縁膜を用いても良いし、異な
る絶縁膜を用いても良い。また、本実施の形態では層間絶縁膜を2層の積層構造としたが
、1層としても良いし、もしくは3層以上の積層構造としても良い。

0084

第3の絶縁膜113、第4の絶縁膜114は、公知の手段(スパッタ法、LPCVD法、
またはプラズマCVD法、スピンコーティング法等)を用いて形成すればよく、有機樹脂
膜やシロキサンを含む膜を用いる場合には塗布法を用いて形成すればよい。

0085

次いで、不純物元素が添加された半導体層の活性化および水素化を行う。なお、ニッケル
などの触媒元素を用いた熱結晶化法により結晶化させている場合、活性化と同時にチャネ
ル形成領域におけるニッケルの低減を行うゲッタリングを行うこともできる。具体的には
、活性化を行う際の熱処理によって、チャネル形成領域に含まれるニッケルをソース領域
又はドレイン領域に移動させることができる。その結果、チャネル形成領域に含まれるニ
ッケルを低減させることができる。

0086

次いで、第4の絶縁膜(層間絶縁膜)114上に第3のレジストマスクを形成する。そし
て、第3のレジストマスクを用いて第2の絶縁膜103、第3の絶縁膜113、及び第4
の絶縁膜114を選択的にエッチングし、半導体層102(ソース領域108またはドレ
イン領域109)に達するコンタクトホールを形成する。その後、第3のレジストマスク
を除去する。

0087

次いで、図3(c)に示すように、ソース電極115、ドレイン電極116を形成する。
まず、第4の絶縁膜114(層間絶縁膜として機能する膜)上に金属積層膜を形成する。
金属積層膜としては、金(Ag)、銀(Au)、銅(Cu)、ニッケル(Ni)、白金
Pt)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、タングステン(
W)、アルミニウム(Al)、タンタル(Ta)、モリブデン(Mo)、カドミウム(C
d)、亜鉛(Zn)、鉄(Fe)、チタン(Ti)、珪素(Si)、ゲルマニウム(Ge
)、ジルコニウム(Zr)、バリウム(Ba)等の金属又はその合金、若しくはその金属
化物、又はこれらの積層膜を用いることができる。

0088

本実施の形態では、金属積層膜を3層の積層構造とする。金属積層膜の作製方法としては
PVD法、CVD法、スパッタ法、蒸着法などの公知の方法を用い、積層膜全体の膜厚
が500nm〜2μm(好ましくは800nm〜1μm)の範囲で形成すればよい。なお
、好ましくは同じメタルスパッタ装置内で連続して形成するとよい。また、金属積層膜は
1層又は2層としても良いし、もしくは4層以上の積層構造としても良い。

0089

次いで、金属積層膜上に第4のレジストマスクを形成する。そして、第4のレジストマス
クを用いて選択的に金属積層膜をエッチングし、ソース領域108と電気的に接続するソ
ース電極115及びドレイン領域109と電気的に接続するドレイン電極116を形成す
る。その後、第4のレジストマスクを除去する。

0090

なお、TFTのソース電極115及びドレイン電極116と同時に接続電極(複数のTF
T間を電気的に接続する電極)や端子電極外部電源と接続するための電極)も第4の絶
縁膜114上に形成することができる。

0091

以上の工程で、マルチゲート構造を有するTFTが完成する。

0092

(実施の形態3)
本実施の形態では、半導体層がLDD領域を含む場合について、図4を用いて説明する。
半導体層以外は実施の形態1、又は実施の形態2と同じ構造であるので、説明は省略する

0093

本実施の形態の図4(a)に示すTFTの半導体層は、直列に接続された2つのチャネル
形成領域(第1のチャネル形成領域401、第2のチャネル形成領域402)と、2つの
チャネル形成領域の間に位置する高濃度不純物領域403と、第2の絶縁膜を介して2つ
のゲート電極(第1のゲート電極、第2のゲート電極)の外側に位置するソース領域40
4、ドレイン領域405と、ソース領域404と第1のチャネル形成領域401との間、
及び第1のチャネル形成領域401と高濃度不純物領域403との間に位置する一対の第
1のLDD領域406a、406bと、ドレイン領域405と第2のチャネル形成領域4
02との間、及び第2のチャネル形成領域402と高濃度不純物領域403の間に位置す
る一対の第2のLDD領域407a、407bとを含んでいる。なお、第1のゲート電極
及び第2のゲート電極は電気的に接続している。

0094

本実施の形態の図4(a)に示すTFTにおいても、第1のチャネル形成領域401のチ
ャネル長L1は第2のチャネル形成領域402のチャネル長L2よりも大きいことを特徴
の一つとしている。すなわち、チャネル長L1、L2において、、L1>L2(好ましく
は3×L1≧5×L2、より好ましくはL1≧2×L2)という関係式が成り立つことを
特徴の一つとしている。

0095

本実施の形態の図4(a)に示すTFTでは、チャネル長L1は第1のゲート電極を形成
する第2の導電層とほぼ同じ長さとなり、チャネル長L2は第2のゲート電極を形成する
第2の導電層とほぼ同じ長さとなっているが、この限りではない。すなわち、第1のチャ
ネル形成領域401のチャネル長L1が第2のチャネル形成領域402のチャネル長L2
よりも大きければよい。

0096

さらに、本実施の形態の図4(a)に示すTFTでは、第1のLDD領域406a、40
6bが第2の絶縁膜を介して第1のゲート電極に重なっている領域を有し、第2のLDD
領域407a、407bが第2の絶縁膜を介して第2のゲート電極に重なっている領域を
有することも特徴の一つとする。

0097

また、本実施の形態の図4(a)に示すTFTでは、第1のLDD領域406a、406
bは第1のゲート電極を形成する第2の導電層と重なっていない第1の導電層部分とほぼ
同じ長さとなり、第2のLDD領域407a、407bは第2のゲート電極を形成する第
2の導電層と重なっていない第1の導電層部分とほぼ同じ長さとなっているが、本発明は
これに限らない。すなわち、第1のLDD領域406a、406bが第1のゲート電極と
重なる領域を有し、第2のLDD領域407a、407bが第2のゲート電極と重なる領
域を有していればよい。

0098

また、本実施の形態の図4(a)に示すTFTでは、第1のチャネル形成領域401を挟
んで一対の第1のLDD領域406a、406bを設けた場合について説明したが、本発
明はこれに限らず、片側のみに設けても構わない。同様に、第2のLDD領域407a、
407bにおいても片側のみに設けても構わない。

0099

なお、図4(a)において、前記高濃度不純物領域403の濃度は、前記ソース領域40
4又は前記ドレイン領域405と同程度のものとする。また、前記第1の低濃度不純物
域406a、406b及び前記第2の低濃度不純物領域407a、407bの濃度は、前
記ソース領域404又は前記ドレイン領域405よりも低いものとする。

0100

次に、図4(b)を用いて、半導体層が2つのチャネル形成領域411、412、高濃度
不純物領域413、ソース領域414、ドレイン領域415、第1のLDD領域416a
、416b、及び第2のLDD領域417a、417bを含む場合について説明する。図
4(b)は、LDD領域を設ける位置以外は図4(a)と同じ構造であるので、説明は省
略する。

0101

図4(b)では、第2の絶縁膜を介して第1のゲート電極の外側に第1のLDD領域41
6a、416bが位置し、同様に第2の絶縁膜を介して第2のゲート電極の外側に第2の
LDD領域417a、417bが位置している。

0102

つまり、図4(b)では、第1のLDD領域416a、416bが第2の絶縁膜を介して
第1のゲート電極に重ならない領域を有し、第2のLDD領域417a、417bが第2
の絶縁膜を介して第2のゲート電極に重ならない領域を有することを特徴の一つとしてい
る。なお、第1のゲート電極及び第2のゲート電極は電気的に接続している。

0103

また、図4(b)では、第1のLDD領域416a、416bは第2の絶縁膜を介して第
1のゲート電極の外側に形成されるため、チャネル長L1は第1のゲート電極(第1の導
電層)とほぼ同じ長さとなる。同様に、第2のLDD領域417a、417bは第2の絶
縁膜を介して第2のゲート電極の外側に形成されるため、チャネル長L2は第2のゲート
電極(第1の導電層)とほぼ同じ長さとなっている。しかしながら、本発明はこの限りで
はなく、第1のチャネル形成領域411のチャネル長L1が第2のチャネル形成領域41
2のチャネル長L2よりも大きければよい。すなわち、チャネル長L1、L2において、
L1>L2(好ましくは3×L1≧5×L2、より好ましくはL1≧2×L2)という関
係式が成り立つことを特徴としていればよい。

0104

また、図4(b)では、第1のチャネル形成領域411を挟んで一対の第1のLDD領域
406a、406bを設けた場合について説明したが、本発明はこれに限らず、片側のみ
に設けても構わない。同様に、第2のLDD領域407a、407bにおいても片側のみ
に設けても構わない。

0105

なお、図4(b)において、前記高濃度不純物領域413の濃度は、前記ソース領域41
4又は前記ドレイン領域415と同程度のものとする。また、前記第1の低濃度不純物領
域416a、416b及び前記第2の低濃度不純物領域417a、417bの濃度は、前
記ソース領域414又は前記ドレイン領域415よりも低いものとする。

0106

(実施の形態4)
本実施の形態では、同一基板上に画素部と、駆動回路部とが形成されたアクティブトリ
クス型の発光装置の構造及び作製方法について、図5図7を用いて説明する。

0107

また、各画素には、画素へのビデオ信号の入力・非入力を決めるスイッチング素子として
機能する第1のTFT(以下、スイッチング用TFTとする)と、発光素子への電流を制
御する第2のTFT(以下、駆動用TFTとする)が形成されている。さらに、駆動回路
部には画素部を駆動するTFTが形成されている。なお、本発明のTFTは、画素部に形
成される駆動用TFTに用いることも本実施の形態の特徴の一つとする。

0108

まず、基板500上に下地絶縁膜501a、501bを形成する。基板500側を表示面
として発光を取り出す場合、基板500としては、光透過性を有するガラス基板や石英
板を用いればよい。また、プロセス中の処理温度に耐えうる耐熱性を有する光透過性のプ
ラスチック基板を用いてもよい。また、基板500側とは逆の面を表示面として発光を取
り出す場合、前述の基板の他にシリコン基板金属基板またはステンレス基板の表面に絶
縁膜を形成したものを用いても良い。少なくともプロセス中に発生する熱に耐えうる基板
を用いれば良く、本実施の形態では基板500としてガラス基板を用いる。なお、ガラス
基板の屈折率は1.55前後である。

0109

下地絶縁膜501a、501bとしては、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜
などの絶縁膜を用い、これら絶縁膜を単層又は2以上の複数層で形成する。下地絶縁膜5
01a、501bはスパッタ法やLPCVD法、プラズマCVD法等の公知の手段を用い
て形成する。本実施の形態においては、下地絶縁膜501a、501bは組成比の異なる
酸化窒化珪素膜の2層構造とする。1層目の下地絶縁膜501aとしては、プラズマCV
D法を用い、SiH4、NH3、及びN2Oを反応ガスとして酸化窒化珪素膜(組成比S
i=32%、O=27%、N=24%、H=17%)を140nm形成する。続いて、2
層目の下地絶縁膜501bとして、プラズマCVD法を用い、SiH4及びN2Oを反応
ガスとして窒化酸化珪素膜(組成比Si=32%、O=59%、N=7%、H=2%)を
100nmで形成する。なお、本実施の形態では下地絶縁膜を2層の積層構造としている
が、もちろん単層でも3層以上の複数層でも構わない。また、基板の凹凸や、基板からの
不純物拡散が問題にならないのであれば、特に下地絶縁膜を形成しなくてもよい。

0110

次いで、下地絶縁膜501b上に半導体層502、503、504、505を形成する。
半導体層502〜505は、まず非晶質半導体膜を公知の手段(スパッタ法、LPCVD
法、またはプラズマCVD法等)により成膜した後、公知の結晶化処理(レーザー結晶化
法、熱結晶化法、またはニッケルなどの触媒元素を用いた熱結晶化法等)を行って結晶化
し、結晶質半導体膜を得る。その後、第1のレジストマスクを形成して、結晶質半導体膜
を所望の形状にパターニングして形成する。

0111

本実施の形態では、非晶質半導体膜の結晶化処理として、触媒元素としてニッケルを用い
た熱結晶化法を用いる。以下に、ニッケルを用いた熱結晶化法により、結晶質半導体膜を
形成する方法を説明する。

0112

まず、プラズマCVD法を用いて、下地絶縁膜上に膜厚が50nmの非晶質半導体膜を形
成する。なお、プラズマCVD法を用いれば、下地絶縁膜と、非晶質半導体膜とを大気
触れることなく連続的に積層することができる。非晶質半導体膜の膜厚は、25〜80n
m(好ましくは30〜70nm)の範囲で形成すればよい。また、非晶質半導体膜の材料
に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiGe)合金など
を用いればよい。

0113

次いで、非晶質半導体膜上にスピンコーティング法やディップコート法といった塗布法に
より、ニッケルを含む溶液水溶液酢酸溶液)を塗布し、ニッケルを含む膜を形成する
。なお、触媒元素はニッケルに限らず、ゲルマニウム(Ge)、鉄(Fe)、パラジウム
(Pd)、スズ(Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu)、
金(Au)といった元素を用いても良い。ニッケルを含む膜は極めて薄いため、膜として
観測できない場合もある。

0114

また、ニッケルを含む膜を形成する方法は塗布法に限らず、プラズマCVD法、スパッタ
法、および蒸着法を用いてもよい。ここでは、スピンコート法により、重量換算で1〜1
00ppm(好ましくは10ppm)のニッケルを含む酢酸ニッケル溶液を非晶質半導体
膜上に一面に塗布する。

0115

また、酢酸ニッケル溶液を一面に塗布する前に、酸素雰囲気中での紫外光の照射、熱酸化
法、ヒドロキシラジカルを含むオゾン水または過酸化水素による処理などを行い、非晶質
半導体膜上に1〜5nmの厚さの酸化膜を形成してもよい。このように薄い酸化膜を形成
することにより、非晶質半導体膜と酢酸ニッケル溶液との濡れ性を高めることができ、ニ
ッケルを含む水溶液を均一に非晶質半導体膜上に塗布することができる。

0116

次いで、ニッケルを含む水溶液を塗布した非晶質半導体膜を加熱処理することにより結晶
化し、結晶質半導体膜を形成する。加熱処理としては、加熱炉、レーザ照射、若しくはレ
ーザ光の代わりにランプから発する光の照射(以下、ランプアニール表記する)、又は
それらを組み合わせて用いることができる。

0117

ここでは、2つの加熱処理を組み合わせて結晶化することとする。まず、RTAを用いる
熱結晶化法により、650℃、6minで第1の加熱処理を行う。続いて、レーザ照射に
より、波長308nmの紫外線レーザを照射して、第2の加熱処理を行う。第2の加熱処
理としてレーザ照射を行うことにより、結晶質半導体膜の結晶化率を高めることができる

0118

次いで、得られた結晶質半導体膜内に存在するニッケル(触媒元素)のゲッタリングを行
う。ゲッタリングによって、結晶質半導体膜中に存在するニッケルを除去することができ
る。

0119

まず、得られた結晶質半導体膜上に、アルゴンを含むゲッタリング用非晶質半導体膜を、
プラズマCVD法を用いて30nmの厚さで形成する。なお、本実施の形態ではゲッタ
ング用非晶質半導体膜にアルゴンを添加しているが、これに限らず、希ガス元素、例えば
ヘリウム(He)、ネオン(Ne)、クリプトン(Kr)、キセノン(Xe)といった元
素を添加しても良い。

0120

また、ゲッタリング用非晶質半導体膜は、プラズマCVD法に限らず、LPCVD法、ス
パッタ法等の公知の手段を用いて、膜厚20〜250nmの範囲で形成すればよい。

0121

次いで、RTAを用いる熱結晶化法を用いて、650℃、3minの加熱処理を行い、結
晶質半導体膜中のニッケル(触媒元素)をゲッタリング用非晶質半導体膜にゲッタリング
させる。なお、ゲッタリングの際の加熱処理は、RTAを用いる熱結晶化法の他、加熱炉
、レーザ照射、ファーネスアニール法等の公知の加熱手段を用い、400〜1000℃の
範囲で加熱処理を行えばよい。

0122

また、ゲッタリング用非晶質半導体膜を形成する前にも、加熱処理を行ってもよい。ゲッ
タリング用非晶質半導体膜を形成する前に加熱処理を行うことで、結晶質半導体膜の歪み
を低減させることができる。その結果、ゲッタリングの際にニッケル(触媒元素)がゲッ
タリングされやすくなる。

0123

次いで、ゲッタリング用非晶質半導体膜を選択的にエッチングして除去する。エッチング
は、ClF3によるプラズマを用いないドライエッチング、或いはフッ酸、ヒドラジン
又はテトラメチルアンモニウムハイドロオキサイド((CH3)4NOH)を含む水溶液
などアルカリ溶液によるウエットエッチング等で行なえばよい。

0124

次いで、TFTのしきい値を制御するために、微量な不純物元素(ボロンまたはリン)の
ドーピングを結晶質半導体膜に対して行ってもよい。例えば、Pチャネル型TFTを作製
する場合、ジボラン(B2H6)を質量分離しないでプラズマ励起したイオンドープ法を
用いて、結晶質半導体膜に微量な不純物元素(ボロン)をドーピングすればよい。

0125

次いで、フッ酸を含むエッチャントで結晶質半導体膜表面の酸化膜を除去すると同時に結
晶質半導体膜の表面を洗浄する。そして、結晶質半導体膜上に第1のレジストマスクを形
成し、第1のレジストマスクを用いて所望の形状にパターニングし、半導体層502〜5
05を形成する。

0126

次いで、図5(A)に示すように、半導体層502〜505を覆うゲート絶縁膜506を
形成する。ゲート絶縁膜506は、プラズマCVD法またはスパッタ法を用い、膜厚1〜
200nmの範囲で形成する。また、膜厚10nm〜50nmと薄くして、シリコンを含
む絶縁膜の単層または積層構造を形成した後にマイクロ波によるプラズマを用いた表面窒
化処理を行って形成しても良い。本実施の形態では、プラズマCVD法を用いて、TEO
S(Tetra−Ethyl−Ortho−Silicate)を反応ガスとして、酸化
珪素膜を80nm形成する。

0127

次いで、ゲート電極を形成する。まず、ゲート絶縁膜506上に第1の導電層と、第2の
導電層を積層形成する。第1の導電層及び第2の導電層はスパッタ法、蒸着法などの公知
の方法を用いて形成すればよい。また、第1の導電層の膜厚は10〜100nm、第2の
導電層の膜厚は100〜600nmの範囲で形成すればよい。本実施の形態では、ゲート
絶縁膜506上に膜厚30nmの窒化タンタル膜、膜厚370nmのタングステン膜を順
次積層し、以下に示す手順でパターニングを行って、各TFTのゲート電極及び各配線を
形成する。

0128

なお、ここでは導電層を窒化タンタル膜とタングステン膜との積層としたが、これに限ら
ず、タングステン(W)、クロム(Cr)、タンタル(Ta)、窒化タンタル(TaN)
またはモリブデン(Mo)などの高融点金属、又は高融点金属を主成分とする合金もしく
は化合物等の導電材料を用いればよい。また、2層構造に限定されず、例えば、膜厚50
nmのタングステン膜、膜厚500nmのアルミニウムとシリコンの合金(Al−Si)
膜、膜厚30nmの窒化チタン膜を順次積層した3層構造としてもよい。

0129

上記第1の導電層及び第2の導電層のエッチング(第1のエッチング処理および第2のエ
ッチング処理)にはICP(Inductively Coupled Plasma:
誘導結合型プラズマ)エッチング法を用いると良い。ICPエッチング法を用い、エッチ
ング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板
側の電極温度等)を適宜調節することによって、所望のテーパー形状に導電層をエッチン
グすることができる。

0130

次いで、第2の導電層上に、第2のレジストマスク507a、507b、507c、50
7d、507e、507fを形成する。この時、後に駆動用TFTの第1のゲート電極が
形成される第2の導電層の上方に第2のレジストマスク507aを形成し、駆動用TFT
の第2のゲート電極が形成される第2の導電層の上方に第2のレジストマスク507bを
形成する。なお、第2のレジストマスク507aは第2のレジストマスク507bよりも
大きくなるように形成する。

0131

次いで、第2のレジストマスク507a〜507fを用いて、第1のエッチング処理、第
2のエッチング処理を行う。なお、第1のエッチング処理は、第1のエッチング条件と第
2のエッチング条件で行い、第2のエッチング処理は、第3のエッチング条件と第4のエ
ッチング条件で行う。第1〜第4のエッチング条件は適宜選択すれば良いが、エッチング
速度を向上するにはECR(Electron Cyclotron Resonanc
e)やICP(Inductively Coupled Plasma:誘導結合プラ
ズマ)などの高密度プラズマ源を用いたドライエッチング装置を用いればよい。

0132

本実施の形態では、第1のエッチング条件として1Paの圧力でコイル型の電極に700
WのRF(13.56MHz)電力を投入し、エッチング用ガスにCF4とCl2とO2
とを用い、それぞれのガス流量比を25:25:10(sccm)とし、基板側(試料
テージ)にも150WのRF(13.56MHz)電力を投入し、実質的に負の自己バイ
アス電圧を印加する。なお、基板側の電極面積サイズは、12.5cm×12.5cmで
あり、コイル型の電極面積サイズ(ここではコイルの設けられた石英円板)は、直径25
cmの円板である。この第1のエッチング条件により、第2の導電層であるタングステン
膜をエッチングして端部をテーパー形状とする。この後、第2のレジストマスク507a
〜507gを除去せずに第2のエッチング条件に変え、エッチング用ガスにCF4とCl
2とを用い、それぞれのガス流量比を30:30(sccm)とし、1Paの圧力でコイ
ル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約
30秒程度のエッチングを行う。基板側(試料ステージ)にも20WのRF(13.56
MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混
合した第2のエッチング条件では第2の導電層であるタングステン膜及び第1の導電層で
ある窒化タンタル膜とも同程度にエッチングされる。第1のエッチング処理が終わった段
階での断面図を図5(B)に示す。この段階の第1の導電層を508a、508b、50
8c、508d、508e、508fとし、第2の導電層を509a、509b、509
c、509d、509e、509fとする。

0133

次いで、第2のレジストマスク507a〜507fを除去せずに、第2のエッチング処理
を行う。ここでは、第3のエッチング条件としてエッチング用ガスにCF4とCl2とを
用い、それぞれのガス流量比を30:30(sccm)とし、1Paの圧力でコイル型の
電極に500WのRF(3.56MHz)電力を投入してプラズマを生成してエッチング
を60秒行う。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投
入し、実質的に負の自己バイアス電圧を印加する。この後、第2のレジストマスクを除去
せずに第4のエッチング条件に変え、エッチング用ガスにCF4とCl2とO2とを用い
、それぞれのガス流量比を20:20:20(sccm)とし、1Paの圧力でコイル型
の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約20
秒程度のエッチングを行う。基板側(試料ステージ)にも20WのRF(13.56MH
z)電力を投入し、実質的に負の自己バイアス電圧を印加する。

0134

第2のエッチング処理が終わった段階での断面図を図5(C)に示す。この段階で、第1
の導電層510a、510b、510c、510d、510e、510fを下層とし、第
2の導電層511a、511b、511c、511d、511e、511fを上層とする
ゲート電極512a、512b、512c、512d、512e、512fおよび配線が
形成される。また、端子部には、第1の導電層を下層とし、第2の導電層を上層とする端
子電極が形成される。

0135

次いで、第2のレジストマスク507a〜507fを除去した後、n型を付与する不純物
元素(リン、砒素等の周期表15族に属する元素)を半導体層502〜505に添加する
ため、ゲート電極512a〜512fをマスクとして全面にドーピングする第1のドーピ
ング処理を行う。第1のドーピング処理はイオンドープ法、もしくはイオン注入法で行え
ば良い。イオンドープ法の条件はドーズ量を1.5×1013atoms/cm2とし、
加速電圧を50〜100kVとして行う。n型を付与する不純物元素として、典型的には
リン(P)または砒素(As)を用いる。図5(D)に示すように、この第1のドーピン
グ工程によってゲート絶縁膜506を介してドーピングを行い、自己整合的に第1の不純
物領域513(n−−領域)を形成する。

0136

次いで、図6(A)に示すように、第3のレジストマスク514a〜514dを形成した
後、半導体層にn型を付与する不純物元素を高濃度にドープするための第2のドーピング
処理を行う。第3のレジストマスク514a〜514dは、画素部の駆動用(pチャネル
型)TFTを形成する半導体層502のチャネル形成領域及びその周辺の領域と、画素部
のスイッチング用(nチャネル型)TFTの一部と、駆動回路部のpチャネル型TFTを
形成する半導体層505のチャネル形成領域及びその周辺の領域と、を保護するために設
ける。

0137

第2のドーピング処理のイオンドープ法の条件はドーズ量を1×1013〜5×1015
/cm2とし、加速電圧を60〜100kVとして行う。この第2のドーピング工程によ
って、ゲート絶縁膜506を介してドーピングされてn型の不純物を高濃度に含む第2の
不純物領域515(n+領域)と、第1の導電層510及びゲート絶縁膜506を介して
ドーピングされて第1の導電層510と重なる第3の不純物領域516(n−領域)とを
形成する。なお、画素部のnチャネル型TFTは、一部をマスクで覆ったため、チャネル
形成領域と第2の不純物領域515との間に、ゲート電極(第1の導電層510)と重な
らない第1の不純物領域513(n−−領域)が形成される。また、駆動回路部のnチャ
ネル型TFTにおいては、自己整合的にドープされて、ゲート電極(第1の導電層510
)と重なる第3の不純物領域516と第2の不純物領域515とが形成される。なお、第
3の不純物領域516と第2の不純物領域515との境界は、第1の導電層510の端部
概略一致する。

0138

次いで、第3のレジストマスク514a〜514dを除去した後、新たに第4のレジスト
マスク517を形成し、半導体層502、505にp型を付与する不純物元素(ボロン等
の周期表の13属に属する元素)を高濃度にドープするための第3のドーピング処理を行
う。図6(B)に示すように、第4のレジストマスク517は、画素部のnチャネル型(
スイッチング用)TFTを形成する半導体層503のチャネル形成領域及びその周辺の領
域と、駆動回路部のnチャネル型TFTを形成する半導体層504のチャネル形成領域及
びその周辺の領域と、を保護するために設ける。

0139

この第3のドーピング工程によって、ゲート絶縁膜506を介してドーピングされてp型
の不純物を高濃度に含む第4の不純物領域518、519、520、521、522(p
+領域)と、第1の導電層510及びゲート絶縁膜506を介してドーピングされて第1
の導電層510と重なる第5の不純物領域523a、523b、524a、524b、5
25a、525b(P−領域)を形成する。なお、第4の不純物領域518〜522、及
び第5の不純物領域523a、523b、524a、524b、525a、525bは、
先の第1のドーピング工程でリン(P)が添加された領域(n−−領域)であるが、p型
を付与する不純物元素の濃度がその1.5〜3倍添加されていて、導電型はp型となって
いる。

0140

また、第1の導電層510a、510b、又は510fと重なる第5の不純物領域と第4
の不純物領域との境界は、第1の導電層の端部と概略一致する。すなわち、例えば第5の
不純物領域523aと第4の不純物領域518の境界は、第1の導電層510aの端部と
概略一致する。さらに、第2の導電層511a、511b、又は511fと重なる第5の
不純物領域とチャネル形成領域との境界は、第2の導電層の端部と概略一致する。すなわ
ち、例えば第5の不純物領域523aとチャネル形成領域526の境界は、第2の導電層
511aの端部と概略一致する。

0141

以上、第3のドーピング工程までで、本発明のTFTの構造を持つ駆動用TFTのソース
領域(第4の不純物領域520)、ドレイン領域(第4の不純物領域518)、高濃度不
純物領域(第4の不純物領域519)、2対のLDD領域(第5の不純物領域523a、
523b、524a、524b)、第1のチャネル形成領域527、及び第2のチャネル
形成領域526が形成される。

0142

なお、本実施の形態において、駆動用TFTの第1のチャネル形成領域527のチャネル
長L1は、第2のチャネル形成領域526のチャネル長L2よりも大きくなるように形成
する。少なくともチャネル長L1が短チャネル効果を生じない長さを有していれば良いが
、具体的には、チャネル長L1は2〜8μm(好ましくは4〜6μm)の範囲で形成すれ
ばよい。また、チャネル長L2は1μm以上の長さを有し、L1よりも0.5μm以上短
かくなるように形成すればよい。また、チャネル幅は1〜50μm(好ましくは5〜30
μm)の範囲で形成すればよい。ここでは、チャネル長L1を3.5μm、チャネル長L
2を1.5μmで形成する。また、チャネル幅を25μmで形成する。

0143

また、本実施の形態では、チャネル長L1、L2において、L1>L2(好ましくは3×
L1≧5×L2、より好ましくはL1≧2×L2)という関係式が成り立つように、予め
第2の導電層511a、511bの大きさ(形状)を設計しておく必要がある。

0144

次いで、第4のレジストマスク517を除去する。以上までの工程で、画素部及び駆動回
路部に形成されるそれぞれのTFTの半導体層502〜505の一部にn型またはp型の
導電型を有する不純物領域が形成される。

0145

次いで、層間絶縁膜を形成する。層間絶縁膜としては、酸化珪素膜、窒化珪素膜または酸
化窒化珪素膜などの無機絶縁膜、有機樹脂膜、またはシロキサンを含む膜を用いることが
でき、これら絶縁膜を単層又は2以上の複数層で形成すればよい。なお、シロキサンは、
シリコン(Si)と酸素(O)との結合で骨格構造が構成される材料である。置換基とし
て、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。
また、置換基としてフルオロ基を用いてもよい。または置換基として、少なくとも水素を
含む有機基と、フルオロ基とを用いてもよい。また、無機絶縁膜を形成する場合はスパ
タ法、LPCVD法、またはプラズマCVD法等を用いて、有機樹脂膜やシロキサンを含
む膜を形成する場合には塗布法を用いればよい。

0146

本実施の形態では、層間絶縁膜を組成比の異なる酸化窒化珪素膜の3層構造とする。第1
の層間絶縁膜528aとしては、プラズマCVD法を用い、SiH4及びN2Oを反応ガ
スとして酸化窒化珪素膜(組成比Si=32%、O=59%、N=7%、H=2%)を8
0nmで形成する。続いて、第2の層間絶縁膜528bとして、プラズマCVD法を用い
、SiH4、NH3、及びN2Oを反応ガスとして酸化窒化珪素膜(組成比Si=32%
、O=27%、N=24%、H=17%)を140nm形成する。続いて、第3の層間絶
縁膜528cとして、プラズマCVD法を用い、SiH4及びN2Oを反応ガスとして窒
化酸化珪素膜(組成比Si=32%、O=59%、N=7%、H=2%)を670nmで
形成する。なお、本実施の形態では層間絶縁膜を3層の積層構造としているが、単層又は
2層としてもよいし、もしくは4層以上の積層構造としてもよい。また、第1の層間絶縁
膜528aの膜厚は50nm〜150nm(好ましくは70〜100nm)、第2の層間
絶縁膜528bの膜厚は100〜200nm(好ましくは130〜160nm)、第3の
層間絶縁膜528cの膜厚は600nm〜800nm(好ましくは650〜750nm)
の範囲で形成すればよい。

0147

次いで、層間絶縁膜(第3の層間絶縁膜528c)上に第5のレジストマスクを形成し、
層間絶縁膜528a〜528cを選択的にエッチングして、半導体層502〜505にそ
れぞれ達するコンタクトホールを形成する。そして、第5のレジストマスクを除去する。

0148

次いで、図6(C)に示すように、スパッタ法により金属膜を積層した後、第6のレジ
トマスクを形成し、選択的に金属積層膜をエッチングして、TFTのソース電極またはド
レイン電極として機能する電極529、530、531、532、533、534、53
5、536を形成する。また、後に端子電極となる電極560も同時に端子部に形成する
。本実施の形態においては、金属膜はTi膜、Al膜、Ti膜の3層構造とする。具体的
には、同じメタルスパッタ装置内でTi膜100nm、Al膜700nm、Ti膜100
nmを連続して形成する。なお、金属膜は1層又は2層としても良いし、もしくは4層以
上の積層構造としても良く、積層膜全体の膜厚が500nm〜2μm(好ましくは800
nm〜1μm)となるように形成すればよい。ここで形成される電極530は駆動用TF
Tのソース電極、電極529は駆動用TFTのドレイン電極となる。その後、第6のレジ
ストマスクを除去する。

0149

なお、この電極形成工程において、ネガレジストを用いて第6のレジストマスクを形成し
てもよい。ネガレジストは、光、電子、又はイオンエネルギー線が照射された部分(電極
パターン)が硬化し、現像後、照射されていない部分が溶解除去される。すなわち、露光
された部分がレジストパターン電極パターン)として残る。したがって、意図しないと
ころ(例えば画素電極形成領域など)に異物等がある場合にも、異物等が原因で金属膜が
エッチングされず残存してしまうような不良を低減することができる。なお、本発明はこ
れに限らず、ポジレジストを用いて第6のレジストマスクを形成しても構わない。

0150

以上の工程で、同一基板上に、画素部に配置される駆動用TFT537、及びスイッチン
グ用TFT538と、駆動回路部に配置されるnチャネル型TFT539、及びpチャネ
ル型TFT540が作製される。なお、本実施の形態では、本発明のマルチゲート構造の
TFTは、駆動用TFT537に適用されている。

0151

なお、本実施の形態において、画素部に形成される駆動用TFT537は、2つのゲート
電極と、直列に接続された2つのチャネル形成領域を有するpチャネル型TFTとしたが
、これに限らず、nチャネル型TFTとしてもよい。また、駆動用TFT537は、上記
で述べたように、第1のチャネル形成領域527が第2のチャネル形成領域526よりも
大きいことを特徴としている。

0152

さらに、本実施の形態では駆動用TFT537はゲート電極と重なるLDD領域を有する
TFTとしたが、これに限らず、LDD領域を有さないTFTとしてもよい。

0153

また、本実施の形態では画素部に配置されるスイッチング用TFT538を、2つのゲー
ト電極と、直列に接続された2つのチャネル形成領域を有するnチャネル型TFTを示し
たが、これに限らず、シングルゲート型のTFTとしてもよいし、ゲート電極を3つ以上
有するマルチゲート型のTFTとしてもよい。また、nチャネル型に限らず、pチャネル
型としてもよい。

0154

さらに、本実施の形態ではスイッチング用TFT538はゲート電極と重ならないLDD
領域を有するTFTとしたが、これに限らず、LDD領域を有さないTFTとしてもよい

0155

また、駆動回路部552に配置されるnチャネル型TFT539はゲート電極と重なるL
DD領域を備えたnチャネル型TFTであり、pチャネル型TFT540はゲート電極と
重なるLDD領域を備えたpチャネル型TFTである。いずれもシングルゲート構造のT
FTである。駆動回路部552においては、nチャネル型TFT539とpチャネル型T
FT540を相補的に接続することでCMOS回路を構成し、様々な種類の回路を実現す
ることができる。また、必要であれば、マルチゲート構造のTFTとすることもできる。

0156

次いで、第1の電極541(有機発光素子の陽極、又は陰極)を形成する。また、後に端
子電極となる電極561も同時に形成する。第1の電極541、及び電極561としては
仕事関数の大きい材料、例えば、ニッケル(Ni)、タングステン(W)、クロム(C
r)、白金(Pt)、亜鉛(Zn)、スズ(Sn)、インジウム(In)またはモリブデ
ン(Mo)から選ばれた元素、または前記元素を主成分とする合金材料、例えば窒化チタ
ン(TiN)、窒化珪素チタン(TiSiXNY)、珪化タングステン(WSiX)、窒
化タングステン(WNX)、窒化珪化タングステン(WSiXNY)、窒化ニオブ(Nb
N)を用いて、単層膜またはそれらの積層膜を総膜厚100nm〜800nmの範囲で用
いればよい。

0157

具体的には、第1の電極541、及び電極561として、透光性を有する導電性材料から
なる透明導電層を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タング
テンを含むインジウム亜鉛酸化物酸化チタンを含むインジウム酸化物、酸化チタンを
含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物(ITO
)、インジウム亜鉛酸化物(IZO)、酸化ケイ素を添加したインジウム錫酸化物(IT
SO)なども用いることができる。

0158

また、各透光性を有する導電性材料の、組成比例を述べる。酸化タングステンを含むイ
ンジウム酸化物の組成比は、酸化タングステン1.0wt%、インジウム酸化物99.0
wt%とすればよい。酸化タングステンを含むインジウム亜鉛酸化物の組成比は、酸化タ
ングステン1.0wt%、酸化亜鉛0.5wt%、インジウム酸化物98.5wt%とす
ればよい。酸化チタンを含むインジウム酸化物は、酸化チタン1.0wt%〜5.0wt
%、インジウム酸化物99.0wt%〜95.0wt%とすればよい。インジウム錫酸
物(ITO)の組成比は、酸化錫10.0wt%、インジウム酸化物90.0wt%とす
ればよい。インジウム亜鉛酸化物(IZO)の組成比は、酸化亜鉛10.7wt%、イン
ジウム酸化物89.3wt%とすればよい。酸化チタンを含むインジウム錫酸化物の組成
比は、酸化チタン5.0wt%、酸化錫10.0wt%、インジウム酸化物85.0wt
%とすればよい。上記組成比は例であり、適宜その組成比の割合は設定すればよい。

0159

次いで、塗布法により絶縁膜(例えば、有機樹脂膜)を形成し、得られた絶縁膜をパター
ニングして、第1の電極541の端部を覆う絶縁物542(バンク、隔壁、障壁、土手
どと呼ばれる)を形成する。

0160

次いで、有機化合物を含む層543を、蒸着法または塗布法などを用いて形成する。

0161

有機化合物を含む層543は、積層構造であり、有機化合物を含む層543の一層として
バッファ層を用いてもよい。バッファ層は、有機化合物と無機化合物とを含む複合材料層
であり、前記無機化合物は、前記有機化合物に対して電子受容性を示す。バッファ層は、
有機化合物と無機化合物とを含む複合材料であり、前記無機化合物は、酸化チタン、酸化
ジルコニウム、酸化ハフニウム酸化バナジウム酸化ニオブ酸化タンタル、酸化クロ
ム、酸化モリブデン、酸化タングステン、酸化マンガン、および酸化レニウムからなる群
より選ばれるいずれか一または複数である。バッファ層は、ホール輸送性を有する有機
合物と、無機化合物とを含む複合材料層である。

0162

例えば、第1の電極541と第2の電極の間には有機化合物を含む積層(バッファ層と
有機化合物層の積層)を設けることが好ましい。バッファ層は、金属酸化物(酸化モリブ
デン、酸化タングステン、酸化レニウムなど)と有機化合物(ホール輸送性を有する材料
(例えば4,4’−ビス[N−(3−メチルフェニル)−N−フェニルアミノ]ビフェニ
ル(略称TPD)、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビ
フェニル(略称:α−NPD)、4,4’−ビス{N−[4−(N,N−ジ−m−トリル
アミノ)フェニル]−N−フェニルアミノ}ビフェニル(略称:DNTPD)など))と
を含む複合層である。また、有機化合物を含む層543は、例えば、トリス(8−キノ
ノラト)アルミニウム(略称:Alq3)や、トリス(4−メチル−8−キノリノラト
アルミニウム(略称:Almq3)や、α−NPDなどを用いることができる。また、有
機化合物を含む層543は、ドーパント材料を含ませてもよく、例えば、N,N’−ジメ
チルキナクリドン(略称:DMQd)や、クマリン6や、ルブレンなどを用いることがで
きる。第1の電極と第2の電極の間に設けられる有機化合物を含む層543は、抵抗加熱
法などの蒸着法によって形成すればよい。

0163

バッファ層の膜厚を調節することによって、第1の電極541と有機化合物を含む層54
3との距離を制御し、発光効率を高めることができる。バッファ層の膜厚を調節すること
によって、各発光素子からの発光色がきれいに表示された優れた映像を表示でき、低消費
電力化された発光装置を実現することができる。

0164

次いで、第2の電極544(有機発光素子の陰極、又は陽極)を形成する。第2の電極5
44としては、MgAg、MgIn、AlLiなどの合金、または透明導電層(ITOな
ど)を用いる。

0165

次いで、マスクを用いた蒸着法またはスパッタ法により保護層545を形成する。保護層
545は、第2の電極544を保護する。保護層545を通過させて発光素子の発光を取
り出す場合、透明な材料とすることが好ましい。なお、必要でなければ保護層545は設
けなくともよい。

0166

次いで、封止基板548をシール材546で貼り合わせて発光素子を封止する。即ち、発
光表示装置は、表示領域の外周をシール材546で囲み、基板500及び封止基板548
で封止される。本実施の形態では、シール材546を端子部に設けたが、一部が駆動回路
部に掛かるように設けてもよく、少なくとも表示領域の外周を囲むように設ければよい。
なお、シール材546で囲まれた領域には充填材547を充填する。或いは、シール材5
46で囲まれた領域には乾燥した不活性ガスを充填する。

0167

最後にFPC550を異方性導電層549により公知の方法で端子部553の端子電極と
貼りつける。(図7)なお、端子電極は、第1の電極541と同じ工程で得られる電極5
61を最上層に用いることが好ましく、ソース電極またはドレイン電極と同時に形成され
た電極560上に形成する。

0168

また、図8は、画素部の上面図を示しており、図8中の鎖線E−Fで切断した断面が、図
7における画素部551の駆動用TFT537の断面構造に対応している。また、図8
の鎖線M−Lで切断した断面が、図7における画素部のスイッチング用TFT538の断
面構造に対応している。なお、図8中の680で示した実線は、絶縁物542の周縁を示
している。ただし、図8においては、第2の導電層のみを図示しており、第1の導電層は
図示していない。なお、図7、8については本発明の発光装置の一例を示した図であり、
レイアウトにより配線等は適宜変更されるものとする。

0169

以上の工程によって、画素部551と駆動回路部552と端子部553とを同一基板上に
形成することができる。

0170

本実施の形態において、画素部の駆動用TFT537、及びスイッチング用TFT538
をマルチゲート構造としている。

0171

また、発光装置において、発光装置の発光表示面は、一面または両面であってもよい。第
1の電極541と第2の電極544とを透明導電層で形成した場合、発光素子の光は、基
板500及び封止基板548を通過して両側に取り出される。この場合、封止基板548
や充填材547は透明な材料を用いることが好ましい。

0172

また、第2の電極544を金属膜で形成し、第1の電極541を透明導電層で形成した場
合、発光素子の光が、基板500のみを通過して一方に取り出される構造、即ちボトム
ミッション型となる。この場合、封止基板548や充填材547は透明な材料を用いなく
ともよい。

0173

また、第1の電極541を金属膜で形成し、第2の電極544を透明導電層で形成した場
合、発光素子の光は、封止基板548のみを通過して一方に取り出される構造、即ちトッ
エミッション型となる。この場合、基板500は透明な材料を用いなくともよい。

0174

また、第1の電極541及び第2の電極544は仕事関数を考慮して材料を選択する必要
がある。但し第1の電極541及び第2の電極544は、画素構成によりいずれも陽極、
又は陰極となりうる。駆動用TFT537の極性がpチャネル型である場合、第1の電極
541を陽極、第2の電極544を陰極とするとよい。また、駆動用TFT537の極性
がnチャネル型である場合、第1の電極541を陰極、第2の電極544を陽極とすると
好ましい。

0175

また、フルカラー表示する場合、本実施の形態の画素部における等価回路図図9に示す
図9中のTFT938が図7のスイッチング用TFT538に対応しており、TFT9
37が駆動用TFT537に対応している。TFT938は、ゲート配線901とソース
配線902の交点付近に配置される。赤色を表示する画素は、TFT937のドレイン
域に赤色を発光する発光素子903Rが接続され、ソース領域にはアノード側電源線(R
)904Rが設けられている。また、発光素子903Rには、カソード側電源線900が
設けられている。また、緑色を表示する画素は、TFT937のドレイン領域に緑色を発
光する発光素子903Gが接続され、ソース領域にはアノード側電源線(G)904Gが
設けられている。また、青色を表示する画素は、駆動用TFT937のドレイン領域に青
色を発光する発光素子903Bが接続され、ソース領域にはアノード側電源線(B)90
4Bが設けられている。それぞれ色の異なる画素にはEL材料に応じて異なる電圧をそれ
ぞれ印加する。

0176

また、発光装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方
法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法
とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置のソ
ス線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であっても
よく、適宜、映像信号に合わせて駆動回路などを設計すればよい。

0177

さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定電
圧(CV)のものと、定電流(CC)のものとがある。ビデオ信号が定電圧のもの(CV
)には、発光素子に印加される信号の電圧が一定のもの(CVCV)と、発光素子に印加
される信号の電流が一定のもの(CVCC)とがある。また、ビデオ信号が定電流のもの
(CC)には、発光素子に印加される信号の電圧が一定のもの(CCCV)と、発光素子
に印加される信号の電流が一定のもの(CCCC)とがある。

0178

また、発光装置において、静電破壊防止のための保護回路保護ダイオードなど)を設け
てもよい。

0179

以上で述べたように、発光装置の駆動用のTFT537にマルチゲート構造のpチャネル
型TFTを適用することで、駆動用のTFT537の特性不良(具体的にはId−Vgカ
ーブの立ち上がり領域に生じるコブ状の特性不良)を防ぐことができる。その結果、発光
装置の「黒浮き現象」を防ぐことができる。なお、「黒浮き現象」とは、黒色表示される
部分(電流を流さない部分)に電流が流れ、発光してしまう現象をいう。発光装置に「黒
浮き現象」が生じると、表示部分において黒色が正しく表示されないため、色のコントラ
スト、階調表現色再現性全般に大きく影響を与えてしまい、正確な映像再現が困難にな
りうる。本明細書に開示したマルチゲート構造のTFTを用いることで、色のコントラス
ト、階調表現、色再現性の向上した発光装置を得ることができる。

0180

(実施の形態5)
本実施の形態では、他の発光装置及び作製方法の例について、図10を用いて説明する。
なお、実施の形態4の図6(C)で示した構造及び作製方法までは同じであるので、説明
は省略する。

0181

図10において、層間絶縁膜528a〜528cを介して半導体層502〜505と電気
的に接続され、ソース電極またはドレイン電極として機能する電極529〜536、及び
端子電極となる電極560が形成されている。

0182

次いで、第3の層間絶縁膜528c及び電極529〜536、560上に、第4の層間絶
縁膜700を形成する。第4の層間絶縁膜700としては、酸化珪素膜、窒化珪素膜また
は酸化窒化珪素膜などの無機絶縁膜を用いることができ、これらの絶縁膜を単層又は2以
上の複数層で形成すればよい。また、無機絶縁膜を形成する方法としてはスパッタ法、L
PCVD法、またはプラズマCVD法等を用いればよい。

0183

本実施の形態では、プラズマCVD法を用い、無機絶縁膜からなる第4の層間絶縁膜70
0を100nm〜150nmで形成する。なお、第4の層間絶縁膜700の膜厚は50n
m〜500nm(好ましくは100nm〜300nm)の範囲で形成すればよい。図10
に示す薄い無機絶縁膜からなる第4の層間絶縁膜700を設けることによって配線による
段差や配線形成時に生じた残渣を覆い、短絡を防ぐことで発光装置の信頼性を向上させる
ことができる。

0184

次いで、第4の層間絶縁膜700上にレジストマスクを形成し、選択的にエッチングして
、駆動用TFTのドレイン電極529、及び電極560に達するコンタクトホールを形成
する。そして、レジストマスクを除去する。

0185

次いで、第1の電極541、及び端子電極となる電極561を形成する。以下の発光装置
の構造及び作製方法は実施の形態4と同様となる。

0186

また、本実施の形態では、シール材746は一部が駆動回路部に掛かるように設けている
。シール材746で囲まれた領域には充填材を充填してもよいし、乾燥した不活性ガスを
充填してもよい。なお、シール材746は表示領域の外周を囲むように設ければよく、端
子部のみに設けても構わない。

0187

本実施の形態のように、第4の層間絶縁膜700を形成することで、駆動回路部のTFT
や配線等を露出することを防ぎ、保護することができる。

0188

(実施の形態6)
本実施の形態では、他の発光装置及び作製方法の例について、図11を用いて説明する。
なお、第2の層間絶縁膜の構造及び作製方法以外は実施の形態5と同じであるので、説明
は省略する。なお、本実施の形態では、画素部のみを説明する。

0189

図11において、層間絶縁膜528a〜528cを介して半導体層502、503と電気
的に接続され、ソース電極またはドレイン電極として機能する電極529〜532が形成
されている。

0190

次いで、第3の層間絶縁膜528c及び電極529〜532上に、第4の層間絶縁膜、及
び第5の層間絶縁膜を形成する。第4の層間絶縁膜800としては、酸化珪素膜、窒化珪
素膜または酸化窒化珪素膜などの無機絶縁膜を用いることができ、これらの絶縁膜をスパ
ッタ法、LPCVD法、またはプラズマCVD法等を用いればよい。なお、第4の層間絶
縁膜800を複数層の無機絶縁膜としてもよい。

0191

次いで、第5の層間絶縁膜801としては、シロキサンを含む膜、または低誘電率の有機
樹脂膜(感光性又は非感光性の有機樹脂膜)などを用いることができ、これらの膜を塗布
法を用いて形成すればよい。なお、シロキサンは、シリコン(Si)と酸素(O)との結
合で骨格構造が構成される材料である。置換基としては、有機基(例えばアルキル基、芳
香族炭化水素)が用いられる。また、置換基としてフルオロ基を用いてもよい。または置
換基として、有機基と、フルオロ基とを用いてもよい。

0192

また、第5の層間絶縁膜801は画素部のみに設ける。すなわち、駆動回路部及び端子部
では、第4の層間絶縁膜800のみとなる。したがって、駆動回路部及び端子部の構造は
図10(実施の形態4)と同じとなる。

0193

本実施の形態では、第4の層間絶縁膜800としては、プラズマCVD法を用い、酸化窒
化珪素膜を100nm〜150nmで形成する。第5の層間絶縁膜801としては、塗布
法を用い、シロキサンを含む膜を800nmで形成する。なお、第4の層間絶縁膜800
の膜厚は50nm〜500nm(好ましくは100nm〜300nm)の範囲で形成すれ
ばよい。また、第5の層間絶縁膜801の膜厚は500nm〜1μm(好ましくは700
nm〜900nm)の範囲で形成すればよい。

0194

次いで、第5の層間絶縁膜801上にレジストマスクを形成し、選択的にエッチングして
、駆動用TFTのドレイン電極529に達するコンタクトホールを形成する。そして、レ
ジストマスクを除去する。

0195

次いで、第1の電極541を形成する。以下の発光装置の構造及び作製方法は実施の形態
4、及び実施の形態5と同様となる。

0196

本実施の形態のように、シロキサンを含む膜、又は有機樹脂膜からなる第5の層間絶縁膜
801を形成することで、TFTによる段差を平坦化することができる。後に形成される
有機化合物を含む層543は非常に薄いため、段差が存在することによって発光不良を起
こす場合がある。したがって、有機化合物を含む層543をできるだけ平坦な面に形成し
うるよう第1の電極541を形成する前に平坦化しておくことは、非常に効果的である。

0197

(実施の形態7)
ここでは、図12を用いて、発光表示パネルにFPCや、駆動用の駆動ICを実装する例
について説明する。

0198

図12(a)に示す図は、FPC1009を4カ所の端子部1008に貼り付けた発光装
置の上面図の一例を示している。基板1010上には発光素子及びTFTを含む画素部1
002と、TFTを含むゲート側駆動回路1003と、TFTを含む第1の駆動回路10
01とが形成されている。TFTの活性層結晶構造を有する半導体膜で構成されており
、同一基板上にこれらの回路を形成している。従って、システムオンパネル化を実現した
EL表示パネルを作製することができる。

0199

なお、基板1010はコンタクト部以外において保護膜で覆われており、保護膜上に光触
媒機能を有する物質を含む下地層が設けられている。

0200

また、画素部を挟むように2カ所に設けられた接続領域1007は、発光素子の第2の電
極(陰極)を下層の配線とコンタクトさせるために設けている。なお、発光素子の第1の
電極(陽極)は画素部に設けられたTFTと電気的に接続している。

0201

また、封止基板1004は、画素部および駆動回路を囲むシール材1005、およびシー
ル材1005に囲まれた充填材料によって基板1010と固定されている。また、透明な
乾燥剤を含む充填材料を充填する構成としてもよい。また、画素部と重ならない領域に乾
燥剤を配置してもよい。

0202

なお、本実施の形態では、シール材1005を一部がTFTを含むゲート側駆動回路10
03と重なるように設けているが、表示領域の外周を囲むように設ければよい。すなわち
、ゲート側駆動回路1003と重ならないように設けても構わない。

0203

また、図12(a)に示した構造は、比較的大きなサイズ(例えば対角4.3インチ
の発光装置で好適な例を示したが、図12(b)は、狭額縁化させた小型サイズ(例えば
対角1.5インチ)で好適なCOG方式を採用した例である。

0204

図12(b)において、基板1110上に駆動IC1101が実装され、駆動ICの先に
配置された端子部1108にFPC1109を実装している。実装される駆動IC110
1は、生産性を向上させる観点から、一辺が300mmから1000mm以上の矩形状の
基板上に複数個作り込むとよい。つまり、基板上に駆動回路部と入出力端子を一つのユニ
ットとする回路パターンを複数個形成し、最後に分割して駆動ICを個別に取り出せばよ
い。駆動ICの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、長辺が15
〜80mm、短辺が1〜6mmの矩形状に形成してもよいし、画素領域の一辺、又は画素
部の一辺と各駆動回路の一辺とを足した長さに形成してもよい。

0205

駆動ICのICチップに対する外形寸法の優位性は長辺の長さにあり、長辺が15〜80
mmで形成された駆動ICを用いると、画素部に対応して実装するのに必要な数がICチ
ップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。ま
た、ガラス基板上に駆動ICを形成すると、母体として用いる基板の形状に限定されない
ので生産性を損なうことがない。これは、円形シリコンウエハからICチップを取り出
す場合と比較すると、大きな優位点である。

0206

また、TAB方式を採用してもよく、その場合は、複数のテープを貼り付けて、該テープ
に駆動ICを実装すればよい。COG方式の場合と同様に、単数のテープに単数の駆動I
Cを実装してもよく、この場合には、強度の問題から、駆動ICを固定するための金属片
等を一緒に貼り付けるとよい。

0207

また、画素部1102と駆動IC1101の間に設けられた接続領域1107は、発光素
子の第2の電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の第
1の電極は画素部に設けられたTFTと電気的に接続している。

0208

また、封止基板1104は、画素部1102を囲むシール材1105、およびシール材に
囲まれた充填材料によって基板1110と固定されている。

0209

また、画素部のTFTの活性層として非晶質半導体膜を用いる場合には、駆動回路を同一
基板上に形成することは困難であるため、大きなサイズであっても図12(b)の構成と
なる。

0210

ここで、接続領域1007を図13を用いて説明する。接続領域1007以外は、実施の
形態4、実施の形態5、又は実施の形態6と同じであるので、説明は省略する。

0211

図13において、接続領域1007には、ゲート電極512a〜512dと同じ材料で導
電層1301が形成されている。

0212

次いで、層間絶縁膜528a〜528cが形成された後、ソース電極またはドレイン電極
として機能する電極529〜532と同じ材料で配線1302が形成されている。

0213

次いで、第3の層間絶縁膜528c、及び配線1302上に、第4の層間絶縁膜1303
を形成する。第4の層間絶縁膜1303としては、酸化珪素膜、窒化珪素膜または酸化窒
化珪素膜などの無機絶縁膜を用いることができ、これらの絶縁膜を単層又は2以上の複数
層で形成すればよい。また、無機絶縁膜を形成する方法としてはスパッタ法、LPCVD
法、またはプラズマCVD法等を用いればよい。さらに、無機絶縁膜上にシロキサンを含
む膜、または低誘電率の有機樹脂膜を塗布法にて形成し、積層構造としてもよい。なお、
必要でなければ第4の層間絶縁膜1303は設けなくともよい。

0214

次いで、第4の層間絶縁膜1303上にレジストマスクを形成し、選択的にエッチングし
て、配線1302に達するコンタクトホールを形成する。そして、レジストマスクを除去
する。

0215

次いで、画素部に第1の電極を形成した後、塗布法により絶縁膜(例えば、有機樹脂膜)
を形成し、得られた絶縁膜をパターニングして、第1の電極541の端部を覆う絶縁物1
304(バンク、隔壁、障壁、土手などと呼ばれる)を形成する。この時、配線1302
は露出するように絶縁膜をパターニングする。

0216

次いで、画素部に有機化合物を含む層543を形成した後、第2の電極1305を形成す
る。この時、接続領域1007では、配線1302と第2の電極1305が電気的に接続
(コンタクト)する。第2の電極1305としては、MgAg、MgIn、AlLiなど
の合金、または透明導電層(ITOなど)を用いればよい。

0217

次いで、第2の電極1305上に、保護層1306を形成する。保護層1306を通過さ
せて発光素子の発光を取り出す場合、透明な材料とすることが好ましい。なお、必要でな
ければ保護層1306は設けなくともよい。以下の発光装置の構造及び作製方法は、実施
の形態4、実施の形態5、又は実施の形態6と同様となる。

0218

なお、接続領域1107も接続領域1007と同様となる。

0219

なお、ここでは表示装置としてアクティブマトリクス型の発光装置の例を示したが、アク
ティマトリクス型の液晶表示装置にも適用できることはいうまでもない。アクティブマ
トリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動するこ
とによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素
電極に対応する対向電極との間に電圧が印加されることによって、素子基板に設けられた
画素電極と対向基板に設けられた対向電極との間に配置された液晶層の光学変調が行われ
、この光学変調が表示パターンとして観察者に認識される。対向基板と素子基板は、等間
隔で配置され、液晶材料が充填されている。液晶材料は、シール材を閉パターンとして気
泡が入らないように減圧下で液晶の滴下を行い、両方の基板を貼り合わせる方法を用いて
もよいし、開口部を有するシールパターンを設け、TFT基板を貼りあわせた後に毛細管
現象を用いて液晶を注入するディップ式(汲み上げ式)を用いてもよい。

0220

また、カラーフィルタを用いずに、光シャッタを行い、RGBの3色のバックライト光
源を高速で点滅させるフィールドシーケンシャル方式の駆動方法を用いた液晶表示装置に
も本発明は、適用できる。

0221

以上の様に、実施の形態1乃至4のいずれか一の作製方法または構成を用いて、様々な
電子機器を完成させることができる。

0222

(実施の形態8)
本発明の半導体装置、及び電子機器として、ビデオカメラデジタルカメラ等のカメラ
ゴーグル型ディスプレイヘッドマウントディスプレイ)、ナビゲーションシステム、音
再生装置カーオーディオオーディオコンポ等)、ノート型パーソナルコンピュータ
ゲーム機器携帯情報端末モバイルコンピュータ携帯電話携帯型ゲーム機又は電
書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versat
ile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイ
を備えた装置)などが挙げられる。それら電子機器の具体例を図14及び図15に示す。

0223

図14(a)はデジタルカメラであり、本体2101、表示部2102、撮像部、操作キ
ー2104、アンテナ2105、シャッター2106等を含む。なお、図14(a)は表
示部2102側からの図であり、撮像部は示していない。

0224

また、本発明のデジタルカメラは、アンテナ2105で映像信号や音声信号等の信号を受
信することにより、テレビ受像器などの表示媒体として表示部2102を機能させてもよ
い。なお、表示媒体として機能させる場合のスピーカー、操作スイッチ等は適宜設ければ
よい。本発明により、高精細な表示部を有し、且つ、信頼性の高いデジタルカメラが実現
できる。

0225

図14(b)はノート型パーソナルコンピュータであり、本体2201、筐体2202、
表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス
2206等を含む。本発明により、高精細な表示部を有し、且つ、信頼性の高いノート型
パーソナルコンピュータを実現することができる。

0226

図14(c)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)で
あり、本体2301、筐体2302、表示部A2303、表示部B2304、記録媒体(
DVD等)読み込み部2305、操作キー2306、スピーカー部2307等を含む。表
示部A2303は主として画像情報を表示し、表示部B2304は主として文字情報を表
示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本
発明により、高精細な表示部を有し、且つ、信頼性の高い画像再生装置を実現することが
できる。

0227

また、図14(d)は表示装置であり、筐体2401、支持台2402、表示部2403
スピーカ2404、ビデオ入力端子2405などを含む。この表示装置は、上述した実
施の形態で示した作製方法により形成した薄膜TFTをその表示部2403および駆動回
路に用いることにより作製される。なお、表示装置には液晶表示装置、発光装置などがあ
り、具体的にはコンピュータ用、テレビ受信用広告表示用などの全ての情報表示用表示
装置が含まれる。本発明により、高精細な表示部を有し、且つ、信頼性の高い表示装置、
特に22インチ〜50インチの大画面を有する大型の表示装置を実現することができる。

0228

図15で示す携帯電話機は、操作スイッチ類3004、マイクロフォン3005などが備
えられた本体(a)3001と、表示パネル(a)3008、表示パネル(b)3009
、スピーカ3006などが備えられた本体(b)3002とが、蝶番3010で開閉可能
に連結されている。表示パネル(a)3008と表示パネル(b)3009は、回路基板
3007と共に本体(b)3002の筐体3003の中に収納される。表示パネル(a)
3008及び表示パネル(b)3009の画素部は筐体3003に形成された開口窓から
視認できるように配置される。

0229

表示パネル(a)3008と表示パネル(b)3009は、その携帯電話機3000の機
能に応じて画素数などの仕様を適宜設定することができる。例えば、表示パネル(a)3
008を主画面とし、表示パネル(b)3009を副画面として組み合わせることができ
る。

0230

また、アンテナ3011で映像信号や音声信号等の信号を受信することにより、表示パネ
ル(a)3008をテレビ受像器などの表示媒体として機能させてもよい。

0231

本発明により、高精細な表示部を有し、且つ、信頼性の高い携帯情報端末を実現すること
ができる。

0232

本実施の形態に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る
。例えば、蝶番3010の部位に撮像素子を組み込んで、カメラ付きの携帯電話機として
も良い。また、操作スイッチ類3004、表示パネル(a)3008、表示パネル(b)
3009を一つの筐体内に納めた構成としても、上記した作用効果を奏することができる
。また、表示部を複数個そなえた情報表示端末に本実施の形態の構成を適用しても、同様
な効果を得ることができる。

0233

以上の様に、本発明を実施する、即ち実施の形態1乃至5のいずれか一の作製方法または
構成を用いて、様々な電子機器を完成させることができる。

0234

本実施例では、本発明のマルチゲート(少なくとも2つ以上のゲート電極と、直列に接続
され、且つソース領域とドレイン領域との間に位置する少なくとも2つ以上のチャネル形
成領域を含んだ半導体層を有する)構造を有し、第1のチャネル形成領域(ソース領域に
近接するチャネル形成領域)のチャネル長が第2のチャネル形成領域(ドレイン領域に近
接するチャネル形成領域)のチャネル長よりも大きいTFT(以下、Type−Aとする
)と、マルチゲート構造を有し、第1のチャネル形成領域と第2のチャネル形成領域のチ
ャネル長が等しいTFT(以下、Type−Bとする)と、マルチゲート構造を有し、第
1のチャネル形成領域のチャネル長が第2のチャネル形成領域のチャネル長よりも小さい
TFT(以下Type−Cとする)とについて、各々のTFTの特性を比較した。

0235

上記Type−A、Type−B、Type−Cのマルチゲート構造のpチャネル型TF
Tについて、それぞれ次のようにパラメータを設定し、ドレイン電流のゲート電圧依存性
を測定した。

0236

Type−AのTFTは、2つのゲート電極と、直列に接続された2つのチャネル形成領
域を有するマルチゲート構造のpチャネル型TFTとした。Type−Aのマルチゲート
構造のTFTの有する第1のチャネル形成領域のチャネル長L1は3.2μmとし、第2
のチャネル形成領域のチャネル長L2は1.5μmとした。

0237

Type−BのTFTは、2つのゲート電極と、直列に接続された2つのチャネル形成領
域を有するマルチゲート構造のpチャネル型TFTとした。Type−Bのマルチゲート
構造のTFTの有する第1のチャネル形成領域のチャネル長L1は2.4μmとし、第2
のチャネル形成領域のチャネル長L2も2.4μmとし、2つのチャネル形成領域のチャ
ネル長は等しいものとした。

0238

Type−CのTFTは、2つのゲート電極と、直列に接続された2つのチャネル形成領
域を有するマルチゲート構造のpチャネル型TFTとした。Type−Cのマルチゲート
構造のTFTの有する第1のチャネル形成領域のチャネル長L1は1.5μmとし、第2
のチャネル形成領域のチャネル長L2は3.2μmとした。

0239

その他、ゲート絶縁膜、チャネル形成領域、及びドレイン電圧については以下のように設
定し、上記Type−A〜Type−CのTFTにおいて共通のパラメータとした。ゲー
ト絶縁膜を酸化珪素膜とし、その膜厚を110nmとし、第1のチャネル形成領域及び第
2のチャネル形成領域は、シリコン膜を用いてチャネル幅(W)を23.7μmとし、ド
レイン電圧(Vd)を−12Vにそれぞれ設定した。

0240

図16に、Type−A、Type−B、Type−Cのマルチゲート構造のTFTにつ
いて、ドレイン電流のゲート電圧依存性を測定した結果を示す。以下、得られたドレイン
電流(Id)−ゲート電圧(Vg)特性をId−Vgカーブとする。

0241

図16より、Type−B、Type−CのTFTはId−Vgカーブの立ち上がり領域
にコブ状の特性不良が発生した。一方、本発明のType−Aのマルチゲート構造のTF
TはType−B、Type−Cのマルチゲート構造のTFTと比較して、Id−Vgカ
ーブの立ち上がり領域にコブ状の特性不良は発生しなかった。

0242

本発明者らは、鋭意検討を重ねた結果、Id−Vgカーブの立ち上がり領域にコブ状の特
性不良が発生する理由を見出した。更に、本発明のType−Aのマルチゲート構造のT
FTがTFTの特性不良、具体的にはId−Vgカーブの立ち上がり領域に生じるコブ状
の特性不良を防ぐことを見出した。以下、Type−Bのマルチゲート構造のTFTを用
いて、コブ状の特性不良が発生する理由を説明する。

0243

Type−Bのマルチゲート構造のTFTは、上記で説明したように、第1のチャネル形
成領域のチャネル長と、第2のチャネル形成領域のチャネル長が等しいTFTである。ま
た、以下の説明では、マルチゲート構造のTFTのうち、第1のチャネル形成領域を有す
るTFT部分を第1のTFT201とし、第2のチャネル形成領域を有するTFT部分を
第2のTFT202とする。なお、第1のTFT201においてドレイン領域側となり、
第2のTFT202においてはソース領域側となる不純物領域部分の電位を中間電位(V
M)とする。

0244

図17(a)はゲート電圧(Vg)=+2Vを掛けた場合である。この場合は、どちらの
TFTにも電流は流れてはいない。ただし、第2のTFT202にはオフ電流が流れてい
る。

0245

図17(b)はVg=+1Vを掛けた場合である。この場合、短チャネル効果によって、
第1のTFTに電流が流れ始める。その結果、中間電位(VM)が変化し、第2のTFT
202のソース領域−ドレイン領域間の電位差(Vd−VMの絶対値で、以下|Vd−V
M|と表す)が大きくなる。また、第2のTFTは(a)と同様にオフ電流が流れている

0246

図17(c)はVg=+0.75Vを掛けた場合である。この場合、(b)と同様に、短
チャネル効果により第1のTFT201は電流が流れている。また、第2のTFT202
のVgs(=Vg−VM)が大きくなり、ソース領域−ドレイン領域間に掛かる電圧(|
Vd−VM|)が大きくなると、第2のTFT202に流れているオフ電流が上昇する。
この場合、短チャネル効果によって第1のTFTに流れている電流と、第2のTFT20
2に流れているオフ電流との関係がある一定の条件を満たすと、本来流れないはずのとこ
ろでドレイン電流が流れてしまう。その結果、Id−Vgカーブの立ち上がり領域にコブ
状の不良が発生する。

0247

図17(d)はVg=+0.5Vを掛けた場合である。この場合、第2のTFT202は
第1のTFT201と同様に短チャネル効果により電流が流れる。

0248

図17(e)はVg=0Vの場合である。この場合、第1のTFT201は、ドレイン電
圧(Vd)−ドレイン電流(Id)特性における線形領域で電流が流れる。また、第2の
TFTは、Vd−Id特性における飽和領域で電流が流れる。

0249

上より、マルチゲート構造のTFTを構成する第1のTFT201、第2のTFT20
2それぞれにおいて短チャネル化が進んだことで、第1のTFT201に短チャネル効果
が強くなることにより流れ始める電流と、第2のTFT202に流れているオフ電流との
釣り合いが取れてしまう結果、本来流れないはずのところでドレイン電流が流れてしまう
ことがわかった。その結果、Id−Vgカーブの立ち上がり領域にコブ状の不良が発生す
ることがわかった。

0250

Type−Aのマルチゲート構造のTFTでは、第1のチャネル形成領域のチャネル長を
第2のチャネル形成領域のチャネル長より長くすることで、ソース側TFTが短チャネル
効果により電流が流れることを抑制することができる。その結果、(b)、(c)で見ら
れる、第2のTFT202に流れるオフ電流との関係で、本来流れないはずのところでド
レイン電流が流れてしまうという現象を抑制することができる。したがって、Id−Vg
カーブの立ち上がり領域の不良を防ぐことができ、TFTの特性不良を防ぐことができる

0251

図10では、電極529の端面を覆うように薄い無機絶縁膜からなる第4の層間絶縁膜7
00を設け、電極529の上面の一部で第1の電極541と接続させた例を示したが、特
に限定されず、端面と第1の電極541とが接する接続構造としてもよい。

0252

電極529と第1の電極541の電気的な接続を確認するため、積層構造がほぼ同じT
EGを作製した後、電気的な接続を電気測定で確認し、接続部分周辺の断面STEM写真
撮影した。図18(A)に断面の模式図を示し、図18(B)にその断面STEM写真
を示す。

0253

図18(A)に示すように第1層間絶縁膜301には開口が形成され、その上に配線30
2が形成されている。模式図では示していないが、第1層間絶縁膜301の開口を介して
配線302は半導体層と接している。なお、配線302は、図18(A)では簡略化のた
め、単層で示しているが、図18(B)に示すようにチタン膜アルミニウム膜とチタン
膜の3層構造としている。配線302の端面を覆うように膜厚150nmの第2層間絶縁
膜303が形成され、第1層間絶縁膜301の開口と重なるように第2層間絶縁膜303
にも開口を形成している。第2層間絶縁膜303の開口を介して第1の電極304が形成
され、その第1の電極及び第2層間絶縁膜を覆うように隔壁となる有機樹脂膜305を形
成している。スピンコート法によって形成する有機樹脂膜305の膜厚設定を1μmとし
たため、配線の端面の上方においては有機樹脂膜が1μmよりも薄くなっている。なお、
有機樹脂膜305は、スピンコート法などの塗布法で形成される絶縁膜であればよく、シ
キサンを含む膜を用いてもよい。

0254

また、図19(A)に図18(A)とは接続構造の異なるTEGを作製した例を示す。
図19(A)に断面の模式図を示し、図19(B)にその断面STEM写真を示す。なお
図18(A)と同じ部分には同じ符号を用いて説明する。図19(A)に示す構造は、
配線の端面の上方において膜厚の薄膜化を抑える構造である。第1の電極304と配線3
02とが接する部分において、第2層間絶縁膜を形成しないため、図18(A)に示す構
造よりも有機樹脂膜の膜厚を厚くすることができる。従って、図19(A)の構造におい
ては、第1層間絶縁膜と第1の電極とが接する部分がある。

0255

また、図20(A)に図18(A)及び図19(A)とは接続構造の異なるTEGを作製
した例を示す。図20(A)に断面の模式図を示し、図20(B)にその断面STEM
真を示す。なお、図18(A)と同じ部分には同じ符号を用いて説明する。図20(A)
の構造は、第1の電極304の端面が第2層間絶縁膜の開口の内部に位置する例である。
従って図20(A)の構造では配線と第1の電極との界面が第1の電極の形成のためのエ
ッチング時に露呈する。この構造は、界面、即ちチタン膜とITSO膜との界面からエッ
チングが進行しやすいため、図20(B)の断面写真では第1の電極の端部が逆テーパ形
状となっていることが確認できる。即ち、図20(A)の構造を作製する際、第1の電極
が過剰にエッチングされやすいため、配線と重なる第1の電極が消失してしまい、電気的
な接続が困難となる可能性がある。これらのことから、製造プロセス上は図20(A)の
接続構造よりも図18(A)の接続構造のほうが好ましい。

実施例

0256

ただし、図19(A)の構造でも図20(A)の構造でも図18(A)の構造と同様に電
気的な接続が確認できたため、この実験結果から、いずれの構造としてもよいと言える。

0257

10基板
11 第1の絶縁膜
12半導体層
13 第2の絶縁膜
14ゲート電極
15 ゲート電極
16 第3の絶縁膜
17 第4の絶縁膜
18ソース電極
19ドレイン電極
21チャネル形成領域
22 チャネル形成領域
23高濃度不純物領域
24ソース領域
25ドレイン領域
31a導電層
31b 導電層
32a 導電層
32b 導電層
100 基板
101 第1の絶縁膜
102 半導体層
103 第2の絶縁膜
104 第1の導電層
105 第2の導電層
106a 第2のレジストマスク
106b 第2のレジストマスク
107a 第1のゲート電極
107b 第2のゲート電極
108 ソース領域
109 ドレイン領域
110 高濃度不純物領域
111 第1のチャネル形成領域
112 第2のチャネル形成領域
113 第3の絶縁膜
114 第4の絶縁膜
115 ソース電極
116 ドレイン電極
201 第1のTFT
202 第2のTFT
301 第1層間絶縁膜
302配線
303 第2層間絶縁膜
304 第1の電極
305有機樹脂膜
401 第1のチャネル形成領域
402 第2のチャネル形成領域
403 高濃度不純物領域
404 ソース領域
405 ドレイン領域
406a 第1のLDD領域
406b 第1のLDD領域
407a 第2のLDD領域
407b 第2のLDD領域
411 第1のチャネル形成領域
412 第2のチャネル形成領域
413 高濃度不純物領域
414 ソース領域
415 ドレイン領域
416a 第1のLDD領域
416b 第1のLDD領域
417a 第2のLDD領域
417b 第2のLDD領域
500 基板
501a下地絶縁膜
501b 下地絶縁膜
502、503、504、505 半導体層
506ゲート絶縁膜
507a、507b、507c、507d、507e、507f 第2のレジストマスク
508a、508b、508c、508d、508e、508f 第1の導電層
509a、509b、509c、509d、509e、509f 第2の導電層
510a、510b、510c、510d、510e、510f 第1の導電層
511a、511b、511c、511d、511e、511f 第2の導電層
512a、512b、512c、512d、512e、512f ゲート電極
513 第1の不純物領域
514a、514b、514c、514d 第3のレジストマスク
515 第2の不純物領域
516 第3の不純物領域
517 第4のレジストマスク
518、519、520、521、522 第4の不純物領域
523a、523b、524a、524b、525a、525b 第5の不純物領域
526 第2のチャネル形成領域
527 第1のチャネル形成領域
528a 第1の層間絶縁膜
528b 第2の層間絶縁膜
528c 第3の層間絶縁膜
529、530、531、532、533、534、535、536 電極
537駆動用TFT
538スイッチング用TFT
539 nチャネル型TFT
540 pチャネル型TFT
541 第1の電極
542絶縁物
543有機化合物を含む層
544 第2の電極
545 保護層
546シール材
547充填材
548封止基板
549 異方性導電層
550FPC
551画素部
552駆動回路部
553端子部
560 電極
561 電極
680 絶縁物の周縁
700 第4の層間絶縁膜
746 シール材
800 第4の層間絶縁膜
801 第5の層間絶縁膜
900カソード側電源線
901ゲート配線
902ソース配線
903R 赤色を発光する発光素子
904Rアノード側電源線(R)
903G 緑色を発光する発光素子
904G アノード側電源線(G)
903B 青色を発光する発光素子
904B アノード側電源線(B)
937 TFT
938 TFT
1001 第1の駆動回路
1002 画素部
1003ゲート側駆動回路
1004 封止基板
1005 シール材
1007 接続領域
1008 端子部
1009 FPC
1010 基板
1101 駆動IC
1102 画素部
1104 封止基板
1105 シール材
1107 接続領域
1108 端子部
1109 FPC
1110 基板
1301 導電層
1302 配線
1303 第4の層間絶縁膜
1304 絶縁物
1305 第2の電極
1306 保護層
2101 本体
2102 表示部
2104操作キー
2105アンテナ
2106シャッター
2201 本体
2202筐体
2203 表示部
2204キーボード
2205外部接続ポート
2206ポインティングマウス
2301 本体
2302 筐体
2303 表示部A
2304 表示部B
2305記録媒体読み込み部
2306 操作キー
2307スピーカー部
2401 筐体
2402支持台
2403 表示部
2404スピーカ
2405ビデオ入力端子
3000携帯電話機
3001 本体(a)
3002 本体(b)
3003 筐体
3004操作スイッチ類
3005マイクロフォン
3006 スピーカ
3007回路基板
3008表示パネル(a)
3009 表示パネル(b)
3010蝶番
3011 アンテナ

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ