図面 (/)

この項目の情報は公開日時点(2015年5月28日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

画素中発光素子輝度が同輝度の場合、画素中の発光領域の面積が大きくなれば一画素から高い光度を得ることができる。つまり、一画素中の光を通さない領域(ブラックマトリクスともいう)を除いた光を通す領域の面積と、一画素の面積の割合で示される開口率が高ければ、高精細化により一画素の面積が小さくなっても一画素から所望の光度を得ることができる。ここで、画素を構成するトランジスタ配線の数が多いと画素の開口率が低くなってしまう。そこで、画素を構成するトランジスタや配線の数を減らし、開口率を高める。

解決手段

ある電位が設定されている電源線の代わりに、電位を信号により制御する電位供給線を設ける。つまり、発光素子への印加電圧の供給を、スイッチを設けずに電位供給線の信号により制御することができる。

概要

背景

近年、画素発光ダイオードLED)などの発光素子で形成した、いわゆる自発光型
表示装置が注目を浴びている。このような自発光型の表示装置に用いられる発光素子と
しては、有機発光ダイオード(OLED(Organic Light Emittin
g Diode)、有機EL素子エレクトロルミネッセンス(Electro Lum
inescence:EL)素子などとも言う)が注目を集めており、ELディスプレイ
などに用いられるようになってきている。OLEDなどの発光素子は自発光型であるため
液晶ディスプレイに比べて画素の視認性が高く、バックライトが不要で応答速度が速い
等の利点がある。また発光素子の輝度は、そこを流れる電流値によって制御される。

このような表示装置の階調表現する駆動方式として、デジタル方式アナログ方式があ
る。デジタル方式はデジタル制御で発光素子をオンオフさせ、発光している時間を制御し
て階調を表現している。画素毎の輝度の均一性に優れる反面、周波数を高くする必要があ
消費電力が大きくなってしまう。一方、アナログ方式には、発光素子の発光強度をアナ
ログ制御する方式と発光素子の発光時間をアナログ制御する方式がある。発光強度をアナ
ログ制御する方式は、画素毎の薄膜トランジスタ(以下TFTともいう)の特性のバラ
キの影響を受けやすく、画素毎の発光にもバラツキが生じてしまう。これに対して、発光
時間をアナログ制御し、画素毎の発光の均一性に優れるアナログ時間階調方式の表示装置
非特許文献1に記載されている(非特許文献1参照)。

つまり、非特許文献1に記載の表示装置の画素は、発光素子と発光素子を駆動するトラン
スタによりインバータを構成している。駆動トランジスタゲート端子がインバータの
入力端子となり、発光素子の陽極がインバータの出力端子となる。画素に映像信号電圧
書き込む際には、インバータをオンオフの中間に設定する。そして、発光期間には画素
三角波電圧を入力することでインバータの出力を制御する。つまり、発光素子の陽極に
設定される電位となるインバータの出力を制御することで、発光素子の発光・非発光を制
御する。

概要

画素中の発光素子の輝度が同輝度の場合、画素中の発光領域の面積が大きくなれば一画素から高い光度を得ることができる。つまり、一画素中の光を通さない領域(ブラックマトリクスともいう)を除いた光を通す領域の面積と、一画素の面積の割合で示される開口率が高ければ、高精細化により一画素の面積が小さくなっても一画素から所望の光度を得ることができる。ここで、画素を構成するトランジスタ配線の数が多いと画素の開口率が低くなってしまう。そこで、画素を構成するトランジスタや配線の数を減らし、開口率を高める。ある電位が設定されている電源線の代わりに、電位を信号により制御する電位供給線を設ける。つまり、発光素子への印加電圧の供給を、スイッチを設けずに電位供給線の信号により制御することができる。

目的

また、図1示した画素のスイッチ103にスイッチング用トランジスタとしてPチャネル
型のトランジスタを適用することで、画素部全体若しくは周辺駆動回路まで含めてPチャ
ネル型のトランジスタのみで構成される回路を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

画素を有し、前記画素は、トランジスタと、スイッチと、容量素子と、発光素子と、を有し、前記トランジスタのソース又はドレインの一方は、前記発光素子と電気的に接続され、前記トランジスタのゲートは、前記容量素子の第1の電極と電気的に接続され、前記スイッチの第1の端子は、前記トランジスタのソース又はドレインの一方と電気的に接続され、前記スイッチの第2の端子は、前記トランジスタのゲートと電気的に接続され、1フレーム期間は、前記容量素子の第2の電極にビデオ信号が供給され且つ前記スイッチがオンである期間を有することを特徴とする表示装置

請求項2

画素を有し、前記画素は、トランジスタと、第1乃至第3のスイッチと、容量素子と、発光素子と、を有し、前記トランジスタのソース又はドレインの一方は、前記発光素子と電気的に接続され、前記トランジスタのゲートは、前記容量素子の第1の電極と電気的に接続され、前記第1のスイッチの第1の端子は、前記トランジスタのソース又はドレインの一方と電気的に接続され、前記第1のスイッチの第2の端子は、前記トランジスタのゲートと電気的に接続され、前記第2のスイッチの第1の端子は、第1の配線と電気的に接続され、前記第2のスイッチの第2の端子は、前記容量素子の第2の電極と電気的に接続され、前記第2のスイッチの第1の端子は、第2の配線と電気的に接続され、前記第2のスイッチの第2の端子は、前記容量素子の第2の電極と電気的に接続され、前記第1の配線には、ビデオ信号が供給され、1フレーム期間は、前記第1のスイッチがオンであり、前記第2のスイッチがオンであり且つ前記第3のスイッチがオフである期間を有することを特徴とする表示装置。

請求項3

画素を有し、前記画素は、トランジスタと、第1乃至第3のスイッチと、容量素子と、発光素子と、を有し、前記トランジスタのソース又はドレインの一方は、前記発光素子と電気的に接続され、前記トランジスタのゲートは、前記容量素子の第1の電極と電気的に接続され、前記第1のスイッチの第1の端子は、前記トランジスタのソース又はドレインの一方と電気的に接続され、前記第1のスイッチの第2の端子は、前記トランジスタのゲートと電気的に接続され、前記第2のスイッチの第1の端子は、第1の配線と電気的に接続され、前記第2のスイッチの第2の端子は、前記容量素子の第2の電極と電気的に接続され、前記第2のスイッチの第1の端子は、第2の配線と電気的に接続され、前記第2のスイッチの第2の端子は、前記容量素子の第2の電極と電気的に接続され、前記第1の配線には、ビデオ信号が供給され、1フレーム期間は、前記第1のスイッチがオンであり、前記第2のスイッチがオンであり且つ前記第3のスイッチがオフである第1の期間を有し、前記1フレーム期間は、前記第1のスイッチがオフであり、前記第2のスイッチがオフであり且つ前記第3のスイッチがオンである第2の期間を有することを特徴とする表示装置。

請求項4

請求項1乃至請求項4のいずれか一項において、トランジスタのゲートとして機能する領域を有する導電層は、前記容量素子の第1の電極として機能する領域を有することを特徴とする表示装置。

請求項5

請求項1乃至請求項4のいずれか一項において、トランジスタに流れる電流の向きは、前記第1のスイッチに流れる電流の向きと交差していることを特徴とする表示装置。

技術分野

0001

本発明は負荷に供給する電流トランジスタで制御する機能を設けた半導体装置係り
、特に電流によって輝度が変化する電流駆動型発光素子で形成された画素や、その信号線
駆動回路を含む表示装置に関する。また、その駆動方法に関する。また、その表示装置を
表示部に有する電子機器に関する。

背景技術

0002

近年、画素を発光ダイオードLED)などの発光素子で形成した、いわゆる自発光型
の表示装置が注目を浴びている。このような自発光型の表示装置に用いられる発光素子と
しては、有機発光ダイオード(OLED(Organic Light Emittin
g Diode)、有機EL素子エレクトロルミネッセンス(Electro Lum
inescence:EL)素子などとも言う)が注目を集めており、ELディスプレイ
などに用いられるようになってきている。OLEDなどの発光素子は自発光型であるため
液晶ディスプレイに比べて画素の視認性が高く、バックライトが不要で応答速度が速い
等の利点がある。また発光素子の輝度は、そこを流れる電流値によって制御される。

0003

このような表示装置の階調表現する駆動方式として、デジタル方式アナログ方式があ
る。デジタル方式はデジタル制御で発光素子をオンオフさせ、発光している時間を制御し
て階調を表現している。画素毎の輝度の均一性に優れる反面、周波数を高くする必要があ
消費電力が大きくなってしまう。一方、アナログ方式には、発光素子の発光強度をアナ
ログ制御する方式と発光素子の発光時間をアナログ制御する方式がある。発光強度をアナ
ログ制御する方式は、画素毎の薄膜トランジスタ(以下TFTともいう)の特性のバラ
キの影響を受けやすく、画素毎の発光にもバラツキが生じてしまう。これに対して、発光
時間をアナログ制御し、画素毎の発光の均一性に優れるアナログ時間階調方式の表示装置
非特許文献1に記載されている(非特許文献1参照)。

0004

つまり、非特許文献1に記載の表示装置の画素は、発光素子と発光素子を駆動するトラン
スタによりインバータを構成している。駆動トランジスタゲート端子がインバータの
入力端子となり、発光素子の陽極がインバータの出力端子となる。画素に映像信号電圧
書き込む際には、インバータをオンオフの中間に設定する。そして、発光期間には画素
三角波電圧を入力することでインバータの出力を制御する。つまり、発光素子の陽極に
設定される電位となるインバータの出力を制御することで、発光素子の発光・非発光を制
御する。

先行技術

0005

SID 04 DIGEST P1394〜P1397

発明が解決しようとする課題

0006

表示装置の高精細化に伴って一画素から得られる光度は低下してしまう。なお、光度とは
、一定の方向から得られる光源の明るさの度合いを表す量をいうものとする。そして、輝
度とは光源の単位面積あたりの光度をいうものとする。

0007

ここで、異なる画素間において、画素中の発光素子の輝度が同輝度の場合、画素中の発光
領域の面積が大きくなれば一画素から高い光度を得ることができる。つまり、一画素中の
光を通さない領域(ブラックマトリクスともいう)を除いた光を通す領域の面積と、一画
素の面積と、の割合で示される開口率が高ければ、高精細化により一画素の面積が小さく
なっても、駆動電圧を高くせずに一画素から所望の光度を得ることができる。

0008

ここで、画素を構成するトランジスタや配線の数が多いと画素の開口率が低くなってしま
う。そこで、画素を構成するトランジスタや配線の数を減らし、開口率を高めることを課
題とする。

課題を解決するための手段

0009

ある電位が設定されている電源線の代わりに、電位を信号により制御する電位供給線を設
ける。つまり、発光素子への印加電圧の供給を、スイッチを設けずに電位供給線の信号に
より制御することができる。

0010

本発明の半導体装置の構成は、
電極と、
ゲート端子、第1端子及び第2端子を備えるトランジスタと、
第1の配線と、
第2の配線と、
該トランジスタのゲート端子と該第1の配線との電位差を保持する保持手段と、
該トランジスタのゲート端子と第2端子を導通又は非導通にする切り替え手段と、を備え
る画素を有し、
該トランジスタは、第1端子が該第2の配線に電気的に接続され、該第2端子が該電極と
接続されている。

0011

本発明の他の構成の半導体装置は、
電極と、
ゲート端子、第1端子及び第2端子を備えるトランジスタと、
第1の配線と、
第2の配線と、
該トランジスタのゲート端子と該第1の配線との電位差を保持する容量素子と、
該トランジスタのゲート端子と第2端子を導通又は非導通にするスイッチと、を備える画
素を有し、
該トランジスタは、第1端子が該第2の配線に電気的に接続され、該第2端子が該電極と
電気的に接続されている。

0012

本発明の半導体装置の他の構成は、
電極と、
ゲート端子、第1端子及び第2端子を備えるトランジスタと、第1の配線と、第2の配線
と、容量素子と、スイッチと、を備える画素を有し、
該トランジスタは、第1端子が該第2の配線に電気的に接続され、第2端子が該電極と電
気的に接続され、
該トランジスタは、ゲート端子と該第2端子が該スイッチを介して電気的に接続され、
該トランジスタは、該ゲート端子が該容量素子を介して該第1の配線と電気的に接続され
ている。

0013

本発明の表示装置は、
発光素子と、
ゲート端子、第1端子及び第2端子を備え、該発光素子を駆動する駆動トランジスタと、
第1の配線と、
第2の配線と、
該駆動トランジスタのゲート端子と該第1の配線との電位差を保持する保持手段と、
該駆動トランジスタのゲート端子と第2端子を導通又は非導通にする切り替え手段と、を
備える画素を有し、
該駆動トランジスタは、第1端子が該第2の配線に電気的に接続され、該第2端子が該発
光素子画素電極と電気的に接続されている。

0014

本発明の他の構成の表示装置は、
発光素子と、
ゲート端子、第1端子及び第2端子を備え、該発光素子を駆動する駆動トランジスタと、
第1の配線と、
第2の配線と、
該駆動トランジスタのゲート端子と該第1の配線との電位差を保持する容量素子と、
該駆動トランジスタのゲート端子と第2端子を導通又は非導通にするスイッチと、を備え
る画素を有し、
該駆動トランジスタは、第1端子が該第2の配線に電気的に接続され、該第2端子が該発
光素子の画素電極と電気的に接続されている。

0015

本発明の他の構成の表示装置は、
発光素子と、ゲート端子、第1端子及び第2端子を備え、該発光素子を駆動する駆動トラ
ンジスタと、第1の配線と、第2の配線と、容量素子と、スイッチと、を備える画素を有
し、
該駆動トランジスタは、第1端子が該第2の配線に電気的に接続され、第2端子が該発光
素子の画素電極と電気的に接続され、
該駆動トランジスタは、ゲート端子と該第2端子が該スイッチを介して電気的に接続され

該駆動トランジスタは、ゲート端子が該容量素子を介して該第1の配線と電気的に接続さ
れている。

0016

また、本発明の他の構成の表示装置は、上記構成において、前記第2の配線には、2値
状態の電位が入力される。

0017

本発明の電子機器は、上記構成の表示装置を表示部に有している。

0018

本発明の表示装置の駆動方法は、
発光素子と、
ゲート端子、第1端子及び第2端子を備え、該発光素子を駆動する駆動トランジスタと、
第1の配線と、
第2の配線と、
該駆動トランジスタのゲート端子と該第1の配線との電位差を保持する保持手段と、
該駆動トランジスタの該ゲート端子と第2端子を導通又は非導通にする切り替え手段と、
を備える画素を有し、
該駆動トランジスタは、第1端子が該第2の配線に電気的に接続され、該第2端子が該発
光素子の画素電極と電気的に接続され、
該画素への信号書き込み期間において、該画素への信号書き込みの際には、該切り替え手
段は、該駆動トランジスタの該ゲート端子と該第2端子を導通にし、
該第1の配線にはビデオ信号を入力し、
該第2の配線には、該発光素子の対向電極との電位差が該発光素子の順方向しきい値電圧
以上となる第1の電位を入力し、
該画素への信号の書き込みが終了すると、該切り替え手段は該駆動トランジスタの該ゲー
ト端子と該第2端子を非導通にし、
該第2の配線には、該発光素子の対向電極との電位差が該発光素子の順方向しきい値電圧
未満となる電位を入力し、
発光期間には、該第1の配線にアナログ的に変化する電位を入力し、該第2の配線には、
前記第1の電位を入力する。

0019

なお、明細書に示すスイッチは、様々な形態のものを用いることができ、一例として、
電気的スイッチでも機械的なスイッチなどがある。つまり、電流の流れを制御できるもの
であればよく、特定のものに限定されず、様々なものを用いることができる。例えば、ト
ランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい
。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイ
ッチとして動作するため、トランジスタの極性導電型)は特に限定されない。ただし、
オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いる
ことが望ましい。オフ電流が少ないトランジスタとしては、LDD領域を設けているもの
等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位
側電源(Vss、GND、0Vなど)に近い状態で動作する場合はNチャネル型を、反対
に、ソース端子の電位が、高電位側電源(Vddなど)に近い状態で動作する場合はPチ
ネル型を用いることが望ましい。なぜなら、ゲートソース間電圧の絶対値を大きくでき
るため、スイッチとして、動作しやすいからである。なお、Nチャネル型とPチャネル型
の両方を用いて、CMOS型のスイッチにしてもよい。

0020

なお、本発明において接続されているとは、電気的に接続されていることと同義である。
したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な
接続を可能とする他の素子(例えば、スイッチやトランジスタや容量素子やインダクタ
抵抗素子やダイオードなど)が配置されていてもよい。

0021

なお、発光素子には、様々な形態を用いることが出来る。例えば、EL素子有機EL素
子、無機EL素子又は有機物及び無機物を含むEL素子)、電子放出素子液晶素子、電
インクグレーティングライトバルブ(GLV)、プラズマディスプレイ(PDP)、
デジタルマイクロミラーデバイスDMD)、圧電セラミックディスプレイカーボン
チューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を適用するこ
とができる。なお、EL素子を用いた表示装置としてはELディスプレイ、電子放出素子
を用いた表示装置としてはフィールドエミッションディスプレイ(FED)やSED方式
平面型ディスプレイ(SED:Surface−conduction Electro
n−emitter Disply)など、液晶素子を用いた表示装置としては液晶ディ
スプレイ電子インクを用いた表示装置としては電子ペーパーがある。

0022

なお、本発明において、トランジスタは、様々な形態のトランジスタを適用させること
が出来る。よって、適用可能なトランジスタの種類に限定はない。したがって、非晶質シ
リコン多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ(TF
T)、半導体基板SOI基板を用いて形成されるMOS型トランジスタ接合型トラン
ジスタ、バイポーラトランジスタ、ZnO、a−InGaZnOなどの化合物半導体を用
いたトランジスタ、有機半導体カーボンナノチューブを用いたトランジスタ、その他の
トランジスタを適用することができる。また、トランジスタが配置されている基板の種類
は、様々なものを用いることができ、特定のものに限定されることはない。従って例えば
単結晶基板、SOI基板、ガラス基板プラスチック基板紙基板セロファン基板、
石材基板などに配置することが出来る。また、ある基板でトランジスタを形成し、その後
、別の基板にトランジスタを移動させて、別の基板上に配置するようにしてもよい。

0023

なお、トランジスタの構成は、様々な形態をとることができる。特定の構成に限定されな
い。例えば、ゲート本数が2本以上になっているマルチゲート構造を用いてもよい。マル
ゲート構造にすることにより、オフ電流を低減したり、トランジスタの耐圧を向上させ
信頼性を良くしたり、飽和領域で動作する時に、ドレインソース間電圧が変化しても
、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることができる。また
チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート
電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値を大き
くしたり、空乏層ができやすくなってS値をよくしたりすることができる。また、チャ
ルの上にゲート電極が配置されている構造でもよいし、チャネルの下にゲート電極が配置
されている構造でもよいし、正スタガ構造であってもよいし、逆スタガ構造でもよいし、
チャネル領域が複数の領域に分かれていてもよいし、並列に接続されていてもよいし、直
列に接続されていてもよい。また、チャネル(もしくはその一部)にソース電極やドレイ
ン電極が重なっていてもよい。チャネル(もしくはその一部)にソース電極やドレイン電
極が重なってい構造にすることにより、チャネルの一部に電荷がたまって、動作が不安定
になることを防ぐことができる。また、LDD領域があってもよい。LDD領域を設ける
ことにより、オフ電流を低減したり、トランジスタの耐圧を向上させて信頼性を良くした
り、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース
間電流があまり変化せず、フラットな特性にすることができる。

0024

本明細書においては、一画素とは1つの色要素を示すものとする。よって、R(赤)G(
緑)B(青)の色要素からなるフルカラー表示装置の場合には、画像の最小単位は、Rの
画素やGの画素やBの画素との3画素から構成されるものとする。なお、色要素は、三色
に限定されず、それ以上でもよく、例えば、RGBW(Wは白)がある。

0025

トランジスタとは、それぞれ、ゲート電極と、ドレイン領域と、ソース領域とを含む少な
くとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル形成
域を有する。ここで、ソース領域とドレイン領域とは、トランジスタの構造や動作条件
によって変わるため、いずれがソース領域またはドレイン領域であるかを特定することが
困難である。そこで、本明細書においては、ソース領域及びドレイン領域として機能する
領域を、それぞれ第1端子、第2端子と表記する。

0026

なお、本明細書において、画素がマトリクスに配置されているとは、縦縞横縞を組み合
わせたいわゆる格子状にストライプ配置されている場合はもちろんのこと、三色の色要素
(例えばRGB)でフルカラー表示を行う場合に、1つの画像の最小要素を表す三つの色
要素の画素がいわゆるデルタ配置されている場合も含むものとする。なお、色要素は三色
に限定されず、それ以上でもよく、例えば、RGBW(Wは白)がある。また、色要素の
画素毎にその発光領域の大きさが異なっていてもよい。

0027

なお、本明細書において、半導体装置とは半導体素子(トランジスタやダイオードなど)
を含む回路を有する装置をいう。また、半導体特性を利用することで機能しうる装置全般
でもよい。また、表示装置とは、表示素子(液晶素子や発光素子など)を有する装置のこ
とを言う。なお、基板上に液晶素子やEL素子などの表示素子を含む複数の画素やそれら
の画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、
フレキシブルプリントサーキットFPC)やプリント配線基盤(PWB)が取り付けら
れたものも含んでもよい。また、発光装置とは、特にEL素子やFEDで用いる素子など
の自発光型の表示素子を有している表示装置をいう。液晶表示装置とは、液晶素子を有し
ている表示装置をいう。

0028

なお、本明細書において、デジタル的とは、2の状態をいい、アナログ的とは、連続的な
状態はもちろん、3以上のとびとび(離散化)の状態を含むものとする。よって、例えば
、電位をアナログ的に変化させるとは、時間の変化と共に電位を連続的に変化させる場合
はもちろん、連続的に変化する電位をサンプリング(なお、標本化又は時間的離散化とも
いう。)し、所定の時間間隔でサンプリングした電位となるように電位を変化させる場合
を含むものとする。なお、サンプリングとは、データ値が連続的に変化する信号において
、所定の時間間隔でそのときの値をとることをいう。

0029

デジタル信号とは、それ自体が直接的には2の状態を伝達するためのデータ値をもつ信号
であり、アナログ信号とは、それ自体が直接的には3以上の状態を伝達するためのデータ
値をもつ信号である。そして、アナログ信号には、時間の変化と共にデータ値(電位若し
くは電圧又は電流など)が連続的に変化する信号はもちろん、データ値が連続的に変化す
る信号をサンプリング(なお、標本化又は時間的離散化ともいう。)し、所定の時間間隔
でサンプリングしたデータ値となるような信号を含むものとする。なお、サンプリングと
は、データ値が連続的に変化する信号において、所定の時間間隔でそのときの値をとるこ
とをいう。なお、デジタル信号は、間接的には3以上の状態を伝達する場合もある。例え
ば、時間の変化と共にデータ値が変化するアナログ信号をサンプリングし、サンプリング
したデータ値をさらに離散化したものもデジタル信号であるからである。つまり、アナロ
グ信号を量子化したものもデジタル信号となるからである。

0030

なお、本明細書において発光素子の陽極及び陰極とは、発光素子に順方向電圧印加した
ときの電極をいうものとする。

発明の効果

0031

発光素子への印加電圧の供給を、スイッチを設けずに電位供給線の信号により制御するこ
とができることから、スイッチとしてトランジスタを用いている場合には、トランジスタ
の数を減らすことができる。また、そのトランジスタのオンオフを制御する信号を入力す
る配線も削除することができる。よって、画素の開口率が向上し、高精細の表示装置を提
供することができる。

0032

また、開口率が向上することから、輝度を減らしても必要な光度を得られるため、発光素
子の信頼性を向上させることができる。

図面の簡単な説明

0033

本発明の画素構成を示す図。
本発明の画素構成を有する表示装置を説明する図。
本発明の画素構成を有する表示装置のタイミングチャートを示す図。
本発明の画素構成を示す図。
本発明の画素構成を有する表示装置のタイミングチャートを示す図。
本発明の画素構成を示す図。
本発明の画素構成を示す図。
本発明の画素構成を示す図。
本発明の画素構成を有する表示装置のタイミングチャートを示す図。
本発明の画素構成を示す図。
本発明の画素構成を有する表示装置のタイミングチャートを示す図。
本発明の画素構成を有する表示装置を説明する図。
本発明の画素構成を有する表示装置を説明する図。
信号の立ち上がり及び立ち下がり遅延の発生を説明する図。
本発明の画素構成を有する表示装置に適用可能なバッファ回路を示す図。
本発明の画素構成を有する表示装置に適用可能なバッファ回路を示す図。
本発明の画素構成を有する表示装置に適用可能なDA変換回路の一例を示す図。
本発明の画素構成を有する表示装置に適用可能なDA変換回路の一例を示す図。
本発明の画素構成を有する表示パネルを説明する図。
本発明の画素構成の有する表示装置に適用可能な発光素子の例を示す図。
発光素子の射出構造を説明する図。
カラーフィルターを用いてフルカラー表示を行う表示パネルの断面図。
表示パネルの部分断面図。
表示パネルの部分断面図。
本発明の表示装置の模式図。
本発明の画素構成を有する表示パネルを説明する図。
表示パネルの部分断面図。
表示パネルの部分断面図。
表示パネルの部分断面図。
表示パネルの部分断面図。
本発明の表示装置に適用可能な信号線駆動回路の例。
本発明の表示装置に適用可能な信号線駆動回路の例。
本発明の表示装置に適用可能な信号線駆動回路の例。
本発明の表示装置に適用可能な信号線駆動回路の例。
本発明の表示装置に適用可能な信号線駆動回路の例。
本発明の表示装置に適用可能な信号線駆動回路の例。
本発明の表示装置に適用可能な信号線駆動回路の例。
本発明の表示装置に適用可能な信号線駆動回路の例。
本発明の表示装置に適用可能な信号線駆動回路の例。
本発明の表示装置に適用可能な信号線駆動回路の例。
本発明の表示装置に適用可能な信号線駆動回路の例。
本発明の画素構成を有する表示パネルを説明する図。
周期的に変化する波形を説明する図。
本発明の画素構成を有する表示装置を画素部に適用可能な電子機器の例を示す図。
ELモジュールの例。
ELテレビ受像機の主要な構成を示すブロック図。
本発明の適用可能な携帯電話機の例。
本発明の画素構成を示す図。
本発明の画素構成を示す図。
本発明の画素構成の動作を説明する図。
本発明の画素構成を有する表示装置のタイミングチャートを示す図。
本発明の画素構成を有する表示装置のタイミングチャートを示す図。
本発明の画素構成を示す図。
画素のレイアウトを説明する図。
インバータ特性を示す図。
本発明の画素構成を示す図。
本発明の画素構成を有する表示装置のタイミングチャートを示す図。
本発明の表示装置の模式図。
信号線に入力するビデオ信号と三角波電位との関係を説明する図。
信号線に入力するビデオ信号と三角波電位との関係を説明する図。
本発明の画素構成を示す図。
本発明の表示パネルの断面図。
(a)本発明の表示パネルの構成を示す模式図。(b)本発明の表示パネルの構成を示す模式図。
本発明の表示パネルの画素部の模式図。
本発明の表示パネルの画素部の模式図。
本発明の画素構成を示す図。
本発明の画素構成を示す図。
本発明の画素構成を示す図。
本発明の画素構成を示す図。
本発明の画素構成を示す図。
本発明の画素構成を示す図。
本発明の画素構成を示す図。
本発明の画素構成を示す図。
本発明の画素構成を示す図。
本発明の画素構成を示す図。
本発明の画素構成を示す図。
本発明の画素構成を示す図。
本発明の画素構成を示す図。
本発明の画素構成を示す図。

0034

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの
異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って
、本実施の形態の記載内容に限定して解釈されるものではない。

0035

(実施の形態1)
本実施の形態では本発明の表示装置の画素構成とその動作原理について説明する。

0036

まず、図1を用いて本発明の表示装置の画素構成について詳細に説明する。ここでは、一
画素のみを図示しているが、表示装置の画素部は実際には行方向と列方向にマトリクスに
複数の画素が配置されている。

0037

画素は駆動トランジスタ101と、容量素子102と、スイッチ103と、発光素子10
4と、電位供給線(Illumination line)105と、信号線(Data
line)106と、走査線(Reset line)107とを有している。なお、
駆動トランジスタ101にはPチャネル型トランジスタを用いている。

0038

駆動トランジスタ101の第1端子(ソース端子又はドレイン端子)は電位供給線105
と接続され、ゲート端子は容量素子102を介して信号線106と接続され、第2端子(
ソース端子又はドレイン端子)は発光素子104の陽極(画素電極)と接続されている。
また、駆動トランジスタ101のゲート端子と第2端子(ソース端子又はドレイン端子)
はスイッチ103を介して接続されている。よって、スイッチ103がオンしているとき
には駆動トランジスタ101のゲート端子と第2端子(ソース端子又はドレイン端子)は
導通する。そして、スイッチ103がオフすると、駆動トランジスタ101のゲート端子
と第2端子(ソース端子又はドレイン端子)は非導通となり、その瞬間の駆動トランジス
タ101のゲート端子(若しくは第2端子)と信号線106との電位差(電圧)を容量素
子102は保持することができる。なお、発光素子104の陰極(Cathode)10
8はVssの電位が設定されている。なお、Vssとは、画素の発光期間に電位供給線1
05に設定される電源電位Vddを基準として、Vss<Vddを満たす電位である。例
えば、Vss=GND(グラウンド電位)としても良い。

0039

次に、図1の画素構成の動作原理について詳しく説明する。

0040

画素への信号書き込み期間には、信号線106にはアナログ信号電位が設定される。この
アナログ信号電位がビデオ信号に相当する。なお、このビデオ信号は3値以上で表される
信号であり、アナログ信号電位とは、時間とともに変化し3値以上の状態を持つ電位であ
る。そして、画素へビデオ信号を書き込む際には、走査線107に信号を入力してスイッ
チ103をオンさせ、且つ電位供給線105の電位を電源電位Vddにし、駆動トランジ
スタ101の第1端子に電源電位Vddを設定する。すると、駆動トランジスタ101及
び発光素子104に電流が流れ、容量素子102には電荷の蓄積又は放電が行われる。

0041

このとき、駆動トランジスタ101の第1端子はソース端子となり、第2端子はドレイン
端子となっている。そして、スイッチ103がオンになっている状態で駆動トランジスタ
101に流れる電流が増加すると、発光素子104に流れる電流も大きくなるため、発光
素子104での電圧降下は大きくなり、発光素子104の電極間の電位差は大きくなる。
つまり、発光素子104の陽極の電位は電位供給線105の電位に近づく。すると、駆動
トランジスタ101のゲート端子の電位も電位供給線105の電位に近づくため、駆動ト
ランジスタ101のゲート端子とソース端子の電位差が小さくなり、駆動トランジスタ1
01に流れる電流は減少する。一方、発光素子104に流れる電流が小さくなると、発光
素子104での電圧降下は小さくなり、発光素子104の電極間の電位差は小さくなる。
つまり、発光素子104の陽極の電位は陰極108の電位に近づく。すると、駆動トラン
ジスタ101のゲート端子も陰極108の電位に近づくため、駆動トランジスタ101の
ゲート端子とソース端子の電位差が大きくなり、駆動トランジスタ101に流れる電流が
増加する。こうして、駆動トランジスタ101のゲート端子は駆動トランジスタ101に
一定の電流が流れるような電位に落ち着く。そして、そのときの駆動トランジスタ101
のゲート端子の電位と信号線106の電位との電位差分の電荷が容量素子102に蓄積さ
れる。

0042

こうしてこの画素へビデオ信号の書き込みが終了する。

0043

このように駆動トランジスタ101及び発光素子104に流れる電流が一定となり、定常
状態となったところで、スイッチ103をオフさせる。すると、容量素子102は、スイ
ッチ103がオフした瞬間の信号線106の電位と駆動トランジスタ101のゲート端子
(若しくはドレイン端子)との電位差Vp(電圧)を保持する。

0044

画素への信号書き込み期間において、画素へのビデオ信号の書き込み終了後、その画素の
電位供給線105に設定する電位を、駆動トランジスタ101がオンしたとしても、発光
素子104に印加される電圧が発光素子104のしきい値電圧VEL以下となるようにす
る。例えば、電位供給線105の電位は、発光素子104の陰極108の電位Vssと同
じ電位、或いはそれ以下にしても良い。なお、この電位を電位供給線105に設定するタ
イミングはスイッチ103をオフにするタイミングと同時か、それよりも後にする。

0045

なお、画素にビデオ信号が書き込まれ、駆動トランジスタ101の第1端子に接続された
電位供給線105に電源電位Vddが設定されているときには、その画素にビデオ信号が
書き込まれた際に信号線106に設定されたアナログ信号電位を基準にして、信号線10
6の電位の変動に従って駆動トランジスタ101のオンオフが制御されるようになる。つ
まり、信号線106の電位が、画素への信号書き込み期間に画素にビデオ信号が書き込ま
れた際のアナログ信号電位以上のときには駆動トランジスタ101はオフし、画素にビデ
オ信号が書き込まれた際のアナログ信号電位より低くなると駆動トランジスタ101はオ
ンする。

0046

なぜなら、画素にビデオ信号が書き込まれると、容量素子102が電位差(Vp)を保持
するため、信号線106の電位が、画素にビデオ信号が書き込まれた際のアナログ信号電
位以上のときには、駆動トランジスタ101のゲート端子の電位も、画素にビデオ信号が
書き込まれた際のゲート端子の電位以上となり、駆動トランジスタ101はオフする。一
方、信号線106の電位が、画素への信号書き込み期間に画素にビデオ信号が書き込まれ
た際のアナログ信号電位より低くなると、駆動トランジスタ101のゲート端子の電位も
、画素にビデオ信号が書き込まれた際のゲート端子の電位より低くなるため駆動トランジ
スタ101はオンする。

0047

したがって、画素の発光期間には、駆動トランジスタ101の第1端子が接続された電位
供給線105に電源電位Vddを設定し、スイッチ103をオフにした状態で、信号線1
06に設定する電位をアナログ的に変化させることで、駆動トランジスタ101のオンオ
フを制御する。つまり、発光素子104に電流が流れている時間をアナログ的に制御して
階調を表現することができる。

0048

画素の発光期間において、信号線106に設定する電位について説明する。信号線106
に設定する電位は周期的に変化する波形のアナログ電位を用いることができる。なお、こ
のアナログ電位とは時間とともに連続的に変化する電位である。そして、好ましくはビデ
オ信号に相当するアナログ信号電位のとりうる範囲の最低電位から最高電位へ連続的に変
化する電位、若しくは最高電位から最低電位へ連続的に変化する電位、又は最低電位と最
高電位との間をくり返し連続的に変化する電位とする。

0049

例えば、発光期間には、信号線106に低電位から高電位にアナログ的に変化する電位を
設定する。一例として、図43(a)の波形4301のように直線的に電位が上昇するよ
うにしても良い。なお、このような波形をのこぎり波ともいう。

0050

また、高電位から低電位へアナログ的に変化する電位を設定しても良い。例えば、波形4
302のように直線的に電位が下降するようにしても良い。

0051

また、それらを組み合わせた波形でも良い。つまり、一例として、波形4303のように
低電位から高電位へ直線的に上昇し、高電位から低電位へ下降するような電位を設定して
も良い。なお、以下このような波形4303を三角波電位という。または、波形4304
のように高電位から低電位へ直線的に下降し、低電位から高電位へ直線的に上昇するよう
な三角波電位を設定しても良い。

0052

また、信号線106に設定する電位は直線的な変化でなくとも良い。波形4305のよう
全波整流回路出力波形の1周期に相当する波形の電位を設定しても良いし、波形43
06のような電位を設定しても良い。

0053

このような波形にすることにより、ビデオ信号に対する発光時間を自由に設定することが
できる。よって、ガンマ補正などを行うことも可能となる。

0054

また、画素の発光期間において、上記の波形4301、波形4302、波形4303、波
形4304、波形4305または波形4306のパルスを複数連続して設定しても良い。
一例として、波形4307に示すように、波形4301のパルスを画素の発光期間におい
て、二回連続して設定しても良い。

0055

このようにすることにより、発光時間を1フレーム内で分散させることができる。その結
果、フレーム周波数見かけ上は向上したようになり、画面のちらつきを防止することが
できる。

0056

続いて画素部に図1の画素構成を有する表示装置について図2を用いて説明する。図2
表示装置は、電位供給線駆動回路201、走査線駆動回路202、信号線駆動回路203
、画素部204を有し、画素部204は画素205を複数備えている。行方向に配置され
た走査線(Reset line)R1〜Rm及び電位供給線(Illuminatio
n line)I1〜Imと列方向に配置された信号線(Data line)D1〜D
nに対応して画素205がマトリクスに配置されている。

0057

画素205は駆動トランジスタ206と、容量素子207と、スイッチ208と、発光素
子209と、走査線Ri(R1〜Rmのうちいずれか一つ)と、電位供給線Ii(I1〜
Imのうちいずれか一つ)と、信号線Dj(D1〜Dnのうちいずれか一つ)とを有して
いる。なお、駆動トランジスタ206にはPチャネル型トランジスタを用いている。なお
、画素205は画素部204に複数配置された画素の一画素を示している。

0058

駆動トランジスタ206の第1端子(ソース端子又はドレイン端子)は電位供給線Iiと
接続され、ゲート端子は容量素子207を介して信号線Djと接続され、第2端子(ソー
ス端子又はドレイン端子)は発光素子209の陽極(画素電極)と接続されている。なお
、電位供給線I1〜Imには、発光期間において、発光素子209に所望の電流を流すた
めの電源電位Vddが設定される。

0059

また、駆動トランジスタ206のゲート端子と第2端子(ソース端子又はドレイン端子)
はスイッチ208を介して接続されている。よってスイッチ208がオンしているときに
は駆動トランジスタ206のゲート端子と第2端子(ソース端子又はドレイン端子)は導
通される。そして、スイッチ208がオフすると、駆動トランジスタ206のゲート端子
と第2端子(ソース端子又はドレイン端子)は非導通となり、その瞬間の駆動トランジス
タ206のゲート端子(又は第2端子)と信号線Djとの電位差(電圧)を容量素子20
7は保持することができる。また、発光素子209の陰極(Cathode)210は低
電源電位Vssが設定されている。なお、低電源電位とは電源電位Vddより低い電位で
ある。

0060

なお、電位供給線駆動回路201及び走査線駆動回路202は左右に配置してあるがこれ
に限定されない。片側にまとめて配置しても良い。

0061

また、電位供給線I1〜Imに設定する電源電位はVddに限られず、例えば、RGBの
色要素からなるフルカラー表示の場合には、RGBのそれぞれの色要素の画素毎に設定す
る電源電位の値を変えても良い。

0062

つまり、画素の一行毎にR、G、Bの色要素毎の電位供給線を設けて、それぞれの色要素
の列の画素は、その駆動トランジスタの第1端子(ソース端子又はドレイン端子)をそれ
ぞれの行の色要素毎の電位供給線に接続する。ここで、色要素の画素毎に発光素子に印加
する電圧を変える場合について図48を用いて説明する。

0063

図48は、図2の画素部204の一部を示した図である。図48に示す画素4801は電
位供給線以外は図2の画素205と同じ構成であるため、それぞれの画素を構成する駆動
トランジスタ、容量素子、スイッチ、発光素子の符号を省略してある。よって、画素48
01を構成するこれらの素子の符号は図2及びその説明を参照されたい。図48において
、i行目(1〜m行のいずれか一)の画素4801は電位供給線Iri、Igi、Ibi
を有している。そして、Rの色要素の列の画素4801は、駆動トランジスタ206の第
1端子がIriに接続され、Gの色要素の列の画素4801は、駆動トランジスタ206
の第1端子がIgiに接続され、Bの色要素の列の画素4801は、駆動トランジスタ2
06の第1端子がIbiに接続されている。電位供給線Iriには発光期間にRの色要素
の列の画素の発光素子209に所望の電流を流すための電位Vdd1が設定される。電位
供給線Igiには発光期間にGの色要素の列の画素の発光素子209に所望の電流を流す
ための電位Vdd2が設定される。電位供給線Ibiには発光期間にBの色要素の列の画
素の発光素子209に所望の電流を流すための電位Vdd3が設定される。こうして、色
要素毎に画素4801の発光素子209に印加する電圧を設定することができる。

0064

次に、図2及び図3を用いて本発明の表示装置の動作原理について説明する。図3図2
における表示装置の画素部204のある画素列(j列目)のタイミングチャートを示す図
である。なお、画素部204に複数配置されたそれぞれの画素は、画素205と同様の構
成であるため、それぞれの画素の駆動トランジスタ、容量素子、スイッチ、発光素子は画
素205と同様の符号を用いて説明する。

0065

図3に示すように、書き込み期間には画素の信号線Dj(j列目のData line)
にアナログ信号電位が入力されている。そして、i行目の画素の書き込み時間Tiに、走
査線Ri(i行目のReset line)と電位供給線Ii(i行目のIllumin
ation line)にパルス信号が入力されると、i行目の画素のスイッチ208が
オンし、駆動トランジスタ206の第1端子(ソース端子又はドレイン端子)には電位供
給線Iiからの電源電位Vddが設定され、容量素子207、駆動トランジスタ206及
び発光素子209に電流が流れる。

0066

そして、容量素子207では電荷の蓄積若しくは放電が行われる。つまり、容量素子20
7にもともと蓄積されていた電荷と信号線Dj(Data line)に設定された電位
(Va)との関係で電荷の蓄積か放電のどちらかが起きる。

0067

やがて、容量素子207に電流が流れなくなり、駆動トランジスタ206及び発光素子2
09に流れる電流が一定となる。このとき、完全に定常状態にならなくてもよい。駆動ト
ランジスタ206のオンオフを制御するのに必要なゲート電位が取得できれば良い。好ま
しくは、このとき駆動トランジスタ206は飽和領域で動作するようになっていると良い

0068

その後、スイッチ208をオフにする。すると、容量素子207は駆動トランジスタ20
6のオンオフを制御するのに必要なゲート端子の電位と、スイッチ208をオフにした瞬
間の信号線Dj(Data line)に設定されているアナログ信号電位との電位差を
保持する。

0069

また、スイッチ208をオフにしたと同時若しくはその後、電位供給線Ii(Illum
ination line)の信号がHレベル(電源電位Vdd)からLレベルに立ち
がるようにする。そして、その後の書き込み期間において、駆動トランジスタ206がオ
ンしているときにも発光素子209に印加される電圧が発光素子209のしきい値電圧以
下となるようにする。つまり、他の行の画素の信号書き込み時間にi行目の画素の発光素
子209が発光しないようにする。

0070

つまり、i行目の画素の書き込み時間において、駆動トランジスタ206のオンオフを制
御するのに必要なゲート端子の電位を取得するための間は、走査線Ri(Reset l
ine)と電位供給線Ii(Illumination line)の信号はHレベルと
し、駆動トランジスタ206のオンオフを制御するのに必要なゲート端子の電位を取得後
に、走査線Ri(Reset line)と電位供給線Ii(Illumination
line)の信号を同時にLレベルに立ち下がるようにするか、若しくは走査線Ri(
Reset line)の信号がLレベルに立ち下がった後、電位供給線Ii(Illu
mination line)の信号をLレベルに立ち下がるようにする。また、もちろ
んi行目の画素への信号書き込み時間Tiとなる以前の画素への信号書き込み期間におい
ても、走査線Ri(Reset line)と電位供給線Ii(Illuminatio
n line)の信号はLレベルとしておく。

0071

こうして、i行目の画素の書き込み時間Tiには、i行目j列の画素に信号線Dj(Da
ta line)からビデオ信号が書き込まれる。そして、i行目の画素の書き込み時間
Tiには、各画素列毎にそれぞれの信号線D1〜Dn(Data line)からそれぞ
れのアナログ信号電位が入力され、各列のi行目の画素にビデオ信号が書き込まれる。

0072

次に、i+1行目の画素への信号書き込み時間Ti+1には、走査線Ri+1(Rese
t line)と電位供給線Ii+1(Illumination line)にパルス
信号が入力され、i+1行目j列の画素の信号線Dj(Data line)には電位(
Vb)が入力され、i+1行目j列の画素にビデオ信号が書き込まれる。なお、このとき
、各画素列毎にそれぞれの信号線D1〜Dn(Data line)からそれぞれのアナ
ログ信号電位が入力され、各列のi+1行目の画素にもビデオ信号が書き込まれる。

0073

このように、画素の各行の走査線R1〜Rm(Reset line)と電位供給線I1
〜Im(Illumination line)にパルス信号が入力されて、それぞれの
画素にビデオ信号が書き込まれると1フレーム期間の画素部204への信号書き込み期間
が終了する。

0074

続いて、発光期間には、全行の画素205の駆動トランジスタ206の第1端子(ソース
端子又はドレイン端子)に電源電位Vddを設定するため、図3に示すように電位供給線
I1〜Im(Illumination line)にHレベル(Vdd)の信号を入力
する。また、信号線D1〜Dn(Data line)には三角波電位を設定する。する
と、i行目j列の画素は信号線Dj(Data line)がVaより高い電位であると
きには発光素子209は非発光の状態を維持し、信号線Dj(Data line)がV
aより低い電位の間(Ta)は発光素子209は発光する。また、i+1行目j列の画素
も同様に、期間(Tb)の間は発光素子209が発光する。

0075

なお、画素への信号書き込み期間が終了した後、ビデオ信号が書き込まれたアナログ信号
電位より高い電位が信号線D1〜Dn(Data line)に設定されている間はその
画素の発光素子209は発光せず、信号が書き込まれた際のアナログ信号電位より低くな
るとその画素の発光素子209が発光する原理については、図1の画素構成を用いて説明
したとおりなのでここでは説明を省略する。

0076

このように、発光期間においては、全画素の信号線D1〜Dnに三角波電位が設定され、
それぞれ書き込み期間にビデオ信号が書き込まれた際のアナログ信号電位にしたがって発
光素子209の発光時間が設定される。こうして、アナログ時間階調表示が可能となる。

0077

なお、発光素子209の発光・非発光を制御する駆動トランジスタ206のオンオフは、
上述したように、書き込み期間に信号線D1〜Dn(Data line)に設定された
アナログ信号電位が、発光期間に信号線D1〜Dn(Data line)に入力される
三角波電位より高いか低いかで決まり、デジタル的に制御することができる。よって、駆
動トランジスタ206の特性のバラツキの影響を受けることが少なく駆動トランジスタ2
06のオンオフを制御することができる。つまり、画素毎の発光のバラツキを改善するこ
とができる。

0078

なお、発光期間において、信号線D1〜Dn(Data line)に設定する電位は、
図43(a)、(b)、(c)、(d)(e)、(f)、(g)で示したように、波形4
301、波形4302、波形4303、波形4304、波形4305、波形4306若し
くは波形4307、又はこれらの波形を複数連続して設定しても良い。

0079

これらの波形を連続して設定することにより、発光時間を1フレーム内で分散させること
ができる。その結果、フレーム周波数が見かけ上は向上したようになり、画面のちらつき
を防止することができる。

0080

なお、陰極210(Cathode)に設定される低電源電位は、画素への信号書き込み
期間と発光期間とで電位を異なるようにしても良い。図3に示すように、画素への信号書
き込み期間における陰極210(Cathode)の電位を発光期間における陰極210
(Cathode)の電位より高くしておくとよい。つまり、画素への信号書き込み期間
における陰極210(Cathode)の電位をVss2とし、発光期間における陰極2
10(Cathode)の電位をVssとする。そして、このときVdd>Vss2>V
ssとする。例えばVss=GND(グラウンド電位)としても良い。

0081

このように、画素への信号書き込み期間に陰極210(Cathode)の電位を発光期
間よりも高くしておくことで、画素への信号書き込み期間における消費電力を低減するこ
とができる。

0082

また、陰極210(Cathode)の電位を適宜設定することにより画素の信号書き込
み期間において容量素子207に信号を書き込む際の駆動トランジスタ206のゲートソ
ース間電圧Vgsをしきい値電圧Vthにすることができる。つまり、信号線D1〜Dn
に設定されるアナログ信号電位と、駆動トランジスタ206の第1端子に電源電位Vdd
が設定されているときに駆動トランジスタ206のゲートソース間電圧Vgsがしきい値
電圧Vthとなるゲート電位との電位差をそれぞれの画素205の容量素子207は保持
することができる。このように陰極210(Cathode)の電位を設定すると、画素
への信号書き込み期間において、発光素子209にほとんど電流を流すことなく信号を書
き込むことができる。よって、さらなる消費電力の低減を図ることが可能となる。

0083

また、本発明の画素構成は図1の構成に限られない。発光素子104とは逆向きに電流が
流れるときに印加されている電圧が順方向電圧となる発光素子を用いて図4のような構成
とすることができる。なお、ここでは、一画素のみを図示しているが、表示装置の画素部
は実際には行方向と列方向にマトリクスに複数の画素が配置されている。

0084

画素は駆動トランジスタ401と、容量素子402と、スイッチ403と、発光素子40
4と、電位供給線(Illumination line)405と、信号線(Data
line)406と、走査線(Reset line)407とを有している。なお、
駆動トランジスタ401にはNチャネル型トランジスタを用いている。

0085

駆動トランジスタ401の第1端子(ソース端子又はドレイン端子)は電位供給線405
と接続され、ゲート端子は容量素子402を介して信号線406と接続され、第2端子(
ソース端子又はドレイン端子)は発光素子404の陰極と接続されている。また、駆動ト
ランジスタ401のゲート端子と第2端子(ソース端子又はドレイン端子)はスイッチ4
03を介して接続されている。よって、スイッチ403がオンしているときには駆動トラ
ンジスタ401のゲート端子と第2端子(ソース端子又はドレイン端子)は導通する。そ
して、スイッチ403がオフすると、駆動トランジスタ401のゲート端子と第2端子(
ソース端子又はドレイン端子)は非導通となり、その瞬間の駆動トランジスタ401のゲ
ート端子(若しくは第2端子)と信号線406との電位差(電圧)を容量素子402は保
持することができる。なお、発光素子404の陽極(Anode)408はVddの電位
が設定されている。なお、Vddとは、高電位側の電源電位であり、画素の発光期間に電
位供給線405に設定される電位を低電源電位VssとするとVdd>Vssを満たす電
位である。

0086

次に、図4に示す画素が、画素部にマトリクスに配置されたi行目j列の画素である場合
として、その動作原理を図5に示すタイミングチャートを適宜用いて説明する。

0087

画素への信号書き込み期間には、j列目の画素には図5に示すように、信号線(Data
line)406にアナログ信号電位が設定される。このアナログ信号電位がビデオ
号に相当する。そして、i行目の画素へビデオ信号を書き込む際(書き込み時間Ti)に
は、走査線(Reset line)407にHレベルの信号を入力してスイッチ403
をオンさせ、且つ電位供給線(Illumination)405の電位を低電源電位V
ssにし、駆動トランジスタ401の第1端子に低電源電位Vssを設定する。すると、
駆動トランジスタ401及び発光素子404に電流が流れ、容量素子402には電荷の蓄
積又は放電が行われる。

0088

このとき、駆動トランジスタ401の第1端子はソース端子となり、第2端子はドレイン
端子となっている。そして、スイッチ403がオンになっている状態で駆動トランジスタ
401に流れる電流が増加すると、発光素子404に流れる電流も大きくなるため、発光
素子404での電圧降下は大きくなり、発光素子404の電極間の電位差は大きくなる。
つまり、発光素子404の陰極の電位は電位供給線405の電位に近づく。すると、駆動
トランジスタ401のゲート端子の電位も電位供給線405の電位に近づくため、駆動ト
ランジスタ401のゲート端子とソース端子の電位差が小さくなり、駆動トランジスタ4
01に流れる電流は減少する。一方、発光素子404に流れる電流が小さくなると、発光
素子404での電圧降下は小さくなり、発光素子404の電極間の電位差は小さくなる。
つまり、発光素子404の陰極の電位は陽極408の電位に近づく。すると、駆動トラン
ジスタ401のゲート端子も陽極408の電位に近づくため、駆動トランジスタ401の
ゲート端子とソース端子の電位差が大きくなり、駆動トランジスタ401に流れる電流が
増加する。こうして、駆動トランジスタ401のゲート端子は駆動トランジスタ401に
一定の電流が流れるような電位に落ち着く。そして、そのときの駆動トランジスタ401
のゲート端子の電位と信号線406の電位との電位差分の電荷が容量素子402に蓄積さ
れる。

0089

こうしてi行目の画素へビデオ信号の書き込みが終了する。

0090

このように駆動トランジスタ401及び発光素子404に流れる電流が一定となり、定常
状態となったところで、走査線(Reset line)407の信号をLレベルにし、
スイッチ403をオフさせる。すると、容量素子402は、スイッチ403がオフした瞬
間の信号線(Data line)406の電位と駆動トランジスタ401のゲート端子
(若しくはドレイン端子)との電位差Vp(電圧)を保持する。

0091

画素への信号書き込み期間において、i行目の画素へのビデオ信号の書き込み終了後、i
行目の画素の電位供給線(Illumination line)405に設定する電位
を、駆動トランジスタ401がオンしたとしても、発光素子404に印加される電圧が発
光素子404のしきい値電圧VEL以下となるようにする。例えば、電位供給線405の
電位は、発光素子404陽極408の電位Vddと同じ電位、或いはそれ以上にしても良
い。なお、この電位を電位供給線405に設定するタイミングはスイッチ403をオフに
するタイミングと同時か、それよりも後にする。

0092

続いて、i+1行目の画素の書き込み時間Ti+1となり、同様にi+1行目の画素にビ
デオ信号が書き込まれる。そして、全行の画素の書き込み時間が終了し、1フレーム分の
ビデオ信号が各画素に書き込まれると、画素への信号書き込み期間は終了する。

0093

なお、画素にビデオ信号が書き込まれ、駆動トランジスタ401の第1端子に接続された
電位供給線405に電源電位Vssが設定されているときには、その画素にビデオ信号が
書き込まれた際に信号線406に設定されたアナログ信号電位を基準にして、信号線40
6の電位の変動に従って駆動トランジスタ401のオンオフが制御されるようになる。つ
まり、信号線406の電位が、画素への信号書き込み期間に画素にビデオ信号が書き込ま
れた際のアナログ信号電位以下のときには駆動トランジスタ401はオフし、画素にビデ
オ信号が書き込まれた際のアナログ信号電位より高くなると駆動トランジスタ401はオ
ンする。

0094

なぜなら、画素にビデオ信号が書き込まれると、容量素子402が電位差(Vp)を保持
するため、信号線406の電位が、画素にビデオ信号が書き込まれた際のアナログ信号電
位以下のときには、駆動トランジスタ401のゲート端子の電位も、画素にビデオ信号が
書き込まれた際のゲート端子の電位以下となり、駆動トランジスタ401はオフする。一
方、信号線406の電位が、画素への信号書き込み期間に画素にビデオ信号が書き込まれ
た際のアナログ信号電位より高くなると、駆動トランジスタ401のゲート端子の電位も
、画素にビデオ信号が書き込まれた際のゲート端子の電位より高くなるため駆動トランジ
スタ401はオンする。

0095

したがって、図5に示すように、画素の発光期間には、駆動トランジスタ401の第1端
子が接続された電位供給線(Illumination line)405にVssを設
定し、走査線(Reset line)407はLレベルにしてスイッチ403をオフに
した状態で、信号線(Data line)406に三角波電位を設定して駆動トランジ
スタ401のオンオフを制御する。つまり、発光素子404の発光・非発光を制御する駆
動トランジスタ401のオンオフは、書き込み期間にData line(信号線406
)に設定されたアナログ信号電位が、発光期間にData line(信号線406)に
入力される三角波電位より高いか低いかで決まり、デジタル的に制御することができる。
したがって、駆動トランジスタ401の特性のバラツキの影響を受けることが少なく駆動
トランジスタ401のオンオフを制御することができる。つまり、画素毎の発光のバラツ
キを改善することができる。

0096

なお、画素の発光期間において、信号線(Data line)406に設定する電位は
周期的に変化する波形のアナログ電位を用いることができる。例えば、図43(a)、(
b)、(c)、(d)(e)、(f)、(g)で示したように、波形4301、波形43
02、波形4303、波形4304、波形4305、波形4306若しくは波形4307
、又はこれらを複数連続して設定しても良い。

0097

これらの波形を連続して設定することにより、発光時間を1フレーム内で分散させること
ができる。その結果、フレーム周波数が見かけ上は向上したようになり、画面のちらつき
を防止することができる。

0098

また、図5に示すように、画素への信号書き込み期間にAnode(陽極408)の電位
を発光期間に設定するよりも低くしておくことで、画素への信号書き込み期間における消
電力を低減することができる。

0099

また、本実施の形態に示した画素構成(図1図2図4など)は必要とするトランジス
タの数や配線の数が少なくてすむため、画素の開口率が向上し、高精細表示が可能となる

0100

また、開口率の高い画素と開口率の低い画素で、同様の光度を得る場合、開口率の高い画
素は、開口率が低い画素に比べて発光素子の輝度を低くすることができ、発光素子の信頼
性が向上する。特に、発光素子にEL素子を用いている場合、EL素子の信頼性が向上す
る。

0101

また、一般にPチャネル型トランジスタよりもNチャネル型トランジスタの方が移動度μ
は大きい。よって、Pチャネル型トランジスタとNチャネル型トランジスタとで同じ大き
さの電流を流すためにはPチャネル型トランジスタのチャネル幅チャネル長に対する比
の値W/LをNチャネル型トランジスタのW/Lより大きくしなければならない。よって
、Nチャネル型トランジスタにすることにより、トランジスタサイズを小さくすることが
できる。よって、図4のような画素構成とすることで画素の開口率がさらに向上する。

0102

(実施の形態2)
本実施の形態では、実施の形態1とは異なる構成を示す。本実施の形態に示す画素構成は
、画素にビデオ信号を書き込む際に設定されるアナログ信号電位と、画素の点灯、非点灯
を制御するアナログ電位とを別の配線によって画素に設定する構成としている。

0103

まず、図56を用いて本発明の表示装置の画素構成について詳細に説明する。画素は駆動
トランジスタ5601と、容量素子5602と、第1のスイッチ5603と、発光素子5
604と、電源線5605と、第2のスイッチ5606と、第3のスイッチ5607と、
走査線(Reset line)5608と、第1の信号線(Data1 line)5
609と、第2の信号線(Data2 line)5610とを有している。なお、駆動
トランジスタ5601にはPチャネル型トランジスタを用いている。

0104

駆動トランジスタ5601の第1端子(ソース端子又はドレイン端子)は電源線5605
と接続され、ゲート端子は容量素子5602の一方の電極と接続され、容量素子5602
の他方の電極は、第2のスイッチ5606を介して第1の信号線5609と、第3のスイ
ッチ5607を介して第2の信号線5610と接続されている。また、駆動トランジスタ
5601のゲート端子と第2端子(ソース端子又はドレイン端子)は第1のスイッチ56
03を介して接続されている。なお、発光素子5604の陰極(Cathode)561
1はVssの電位が設定されている。なお、Vssとは、電源線5605に設定される電
源電位Vddを基準として、Vss<Vddを満たす電位である。例えば、Vss=GN
D(グラウンド電位)としても良い。

0105

次に、図56の画素構成の動作原理について図57を用いて簡単に説明する。なお、図5
7に示すタイミングチャートは図56に示す複数の画素がマトリクスに配置された表示装
置のj列目の画素列のタイミングチャートを示している。また、図57に示すタイミング
チャートにおいて、走査線5608(Reset line)の信号がHレベルのときに
、第1のスイッチ5603がオンし、Lレベルのときにオフするものとする。

0106

図56の画素では、ビデオ信号に相当するアナログ信号電位が第1の信号線5609に設
定され、発光時間を制御するアナログ電位が第2の信号線5610に設定される。

0107

なお、第2の信号線5310に設定される電位は、実施の形態1の図43(a)、(b)
、(c)、(d)(e)、(f)、(g)で示したように、波形4301、波形4302
、波形4303、波形4304、波形4305、波形4306若しくは波形4307、又
はこれらを複数連続して設定しても良い。

0108

これらの波形を連続して設定することにより、発光時間を1フレーム内で分散させること
ができる。その結果、フレーム周波数が見かけ上は向上したようになり、画面のちらつき
を防止することができる。

0109

なお、本実施の形態の画素構成を有する表示装置は、画素部の行毎に信号書き込み期間と
発光期間が設定される。つまり、画素部全体としては書き込み期間と発光期間が同時に進
行する。なお、各行毎の画素への信号書き込み期間を書き込み時間という。

0110

ここで、i行目の画素の信号書き込み時間について説明する。図5に示すTi期間がi行
目の画素の信号書き込み時間を示している。そして、Ti期間以外の間はi行目の画素は
発光期間となる。

0111

まず、Ti期間には第2のスイッチ5606をオンにし、第3のスイッチ5607をオフ
にする。そして、走査線5608(Reset line)は、期間TiにはHレベルの
信号を入力し、第1のスイッチ5603をオンにする。また、i行目の画素の駆動トラン
ジスタ5601の第1端子(ソース端子又はドレイン端子)には電源線5605からの電
源電位Vddが設定され、容量素子5602、駆動トランジスタ5601及び発光素子5
604に電流が流れる。そして、容量素子5602では電荷の蓄積若しくは放電が行われ
る。つまり、容量素子5602にもともと蓄積されていた電荷と第1の信号線5609(
Data1 line)に設定された電位との関係で電荷の蓄積か放電のどちらかが起き
る。そして、走査線5608(Reset line)の信号がHレベルからLレベルに
立ち下がると、第1のスイッチ5603がオフする。第1のスイッチ5603がオフする
と、その瞬間の駆動トランジスタ5601のゲート端子の電位と第1の信号線5609の
電位との電位差を容量素子5602は保持する。

0112

こうして、i行目j列の画素に第1の信号線5609(Data1 line)からビデ
オ信号が書き込まれる。なお、このとき、各画素列毎にそれぞれの第1の信号線5609
(Data1 line)からそれぞれのアナログ信号電位が入力され、各列のi行目の
画素にビデオ信号が書き込まれる。

0113

こうして、i行目の画素の信号書き込み時間であるTi期間が終了すると、i+1行目の
画素の信号書き込み時間であるTi+1期間が始まり、i行目の画素は発光期間になる。

0114

i行目の画素の発光期間にはi行目の画素の第1のスイッチ5603をオフにしたまま第
2のスイッチ5606をオフにし、第3のスイッチ5607をオンにする。

0115

なお、図57に示すように第2の信号線5610(Data2 line)には三角波電
位が設定されている。i行目j列の画素は第2の信号線5610(Data2 line
)が、i行目の画素の信号書き込み時間であるTi期間に第1の信号線5609(Dat
a1 line)に設定されたアナログ信号電位より高い電位であるときには発光素子5
604は非発光の状態を維持し、第2の信号線5610(Data2 line)が、i
行目の画素の信号書き込み時間であるTi期間に第1の信号線5609(Data1 l
ine)に設定されたアナログ信号電位より低い電位の間(Ta)は発光素子5604は
発光する。よって、それぞれの画素の書き込み時間にビデオ信号が書き込まれた際のアナ
ログ信号電位にしたがって発光素子5604の発光時間が設定される。こうして、アナロ
グ時間階調表示が可能となる。

0116

このように本実施の形態の画素構成を有する表示装置は、画素行毎に順次、信号書き込み
期間となり、信号書き込み期間が終了すると画素行毎に発光期間に移る。よって、本実施
の形態のように線順次でビデオ信号が画素に書き込まれる場合には、書き込み期間は一画
素分の書き込み時間で良いため、発光期間を長くすることができる。つまり、デューティ
ー比(1フレーム期間における発光期間の割合)が高いので、発光素子の瞬間輝度を低く
することができる。よって、発光素子の信頼性を向上することができる。

0117

また、一行毎の画素の書き込み期間を長くすることができることから、第1の信号線56
09(Data1 line)にアナログ信号電位を入力する信号線駆動回路の周波数を
低くすることができる。よって、消費電力を小さくすることができる。

0118

なお、発光素子5604の発光・非発光を制御する駆動トランジスタ5601のオンオフ
は、上述したように、書き込み期間に第1の信号線5609(Data1 line)に
設定されたアナログ信号電位が、発光期間において、第2の信号線5610(Data2
line)に入力される三角波電位より高いか低いかで決まり、デジタル的に制御する
ことができる。よって、駆動トランジスタ5601の特性のバラツキの影響を受けること
が少なく駆動トランジスタ5601のオンオフを制御することができる。つまり、画素毎
の発光のバラツキを改善することができる。

0119

また、図56では駆動トランジスタ5601にPチャネル型のトランジスタを用いている
が、Nチャネル型のトランジスタを適用することもできる。その場合には、陰極5611
から電源線5605に流れる電流の向きは逆になるようにする。つまり、発光素子560
4には順方向電圧が逆になるようにする。本実施の形態の画素構成にはNチャネル型のト
ランジスタを、発光素子の発光・非発光を制御する駆動トランジスタに用いることができ
る。一般にPチャネル型トランジスタよりもNチャネル型トランジスタの方が移動度μが
大きい。よって、同じ電流を流すとすると、トランジスタサイズを小さくすることができ
る。よって、画素の開口率が向上し、高詳細表示や消費電力の低減された表示装置を提供
することができる。

0120

なお、本実施の形態において、発光素子を駆動する駆動トランジスタのソース端子及びド
レイン端子、並びに発光素子の陽極及び陰極とは、発光素子への順方向の電圧が印加され
ているときの端子及び電極をいう。

0121

(実施の形態3)
本実施の形態では、実施の形態1で示した画素のスイッチにトランジスタを適用した場合
について説明する。

0122

図6に示す画素は図1に示した画素のスイッチ103にNチャネル型トランジスタを適用
した構成である。画素は駆動トランジスタ601と、容量素子602と、スイッチング
トランジスタ603と、発光素子604と、電位供給線(Illumination l
ine)605と、信号線(Data line)606と、走査線(Reset li
ne)607とを有している。なお、駆動トランジスタ601にはPチャネル型トランジ
スタ、スイッチング用トランジスタ603にはNチャネル型トランジスタを用いている。

0123

駆動トランジスタ601の第1端子(ソース端子又はドレイン端子)は電位供給線605
と接続され、ゲート端子は容量素子602を介して信号線606と接続され、第2端子(
ソース端子又はドレイン端子)は発光素子604の陽極(画素電極)と接続されている。
また、駆動トランジスタ601のゲート端子はスイッチング用トランジスタ603の第1
の端子(ソース端子又はドレイン端子)と、駆動トランジスタ601の第2端子(ソース
端子又はドレイン端子)はスイッチング用トランジスタ603の第2の端子(ソース端子
又はドレイン端子)と接続されている。よって、走査線607にHレベルの信号を入力し
、スイッチング用トランジスタ603がオンしているときには駆動トランジスタ601の
ゲート端子と第2端子(ソース端子又はドレイン端子)は導通する。そして、走査線60
7にLレベルの信号を入力し、スイッチング用トランジスタ603がオフすると、駆動ト
ランジスタ601のゲート端子と第2端子(ソース端子又はドレイン端子)は非導通とな
り、その瞬間の駆動トランジスタ601のゲート端子(若しくは第2端子)と信号線60
6との電位差(電圧)を容量素子602は保持することができる。なお、発光素子604
の陰極(Cathode)608はVssの電位が設定されている。なお、Vssとは、
画素の発光期間に電位供給線605に設定される電源電位Vddを基準として、Vss<
Vddを満たす電位である。例えば、Vss=GND(グラウンド電位)としても良い。

0124

よって、スイッチング用トランジスタ603は図1の画素のスイッチ103と同様の機能
を果たす。また、駆動トランジスタ601、容量素子602、スイッチング用トランジス
タ603、発光素子604、電位供給線(Illumination line)605
、信号線(Data line)606、走査線(Reset line)607は、そ
れぞれ図1の画素の駆動トランジスタ101、容量素子102、スイッチ103、発光素
子104、電位供給線(Illumination line)105、信号線(Dat
a line)106、走査線(Reset line)107に相当する。よって、図
6の画素の動作は図1の画素の動作と同様であるので、ここでは説明を省略する。

0125

なお、容量素子602は、書き込み期間において保持した電位差を、発光期間中保持し続
けなければならない。そのため、スイッチング用トランジスタ603のリーク電流(リー
ク電流とは、トランジスタがオフしているときにソースドレイン間に流れてしまうオフ電
流、及びゲートとソース又はドレイン間に流れてしまうゲートリーク電流をいう)や駆動
トランジスタ601のゲートリーク電流を低減しなければならない。

0126

よって、スイッチング用トランジスタ603としては、図6に示すようにNチャネル型の
トランジスタを用いると良い。Nチャネル型トランジスタは、低濃度不純物領域(Lig
htly Doped Drains:LDD領域ともいう)を容易に形成することがで
き、オフ電流の低減を図ることができるからである。

0127

また、駆動トランジスタ601及びスイッチング用トランジスタ603のゲート絶縁膜
材料や膜厚を適宜選択し、ゲートリーク電流を低減させることが望ましい。さらに、ゲー
ト電極をマルチゲート構造にすることによっても、ゲートリーク電流を低減することがで
きる。

0128

また、図1に示した画素のスイッチ103にスイッチング用トランジスタとしてPチャネ
ル型トランジスタを適用することもできる。その場合にはスイッチング用トランジスタの
オンオフを制御する信号のHレベルとLレベルはNチャネル型トランジスタを適用した場
合とは反転した動作となる。つまり、Lレベルのときにスイッチング用トランジスタはオ
ンし、Hレベルのときにオフする。

0129

また、図1示した画素のスイッチ103にスイッチング用トランジスタとしてPチャネル
型のトランジスタを適用することで、画素部全体若しくは周辺駆動回路まで含めてPチャ
ネル型のトランジスタのみで構成される回路を提供することができるため、工程数の削減
された低コスト単極性の表示パネルを提供することができる。

0130

また、図1の画素のスイッチ103にスイッチング用トランジスタとしてPチャネル型ト
ランジスタを適用すると、図1に示す、電位供給線105に相当する配線を省略すること
ができる。そのような構成について図8を用いて説明する。

0131

画素は駆動トランジスタ801と、容量素子802と、スイッチング用トランジスタ80
3と、発光素子804と、信号線(Data line)806と、走査線(Reset
line)807とを有している。なお、駆動トランジスタ801及びスイッチング用
トランジスタ803にはPチャネル型トランジスタを用いている。

0132

i+1行目の画素の駆動トランジスタ801の第1端子(ソース端子又はドレイン端子)
はi行目の画素の走査線807と接続され、ゲート端子は容量素子802を介して信号線
806と接続され、第2端子(ソース端子又はドレイン端子)は発光素子804の陽極(
画素電極)と接続されている。また、駆動トランジスタ801のゲート端子はスイッチン
グ用トランジスタ803の第1の端子(ソース端子又はドレイン端子)と、駆動トランジ
スタ801の第2端子(ソース端子又はドレイン端子)はスイッチング用トランジスタ8
03の第2端子(ソース端子又はドレイン端子)と接続されている。よって、走査線80
7にLレベルの信号が入力され、スイッチング用トランジスタ803がオンしているとき
には駆動トランジスタ801のゲート端子と第2端子(ソース端子又はドレイン端子)は
導通する。そして、走査線807にHレベルの信号が入力され、スイッチング用トランジ
スタ803がオフすると、駆動トランジスタ801のゲート端子と第2端子(ソース端子
又はドレイン端子)は非導通となり、その瞬間の駆動トランジスタ801のゲート端子(
若しくはドレイン端子)と信号線806との電位差(電圧)を容量素子802は保持する
ことができる。なお、発光素子804の陰極(Cathode)805はVssの電位が
設定されている。なお、Vssとは、画素の発光期間に駆動トランジスタ801の第1端
子(ソース端子又はドレイン端子)に設定する電源電位Vddを基準として、Vss<V
ddを満たす電位である。例えば、Vss=GND(グラウンド電位)としても良い。

0133

図8の画素構成を有する表示装置のタイミングチャートを図9に示す。それぞれの画素の
行の走査線807は書き込み時間にHレベルからLレベルに立ち下がり、書き込み時間が
終わるとLレベルからHレベルに立ち上がる。i行目の画素は期間Ti、i+1行目の画
素は期間Ti+1がそれぞれの書き込み時間であり、この期間の走査線807の信号はL
レベルである。

0134

よって、発光期間において走査線807の信号はHレベルであるので、走査線807に信
号を出力する回路の電流供給能力を高くすれば発光素子804に印加する電圧を設定する
電位供給線として走査線807を用いることができる。なお、図8の構成では電位供給線
として隣の行の走査線807を用いているが、他の行の走査線807であればこれに限ら
れない。

0135

なお、図8の構成では、書き込み期間において、他の行の画素の書き込み時間の間も発光
素子804が発光してしまうことがあるため、Cathode(陰極805)の電位を発
光期間より高めに設定すると良い。より好ましくは実施の形態1で説明したように、画素
へ信号を書き込む際、駆動トランジスタ801のゲートソース間電圧Vgsがしきい値電
圧となるようにすると良い。つまり、このとき発光素子804に印加される電圧が発光素
子804の順方向しきい値電圧VEL以下となるようにCathode(陰極805)の
電位を設定するとよい。

0136

図8のような構成とすれば、配線の数を減らすことができ、さらなる開口率の向上を図る
ことができる。

0137

また、図4の画素構成のスイッチ403にNチャネル型トランジスタを適用した構成を図
7に示す。

0138

図7に示す画素は駆動トランジスタ701と、容量素子702と、スイッチング用トラン
ジスタ703と、発光素子704と、電位供給線(Illumination line
)705と、信号線(Data line)706と、走査線(Reset line)
707とを有している。なお、駆動トランジスタ701及びスイッチング用トランジスタ
703にはNチャネル型トランジスタを用いている。

0139

駆動トランジスタ701の第1端子(ソース端子又はドレイン端子)は電位供給線705
と接続され、ゲート端子は容量素子702を介して信号線706と接続され、第2端子(
ソース端子又はドレイン端子)は発光素子704の陰極と接続されている。また、駆動ト
ランジスタ701のゲート端子はスイッチング用トランジスタ703の第1の端子(ソー
ス端子又はドレイン端子)と、駆動トランジスタ701の第2端子(ソース端子又はドレ
イン端子)はスイッチング用トランジスタ703の第2の端子(ソース端子又はドレイン
端子)と接続されている。よって、走査線707にHレベルの信号を入力し、スイッチン
グ用トランジスタ703がオンしているときには駆動トランジスタ701のゲート端子と
第2端子(ソース端子又はドレイン端子)は導通する。そして、走査線707にLレベル
の信号を入力し、スイッチング用トランジスタ703がオフすると、駆動トランジスタ7
01のゲート端子と第2端子(ソース端子又はドレイン端子)は非導通となり、その瞬間
の駆動トランジスタ701のゲート端子(若しくは第2端子)と信号線706との電位差
(電圧)を容量素子702は保持することができる。なお、発光素子704の陽極(An
ode)708はVddの電位が設定されている。なお、Vddとは、画素の発光期間に
電位供給線705に設定される低電源電位Vssを基準として、Vdd>Vssを満たす
電位である。

0140

よって、スイッチング用トランジスタ703は図4の画素のスイッチ403と同様の機能
を果たす。また、駆動トランジスタ701、容量素子702、スイッチング用トランジス
タ703、発光素子704、電位供給線(Illumination line)705
、信号線(Data line)706、走査線(Reset line)707は、そ
れぞれ図4の画素の駆動トランジスタ401、容量素子402、スイッチ403、発光素
子404、電位供給線(Illumination line)405、信号線(Dat
a line)406、走査線(Reset line)407に相当する。よって、図
7の画素の動作は図4の画素の動作と同様であるので、ここでは説明を省略する。

0141

なお、容量素子702は、書き込み期間において保持した電位差を、発光期間中保持し続
けなければならない。そのため、スイッチング用トランジスタ703のリーク電流(リー
ク電流とは、トランジスタがオフしているときにソースドレイン間に流れてしまうオフ電
流、及びゲートとソース又はドレイン間に流れてしまうゲートリーク電流をいう)や駆動
トランジスタ701のゲートリーク電流を低減しなければならない。

0142

よって、スイッチング用トランジスタ703としては、図7に示すようにNチャネル型の
トランジスタを用いると良い。Nチャネル型トランジスタは、低濃度不純物領域(Lig
htly Doped Drains:LDD領域ともいう)を容易に形成することがで
き、オフ電流の低減を図ることができるからである。

0143

また、駆動トランジスタ701及びスイッチング用トランジスタ703のゲート絶縁膜の
材料や膜厚を適宜選択し、ゲートリーク電流を低減させることが望ましい。さらに、ゲー
ト電極をマルチゲート構造にすることによっても、ゲートリーク電流を低減することがで
きる。

0144

なお、一般にPチャネル型トランジスタよりもNチャネル型トランジスタの方が移動度μ
が大きい。よって、同じ電流を流すとすると、トランジスタサイズを小さくすることがで
きる。よって、図7のような画素構成とすることで画素の開口率が向上する。

0145

また、図7のような構成とすれば、画素部全体若しくは周辺駆動回路まで含めてNチャネ
ル型のトランジスタのみで構成される回路を提供することができるため、工程数の削減さ
れた低コストの単極性の表示パネルを提供することができる。

0146

また、表示パネルの有する回路に用いる薄膜トランジスタをNチャネル型のトランジスタ
のみで構成することができることから、そのトランジスタの半導体層アモルファス半導
体やセミアモルファス半導体(若しくは微結晶半導体ともいう)などの非晶質半導体を用
いることができる。例えば、アモルファス半導体として、アモルファスシリコン(a−S
i:H)が挙げられる。よって、さらなる工程数の削減を図ることが可能である。

0147

また、図4の画素のスイッチ403にスイッチング用トランジスタとしてNチャネル型ト
ランジスタを適用すると、図4に示す、電位供給線405に相当する配線を省略すること
ができる。そのような構成について図10を用いて説明する。

0148

画素は駆動トランジスタ1001と、容量素子1002と、スイッチング用トランジスタ
1003と、発光素子1004と、信号線(Data line)1006と、走査線(
Reset line)1007とを有している。なお、駆動トランジスタ1001及び
スイッチング用トランジスタ1003にはNチャネル型トランジスタを用いている。

0149

i+1行目の画素の駆動トランジスタ1001の第1端子(ソース端子又はドレイン端子
)はi行目の画素の走査線1007と接続され、ゲート端子は容量素子1002を介して
信号線1006と接続され、第2端子(ソース端子又はドレイン端子)は発光素子100
4の陰極と接続されている。また、駆動トランジスタ1001のゲート端子はスイッチン
グ用トランジスタ1003の第1の端子(ソース端子又はドレイン端子)と、駆動トラン
ジスタ1001の第2端子(ソース端子又はドレイン端子)はスイッチング用トランジス
タ1003の第2端子(ソース端子又はドレイン端子)と接続されている。よって、走査
線1003にHレベルの信号が入力され、スイッチング用トランジスタ1003がオンし
ているときには駆動トランジスタ1001のゲート端子と第2端子(ソース端子又はドレ
イン端子)は導通する。そして、走査線1003にLレベルの信号が入力され、スイッチ
ング用トランジスタ1003がオフすると、駆動トランジスタ1001のゲート端子と第
2端子(ソース端子又はドレイン端子)は非導通となり、その瞬間の駆動トランジスタ1
001のゲート端子(若しくはドレイン端子)と信号線1006との電位差(電圧)を容
量素子1002は保持することができる。なお、発光素子1004の陽極(Anode)
1005はVddの電位が設定されている。なお、Vddとは、画素の発光期間に駆動ト
ランジスタ1001の第1端子(ソース端子又はドレイン端子)に設定する低電源電位V
ssを基準として、Vdd>Vssを満たす電位である。

0150

図10の画素構成を有する表示装置のタイミングチャートを図11に示す。それぞれの画
素の行の走査線1007は書き込み時間にLレベルからHレベルに立ち上がり、書き込み
時間が終わるとHレベルからLレベルに立ち下がる。i行目の画素は期間Ti、i+1行
目の画素は期間Ti+1がそれぞれの書き込み時間であり、この期間の走査線1007の
信号はHレベルである。

0151

よって、発光期間において走査線1007の信号はLレベルであるので、走査線1007
に信号を出力する回路の電流供給能力を高くすれば発光素子1004に印加する電圧を設
定する電位供給線として走査線1007を用いることができる。なお、図10の構成では
電位供給線として隣の行の走査線1007を用いているが、他の行の走査線1007であ
ればこれに限られない。

0152

なお、図10の構成では、書き込み期間において、他の行の画素の書き込み時間の間も発
光素子1004が発光してしまうことがあるため、陽極1005(Anode)の電位を
発光期間より低めに設定すると良い。より好ましくは実施の形態1で説明したように、画
素へ信号を書き込む際、駆動トランジスタ1001のゲートソース間電圧Vgsがしきい
値電圧となるようにすると良い。つまり、このとき発光素子1004に印加される電圧が
発光素子1004の順方向しきい値電圧VEL以下となるように陽極1005(Anod
e)の電位を設定するとよい。

0153

図10のような構成とすれば、配線の数を減らすことができ、さらなる開口率の上昇を図
ることができる。

0154

なお、もちろん、図4のスイッチ403としてPチャネル型のトランジスタを適用するこ
ともできる。

0155

(実施の形態4)
本実施の形態では、実施の形態1で示した画素構成において、さらに発光素子の信頼性を
向上させる駆動方法と、実施の形態1で示した画素構成よりもさらに発光素子の信頼性の
向上する画素構成及びその駆動方法について説明する。

0156

まず、実施の形態1の図1で示した画素構成を用いて、本実施の形態による駆動方法を説
明する。

0157

本実施の形態においては、1フレーム期間に順方向バイアス期間(書き込み期間及び発光
期間)と逆方向バイアス期間とを有する。順方向バイアス期間の書き込み期間及び発光期
間においては、実施の形態1で示した動作と同様であるので説明は省略する。

0158

逆方向バイアス期間には、図51に示すように発光期間に電位供給線(Illumina
tion line)105に設定する電位Vddと陰極(Cathode)108に設
定する電位Vssを逆にする。つまり、逆方向バイアス期間には電位供給線(Illum
ination line)105に低電源電位Vssを設定し、陰極(Cathode
)108には電源電位Vddを設定する。そして、スイッチ103をオフにする。すると
、駆動トランジスタ101の第1端子及び第2端子はソース端子とドレイン端子が順方向
バイアス期間とは逆になる。つまり、順方向バイアス期間のときには、駆動トランジスタ
101の第1端子はソース端子、第2端子はドレイン端子として機能するが、逆方向バイ
アス期間のときには、駆動トランジスタ101の第1端子がドレイン端子、第2端子がソ
ース端子として機能する。また、発光素子105の陽極又は陰極として機能していた電極
も逆になる。また、このとき、信号線106には駆動トランジスタ101が十分にオンす
るように電位を設定する。

0159

なお、逆方向バイアス期間の初めに駆動トランジスタ101のゲート端子の電位を設定し
てもよい。つまり、図52に示すように、逆方向バイアス期間の初めに、ゲート電位設定
期間Trを設ける。このとき、走査線107(Reset line)にHレベルの信号
を設定し、スイッチ103をオンにする。そして、電位供給線105(Illumina
tion line)の電位はHレベル(Vdd)に設定し、信号線106にはHレベル
(ここでのHレベルとは三角波電位の最低電位より高い電位を示し、より好ましくは三角
波電位中間電位より高い電位である)の電位を設定しておく。すると、駆動トランジス
タ101のオンオフを制御するのに必要なゲート端子の電位と信号線106のHレベルの
電位との電位差が容量素子102に保持される。

0160

逆方向バイアス期間において、ゲート電位設定期間Trが終了すると、走査線107の電
位がLレベルになり、スイッチ103はオフする。そして、信号線106の電位がHレベ
ルからLレベル(ここでのLレベルとは信号線106に設定するHレベルの電位より低い
電位であり、より好ましくは三角波電位の中間の電位より低い電位である)にする。する
と、容量素子102が電位差を保持したまま、信号線106の電位が低くなる。よって、
逆方向バイアス期間における信号線106に設定するHレベルとLレベルの信号の電位を
適宜設定することにより、駆動トランジスタ101を十分にオンすることができる。

0161

したがって、駆動トランジスタ101がオンし、発光素子104には、順方向バイアス期
間とは逆の電圧を印加することができる。

0162

このように、逆方向バイアス期間において、順方向バイアス期間とは逆方向の電圧を発光
素子104に印加しても、正常な発光素子104には電流は流れない(若しくは流れたと
しても微少な電流である)。一方、発光素子104に短絡箇所が有る場合には、その短絡
箇所に電流が流れる。そして、短絡箇所を絶縁化する。よって、逆方向バイアス期間には
、この短絡箇所を絶縁するのに十分な電流を流すように逆方向の電圧を発光素子104に
印加する。

0163

よって、上述したように、逆方向バイアス期間において、電位供給線105に設定する電
位はVssに限られない。また、陰極108に設定する電位もVddに限られない。つま
り、逆方向バイアス期間に発光素子104の短絡箇所を絶縁するのに十分な電流を流せれ
ば良い。

0164

このように、発光素子104の短絡箇所を絶縁することにより、画素の表示不良を改善す
ることができる。また、発光素子104の寿命延ばすことが可能となる。

0165

また、実施の形態1の図1とは異なる画素構成により、発光素子の信頼性を高くする画素
について図53を用いて説明する。なお、本構成においても順方向バイアス期間(書き込
み期間及び発光期間)と逆方向バイアス期間を有する。

0166

画素は駆動トランジスタ5301と、容量素子5302と、スイッチ5303と、発光素
子5304と、電位供給線(Illumination line)5305と、信号線
(Data line)5306と、走査線(Reset line)5307と、逆バ
イアス用スイッチ5309と、配線5310とを有している。なお、駆動トランジスタ5
301にはPチャネル型トランジスタを用いている。

0167

駆動トランジスタ5301の第1端子(ソース端子又はドレイン端子)は電位供給線53
05と接続され、ゲート端子は容量素子5302を介して信号線5306と接続され、第
2端子(ソース端子又はドレイン端子)は発光素子5304の陽極(画素電極)と接続さ
れている。また、駆動トランジスタ5301のゲート端子と第2端子(ソース端子又はド
レイン端子)はスイッチ5303を介して接続されている。よって、スイッチ5303が
オンしているときには駆動トランジスタ5301のゲート端子と第2端子(ソース端子又
はドレイン端子)は導通する。そして、スイッチ5303がオフすると、駆動トランジス
タ5301のゲート端子と第2端子(ソース端子又はドレイン端子)は非導通となり、そ
の瞬間の駆動トランジスタ5301のゲート端子(若しくは第2端子)と信号線5306
との電位差(電圧)を容量素子5302は保持することができる。なお、発光素子530
4の陰極(Cathode)5308はVssの電位が設定されている。なお、Vssと
は、画素の発光期間に電位供給線5305に設定される電源電位Vddを基準として、V
ss<Vddを満たす電位である。例えば、Vss=GND(グラウンド電位)としても
良い。また、発光素子5304の陽極は逆バイアス用スイッチ5309を介してVss3
の電位が設定された配線5310と接続されている。なお、Vss3はVss3<Vss
を満たす電位であり、逆方向バイアス期間に逆バイアス用スイッチ5309がオンすると
発光素子5304には、順方向バイアス期間とは逆の方向に電圧が印加される。よって、
このとき、発光素子5304の陽極と陰極の電位の高低が逆になる。

0168

次に、図53の画素構成の動作原理について詳しく説明する。

0169

画素への信号書き込み期間には、逆バイアス用スイッチ5309はオフにし、信号線53
06にはアナログ信号電位が設定される。このアナログ信号電位がビデオ信号に相当する
。そして、画素へビデオ信号を書き込む際には、走査線5307に信号を入力してスイッ
チ5303をオンさせ、且つ電位供給線5305の電位を電源電位Vddにし、駆動トラ
ンジスタ5301の第1端子に電源電位Vddを設定する。すると、駆動トランジスタ5
301及び発光素子5304に電流が流れ、容量素子5302には電荷の蓄積又は放電が
行われる。

0170

なお、このとき逆バイアス用スイッチ5309をオンにしてもよい。すると、書き込みの
際に発光素子5304へ電流を流さなくすることができる。

0171

このとき、駆動トランジスタ5301の第1端子はソース端子となり、第2端子はドレイ
ン端子となっている。そして、スイッチ5303がオンになっている状態で駆動トランジ
スタ5301に流れる電流が増加すると、発光素子5304に流れる電流も大きくなるた
め、発光素子5304での電圧降下は大きくなり、発光素子5304の電極間の電位差は
大きくなる。つまり、発光素子5304の陽極の電位は電位供給線5305の電位に近づ
く。すると、駆動トランジスタ5301のゲート端子の電位も電位供給線5305の電位
に近づくため、駆動トランジスタ5301のゲート端子とソース端子の電位差が小さくな
り、駆動トランジスタ5301に流れる電流は減少する。一方、発光素子5304に流れ
る電流が小さくなると、発光素子5304での電圧降下は小さくなり、発光素子5304
の電極間の電位差は小さくなる。つまり、発光素子5304の陽極の電位は陰極5308
の電位に近づく。すると、駆動トランジスタ5301のゲート端子も陰極5308の電位
に近づくため、駆動トランジスタ5301のゲート端子とソース端子の電位差が大きくな
り、駆動トランジスタ5301に流れる電流が増加する。こうして、駆動トランジスタ5
301のゲート端子は駆動トランジスタ5301に一定の電流が流れるような電位に落ち
着く。そして、そのときの駆動トランジスタ5301のゲート端子の電位と信号線530
6の電位との電位差分の電荷が容量素子5302に蓄積される。

0172

こうしてこの画素へビデオ信号の書き込みが終了する。

0173

このように駆動トランジスタ5301及び発光素子5304に流れる電流が一定となり、
定常状態となったところで、スイッチ5303をオフさせる。すると、容量素子5302
は、スイッチ5303がオフした瞬間の信号線5306の電位と駆動トランジスタ530
1のゲート端子(若しくはドレイン端子)との電位差Vp(電圧)を保持する。

0174

画素へのビデオ信号の書き込み終了後、電位供給線5305に設定する電位を、駆動トラ
ンジスタ5301がオンしたとしても、発光素子5304に印加される電圧が発光素子5
304のしきい値電圧VEL以下となるようにする。例えば、電位供給線5305の電位
は、発光素子5304の陰極5308の電位Vssと同じ電位、或いはそれ以下にしても
良い。なお、この電位を電位供給線5305に設定するタイミングはスイッチ5303を
オフにするタイミングと同時か、それよりも後にする。

0175

なお、画素にビデオ信号が書き込まれ、駆動トランジスタ5301の第1端子に接続され
た電位供給線5305に電源電位Vddが設定されているときには、その画素にビデオ信
号が書き込まれた際に信号線5306に設定されたアナログ信号電位を基準にして、信号
線5306の電位の変動に従って駆動トランジスタ5301のオンオフが制御されるよう
になる。つまり、信号線5306の電位が、画素への信号書き込み期間に画素にビデオ信
号が書き込まれた際のアナログ信号電位以上のときには駆動トランジスタ5301はオフ
し、画素にビデオ信号が書き込まれた際のアナログ信号電位より低くなると駆動トランジ
スタ5301はオンする。

0176

なぜなら、画素にビデオ信号が書き込まれると、容量素子5302が電位差(Vp)を保
持するため、信号線5306の電位が、画素にビデオ信号が書き込まれた際のアナログ信
号電位以上のときには、駆動トランジスタ5301のゲート端子の電位も、画素にビデオ
信号が書き込まれた際のゲート端子の電位以上となり、駆動トランジスタ5301はオフ
する。一方、信号線5306の電位が、画素への信号書き込み期間に画素にビデオ信号が
書き込まれた際のアナログ信号電位より低くなると、駆動トランジスタ5301のゲート
端子の電位も、画素にビデオ信号が書き込まれた際のゲート端子の電位より低くなるため
駆動トランジスタ5301はオンする。

0177

したがって、画素の発光期間には、逆バイアス用スイッチ5309をオフにしたまま、駆
動トランジスタ5301の第1端子が接続された電位供給線5305にVddを設定し、
スイッチ5303をオフにした状態で、信号線5306に設定する電位をアナログ的に変
化させることで、駆動トランジスタ5301のオンオフを制御する。つまり、発光素子5
304に電流が流れている時間をアナログ的に制御して階調を表現することができる。

0178

画素の発光期間において、信号線5306に設定する電位について説明する。信号線53
06に設定する電位は周期的に変化する波形のアナログ電位を用いることができる。

0179

例えば、発光期間には、信号線5306に設定する電位は、実施の形態1で示したように
、波形4301、波形4302、波形4303、波形4304、波形4305、波形43
06若しくは波形4307、又はこれらを複数連続して設定しても良い。

0180

これらの波形を連続して設定することにより、発光時間を1フレーム内で分散させること
ができる。その結果、フレーム周波数が見かけ上は向上したようになり、画面のちらつき
を防止することができる。

0181

そして、逆方向バイアス期間には、スイッチ5303をオフにし、電位供給線5305を
Lレベルにして駆動トランジスタ5301をオフする。そして、逆バイアス用スイッチ5
309をオンにする。

0182

すると、順方向バイアス期間(書き込み期間及び発光期間のことをいう)において、発光
素子5304の陽極として機能していた電極は配線5310と接続される。よって、順方
向バイアス期間において発光素子5304の陽極や陰極として機能していたそれぞれの電
極に設定される電位の高低が、逆方向バイアス期間には逆になる。つまり、逆方向バイア
ス期間においては、発光素子5304に順方向バイアス期間とは逆方向の電圧を印加する

0183

このように、逆方向バイアス期間において、順方向バイス期間とは逆方向の電圧を発光素
子5304に印加しても、正常な発光素子5304には電流は流れない。一方、発光素子
5304に短絡箇所が有る場合には、その短絡箇所に電流が流れる。そして、短絡箇所を
絶縁化する。よって、逆方向バイアス期間には、この短絡箇所を絶縁するのに十分な電流
を流すように逆方向の電圧を発光素子5304に印加する。

0184

このように、発光素子5304の短絡箇所を絶縁することにより、画素の表示不良を改善
することができる。また、発光素子5304の寿命を延ばすことが可能となる。

0185

なお、図52に示すように陰極(Cathode)5308の電位を順方向バイアス期間
よりも逆方向バイアス期間は高くするとよい。こうすることで、発光素子5304の短絡
箇所を絶縁するために十分な電流を得るための電圧を設定しやすくなる。

0186

(実施の形態5)
本実施の形態では、画素毎の書き込み時間を長くすることができる画素構成を有する表示
装置について説明する。

0187

図12に示す表示装置は電位供給線駆動回路1201、信号線駆動回路1202、走査線
駆動回路1203、画素部1204を有し、画素部1204は複数の画素1205を備え
ている。行方向に配置された電位供給線(Illumination line)I1〜
Imと列方向に配置された信号線(Data line)Da1〜Dan及びDb1〜D
bnに対応して画素1205がマトリクスに配置されている。行方向に配置された走査線
(Reset line)R1〜Rm/2は二行分の画素のスイッチのオンオフを制御す
る配線として共有されている。

0188

例えば、(m−1)行の画素1205のそれぞれは駆動トランジスタ1206と、容量素
子1207と、スイッチ1208と、発光素子1209と、電位供給線Im−1と、それ
ぞれぞれの信号線(Da1〜Dan)と、走査線Rm/2とを有している。なお、駆動ト
ランジスタ1206にはPチャネル型トランジスタを用いている。なお、画素1205は
画素部1204に複数配置された画素の一画素を示している。

0189

駆動トランジスタ1206の第1端子(ソース端子又はドレイン端子)は電位供給線Im
−1と接続され、ゲート端子は容量素子1207を介してそれぞれの信号線(Da1〜D
an)と接続され、第2端子は発光素子1209の陽極(画素電極)と接続されている。
また、駆動トランジスタ1206のゲート端子と第2端子(ソース端子又はドレイン端子
)はスイッチ1208を介して接続されている。よって、走査線Rm/2に信号が入力さ
れ、スイッチ1208がオンしているときには駆動トランジスタ1206のゲート端子と
第2端子(ソース端子又はドレイン端子)は導通し、スイッチ1208がオフすると、駆
動トランジスタ1206のゲート端子と第2端子(ソース端子又はドレイン端子)は非導
通となり、その瞬間の駆動トランジスタ1206のゲート端子(若しくはドレイン端子)
と信号線(Da1〜Dan)との電位差(電圧)を容量素子1207は保持することがで
きる。また、発光素子1209の陰極(Catode)1210はVssの電位が設定さ
れている。なお、Vssとは、画素の発光期間に電位供給線I1〜Imに設定される電源
電位Vddを基準として、Vss<Vddを満たす電位である。例えば、Vss=GND
(グラウンド電位)としても良い。

0190

つまり、m−1行目のそれぞれの画素1205のスイッチ1208は走査線Rm/2に設
定される信号によってオンオフが制御される。また、m行目のそれぞれの画素1205の
スイッチ1208も同様に走査線Rm/2に設定される信号によってオンオフが制御され
る。そして、m行目の画素1205のそれぞれの駆動トランジスタ1206のゲート端子
は信号線(Db1〜Dbn)のそれぞれに容量素子1207を介して接続されている。

0191

よって、走査線Rm/2に設定される信号によって、m−1行目の画素と、m行目の画素
が同時に書き込み時間となる。そして、m−1行目のそれぞれの画素はそれぞれの信号線
(Da1〜Dan)からアナログ信号電位が設定されビデオ信号の書き込みが行われる。
そして、m行目の画素はそれぞれの信号線(Db1〜Dbn)からアナログ信号電位が設
定され、ビデオ信号の書き込みが行われる。

0192

m−1行目の画素とm行目の画素を例に説明したが、他の行も同様に1つの走査線Ri(
R1〜Rm/2のうちいずれか一)により二行分の画素が選択され、同時に書き込み時間
となる。よって、図2に示す表示装置と解像度が同じ表示装置であれば、画素の書き込み
時間を2倍にすることができる。

0193

なお、図12においては、2行分の画素を同時に書き込むことができる構成について示し
たが、2行に限らず、複数行の画素において走査線を共通とし、その共通とした行数分の
走査線を設けることで、適宜書き込み時間を長くすることもできる。

0194

したがって、従来の構成では高解像度になるに従って書き込み時間は減少するが、本実施
の形態のような表示装置とすることで、十分な書き込み時間を確保することが可能である

0195

また、本実施の形態に示した表示装置は書き込み時間を長くすることができることから、
動作周波数を低くすることができ、低消費電力化を図ることができる。

0196

なお、図12に示す表示装置の構成はこれに限定されない。例えば、本構成の表示装置の
画素1205には、図4図6図7などの画素を適用することもできる。

0197

(実施の形態6)
本実施の形態では、本発明の画素構成を有するフルカラー表示の好適な表示装置の構成に
ついて説明する。

0198

実施の形態1で示したように、フルカラー表示の場合には、電位供給線(Illumin
ation line)を画素の色毎に設け、それぞれの電位供給線の信号レベルの電位
を色毎に設定することで、発光素子の輝度を色毎にそれぞれ調整することができるので、
発光素子が色毎に異なる輝度特性であっても、色合いを調整することができる。例えば、
図48で示したような画素を有する場合には、Rの画素の発光素子の陽極に電位を設定す
るIri、Gの画素の発光素子の陽極に電位を設定するIgi、Bの画素の発光素子の陽
極に電位を設定するIbiに入力するHレベルの電位をそれぞれの色毎の輝度特性に応じ
て定めることができる。

0199

しかし、RGBの色要素からなるフルカラー表示の場合にはそれぞれの行の画素に3本の
配線が必要になり、RGBWからなるフルカラー表示の場合には4本の配線が必要である

0200

本実施の形態では、さらに画素の開口率が高く、2以上の色要素からなり、きれいなフル
カラー表示が可能な表示装置について以下に説明する。

0201

第1の構成として、例えば、画素の発光素子に白色(W)の発光素子を適用して、カラー
フィルターを用いてフルカラー表示を行うことにより、画素の色毎から得られる輝度を概
ね等しくすることができる。

0202

第2の構成として、図58に本実施の形態の表示装置の模式図を示す。なお、図58では
一例としてRGBのそれぞれの発光素子を用いたそれぞれの色の画素からなるフルカラー
表示装置の模式図を示している。表示装置は、三角波電位生成回路5801R、5801
G、5801B、切り替え回路5802、画素部5803を有する。画素部5803には
、複数の画素5804がマトリクスに配置されている。Rの画素列へは信号線Drから、
Gの画素列へは信号線Dgから、Bの画素列へは信号線Dbから信号が入力される。

0203

また、三角波電位生成回路5801Rは、Rの画素列の三角波電位を生成する。また、三
角波電位生成回路5801Gは、Gの画素列、三角波電位生成回路5801Bは、Bの画
素列の三角波電位を生成する。

0204

画素の信号書き込み期間には、切り替え回路5802により、ビデオ信号(Analog
video data)が入力される端子とそれぞれの信号線Dr、Dg、Dbを接続
する。そして、発光期間になると、切り替え回路5802は、三角波電位生成回路580
1Rにより三角波が入力される端子と信号線Dr、三角波電位生成回路5801Gにより
三角波が入力される端子と信号線Dg、三角波電位生成回路5801Bにより三角波が入
力される端子と信号線Dbとを接続する。

0205

こうして、色毎の画素によって、別々の三角波を設定することができる。したがって、色
毎の発光素子の輝度特性に応じて、発光時間を制御することができるためきれいな表示の
フルカラー表示を行うことができる。また、画素5804内に画素の色毎に配線を設ける
必要がないため開口率も高くすることができる。

0206

なお、画素5804は図1の画素構成を適用しているがこれに限定されない。画素への信
号書き込み期間に入力するビデオ信号の電位より発光期間に入力する三角波電位が高いか
低いかで画素の点灯時間を制御することが可能な画素構成であればよい。よって、実施の
形態1乃至5で示した画素を適宜適用することが可能であるし、例えば以下に示す図66
図78の画素構成を適用することもできる。

0207

図66の画素は、トランジスタ6601と、容量素子6602と、トランジスタ6603
と、トランジスタ6604と、トランジスタ6605と、容量素子6606と、発光素子
6607と、信号線6608と、走査線6609と、電源線6610とを有している。

0208

トランジスタ6601は、第1端子(ソース端子又はドレイン端子)が発光素子6607
の画素電極に接続され、第2端子(ソース端子又はドレイン端子)が電源線6610に接
続されている。また、トランジスタ6601のゲート端子は容量素子6602を介して配
線6613に接続されている。また、トランジスタ6603は、第1端子(ソース端子又
はドレイン端子)がトランジスタ6601のゲート端子に接続され、第2端子(ソース端
子又はドレイン端子)とゲート端子が配線6612に接続されている。また、トランジス
タ6604は、第1端子(ソース端子又はドレイン端子)がトランジスタ6601のゲー
ト端子に接続され、第2端子(ソース端子又はドレイン端子)が配線6612に接続され
、ゲート端子が容量素子6606を介して信号線6608に接続されている。また、トラ
ンジスタ6605は、ゲート端子が走査線6609に接続され、第1端子(ソース端子又
はドレイン端子)がトランジスタ6601のゲート端子に接続され、第2端子がトランジ
スタ6604のゲート端子に接続されている。なお、配線6613及び対向電極6611
には所定の電位が供給されている。

0209

画素の動作について簡単に説明する。まず、配線6612をLレベルからHレベルの電位
にする。すると、配線6612からトランジスタ6603に電流が流れる。また、走査線
6609の電位をLレベルからHレベルにしてトランジスタ6605をオンにする。こう
して、トランジスタ6604のゲート端子はトランジスタ6604が十分にオンする電位
となり、その電位は容量素子6606の一方の電極にも印加されている。その後配線66
12の電位をHレベルからLレベルにすると、容量素子6606に蓄積された電荷がトラ
ンジスタ6604を介して配線6612に流れ、トランジスタ6604はしきい値電圧と
なる。そして、容量素子6606の一方の電極の電位はそのときのトランジスタ6604
のゲート電位となる。このとき、信号線6608にビデオ信号に相当するアナログ電位を
供給しておく。すると、容量素子6606には、トランジスタ6604がしきい値電圧と
なるゲート電位と、ビデオ信号に相当するアナログ信号電位との電位差分の電荷が保持さ
れる。そして、走査線6609の電位をHレベルからLレベルにすることにより、この電
位差を容量素子6606で保持する。

0210

その後発光期間に配線6612の電位をLレベルからHレベルにする。すると、トランジ
スタ6603に電流が流れ、トランジスタ6601が十分にオンする電位がトランジスタ
6601のゲート端子に入力される。そして、その電位が容量素子6602の一方の電極
にも印加される。こうして、トランジスタ6601及び発光素子6607に電流が流れる
。そして、配線6612の電位をHレベルからLレベルにして、信号線6608に、ビデ
オ信号に相当するアナログ信号電位のとりうる範囲の最低電位から最高電位へ連続的に変
化する電位、若しくは最高電位から最低電位へ連続的に変化する電位、又は最低電位と最
高電位との間をくり返し連続的に変化する電位を入力する。すると、発光期間に信号線6
608に連続的に供給される電位が書き込み期間に画素へ書き込まれたビデオ信号に相当
するアナログ信号電位よりも高くなると、トランジスタ6604がオンする。そのため、
容量素子6602に蓄積された電荷がトランジスタ6604を介して配線6612に放電
する。こうしてトランジスタ6601はオフする。よって、発光期間のうち任意の時間だ
け発光素子6607を発光させることができるので階調表示を行うことができる。

0211

図67の画素は、駆動トランジスタ(第1のトランジスタ)6701と、相補用トランジ
スタ(第2のトランジスタ)6702と、容量素子6703と、スイッチ6704と、発
光素子6705と、走査線6706と、信号線6707と、電源線6708とを有してい
る。なお、駆動トランジスタ6701にはPチャネル型トランジスタ、相補用トランジス
タ6702にはNチャネル型トランジスタを用いている。

0212

駆動トランジスタ6701は、第1端子(ソース端子又はドレイン端子)が電源線670
8と接続され、第2端子(ソース端子又はドレイン端子)が相補用トランジスタ6702
の第2端子(ソース端子又はドレイン端子)と接続され、ゲート端子が相補用トランジス
タ6702のゲート端子と接続されている。さらに、駆動トランジスタ6701及び相補
用トランジスタ6702のゲート端子は、容量素子6703を介して信号線6707に接
続されると共に、スイッチ6704を介して駆動トランジスタ6701及び相補用トラン
ジスタ6702の第2端子(ソース端子又はドレイン端子)と接続されている。つまり、
スイッチ6704をオンオフすることで、駆動トランジスタ6701及び相補用トランジ
スタ6702のゲート端子と第2端子(ソース端子又はドレイン端子)とを導通又は非導
通にすることができる。そして、走査線6706に信号を入力することによりスイッチ6
704のオンオフを制御する。また、駆動トランジスタ6701及び相補用トランジスタ
6702の第2端子(ソース端子又はドレイン端子)は、発光素子6705の画素電極と
接続されている。そして、発光素子6705の対向電極6709には低電源電位Vssが
供給されている。なお、Vssとは、電源線6708に供給される電源電位Vddを基準
として、Vss<Vddを満たす電位である。例えば、Vss=GND(グラウンド電位
)としても良い。また、相補用トランジスタ6702の第1端子は配線6712と接続さ
れている。この配線6712に供給する電位は、相補用トランジスタ6702がオンする
ときに、発光素子6705の画素電極に印加される。そしてこのとき発光素子6705が
非発光となるような電位であればなんでもよい。よって、Vssでもよい。

0213

次に、図67の画素構成の動作原理について詳しく説明する。

0214

画素への信号書き込み期間には、信号線6707にはアナログ信号電位が供給される。こ
のアナログ信号電位がビデオ信号に相当する。そして、画素へビデオ信号を書き込む際に
は、走査線6706にHレベルの信号を入力してスイッチ6704をオンさせる。なお、
駆動トランジスタ6701と相補用トランジスタ6702とはインバータとして動作する
。また、インバータとして動作しているときには、駆動トランジスタ6701及び相補用
トランジスタ6702のゲート端子の接続点がインバータの入力端子6710となり、駆
動トランジスタ6701及び相補用トランジスタ6702の第2端子の接続点がインバー
タの出力端子6711となる。また、インバータとして動作しているときには、駆動トラ
ンジスタ6701及び相補用トランジスタ6702は共に第1端子がソース端子、第2端
子がドレイン端子となる。

0215

このようにスイッチ6704がオンすると、インバータの入力端子6710は出力端子6
711と導通し、駆動トランジスタ6701、相補用トランジスタ6702、発光素子6
705に電流が流れ、容量素子6703では電荷の放電又は蓄積が行われる。

0216

こうして、インバータはオフセットキャンセルする。なお、オフセットキャンセルとは、
入力端子6710と出力端子6711を導通し、入力電位出力電位を等しくし、入力端
子6710をインバータの論理しきい値電位Vinvにすることをいう。よって、この論
理しきい値Vinvは、理想的にはインバータの出力のLレベルとHレベルの中間の電位
である。

0217

なお、インバータの出力のHレベルの電位は電源線6708の電源電位Vddであり、イ
ンバータのLレベルの電位は配線6712に供給される電位である。また、インバータの
Hレベルの出力となる電源電位Vddと、インバータのLレベルの出力となる配線671
2に供給される電位は、対向電極6709の電位を基準に設定する。そして、インバータ
の出力がHレベルのときは、発光素子6705が発光し、インバータの出力がLレベルの
ときには非発光となるようにする。

0218

つまり、発光素子6705が発光し始めるときの電圧をVELとすると、インバータのL
レベルの電位(配線6712に供給される電位)はVss+VELよりも低くする必要が
ある。また、インバータのHレベルの電位は、Vss+VELよりも高くする必要がある

0219

なお、インバータのLレベルの電位が対向電極6709に供給される電位よりも低い電位
とすると、発光素子6705に逆バイアス状態の電圧が加わる。よって、発光素子670
5の劣化が抑制され、望ましい。

0220

なお、容量素子6703での電荷の放電又は蓄積は、もともと容量素子6703に蓄積さ
れていた電荷と、信号線6707に供給される電位との関係で決まる。そして、容量素子
6703での電荷の放電又は蓄積が完了すると、容量素子6703には信号線6707と
、論理しきい値Vinvとの電位差(電圧Vp)分の電荷が蓄積されていることになる。
そして、走査線6706の信号をLレベルにすることにより、スイッチ6704をオフに
し、容量素子6703で、この電圧Vpを保持する。

0221

なお、書き込み期間において、対向電極(Cathode)6709の電位をVss2に
設定しても良い。このVss2はVss<Vss2を満たす電位であり、インバータをオ
フセットキャンセルする際、発光素子6705に印加される電圧が発光素子6705の順
方向しきい値電圧VELより小さくなるように設定する。つまり、Vinv−Vss2<
VELとなるように設定する。こうすれば、書き込み期間において、発光素子6705が
発光してしまうことにより、表示不良が発生してしまうのを防ぐことができる。また、書
き込み期間において発光素子にほとんど電流が流れないようにすることができるため、消
費電力を低減することができる。

0222

また、Vss2を大きくして、発光素子6705に逆バイアスの電圧が加わるようにして
もよい。逆バイアス電圧を加えることにより、発光素子6705の信頼性を向上させたり
、発光素子6705の中で不具合のある部分を焼き切ったりすることができる。

0223

なお、対向電極6709に電流が流れないようにすればよいので、別の方法を用いること
もできる。例えば、対向電極6709をフローティング状態にしてもよい。その結果、発
光素子6705には電流は流れない。あるいは、電源線6708からトランジスタ670
1を介して発光素子6705の画素電極までの間にスイッチを設けてもよい。このスイッ
チを制御することにより、発光素子6705に電流が流れないようにすることができる。
つまり、図68(a)に示すようにトランジスタ6701の第1端子と電源線6708と
の間にスイッチ6801を接続してもよい。また、図68(b)に示すようにノード67
11と発光素子6705の画素電極との間にスイッチ6802を接続してもよい。また、
トランジスタ6701の第2端子とノード6711との間にスイッチ6803を接続して
もよい。こうすることで画素への信号書き込み期間において、画素への信号書き込み後、
他の行の画素への信号書き込み時における発光素子6705の発光を防ぐことができる。

0224

こうしてこの画素へビデオ信号の書き込みが終了する。

0225

なお、画素にビデオ信号が書き込まれた後は、その画素にビデオ信号が書き込まれた際に
信号線6707に供給されたアナログ信号電位を基準にして、信号線6707の電位の変
動に従ってインバータの出力のレベルが制御されるようになる。つまり、信号線6707
の電位が、画素への信号書き込み期間に、画素にビデオ信号が書き込まれた際のアナログ
信号電位より高いときにはインバータの出力はLレベルとなり、画素にビデオ信号が書き
込まれた際のアナログ信号電位より低くなるとインバータの出力はHレベルとなる。

0226

なぜなら、画素にビデオ信号が書き込まれると、容量素子6703が電位差(Vp)を保
持するため、信号線6707の電位が、画素にビデオ信号が書き込まれた際のアナログ信
号電位より高いときには、インバータの入力端子6710の電位も、画素にビデオ信号が
書き込まれた際の入力端子6710の電位より高くなり、駆動トランジスタ6701はオ
フし、相補用トランジスタ6702はオンし、インバータの出力はLレベルとなる。一方
、信号線6707の電位が、画素への信号書き込み期間に画素にビデオ信号が書き込まれ
た際のアナログ信号電位より低くなると、インバータの入力端子6710の電位も、画素
にアナログ信号が書き込まれた際の入力端子6710の電位より低くなるため、駆動トラ
ンジスタ6701はオンし、相補用トランジスタ6702はオフし、駆動インバータの出
力はHレベルとなる。

0227

したがって、画素の発光期間には、信号線6707に供給する電位をアナログ的に変化さ
せることで、画素内のインバータの出力のレベルを制御する。こうして、発光素子670
5に電流が流れている時間をアナログ的に制御して階調を表現することができる。

0228

図69の画素は、駆動トランジスタ(第1のトランジスタ)6901と、相補用トランジ
スタ(第2のトランジスタ)6902と、容量素子6903と、スイッチ6904と、発
光素子6905と、走査線6906と、第1のスイッチ6907と、第2のスイッチ69
08と、第1の信号線6909と、第2の信号線6910と、電源線6911と、を有し
ている。なお、駆動トランジスタ6901にはPチャネル型トランジスタ、相補用トラン
ジスタ6902及びスイッチ6904にはNチャネル型トランジスタを用いている。

0229

駆動トランジスタ6901は、第1端子(ソース端子又はドレイン端子)が電源線691
1と接続され、第2端子(ソース端子又はドレイン端子)が相補用トランジスタ6902
の第2端子(ソース端子又はドレイン端子)と接続され、ゲート端子が相補用トランジス
タ6902のゲート端子と接続されている。さらに、駆動トランジスタ6901及び相補
用トランジスタ6902のゲート端子は、容量素子6903の一方の電極と接続されると
共に、スイッチ6904を介して駆動トランジスタ6901及び相補用トランジスタ69
02の第2端子(ソース端子又はドレイン端子)と接続されている。つまり、スイッチ6
904をオンオフすることで、駆動トランジスタ6901及び相補用トランジスタ690
2のゲート端子と第2端子(ソース端子又はドレイン端子)とを導通又は非導通にするこ
とができる。そして、走査線6906に信号を入力することによりスイッチ6904のオ
ンオフを制御する。なお、容量素子6903の他方の電極は第1のスイッチ6907を介
して第1の信号線6909と、第2のスイッチ6908を介して第2の信号線6910と
接続されている。また、駆動トランジスタ6901及び相補用トランジスタ6902の第
2端子(ソース端子又はドレイン端子)は、発光素子6905の画素電極と接続されてい
る。そして、発光素子6905の対向電極6912には低電源電位Vssが供給されてい
る。なお、Vssとは、電源線6911に供給される電源電位Vddを基準として、Vs
s<Vddを満たす電位である。例えば、Vss=GND(グラウンド電位)としても良
い。なお、電源線6911の電位はこれに限られない。画素の色毎に電源電位の値を変え
てもよい。つまり、RGBの色要素の画素からなるフルカラー表示の場合には、RGBの
画素毎に、RGBWの色要素の画素からなるフルカラー表示装置の場合には、RGBWの
画素毎に電源線の電位を供給すればよい。

0230

次に、図69の画素構成の動作原理について詳しく説明する。

0231

まず、画素への信号書き込み動作時には、第1のスイッチ6907をオンにし、第2のス
イッチ6908をオフにする。駆動トランジスタ6901と相補用トランジスタ6902
とはインバータとして機能する。よって、駆動トランジスタ6901及び相補用トランジ
スタ6902のゲート端子の接続点がインバータの入力端子6913となり、駆動トラン
ジスタ6901及び相補用トランジスタ6902の第2端子の接続点がインバータの出力
端子6914となる。

0232

また、走査線6906にはHレベルの信号が入力されスイッチ6904がオンする。よっ
て、インバータの入力端子6913と出力端子6914とが導通され、オフセットキャン
セルされる。つまり、インバータの入力端子6913はインバータの論理しきい値電位V
invとなっている。よって、このときインバータの入力端子6913はインバータの出
力のレベルを制御するために必要な電位となっている。

0233

そして、容量素子6903には、インバータの論理しきい値電位Vinvと、書き込み動
作時に第1の信号線6909に供給される電位Vaとの電位差分(電圧Vp)の電荷が蓄
積される。

0234

続いて、第1のスイッチ6907をオフにし、第2のスイッチ6908をオンにする。そ
して、走査線6906をLレベルにする。すると、スイッチ6904がオフし、容量素子
6903で電圧Vpが保持される。こうして、画素に第1の信号線6909からアナログ
信号が書き込まれる。

0235

なお、第2の信号線6910には三角波電位が供給されている。画素は第2の信号線69
10が、画素の信号書き込み動作時に第1の信号線6909に供給されたアナログ信号電
位より高い電位であるときには発光素子6905は非発光の状態を維持し、第2の信号線
6910が、画素の信号書き込み動作時に第1の信号線6909に供給されたアナログ信
号電位より低い電位の間は発光素子6905は発光する。よって、それぞれ画素への信号
書き込み期間にアナログ信号が書き込まれた際のアナログ信号電位にしたがって発光素子
6905の発光時間が制御される。こうして、アナログ時間階調表示が可能となる。

0236

図70の画素は、駆動トランジスタ(第2のトランジスタ)7001と、相補用トランジ
スタ(第3のトランジスタ)7002と、容量素子7003と、スイッチング用トランジ
スタ(第1のトランジスタ)7004と、発光素子7005と、走査線7006と、信号
線7007と、電源線7008とを有している。なお、駆動トランジスタ7001にはP
チャネル型トランジスタ、相補用トランジスタ7002及びスイッチング用トランジスタ
7004にはNチャネル型トランジスタを用いている。

0237

駆動トランジスタ7001は、第1端子(ソース端子又はドレイン端子)が電源線700
8と接続され、第2端子(ソース端子又はドレイン端子)が相補用トランジスタ7002
の第2端子(ソース端子又はドレイン端子)と接続され、ゲート端子が相補用トランジス
タ7002のゲート端子と接続されている。さらに、駆動トランジスタ7001及び相補
用トランジスタ7002のゲート端子は、容量素子7003を介して信号線7007に接
続されると共に、スイッチング用トランジスタ7004を介して駆動トランジスタ700
1及び相補用トランジスタ7002の第2端子(ソース端子又はドレイン端子)と接続さ
れている。つまり、スイッチング用トランジスタ7004は、第1端子(ソース端子又は
ドレイン端子)が駆動トランジスタ7001及び相補用トランジスタ7002の第2端子
(ソース端子又はドレイン端子)と接続され、第2端子(ソース端子又はドレイン端子)
が駆動トランジスタ7001及び相補用トランジスタ7002のゲート端子と接続されて
いるため、スイッチング用トランジスタ7004をオンオフすることで、駆動トランジス
タ7001及び相補用トランジスタ7002のゲート端子と第2端子(ソース端子又はド
レイン端子)とを導通又は非導通にすることができる。そして、スイッチング用トランジ
スタ7004のゲート端子が接続されている走査線7006に信号を入力することにより
スイッチング用トランジスタ7004のオンオフを制御する。また、駆動トランジスタ7
001及び相補用トランジスタ7002の第2端子(ソース端子又はドレイン端子)は、
発光素子7005の画素電極と接続されている。そして、発光素子7005の対向電極7
009には低電源電位Vssが供給されている。なお、Vssとは、電源線7008に供
給される電源電位Vddを基準として、Vss<Vddを満たす電位である。例えば、V
ss=GND(グラウンド電位)としても良い。

0238

さらに、相補用トランジスタ7002の第1端子は別の行の画素の走査線7006Aに接
続されている。ここで、駆動トランジスタ7001は発光素子7005を駆動するトラン
ジスタであり、相補用トランジスタ7002は駆動トランジスタ7001とは極性が反転
しているトランジスタである。つまり、この走査線7006Aの信号がLレベルのときに
駆動トランジスタ7001と相補用トランジスタ7002とが相補的にオンオフするイン
バータを構成している。

0239

次に、図70の画素構成の動作原理について詳しく説明する。

0240

画素への信号書き込み期間には、信号線7007にはアナログ信号電位が供給される。こ
のアナログ信号電位がビデオ信号に相当する。そして、画素へビデオ信号を書き込む際に
は、走査線7006にHレベルの信号を入力してスイッチング用トランジスタ7004を
オンさせる。なお、このとき、別の行の画素を選択する走査線7006AにはLレベルの
信号が供給されている。よって、画素へ信号を書き込む際には駆動トランジスタ7001
と相補用トランジスタ7002とはインバータとして動作することになる。なお、インバ
ータとして動作しているときには、駆動トランジスタ7001及び相補用トランジスタ7
002のゲート端子の接続点がインバータの入力端子7010となり、駆動トランジスタ
7001及び相補用トランジスタ7002の第2端子の接続点がインバータの出力端子7
011となる。また、インバータとして動作しているときには、駆動トランジスタ700
1及び相補用トランジスタ7002は共に第1端子がソース端子、第2端子がドレイン端
子となる。

0241

このようにスイッチング用トランジスタ7004がオンすると、インバータの入力端子7
010は出力端子7011と導通し、駆動トランジスタ7001、相補用トランジスタ7
002、発光素子7005に電流が流れ、容量素子7003では電荷の放電又は蓄積が行
われる。

0242

こうして、インバータはオフセットキャンセルする。なお、オフセットキャンセルとは、
入力端子7010と出力端子7011を導通し、入力電位と出力電位を等しくし、入力端
子7010をインバータの論理しきい値電位Vinvにすることをいう。よって、この論
理しきい値Vinvは、理想的にはインバータの出力のLレベルとHレベルの中間の電位
である。

0243

なお、インバータの出力のHレベルの電位は電源線7008の電源電位Vddであり、イ
ンバータのLレベルの電位は走査線7006Aに供給されるLレベルの電位である。また
、インバータのHレベルの出力となる電源電位Vddと、インバータのLレベルの出力と
なる走査線7006や走査線7006Aに供給される信号のLレベルの電位は、対向電極
7009の電位を基準に設定する。そして、インバータの出力がHレベルのときは、発光
素子7005が発光し、インバータの出力がLレベルのときには非発光となるようにする

0244

つまり、発光素子7005が発光し始めるときの電圧をVELとすると、インバータのL
レベルの電位(走査線7006や走査線7006Aに供給される信号のLレベルの電位)
はVss+VELよりも低くする必要がある。また、インバータのHレベルの電位は、V
ss+VELよりも高くする必要がある。

0245

なお、インバータのLレベルの電位が対向電極7009の電位よりも低い電位とすると、
発光素子7005に逆バイアス状態の電圧が加わる。よって、発光素子7005の劣化が
抑制され、望ましい。

0246

なお、容量素子7003での電荷の放電又は蓄積は、もともと容量素子7003に蓄積さ
れていた電荷と、信号線7007に供給される電位との関係で決まる。そして、容量素子
7003での電荷の放電又は蓄積が完了すると、容量素子7003には信号線7007と
、論理しきい値Vinvとの電位差(電圧Vp)分の電荷が蓄積されていることになる。
そして、走査線7006の信号をLレベルにすることにより、スイッチング用トランジス
タ7004をオフにし、容量素子7003で、この電圧Vpを保持する。

0247

なお、書き込み期間において、対向電極(Cathode)7009の電位をVss2に
設定しても良い。このVss2はVss<Vss2を満たす電位であり、インバータをオ
フセットキャンセルする際、発光素子7005に印加される電圧が発光素子7005の順
方向しきい値電圧VELより小さくなるように設定する。つまり、Vinv−Vss2<
VELとなるように設定する。こうすれば、書き込み期間において、発光素子7005が
発光してしまうことにより、表示不良が発生してしまうのを防ぐことができる。また、書
き込み期間において発光素子にほとんど電流が流れないようにすることができるため、消
費電力を低減することができる。

0248

また、Vss2を大きくして、発光素子7005に逆バイアスの電圧が加わるようにして
もよい。逆バイアス電圧を加えることにより、発光素子7005の信頼性を向上させたり
、発光素子7005の中で不具合のある部分を焼き切ったりすることができる。

0249

なお、対向電極7009に電流が流れないようにすればよいので、別の方法を用いること
もできる。例えば、対向電極7009をフローティング状態にしてもよい。その結果、発
光素子7005には電流は流れない。あるいは、電源線7008からトランジスタ700
1を介して発光素子7005の画素電極までの間にスイッチを設けてもよい。このスイッ
チを制御することにより、発光素子7005に電流が流れないようにすることができる。
つまり、図71に示すようにトランジスタ7001の第1端子と電源線7008との間に
スイッチ7101を接続してもよい。また、ノード7011と発光素子7005の画素電
極との間にスイッチを接続してもよい。また、トランジスタ7001の第2端子とノード
7011との間にスイッチを接続してもよい。こうすることで画素への信号書き込み期間
において、画素への信号書き込み後、他の行の画素への信号書き込み時における発光素子
7005の発光を防ぐことができる。

0250

こうしてこの画素へビデオ信号の書き込みが終了する。

0251

なお、画素にビデオ信号が書き込まれた後は、その画素にビデオ信号が書き込まれた際に
信号線7007に供給されたアナログ信号電位を基準にして、信号線7007の電位の変
動に従ってインバータの出力のレベルが制御されるようになる。つまり、信号線7007
の電位が、画素への信号書き込み期間に、画素にビデオ信号が書き込まれた際のアナログ
信号電位より高いときにはインバータの出力はLレベルとなり、画素にビデオ信号が書き
込まれた際のアナログ信号電位より低くなるとインバータの出力はHレベルとなる。

0252

なぜなら、画素にビデオ信号が書き込まれると、容量素子7003が電位差(Vp)を保
持するため、信号線7007の電位が、画素にビデオ信号が書き込まれた際のアナログ信
号電位より高いときには、インバータの入力端子7010の電位も、画素にビデオ信号が
書き込まれた際の入力端子7010の電位より高くなり、駆動トランジスタ7001はオ
フし、相補用トランジスタ7002はオンし、インバータの出力はLレベルとなる。一方
、信号線7007の電位が、画素への信号書き込み期間に画素にビデオ信号が書き込まれ
た際のアナログ信号電位より低くなると、インバータの入力端子7010の電位も、画素
にアナログ信号が書き込まれた際の入力端子7010の電位より低くなるため、駆動トラ
ンジスタ7001はオンし、相補用トランジスタ7002はオフし、駆動インバータの出
力はHレベルとなる。

0253

したがって、画素の発光期間には、走査線(走査線7006、走査線7006Aなど)を
Lレベルにした状態で、信号線7007に供給する電位をアナログ的に変化させることで
、画素内のインバータの出力のレベルを制御する。こうして、発光素子7005に電流が
流れている時間をアナログ的に制御して階調を表現することができる。

0254

また、相補用トランジスタの第1端子(ソース端子又はドレイン端子)を走査線7006
Aに接続したことにより配線数を減らすことができ、開口率が向上する。よって、発光素
子の信頼性の向上を図ることができる。また、歩留まりを向上させ、表示パネルのコス
の抑制を図ることができる。

0255

図72に示す画素は、駆動トランジスタ(第2のトランジスタ)7201と、相補用トラ
ンジスタ(第3のトランジスタ)7202と、容量素子7203と、スイッチング用トラ
ンジスタ(第1のトランジスタ)7204と、発光素子7205と、走査線7206と、
第1のスイッチ7207と、第2のスイッチ7208と、第1の信号線7209と、第2
の信号線7210と、電源線7211と、を有している。なお、駆動トランジスタ720
1にはPチャネル型トランジスタ、相補用トランジスタ7202及びスイッチング用トラ
ンジスタ7204にはNチャネル型トランジスタを用いている。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ