図面 (/)

技術 画像処理回路、電気光学装置、画像処理方法及び電子機器

出願人 セイコーエプソン株式会社
発明者 西田雅一
出願日 2013年9月25日 (5年9ヶ月経過) 出願番号 2013-197941
公開日 2015年4月9日 (4年3ヶ月経過) 公開番号 2015-064467
状態 特許登録済
技術分野 液晶表示装置の制御 液晶6(駆動) 陰極線管以外の表示装置の制御
主要キーワード 印加電圧差 上位回路 メモリーコントローラー 電圧ゼロ 相対透過率 振幅中心電圧 補正値演算 境界検出
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2015年4月9日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (13)

課題

ディスクリネーションの発生を抑え、階調差がある部分のコントラストの低下を防ぐ。

解決手段

印加電圧が第1閾値を下回る暗画素と第2閾値を上回る明画素とが隣合う場合、暗画素については補正前より印加電圧が高くなるように印加電圧を補正し、明画素については補正前より印加電圧が低くなるように印加電圧を補正する。暗画素と明画素との境界から暗画素側へ数えて2つ目の画素については、補正前より印加電圧が低くなるように印加電圧を補正し、暗画素と明画素との境界から明画素側へ数えて2つ目の画素については、補正前より印加電圧が高くなるように印加電圧を補正する。

概要

背景

液晶パネルにおいては、隣り合う画素間の電位差に起因して、隣合う画素間で横電界が発生し、横電界に起因した液晶配向不良(ディスクリネーション)が発生することがある。ディスクリネーションの発生は、液晶パネルの表示品位の低下の原因となるため、例えば特許文献1に開示されているように、ディスクリネーションの発生を抑える発明がなされている。

概要

ディスクリネーションの発生を抑え、階調差がある部分のコントラストの低下を防ぐ。印加電圧が第1閾値を下回る暗画素と第2閾値を上回る明画素とが隣合う場合、暗画素については補正前より印加電圧が高くなるように印加電圧を補正し、明画素については補正前より印加電圧が低くなるように印加電圧を補正する。暗画素と明画素との境界から暗画素側へ数えて2つ目の画素については、補正前より印加電圧が低くなるように印加電圧を補正し、暗画素と明画素との境界から明画素側へ数えて2つ目の画素については、補正前より印加電圧が高くなるように印加電圧を補正する。

目的

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

画素毎に印加電圧を指定する映像データが入力されるとともに、前記映像データを補正した補正データにより前記画素の印加電圧をそれぞれ規定する画像処理回路であって、前記映像データで指定される印加電圧が第1閾値を下回る第1画素と、前記映像データで指定される印加電圧が前記第1閾値よりも高い第2閾値を上回る第2画素との境界を検出する境界検出部と、前記境界に隣合う前記第1画素と前記第2画素とで生じる横電界を低減するように前記映像データを補正し、前記第1画素から見て前記境界と反対側に隣合う第3画素の印加電圧と、前記第2画素から見て前記境界と反対側に隣合う第4画素の印加電圧との電圧差が大きくなるように前記映像データを補正する補正部と、を有する画像処理回路。

請求項2

前記補正部は、前記第3画素の印加電圧を補正し、且つ、前記第4画素の印加電圧を補正する請求項1に記載の画像処理回路。

請求項3

前記補正部は、前記第3画素から見て前記境界とは反対側に隣合う第5画素の印加電圧と、前記第4画素から見て前記境界とは反対側に隣合う第6画素の印加電圧との電圧差が大きくなるように前記映像データを補正する請求項2に記載の画像処理回路。

請求項4

画素毎に印加電圧を指定する映像データが入力されるとともに、前記映像データを補正した補正データにより前記画素の印加電圧をそれぞれ規定する画像処理回路であって、前記映像データで指定される印加電圧が第1閾値を下回る第1画素と、前記映像データで指定される印加電圧が前記第1閾値よりも高い第2閾値を上回る第2画素との境界を検出する境界検出部と、前記境界に隣合う前記第1画素と前記第2画素とで生じる横電界を低減するように前記映像データを補正し、前記第1画素から見て前記境界と反対側に隣合う第3画素の印加電圧と、前記第2画素から見て前記境界と反対側に隣合う第4画素の印加電圧との電圧差が小さくなるように前記映像データを補正し、前記第3画素から見て前記境界とは反対側に隣合う第5画素の印加電圧と、前記第4画素から見て前記境界とは反対側に隣合う第6画素の印加電圧との電圧差が大きくなるように前記映像データを補正する補正部と、を有する画像処理回路。

請求項5

前記補正部は、前記第3画素乃至前記第6画素について、前記映像データが表す印加電圧に応じて前記補正の量を異ならせる請求項3又は請求項4に記載の画像処理回路。

請求項6

複数の画素と、前記画素毎に印加電圧を指定する映像データが入力されるとともに、前記映像データを補正した補正データにより前記画素の印加電圧をそれぞれ規定する画像処理回路とを有し、前記画像処理回路は、前記映像データで指定される印加電圧が第1閾値を下回る第1画素と、前記映像データで指定される印加電圧が前記第1閾値よりも高い第2閾値を上回る第2画素との境界を検出する境界検出部と、前記境界に隣合う前記第1画素と前記第2画素とで生じる横電界を低減するように前記映像データを補正し、前記第1画素から見て前記境界と反対側に隣合う第3画素の印加電圧と、前記第2画素から見て前記境界と反対側に隣合う第4画素の印加電圧との電圧差が大きくなるように前記映像データを補正する補正部と、を有する電気光学装置

請求項7

複数の画素と、前記画素毎に印加電圧を指定する映像データが入力されるとともに、前記映像データを補正した補正データにより前記画素の印加電圧をそれぞれ規定する画像処理回路とを有し、前記画像処理回路は、前記映像データで指定される印加電圧が第1閾値を下回る第1画素と、前記映像データで指定される印加電圧が前記第1閾値よりも高い第2閾値を上回る第2画素との境界を検出する境界検出部と、前記境界に隣合う前記第1画素と前記第2画素とで生じる横電界を低減するように前記映像データを補正し、前記第1画素から見て前記境界と反対側に隣合う第3画素の印加電圧と、前記第2画素から見て前記境界と反対側に隣合う第4画素の印加電圧との電圧差が小さくなるように前記映像データを補正し、前記第3画素から見て前記境界とは反対側に隣合う第5画素の印加電圧と、前記第4画素から見て前記境界とは反対側に隣合う第6画素の印加電圧との電圧差が大きくなるように前記映像データを補正する補正部と、を有する電気光学装置。

請求項8

画素毎に印加電圧を指定する映像データを補正した補正データにより前記画素の印加電圧をそれぞれ規定する画像処理方法であって、前記映像データで指定される印加電圧が第1閾値を下回る第1画素と、前記映像データで指定される印加電圧が前記第1閾値よりも高い第2閾値を上回る第2画素との境界を検出し、前記境界に隣合う前記第1画素と前記第2画素とで生じる横電界を低減するように前記映像データを補正し、前記第1画素から見て前記境界と反対側に隣合う第3画素の印加電圧と、前記第2画素から見て前記境界と反対側に隣合う第4画素の印加電圧との電圧差が大きくなるように前記映像データを補正する画像処理方法。

請求項9

画素毎に印加電圧を指定する映像データを補正した補正データにより前記画素の印加電圧をそれぞれ規定する画像処理方法であって、前記映像データで指定される印加電圧が第1閾値を下回る第1画素と、前記映像データで指定される印加電圧が前記第1閾値よりも高い第2閾値を上回る第2画素との境界を検出する境界検出部と、前記境界に隣合う前記第1画素と前記第2画素とで生じる横電界を低減するように前記映像データを補正し、前記第1画素から見て前記境界と反対側に隣合う第3画素の印加電圧と、前記第2画素から見て前記境界と反対側に隣合う第4画素の印加電圧との電圧差が小さくなるように前記映像データを補正し、前記第3画素から見て前記境界とは反対側に隣合う第5画素の印加電圧と、前記第4画素から見て前記境界とは反対側に隣合う第6画素の印加電圧との電圧差が大きくなるように前記映像データを補正する画像処理方法。

請求項10

請求項6又は請求項7に記載の電気光学装置を有する電子機器

技術分野

0001

本発明は、液晶配向不良の発生を抑える技術に関する。

背景技術

0002

液晶パネルにおいては、隣り合う画素間の電位差に起因して、隣合う画素間で横電界が発生し、横電界に起因した液晶の配向不良(ディスクリネーション)が発生することがある。ディスクリネーションの発生は、液晶パネルの表示品位の低下の原因となるため、例えば特許文献1に開示されているように、ディスクリネーションの発生を抑える発明がなされている。

先行技術

0003

特開2009−237366号公報

発明が解決しようとする課題

0004

特許文献1に開示された発明においては、隣接する2つの画素間において駆動電圧の差が小さくなるように画素の駆動電圧を補正している。これにより、隣り合う画素間の電位差が小さくして横電界の発生を抑え、ディスクリネーションの発生を抑えている。しかしながら、隣り合う画素間の電位差が小さくなるということは、2つの画素の階調差が小さくなるということであり、補正しない場合と比較すると、階調差がある部分のコントラストが低下することになる。

0005

本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、ディスクリネーションの発生を抑え、階調差がある部分のコントラストの低下を防ぐことにある。

課題を解決するための手段

0006

上記目的を達成するために、本発明に係る画像処理回路は、画素毎に印加電圧を指定する映像データが入力されるとともに、前記映像データを補正した補正データにより前記画素の印加電圧をそれぞれ規定する画像処理回路であって、前記映像データで指定される印加電圧が第1閾値を下回る第1画素と、前記映像データで指定される印加電圧が前記第1閾値よりも高い第2閾値を上回る第2画素との境界を検出する境界検出部と、前記境界に隣合う前記第1画素と前記第2画素とで生じる横電界を低減するように前記映像データを補正し、前記第1画素から見て前記境界と反対側に隣合う第3画素の印加電圧と、前記第2画素から見て前記境界と反対側に隣合う第4画素の印加電圧との電圧差が大きくなるように前記映像データを補正する補正部と、を有する。
本発明によれば、ディスクリネーションの発生を抑え、階調差がある部分のコントラストの低下を防ぐことができる。

0007

本発明においては、前記補正部は、前記第3画素の印加電圧を補正し、且つ、前記第4画素の印加電圧を補正する構成としてもよい。
この構成によれば、境界に隣合う画素を挟む画素同士は階調差が大きくなるため、階調差がある部分のコントラストの低下を防ぐことができる。

0008

また、本発明においては、前記補正部は、前記第3画素から見て前記境界とは反対側に隣合う第5画素の印加電圧と、前記第4画素から見て前記境界とは反対側に隣合う第6画素の印加電圧との電圧差が大きくなるように前記映像データを補正する構成としてもよい。
この構成によれば、境界から数えて3つ目の画素同士は、階調差が大きくなるため階調差がある部分のコントラストの低下を防ぐことができる。

0009

また本発明に係る画像処理回路は、画素毎に印加電圧を指定する映像データが入力されるとともに、前記映像データを補正した補正データにより前記画素の印加電圧をそれぞれ規定する画像処理回路であって、前記映像データで指定される印加電圧が第1閾値を下回る第1画素と、前記映像データで指定される印加電圧が前記第1閾値よりも高い第2閾値を上回る第2画素との境界を検出する境界検出部と、前記境界に隣合う前記第1画素と前記第2画素とで生じる横電界を低減するように前記映像データを補正し、前記第1画素から見て前記境界と反対側に隣合う第3画素の印加電圧と、前記第2画素から見て前記境界と反対側に隣合う第4画素の印加電圧との電圧差が小さくなるように前記映像データを補正し、前記第3画素から見て前記境界とは反対側に隣合う第5画素の印加電圧と、前記第4画素から見て前記境界とは反対側に隣合う第6画素の印加電圧との電圧差が大きくなるように前記映像データを補正する補正部と、を有する。
この構成によれば、ディスクリネーションの発生を抑え、階調差がある部分のコントラストの低下を防ぐことができる。

0010

また、本発明においては、前記補正部は、前記第3画素乃至前記第6画素について、前記映像データが表す印加電圧に応じて前記補正の量を異ならせる構成としてもよい。
この構成によれば、補正量が一定である場合と比較して、階調差がある部分のコントラストの低下をより防ぐことができる。

0011

また、本発明に係る電気光学装置は、複数の画素と、前記画素毎に印加電圧を指定する映像データが入力されるとともに、前記映像データを補正した補正データにより前記画素の印加電圧をそれぞれ規定する画像処理回路とを有し、前記画像処理回路は、前記映像データで指定される印加電圧が第1閾値を下回る第1画素と、前記映像データで指定される印加電圧が前記第1閾値よりも高い第2閾値を上回る第2画素との境界を検出する境界検出部と、前記境界に隣合う前記第1画素と前記第2画素とで生じる横電界を低減するように前記映像データを補正し、前記第1画素から見て前記境界と反対側に隣合う第3画素の印加電圧と、前記第2画素から見て前記境界と反対側に隣合う第4画素の印加電圧との電圧差が大きくなるように前記映像データを補正する補正部と、を有する。
この構成によれば、ディスクリネーションの発生を抑え、階調差がある部分のコントラストの低下を防ぐことができる。

0012

また、本発明に係る別の電気光学装置は、複数の画素と、前記画素毎に印加電圧を指定する映像データが入力されるとともに、前記映像データを補正した補正データにより前記画素の印加電圧をそれぞれ規定する画像処理回路とを有し、前記画像処理回路は、前記映像データで指定される印加電圧が第1閾値を下回る第1画素と、前記映像データで指定される印加電圧が前記第1閾値よりも高い第2閾値を上回る第2画素との境界を検出する境界検出部と、前記境界に隣合う前記第1画素と前記第2画素とで生じる横電界を低減するように前記映像データを補正し、前記第1画素から見て前記境界と反対側に隣合う第3画素の印加電圧と、前記第2画素から見て前記境界と反対側に隣合う第4画素の印加電圧との電圧差が小さくなるように前記映像データを補正し、前記第3画素から見て前記境界とは反対側に隣合う第5画素の印加電圧と、前記第4画素から見て前記境界とは反対側に隣合う第6画素の印加電圧との電圧差が大きくなるように前記映像データを補正する補正部と、を有する。
この構成によれば、ディスクリネーションの発生を抑え、階調差がある部分のコントラストの低下を防ぐことができる。

0013

なお、本発明は、画像処理回路のほか、画像処理方法、および当該電気光学装置を含む電子機器としても概念することが可能である。

図面の簡単な説明

0014

電気光学装置1の全体構成を示したブロック図。
表示パネル100の構成を示した図。
画素110の構成を示した図。
液晶素子120における印加電圧と透過率との関係を示した図。
第1実施形態の動作を説明するための図。
第2実施形態の動作を説明するための図。
第3実施形態の動作を説明するための図。
実施形態に係る電気光学装置を用いたプロジェクターの構成を示した図。
変形例の動作を説明するための図。
変形例の動作を説明するための図。
変形例の動作を説明するための図。
変形例の動作を説明するための図。

実施例

0015

[第1実施形態]
図1は、本発明の第1実施形態に係る電気光学装置1の全体構成を示したブロック図である。図1に示すように、電気光学装置1の構成は、タイミング制御回路10と、表示パネル100と、画像処理回路20とに大別される。
タイミング制御回路10は、図示せぬ外部装置から与えられる同期信号Syncに同期して各種の制御信号を生成し、電気光学装置1の各部を制御する。
画像処理回路20は、表示パネル100に供給する信号を処理する回路である。画像処理回路20には、同期信号Syncに同期して外部装置から映像データDa−inが供給される。映像データDa−inは、表示パネル100が有する複数の画素(後述する、表示領域101)の各画素の階調値を指定するデジタルデータである。階調値は、画素の明るさを規定するパラメーターである。ここでは、映像データDa−inを8ビットとして、画素で表現すべき階調を、十進値で最も暗い「0」から最も明るい「255」までの「1」刻みで256階調を指定している。映像データDa−inは、同期信号Syncに含まれる垂直走査信号水平走査信号及びドットクロック信号(いずれも図示省略)に従った走査順番で供給される。画像処理回路20は、映像データDa−inを処理して補正データDa−outを表示パネル100に出力する。なお、映像データDa−inは、表示パネル100の各画素の階調値を指定するものであるが、階調値に応じて画素が有する液晶素子への印加電圧が定まるので、映像データDa−inは、液晶素子への印加電圧を指定するものともいえる。
表示パネル100は、例えば、各画素をトランジスターなどのスイッチング素子により駆動するアクティブマトリクス型の表示装置である。表示パネル100は、画像処理回路20から供給される補正データDa−outに基づいて画像を表示する。

0016

図2は、表示パネル100の構成を示す図である。図2に示すように、表示パネル100のうち画像が表示される表示領域101では、1、2、3、・・・、m行走査線112が、X方向に沿って設けられる。また、表示領域101では、1、2、3、・・・、n列データ線114が、走査線112に直交するY方向に沿って設けられる。各データ線114と各走査線112とは互いに電気的に絶縁を保つように設けられる。そして、これらm行の走査線112とn列のデータ線114との交点のそれぞれに対応して、画素110がそれぞれ設けられる。したがって、この実施形態では、表示領域101において、画素110が縦m行×横n列でマトリクス状に配列される。

0017

表示領域101の周辺には、走査線駆動回路130とデータ線駆動回路140とが配置されている。
走査線駆動回路130は、タイミング制御回路10から供給される制御信号Yctrによって指定される走査線112を選択する。走査線駆動回路130は、選択した走査線112に対する走査信号選択電圧に相当するH(High)レベルとする一方、他の走査線112に対する走査信号を非選択電圧に相当するL(Low)レベルとする。図2においては、1、2、3、・・・、m行目の走査線112に供給される走査信号をそれぞれG1、G2、G3、・・・、Gmと表記している。
データ線駆動回路140は、補正データDa−outに基づいて、いわゆる電圧変調方式で画素110を駆動するものである。具体的には、データ線駆動回路140は、タイミング制御回路10から供給される制御信号Xctrに従って1〜n列目のデータ線114に、それぞれ補正データDa−outに応じた大きさの電圧のデータ信号を供給する。
画素110は、画素電極コモン電極とで液晶を挟持した液晶素子を有し、走査線112が選択されたときに、データ線114に供給されたデータ信号が画素電極に印加されるものである。

0018

図3は、表示パネル100の等価回路を示した図である。図3に示すように、表示パネル100は、走査線112とデータ線114との交差に対応して、画素電極118とコモン電極108とで液晶105を挟持した液晶素子120が配列された構成である。表示パネル100における等価回路では、液晶素子120に対して並列補助容量(蓄積容量)125が設けられている。補助容量125は、一端が画素電極118に接続され、他端が容量線115に共通接続されている。なお、容量線115は時間的に一定の電圧に保たれている。
図3に示した構成において、走査線112がHレベルになると、その走査線にゲート電極が接続されたTFT(Thin Film Transistor)116がオンとなり、画素電極118がデータ線114に接続される。このため、走査線112がHレベルであるときに、データ信号がデータ線114に供給されると、そのデータ信号は、オンとなったTFT116を介して画素電極118に供給される。走査線112がLレベルになると、TFT116はオフとなるが、画素電極118に印加された電圧は、液晶素子120の容量性及び補助容量125によって保持される。
液晶素子120では、画素電極118及びコモン電極108によって生じる電界に応じて液晶105の分子配向状態が変化する。このため、液晶素子120は、透過型であれば、印加・保持電圧に応じた透過率となる。表示パネル100では、液晶素子120ごとに透過率が変化するので、画素110の各々が液晶素子120を有する。なお、本実施形態においては、液晶105をVA(Vertical Alignment)方式として、液晶素子120が電圧無印加時において黒状態となるノーマリーブラックモードとなっている。

0019

図4は、ノーマリーブラックモードの液晶素子120における印加電圧と透過率との関係を表した曲線を表すグラフである。図4に示すグラフにおいて、横軸は液晶素子120への印加電圧の大きさに対応し、縦軸は液晶素子120の透過率(具体的には、相対透過率)の大きさに対応している。液晶素子120を映像データDa−inで指定された階調値に応じた透過率とさせるには、その階調値に応じた大きさの電圧が液晶素子120に印加されればよい。ノーマリーブラックモードでは、階調値が高い場合ほど、液晶素子120に印加されるべき電圧が大きくなる。

0020

なお、液晶105の劣化を防止するため、表示パネル100においては液晶素子120を交流駆動することが原則であるが、液晶素子120を交流駆動する場合、ある階調を表現するように液晶素子120を駆動する際に、振幅中心電圧に対して高位側とする正極性と、振幅中心電圧に対して低位側とする負極性との2種類が必要となる。
なお、実施形態の電圧については、液晶素子120の印加電圧を除き、特に明記しない限り図示省略した接地電位電圧ゼロの基準とする。液晶素子120の印加電圧は、コモン電極108の電圧LCcomと画素電極118との電位差である。液晶素子120に階調に応じた電圧を保持させる際、書込極性が正極性の場合には、コモン電極108の電圧LCcomよりも画素電極118の電位が高くなり、書込極性が負極性の場合には、コモン電極108の電圧LCcomよりも画素電極118の電位が低くなる。

0021

ところで、隣合う画素間において、液晶素子120に対する印加電圧の差が予め定められた閾値以上となると、この印加電圧の差に起因して横電界が強くなり、ディスクリネーションが発生することがある。これらの画素のうち、低階調側の画素は、最小階調付近の黒状態又は黒状態に近い状態を示す場合もあれば、中間階調付近の比較的明るい状態を示す場合もある。一方、高階調側の画素は、中間階調付近の明るさの状態を示す場合もあれば、最大階調付近の白状態又は白状態に近い状態を示す場合もある。このように、ディスクリネーションは隣り合う画素間の電位差に起因して発生するが、その発生領域周辺の明るさは様々である。
本実施形態においては、画素に印加する電圧が予め定められた第1閾値Vth1(第1電圧)を下回る画素(階調値が予め定められた第1閾値Cth1を下回る画素)を暗画素とし、画素に印加する電圧が予め定められた第2閾値Vth2(第2閾値Vth2>第1閾値Vth1)を上回る画素(階調値が予め定められた第2閾値Cth2を上回る画素)を明画素とし、隣合う暗画素と明画素との境界をディスクリネーションが発生する境界としている。

0022

次に、画像処理回路20の構成を図1を参照しつつ説明する。画像処理回路20は、変換部21、フレームメモリー22、境界検出部23及び補正部24を備える。変換部21は、外部装置から供給される映像データDa−inを取得する。変換部21は、画素の階調を映像データDa−inが表す階調にするときに画素110に印加する電圧を求める。変換部21は、この求めた電圧を表す電圧データDV1を出力する。具体的には、変換部21は、階調値と、当該階調値にする際に画素に印加する電圧値とを対応付けたテーブルを備えており、このテーブルを用いて映像データDa−inから電圧を求める。なお、このテーブルにおいて電圧は、後述する演算が容易になるように正規化された値となっていてもよい。

0023

フレームメモリー22は、表示領域101に対応して縦m行×横n列の画素配列に対応した記憶領域を有し、変換部21から供給される1コマ(1フレーム分)の電圧データDV1を記憶する。各記憶領域は、それぞれに対応する画素110に印加する予定の電圧を示す電圧データDV1を記憶する。ここで、フレームとは、表示パネル100を駆動することによって、画像の1コマ分を表示させるのに要する期間をいう。その期間は、例えば同期信号Syncに含まれる垂直走査信号の周波数が60Hzであれば、その逆数である16.7ミリ秒である。なお、フレームメモリー22に対する電圧データDV1の書き込み、及びフレームメモリー22からの電圧データDV1の読み出しは、例えば、タイミング制御回路10の制御の下で、表示パネル100における駆動タイミングに応じて図示せぬメモリーコントローラーにより行われる。

0024

境界検出部23は、フレームメモリー22を参照して複数の画素の電圧データDV1を解析し、隣り合う2つの画素に印加される印加電圧の差が閾値以上となる(つまり、ディスクリネーションが発生し得る印加電圧差となる)境界を検出する。
具体的には、境界検出部23は、電圧データDV1に基づいて、図2に示したX方向で隣り合う2つの画素において、一方の画素への印加電圧が第1閾値Vth1を下回り、他方の画素への印加電圧が第2閾値Vth2を上回る場合に、両画素間を境界として検出する。なお、第1閾値Vth1及び第2閾値Vth2については、例えば試験的に求めた値が画像処理回路20において設定されている。また、境界検出部23は、電圧データDV1に基づいて、図2に示したY方向で隣り合う2つの画素において、一方の画素への印加電圧が第1閾値を下回り、他方の画素への印加電圧が第2閾値を上回る場合に、両画素間を境界として検出する。境界検出部23は、境界を検出すると、検出した境界の位置を表す位置情報Posを出力する。
なお、電圧データDV1は、画素の階調に対応しているため、境界検出部23は、第1閾値Vth1に対応した階調(第1階調)を下回る画素と、第2閾値Vth2に対応した階調(第2階調)を上回る画素との間を境界として検出しているといえる。

0025

補正部24は、電圧差演算部25と補正値演算部26を有する。電圧差演算部25は、フレームメモリー22から読み出された電圧データDV1に基づいて、位置情報Posが表す位置に隣合う2つの画素のうちの一方の画素への印加電圧と他方の画素への印加電圧との電圧差ΔVを算出する。ここでは、電圧差演算部25は、高電位側の画素への印加電圧から、低電位側の画素への印加電圧を減じて電圧差ΔVを算出する。電圧差ΔVが大きいほど、隣合う一方の画素の画素電極118への印加電圧と他方の画素の画素電極118への印加電圧の差が大きいことになる。
補正値演算部26は、予め定めた第1補正係数αを記憶するメモリーを有し、電圧差演算部25により算出された電圧差ΔVに第1補正係数αを乗じて、補正値ΔRE1を算出する。

0026

補正部24は、境界に隣合う画素の電圧データDV1を補正し、補正により得られた電圧データを補正データDa−outとして出力するものである。具体的には、補正部24は、位置情報Posで示される位置にある境界に隣合う画素のうち明画素(第2画素)については、画素に正極性の電圧を印加する場合、電圧データDV1から補正値ΔRE1を減算した結果を印加電圧とし、画素に負極性の電圧を印加する場合、電圧データDV1に補正値ΔRE1を加算した結果を印加電圧とし、この印加電圧を表す補正データDa−outを出力する。また、補正部24は、位置情報Posで示される位置にある境界に隣合う画素のうち暗画素(第1画素)については、画素に正極性の電圧を印加する場合、電圧データDV1に補正値ΔRE1を加算した結果を印加電圧とし、画素に負極性の電圧を印加する場合、電圧データDV1から補正値ΔRE1を減算した結果を印加電圧とし、この印加電圧を表す補正データDa−outを出力する。

0027

また、補正部24は、境界から明画素側へ数えて2つ目の画素(第4画素)については、画素に正極性の電圧を印加する場合、電圧データDV1に予め定めた補正値ΔRE2を加算した結果を印加電圧とし、画素に負極性の電圧を印加する場合、電圧データDV1から補正値ΔRE2を減算した結果を印加電圧とし、この印加電圧を表す補正データDa−outを出力する。また、補正部24は、境界から暗画素側へ数えて2つ目の画素(第3画素)については、画素に正極性の電圧を印加する場合、電圧データDV1から補正値ΔRE2を減算した結果を印加電圧とし、画素に負極性の電圧を印加する場合、電圧データDV1に補正値ΔRE2を加算した結果を印加電圧とし、この印加電圧を表す補正データDa−outを出力する。
なお、補正部24は、境界に接していない画素については、電圧データDV1を補正せずに補正データDa−outとして出力する。

0028

(第1実施形態の動作例)
続いて、第1実施形態の動作例について説明する。図5は、表示領域101において一方向(例えば、図2のX方向)に並ぶ10個の画素と、これらの画素の印加電圧との対応関係を示したものである。なお、図5においては、正極性書込である場合を示している。図5(a)は、補正処理を行わない場合(又は、補正処理前の場合)の対応関係を表した図であり、図5(b)は、補正部24による補正処理後の対応関係を表した図である。なお、以下の説明において、補正処理前において、暗画素である画素aへの印加電圧は、第1閾値Vth1を下回り、明画素である画素bへの印加電圧は、第2閾値Vth2を上回るものとする。

0029

仮に、補正部24が電圧データDV1を補正しない構成とした場合、図5(a)に示すように、画素aと画素bとの両画素間では電位差が大きいため、隣合う画素aと画素bとの境界部分付近は、横電界の影響を受けやすくなり、ディスクリネーション発生領域となる。なお、画素への印加電圧が負極性である場合、各画素への印加電圧は、コモン電極の電圧を基準にして正極性の電圧を印加したときとは対称となり、電位の大小関係逆転するが、電位差が大きいことに変わりはないので、やはりこの暗画素と明画素との境界部分付近がディスクリネーション発生領域となる。

0030

補正部24は、このようなディスクリネーション発生領域が出現しないようにするための補正処理を行う。具体的には、映像データDa−inが画像処理回路20に供給されると、変換部21は、各画素への印加電圧を表す電圧データDV1を出力する。変換部21が出力した各画素の電圧データDV1は、フレームメモリー22に記憶される。

0031

境界検出部23は、フレームメモリー22に記憶された電圧データDV1を参照し、境界を検出する。例えば、境界検出部23は、X方向で隣合う左から1番目の画素aと左から2番目の画素aについては、いずれも電圧データDV1が第1閾値Vth1を下回り、第2閾値Vth2を上回らないため、これらの画素間については境界として検出しない。
一方、X方向で隣合う左から5番目の画素aと左から6番目の画素bについては、画素aは、電圧データDV1が第1閾値Vth1を下回り、画素bは、電圧データDV1が第2閾値Vth2を上回るため、これらの画素間については境界として検出し、検出した境界の位置を表す位置情報Posを出力する。

0032

補正部24は、位置情報Posを取得し、フレームメモリー22から供給される電圧データDV1を補正する。例えば、上述したように、X方向で隣合う左から5番目の画素aと左から6番目の画素bとの間が境界である場合、電圧差演算部25は、この画素aへの印加電圧と、この画素bへの印加電圧との電圧差ΔVを算出する。補正値演算部26は、電圧差演算部25により算出された電圧差ΔVに第1補正係数αを乗じて補正値ΔRE1を算出する。そして、補正部24は、境界に隣合う2つの画素のうち、暗画素については、電圧データDV1に補正値ΔRE1を加算した結果を印加電圧(電圧Va1)とし、この電圧を表す補正データDa−outを出力する。また、補正部24は、境界に隣合う明画素については、電圧データDV1から補正値ΔRE1を減算した結果を印加電圧(電圧Vb1)とし、この電圧を表す補正データDa−outを出力する。

0033

また、補正部24は、境界から暗画素側へ数えて2つ目の画素(図5(a)において左から4番目の画素)については、電圧データDV1から補正値ΔRE2を減算した結果を印加電圧(電圧Va2)とし、この電圧を表す補正データDa−outを出力する。さらに、補正部24は、境界から明画素側へ数えて2つ目の画素(図5(a)において右から4番目の画素)については、電圧データDV1に補正値ΔRE2を加算した結果を印加電圧(電圧Vb2)とし、この電圧を表す補正データDa−outを出力する。

0034

この結果、図5(b)に示したように、補正された画素a1と補正された画素b1との間では印加電圧の差が小さくなるため、横電界の発生が抑えられ、ディスクリネーションの発生が抑えられる。また、画素a1に隣合う補正された画素a2は、印加電圧が低くなるように補正されたため、階調が低くなり、画素b1に隣合う補正された画素b2は、印加電圧が高くなるように補正されたため、階調が高くなる。つまり、境界から一画素分離れた画素同士は、補正前より、階調差が大きくなるため、表示する画像において輪郭となる部分のコントラストの低下を抑えることができる。

0035

[第2実施形態]
次に、本発明の第2実施形態を説明する。第2実施形態に係る電気光学装置1は、補正部24の動作が第1実施形態と異なる。以下の説明においては、第1実施形態と同じ構成については、同じ符号を付してその説明を省略し、第1実施形態との相違点を中心に説明する。

0036

第2実施形態に係る補正部24は、境界から明画素側へ数えて3つ目の画素(第6画素)について、画素に正極性の電圧を印加する場合、電圧データDV1から予め定めた補正値ΔRE3を加算した結果を印加電圧とし、画素に負極性の電圧を印加する場合、電圧データDV1から補正値ΔRE3を減算した結果を印加電圧とし、この印加電圧を表す補正データDa−outを出力する。
また、補正部24は、境界から暗画素側へ数えて3つ目の画素(第5画素)について、画素に正極性の電圧を印加する場合、電圧データDV1から補正値ΔRE3を減算した結果を印加電圧とし、画素に負極性の電圧を印加する場合、電圧データDV1に補正値ΔRE3を加算した結果を印加電圧とし、この印加電圧を表す補正データDa−outを出力する。

0037

次に第2実施形態の動作例について説明する。図6は、補正前の状態が図5(a)の状態である場合に補正処理を行ったときの画素への印加電圧を示した図である。映像データDa−inが画像処理回路20に供給されると、境界検出部23は、第1実施形態と同様に、図5(a)に示したX方向で隣合う左から5番目の画素aと左から6番目の画素b間については境界として検出し、検出した境界の位置を表す位置情報Posを出力する。

0038

補正部24は、位置情報Posを取得し、フレームメモリー22から供給される電圧データDV1を補正する。補正部24は、境界に隣合う暗画素と明画素については、電圧データDV1を第1実施形態と同様に補正し、補正された電圧を表す補正データDa−outを出力する。また、補正部24は、境界から明画素側へ数えて2つ目の画素と境界から暗画素側へ数えて2つ目の画素についても、電圧データDV1を第1実施形態と同様に補正し、補正された電圧を表す補正データDa−outを出力する。

0039

さらに補正部24は、境界から暗画素側へ数えて3つ目の画素(図5(a)において左から3番目の画素a)については、電圧データDV1から補正値ΔRE3を減算した結果を印加電圧(電圧Va3)とし、この電圧を表す補正データDa−outを出力する。また、補正部24は、境界から明画素側へ数えて3つ目の画素(図5(a)において右から3番目の画素b)について、電圧データDV1へ補正値ΔRE3を加算した結果を印加電圧(電圧Vb3)とし、この電圧を表す補正データDa−outを出力する。

0040

この結果、図6に示したように、補正された画素a1と画素b1との間では印加電圧の差が小さくなるため、横電界の発生が抑えられ、ディスクリネーションの発生が抑えられる。また、画素a1に隣合う補正された画素a2は、印加電圧が低くなるように補正されるため、階調が低くなり、画素b1に隣合う補正された画素b2は、印加電圧が高くなるように補正されるため、階調が高くなる。さらに、画素a2に隣合う補正された画素a3は、印加電圧が低くなるように補正されるため、階調が低くなり、画素b2に隣合う補正された画素b3は、印加電圧が高くなるように補正されるため、階調が高くなる。つまり、境界から一画素分離れた画素同士と、境界から二画素分離れた画素同士は、補正前より、階調差が大きくなるため、表示する画像において輪郭となる部分のコントラストの低下を抑えることができる。

0041

[第3実施形態]
次に本発明の第3実施形態について説明する。第3実施形態に係る電気光学装置1は、補正部24の動作が第1実施形態と異なる。以下の説明においては、第1実施形態と同じ構成については、同じ符号を付してその説明を省略し、第1実施形態との相違点を中心に説明する。

0042

第3実施形態に係る補正部24は、境界から明画素側へ数えて2つ目の画素(第4画素)について、画素に正極性の電圧を印加する場合、電圧データDV1から予め定めた補正値ΔRE4を減算した結果を印加電圧とし、画素に負極性の電圧を印加する場合、電圧データDV1に補正値ΔRE4を加算した結果を印加電圧とし、この印加電圧を表す補正データDa−outを出力する。また、補正部24は、境界から暗画素側へ数えて2つ目の画素(第3画素)について、画素に正極性の電圧を印加する場合、電圧データDV1に補正値ΔRE4を加算した結果を印加電圧とし、画素に負極性の電圧を印加する場合、電圧データDV1から補正値ΔRE4を減算した結果を印加電圧とし、この印加電圧を表す補正データDa−outを出力する。
さらに補正部24は、境界から明画素側へ数えて3つ目の画素(第6画素)について、画素に正極性の電圧を印加する場合、電圧データDV1に補正値ΔRE2を加算した結果を印加電圧とし、画素に負極性の電圧を印加する場合、電圧データDV1から予め定めた補正値ΔRE2を減算した結果を印加電圧とし、この印加電圧を表す補正データDa−outを出力する。また、補正部24は、境界から暗画素側へ数えて3つ目の画素(第5画素)について、画素に正極性の電圧を印加する場合、電圧データDV1から補正値ΔRE2を減算した結果を印加電圧とし、画素に負極性の電圧を印加する場合、電圧データDV1に補正値ΔRE2を加算した結果を印加電圧とし、この印加電圧を表す補正データDa−outを出力する。

0043

次に第3実施形態の動作例について説明する。図7は、補正前の状態が図5(a)の状態である場合に補正処理を行ったときの画素への印加電圧を示した図である。映像データDa−inが画像処理回路20に供給されると、境界検出部23は、第1実施形態と同様に、図5(a)に示したX方向で隣合う左から5番目の画素aと左から6番目の画素b間については境界として検出し、検出した境界の位置を表す位置情報Posを出力する。

0044

補正部24は、位置情報Posを取得し、フレームメモリー22から供給される電圧データDV1を補正する。補正部24は、境界に隣合う暗画素と明画素については、電圧データDV1を第1実施形態と同様に補正し、補正された電圧を表す補正データDa−outを出力する。

0045

また、補正部24は、境界から暗画素側へ数えて2つ目の画素(図5(a)において左から4番目の画素a)について、電圧データDV1に補正値ΔRE4を加算した結果を印加電圧(電圧Va4)とし、この電圧を表す補正データDa−outを出力する。また、補正部24は、境界から明画素側へ数えて2つ目の画素b(図5(a)において右から4番目の画素b)について、電圧データDV1から補正値ΔRE4を減算した結果を印加電圧(電圧Vb4)とし、この電圧を表す補正データDa−outを出力する。

0046

また、補正部24は、境界から暗画素側へ数えて3つ目の画素(図5(a)において左から3番目の画素a)について、電圧データDV1から補正値ΔRE2を減算した結果を印加電圧(電圧Va2)とし、この電圧を表す補正データDa−outを出力する。また、補正部24は、境界から明画素側へ数えて3つ目の画素(図5(a)において右から3番目の画素b)について、電圧データDV1へ補正値ΔRE2を加算した結果を印加電圧(電圧Vb2)とし、この電圧を表す補正データDa−outを出力する。

0047

この結果、図7に示したように、補正された画素a1と画素b1との間では印加電圧の差が小さくなるため、横電界の発生が抑えられ、ディスクリネーションの発生が抑えられる。また、画素a1に隣合う補正された画素a2は、印加電圧が高くなるように補正されるため、階調が高くなり、画素b1に隣合う補正された画素b2は、印加電圧が低くなるように補正されるため、階調が低くなる。さらに、画素a2に隣合う補正された画素a3は、印加電圧が低くなるように補正されるため、階調が低くなり、画素b2に隣合う補正された画素b3は、印加電圧が高くなるように補正されるため、階調が高くなる。つまり、境界に隣合う画素と境界から一画素分離れた画素同士は、補正前より階調差が小さくなり、境界から二画素分離れた画素同士は、補正前より、階調差が大きくなるため、表示する画像において輪郭となる部分のコントラストの低下を抑えることができる。

0048

[電子機器]
次に、上述した電気光学装置1を用いた電子機器の一例として、電気光学装置1の表示パネル100をライトバルブとして用いたプロジェクターについて説明する。図8は、このプロジェクターの構成を示す平面図である。
この図に示されるように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(赤)色、G(緑)色、B(青)色の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124からなるリレーレンズ系2121を介して導かれる。

0049

このプロジェクター2100では、表示パネル100を含む電気光学装置1が、R色、G色、B色のそれぞれに対応して3組設けられる。そして、R色、G色、B色のそれぞれに対応する映像データDa−inがそれぞれ上位回路から供給される構成となっている。ライトバルブ100R、100Gおよび100Bの構成は、上述した表示パネル100と同様であり、R色、G色、B色のそれぞれに対応する映像データDa−inに応じて、それぞれ駆動されるものである。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したがって、各色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像投射されることとなる。

0050

なお、ライトバルブ100R、100Gおよび100Bには、ダイクロイックミラー2108によって、R色、G色、B色のそれぞれに対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ100R、100Bの透過像は、ダイクロイックプリズム2112により反射した後に投射されるのに対し、ライトバルブ100Gの透過像はそのまま投射されるので、ライトバルブ100R、100Bによる水平走査方向は、ライトバルブ100Gによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。

0051

電子機器としては、図8を参照して説明した他にも、テレビジョンや、ビューファインダー型・モニタ直視型のビデオテープレコーダーカーナビゲーション装置ページャー電子手帳電卓ワードプロセッサーワークステーションテレビ電話POS端末デジタルスチルカメラ携帯電話機タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、上記電気光学装置を適用してもよい。

0052

[変形例]
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。

0053

上述した実施形態においては、液晶素子120がノーマリーブラックであるが、ノーマリーホワイトであってもよい。また、上述した実施形態においては、表示パネル100は透過型の液晶表示パネルであるが、反射型の液晶表示パネルであってもよい。
なお、液晶素子120がノーマリーホワイトの場合、補正値の加算と減算の関係がノーマリーブラックとは逆となる。例えば、暗画素については、階調差を小さくする場合、正極性の電圧を印加する場合には電圧データDV1から補正値を減算し、負極性の電圧を印加する場合には電圧データDV1に補正値を加算する。また、明画素については、階調差を小さくする場合、正極性の電圧を印加する場合には電圧データDV1に補正値を加算し、負極性の電圧を印加する場合には電圧データDV1から補正値を減算する。

0054

上述した実施形態においては、境界から数えて3画素目までが補正されるため、第1閾値を下回る画素が境界から3つ連続し、第2閾値を上回る画素が境界から3つ連続した場合に、上述したように電圧データDV1の補正を行うようにしてもよい。

0055

上述した実施形態においては、境界に隣合う2つの画素の両方について、電圧データDV1を補正しているが、この構成に限定されるものではない。
例えば、図5(a)に示した状態を補正した場合、図9に示したように、境界に隣合う明画素に印加する電圧を下げるように補正し、境界に隣合う暗画素に印加する電圧を補正しないようにする。また、境界から明画素側へ数えて2つ目以降の画素については印加する電圧を補正せず、境界から暗画素側へ数えて2つ目の画素については、印加する電圧を下げるように補正し、境界から暗画素側へ数えて3つ目の画素については印加する電圧を補正しないようにする。なお、境界に隣合う画素間の電位差は、補正後には第1閾値Vth1と第2閾値Vth2との差未満となるようにするのが好ましい。

0056

また、境界に隣合う画素の両方について、印加する電圧を補正しない構成にあっては、例えば、図5(a)に示した状態を補正した場合、図10に示したように、境界に隣合う暗画素に印加する電圧を上げるように補正し、境界に隣合う明画素に印加する電圧を補正せず、また、境界から暗画素側へ数えて2つ目以降の画素については印加する電圧を補正せず、境界から明画素側へ数えて2つ目の画素については、印加する電圧を上げるように補正し、境界から明画素側へ数えて3つ目の画素については印加する電圧を補正しないようにしてもよい。なお、この変形例においても、境界に隣合う画素間の電位差は、補正後には第1閾値Vth1と第2閾値Vth2との差未満となるようにするのが好ましい。

0057

また、境界に隣合う2つの画素の両方について、電圧データDV1を補正する構成にあっては、例えば、図5(a)に示した状態を補正した場合、図11に示したように、境界から暗画素側へ数えて2つ目の画素については印加する電圧を下げるように補正し、境界から明画素側へ数えて2つ目の画素については印加する電圧を補正しないようにしてもよい。
また、例えば、図5(a)に示した状態を補正した場合、図12に示したように、境界から明画素側へ数えて2つ目の画素については印加する電圧を上げるように補正し、境界から暗画素側へ数えて2つ目の画素については印加する電圧を補正しないようにしてもよい。

0058

また、第2実施形態や第3実施形態のように、境界から数えて3つ目の画素について印加する電圧を補正する構成にあっては、境界から明画素側へ数えて3つ目の画素については印加する電圧を補正し、境界から暗画素側へ数えて3つ目の画素については印加する電圧を補正しない構成としてもよい。また、境界から数えて3つ目の画素について印加する電圧を補正する構成にあっては、境界から暗画素側へ数えて3つ目の画素については印加する電圧を補正し、境界から明画素側へ数えて3つ目の画素については印加する電圧を補正しない構成としてもよい。

0059

また、第2実施形態や第3実施形態においては、境界から暗画素側へ数えて2つ目と3つ目の画素については印加電圧を補正しない構成、又は、境界から明画素側へ数えて2つ目と3つ目の画素については印加電圧を補正しない構成としてもよい。

0060

補正部24は、液晶素子120への印加電圧と透過率との関係に応じて、印加する電圧の補正量を決定するようにしてもよい。
例えば、液晶素子120への印加電圧と透過率との関係を表すV−Tカーブによれば、液晶素子120は、最低の階調又は最高の階調に近い範囲においては、印加する電圧の変化が大きくても階調の変化が小さく、中間階調の範囲においては、印加する電圧の変化が小さくても階調の変化が大きくなる。このため、境界から数えて2つ目の画素や3つ目の画素については、画素の階調が暗画素で最低階調に近い場合には補正量を多くし、画素の階調が暗画素で第1閾値に近い場合には補正量を少なくしてもよい。また、境界から数えて2つ目の画素や3つ目の画素については、画素の階調が明画素で最高階調に近い場合には補正量を多くし、画素の階調が明画素で第2閾値に近い場合には補正量を少なくしてもよい。

0061

1…電気光学装置、10…タイミング制御回路、20…画像処理回路、21…変換部、22…フレームメモリー、23…境界検出部、24…補正部、25…電圧差演算部、26…補正値演算部、100…表示パネル、101…表示領域、105…液晶、110…画素、112…走査線、114…データ線、120…液晶素子、130…走査線駆動回路、140…データ線駆動回路、2100…プロジェクター

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ