図面 (/)

技術 電圧出力用回路、電子機器、移動体、電圧出力用回路の製造方法及び電子機器の製造方法

出願人 セイコーエプソン株式会社
発明者 木屋洋
出願日 2013年7月24日 (8年4ヶ月経過) 出願番号 2013-153578
公開日 2015年2月5日 (6年9ヶ月経過) 公開番号 2015-027128
状態 特許登録済
技術分野 予備電源装置
主要キーワード バックアップ用バッテリー 比較電圧生成回路 モーションコントローラー VOUT端子 電圧経路 リアルタイムクロック装置 大容量コンデンサー モーショントラッキング
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2015年2月5日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (15)

課題

第1電源よりも先に第2電源が接続されても第2電源の不要な電力の消耗を抑えることが可能な電圧出力回路電子機器、移動体、電圧出力用回路の製造方法及び電子機器の製造方法を提供すること。

解決手段

電圧出力用回路1は、第1電源端子DDと、第2電源端子VBATと、出力端子VOUTと、第2電源端子VBATから出力端子VOUTへの電圧供給路にあり、開状態の時に第2電源端子VBATから出力端子VOUTへの電圧の供給を遮断するスイッチ回路33と、第2電源端子VBATの電圧に基づき、スイッチ回路33を開状態に固定するスイッチ制御回路10と、第1電源端子VDDの電圧に基づき、スイッチ回路33の開状態の固定を解除するスイッチ制御回路20と、を備えている。

概要

背景

リアルタイムクロックRTC:Real Time Clock)回路計時機能を備えた回路であり、パーソナルコンピューター等、多種多様電子機器に組み込まれている。一般に、RTC回路は、電子機器のメイン電源が切られている時や瞬停により一時的にメイン電源が供給されない時にも計時を継続することが要求されるため、電子機器には、メイン電源が遮断されたことを検出してRTC回路の電源バックアップ電源切り替える回路が設けられる。例えば、特許文献1では、メイン電源の電圧が切換電圧以上の場合には、メイン電源によりバックアップ電源を充電すると共にRTC回路に電力を供給し、メイン電源の電圧が切換電圧未満まで低下した場合には、メイン電源とRTC回路との接続を遮断し、RTC回路への電力供給をバックアップ電源から行うようにする電源切換回路が提案されている。

概要

第1電源よりも先に第2電源が接続されても第2電源の不要な電力の消耗を抑えることが可能な電圧出力用回路、電子機器、移動体、電圧出力用回路の製造方法及び電子機器の製造方法を提供すること。電圧出力用回路1は、第1電源端子DDと、第2電源端子VBATと、出力端子VOUTと、第2電源端子VBATから出力端子VOUTへの電圧の供給路にあり、開状態の時に第2電源端子VBATから出力端子VOUTへの電圧の供給を遮断するスイッチ回路33と、第2電源端子VBATの電圧に基づき、スイッチ回路33を開状態に固定するスイッチ制御回路10と、第1電源端子VDDの電圧に基づき、スイッチ回路33の開状態の固定を解除するスイッチ制御回路20と、を備えている。

目的

本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、第1電源(例えばメイン電源)よりも先に第2電源(例えばバックアップ電源)が接続されても第2電源の不要な電力の消耗を抑えることが可能な電圧出力用回路、電子機器、移動体、電圧出力用回路の製造方法及び電子機器の製造方法を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1電源端子と、第2電源端子と、出力端子と、前記第2電源端子から前記出力端子への電圧供給路にあり、閉状態の時に前記第2電源端子から前記出力端子へ電圧を供給し、開状態の時に前記第2電源端子から前記出力端子への電圧の供給を遮断する第1スイッチ手段と、前記第2電源端子の電圧に基づき、前記第1スイッチ手段を前記開状態に固定する第1制御手段と、前記第1電源端子の電圧に基づき、前記第1スイッチ手段の前記開状態の固定を解除する第2制御手段と、を備えている、電圧出力回路

請求項2

前記第1制御手段は、前記第2電源端子からの電圧の印加によりリセット信号を出力するパワーオンリセット回路を備え、前記リセット信号によって前記第1スイッチ手段を前記開状態に固定する、請求項1に記載の電圧出力用回路。

請求項3

前記第1スイッチ手段は、スイッチ素子を備えており、前記第1制御手段は、前記リセット信号によって前記スイッチ素子の制御端子固定電位を印加し、前記第1スイッチ手段を前記開状態に固定する、請求項2に記載の電圧出力用回路。

請求項4

前記第1スイッチ手段の前記スイッチ素子は、前記出力端子から前記第2電源端子に向かう方向に順方向接続されるダイオードを備えている、請求項3に記載の電圧出力用回路。

請求項5

前記第2制御手段は、前記第1電源端子の電圧に基づいて解除信号を出力し、前記第1制御手段は、ラッチ回路を備え、前記ラッチ回路への前記リセット信号の入力に基づいて前記第1スイッチ手段を前記開状態に固定し、前記ラッチ回路への前記解除信号の入力に基づいて前記第1スイッチ手段の前記開状態の固定を解除する、請求項2乃至4のいずれか一項に記載の電圧出力用回路。

請求項6

前記第1電源端子から出力端子への電圧の供給路にあり、開状態の時に前記第2電源端子から前記第1電源端子への電流の供給を阻止する第2スイッチ手段を備えている、請求項1乃至5のいずれか一項に記載の電圧出力用回路。

請求項7

請求項1乃至6のいずれか一項に記載の電圧出力用回路を備えている、電子機器

請求項8

請求項1乃至6のいずれか一項に記載の電圧出力用回路を備えている、移動体

請求項9

第1電源端子と、第2電源端子と、出力端子と、前記第2電源端子から前記出力端子への電圧の供給路にあり、閉状態の時に前記第2電源端子から前記出力端子へ電圧を供給し、開状態の時に前記第2電源端子から前記出力端子への電圧の供給を遮断する第1スイッチ手段と、前記第2電源端子の電圧に基づき、前記第1スイッチ手段を前記開状態に固定する第1制御手段と、前記第1電源端子の電圧に基づき、前記第1スイッチ手段の前記開状態の固定を解除する第2制御手段と、を備えている回路を用意する工程と、前記第1電源端子と前記第2電源端子のうち前記第2電源端子に第2電源電圧を印加して、前記第1スイッチ手段を前記開状態に固定する工程と、前記第2電源端子に前記第2電源電圧が印加されている状態で前記第1電源端子に第1電源電圧を印加して、前記開状態の固定を解除する工程と、を含む、電圧出力用回路の製造方法。

請求項10

第1電源端子と、第2電源端子と、出力端子と、前記第2電源端子から前記出力端子への電圧の供給路にあり、閉状態の時に前記第2電源端子から前記出力端子へ電圧を供給し、開状態の時に前記第2電源端子から前記出力端子への電圧の供給を遮断する第1スイッチ手段と、前記第2電源端子の電圧に基づき、前記第1スイッチ手段を前記開状態に固定する第1制御手段と、前記第1電源端子の電圧に基づき、前記第1スイッチ手段の前記開状態の固定を解除する第2制御手段と、を備えている電圧出力用回路を用意する工程と、前記第1電源端子と前記第2電源端子のうち前記第2電源端子に第2電源電圧を印加して、前記第1スイッチ手段を前記開状態に固定する工程と、前記第2電源端子に前記第2電源電圧が印加されている状態で前記第1電源端子に第1電源電圧を印加して、前記開状態の固定を解除する工程と、前記第2電源電圧を印加する工程の後であって、前記第1電源電圧を印加する工程の前に、前記電圧出力用回路を電子機器に組み込む工程と、を含む、電子機器の製造方法。

技術分野

0001

本発明は、電圧出力回路電子機器、移動体、電圧出力用回路の製造方法及び電子機器の製造方法に関する。

背景技術

0002

リアルタイムクロックRTC:Real Time Clock)回路は計時機能を備えた回路であり、パーソナルコンピューター等、多種多様な電子機器に組み込まれている。一般に、RTC回路は、電子機器のメイン電源が切られている時や瞬停により一時的にメイン電源が供給されない時にも計時を継続することが要求されるため、電子機器には、メイン電源が遮断されたことを検出してRTC回路の電源バックアップ電源切り替える回路が設けられる。例えば、特許文献1では、メイン電源の電圧が切換電圧以上の場合には、メイン電源によりバックアップ電源を充電すると共にRTC回路に電力を供給し、メイン電源の電圧が切換電圧未満まで低下した場合には、メイン電源とRTC回路との接続を遮断し、RTC回路への電力供給をバックアップ電源から行うようにする電源切換回路が提案されている。

先行技術

0003

特開2009−131129号公報

発明が解決しようとする課題

0004

しかしながら、特許文献1に記載の電源供給回路では、例えば、電子機器の組み立てにおいて、バックアップ電源を組み込んだ後にメイン電源を組み込んだ場合、バックアップ電源を組み込んでからメイン電源が立ち上がるまでの間、バックアップ電源からRTC回路への電力の供給が不要であるにもかかわらず、供給されてしまう。従って、バックアップ電源の蓄積されている電力を大きく消耗させてしまう問題があった。特に、バックアップ電源が一次電池である場合には、電子機器の組み立て後に充電ができないため、問題が大きい。

0005

本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、第1電源(例えばメイン電源)よりも先に第2電源(例えばバックアップ電源)が接続されても第2電源の不要な電力の消耗を抑えることが可能な電圧出力用回路、電子機器、移動体、電圧出力用回路の製造方法及び電子機器の製造方法を提供することができる。

課題を解決するための手段

0006

本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。

0007

[適用例1]
本適用例に係る電圧出力用回路は、第1電源端子と、第2電源端子と、出力端子と、前記第2電源端子から前記出力端子への電圧の供給路にあり、開状態の時に前記第2電源端子から前記出力端子への電圧の供給を遮断する第1スイッチ手段と、前記第2電源端子の電圧に基づき、前記第1スイッチ手段を前記開状態に固定する第1制御手段と、前記第1電源端子の電圧に基づき、前記第1スイッチ手段の前記開状態の固定を解除する第2制御
手段と、を備えている。

0008

本適用例に係る電圧出力用回路によれば、第2電源端子の電圧に基づいて第1スイッチ手段が開状態に固定されることにより、第1電源端子の電圧に関係なく、第2電源端子から出力端子への電圧の供給が遮断されるので、第1電源端子に第1電源が接続されるよりも前に第2電源端子に第2電源が接続されても、第2電源の不要な電力の消耗を抑えることができる。

0009

また、本適用例に係る電圧出力用回路によれば、第1電源端子の電圧に基づいて第1スイッチ手段の開状態の固定が解除されるので、第1電源端子に第1電源が接続された後は、第1スイッチ手段を開状態から閉状態に、あるいは、閉状態から開状態からに移行させることができる。

0010

[適用例2]
上記適用例に係る電圧出力用回路において、前記第1制御手段は、前記第2電源端子からの電圧の印加によりリセット信号を出力するパワーオンリセット回路を備え、前記リセット信号によって前記第1スイッチ手段を前記開状態に固定するようにしてもよい。

0011

本適用例に係る電圧出力用回路によれば、第2電源端子に第2電源が接続されるとリセット信号が発生して第1スイッチ手段が開状態に固定されるので、第1電源端子に第1電源が接続されていない場合の第2電源の不要な電力の消耗を抑えることができる。

0012

[適用例3]
上記適用例に係る電圧出力用回路において、前記第1スイッチ手段は、スイッチ素子を備えており、前記第1制御手段は、前記リセット信号によって前記スイッチ素子の制御端子固定電位を印加し、前記第1スイッチ手段を前記開状態に固定するようにしてもよい。

0013

[適用例4]
上記適用例に係る電圧出力用回路において、前記第1スイッチ手段の前記スイッチ素子は、前記出力端子から前記第2電源端子に向かう方向に順方向接続されるダイオードを備えていてもよい。

0014

本適用例に係る電圧出力用回路によれば、第1スイッチ手段が開状態の時は、第2電源端子から出力端子への電流は遮断され、かつ、ダイオードを介して出力端子から第2電源端子に電流が流れる。従って、第1スイッチ手段が開状態の時は、第2電源端子に接続される第2電源からの電流の逆流を抑制しながら、第2電源を充電することができる。

0015

[適用例5]
上記適用例に係る電圧出力用回路において、前記第2制御手段は、前記第1電源端子の電圧に基づいて解除信号を出力し、前記第1制御手段は、ラッチ回路を備え、前記ラッチ回路への前記リセット信号の入力に基づいて前記第1スイッチ手段を前記開状態に固定し、前記ラッチ回路への前記解除信号の入力に基づいて前記第1スイッチ手段の前記開状態の固定を解除するようにしてもよい。

0016

本適用例に係る電圧出力用回路によれば、第2電源端子に第2電源が接続されるとリセット信号が発生し、ラッチ回路により第1スイッチ手段が開状態に固定されるので、第1電源端子に第1電源が接続されていない場合の第2電源の不要な電力の消耗を抑えることができる。

0017

また、本適用例に係る電圧出力用回路によれば、第2制御手段が出力する解除信号に基づいて第1スイッチ手段の開状態の固定が解除されるので、第1電源端子に第1電源が接続された後、第2制御手段が解除信号を出力した後は、第1スイッチ手段を開状態から閉状態に、あるいは、閉状態から開状態からに移行させることができる。

0018

[適用例6]
上記適用例に係る電圧出力用回路において、前記第1電源端子から出力端子への電圧の供給路にあり、開状態の時に前記第2電源端子から前記第1電源端子への電流の供給を阻止する第2スイッチ手段を備えていてもよい。

0019

本適用例に係る電圧出力用回路によれば、第2スイッチ手段が開状態の時には第2電源端子から第1電源端子への電流の逆流を防ぐことができる。

0020

[適用例7]
本適用例に係る電子機器は、上記のいずれかの電圧出力用回路を備えている。

0021

[適用例8]
本適用例に係る移動体は、上記のいずれかの電圧出力用回路を備えている。

0022

[適用例9]
本適用例に係る電圧出力用回路の製造方法は、第1電源端子と、第2電源端子と、出力端子と、前記第2電源端子から前記出力端子への電圧の供給路にあり、閉状態の時に前記第2電源端子から前記出力端子へ電圧を供給し、開状態の時に前記第2電源端子から前記出力端子への電圧の供給を遮断する第1スイッチ手段と、前記第2電源端子の電圧に基づき、前記第1スイッチ手段を前記開状態に固定する第1制御手段と、前記第1電源端子の電圧に基づき、前記第1スイッチ手段の前記開状態の固定を解除する第2制御手段と、を備えている回路を用意する工程と、前記第1電源端子と前記第2電源端子のうち前記第2電源端子に第2電源電圧を印加して、前記第1スイッチ手段を前記開状態に固定する工程と、前記第2電源端子に前記第2電源電圧が印加されている状態で前記第1電源端子に第1電源電圧を印加して、前記開状態の固定を解除する工程と、を含む。

0023

本適用例に係る電圧出力用回路の製造方法によれば、第1電源端子に第1電源電圧が印加される前に第2電源端子に第2電源電圧が印加されるが、第1スイッチ手段が開状態に固定されることにより第2電源端子から出力端子への電圧の供給が遮断される。従って、第2電源端子に接続される第2電源の不要な電力の消耗を抑えることができる。

0024

[適用例10]
本適用例に係る電子機器の製造方法は、第1電源端子と、第2電源端子と、出力端子と、前記第2電源端子から前記出力端子への電圧の供給路にあり、閉状態の時に前記第2電源端子から前記出力端子へ電圧を供給し、開状態の時に前記第2電源端子から前記出力端子への電圧の供給を遮断する第1スイッチ手段と、前記第2電源端子の電圧に基づき、前記第1スイッチ手段を前記開状態に固定する第1制御手段と、前記第1電源端子の電圧に基づき、前記第1スイッチ手段の前記開状態の固定を解除する第2制御手段と、を備えている電圧出力用回路を用意する工程と、前記第1電源端子と前記第2電源端子のうち前記第2電源端子に第2電源電圧を印加して、前記第1スイッチ手段を前記開状態に固定する工程と、前記第2電源端子に前記第2電源電圧が印加されている状態で前記第1電源端子に第1電源電圧を印加して、前記開状態の固定を解除する工程と、前記第2電源電圧を印加する工程の後であって、前記第1電源電圧を印加する工程の前に、前記電圧出力用回路を電子機器に組み込む工程と、を含む。

0025

本適用例に係る電子機器の製造方法によれば、電圧出力用回路の第1電源端子に第1電源電圧が印加される前に電圧出力用回路の第2電源端子に第2電源電圧が印加されるが、電圧出力用回路の第1スイッチ手段が開状態に固定されることにより第2電源端子から出力端子への電圧の供給が遮断される。従って、電圧出力用回路の第2電源端子に接続される第2電源の不要な電力の消耗を抑えることができる。

図面の簡単な説明

0026

本実施形態の電圧出力用回路の構成例を示す図。
スイッチ制御処理手順の一例を示すフローチャート図。
初期化モードの処理手順の一例を示すフローチャート図。
充電モードの処理手順の一例を示すフローチャート図。
充電モードの処理手順の一例を示すフローチャート図。
充電停止モードの処理手順の一例を示すフローチャート図。
バックアップモードの処理手順の一例を示すフローチャート図。
本実施形態の電圧出力用回路の製造方法の一例を示すフローチャート図。
本実施形態の電圧出力用回路の動作のタイミングチャートの一例を示す図。
本実施形態の電圧出力用回路の動作のタイミングチャートの他の一例を示す図。
本実施形態の電子機器の機能ブロック図。
本実施形態の電子機器の外観の一例を示す図。
本実施形態の電子機器の製造方法の一例を示すフローチャート図。
本実施形態の移動体の一例を示す図。

実施例

0027

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

0028

1.電圧出力用回路
1−1.回路構成
図1は、本実施形態の電圧出力用回路の構成例を示す図である。本実施形態の電圧出力用回路1は、スイッチ制御回路10、スイッチ制御回路20、スイッチ回路31、スイッチ回路32、スイッチ回路33、パワーオンリセット(POR)回路40、コンパレーター51、コンパレーター52、コンパレーター53、コンパレーター54、コンパレーター55、比較電圧生成回路60、NMOSスイッチ62、レベルシフト回路64、比較電圧生成回路70、NMOSスイッチ72、レベルシフト回路74及びNMOSスイッチ76を含んで構成されている。ただし、本実施形態の電圧出力用回路1は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。

0029

本実施形態の電圧出力用回路1は、VDD端子、VBAT端子の2つの電源端子とVOUT端子を有している。

0030

VDD端子(第1電源端子の一例)はメイン電源が接続される端子であり、VBAT端子(第2電源端子の一例)はバックアップ電源が接続される端子である。バックアップ電源は、充電ができない電源(一次電池等)であってもよいし、充電可能な電源(二次電池大容量コンデンサー等)であってもよい。以下では、バックアップ電源は充電可能な電源であるものとして説明する。

0031

VOUT端子(出力端子の一例)は、各種の機能回路(例えばRTC回路)が接続される端子であり、当該機能回路は、VOUT端子から出力される電圧を電源電圧として動作
する。

0032

本実施形態では、スイッチ制御回路10は、VBAT端子の電圧(バックアップ電源の電圧)を電源電圧として動作し、その他の回路はVDD端子の電圧(メイン電源の電圧)を電源電圧として動作する。

0033

スイッチ回路31(第2スイッチ手段の一例)は、VDD端子からVOUT端子への電流・電圧の供給路にあり、閉状態(オン状態)の時はVDD端子からVOUT端子へ電流・電圧を供給し、開状態(オフ状態)の時はVBAT端子あるいはVOUT端子からVDD端子への電流・電圧の供給を阻止する。

0034

スイッチ回路32は、VDD端子からVBAT端子への電流・電圧の供給路にあり、閉状態(オン状態)の時はVDD端子からVBAT端子への電流・電圧の供給(すなわち、バックアップ電源の充電)を可能とし、開状態(オフ状態)の時はVDD端子からVBAT端子への電流・電圧を遮断する。

0035

スイッチ回路33(第1スイッチ手段の一例)は、VBAT端子からVOUT端子への電流・電圧の供給路にあり、閉状態(オン状態)の時はVBAT端子からVOUT端子への電流・電圧の供給を可能とし、開状態(オフ状態)の時はVBAT端子からVOUT端子への電流・電圧の供給を遮断する。

0036

本実施形態では、スイッチ回路31,32,33は、それぞれ、スイッチ素子SW1,SW2,SW3を有する。本実施形態では、SW1,SW2,SW3は、PMOSスイッチであり、電流の流れる方向に対して上流側をソース、下流側をドレインとして、ゲート電圧ゲート端子(制御端子)の電圧)がローレベルの時にソースとドレインとの間を導通オン)し、ゲート電圧がハイレベルの時にソースとドレインとの間を非導通(オフ)にする。スイッチSW1は、VDD端子側がソース、VOUT端子側がドレインとなるように設けられている。スイッチSW2は、VBAT端子側がソース、VOUT端子側がドレインとなるように設けられている。スイッチSW3は、VOUT端子側がソース、VBAT端子側がドレインとなるように設けられている。また、本実施形態では、スイッチ素子SW1,SW2,SW3は、ソースとドレインとの間に、ソース側がアノード、ドレイン側がカソードとなる(ソースからドレインへの向きを順方向とする)ダイオード(ボディーダイオード)が形成されており、オフの状態でもソース電位ドレイン電位よりも高ければ順方向に電流が流れる。

0037

スイッチ素子SW1をオフすると、ダイオードの順方向にのみ電流が流れるので、VOUT端子やVBAT端子からVDD端子への電流・電圧の供給を遮断することができる。従って、スイッチ素子SW1をオフすることで、メイン電源への電流の逆流を防ぐことができる。

0038

スイッチ素子SW2をオフすると、ダイオードの順方向にのみ電流が流れるので、VDD端子からVBAT端子への電流・電圧の供給を遮断することができる。従って、スイッチ素子SW2をオフすることで、バックアップ電源の充電を停止(過充電を防止)することができる。

0039

スイッチ素子SW3をオフすると、ダイオードの順方向にのみ電流が流れるので、VBAT端子からVOUT端子やVDD端子への電流・電圧の供給を遮断することができる。従って、スイッチ素子SW3をオフすることで、バックアップ電源の無駄な消費を抑えることができる。

0040

スイッチ制御回路10(第1制御手段の一例)は、スイッチ回路33の開閉オンオフ)を制御する回路であり、本実施形態では、パワーオンリセット(POR)回路11、ラッチ回路12、レベルシフト回路13、NMOSスイッチ14、レベルシフト回路15、インバーター回路16、インバーター回路17、プルダウン抵抗18及びプルダウン抵抗19を含んで構成されている。ただし、本実施形態のスイッチ制御回路10は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。

0041

パワーオンリセット回路11は、VBAT端子の電圧上昇追従し、所望の電圧に達するまでの間、リセット信号PORBを発生させる。

0042

ラッチ回路12は、リセット信号PORBが入力されると、スイッチ回路33を開状態(オフ状態)に固定するための信号を発生させる。また、ラッチ回路12は、スイッチ制御回路20が発生させるPDOFFがレベルシフト回路13を介して入力されると、スイッチ回路33の開状態(オフ状態)の固定を解除する信号を発生させる。本実施形態では、ラッチ回路12は、SRラッチで実現されており、リセット信号PORBが入力されると出力信号PDONがハイレベルとなり、解除信号PDOFF(パルス信号)が入力されると出力信号PDONがローレベルとなる。

0043

NMOSスイッチ14は、ソース端子グランドに接続されており、ドレイン端子は、インバーター回路16の出力端子及びインバーター回路17の入力端子に接続されており、ゲート端子(制御端子)にはラッチ回路12の出力信号PDONが入力される。従って、PDONがハイレベルの時はNMOSスイッチ14のソースとドレインとの間が導通(オン)してインバーター回路17の入力端子がグランド電位となる。インバーター回路17の出力端子はスイッチ素子SW3ゲート端子(制御端子)と接続されており、PDONがハイレベルの時はスイッチ素子SW3がオフ状態に固定される。一方、PDONがローレベルの時はNMOSスイッチ14のソースとドレインとの間が非導通(オフ)になる。これにより、スイッチ制御回路20が発生させるSW3の制御信号が、レベルシフト回路15、インバーター回路16、インバーター回路17を介して、SW3のゲート端子(制御端子)に入力される。すなわち、スイッチ制御回路20がスイッチ素子SW3の開閉(オンオフ)を制御可能になる。

0044

基準電圧回路22は、VOUT端子の電源電圧に基づき、基準電圧VREFを発生させる。図1では、基準電圧回路22は、スイッチ制御回路20の一部になっているが、スイッチ制御回路20とは別個に設けられていてもよい。

0045

比較電圧生成回路60は、VDD端子の電圧VDから2つの比較電圧VD1,VD2を生成する回路であり、例えば、VDD端子とNMOSスイッチ62の端子との間をそれぞれ所定の抵抗比抵抗分割して比較電圧VD1,VD2を生成する。

0046

コンパレーター51は、比較電圧VD1と基準電圧VREFとの大小を比較し、比較結果を示す出力信号COMP1は、VD1>VREFの時はハイレベル、VD1<VREFの時はローレベルとなる。本実施形態では、VDD端子の電圧がV1の時に比較電圧VD1と基準電圧VREFが一致する。すなわち、コンパレーター51は、VDD端子の電圧がV1よりも高いか低いかを判定する電源判定回路VDET1として機能する。

0047

コンパレーター52は、比較電圧VD2とグランド電位との大小を比較し、比較結果を示す出力信号COMP2は、VD2>グランド電位の時はハイレベル、VD2<グランド電位の時はローレベルとなる。本実施形態では、VDD端子の電圧がV2の時に比較電圧VD2とグランド電位が一致する。すなわち、コンパレーター52は、VDD端子の電圧がV2よりも高いか低いかを判定する電源判定回路VDET2として機能する。なお、本
実施形態では、V1>V2である。

0048

比較電圧生成回路70は、VBAT端子の電圧VBから2つの比較電圧VB1,VB2を生成する回路であり、例えば、VBAT端子とNMOSスイッチ72の端子との間をそれぞれ所定の抵抗比で抵抗分割して比較電圧VB1,VB2を生成する。

0049

コンパレーター53は、比較電圧VB1と基準電圧VREFとの大小を比較し、比較結果を示す出力信号COMP3は、VB1>VREFの時はハイレベル、VB1<VREFの時はローレベルとなる。本実施形態では、VBAT端子の電圧がV3の時に比較電圧VB1と基準電圧VREFが一致する。すなわち、コンパレーター53は、VBAT端子の電圧がV3よりも高いか低いかを判定する電源判定回路VDET3として機能する。

0050

コンパレーター54は、比較電圧VB2と基準電圧VREFとの大小を比較し、比較結果を示す出力信号COMP4は、VB2>VREFの時はハイレベル、VB2<VREFの時はローレベルとなる。本実施形態では、VBAT端子の電圧がV4の時に比較電圧VB2と基準電圧VREFが一致する。すなわち、コンパレーター53は、VBAT端子の電圧がV4よりも高いか低いかを判定する電源判定回路VDET4として機能する。

0051

コンパレーター55は、VDD端子の電圧VDとVBAT端子の電圧VBとの大小を比較し、比較結果を示す出力信号COMP5は、VD>VBの時はハイレベル、VD<VBの時はローレベルとなる。すなわち、コンパレーター55は、VDD端子の電圧がVBAT端子の電圧よりも高いか低いかを判定する電源判定回路VDET5として機能する。

0052

パワーオンリセット回路40は、VOUT端子の電圧上昇に追従し、所望の電圧に達するまでの間、リセット信号PORAを発生させる。スイッチ制御回路20は、このリセット信号PORAを受けて初期化される。

0053

スイッチ制御回路20(第2制御手段の一例)は、コンパレーター51〜55(VDET1〜5)の出力信号COMP1〜5やラッチ回路12の出力信号PDON等の入力信号、不図示のインターフェース回路を介して外部から設定される内部レジスター(不図示)の設定値に基づいて、スイッチ回路31〜33(スイッチ素子SW1〜SW3)の開閉(オンオフ)制御を行う。また、スイッチ制御回路20は、このスイッチ制御において、コンパレーター51〜55(VDET1〜5)の動作のオンオフ制御も行う。スイッチ制御回路20によるスイッチ制御の処理手順の詳細については後述する。

0054

さらに、スイッチ制御回路20は、コンパレーター51,52(VDET1,2)がともにオフの時は、レベルシフト回路64を介してNMOSスイッチ62のゲート端子にローレベルの信号を供給し、NMOSスイッチ62をオフする。これにより、VDD端子から比較電圧生成回路60を介してグランドに流れる電流が停止するので、無駄な消費電流を削減することができる。

0055

同様に、スイッチ制御回路20は、コンパレーター53,54(VDET3,4)がともにオフの時は、レベルシフト回路74を介してNMOSスイッチ72のゲート端子にローレベルの信号を供給し、NMOSスイッチ72をオフする。これにより、VBAT端子から比較電圧生成回路70を介してグランドに流れる電流が停止するので、無駄な消費電流を削減することができる。

0056

なお、ラッチ回路12の出力信号PDONがハイレベルの時(すなわち、スイッチ回路33(スイッチ素子SW3)が開状態(オフ状態)に固定されている時)は、プルダウン用のNMOSスイッチ76により、NMOSスイッチ72のゲート端子が強制的にローレ
ベルになる。これにより、VBAT端子からVOUT端子への電流・電圧の供給が遮断されている時に、VBAT端子から比較電圧生成回路70を介してグランドに流れる無駄な消費電流を削減している。

0057

1−2.スイッチ制御回路の処理手順
図2図7は、スイッチ制御回路20によるスイッチ制御の処理手順の一例を示すフローチャート図である。スイッチ制御回路20は、例えば、図1では不図示のメモリー(記憶部)に記憶されているプログラムに従い、図2図7に示すフローチャートを実現してもよい。

0058

図2に示すように、スイッチ制御回路20は、まず、リセット信号PORAが入力されると(S2のY)、SW1〜3をすべてオフするとともに、VDET1〜5をすべてオフする(S4)。

0059

その後、リセット信号PORAの入力が解除されると(S6のY)、スイッチ制御回路20は、初期化モードの処理に移行する(S10)。

0060

スイッチ制御回路20は、初期化モード(S10)の処理後、内部レジスターの設定値に応じて、非充電モード(S20)又は充電モード(S30)の処理に移行する。

0061

スイッチ制御回路20は、非充電モード(S20)の処理中、入力信号及び内部レジスターの設定値に応じて、充電モード(S30)又はバックアップモード(S50)の処理に移行する。

0062

スイッチ制御回路20は、充電モード(S30)の処理中、入力信号及び内部レジスターの設定値に応じて、非充電モード(S20)、充電停止モード(S40)又はバックアップモード(S50)の処理に移行する。

0063

スイッチ制御回路20は、充電停止モード(S40)の処理中、入力信号及び内部レジスターの設定値に応じて、非充電モード(S20)、充電モード(S30)又はバックアップモード(S50)の処理に移行する。

0064

スイッチ制御回路20は、バックアップモード(S50)の処理中、入力信号及び内部レジスターの設定値に応じて、非充電モード(S20)又は充電モード(S30)の処理に移行する。

0065

図3は、スイッチ制御回路20による初期化モードの処理手順の一例を示すフローチャート図である。図3に示すように、スイッチ制御回路20は、初期化モードに移行すると、まず、SW1をオン、SW2,3をオフするとともに、VDET1〜5をすべてオフする(S100)。

0066

次に、スイッチ制御回路20は、内部レジスターを初期化する(S102)。これにより、CHGENビット、INIENビット、VBATFLAGビットがすべて0に初期化される。CHGENビットは、バックアップ電源の充電を許可するためのビット(1であれば許可)であり、INIENビットは、初期化モードから非充電モードへの移行を許可するためのビット(1であれば許可)である。VBATFLAGビットは、後述する充電モードの処理(図5)において、VDET3とVDET4のいずれの動作をオンするかを選択するためのビットであり、1の時はVDET3が選択、0の時はVDET4が選択される。

0067

次に、スイッチ制御回路20は、解除信号PDOFFを発生させる(S104)。これにより、以前にリセット信号PORBが発生してSW3がオフ状態に固定されていたとしても、固定が解除されるため、これ以降、スイッチ制御回路20によるSW3のオンオフ制御が可能となる。

0068

次に、スイッチ制御回路20は、内部レジスターのINIENビット又はCHGENビットに1が設定されるまで待ち、INIENビットに1が設定された場合(S106のY)は非充電モードに移行し(図4のS200)、CHGENビットに1が設定された場合(S108のY)は充電モードに移行する(図5のS300)。例えば、VBAT端子に接続されるバックアップ電源が二次電池やコンデンサーの場合等はCHGENビットに1が設定され、バックアップ電源が一時電池の場合等はINIENビットに1が設定される。

0069

図4は、スイッチ制御回路20による非充電モードの処理手順の一例を示すフローチャート図である。図4に示すように、スイッチ制御回路20は、非充電モードに移行すると、まず、内部のFLAGビットを0に初期化し(S200)、さらに、SW1をオン、SW2,3をオフするとともに、VDET1〜5をすべてオフする(S202)。

0070

FLAGビットが0であるので(S204のN)、スイッチ制御回路20は、ステップS202の処理開始から所定時間T1(例えば900ms)が経過するまでにCHGENビットに1が設定されていれば(S206のY)、充電モードに移行する(図5のS308)。

0071

一方、CHGENビットが0のまま所定時間T1が経過すると(S208のY)、スイッチ制御回路20は、SW1〜3をオフするとともに、VDET1をオン、VDET2〜5をオフする(S210)。

0072

次に、スイッチ制御回路20は、ステップS210の処理開始から所定時間T2(例えば100ms)が経過するまでの間、VDET1の出力信号COMP1をモニターし、COMP1がローレベル、すなわち、VDD端子の電圧がV1よりも低くなれば(S212のY)、FLAGビットを1に設定する(S214)。

0073

所定時間T2が経過すると(S216のY)、スイッチ制御回路20は、ステップS202以降の処理を再度行う。そして、スイッチ制御回路20は、ステップS214の処理によりFLAGビットが1に設定されていれば(S204のY)、バックアップモードに移行する(図7のS500)。

0074

このように、非充電モードでは、SW2が常にオフすることで、SW2のダイオードに逆バイアスがかかり、VDD端子(メイン電源)からVBAT端子(バックアップ電源)への電流経路が遮断され、バックアップ電源の充電が行われない。また、SW3が常にオフすることで、SW3のダイオードに逆バイアスがかかり、VBAT端子(バックアップ電源)からVOUT端子への電圧の供給が遮断されるので、バックアップ電源の無駄な消費を抑制することができる。

0075

また、T1の期間はVDET1〜5の動作がオフ(NMOSスイッチ62,72もオフ)、T2の期間はVDET1の動作のみがオン(NMOSスイッチ62のみオン)することを繰り返すことで、VDD端子の電圧低下が間欠的に監視される。このように、非充電モードでは、NMOSスイッチ72が常にオフし、VBAT端子からグランドへの電流が遮断されるので、無駄な消費電流が削減され、バックアップ電源の電圧低下が抑制される。また、VDET1,2が動作しないT1期間は、NMOSスイッチ62がオフしてVD
D端子からグランドへの電流も遮断されるので、消費電流が低減される。

0076

なお、メイン電源が遮断された場合、T1の期間はSW1がオンしてVOUT端子からVDD端子に電流が流入するが、T2の期間はSW1がオフするので、SW1のダイオードには逆バイアスがかかり、VOUT端子からVDD端子に流入する電流が遮断される。すなわち、メイン電源が遮断された場合、SW1が間欠的にオンオフを繰り返すことで、VOUT端子からVDD端子に流入する電流とVDD端子に接続される外部負荷回路を介してグランドに流出する電流とのバランス崩れる。その結果、VDD端子の電圧低下が促進され、VDET1によりVDD端子の電圧低下が確実に検出され、より早くバックアップモードに移行することができる。

0077

図5は、スイッチ制御回路20による充電モードの処理手順の一例を示すフローチャート図である。図5に示すように、スイッチ制御回路20は、初期化モードから充電モードに移行すると、まず、SW1,2をオン、SW3をオフするとともに、VDET1〜5をすべてオフする(S300)。

0078

次に、スイッチ制御回路20は、ラッチ回路12の出力信号PDONをモニターし(S302)、PDONがハイレベルであれば(S302のY)、解除信号PDOFFを発生させ(S304)、再度PDONをモニターする(S302)。すなわち、以前にリセット信号PORBが発生していた場合、PDONがハイレベルとなってSW3がオフ状態に固定されているので、解除信号PDOFFを発生させてこの固定を解除する。これにより、これ以降、スイッチ制御回路20によるSW3のオンオフ制御を可能となる。

0079

PDONがローレベルであれば(S302のN)、すなわち、充電モードに移行直後からローレベルであった場合又はステップS304の処理によりローレベルになった場合、スイッチ制御回路20は、内部のFLAGビットを0に初期化し(S306)、SW1〜3をオンするとともに、VDET1〜5をオフする(S308)。

0080

FLAGビットが0であるので(S310のN)、スイッチ制御回路20は、ステップS308の処理開始から所定時間T3(例えば900ms)が経過するまでにCHGENビットに0が設定されていれば(S312のY)、非充電モードに移行する(図4のS200)。

0081

一方、CHGENビットが1のまま所定時間T3が経過すると(S314のY)、スイッチ制御回路20は、内部レジスターのVBATFLAGビットに1が設定されていれば(S316のY)、SW1,2をオフ、SW3をオンするとともに、VDET1,3,5をオン、VDET2,4をオフする(S318)。

0082

そして、スイッチ制御回路20は、ステップS318の処理開始から所定時間T4(例えば100ms)が経過するまでの間、VDET1,3,5の各出力信号COMP1,3,5をモニターし、COMP5がローレベル又はCOMP3がハイレベル、すなわち、VBAT端子の電圧がVDD端子の電圧よりも高いか、VBAT端子の電圧がV3よりも高くなれば(S320のY)、充電停止モードに移行する(図6のS400)。また、スイッチ制御回路20は、所定時間T4が経過するまでの間にCOMP1がローレベル、すなわち、VDD端子の電圧がV1よりも低くなれば(S322のY)、FLAGビットを1に設定する(S324)。

0083

所定時間T4が経過すると(S326のY)、スイッチ制御回路20は、ステップS308以降の処理を再度行う。そして、スイッチ制御回路20は、ステップS324の処理によりFLAGビットが1に設定されていれば(S310のY)、バックアップモードに
移行する(図7のS500)。

0084

一方、内部レジスターのVBATFLAGビットに0が設定されていれば(S316のN)、SW1,2をオフ、SW3をオンするとともに、VDET1,4,5をオン、VDET2,3をオフする(S328)。

0085

そして、スイッチ制御回路20は、ステップS318の処理開始から所定時間T4が経過するまでの間、VDET1,4,5の各出力信号COMP1,4,5をモニターし、COMP5がローレベル又はCOMP4がハイレベル、すなわち、VBAT端子の電圧がVDD端子の電圧よりも高いか、VBAT端子の電圧がV4よりも高くなれば(S330のY)、充電停止モードに移行する(図6のS400)。また、スイッチ制御回路20は、所定時間T4が経過するまでの間にCOMP1がローレベル、すなわち、VDD端子の電圧がV1よりも低くなれば(S332のY)、FLAGビットを1に設定する(S334)。

0086

所定時間T4が経過すると(S336のY)、スイッチ制御回路20は、ステップS308以降の処理を再度行う。そして、スイッチ制御回路20は、ステップS334の処理によりFLAGビットが1に設定されていれば(S310のY)、バックアップモードに移行する(図7のS500)。

0087

なお、スイッチ制御回路20は、非充電モード、充電停止モード又はバックアップモードから充電モードに移行した場合は、ステップS306の処理から開始する。

0088

このように、充電モードでは、まず、SW1,2がオン、SW3がオフすることで、SW1,2のチャネル及びSW3のダイオードを介して、VDD端子(メイン電源)からVBAT端子(バックアップ電源)に電流が流れ、バックアップ電源がゆっくりと充電(プリチャージ)される。その後(SW3がオフ状態に固定されていれば固定が解除された後)、T3の期間はSW3がオンすることで、SW1〜3のチャネルを介してバックアップ電源の充電が効率的に行われる。

0089

また、T3の期間はVDET1〜5の動作がすべてオフ(NMOSスイッチ62,72もオフ)、T4の期間はVDET1,3,5又はVDET1,4,5の動作がオン(NMOSスイッチ62,72もオン)することを繰り返すことで、VBAT端子の電圧上昇及びVDD端子の電圧低下が間欠的に監視される。このように、充電モードでは、VDET1〜5の動作がオフするT3期間は、NMOSスイッチ62,72がともにオフしてVDD端子やVBAT端子からグランドへの電流が遮断されるので、無駄な消費電流が削減され、充電効率の低下が抑制される。

0090

なお、メイン電源が遮断された場合、T3の期間はSW1,2がオンしてVOUT端子又はVBAT端子からVDD端子に電流が流入するが、T4の期間はSW1がオフするので、SW1のダイオードには逆バイアスがかかり、VOUT端子又はVBAT端子からVDD端子に流入する電流が遮断される。すなわち、メイン電源が遮断された場合、SW1が間欠的にオンオフを繰り返すことで、VOUT端子又はVBAT端子からVDD端子に流入する電流とVDD端子に接続される外部負荷回路を介してグランドに流出する電流とのバランスが崩れる。その結果、VDD端子の電圧低下が促進され、VDET1によりVDD端子の電圧低下が確実に検出され、より早くバックアップモードに移行することができる。

0091

図6は、スイッチ制御回路20による充電停止モードの処理手順の一例を示すフローチャート図である。図6に示すように、スイッチ制御回路20は、充電停止モードに移行す
ると、まず、内部のFLAGビットを0に初期化し(S400)、さらに、SW1をオン、SW2,3をオフするとともに、VDET1〜5をすべてオフする(S402)。

0092

FLAGビットが0であるので(S404のN)、スイッチ制御回路20は、ステップS402の処理開始から所定時間T5(例えば900ms)が経過するまでにCHGENビットに0が設定されていれば(S406のY)、非充電モードに移行する(図4のS200)。

0093

一方、CHGENビットが1のまま所定時間T5が経過すると(S408のY)、スイッチ制御回路20は、SW1,2をオフ、SW3をオンするとともに、VDET1,3をオン、VDET2,4,5をオフする(S410)。

0094

そして、スイッチ制御回路20は、ステップS410の処理開始から所定時間T6(例えば100ms)が経過するまでの間、VDET1,3の各出力信号COMP1,3をモニターし、COMP3がローレベル、すなわち、VBAT端子の電圧がV3よりも低くなれば(S412のY)、充電モードに移行する(図5のS306)。また、スイッチ制御回路20は、所定時間T6が経過するまでの間にCOMP1がローレベル、すなわち、VDD端子の電圧がV1よりも低くなれば(S414のY)、FLAGビットを1に設定する(S416)。

0095

所定時間T6が経過すると(S418のY)、スイッチ制御回路20は、ステップS402以降の処理を再度行う。そして、スイッチ制御回路20は、ステップS416の処理によりFLAGビットが1に設定されていれば(S404のY)、バックアップモードに移行する(図7のS500)。

0096

このように、充電停止モードでは、SW2が常にオフすることで、SW2のダイオードに逆バイアスがかかり、VDD端子(メイン電源)からVBAT端子(バックアップ電源)への電流経路が遮断され、バックアップ電源の充電が行われないので、バックアップ電源の過充電を防止することができる。

0097

また、T5の期間はVDET1〜5の動作がすべてオフ(NMOSスイッチ62,72もオフ)、T6の期間はVDET1,3の動作がオン(NMOSスイッチ62,72もオン)することを繰り返すことで、VBAT端子の電圧低下及びVDD端子の電圧低下が間欠的に監視される。このように、充電停止モードでは、VDET1〜5の動作がオフするT5期間は、NMOSスイッチ62,72がともにオフしてVDD端子やVBAT端子からグランドへの電流が遮断されるので、無駄な消費電流が削減され、充電効率の低下が抑制される。

0098

なお、メイン電源が遮断された場合、T5の期間はSW1がオンしてVOUT端子からVDD端子に電流が流入するが、T6の期間はSW1がオフするので、SW1のダイオードには逆バイアスがかかり、VOUT端子からVDD端子に流入する電流が遮断される。すなわち、メイン電源が遮断された場合、SW1が間欠的にオンオフを繰り返すことで、VOUT端子からVDD端子に流入する電流とVDD端子に接続される外部負荷回路を介してグランドに流出する電流とのバランスが崩れる。その結果、VDD端子の電圧低下が促進され、VDET1によりVDD端子の電圧低下が確実に検出され、より早くバックアップモードに移行することができる。

0099

図7は、スイッチ制御回路20によるバックアップモードの処理手順の一例を示すフローチャート図である。図7に示すように、スイッチ制御回路20は、バックアップモードに移行すると、まず、内部のFLAGビットを0に初期化し(S500)、さらに、SW
1をオフ、SW2,3をオンするとともに、VDET1〜5をすべてオフする(S502)。

0100

FLAGビットが0であるので(S504のN)、スイッチ制御回路20は、ステップS502の処理開始から所定時間T7(例えば900ms)が経過すると(S508のY)、スイッチ制御回路20は、SW1,2をオフ、SW3をオンするとともに、VDET1,3〜5をオフ、VDET2をオンする(S510)。

0101

そして、スイッチ制御回路20は、ステップS510の処理開始から所定時間T8(例えば100ms)が経過するまでの間、VDET2の出力信号COMP2をモニターし、COMP2がハイレベル、すなわち、VDD端子の電圧がV2よりも高くなれば(S512のY)、FLAGビットを1に設定する(S514)。

0102

所定時間T8が経過すると(S516のY)、スイッチ制御回路20は、ステップS502以降の処理を再度行う。そして、スイッチ制御回路20は、ステップS514の処理によりFLAGビットが1に設定されている場合、CHGENビットが1に設定されていれば(S504のY)、充電モードに移行し(図5のS306)、CHGENビットが0に設定されていれば(S506のY)、非充電モードに移行する(図4のS200)。

0103

このように、バックアップモードでは、SW3が常にオンすることで、VBAT端子(バックアップ電源)からVOUT端子に電圧が供給されるので、VOUT端子に接続される機能回路が動作を継続することができる。

0104

また、SW1が常にオフするので、SW1のダイオードには逆バイアスがかかり、VOUT端子又はVBAT端子からVDD端子に流入する電流が遮断される。これにより、メイン電源が遮断されている状態で、バックアップ電源の無駄な消費を抑制することができるとともに、VDET2によりVDD端子の電圧上昇が検出されてバックアップモードから抜けてしまうことを防止することができる。

0105

また、T7の期間はVDET1〜5の動作がすべてオフ(NMOSスイッチ62,72もオフ)、T8の期間はVDET2の動作のみがオン(NMOSスイッチ62のみオン)することを繰り返すことで、VDD端子の電圧上昇が間欠的に監視される。このように、バックアップモードでは、NMOSスイッチ72が常にオフし、VBAT端子からグランドへの電流が遮断されるので、無駄な消費電流が削減され、バックアップ電源の電圧低下が抑制される。また、VDET1,2が動作しないT7期間は、NMOSスイッチ62がオフしてVDD端子からグランドへの電流も遮断されるので、消費電流が低減される。

0106

なお、図4図7のフローチャートにおいて、所定時間T1〜8は、可変に設定できるようにしてもよい。例えば、図1では不図示の不揮発性メモリーにT1〜T8の各設定値を記憶させておき、スイッチ制御回路20がこれらの設定値を不揮発性メモリーから読み出してT1〜T8を計測してもよい。

0107

1−3.電圧出力用回路の製造方法
図8は、本実施形態の電圧出力用回路の製造方法の一例を示すフローチャート図である。

0108

図8に示すように、本実施形態では、まず、第1電源端子(図1のVDD端子)と、第2電源端子(図1のVBAT端子)と、出力端子(図1のVOUT端子)と、第2電源端子から出力端子への電圧の供給路にあり、開状態(オフ状態)の時に第2電源端子から出力端子への電圧の供給を遮断する第1スイッチ手段(図1のスイッチ回路33)と、第2
電源端子の電圧に基づき、第1スイッチ手段を開状態(オフ状態)に固定する第1制御手段(図1のスイッチ制御回路10)と、第1電源端子の電圧に基づき、第1スイッチ手段の開状態(オフ状態)の固定を解除する第2制御手段(図1のスイッチ制御回路20)と、を少なくとも備えている電圧出力用回路を用意する(T10)。このような電圧出力用回路は、例えば、1つの集積回路(IC)チップとして作成してもよいし、複数のICチップ配線接続して作成してもよいし、電圧出力用回路の一部又は全部の構成を、ディスクリート部品を配線接続して作成してもよい。

0109

次に、第2電源端子に第2電源(バックアップ電源)を接続し、第2電源から第2電源端子に第2電源電圧(バックアップ電源の電圧)を印加して、第1スイッチ手段を開状態に固定する(T20)。

0110

次に、第2電源端子に第2電源電圧が印加されている状態で、第1電源端子に第1電源(メイン電源)を接続し、第1電源から第1電源電圧(メイン電源の電圧)を印加して、第1スイッチ手段の開状態の固定を解除する(T30)。

0111

図9は、図1に示した本実施形態の電圧出力用回路1の動作のタイミングチャートの一例を示す図であり、図8に示した製造方法において、充電可能かつ未充電のバックアップ電源をVBAT端子に接続した後、メイン電源をVDD端子に接続した時の例である。

0112

図9の例では、最初に、電圧出力用回路1にバックアップ電源とメイン電源を接続する組み立て工程が行われている。この組み立て工程では、VDD端子にメイン電源が接続されるよりも前に、VBAT端子にバックアップ電源が接続されているが、バックアップ電源が未充電のため、VBAT端子の電圧が上昇していない。

0113

その後、VDD端子にメイン電源が接続されてVDD端子の電圧が立ち上がった後、初期化モードから充電モードに移行し、バックアップ電源のプリチャージが開始されている。このプリチャージにより、VBAT端子の電圧が上昇しリセット信号PORBが発生し、SW3がオフ状態に固定されている。SW3がオフ状態に固定されることで、VBAT端子からVOUT端子への電流・電圧の供給路が遮断され、バックアップ電源の無駄な消費が抑制されている。

0114

その後、解除信号PDOFFによってSW3のオフ状態の固定が解除された後、SW3がオンしてバックアップ電源のチャージが行われ、バックアップ電源が満充電の状態になり、充電停止モードに移行している。

0115

そして、充電停止モードでメイン電源が遮断されたためVDD端子の電圧が低下し、バックアップモードに移行している。その後、メイン電源が回復したためVDD端子の電圧が上昇し、バックアップモードから充電モードに移行し、バックアップ電源が満充電の状態になって再び充電停止モードに移行している。

0116

図10は、図1に示した本実施形態の電圧出力用回路1の動作のタイミングチャートの一例を示す図であり、図8に示した製造方法において、充電できないバックアップ電源(一次電池等)をVBAT端子に接続した後、メイン電源をVDD端子に接続した時の例である。

0117

図10の例でも、図9の例と同様に、最初に、電圧出力用回路1にバックアップ電源とメイン電源を接続する組み立て工程が行われている。この組み立て工程では、VDD端子にメイン電源が接続されるよりも前に、VBAT端子にバックアップ電源が接続されており、VBAT端子の電圧が上昇している。このVBAT端子の電圧上昇によりリセット
号PORBが発生し、SW3がオフ状態に固定されている。SW3がオフ状態に固定されることで、VBAT端子からVOUT端子への電流・電圧の供給路が遮断され、バックアップ電源の無駄な消費が抑制されている。

0118

その後、VDD端子にメイン電源が接続されてVDD端子の電圧が立ち上がった後、初期化モードに移行し、解除信号PDOFFによってSW3のオフ状態の固定が解除された後、非充電モードに移行している。

0119

そして、非充電モードでメイン電源が遮断されたためVDD端子の電圧が低下し、バックアップモードに移行している。その後、メイン電源が回復したためVDD端子の電圧が上昇し、バックアップモードから非充電モードに移行している。

0120

以上に説明したように、本実施形態の電圧出力用回路によれば、充電モードに移行するまではSW3がオフしているため、SW3のダイオードに逆バイアスがかかっており、VBAT端子からVOUT端子への電流・電圧経路が遮断されている。そのため、VDD端子にメイン電源が接続される前にVBAT端子にバックアップ電源が接続されても、バックアップ電源の不要な電力の消耗を抑えることができる。

0121

また、本実施形態の電圧出力用回路によれば、初期化モードが終了した後、メイン電源からVDD端子に所望の電源電圧が供給されている限り、非充電モード、充電モード、充電停止モードのいずれかであり、SW1がオンの時はSW1のチャネルを介して、SW1がオフの時もSW1のダイオードを介して、VDD端子からVOUT端子に常に電圧が供給される。従って、メイン電源からVDD端子に所望の電源電圧が供給されていれば、VOUT端子に接続される機能回路は、メイン電源から供給される電源電圧で動作を継続することができる。一方、本実施形態の電圧出力用回路は、メイン電源からVDD端子に所望の電源電圧が供給されなくなれば、バックアップモードに移行し、バックアップモードではSW3が常にオンするので、SW2がオンの時はSW2のチャネルとSW3のチャネルを介して、SW2がオフの時もSW2のダイオードとSW3のチャネルを介して、VBAT端子からVOUT端子に常に電圧が供給される。従って、メイン電源からVDD端子に所望の電源電圧が供給されなくなっても、VOUT端子に接続される機能回路は、バックアップ電源から供給される電源電圧で動作を継続することができる。

0122

また、本実施形態の電圧出力用回路によれば、非充電モード、充電モード及び充電停止モードにおいてSW1を間欠的にオンオフすることで、VDD端子に流入する電流とVDD端子から流出する電流とのバランスが崩れてVDD端子の電圧低下が促進され、VDET1によるVDD端子の電圧低下が確実に検出され、より早くバックアップモードに移行することができる。

0123

また、本実施形態の電圧出力用回路によれば、バックアップ電源の充電中にメイン電源が遮断された場合、VBAT端子の電圧がVDD端子の電圧よりも高くなった時点で、仮にバックアップ電源が満充電になっていない状態でも、すぐにバックアップモードに移行する。従って、バックアップ電源からの電流の逆流を抑制することができ、メイン電源からバックアップ電源への切り替えを無駄なく効率よく行うことができる。

0124

また、本実施形態の電圧出力用回路によれば、非充電モード、充電モード、充電停止モード及びバックアップモードにおいて、VDET1〜VDET5のうち動作する必要のないものを常にオフし、動作させるものは間欠的にオンすることで、VDET1〜VDET5で消費される電流を低減し、さらに、NMOSスイッチ62,72をできるだけオフすることで、比較電圧生成回路60,70で消費される電流も低減することができる。なお、VDET1〜VDET5や比較電圧生成回路60,70で消費される電流を低減するた
めには、図4図7のフローチャートにおける所定時間T2,T4,T6,T8がなるべく短い方がよいが、メイン電源が遮断された場合にVDD端子の電圧低下を促進するためには、SW1が間欠的にオフする期間に相当するT2,T4,T6をある程度長くする必要がある。従って、本実施形態の電圧出力用回路を用いたシステムの構成に応じて、T1〜T8を最適な時間に調整することが望ましい。

0125

また、本実施形態の電圧出力用回路によれば、トリクル充電パルス充電などの充電方法と比較して、充電によりバックアップ電源にダメージを与えるリスクを低減することができる。

0126

2.電子機器
図11は、本実施形態の電子機器の機能ブロック図である。また、図12は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。

0127

本実施形態の電子機器300は、電圧出力用回路310、リアルタイムクロック(RTC)回路312、CPU(Central Processing Unit)320、操作部330、ROM(Read Only Memory)340、RAM(Random Access Memory)350、通信部360、表示部370、メイン電源380、バックアップ電源390を含んで構成されている。なお、本実施形態の電子機器は、図11の構成要素(各部)の一部を省略又は変更し、あるいは、他の構成要素を付加した構成としてもよい。

0128

メイン電源380は、電圧出力用回路310のVDD端子に電源電圧を供給する。また、メイン電源380は、CPU320にも電源電圧を供給する。

0129

バックアップ電源390は、電圧出力用回路310のVBAT端子に電源電圧を供給する。

0130

電圧出力用回路310は、VDD端子の電圧が所定の電圧値よりも高い時は、VDD端子の電圧をVOUT端子に出力し、VDD端子の電圧が所定の電圧値よりも低くなると、バックアップモードに移行し、VBAT端子の電圧をVOUT端子に出力する。この電圧出力用回路310は、VBAT端子に電圧が供給されるとVBAT端子からVOUT端子への電圧の供給経路を遮断するように構成されている。電圧出力用回路310として、例えば、前述した本実施形態の電圧出力用回路1を適用することができる。

0131

リアルタイムクロック(RTC)回路312は、時刻情報(年、月、日、時、分、秒等の情報)を生成する回路であり、CPU320は、RTC回路312から時刻情報を読み出すことが可能になっている。RTC回路312は電力用出力回路310のVOUT端子から供給される電源電圧で計時動作を行う。

0132

CPU320は、ROM340等に記憶されているプログラムに従い、各種の計算処理制御処理を行う。具体的には、CPU320は、電圧出力用回路310に対する各種の設定処理、RTC回路312から時刻情報を読み出す処理、操作部330からの操作信号に応じた各種の処理、外部とデータ通信を行うために通信部360を制御する処理、表示部370に各種の情報(RTC回路312から読み出した時刻情報等)を表示させるための表示信号を送信する処理等を行う。

0133

操作部330は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をCPU320に出力する。

0134

ROM340は、CPU320が各種の計算処理や制御処理を行うためのプログラムや
データ等を記憶している。

0135

RAM350は、CPU320の作業領域として用いられ、ROM340から読み出されたプログラムやデータ、操作部330から入力されたデータ、CPU320が各種プログラムに従って実行した演算結果等を一時的に記憶する。

0136

通信部360は、CPU320と外部装置との間のデータ通信を成立させるための各種制御を行う。

0137

表示部370は、LCD(Liquid Crystal Display)等により構成される表示装置であり、CPU320から入力される表示信号に基づいて各種の情報を表示する。表示部370には操作部330として機能するタッチパネルが設けられていてもよい。

0138

電圧出力用回路310として本実施形態の電圧出力用回路1を組み込むことにより、信頼性の高い電子機器を実現することができる。

0139

図13は、本実施形態の電子機器の製造方法の一例を示すフローチャート図である。

0140

図13に示すように、本実施形態では、まず、第1電源端子(図11のVDD端子)と、第2電源端子(図11のVBAT端子)と、出力端子(図11のVOUT端子)と、第2電源端子から出力端子への電圧の供給路にあり、開状態(オフ状態)の時に第2電源端子から出力端子への電圧の供給を遮断する第1スイッチ手段と、第2電源端子の電圧に基づき、第1スイッチ手段を開状態(オフ状態)に固定する第1制御手段と、第1電源端子の電圧に基づき、第1スイッチ手段の開状態(オフ状態)の固定を解除する第2制御手段と、を少なくとも備えている電圧出力用回路310を用意する(T100)。

0141

次に、第2電源端子に第2電源(図11のバックアップ電源390)を接続し、第2電源から第2電源端子に第2電源電圧(図11のバックアップ電源390の電圧)を印加して、第1スイッチ手段を開状態に固定する(T110)。

0142

次に、電圧出力用回路310を電子機器1に組み込む(T120)。

0143

次に、第2電源端子に第2電源電圧が印加されている状態で、第1電源端子に第1電源(図11のメイン電源380)を接続し、第1電源から第1電源端子に第1電源電圧(図11のメイン電源380の電圧)を印加して、第1スイッチ手段の開状態の固定を解除する(T130)。

0144

本実施形態の電子機器300の製造方法の一例としては、電圧出力用回路310とバックアップ電源390を1つのボード上に搭載した後、当該ボードを電子機器300に組み込み、その後、さらにメイン電源380を電子機器300に組み込んで電圧出力用回路310と接続する方法が挙げられる。このような場合、電圧出力用回路310のVDD端子にメイン電源380が接続される前に、VBAT端子にバックアップ電源390が接続されるが、VBAT端子に電圧が供給されるとVBAT端子からVOUT端子への電圧の供給経路が遮断されるので、電子機器300の組み立て時に、バックアップ電源380の無駄な消費を抑制することができる。バックアップ電源380が一次電池等の充電ができない電源の場合には特に有効である。

0145

このような電子機器300としては種々の電子機器が考えられ、例えば、パーソナルコンピューター(例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター)、スマートフォンや携帯
話機などの移動体端末ディジタルスチールカメラインクジェット式吐出装置(例えば、インクジェットプリンター)、ルーターやスイッチなどのストレージエリアネットワーク機器ローカルエリアネットワーク機器、テレビビデオカメラビデオテープレコーダーカーナビゲーション装置リアルタイムクロック装置ページャー電子手帳通信機能付も含む)、電子辞書電卓電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサーワークステーションテレビ電話防犯用テレビモニター電子双眼鏡POS端末医療機器(例えば電子体温計血圧計血糖計、心電図計測装置超音波診断装置電子内視鏡)、魚群探知機、各種測定機器計器類(例えば、車両、航空機船舶の計器類)、フライトシュミレーターヘッドマウントディスプレイモーショントレースモーショントラッキングモーションコントローラーPDR歩行者位置方位計測)等が挙げられる。

0146

3.移動体
図14は、本実施形態の移動体の一例を示す図(上面図)である。図14に示す移動体400は、電圧出力用回路410、エンジンシステムブレーキシステムキーレスエントリーシステム等の各種の制御を行うコントローラー420,430,440、バッテリー450、バックアップ用バッテリー460を含んで構成されている。なお、本実施形態の移動体は、図14の構成要素(各部)の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。

0147

バッテリー450は、電圧出力用回路410のVDD端子にメインの電源電圧を供給する。

0148

バックアップ用バッテリー460は、電圧出力用回路410のVBAT端子にバックアップ用の電源電圧を供給する。

0149

コントローラー420,430,440には、電圧出力用回路410のVOUT端子から電源電圧が供給される。

0150

電圧出力用回路410は、VDD端子の電圧が所定の電圧値よりも高い時は、VDD端子の電圧をVOUT端子に出力し、VDD端子の電圧が所定の電圧値よりも低くなると、バックアップモードに移行し、VBAT端子の電圧をVOUT端子に出力する。この電圧出力用回路410は、VBAT端子に電圧が供給されるとVBAT端子からVOUT端子への電圧の供給経路を遮断するように構成されている。電圧出力用回路410として、例えば、前述した本実施形態の電圧出力用回路1を適用することができる。

0151

このように、移動体400に本実施形態の電圧出力用回路1を組み込むことにより、より信頼性の高い移動体を実現することができる。

0152

このような移動体400としては種々の移動体が考えられ、例えば、自動車電気自動車も含む)、ジェット機ヘリコプター等の航空機、船舶、ロケット人工衛星等が挙げられる。

0153

4.変形例
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。

0154

例えば、本実施形態の電圧出力用回路において、VBAT端子に接続されるバックアップ電源が充電できない電源しか接続されないような場合等は、主としてバックアップ電源の過充電を防止する目的で設けられているスイッチ回路32(スイッチ素子SW2)は無
くてもよい。

0155

また、例えば、本実施形態の電圧出力用回路において、VDET1にVDET2の機能を兼用させることでVDET2を削除してもよい。同様に、本実施形態の電圧出力用回路において、VDET3にVDET4の機能を兼用させることでVDET4を削除してもよい。

0156

また、例えば、本実施形態の電圧出力用回路において、VDD端子とグランドの間にプルダウン抵抗とスイッチを直列に接続し、スイッチ制御回路20が当該スイッチのオンオフのタイミングを制御するように変形してもよい。例えば、スイッチ制御回路20は、VDET1〜5の少なくとも1つがオンする時に当該スイッチをオンするように制御してもよい。このようにすれば、VDD端子の電荷がプルダウン抵抗を介して定期的に強制ディスチャージされるので、メイン電源が遮断された場合、VDD端子に流入する電流とVDD端子から流出する電流とのバランスが崩れやすくなり、VDD端子の電圧低下がより促進される。その結果、VDET1又はVDET2によりVDD端子の電圧低下が確実に検出され、より早くバックアップモードに移行することができる。なお、プルダウン抵抗と直列にスイッチを設けて間欠的にオンオフすることで、プルダウン抵抗による消費電流を低減させることができる。

0157

また、例えば、図8に示した本実施形態の電圧出力用回路の製造方法では、第2電源から電圧第2電源端子に第2電源電圧を印加する工程T20の後、第2電源端子に第2電源電圧が印加されている状態で、第1電源から第1電源電圧を印加する工程T30を行っているが、第1電源から第1電源端子に第1電源電圧を印加する工程の後、第1電源端子に第1電源電圧が印加されている状態で、第2電源端子に第2電源から第2電源電圧を印加するように変形してもよい。同様に、図13に示した本実施形態の電子機器の製造方法では、第2電源から電圧出力用回路の第2電源端子に第2電源電圧を印加する工程T110の後、電圧出力用回路の第2電源端子に第2電源電圧が印加されている状態で、電圧出力用回路の第1電源端子に第1電源から第1電源電圧を印加する工程T130を行っているが、第1電源から電圧出力用回路の第1電源端子に第1電源電圧を印加した後、電圧出力用回路の第1電源端子に第1電源電圧が印加されている状態で、電圧出力用回路の第2電源端子に第2電源から第2電源電圧を印加するように変形してもよい。

0158

また、例えば、図13に示した電子機器の製造方法では、第2電源から電圧出力用回路の第2電源端子に第2電源電圧を印加する工程T110の後、電圧出力用回路を電子機器に組み込む工程T120を行っているが、工程T120の後に工程T110を行うように、工程110と工程120の順番入れ替えてもよい。この電子機器300の製造方法の一例としては、バックアップ電源390を電子機器300に組み込んだ後、電圧出力用回路310を電子機器300に組み込んでバックアップ電源390と接続し、その後、さらにメイン電源380を電子機器300に組み込んで電圧出力用回路310と接続する方法が挙げられる。このような場合にも、電圧出力用回路310のVDD端子にメイン電源380が接続される前に、VBAT端子にバックアップ電源390が接続されるが、VBAT端子に電圧が供給されるとVBAT端子からVOUT端子への電圧の供給経路が遮断されるので、電子機器300の組み立て時に、バックアップ電源380の無駄な消費を抑制することができる。バックアップ電源380が一次電池等の充電ができない電源の場合には特に有効である。

0159

上述した本実施形態及び各変形例は一例であって、これらに限定されるわけではない。例えば、本実施形態及び各変形例を適宜組み合わせることも可能である。

0160

本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び
結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

0161

1電圧出力用回路、10スイッチ制御回路、11パワーオンリセット(POR)回路、12ラッチ回路、13レベルシフト回路、14NMOSスイッチ、15 レベルシフト回路、16インバーター回路、17 インバーター回路、18プルダウン抵抗、19 プルダウン抵抗、20 スイッチ制御回路、22基準電圧回路、31スイッチ回路、32 スイッチ回路、33 スイッチ回路、40 パワーオンリセット(POR)回路、51コンパレーター、52 コンパレーター、53 コンパレーター、54
コンパレーター、55 コンパレーター、60比較電圧生成回路、62 NMOSスイッチ、64 レベルシフト回路、70 比較電圧生成回路、72 NMOSスイッチ、74 レベルシフト回路、76 NMOSスイッチ、300電子機器、310 電圧出力用回路、312リアルタイムクロック(RTC)回路、320 CPU、330 操作部、340 ROM、350 RAM、360通信部、370 表示部、380メイン電源、390バックアップ電源、400 移動体、410 電圧出力用回路、420,430,440コントローラー、450バッテリー、460 バックアップ用バッテリー

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 富士電機株式会社の「 無停電電源システム」が 公開されました。( 2021/09/27)

    【課題】バイパス給電の機能を備え、かつマルチマスタ制御が可能な無停電電源システムを提供する。【解決手段】無停電電源システムにおいて、複数台の無停電電源装置100_1、100_2の各々は、直流電力に基づ... 詳細

  • 富士電機株式会社の「 無停電電源装置」が 公開されました。( 2021/09/27)

    【課題】コンバータ部とインバータ部との間に設けられた直流中間ラインから分岐された制御電源ラインを介して、コンバータ部、インバータ部及び蓄電部からの電力の出力を制御する制御部に対する電力の供給が行われて... 詳細

  • 株式会社リコーの「 電源制御装置、及び電源制御方法」が 公開されました。( 2021/09/27)

    【課題】電子機器への電力の供給を速やかに開始するとともに、電池からの電力の消費を抑制することにある。【解決手段】電源制御装置7は、バッテリ3cと、フラグを保持するとともに、フラグに応じてFET制御信号... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ