図面 (/)

技術 駆動対象スイッチング素子の駆動回路

出願人 株式会社デンソー
発明者 渡邉一範前原恒男
出願日 2013年4月30日 (7年7ヶ月経過) 出願番号 2013-095110
公開日 2014年11月17日 (6年1ヶ月経過) 公開番号 2014-217249
状態 特許登録済
技術分野 電力変換一般
主要キーワード 低下指示 PチャネルMOS 通電操作 フルオン状態 光絶縁素子 開閉制御端子 放電開始タイミング 規定電流
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2014年11月17日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (19)

課題

スイッチング素子S¥#の信頼性の低下を好適に回避することのできる駆動対象スイッチング素子駆動回路を提供する。

解決手段

コンパレータ54の出力信号Sigの論理が「H」となってから規定時間経過したタイミングにおいて、ソフト遮断処理による操作対象を、ソフト遮断用スイッチング素子48及びクランプ用スイッチング素子40の双方からソフト遮断用スイッチング素子48に変更する。これにより、ソフト遮断処理によってゲート電荷放電が開始されてから完了されるまでの期間の途中において、ゲート電荷の放電速度を低下させることができる。

概要

背景

この種の駆動回路としては、直流電源並列接続された高電位側スイッチング素子及び低電位側スイッチング素子(例えばIGBT)の直列接続体を備える電力変換回路(例えば3相インバータ)に適用されるものが知られている。ここで、高電位側スイッチング及び低電位側スイッチング素子のうち一方がショート故障する状況下、他方がオン状態切り替えられる上下アーム短絡が生じる場合、これらスイッチング素子過電流短絡電流)が流れることとなる。

ここで、スイッチング素子に流れる過電流を抑制すべく、例えば下記特許文献1に見られるように、ソフト遮断処理を実行可能なスイッチング素子の過電流保護回路が知られている。詳しくは、この過電流保護回路は、スイッチング素子に過電流が流れていることを条件として、ソフト遮断処理によってスイッチング素子を強制的にオフ状態に切り替える。これにより、スイッチング素子の過電流の流通遮断するとともに、スイッチング素子が強制的にオフ状態に切り替えられる場合に生じるサージ電圧の抑制を図っている。

概要

スイッチング素子S¥#の信頼性の低下を好適に回避することのできる駆動対象スイッチング素子の駆動回路を提供する。コンパレータ54の出力信号Sigの論理が「H」となってから規定時間経過したタイミングにおいて、ソフト遮断処理による操作対象を、ソフト遮断用スイッチング素子48及びクランプ用スイッチング素子40の双方からソフト遮断用スイッチング素子48に変更する。これにより、ソフト遮断処理によってゲート電荷放電が開始されてから完了されるまでの期間の途中において、ゲート電荷の放電速度を低下させることができる。

目的

本発明は、上記課題を解決するためになされたものであり、その目的は、駆動対象スイッチング素子の信頼性の低下を好適に回避することのできる駆動対象スイッチング素子の駆動回路を提供する

効果

実績

技術文献被引用数
1件
牽制数
1件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

駆動対象スイッチング素子(S¥#)の入出力端子間に流れる電流を検出する電流検出手段(St,52)と、前記電流検出手段によって検出された電流が閾値電流を超えたことを条件として、前記駆動対象スイッチング素子に過電流が流れている旨判断する過電流判断手段と、前記過電流判断手段によって過電流が流れている旨判断されたことを条件として、前記駆動対象スイッチング素子の開閉制御端子電荷放電させることで該駆動対象スイッチング素子を強制的にオフ状態切り替え強制オフ手段と、前記駆動対象スイッチング素子がフルオン状態とされる場合において前記過電流判断手段によって過電流が流れている旨判断されたことを条件として、前記強制オフ手段によって前記電荷の放電が開始されてから前記駆動対象スイッチング素子がオフ状態に切り替えられるまでの期間の途中において、前記電荷の放電速度を低下させる処理を行う処理手段と、を備えることを特徴とする駆動対象スイッチング素子の駆動回路

請求項2

前記処理手段は、前記過電流判断手段によって過電流が流れている旨判断された後、前記電流検出手段によって検出された電流が前記閾値電流よりも大きい規定電流となった場合、前記放電速度を低下させる処理を行うことを特徴とする請求項1記載の駆動対象スイッチング素子の駆動回路。

請求項3

前記処理手段は、前記過電流判断手段によって過電流が流れている旨判断された後、前記電流検出手段によって検出された電流がそのピーク値に到達する以前において該電流の上昇速度が規定速度を下回った場合、前記放電速度を低下させる処理を行うことを特徴とする請求項1記載の駆動対象スイッチング素子の駆動回路。

請求項4

前記処理手段は、前記過電流判断手段によって過電流が流れている旨判断されてから規定時間経過した場合、前記放電速度を低下させる処理を行うことを特徴とする請求項1記載の駆動対象スイッチング素子の駆動回路。

請求項5

前記駆動対象スイッチング素子の入出力端子間の電圧を検出する電圧検出手段(60)を更に備え、前記処理手段は、前記過電流判断手段によって過電流が流れている旨判断された後、前記電圧検出手段によって検出された電圧又は該電圧の上昇速度が所定値を超えた場合、前記放電速度を低下させる処理を行うことを特徴とする請求項1記載の駆動対象スイッチング素子の駆動回路。

請求項6

前記開閉制御端子に接続され、前記強制オフ手段によって強制的にオフ状態に切り替える場合に前記開閉制御端子の電荷の放電に用いられる放電経路(Lcut,Lclamp;Lcut,Ldis;Lcut,Loff)を更に備え、前記処理手段は、前記放電経路の抵抗値を増大させることで、前記放電速度を低下させる処理を行うことを特徴とする請求項1〜5のいずれか1項に記載の駆動対象スイッチング素子の駆動回路。

請求項7

前記放電経路は、複数であってかつソフト遮断用経路(Lcut)を含み、前記ソフト遮断用経路に設けられ、オン操作によって前記ソフト遮断用経路を閉状態とし、オフ操作によって前記ソフト遮断用経路を開状態とするソフト遮断用スイッチング素子(48)と、複数の前記放電経路のうち前記ソフト遮断用経路以外の少なくとも1つの放電経路(Lclamp;Ldis;Loff)に設けられ、オン操作によって自身が設けられた前記放電経路を閉状態とし、オフ操作によって自身が設けられた前記放電経路を開状態とする操作対象スイッチング素子(40;38;50)と、を更に備え、前記強制オフ手段は、前記ソフト遮断用スイッチング素子をオン操作に切り替えることで、前記駆動対象スイッチング素子を強制的にオフ状態に切り替え、前記処理手段は、前記強制オフ手段による通電操作対象を、前記ソフト遮断用スイッチング素子と前記操作対象スイッチング素子との双方から、前記ソフト遮断用スイッチング素子に変更することで、前記放電経路の抵抗値を増大させることを特徴とする請求項6記載の駆動対象スイッチング素子の駆動回路。

請求項8

前記少なくとも1つの放電経路には、クランプ用経路(Lclamp)が含まれ、前記操作対象スイッチング素子には、前記クランプ用経路に設けられ、前記フルオン状態とされる場合の前記開閉制御端子の電圧よりも低い電圧で前記開閉制御端子の電圧を制限すべく通電操作されるクランプ用スイッチング素子(40)が含まれ、前記処理手段は、前記強制オフ手段による通電操作対象を、前記ソフト遮断用スイッチング素子と前記クランプ用スイッチング素子を含む前記操作対象スイッチング素子との双方から、前記ソフト遮断用スイッチング素子に変更することで、前記放電経路の抵抗値を増大させることを特徴とする請求項7記載の駆動対象スイッチング素子の駆動回路。

請求項9

前記少なくとも1つの放電経路には、通常時オフ用経路(Ldis)が含まれ、前記操作対象スイッチング素子には、前記通常時オフ用経路に設けられ、通常時において前記駆動対象スイッチング素子をオフ状態に切り替えるべくオン操作される放電用スイッチング素子(38)が含まれ、前記処理手段は、前記強制オフ手段による通電操作対象を、前記ソフト遮断用スイッチング素子と前記放電用スイッチング素子を含む前記操作対象スイッチング素子との双方から、前記ソフト遮断用スイッチング素子に変更することで、前記放電経路の抵抗値を増大させることを特徴とする請求項7又は8記載の駆動対象スイッチング素子の駆動回路。

請求項10

前記少なくとも1つの放電経路には、前記駆動対象スイッチング素子の出力端子及び前記開閉制御端子を短絡するオフ保持用経路(Loff)が含まれ、前記操作対象スイッチング素子には、前記オフ保持用経路に設けられたオフ保持用スイッチング素子(50)が含まれ、前記処理手段は、前記強制オフ手段による通電操作対象を、前記ソフト遮断用スイッチング素子と前記オフ保持用スイッチング素子を含む前記操作対象スイッチング素子との双方から、前記ソフト遮断用スイッチング素子に変更することで、前記放電経路の抵抗値を増大させることを特徴とする請求項7〜9のいずれか1項に記載の駆動対象スイッチング素子の駆動回路。

請求項11

前記開閉制御端子に接続されたソフト遮断用経路(Lcut)と、前記ソフト遮断用経路に設けられ、オン操作によって前記ソフト遮断用経路を閉状態とし、オフ操作によって前記ソフト遮断用経路を開状態とするソフト遮断用スイッチング素子(48)と、を更に備え、前記強制オフ手段は、前記ソフト遮断用スイッチング素子をオン操作に切り替えることで、前記駆動対象スイッチング素子を強制的にオフ状態に切り替え、前記処理手段は、前記ソフト遮断用スイッチング素子のオン抵抗を増大させることで、前記放電速度を低下させる処理を行うことを特徴とする請求項1〜5のいずれか1項に記載の駆動対象スイッチング素子の駆動回路。

請求項12

前記駆動対象スイッチング素子は、直流電源(12)に並列接続された高電位側のスイッチング素子(S¥p)及び低電位側のスイッチング素子(S¥n)の直列接続体を備えることを特徴とする請求項1〜11のいずれか1項に記載の駆動対象スイッチング素子の駆動回路。

技術分野

0001

本発明は、駆動対象スイッチング素子駆動回路に関する。

背景技術

0002

この種の駆動回路としては、直流電源並列接続された高電位側スイッチング素子及び低電位側スイッチング素子(例えばIGBT)の直列接続体を備える電力変換回路(例えば3相インバータ)に適用されるものが知られている。ここで、高電位側スイッチング及び低電位側スイッチング素子のうち一方がショート故障する状況下、他方がオン状態切り替えられる上下アーム短絡が生じる場合、これらスイッチング素子過電流短絡電流)が流れることとなる。

0003

ここで、スイッチング素子に流れる過電流を抑制すべく、例えば下記特許文献1に見られるように、ソフト遮断処理を実行可能なスイッチング素子の過電流保護回路が知られている。詳しくは、この過電流保護回路は、スイッチング素子に過電流が流れていることを条件として、ソフト遮断処理によってスイッチング素子を強制的にオフ状態に切り替える。これにより、スイッチング素子の過電流の流通遮断するとともに、スイッチング素子が強制的にオフ状態に切り替えられる場合に生じるサージ電圧の抑制を図っている。

先行技術

0004

特開2010−154595号公報

発明が解決しようとする課題

0005

ところで、本発明者らは、高電位側スイッチング素子及び低電位側スイッチング素子のうち一方がフルオン状態とされる状況下において他方がショート故障する上下アーム短絡が生じる場合、過電流保護回路によってスイッチング素子を強制的にオフ状態に切り替えると、サージ電圧が過度に高くなる事態に直面した。サージ電圧が過度に高くなると、高電位側スイッチング素子や低電位側スイッチング素子の信頼性が低下するおそれがある。

0006

こうした事態を回避すべく、サージ電圧がその許容上限値以下となるように、ソフト遮断処理が行われる場合におけるゲート電荷放電速度を低めに設定することも考えられる。しかしながら、この場合、サージ電圧をその許容上限値以下に抑制できるものの、ソフト遮断処理によってゲート電荷の放電が開始されてから、スイッチング素子がオフ状態に切り替えられるまでの期間が長くなる。この期間が長くなることに起因して、スイッチング素子に過電流が流れ始めてからスイッチング素子がオフ状態に切り替えられるまでの期間におけるスイッチング素子の都度の損失時間積分値(以下、短絡エネルギ)が増大する。これにより、短絡エネルギがその許容上限値を超える事態が生じ、スイッチング素子の信頼性が低下するおそれがある。

0007

本発明は、上記課題を解決するためになされたものであり、その目的は、駆動対象スイッチング素子の信頼性の低下を好適に回避することのできる駆動対象スイッチング素子の駆動回路を提供することにある。

課題を解決するための手段

0008

上記課題を解決すべく、請求項1記載の発明は、駆動対象スイッチング素子(S¥#)の入出力端子間に流れる電流を検出する電流検出手段(St,52)と、前記電流検出手段によって検出された電流が閾値を超えたことを条件として、前記駆動対象スイッチング素子に過電流が流れている旨判断する過電流判断手段と、前記過電流判断手段によって過電流が流れている旨判断されたことを条件として、前記駆動対象スイッチング素子の開閉制御端子電荷を放電させることで該駆動対象スイッチング素子を強制的にオフ状態に切り替える強制オフ手段と、前記駆動対象スイッチング素子がフルオン状態とされる場合において前記過電流判断手段によって過電流が流れている旨判断されたことを条件として、前記強制オフ手段によって前記電荷の放電が開始されてから前記駆動対象スイッチング素子がオフ状態に切り替えられるまでの期間の途中において、前記電荷の放電速度を低下させる処理を行う処理手段と、を備えることを特徴とする。

0009

上記発明では、処理手段によって放電速度が低下させられる以前においては、放電速度を高く維持することで駆動対象スイッチング素子の短絡エネルギを抑制する。そして、その後、処理手段によって放電速度を低下させることで、サージ電圧を抑制する。このため、上記発明によれば、駆動対象スイッチング素子がフルオン状態とされる場合において駆動対象スイッチング素子に過電流が流れるときであっても、短絡エネルギ及びサージ電圧を抑制することができる。これにより、駆動対象スイッチング素子の信頼性の低下を好適に回避することができる。

図面の簡単な説明

0010

第1の実施形態にかかるモータ制御システムの構成図。
同実施形態にかかるドライブユニットの構成図。
上下アーム短絡時のコレクタ電流等の推移を示すタイムチャート
第1の実施形態にかかるソフト遮断処理の手順を示すフローチャート
同実施形態にかかるソフト遮断処理の一例を示すタイムチャート。
第2の実施形態にかかるドライブユニットの構成図。
同実施形態にかかるソフト遮断処理の手順を示すフローチャート。
同実施形態にかかるソフト遮断処理の一例を示すタイムチャート。
第3の実施形態にかかるソフト遮断処理の手順を示すフローチャート。
同実施形態にかかるソフト遮断処理の一例を示すタイムチャート。
第4の実施形態にかかるソフト遮断処理の手順を示すフローチャート。
同実施形態にかかるソフト遮断処理の一例を示すタイムチャート。
第5の実施形態にかかるソフト遮断処理の手順を示すフローチャート。
同実施形態にかかるソフト遮断処理の一例を示すタイムチャート。
第6の実施形態にかかるソフト遮断処理の手順を示すフローチャート。
第7の実施形態にかかるソフト遮断処理の手順を示すフローチャート。
第8の実施形態にかかるソフト遮断処理の手順を示すフローチャート。
同実施形態にかかるソフト遮断処理の一例を示すタイムチャート。

実施例

0011

(第1の実施形態)
以下、本発明にかかる駆動対象スイッチング素子の駆動回路を車載主機として回転機及び内燃機関を備えるハイブリッド車両に適用した第1の実施形態について、図面を参照しつつ説明する。

0012

図1に示すように、モータジェネレータ10は、車載主機であり、図示しない駆動輪に連結されている。モータジェネレータ10は、インバータIVを介して「直流電源」としての高電圧バッテリ12に接続されている。高電圧バッテリ12の出力電圧は、例えば百V以上である。なお、高電圧バッテリ12及びインバータIVの間には、高電圧バッテリ12の出力電圧を昇圧してインバータIVに印加する図示しない昇圧コンバータが備えられている。

0013

インバータIVは、高電位側(上アーム側)のスイッチング素子S¥p(¥=u,v,w)及び低電位側(下アーム側)のスイッチング素子S¥nの直列接続体を備えている。詳しくは、インバータIVは、3組のスイッチング素子S¥p,S¥nの直列接続体を備え、スイッチング素子S¥p,S¥nの接続点は、モータジェネレータ10の¥相に接続されている。ちなみに、本実施形態では、上記スイッチング素子S¥#(#=p,n)として、電圧制御形半導体スイッチング素子が用いられ、より具体的には、IGBTが用いられている。そして、スイッチング素子S¥#には、フリーホイールダイオードD¥#が逆並列に接続されている。なお、本実施形態において、スイッチング素子S¥#が「駆動対象スイッチング素子」に相当する。

0014

制御装置14は、低電圧バッテリ16を電源し、マイコン主体として構成されている。制御装置14は、モータジェネレータ10の制御量(例えばトルク)をその指令値に制御すべく、インバータIVを操作する。詳しくは、制御装置14は、インバータIVを構成するスイッチング素子S¥#を操作すべく、操作信号g¥#を生成してドライブユニットDUに出力する。ここで、高電位側の操作信号g¥pと、対応する低電位側の操作信号g¥nとは、互いに相補的な信号となっている。すなわち、高電位側のスイッチング素子S¥pと、対応する低電位側のスイッチング素子S¥nとは、交互にオン状態とされる。

0015

インターフェース18は、高電圧システム低電圧システムとの間を電気的に絶縁しつつ、これらシステム間の信号の伝達を行う機能を有する。ここで、高電圧システムは、高電圧バッテリ12、インバータIV及びモータジェネレータ10を備えるシステムである。また、低電圧システムは、低電圧バッテリ16及び制御装置14を備えるシステムである。なお、本実施形態において、インターフェース18は、光絶縁素子フォトカプラ)を備えている。

0016

続いて、図2を用いて、ドライブユニットDUの構成について説明する。

0017

図示されるように、ドライブユニットDUは、1チップ化された半導体集積回路であるドライブIC20、及び所定の出力電圧Vom(例えば15V)を有する定電圧電源22を備えている。詳しくは、定電圧電源22は、充電用抵抗体24を介して第1の端子T1に接続されている。第1の端子T1は、PチャネルMOSFET(以下、充電用スイッチング素子26)及び第2の端子T2を介してスイッチング素子S¥#のゲートに接続されている。また、定電圧電源22及び充電用抵抗体24の接続点は、ドライブIC20の第3の端子T3を介して抵抗体28の一端に接続されている。抵抗体28の他端は、定電流電源30を介してスイッチング素子S¥#の出力端子エミッタ)に接続されている。

0018

定電流電源30及び抵抗体28の接続点は、定電流用オペアンプ34の非反転入力端子に接続され、定電流用オペアンプ34の反転入力端子は、第1の端子T1に接続されている。また、定電流用オペアンプ34の出力端子は、充電用スイッチング素子26のゲートに接続されている。こうした構成によれば、第1の端子T1の電位を、定電流電源30及び抵抗体28の接続点の電位に保持することができ、ゲートの充電電流一定値とすることができる。すなわち、スイッチング素子S¥#のゲートの充電定電流制御にて行うことができる。

0019

スイッチング素子S¥#のゲートは、放電用抵抗体36を介してドライブIC20の第4の端子T4に接続され、第4の端子T4は、NチャネルMOSFET(以下、放電用スイッチング素子38)を介してスイッチング素子S¥#のエミッタに接続されている。ここで、本実施形態において、ゲートから、放電用抵抗体36、第4の端子T4及び放電用スイッチング素子38を介してエミッタに至るまでの経路を、通常時においてスイッチング素子S¥#をオフ状態に切り替えるために用いられる「通常時オフ用経路Ldis」と称すこととする。通常時オフ用経路Ldisは、放電用スイッチング素子38のオン操作閉操作)によって閉状態とされ、放電用スイッチング素子38のオフ操作開操作)によって開状態とされる。ここで、上記通常時とは、オン操作指令又はオフ操作指令に基づき後述する充電処理又は放電処理が行われる時のことである。

0020

スイッチング素子S¥#のゲートは、また、ドライブIC20の第5の端子T5及びNチャネルMOSFET(以下、クランプ用スイッチング素子40)を介してエミッタに接続されている。クランプ用スイッチング素子40及び第5の端子T5の接続点は、クランプ用オペアンプ42の非反転入力端子に接続され、クランプ用オペアンプ42の反転入力端子は、第1の電源44に接続されている。

0021

ここで、第1の電源44の出力電圧(以下、クランプ電圧Vclamp)は、例えば、スイッチング素子S¥#の信頼性が短時間で過度に低下するような電流が流れない程度の電圧(例えば12.5V)にスイッチング素子S¥#の開閉制御端子の印加電圧ゲート電圧)を制限する値に設定されている。本実施形態において、クランプ電圧Vclampは、具体的には、スイッチング素子S¥#がオン状態に切り替わるスレッショルド電圧Vth以上の電圧であってかつ定電圧電源22の出力電圧Vom未満の電圧に設定されている。

0022

ここで、本実施形態において、ゲートから、第5の端子T5及びクランプ用スイッチング素子40を介してエミッタに至るまでの経路を「クランプ用経路Lclamp」と称すこととする。クランプ用経路Lclampは、クランプ用スイッチング素子40のオン操作によって閉状態とされ、クランプ用スイッチング素子40のオフ操作によって開状態とされる。なお、本実施形態において、クランプ用スイッチング素子40が「操作対象スイッチング素子」に相当する。

0023

スイッチング素子S¥#のゲートは、さらに、ソフト遮断用抵抗体46、ドライブIC20の第6の端子T6及びNチャネルMOSFET(以下、ソフト遮断用スイッチング素子48)を介してエミッタに接続されている。ここで、本実施形態において、ゲートから、ソフト遮断用抵抗体46、第6の端子T6及びソフト遮断用スイッチング素子48を介してエミッタに至るまでの経路を「ソフト遮断用経路Lcut」と称すこととする。ソフト遮断用経路Lcutは、ソフト遮断用スイッチング素子48のオン操作によって閉状態とされ、ソフト遮断用スイッチング素子48のオフ操作によって開状態とされる。

0024

スイッチング素子S¥#のゲートは、加えて、NチャネルMOSFET(以下、オフ保持用スイッチング素子50)を介してエミッタに短絡されている。ここで、本実施形態において、ゲートから、オフ保持用スイッチング素子50を介してエミッタに至るまでの経路を「オフ保持用経路Loff」と称すこととする。オフ保持用経路Loffは、オフ保持用スイッチング素子50のオン操作によって閉状態とされ、オフ保持用スイッチング素子50のオフ操作によって開状態とされる。

0025

スイッチング素子S¥#は、その入力端子コレクタ)及びエミッタ間に流れる電流(以下、コレクタ電流Ic)と相関を有する微少電流(例えば、コレクタ電流Icの「1/10000」)を出力するセンス端子Stを備えている。センス端子Stは、抵抗体(センス抵抗52)を介してエミッタに接続されている。これにより、センス端子Stから出力される微少電流によってセンス抵抗52に電圧降下が生じるため、センス抵抗52のうちセンス端子St側の電位(以下、センス電圧Vse)を、コレクタ電流Icと相関を有する電気的な状態量とすることができる。なお、本実施形態において、エミッタ電位を「0」とし、センス抵抗52の両端のうちセンス端子St側の電位がエミッタ電位よりも高い場合のセンス電圧Vseを正と定義する。また、本実施形態において、センス端子St及びセンス抵抗52が「電流検出手段」を構成する。

0026

センス抵抗52の両端のうちセンス端子St側は、ドライブIC20の第7の端子T7を介してコンパレータ54の非反転入力端子に接続され、コンパレータ54の反転入力端子は、第2の電源56に接続されている。本実施形態において、「閾値電流」に相当する第2の電源56の出力電圧(以下、短絡閾値SC)は、上下アーム短絡が生じる場合のコレクタ電流Icに対応するセンス電圧Vseに設定されている。なお、コンパレータ54の出力信号Sigは、ドライブIC20の備える駆動制御部58に入力される。

0027

ここで、本実施形態において、短絡閾値SCを設定する場合の上下アーム短絡とは、高電位側のスイッチング素子S¥p及び低電位側のスイッチング素子S¥nのうち一方がショート故障する状況下において、他方がオフ状態からオン状態に切り替えられることでこれらスイッチング素子S¥p,スイッチング素子S¥nの双方がオン状態とされ、スイッチング素子S¥#の過電流(短絡電流)の流通経路が形成されることをいう。以下、この上下アーム短絡を「Type1」の上下アーム短絡と称すこととする。

0028

駆動制御部58は、ドライブIC20の第8の端子T8を介して入力される上記操作信号g¥#に基づき、充電用スイッチング素子26及び放電用スイッチング素子38の操作による充電処理及び放電処理を交互に行うことでスイッチング素子S¥#を駆動する。詳しくは、充電処理は、操作信号g¥#がオン操作指令になったと判断された場合、放電用スイッチング素子38をオフ操作し、また、定電流用オペアンプ34に対してイネーブル信号を出力することで充電用スイッチング素子26を操作する処理である。一方、放電処理は、操作信号g¥#がオフ操作指令になったと判断された場合、放電用スイッチング素子38をオン操作に切り替え、また、上記イネーブル信号の出力を停止させることで充電用スイッチング素子26をオフ操作に切り替える処理である。

0029

駆動制御部58は、また、操作信号g¥#と、第2の端子T2を介して入力されるゲート電圧Vgeとに基づき、オフ保持用スイッチング素子50をオンオフ操作するオフ保持処理を行う。詳しくは、オフ保持処理は、操作信号g¥#がオフ操作指令とされてかつ、ゲート電圧Vgeが第1の所定電圧Vα以下になったと判断された場合にオフ保持用スイッチング素子50をオン操作し、それ以外の場合にオフ保持用スイッチング素子50をオフ操作する処理である。ここで、第1の所定電圧Vαは、スレッショルド電圧Vth以下の電圧に設定されている。

0030

駆動制御部58は、さらに、ゲート電圧Vgeや、コンパレータ54の出力信号Sig等に基づき、過電流保護処理を行う。この処理は、クランプ処理と、ソフト遮断処理とを含む処理である。

0031

まず、クランプ処理について説明すると、この処理は、充電処理が行われる場合において、ゲート電圧Vgeが第2の所定電圧Vβ(例えば、ミラー電圧よりも低い電圧)に到達するタイミングからクランプフィルタ時間Tclamp(例えば、固定時間)に渡って、クランプ用オペアンプ42にイネーブル信号を出力することでクランプ用スイッチング素子40を操作する処理である。すなわち、クランプ処理は、ゲート電圧Vgeが定電圧電源22の出力電圧Vomに到達する以前にゲート電圧Vgeをクランプ電圧Vclampで制限する処理である。この処理によれば、例えば、Type1の上下アーム短絡が生じる場合において、後述するソフト遮断処理によってスイッチング素子S¥#がオフ状態に切り替えられるまでにスイッチング素子S¥#に流れるコレクタ電流Icを制限することができる。ちなみに、クランプフィルタ時間Tclampは、例えば、Type1の上下アーム短絡が生じる場合において、ゲート電圧Vgeが第2の所定電圧Vβに到達してからセンス電圧Vseが短絡閾値SCを超えるまでの時間の最大値と、後述するソフト遮断処理で用いられる短絡フィルタ時間Tscとの加算値よりもやや長い時間に設定すればよい。

0032

続いて、ソフト遮断処理について説明すると、この処理は、コンパレータ54の出力信号Sigの論理が短絡フィルタ時間Tsc継続して「H」になっていると判断された場合、スイッチング素子S¥#に過電流が流れていると判断する。そして、充電用スイッチング素子26及び放電用スイッチング素子38をオフ操作してかつ、ソフト遮断用スイッチング素子48をオン操作する処理である。上記ソフト遮断処理の実行により、スイッチング素子S¥#が強制的にオフ状態に切り替えられる。

0033

なお、短絡フィルタ時間Tscは、コンパレータ54の出力信号Sigにノイズ混入すること等によってソフト遮断処理が誤って実行されるのを回避するために設定されている。また、上記ソフト遮断用抵抗体46は、ゲート電荷の放電経路抵抗値を大きくするために設けられる。これは、コレクタ電流Icが過大である状況下にあっては、スイッチング素子S¥#をオン状態からオフ状態へと切り替える速度を高くすると、サージ電圧が過大となるおそれがあることに鑑みた設定である。本実施形態では、ソフト遮断用抵抗体46の抵抗値Raが、放電用抵抗体36の抵抗値Rbよりも高く設定されている。これにより、ソフト遮断用経路Lcutの抵抗値は、通常時オフ用経路Ldisの抵抗値よりも大きく設定されることとなる。なお、オフ保持用経路Loffの抵抗値は、通常時オフ用経路Ldisの抵抗値よりも小さく設定されている。

0034

ちなみに、ソフト遮断処理が行われた場合、駆動制御部58は、フェール信号FLを出力する処理と、充電用スイッチング素子26及び放電用スイッチング素子38の駆動を禁止する処理とを併せて行う。上記フェール信号FLは、ドライブIC20の第9の端子T9を介して低電圧システム(制御装置14)に出力される。このフェール信号FLによって、インバータIVのシャットダウンが行われる。

0035

続いて、上記ソフト遮断処理について更に説明する。

0036

本実施形態では、スイッチング素子S¥#がフルオン状態とされる場合にスイッチング素子S¥#に過電流が流れるとき、ソフト遮断処理によってゲート電荷の放電が開始されてからスイッチング素子S¥#のオフ状態への切り替えが完了するまでの期間の途中において、ゲート電荷の放電速度を低下させる処理を行う。ここで、スイッチング素子S¥#のフルオン状態とは、ゲート電圧Vgeがスレッショルド電圧Vthよりも十分高い電圧となる状態のことであり、より具体的には、ゲート電圧Vgeがクランプ電圧Vclampよりも高い電圧となる状態のことである。換言すれば、フルオン状態とは、スイッチング素子S¥#がオン操作される場合のスイッチング素子S¥#のゲート電圧Vgeを、非飽和領域でスイッチング素子S¥#を駆動させる電圧に設定する状態である。ここで、非飽和領域とは、スイッチング素子S¥#のコレクタ及びエミッタ間電圧Vceとコレクタ電流Icとが関係付けられた出力特性において、コレクタ及びエミッタ間電圧Vceの上昇に伴ってコレクタ電流Icが増大する領域のことである。特に本実施形態では、フルオン状態を、ゲート電圧Vgeが定電圧電源22の出力電圧Vom近傍となる状態、又はゲート電圧Vgeが上記出力電圧Vom以上となる状態とする。

0037

上述したソフト遮断処理を行うのは、Type1の上下アーム短絡に加えて、Type2の上下アーム短絡が生じる場合に備えるためである。ここで、Type2の上下アーム短絡とは、高電位側のスイッチング素子S¥p及び低電位側のスイッチング素子S¥nのうち一方がフルオン状態とされる状況下において、他方がショート故障することによって生じる上下アーム短絡のことである。以下、Type1,Type2の上下アーム短絡について詳述した後、本実施形態にかかるソフト遮断処理について詳述する。

0038

図3を用いて、Type2の上下アーム短絡について説明する。ここで、図3は、低電位側のスイッチング素子S¥nがフルオン状態とされる状況下、高電位側のスイッチング素子S¥pがショート故障することでType2の上下アーム短絡が生じる場合において、低電位側のスイッチング素子S¥nに関する各種パラメータの推移を示すタイムチャートである。詳しくは、図3(a)は、ゲート電圧Vgeの推移を示し、図3(b)は、センス電圧Vse,コレクタ電流Ic,コレクタ及びエミッタ間電圧Vce1,損失W(コレクタ電流Icとコレクタ及びエミッタ間電圧Vce1との積算値)の推移を示す。また、図3(c)は、ソフト遮断用スイッチング素子48の操作状態の推移を示す。

0039

図示されるように、低電位側のスイッチング素子S¥nがフルオン状態とされる状況下、時刻t1において高電位側のスイッチング素子S¥pがショート故障する。これにより、高電位側,低電位側のスイッチング素子S¥p,S¥nに短絡電流が流れ始める。

0040

その後、センス電圧Vseが短絡閾値SCを超える時刻t2から短絡フィルタ時間Tsc経過する時刻t3において、ソフト遮断処理によってゲート電圧Vgeが低下し始める。その後、スイッチング素子S¥#が強制的にオフ状態に切り替えられる。ただし、スイッチング素子S¥#がフルオン状態とされていたことから、強制的にオフ状態に切り替えられる場合のコレクタ電流Icは、Type1の上下アーム短絡が生じる状況下において強制的にオフ状態に切り替えられる場合のコレクタ電流Icよりも大きい。このため、Type2の上下アーム短絡が生じる場合にソフト遮断処理によって強制的にオフ状態に切り替えられるときに生じるサージ電圧は、Type1の上下アーム短絡が生じる場合のサージ電圧よりも高い。したがって、Type2の上下アーム短絡時においてソフト遮断処理によってスイッチング素子S¥#を強制的にオフ状態に切り替えると、サージ電圧がその許容上限値を超え、スイッチング素子S¥#の信頼性が低下し得る。

0041

こうした事態を回避すべく、サージ電圧がその許容上限値以下となるように、ソフト遮断用抵抗体46の抵抗値Raを大きめに設定することも考えられる。しかしながら、この場合、ソフト遮断処理によってゲート電荷の放電が開始されてから、スイッチング素子S¥#がオフ状態に切り替えられるまでの期間が長くなる。この期間が長くなることに起因して、スイッチング素子S¥#に短絡電流が流れ始める時刻t1から、スイッチング素子S¥#がオフ状態に切り替えられるまでの期間における都度の損失Wの時間積分値(以下、短絡エネルギ)が増大する。図3では、損失Wの波形及びタイムチャートの縦軸「0」で囲まれる面積「Es1」が短絡エネルギに相当する。短絡エネルギの増大により、短絡エネルギがその許容上限値を超えると、スイッチング素子S¥#の信頼性が低下し得る。

0042

そこで、本実施形態では、上述したソフト遮断処理を行うことで、スイッチング素子S¥#の信頼性の低下の回避を図る。

0043

図4に、本実施形態にかかるソフト遮断処理の手順を示す。この処理は、駆動制御部58によって例えば所定周期で繰り返し実行される。なお、本実施形態にかかる駆動制御部58は、ハードウェアである。このため、図4に加え、以降説明するソフト遮断処理は、実際にはロジック回路によって実行される。

0044

この一連の処理では、まずステップS10において、ゲート電圧Vgeが規定電圧Vγ以上であるか否かを判断する。ここで、本実施形態において、規定電圧Vγは、定電圧電源22の出力電圧Vom未満であってかつクランプ電圧Vclampよりも高い電圧(例えば13〜14V)に設定されている。この処理は、スイッチング素子S¥#がフルオン状態とされているか否かを判断するための処理である。

0045

ステップS10において否定判断された場合には、ステップS12に進み、判定フラグFの値を「0」とする。ここで、判定フラグFは、「0」によってスイッチング素子S¥#がフルオン状態とされていないことを示し、「1」によってフルオン状態とされていることを示す。

0046

一方、上記ステップS10において肯定判断された場合には、ステップS14に進み、判定フラグFの値を「1」とする。

0047

ステップS12、S14の処理が完了した場合には、ステップS16に進み、コンパレータ54の出力信号Sigの論理が短絡フィルタ時間Tsc継続して「H」となったか否かを判断する。なお、本実施形態において、本ステップの処理が「過電流判断手段」を構成する。ステップS16において肯定判断された場合には、スイッチング素子S¥#に過電流が流れている旨判断し、ステップS18に進む。ステップS18では、判定フラグFの値が「1」であるか否かを判断する。

0048

ステップS18において否定判断された場合には、ステップS20に進み、ソフト遮断用スイッチング素子48をオン操作に切り替えてかつ、充電用スイッチング素子26、放電用スイッチング素子38、クランプ用スイッチング素子40及びオフ保持用スイッチング素子50をオフ操作する。すなわち、ソフト遮断用経路Lcutのみによってゲート電荷を放電させることで、スイッチング素子S¥#を強制的にオフ状態に切り替える。

0049

一方、上記ステップS18において肯定判断された場合には、ステップS20〜S24において、ゲート電荷の放電が開始されてからスイッチング素子S¥#のオフ状態への切り替えが完了するまでの期間の途中において、ゲート電荷の放電速度を低下させる処理を行う。詳しくは、ステップS22、S24では、ステップS16において肯定判断されてから規定時間Tα(例えば固定時間)経過したと判断されるまで、ソフト遮断用スイッチング素子48及びクランプ用スイッチング素子40の双方をオン操作してかつ、充電用スイッチング素子26、放電用スイッチング素子38及びオフ保持用スイッチング素子50をオフ操作する。すなわち、ゲート電荷の放電経路をソフト遮断用経路Lcut及びクランプ用経路Lclampの双方とする。

0050

その後、ステップS16において肯定判断されてから規定時間Tα経過したと判断された場合には、ステップS20に進み、ソフト遮断用スイッチング素子48のオン操作を維持しつつ、クランプ用スイッチング素子40をオフ操作に切り替える。すなわち、ステップS16において肯定判断されてから規定時間Tα経過したタイミングで、ゲート電荷の放電速度の低下を指示する。これにより、ソフト遮断処理における通電操作対象が、ソフト遮断用スイッチング素子48及びクランプ用スイッチング素子40の双方からソフト遮断用スイッチング素子48に変更される。したがって、ゲート電荷の放電経路がソフト遮断用経路Lcutのみとされ、放電経路の抵抗値の増大によってゲート電荷の放電速度が低下する。

0051

ちなみに、上記規定時間Tαは、短絡エネルギ及びサージ電圧を抑制可能なタイミングで放電速度を低下させることができる時間に設定される。

0052

また、本実施形態において、ステップS18、S20の処理が「強制オフ手段」を構成する。さらに、本実施形態において、ステップS18〜S24の処理が「処理手段」を構成する。

0053

なお、上記ステップS16において否定判断された場合や、ステップS20の処理が完了した場合には、この一連の処理を一旦終了する。

0054

図5に、本実施形態にかかるソフト遮断処理の一例を示す。詳しくは、図5(a)〜図5(c)は、先の図3(a)〜図3(c)に対応しており、図5(d)は、クランプ用スイッチング素子40の操作状態の推移を示す。なお、図5において、「Vce1」は、先の図3に示したように、放電速度の低下処理を行わない場合におけるコレクタ及びエミッタ間電圧の推移であり、「Vce2」は、放電速度の低下処理を行う場合におけるコレクタ及びエミッタ間電圧の推移である。

0055

また、放電速度の低下処理を行わない場合におけるソフト遮断処理による放電開始タイミングからスイッチング素子S¥#のオフ状態への切り替え完了タイミングまでの期間は、放電速度の低下処理を行う場合における上記期間よりも長い。ただし、図5では、放電速度の低下処理を行わない場合における上記期間と、放電速度の低下処理を行う場合における上記期間とが略同一となるように、コレクタ及びエミッタ間電圧Vce1,Vce2の推移を示している。

0056

図示されるように、時刻t1において高電位側のスイッチング素子S¥pがショート故障することで、高電位側,低電位側のスイッチング素子S¥p,S¥nに短絡電流が流れ始める。その後、センス電圧Vseが短絡閾値SCを超える時刻t2から短絡フィルタ時間Tsc経過する時刻t3において、ソフト遮断用スイッチング素子48及びクランプ用スイッチング素子40の双方がオン操作に切り替えられることで、ゲート電荷の放電が開始される。

0057

その後、センス電圧Vseが短絡閾値SCを超えた時刻t2から規定時間Tα経過する時刻t4において、クランプ用スイッチング素子40がオフ操作に切り替えられる。これにより、放電経路の抵抗値Rが増大し、ゲート電荷の放電速度を低下させることができる。

0058

こうしたソフト遮断処理によれば、ゲート電荷の放電速度が低下させられる以前においては、放電速度を高く維持することで、スイッチング素子S¥#の短絡エネルギEs2を、先の図3に示した短絡エネルギEs1よりも抑制することができる。そして、その後、放電速度を低下させることで、サージ電圧を抑制することができる。

0059

なお、図5に、短絡エネルギ及びサージ電圧を抑制すべく、放電速度を実際に低下させるのに適したタイミングを時刻t5で示した。このタイミングは、スイッチング素子S¥#に過電流が流れ始めた時刻t1の後、コレクタ及びエミッタ間電圧Vce2が上昇して高電圧バッテリ12の出力電圧VHとなるタイミングであることが本発明者らによって調べられている。ちなみに、本実施形態において、時刻t5以前の時刻t4を放電速度の低下指示タイミングとしているのは、クランプ用スイッチング素子40に対してオフ操作を指示してからクランプ用スイッチング素子40が実際にオフ状態となるまでにタイムラグが存在するためである。

0060

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

0061

(1)コンパレータ54の出力信号Sigの論理が「H」に反転してから規定時間Tα経過したタイミングにおいて、ソフト遮断処理による通電操作対象を、ソフト遮断用スイッチング素子48及びクランプ用スイッチング素子40の双方からソフト遮断用スイッチング素子48に変更した。これにより、ソフト遮断処理によってスイッチング素子S¥#が強制的にオフ状態に切り替えられる場合に生じる短絡エネルギ及びサージ電圧を好適に抑制することができる。したがって、スイッチング素子S¥#の信頼性の低下を好適に回避することができる。

0062

(2)クランプ処理で用いられるクランプ用経路Lclampを、ソフト遮断処理において放電速度の切り替えに用いる放電経路とした。このため、従来の回路構成を放電速度の切り替えに用いる放電経路に流用することができる。すなわち、新たな部品を追加することなく、放電速度の切り替えに用いられる放電経路をドライブユニットDUに備えることができる。これにより、ドライブユニットDUの回路規模の増大を抑制することができる。

0063

さらに、クランプ用経路Lclampを用いることで、短絡エネルギ及びサージ電圧を抑制可能な放電速度の低下指示タイミングに対して、放電速度の実際の低下指示タイミングが大きく遅延することを回避することもできる。つまり、ソフト遮断処理によるゲート電荷の放電速度が何らかの理由によって設計時に想定した放電速度よりも高くなることがある。この場合、スイッチング素子S¥#のオフ状態への切り替えが設計時に想定したタイミングよりも早期に完了することから、短絡エネルギ及びサージ電圧を抑制可能な放電速度の低下指示タイミングに対して実際の低下指示タイミングが遅延し得る。そして、この場合、サージ電圧及び短絡エネルギの抑制効果が低下し得る。

0064

ここで、ゲート電圧Vgeがクランプ電圧Vclamp以下となる場合、クランプ用スイッチング素子40がオフ操作されることから、ゲート電荷がクランプ用経路Lclampを介してエミッタへと放電されなくなる。このため、何らかの理由によって放電速度が設計時に想定した放電速度よりも高くなる場合であっても、ソフト遮断処理によってゲート電荷が放電され始めてから放電速度の低下指示タイミングまでにおけるゲート電荷の放電を抑制することができる。これにより、短絡エネルギ及びサージ電圧を抑制可能な放電速度の低下指示タイミングに対して、放電速度の実際の低下指示タイミングが大きく遅延することを回避することができる。

0065

(第2の実施形態)
以下、第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。

0066

本実施形態では、放電速度の低下を指示するタイミングを、コレクタ及びエミッタ間電圧Vceを用いて把握する。

0067

図6に、本実施形態にかかるドライブユニットDUの構成を示す。なお、図6において、先の図2に示した部材と同一の部材については、便宜上、同一の符号を付している。

0068

図示されるように、コレクタ及びエミッタ間電圧Vceは、ドライブIC20の第10の端子T10を介してドライブIC20に備えられる電圧検出部60によって検出される。電圧検出部60は、検出されたコレクタ及びエミッタ間電圧Vdを駆動制御部58に対して出力する。なお、本実施形態において、電圧検出部60が「電圧検出手段」を構成する。

0069

図7に、本実施形態にかかるソフト遮断処理の手順を示す。この処理は、駆動制御部58によって例えば所定周期で繰り返し実行される。なお、図7において、先の図4に示した処理と同一の処理については、便宜上、同一のステップ番号を付している。

0070

この一連の処理では、ステップS18において肯定判断された場合、ステップS22a、S24において、ステップS16で肯定判断されてから、電圧検出部60によって検出されたコレクタ及びエミッタ間電圧Vdが第1の判定電圧Vδ(「所定値」に相当)を超えたと判断されるまで、ソフト遮断用スイッチング素子48及びクランプ用スイッチング素子40の双方をオン操作する。ここで、放電速度の低下指示タイミングの把握にコレクタ及びエミッタ間電圧Vdを用いることができるのは、短絡エネルギ及びサージ電圧を抑制可能な上記低下指示タイミングをコレクタ及びエミッタ間電圧Vdと関係づけることができるためである。ちなみに、本実施形態において、上記第1の判定電圧Vδは、高電圧バッテリ12の出力電圧VHよりも低い電圧に設定されている。これは、上記第1の実施形態で説明した放電速度の低下指示タイミングの設定と同様に、クランプ用スイッチング素子40が実際にオフ状態となるまでのタイムラグを考慮したためである。

0071

その後、ステップS22aにおいて肯定判断された場合には、ステップS20に進み、ソフト遮断用スイッチング素子48のオン操作を維持しつつ、クランプ用スイッチング素子40をオフ操作に切り替える。すなわち、コレクタ及びエミッタ間電圧Vdが第1の判定電圧Vδを超えたタイミングで、ゲート電荷の放電速度の低下を指示する。

0072

なお、上記ステップS16において否定判断された場合や、ステップS20の処理が完了した場合には、この一連の処理を一旦終了する。

0073

図8に、本実施形態にかかるソフト遮断処理の一例を示す。詳しくは、図8(a)〜図8(d)は、先の図5(a)〜図5(d)に対応している。また、図8に加えて、以降説明するソフト遮断処理のタイムチャートでは、放電速度の低下処理を行わない場合におけるコレクタ及びエミッタ間電圧Vce1の図示を省略する。

0074

図示されるように、ソフト遮断処理によってゲート電荷の放電が開始される時刻t3の後、コレクタ及びエミッタ間電圧Vdが第1の判定電圧Vδを超える時刻t4において、クランプ用スイッチング素子40がオフ操作に切り替えられる。これにより、ゲート電荷の放電速度を低下させることができる。

0075

以上説明した本実施形態によっても、上記第1の実施形態で得られる効果と同様の効果を得ることができる。

0076

(第3の実施形態)
以下、第3の実施形態について、先の第2の実施形態との相違点を中心に図面を参照しつつ説明する。

0077

本実施形態では、放電速度の低下指示タイミングを、コレクタ及びエミッタ間電圧Vceの上昇速度(傾き)を用いて把握する。

0078

図9に、本実施形態にかかるソフト遮断処理の手順を示す。この処理は、駆動制御部58によって例えば所定周期で繰り返し実行される。なお、図9において、先の図7に示した処理と同一の処理については、便宜上、同一のステップ番号を付している。

0079

この一連の処理では、ステップS18において肯定判断された場合、ステップS22b、S24において、ステップS18で肯定判断されてから、コレクタ及びエミッタ間電圧Vdの上昇速度(以下、コレクタ電圧上昇速度Sd)が第1の判定速度Sγ(「所定値」に相当)を超えたと判断されるまで、ソフト遮断用スイッチング素子48及びクランプ用スイッチング素子40の双方をオン操作する。ここで、放電速度の低下指示タイミングの把握にコレクタ電圧上昇速度Sdを用いることができるのは、短絡エネルギ及びサージ電圧を抑制可能な上記低下指示タイミングをコレクタ電圧上昇速度Sdと関係づけることができるためである。なお、コレクタ電圧上昇速度Sdは、電圧検出部60によって検出されたコレクタ及びエミッタ間電圧Vdの時間微分値として算出すればよい。ここで、上記時間微分値は、例えば微分回路によって算出できる。

0080

その後、ステップS22bにおいて肯定判断された場合には、ステップS20に進み、コレクタ電圧上昇速度Sdが第1の判定速度Sγを超えたタイミングで、ゲート電荷の放電速度の低下を指示する。

0081

なお、上記ステップS16において否定判断された場合や、ステップS20の処理が完了した場合には、この一連の処理を一旦終了する。

0082

図10に、本実施形態にかかるソフト遮断処理の一例を示す。詳しくは、図10(a)〜図10(d)は、先の図7(a)〜図7(d)に対応している。

0083

図示されるように、ソフト遮断処理によってゲート電荷の放電が開始される時刻t3の後、コレクタ電圧上昇速度Sdが第1の判定速度Sγを超えると判断される時刻t4において、クランプ用スイッチング素子40がオフ操作に切り替えられる。これにより、ゲート電荷の放電速度を低下させることができる。

0084

以上説明した本実施形態によっても、上記第2の実施形態で得られる効果と同様の効果を得ることができる。

0085

(第4の実施形態)
以下、第4の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。

0086

本実施形態では、放電速度の低下指示タイミングを、センス電圧Vse(コレクタ電流Ic)を用いて把握する。

0087

図11に、本実施形態にかかるソフト遮断処理の手順を示す。この処理は、駆動制御部58によって例えば所定周期で繰り返し実行される。なお、図11において、先の図4に示した処理と同一の処理については、便宜上、同一のステップ番号を付している。

0088

この一連の処理では、ステップS18において肯定判断された場合、ステップS22c、S24において、ステップS18で肯定判断されてから、センス電圧Vseが上昇して第2の判定電圧Vsδ(「規定電流」に相当)になると判断されるまで、ソフト遮断用スイッチング素子48及びクランプ用スイッチング素子40の双方をオン操作する。ここで、放電速度の低下指示タイミングの把握にセンス電圧Vseを用いることができるのは、短絡エネルギ及びサージ電圧を抑制可能な上記低下指示タイミングをセンス電圧Vseと関係づけることができるためである。

0089

ちなみに、第2の判定電圧Vsδは、短絡閾値SCよりも高い電圧に設定されている。特に、本実施形態では、上記第2の判定電圧Vsδは、ソフト遮断処理によってスイッチング素子S¥#がオフ状態に切り替えられる場合におけるセンス電圧Vseのピーク値Vpよりも低い電圧に設定されている。これは、上記第1の実施形態で説明した放電速度の低下指示タイミングの設定と同様に、クランプ用スイッチング素子40が実際にオフ状態となるまでのタイムラグを考慮したためである。

0090

その後、ステップS22cにおいて肯定判断された場合には、ステップS20に進み、センス電圧Vseが第2の判定電圧Vsδとなるタイミングで、ゲート電荷の放電速度の低下を指示する。

0091

なお、上記ステップS16において否定判断された場合や、ステップS20の処理が完了した場合には、この一連の処理を一旦終了する。

0092

図12に、本実施形態にかかるソフト遮断処理の一例を示す。詳しくは、図12(a)〜図12(d)は、先の図5(a)〜図5(d)に対応している。

0093

図示されるように、ソフト遮断処理によってゲート電荷の放電が開始される時刻t3の後、センス電圧Vseが上昇して第2の判定電圧Vsδとなる時刻t4において、クランプ用スイッチング素子40がオフ操作に切り替えられる。これにより、ゲート電荷の放電速度を低下させることができる。

0094

以上説明した本実施形態によっても、上記第1の実施形態で得られる効果と同様の効果を得ることができる。

0095

さらに、放電速度の低下指示タイミングの把握にセンス電圧Vseを用いる本実施形態によれば、短絡エネルギ及びサージ電圧の抑制効果の低下を回避することもできる。つまり、上記低下指示タイミングの把握に傾きが急な波形(例えば、先の図12に示す時刻t5近傍におけるコレクタ及びエミッタ間電圧Vce2の波形)を用いるとする。この場合、駆動制御部58における制御周期がある程度の時間を要することから、短絡エネルギ及びサージ電圧を抑制可能な低下指示タイミングが、駆動制御部58の時間的に隣接する制御処理タイミングの間に存在しやすくなる。このとき、実際の低下指示タイミングと上記抑制可能な低下指示タイミングとにずれが生じ、設計時に想定した短絡エネルギ及びサージ電圧の抑制効果が得られなくなり得る。

0096

これに対し、本実施形態によれば、傾きが比較的緩いセンス電圧Vseの波形(例えば、先の図12の時刻t3〜t5におけるセンス電圧Vseの波形)を用いる。このため、実際の低下指示タイミングと上記抑制可能な低下指示タイミングとのずれを抑制することができる。これにより、短絡エネルギ及びサージ電圧の抑制効果の低下を回避することができる。

0097

(第5の実施形態)
以下、第5の実施形態について、先の第4の実施形態との相違点を中心に図面を参照しつつ説明する。

0098

本実施形態では、放電速度の低下指示タイミングを、センス電圧Vse(コレクタ電流Ic)の上昇速度(傾き)を用いて把握する。

0099

図13に、本実施形態にかかるソフト遮断処理の手順を示す。この処理は、駆動制御部58によって例えば所定周期で繰り返し実行される。なお、図13において、先の図11に示した処理と同一の処理については、便宜上、同一のステップ番号を付している。

0100

この一連の処理では、ステップS18において肯定判断された場合、ステップS22d、S24の処理を行う。詳しくは、センス電圧Vseがそのピーク値Vpに到達する以前において、センス電圧Vseの上昇速度(以下、センス電圧上昇速度Sse)が第2の判定速度Ssδ(「規定速度」に相当)を下回ったと判断されるまで、ソフト遮断用スイッチング素子48及びクランプ用スイッチング素子40の双方をオン操作する。ここで、放電速度の低下指示タイミングの把握にセンス電圧上昇速度Sseを用いることができるのは、センス電圧Vseがそのピーク値Vpに到達する直前において、センス電圧上昇速度Sseが低下する現象が生じるためである。この現象は、センス電圧Vseがそのピーク値Vpに到達する直前において、コレクタ電流Icが飽和電流付近となるために生じる。

0101

なお、上記ステップS16において否定判断された場合や、ステップS20の処理が完了した場合には、この一連の処理を一旦終了する。

0102

図14に、本実施形態にかかるソフト遮断処理の一例を示す。詳しくは、図14(a)〜図14(d)は、先の図12(a)〜図12(d)に対応している。

0103

図示されるように、ソフト遮断処理によってゲート電荷の放電が開始される時刻t3の後、センス電圧Vseがそのピーク値Vpとなる時刻t5の直前において、センス電圧上昇速度Sseが低下する現象が生じる。このため、時刻t4において、センス電圧上昇速度Sseが第2の判定電圧Vsδを下回り、クランプ用スイッチング素子40がオフ操作に切り替えられる。これにより、ゲート電荷の放電速度を低下させることができる。

0104

以上説明した本実施形態によっても、上記第4の実施形態で得られる効果と同様の効果を得ることができる。

0105

(第6の実施形態)
以下、第6の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。

0106

本実施形態では、放電速度の低下に用いる放電経路として、クランプ用経路Lclampに代えて、通常時オフ用経路Ldisを用いる。このため、本実施形態では、放電用スイッチング素子38が「操作対象スイッチング素子」に相当する。

0107

図15に、本実施形態にかかるソフト遮断処理の手順を示す。この処理は、駆動制御部58によって例えば所定周期で繰り返し実行される。なお、図15において、先の図4に示した処理と同一の処理については、便宜上、同一のステップ番号を付している。

0108

この一連の処理では、ステップS18において肯定判断された場合、ステップS22、S24aにおいて、ステップS16において肯定判断されてから規定時間Tα経過したと判断されるまで、ソフト遮断用スイッチング素子48及び放電用スイッチング素子38の双方をオン操作してかつ、充電用スイッチング素子26、クランプ用スイッチング素子40及びオフ保持用スイッチング素子50をオフ操作する。すなわち、ゲート電荷の放電経路をソフト遮断用経路Lcut及び通常時オフ用経路Ldisの双方とする。

0109

その後、ステップS16において肯定判断されてから規定時間Tα経過したと判断された場合には、ステップS20に進み、ソフト遮断用スイッチング素子48のオン操作を維持しつつ、放電用スイッチング素子38をオフ操作に切り替える。これにより、ソフト遮断処理における通電操作対象が、ソフト遮断用スイッチング素子48及び放電用スイッチング素子38の双方からソフト遮断用スイッチング素子48に変更される。したがって、ゲート電荷の放電経路がソフト遮断用経路Lcutのみとされ、放電経路の抵抗値の増大によってゲート電荷の放電速度が低下する。

0110

なお、上記ステップS16において否定判断された場合や、ステップS20の処理が完了した場合には、この一連の処理を一旦終了する。

0111

以上説明した本実施形態によっても、上記第1の実施形態で得られる効果に準じた効果を得ることができる。

0112

(第7の実施形態)
以下、第7の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。

0113

本実施形態では、放電速度の低下に用いる放電経路として、クランプ用経路Lclampに代えて、オフ保持用経路Loffを用いる。このため、本実施形態では、オフ保持用スイッチング素子50が「操作対象スイッチング素子」に相当する。

0114

図16に、本実施形態にかかるソフト遮断処理の手順を示す。この処理は、駆動制御部58によって例えば所定周期で繰り返し実行される。なお、図16において、先の図4に示した処理と同一の処理については、便宜上、同一のステップ番号を付している。

0115

この一連の処理では、ステップS18において肯定判断された場合、ステップS22、S24bにおいて、ステップS16において肯定判断されてから規定時間Tα経過したと判断されるまで、ソフト遮断用スイッチング素子48及びオフ保持用スイッチング素子50の双方をオン操作してかつ、充電用スイッチング素子26、放電用スイッチング素子38及びクランプ用スイッチング素子40をオフ操作する。すなわち、ゲート電荷の放電経路をソフト遮断用経路Lcut及びオフ保持用経路Loffの双方とする。

0116

その後、ステップS16において肯定判断されてから規定時間Tα経過したと判断された場合には、ステップS20に進み、ソフト遮断用スイッチング素子48のオン操作を維持しつつ、オフ保持用スイッチング素子50をオフ操作に切り替える。これにより、ソフト遮断処理における通電操作対象が、ソフト遮断用スイッチング素子48及びオフ保持用スイッチング素子50の双方からソフト遮断用スイッチング素子48に変更される。したがって、ゲート電荷の放電経路がソフト遮断用経路Lcutのみとされ、放電経路の抵抗値の増大によってゲート電荷の放電速度が低下する。

0117

なお、上記ステップS16において否定判断された場合や、ステップS20の処理が完了した場合には、この一連の処理を一旦終了する。

0118

以上説明した本実施形態によっても、上記第1の実施形態で得られる効果に準じた効果を得ることができる。

0119

(第8の実施形態)
以下、第8の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。

0120

本実施形態では、ソフト遮断用スイッチング素子48のオン抵抗を増大させることで、放電速度を低下させる。

0121

図17に、本実施形態にかかるソフト遮断処理の手順を示す。この処理は、駆動制御部58によって例えば所定周期で繰り返し実行される。なお、図17において、先の図4に示した処理と同一の処理については、便宜上、同一のステップ番号を付している。

0122

この一連の処理では、ステップS22において肯定判断された場合、ステップS24cに進み、ソフト遮断用スイッチング素子48をフルオン状態としてかつ、充電用スイッチング素子26、放電用スイッチング素子38、クランプ用スイッチング素子40及びオフ保持用スイッチング素子50をオフ操作する。ここで、ソフト遮断用スイッチング素子48のフルオン状態とは、ソフト遮断用スイッチング素子48がオン操作される場合のソフト遮断用スイッチング素子48の開閉制御端子の印加電圧(ゲート電圧Vgs)を、非飽和領域でソフト遮断用スイッチング素子48を駆動させる電圧に設定する状態である。ここで、非飽和領域とは、スイッチング素子S¥#について説明したのと同様に、ソフト遮断用スイッチング素子48のドレイン及びソース間電圧dsドレイン電流Idとが関係付けられた出力特性において、ドレイン及びソース間電圧Vdsの上昇に伴ってドレイン電流Idが増大する領域のことである。ソフト遮断用スイッチング素子48が非飽和領域で駆動されると、ソフト遮断用スイッチング素子48のオン抵抗は略0とされる。

0123

一方、上記ステップS22において肯定判断された場合には、ステップS20aに進み、ソフト遮断用スイッチング素子48をフルオン状態からハーフオン状態に切り替える。本実施形態において、ソフト遮断用スイッチング素子48のハーフオン状態とは、ソフト遮断用スイッチング素子48がオン操作される場合のソフト遮断用スイッチング素子48のゲート電圧Vgsを、飽和領域でソフト遮断用スイッチング素子48を駆動させる電圧に設定する状態である。ここで、飽和領域とは、上記出力特性において、ソフト遮断用スイッチング素子48のドレイン及びソース間電圧Vdsの大きさにかかわらずドレイン電流Idが略一定となる領域のことである。ソフト遮断用スイッチング素子48が飽和領域で駆動されると、ソフト遮断用スイッチング素子48のオン抵抗が増大する。これにより、ソフト遮断処理が行われる場合におけるゲート電荷の放電速度を低下させることができる。

0124

図18に、本実施形態にかかるソフト遮断処理の一例を示す。詳しくは、図18(a)〜図18(c)は、先の図5(a)〜図5(c)に対応している。

0125

図示されるように、ソフト遮断処理によってゲート電荷の放電が開始される時刻t3において、ソフト遮断用スイッチング素子48がフルオン状態とされることで、ゲート電荷の放電が開始される。その後、センス電圧Vseが短絡閾値SCを超えた時刻t2から規定時間Tα経過する時刻t4において、ソフト遮断用スイッチング素子48がハーフオン状態に切り替えられる。これにより、放電経路の抵抗値Rが増大し、ゲート電荷の放電速度を低下させることができる。

0126

以上説明した本実施形態によれば、上記第1の実施形態の(1)の効果に加えて、以下の効果が得られる。

0127

(3)ソフト遮断用スイッチング素子48をフルオン状態からハーフオン状態に切り替えることで、ゲート電荷の放電速度を低下させた。このため、Type1の上下アーム短絡が生じる場合に用いられる放電経路と、Type2の上下アーム短絡が生じる場合に用いられる放電経路とを共通化することができる。これにより、ドライブユニットDUの回路規模の増大を抑制することができる。

0128

(その他の実施形態)
なお、上記各実施形態は、以下のように変更して実施してもよい。

0129

・「放電経路」としては、ソフト遮断用経路Lcutに加えて、クランプ用経路Lclamp、通常時オフ用経路Ldis又はオフ保持用経路Loffのいずれか1つに限らない。例えば、ソフト遮断用経路Lcutに加えて、クランプ用経路Lclamp、通常時オフ用経路Ldis及びオフ保持用経路Loffのうち少なくとも2つ以上であってもよい。ここで、例えば、ソフト遮断用経路Lcutに加えて、クランプ用経路Lclamp及び通常時オフ用経路Ldisが放電経路として用いられる場合、以下に説明する構成を採用してもよい。詳しくは、図4のステップS18で肯定判断されてからステップS22で肯定判断されるまでは、ソフト遮断用スイッチング素子48、放電用スイッチング素子38及びクランプ用スイッチング素子40をオン操作してかつ、充電用スイッチング素子26及びオフ保持用スイッチング素子50をオフ操作する。その後、ステップS22で肯定判断された場合、放電用スイッチング素子38及びクランプ用スイッチング素子40をオフ操作に切り替える。

0130

・「処理手段」としては、ソフト遮断用経路の抵抗値を増大させることで、ゲート電荷の放電速度を低下させる手段に限らず、例えば、以下(A),(B)に説明する手段であってもよい。

0131

(A)先の図2において、第6の端子T6及びソフト遮断用スイッチング素子48の接続点にスイッチング素子(例えばMOSFET)を介して電源を接続する。こうした構成において、上記スイッチング素子をオン操作して上記接続点に電荷を供給することで、ゲート電荷の放電速度を低下させてもよい。これは、上記接続点に電源から電荷を供給することで、ゲート電荷の放電が妨げられることを利用したものである。なお、この場合、ソフト遮断用スイッチング素子48をオン操作する場合のこの素子のゲート電圧は、非飽和領域でソフト遮断用スイッチング素子48を駆動させる電圧に設定すればよい。

0132

(B)先の図2において、ソフト遮断用スイッチング素子48のソースを、スイッチング素子S¥#のエミッタ又はエミッタよりも高電位となる部位(例えば、エミッタ電位よりも高い電位を出力電位とする電源)のうちいずれかとを選択的に接続可能な通電操作式のスイッチング素子(例えばMOSFET)によって接続する。こうした構成において、上記スイッチング素子の通電操作により、ソフト遮断用スイッチング素子48のソース及び上記高電位となる部位を接続することで、ゲート電荷の放電速度を低下させてもよい。

0133

また、「処理手段」としては、放電速度を2段階で低下させるものに限らない。例えば、3段階以上で低下させるものであってもよい。この場合、例えば、ソフト遮断用経路Lcutと、クランプ用経路Lclamp、通常時オフ用経路Ldis及びオフ保持用経路Loffのうち少なくとも2つとの組み合わせによって放電速度を段階的に低下させてもよい。以下に、その一例について説明する。

0134

図4のステップS18において肯定判断された場合、ソフト遮断用スイッチング素子48、放電用スイッチング素子38、クランプ用スイッチング素子40及びオフ保持用スイッチング素子50を全てオン操作する。その後、ステップS16において肯定判断されてから規定時間Tα経過したタイミング以前の所定タイミングにおいて、オフ保持用スイッチング素子50のみをオフ操作に切り替える。その後、ステップS22において肯定判断された場合に放電用スイッチング素子38をオフ操作に切り替える。これにより、クランプ用経路Lclampを放電経路に含めつつ、ゲート電荷の放電速度を段階的に低下させることができる。したがって、上記第1の実施形態で説明したように、短絡エネルギ及びサージ電圧を抑制可能な放電速度の低下指示タイミングに対して、放電速度の実際の低下指示タイミングが大きく遅延することを回避することができる。

0135

さらに、「処理手段」としては、放電速度を段階的に低下させるものに限らず、連続的に低下させるものであってもよい。

0136

加えて、「処理手段」としては、複数の放電経路のうちソフト遮断用経路以外の放電経路を用いて放電速度を低下させるものに限らない。例えば、ソフト遮断用経路を複数備え、ゲート電荷の放電に用いるソフト遮断用経路を段階的に減らすことで放電速度を低下させるものであってもよい。

0137

・クランプ用経路Lclampとしては、上記第1の実施形態の図2に示したものに限らない。例えば、クランプ用オペアンプ42及び第1の電源44を除去し、カソードが第5の端子T5に接続され、アノードがクランプ用スイッチング素子40のドレインに接続されたツェナーダイオードを備えるものであってもよい。

0138

・放電速度の低下指示タイミングの設定手法としては、上記第4の実施形態に例示したものに限らない。例えば、放電速度の低下指示タイミングを、センス電圧Vseがそのピーク値Vp(「規定電流」に相当)となるタイミングに設定してもよい。また、例えば、上記低下指示タイミングを、センス電圧Vseがそのピーク値Vpとなった後、コレクタ及びエミッタ間電圧Vce2が上昇して高電圧バッテリ12の出力電圧VHとなるタイミング(先の図5の時刻t5)以前において、センス電圧Vseが低下して所定の閾値(「規定電流」に相当)となるタイミングに設定してもよい。ここで、所定の閾値は、短絡閾値SCよりも高い値に設定されている。

0139

・上記第2の実施形態において、第1の判定電圧Vδを高電圧バッテリ12の出力電圧VHと同じ電圧に設定してもよい。

0140

・「電流検出手段」としては、センス端子St及びセンス抵抗52を備えるものに限らない。例えば、センス端子Stからエミッタまでの電気経路を流れる電流を検出可能であるなら、ホール素子を備えるもの等、他の電流検出手段であってもよい。

0141

・「駆動対象スイッチング素子」としては、IGBTに限らず、例えばMOSFETであってもよい。

0142

38…センス抵抗、St…センス端子、S¥#…スイッチング素子。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 三菱電機株式会社の「 電力変換装置」が 公開されました。( 2020/10/29)

    【課題】ワイドバンドギャップ半導体のスイッチング素子を保護する低コストの電力変換装置を提供する。【解決手段】電力変換装置1は、電力変換部3、4と、電力変換部3、4のスイッチング素子を制御する制御部6、... 詳細

  • 三菱電機株式会社の「 バスバーモジュール」が 公開されました。( 2020/10/29)

    【課題】スペーサの応力を低減することで絶縁性の劣化を抑制し、絶縁性能の信頼性が高いバスバーモジュールを得ることを目的とする。【解決手段】平行平板領域11cに穴20aを有する導電性材料からなるバスバー1... 詳細

  • 新電元工業株式会社の「 スイッチング素子制御回路及びパワーモジュール」が 公開されました。( 2020/10/29)

    【課題・解決手段】本発明のスイッチング素子制御回路100は、第3電極電圧制御部10と、温度検出部20と、第1電極電流検出部30と、初期閾値電圧を含む情報、及び、閾値電圧の動作温度・第1電極電流特性を記... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ