図面 (/)

技術 バス通信トランシーバ

出願人 ルネサスエレクトロニクス株式会社
発明者 木内秀樹
出願日 2013年2月4日 (7年10ヶ月経過) 出願番号 2013-019968
公開日 2014年8月25日 (6年4ヶ月経過) 公開番号 2014-154894
状態 特許登録済
技術分野 論理回路II 直流方式デジタル伝送
主要キーワード 主電流源 バッファ電流 立ち下がり電圧 Nチャネル 電圧傾斜 遅延時間測定回路 バス接続端 バス容量
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2014年8月25日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (11)

課題

ある信号を用いて遅延時間を測定し、同じ信号の波形を調整することが出来る、リアルタイム性に優れたバス通信トランシーバを提供する。

解決手段

バス通信トランシーバは、ある信号の立ち上がりに注目して遅延時間を測定し、この測定の結果に基づいて同じ信号の立ち下がりの波形を調整する。バスに供給される電圧の変動や、バスに接続された負荷の合計の変動などからの影響を受けることなく、信号の波形を、特にそのデューティー比を所定の規格範囲内に調整可能で、かつ、リアルタイム性に優れたバス通信トランシーバが実現することが出来る。

概要

背景

LIN(Local Interconnect Network:ローカル相互接続ネットワーク)などのように、単線バスを介して通信を行うネットワークプロトコルが知られている。LINの場合は、主に自動車に搭載されており、ドアミラードアロックなどの各種デバイスを制御する目的で使用されている。

LINでは、バスに入出力する信号の波形が各種の条件を満たすよう規格化されている。これらの条件には、デューティー比、すなわち信号の電圧所定値より高い時間と、同じく低い時間との比率が含まれている。しかし、LINが使用される環境の変動に応じて、そのデューティー比も変動して規格の範囲から外れてしまう場合がある。

LINの場合は、車載バッテリーがバスに電圧を供給する電源として用いられる。ここで、車載バッテリーは、その基準電圧が例えば12ボルトの場合でも、放電したり充電したりする際におよそ7〜18ボルトの間で大きく変動することが知られている。また、バスに接続された負荷の合計の変動によっても、デューティー比の変動が引き起こされる場合がある。

特許文献1には、LSIの出力回路に係る記載が開示されている。特許文献1に記載のLSIの出力回路は、ある信号の立ち上がりおよび立ち下がりなまりを検出し、その次の信号の波形を検出結果に基づいて調整する。

概要

ある信号を用いて遅延時間を測定し、同じ信号の波形を調整することが出来る、リアルタイム性に優れたバス通信トランシーバを提供する。バス通信トランシーバは、ある信号の立ち上がりに注目して遅延時間を測定し、この測定の結果に基づいて同じ信号の立ち下がりの波形を調整する。バスに供給される電圧の変動や、バスに接続された負荷の合計の変動などからの影響を受けることなく、信号の波形を、特にそのデューティー比を所定の規格範囲内に調整可能で、かつ、リアルタイム性に優れたバス通信トランシーバが実現することが出来る。B

目的

特開2001−274670号公報






ある信号を用いて遅延時間を測定し、同じ信号の波形を調整することが出来る、リアルタイム性に優れたバス通信トランシーバを提供する

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

入力信号を入力する入力部と、前記入力部から前記入力信号を入力して送信信号を生成する送信回路部と、外部単線バスに接続されて、前記送信信号を前記外部単線バスに送信し、前記外部単線バスから受信信号を受信するバス接続部と、前記外部単線バスから前記受信信号または前記送信信号を入力して出力信号を生成する受信回路部と、前記出力信号を出力する出力部と、一つの入力信号の立ち上がりから、前記一つの入力信号から生成される一つの出力信号の立ち上がりまでの遅延時間を測定し、前記測定の結果を表す遅延時間測定結果信号群を生成する遅延時間測定回路部とを具備し、前記送信回路部は、前記一つの入力信号から生成される一つの送信信号の立ち下がりにおける電圧傾斜を、前記一つの入力信号の立ち上がりに基づく前記遅延時間測定結果信号群に応じて調整する出力波形調整回路部を具備するバス通信トランシーバ

請求項2

請求項1に記載のバス通信トランシーバにおいて、前記出力波形調整回路部は、前記遅延時間測定結果信号群に応じて異なる電流を供給する電流源回路部と、前記入力信号を入力し、前記電流源回路部から供給される電流に応じて異なる電圧傾斜を有する中間信号を出力するインバータ回路部とを具備し、前記送信回路部は、前記中間信号から前記送信信号を生成する出力回路部をさらに具備するバス通信トランシーバ。

請求項3

請求項2に記載のバス通信トランシーバにおいて、前記電流源回路部は、主電流を前記インバータ回路部に供給する主電流源と、複数の副電流を前記インバータ回路部にそれぞれ供給する複数の副電流源と、前記複数の副電流源のそれぞれに直列にそれぞれ接続されて、前記遅延時間測定結果信号群に応じて前記複数の副電流源の一部または全てを前記インバータ回路部に導通または遮断する複数のスイッチとを具備するバス通信トランシーバ。

請求項4

請求項3に記載のバス通信トランシーバにおいて、前記遅延時間測定回路部は、バッファ用電流を供給するバッファ用定電流源と、前記入力信号を入力して、前記バッファ用電流に応じた電圧傾斜で出力するバッファと、前記バッファの出力部に接続された容量と、第1電源および第2電源の間に直列に接続されて、前記第1電源が供給する第1電圧および前記第2電源が供給する第2電圧の間で分圧された複数の基準電圧を生成する複数の抵抗と、前記容量に印加されている電圧を前記複数の基準電圧にそれぞれ比較して前記比較の結果を示す比較結果信号群を出力する複数の比較器と、前記出力信号が立ち上がる際における前記比較結果信号群を記憶して前記遅延時間測定結果信号群として出力するラッチ回路部とを具備するバス通信トランシーバ。

請求項5

請求項3に記載のバス通信トランシーバにおいて、前記遅延時間測定回路部は、複数のバッファ電流を供給する複数のバッファ用定電流源と、前記入力信号を入力して、前記複数のバッファ用電流にそれぞれ応じた複数の電圧傾斜でそれぞれ出力する複数のバッファと、前記複数のバッファの出力部にそれぞれ接続された複数の容量と、第1電源および第2電源の間に直列に接続されて、前記第1電源が供給する第1電圧および前記第2電源が供給する第2電圧の間で分圧された基準電圧を生成する複数の抵抗と、前記複数の容量に印加されている電圧を前記基準電圧にそれぞれ比較して前記比較の結果を示す比較結果信号群を出力する複数の比較器と、前記出力信号が立ち上がる際における前記比較結果信号群を記憶して前記遅延時間測定結果信号群として出力するラッチ回路部とを具備するバス通信トランシーバ。

請求項6

請求項4または5に記載のバス通信トランシーバにおいて、前記ラッチ回路部は、入力部が前記複数の比較器の出力部にそれぞれ接続され、出力部が前記複数のスイッチの制御信号入力部にそれぞれ接続された複数のラッチを具備するバス通信トランシーバ。

請求項7

請求項4または5に記載のバス通信トランシーバにおいて、前記遅延時間の測定を行う間は前記複数の抵抗を前記第1または前記第2の電源に導通し、前記遅延時間の測定が不要な時間の一部または全てにおいて前記複数の抵抗を前記第1または前記第2の電源から遮断するスイッチをさらに具備するバス通信トランシーバ。

請求項8

請求項6に記載のバス通信トランシーバにおいて、前記遅延時間の測定を行う間は前記複数の抵抗を前記第1または前記第2の電源に導通し、前記遅延時間の測定が不要な時間の一部または全てにおいて前記複数の抵抗を前記第1または前記第2の電源から遮断するスイッチをさらに具備するバス通信トランシーバ。

技術分野

0001

本発明はバス通信トランシーバに関し、例えば、単線バス接続可能なバス通信トランシーバに好適に利用できるものである。

背景技術

0002

LIN(Local Interconnect Network:ローカル相互接続ネットワーク)などのように、単線バスを介して通信を行うネットワークプロトコルが知られている。LINの場合は、主に自動車に搭載されており、ドアミラードアロックなどの各種デバイスを制御する目的で使用されている。

0003

LINでは、バスに入出力する信号の波形が各種の条件を満たすよう規格化されている。これらの条件には、デューティー比、すなわち信号の電圧所定値より高い時間と、同じく低い時間との比率が含まれている。しかし、LINが使用される環境の変動に応じて、そのデューティー比も変動して規格の範囲から外れてしまう場合がある。

0004

LINの場合は、車載バッテリーがバスに電圧を供給する電源として用いられる。ここで、車載バッテリーは、その基準電圧が例えば12ボルトの場合でも、放電したり充電したりする際におよそ7〜18ボルトの間で大きく変動することが知られている。また、バスに接続された負荷の合計の変動によっても、デューティー比の変動が引き起こされる場合がある。

0005

特許文献1には、LSIの出力回路に係る記載が開示されている。特許文献1に記載のLSIの出力回路は、ある信号の立ち上がりおよび立ち下がりなまりを検出し、その次の信号の波形を検出結果に基づいて調整する。

先行技術

0006

特開2001−274670号公報

発明が解決しようとする課題

0007

ある信号を用いて遅延時間を測定し、同じ信号の波形を調整することが出来る、リアルタイム性に優れたバス通信トランシーバを提供する。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

課題を解決するための手段

0008

以下に、(発明を実施するための形態)で使用される符号を用いて、課題を解決するための手段を説明する。これらの符号は、(特許請求の範囲)の記載と(発明を実施するための形態)との対応関係を明らかにするために付加されたものである。ただし、それらの符号を、(特許請求の範囲)に記載されている発明の技術的範囲の解釈に用いてはならない。

0009

一実施の形態によれば、バス通信トランシーバ(LTr)は、ある信号の立ち上がりに注目して遅延時間を測定し、この測定の結果に基づいて同じ信号の立ち下がりの波形を調整する。

発明の効果

0010

前記一実施の形態によれば、バスに供給される電圧の変動や、バスに接続された負荷の合計の違いなどからの影響を受けることなく、信号の波形を、特にそのデューティー比を所定の規格範囲内に調整可能で、かつ、リアルタイム性に優れたバス通信トランシーバを実現することが出来る。

図面の簡単な説明

0011

図1Aは、第1の実施形態によるバス通信トランシーバおよびバスの構成例を示すブロック回路図である。
図1Bは、第1の実施形態によるバス通信トランシーバの、そのうち特に遅延時間測定回路部および出力波形調整回路部の、より詳細な構成を示す回路図である。
図1Cは、第1の実施形態によるラッチ回路部の構成例を示すブロック回路図である。
図2は、第1の実施形態によるバス通信トランシーバが動作する際に各部で得られる信号の時間変化の一例を示すタイムチャートである。
図3Aは、第1の実施形態によるバス通信トランシーバLTrで波形の調整を行わない場合のバス信号の波形の一例を示すグラフである。
図3Bは、図3Aに示したバス信号の立ち下がりの電圧傾斜を、第1の実施形態によるバス通信トランシーバLTrで調整した場合のバス信号の波形の一例を示すグラフである。
図3Cは、第1の実施形態によるバス通信トランシーバLTrで波形の調整を行わない場合のバス信号の波形の他の一例を示すグラフである。
図3Dは、図3Cに示したバス信号の立ち下がりの電圧傾斜を、第1の実施形態によるバス通信トランシーバLTrで調整した場合のバス信号の波形の一例を示すグラフである。
図4は、第2の実施形態によるバス通信トランシーバの、そのうち特に遅延時間測定回路部および出力波形調整回路部の構成を示す回路図である。
図5は、第3の実施形態によるバス通信トランシーバの、そのうち特に遅延時間測定回路部および出力波形調整回路部の構成を示す回路図である。

実施例

0012

添付図面を参照して、本発明によるバス通信トランシーバを実施するための形態を以下に説明する。

0013

(第1の実施形態)
図1Aは、第1の実施形態によるバス通信トランシーバLTrおよびバスLBSの構成例を示すブロック回路図である。図1に示したバス通信トランシーバLTrおよびバスLBSの構成要素について説明する。

0014

図1Aに示したバス通信トランシーバLTrは、送信信号入力部TXと、送信回路部TXCと、バス接続部LBTと、受信回路部RXCと、受信信号出力部RXと、遅延時間測定回路部DTMと、スレーブ抵抗IsSと、第1のダイオードD1とを含んでいる。送信回路部TXCは、出力波形調整回路部OWRと、出力回路部OPCとを含んでいる。出力回路部OPCは、第2のダイオードD2と、NチャネルトランジスタN1とを含んでいる。バスLBSは、バスに共通のマスター抵抗IsMと、バスに結合された全ての負荷の容量を含む総バス容量である容量Cとを含んでいる。バスには、通常1つ以上の負荷が接続される。その他、図1Aには、第2の電源VSupと、グランドとがさらに示されている。ここで、図1Aには、第1の電源VDDが図示されていない。第1の電源VDDは、バス通信トランシーバLTrの内部で使用する比較的低電圧の電源であり、一般的には5V(Volt:ボルト)や3.3Vなどの電圧を供給する図示しない定電圧源であることが好ましい。また、第2の電源VSupは、LINの場合は図示しない車載バッテリーなどであって、供給される電圧は7〜18Vの範囲で変動することが許容されている。

0015

図1Aに示したバス通信トランシーバLTrの構成要素の接続関係について説明する。送信信号入力部TXは、出力波形調整回路部OWRの入力部と、遅延時間測定回路部DTMの第1の入力部とに共通接続されている。遅延時間測定回路部DTMの出力部群は、出力波形調整回路部OWRの他の入力部群に接続されている。出力波形調整回路部OWRの出力部は、トランジスタN1のゲートに接続されている。トランジスタN1のソースは、グランドに接地されている。トランジスタN1のドレインは、第2のダイオードD2のカソードに接続されている。第2のダイオードD2のアノードと、第1のダイオードD1のカソードと、受信回路部RXCの入力部とは、バス接続部LBTに共通接続されている。第1のダイオードD1のアノードは、スレーブ抵抗IsSの一方の端部に接続されている。スレーブ抵抗IsSの他方の端部は、第1の電源VDDに接続されている。受信回路部RXCの出力部は、遅延時間測定回路部DTMの第2の入力部と、受信信号出力部RXとに共通接続されている。

0016

図1に示したバスLBsの構成要素の接続関係について説明する。第2の電源VSupは、マスター抵抗IsMの一方の端部に接続されている。マスター抵抗IsMの他方の端部は、バス接続部LBTと、容量Cの一方の端部とに共通接続されている。容量Cの他方の端部は、グランドに接地されている。

0017

図1に示した第1の実施形態によるバス通信トランシーバLTrの動作について説明する。送信回路部TXCは、送信信号入力部TXから入力した送信信号を、所定の調整を加えた上でバス接続部LBTを介してバスLBSに向けて送信する。受信回路部RXCは、バス接続部LBTを介してバスLBSから受信した受信信号を、受信信号出力部RXに向けて出力する。

0018

なお、送信回路部TXCが出力する信号は、バスLBSに供給されるのみならず、同じくバス接続部LBTに接続されている受信回路部RXCの入力部にも同時に供給される。ただし、送信信号入力部TXに外部から供給された送信信号の立ち上がり波形が送信回路部TXCおよび受信回路部RXCを通過して受信信号出力部RXに到達するまでには、遅延が発生する。遅延時間測定回路部DTMは、この遅延時間を測定し、その測定結果を示す制御信号を生成して送信回路部TXCの出力波形調整回路部OWRに向けて出力する。出力波形調整回路部OWRは、入力した送信信号の波形を、制御信号に応じて調整する。出力回路部OPCは、調整後の送信信号をバス接続部LBTに伝達する。

0019

図1Bは、第1の実施形態によるバス通信トランシーバLTrの、そのうち特に遅延時間測定回路部DTMおよび出力波形調整回路部OWRの、より詳細な構成を示す回路図である。図1Bに示したバス通信トランシーバLTrのうち、特に遅延時間測定回路部DTMおよび出力波形調整回路部OWRの構成要素について説明する。

0020

図1Bに示したバス通信トランシーバLTrは、送信信号入力部TXと、出力波形調整回路部OWRと、出力回路部OPCとバス接続部LBTと、受信回路部RXCと、受信信号出力部RXと、遅延時間測定回路部DTMと、スレーブ抵抗IsSと、第1のダイオードD1とを含んでいる。出力波形調整回路部OWRは、第0〜第4の定電流源ICC0〜ICC4と、第1〜第3のスイッチSW1〜SW3と、インバータINV1とを含んでいる。インバータINV1は、Pチャネル型トランジスタPと、Nチャネル型トランジスタNとを含む、いわゆるCMOS(Complementary Metal Oxide Semiconductor:相補型金属酸化膜半導体)型インバータである。遅延時間測定回路部DTMは、バッファBUF1と、容量C1と、第1〜第4の抵抗R1〜R4と、第1〜第3の比較器CMP1〜CMP3と、ラッチ回路部Latとを含んでいる。出力回路部OPCは、第2のダイオードD2と、Nチャネル型トランジスタN1とを含んでいる。その他、図1Bには、第1の電源VDDと、第2の電源VSupと、グランドとがさらに示されている。

0021

図1Bでは、比較器CMP1〜CMP3の総数が3であり、スイッチSW1〜SW3の総数が3であり、抵抗R1〜R4の総数が4であり、定電流源ICC0〜ICC5の総数が6であるが、これらの数はあくまでも一例にすぎない。すなわち、これらの数は必要に応じて変更可能であって、本実施形態によるバス通信トランシーバLTrの構成を限定するものではない。

0022

また、本実施形態では、バスLBsとして、LINを用いるが、これはあくまでも一例に過ぎない。すなわち、本実施形態によるバス通信トランシーバは、LIN以外のバスを用いる場合にも適用可能であって、本実施形態によるバスLBsの種類を限定するものではない。

0023

図1Bに示したバス通信トランシーバLTrの構成要素の接続関係について説明する。第1の電源VDDは、第0〜第3の定電流源ICC0〜ICC3のそれぞれにおける一方の端部と、第5の定電流源ICC5の一方の端部とに共通接続されている。第1の定電流源ICC1の他方の端部は、第1のスイッチSW1の一方の端部に接続されている。第2の定電流源ICC2の他方の端部は、第2のスイッチSW2の一方の端部に接続されている。第3の定電流源ICC3の他方の端部は、第3のスイッチSW3の一方の端部に接続されている。第0の定電流源ICC1の他方の端部と、第1〜第3のスイッチSW1〜SW3のそれぞれにおける他方の端部とは、Pチャネル型トランジスタPのソースに共通接続されている。Pチャネル型トランジスタPのドレインと、Nチャネル型トランジスタNのドレインとは、Nチャネル型トランジスタN1のゲートに共通接続されている。Nチャネル型トランジスタNのソースは、第4の定電流源ICC4の一方の端部に接続されている。第4の定電流源ICC4の他方の端部は、グランドに接地されている。

0024

ここで、第0〜第3の定電流源ICC0〜ICC3と、第1〜第3のスイッチSW1〜SW3の集合体をまとめて電流源回路部と呼ぶ。

0025

送信信号入力部TXは、バッファBUF1の入力部と、Pチャネル型トランジスタPのゲートと、Nチャネル型トランジスタNのゲートとに共通接続されている。バッファBUF1の出力部は、容量C1の一方の端部と、第1〜第3の比較器CMP1〜CMP3のそれぞれにおける一方の入力部とに共通接続されている。バッファBUF1のマイナス給電端部と、容量C1の他方の端部と、第1の抵抗R1の一方の端部とは、グランドに接地されている。第1の抵抗R1の他方の端部は、第1の比較器CMP1の他方の入力部と、第2の抵抗R2の一方の端部とに共通接続されている。第2の抵抗R2の他方の端部は、第2の比較器CMP2の他方の入力部と、第3の抵抗R3の一方の端部とに共通接続されている。第3の抵抗R3の他方の端部は、第3の比較器CMP3の他方の入力部と、第4の抵抗R4の一方の端部とに共通接続されている。第4の抵抗R4の他方の端部は、第1の電源VDDに接続されている。バッファBUF1のプラス給電部は、第5の定電流源ICC5の他方の端部に接続されている。第1〜第3の比較器CMP1〜CMP3のそれぞれにおける出力部は、ラッチ回路部Latの第1〜第3の入力部にそれぞれ接続されている。ラッチ回路部Latの第1〜第3の出力部は、第1〜第3のスイッチSW1〜SW3のそれぞれにおける制御信号入力部にそれぞれ接続されている。受信回路部RXCの出力部は、受信信号出力部RXと、ラッチ回路部Latの制御信号入力部とに共通接続されている。

0026

その他、第2の電源VSupは、スレーブ抵抗IsSの一方の端部に接続されている。スレーブ抵抗IsSの他方の端部は、第1のダイオードD1のアノードに接続されている。第1のダイオードD1のカソードは、バス接続部LBTと、受信回路部RXCの入力部と、第2のダイオードD2のアノードとに共通接続されている。第2のダイオードD2のカソードは、Nチャネル型トランジスタN1のドレインに接続されている。Nチャネル型トランジスタN1のソースは、グランドに接地されている。

0027

図1Bに示したバス通信トランシーバLTrのうち、特に遅延時間測定回路部DTMおよび出力波形調整回路部OWRの動作について説明する。

0028

バッファBUF1は、第5の定電流源ICC5から供給される電流に応じた電圧傾斜を入力信号に加えた上で出力する。容量C1の両端部間には、バッファBUF1が出力する信号の電圧が印加される。直列に接続された第1〜第4の抵抗R1〜R4は、第1の電源VDDの電圧と、グランド電圧との間で分圧した第1〜第3の基準電圧を生成する。第1〜第3の比較器CMP1〜CMP3は、容量C1に印加された電圧を、第1〜第3の基準電圧とそれぞれ比較して、その比較結果を示す第1〜第3の比較結果信号を生成してラッチ回路部Latに向けてそれぞれ出力する。ラッチ回路部Latは、受信回路部RXCが出力する信号が立ち上がる際の第1〜第3の比較結果信号を記憶して出力し続ける。

0029

ここで、第5の定電流源ICC5が供給する電流の強さと、バッファBUF1が有する特性と、容量C1が有する容量値と、分圧回路として機能する第1〜第4の抵抗R1〜R4がそれぞれ有する抵抗値とを適宜に組み合わせておくことが重要である。こうすることによって、容量C1の両端部間における電圧が第1〜第3の基準電圧に達するまでの時間を調整することが可能となる。

0030

すなわち、第1の実施形態による遅延時間測定回路部DTMは、容量C1の電圧が第1〜第3の基準電圧のどれまで上昇するのかを測定することで、送信信号入力部TXが入力する入力信号が立ち上がってから、この入力信号から生成されて受信回路部RXCから出力される出力信号が立ち上がるまでの時間を測定する。

0031

入力信号に基づいて出力回路部OPCがバス接続部LBTに出力した立ち上がり信号波形は、バスLBsの容量Cと第2の電源VSupの電圧によって波形なまりを生じる。ここで、ある入力信号の立ち上がり時間(立ち上がりスルーレート)と、バス接続部LBTにおける立ち上がり信号の立ち上がり時間(立ち上がりスーレート)との差を、当該入力信号の立ち下がり時間(立ち下がりスルーレート)と、バス接続部LBTにおける立ち下がり信号の立ち下がり時間(立ち下がりスーレート)の差に反映させれば、当該入力信号のデューティー比を調整して規格の範囲内に収めることができると発明者は考えついた。遅延時間測定回路部DTMは、入力信号の立ち上がり時間(立ち上がりスルーレート)と、バス接続部LBTにおける立ち上がり信号の立ち上がり時間(立ち上がりスーレート)との差を測定する一例である。当該入力信号の立ち下がり時間(立ち下がりスルーレート)と、バス接続部LBTにおける立ち下がり信号の立ち下がり時間(立ち下がりスーレート)の差への反映については、以降に説明する。

0032

図1Bに示した例では、3つの基準電圧を用いて、遅延時間を4段階で測定する。すなわち、容量C1の電圧が、第1の基準電圧未満である第0段階と、第1の基準電圧以上第2の基準電圧未満である第1段階と、第2の基準電圧以上第3の基準電圧未満である第2段階と、第3の基準電圧以上である第3段階の4つの段階である。

0033

第1〜第3の比較器CMP1〜CMP3が出力する第1〜第3の比較結果信号は、これら4つの段階(第0〜第3段階)を表す比較結果信号群として用いられる。ここでは、一例として、それぞれの比較器において、容量C1の電圧が、対応する番号の基準電圧より低ければロー状態の信号を出力し、高ければハイ状態の信号を出力するものとして説明する。この場合、第0段階では、全ての比較結果信号がロー状態となり、第1段階では第1の比較結果信号だけがハイ状態となり、第2段階では第1および第2の比較結果信号だけがハイ状態になり、第3段階ではすべての比較結果信号がハイ状態になる。

0034

これら4つの段階を表す比較結果信号群は、ラッチ回路部Latで記憶されて、遅延時間測定結果信号群として出力波形調整回路部OWRに伝達される。

0035

出力波形調整回路部OWRでは、第0〜第3の定電流源ICC0〜ICC3のそれぞれは、第1のインバータINV1のPチャネル型トランジスタPに定電流を供給する。第1〜第3のスイッチSW1〜SW3は、それぞれ、第1〜第3の定電流源ICC1〜ICC3と、第1のインバータINV1のPチャネル型トランジスタPとを、第1〜第3のラッチL1〜L3から出力される遅延時間測定結果信号群に応じて導通または遮断する。第1のインバータINV1は、送信信号入力部TXから供給される送信信号の立ち下がり電圧波形の傾斜を、第0〜第4の定電流源ICC0〜ICC4の一部または全てから供給される電流の総量に応じた変更を加えて、出力回路部OPC内のトランジスタN1のゲートに出力する。トランジスタN1の駆動能力(バス接続部LBTの立ち下がり電圧波形の傾斜)は、入力信号の立ち上がりの遅延時間測定結果に基づいて設定されており、従って、当該入力信号の立ち下がり時間(立ち下がりスルーレート)が調整される。

0036

ここで、第1〜第3のスイッチSW1〜SW3が遅延時間測定結果信号群に応じて導通状態または遮断状態切り替わることについて説明する。ここでは、一例として、遅延時間測定結果信号がハイ状態のスイッチSW1〜SW3が導通し、ロー状態のスイッチSW1〜SW3が遮断するとする。すなわち、第0段階では第1〜第3のスイッチSW1〜SW3の全てが遮断状態になり、第1段階では第1のスイッチSW1だけが導通状態になり、第2段階では第3のスイッチSW3だけが遮断状態になり、第3段階では全てのスイッチが導通状態になる。つまり、第0段階では定電流源ICC0だけがインバータINV1を駆動し、段階が進むにつれて定電流源ICC1からICC3の電流が順次加算されてインバータINV1を駆動することになる。その結果、CMOS型インバータINV1のPチャネル型トランジスタPに供給される電流が4段階に調整されて、CMOS型インバータINV1が出力する中間信号の電圧傾斜も4段階に調整される。

0037

図1Cは、第1の実施形態によるラッチ回路部Latの構成例を示すブロック回路図である。第1の実施形態によるラッチ回路部Latの構成要素について説明する。

0038

第1の実施形態によるラッチ回路部Latは、第1〜第3のラッチL1〜L3を含んでいる。なお、ここではラッチ回路部Latに含まれるラッチL1〜L3の総数を3としたが、この数は比較器CMP1〜CMP3の総数に合わせたものであって、本実施形態によるラッチ回路部Latの構成を限定するものではない。

0039

第1の実施形態によるラッチ回路部Latの構成要素の接続関係について説明する。第1〜第3のラッチL1〜L3のそれぞれにおけるラッチ入力部L1I〜L3Iは、第1〜第3の比較器CMP1〜CMP3の出力部にそれぞれ接続されている。第1〜第3のラッチL1〜L3のそれぞれにおけるラッチ出力部L1O〜L3Oは、第1〜第3のスイッチSW1〜SW3のそれぞれにおける制御信号入力部に接続されている。第1〜第3のラッチL1〜L3のそれぞれにおける制御信号入力部は、受信回路部RXCの出力部に共通接続されて、共通制御信号入力部LCとなっている。

0040

第1の実施形態によるラッチ回路部Latの動作について説明する。第1〜第3のラッチL1〜L3のそれぞれは、制御信号の立ち上がりエッジにおけるラッチ入力部L1I〜L3Iの値を記憶し、次の制御信号LCの立ち上がりエッジまで、記憶した値の信号を出力し続ける。

0041

なお、第1〜第3のラッチL1〜L3のそれぞれは、図示しないリセット信号入力部をさらに備えていても良い。しかし、第1の実施形態によるバス通信トランシーバLTrでは、受信回路部RXCの出力信号が立ち上がる度に第1〜第3のラッチL1〜L3の記憶が上書きされるので、基本的にはリセット信号を必要としない。LINの場合は、自動車に搭載された電子回路起動する際に第1〜第3のラッチL1〜L3の記憶をリセットしても良いので、この場合はリセット信号として例えばイグニッション信号アクセサリ電源立ち上げに応じたパワーオンリセット信号を用いても良い。また、リセットした時のラッチLatの値は、例えば全段階の中心付近(4段階であれば、第2段階等)にして、実際の波形が、よりスルーレートが大きい場合にも、小さい場合にも調整可能なようにすると効率が良い。

0042

図2は、第1の実施形態によるバス通信トランシーバLTrが動作する際に各部で得られる信号の時間変化の一例を示すタイムチャートである。

0043

図2に示したタイムチャートは、第1〜第4の、合計4つのグラフ(a)〜(d)を含んでいる。第1のグラフ(a)は、バス通信トランシーバLTrが送信信号入力部TXから入力する入力信号の、時間経過に伴う電圧変化を示している。第2のグラフ(b)は、バッファBUF1が出力するバッファ信号の、時間経過に伴う電圧変化を示している。第3のグラフ(c)は、バス通信トランシーバLTrがバス接続部LBTから入出力するバス信号の、時間経過に伴う電圧変化を示している。第4のグラフ(d)は、バス通信トランシーバLTrが受信信号出力部RXから出力する出力信号の、時間経過に伴う電圧変化を示している。なお、第1〜第4のグラフ(a)〜(d)のそれぞれにおいて、横軸は時間の経過を示し、縦軸は各信号の電圧変化を示している。

0044

図2に示した時刻t0において、第1のグラフ(a)に示した入力信号が立ち上がり、それまでのロー状態からハイ状態に切り替わる。このとき同時に、第2のグラフ(b)に示したバッファ信号が生成されて、バッファBUF1の特性、第5の定電流源ICC5の電流値および容量C1の容量値などで決定される電圧傾斜による容量C1の充電が開始される。この電圧傾斜は、主に第5の定電流源ICC5が供給する電流値と容量C1の容量値で決定される。さらに同時に、第3のグラフ(c)に示したバス信号が、主に第2の電源VSupの電圧とバスLBsのマスター抵抗IsMの抵抗値およびバスLBsに結合されている容量Cの容量値で決定される電圧傾斜を有する波形で立ち上がり始める。実際には、インバータINV1の遅延と出力回路部OPCの出力波形傾きに依存しない遅延があるが、この時間軸では無視できるほど小さいとする。

0045

図2に示した時刻t1は、第3のグラフ(c)が受信回路部RXCの論理閾値Vthと交差する時刻である。この時刻t1において、第4のグラフ(d)に示した出力信号が立ち上がる。実際には、受信回路部RXCの、入力波形傾きに依存しない遅延があるが、この時間軸では無視できるほど小さいとする。すなわち、測定される遅延時間は、図2に示した時刻t0から時刻t1までの時間となる。この時刻t1の時の第2のグラフ(b)の電圧値を、それぞれコンパレータCMP1〜CMP3に入力する基準電圧と比較した結果の値をラッチLatに記憶する。ラッチ回路部Latは、この時刻における入力信号の状態を記憶して、以降、出力し続ける。

0046

その後、図2に示した時刻t2において、第3のグラフ(c)に示したバス信号の立ち上がりが完了し、同じく時刻t3において第2のグラフ(b)に示したバッファ信号の立ち上がりが完了する。

0047

図2に示した時刻t4において、第1のグラフ(a)に示した入力信号が立ち下がる。このとき同時に、第2のグラフ(b)に示したバッファ信号も立ち下がり、容量C1が放電される。さらに同時に、第3のグラフ(c)に示したバス信号が、出力波形調整回路部OWRで調整された電圧傾斜を有する波形で立ち下がり始める。

0048

その後、図2に示した時刻t5において、第4のグラフ(d)に示した出力信号が立ち下がり、同じく時刻t6において、第3のグラフ(c)に示したバス信号の立下りが完了する。時刻t5は、第3のグラフ(c)が受信回路部RXCの論理閾値Vthと交差する時刻である。

0049

第1の実施形態によるバス通信トランシーバLTrを用いてバス信号の立ち下がり波形が調整されることについて説明する。

0050

図3Aは、第1の実施形態によるバス通信トランシーバLTrで波形の調整を行わない場合のバス信号の波形の一例を示すグラフである。図3Bは、図3Aに示したバス信号の立ち下がりの電圧傾斜を、第1の実施形態によるバス通信トランシーバLTrで調整した場合のバス信号の波形の一例を示すグラフである。図3Aおよび図3Bにおいて、横軸は時間tの経過を示し、縦軸はバス信号の電圧VLBsを示している。

0051

図3Aおよび図3Bに示した例では、測定された遅延時間が事前に定めた値(ラッチ回路部Latに記憶されている値または初期値)よりも短い場合を想定している。このような場合には、バス信号の立ち下がりの電圧傾斜G1をより急峻な電圧傾斜G2に調整する、つまり立ち下がり波形のスルーレートをより大きくする。

0052

図3Cは、第1の実施形態によるバス通信トランシーバLTrで波形の調整を行わない場合のバス信号の波形の他の一例を示すグラフである。図3Dは、図3Cに示したバス信号の立ち下がりの電圧傾斜を、第1の実施形態によるバス通信トランシーバLTrで調整した場合のバス信号の波形の一例を示すグラフである。図3Cおよび図3Dにおいても、横軸は時間tの経過を示し、縦軸はバス信号の電圧VLBsを示している。

0053

図3Cおよび図3Dに示した例では、測定された遅延時間が事前に定めた値(ラッチ回路部Latに記憶されている値または初期値)よりも長い場合を想定している。このような場合には、バス信号の立ち下がりの電圧傾斜G3をより緩やかな電圧傾斜G4に調整する、つまり立ち下がり波形のスルーレートをより小さくする。

0054

LIN規格の場合は、波形のデューティハイレベル期間)は図3A図3Dに示した時間D1および時間D2を用いて定義される。時間D1は、バス信号が立ち上がる際に所定の電圧に達した時刻t2から、立ち下がる際に所定の電圧に達した時刻t3までの時間として定義されている。同様に、時間D2は、バス信号が立ち上がる際に所定の電圧に達した時刻t1から、立ち下がる際に所定の電圧に達した時刻t4までの時間として定義されている。

0055

第1の実施形態によるバス通信トランシーバでは、このような定義に基づいて、バッファBUF1の特性、第0〜第5の定電流源ICC0〜ICC5が供給する電流量、第1〜第4の抵抗R1〜R4の抵抗値、容量C1の容量値などを予め適宜に設定することで、遅延時間の測定結果ごとに適切な電圧傾斜をバス信号の立ち下がりに与えることが可能となる。その結果として、バス信号をLIN規格などに定められた範囲から外れないようにすることが可能となる。

0056

ところで、一般的なバス規格の場合に、立ち上がり時間(立ち上がりスルーレート)と立ち下がり時間(立ち下がりスルーレート)を等しくする方が良い理由を説明する。図3A図3Dの説明では、LIN規格の場合を例示したため、ハイレベル単一信号について説明したが、実際には、図2に示すように、データがハイレベルとローレベルとを繰り返すことがある。この時、時刻t0(送信信号入力部TXから入力する入力信号の立ち上がり)から時刻t4(送信信号入力部TXから入力する入力信号の立ち下がり)の時間と、時刻t4から次の送信信号入力部TXから入力する入力信号の立ち上がりの時間は、一般的には、等しい時間T(周期)である。これをデューティー比50%という。ここで、説明の簡単化のために、バスの信号電圧(グラフ(c)の波形)が、受信回路部RXCの論理閾値Vthより大きい時をハイレベル時間、小さい時をローレベル時間とする。ハイレベル信号とローレベル信号が時間Tで繰り返す時、図3Aのように立ち上がり時間より立下り時間が大きいと、ハイレベル時間がローレベル時間よりも長くなる。逆に立ち上がり時間より立ち下がり時間が短い時は、ハイレベル時間がローレベル時間より短くなる。これをデューティー50%に近づけるためには、立ち上がり時間と立ち下がり時間とを等しくなるようにすればよいことが分かる。つまり、第1の実施形態のバス通信トランシーバは、バス信号の立ち上がり時間と立ち下がり時間とが等しくなるように調整することで、信号のハイレベルの時間とローレベルの時間が等しくなるようにする。これにより、ハイレベル信号の処理可能時間とローレベル信号の処理可能時間をそれぞれ最大にすることができる。つまり、本実施の形態によれば、LIN規格に限らず、一般的なバス規格においても、信号の高速化や、信号取り込みの安定化に効果を発揮することができる。

0057

(第2の実施形態)
図4は、第2の実施形態によるバス通信トランシーバLTrの、そのうち特に遅延時間測定回路部DTMおよび出力波形調整回路部OWRの構成を示す回路図である。なお、第2の実施形態によるバス通信トランシーバLtrおよびバスLBsの全体的な構成については、図1Aに示した第1の実施形態の場合と同様であるので、省略する。

0058

図4に示した第2の実施形態によるバス通信トランシーバLTrの構成は、図1Bに示した第1の実施形態によるバス通信トランシーバLTrの構成とほぼ同様であるが、以下の点で異なる。すなわち、第2の実施形態によるバス通信トランシーバLTrは、第1の実施形態によるバス通信トランシーバLTrに、第2のインバータINV2と、第4のスイッチSW4とを追加したものに等しい。

0059

第2の実施形態によるバス通信トランシーバLTrのその他の構成要素については、第1の実施形態によるバス通信トランシーバLTrの場合と同様であるので、さらなる詳細な説明を省略する。

0060

第2のインバータINV2および第4のスイッチSW4に係る接続関係について説明する。第2のインバータINV2の入力部は、送信信号入力部TXに接続されている。第2のインバータINV2の出力部は、第4のスイッチSW4の制御信号入力部に接続されている。第4のスイッチSW4の一方の端部は、第1の電源VDDに接続されている。第4のスイッチSW4の他方の端部は、第4の抵抗R4の他方の端部に接続されている。

0061

第2の実施形態によるバス通信トランシーバLTrの構成要素のその他の接続関係については、第1の実施形態によるバス通信トランシーバLTrの場合と同様であるので、さらなる詳細な説明を省略する。

0062

第2のインバータINV2および第4のスイッチSW4に係る動作について説明する。第2のインバータINV2は、送信信号入力部TXから供給される送信信号がロー状態である場合にはハイ状態の出力信号を出力し、反対に送信信号入力部TXから供給される送信信号がハイ状態である場合にはロー状態の出力信号を出力する。第4のスイッチSW4は、第2のインバータINV2の出力信号がハイ状態である場合には遮断状態になり、反対に第2のインバータINV2の出力信号がロー状態である場合には導通状態になる。したがって、送信信号入力部TXから供給される送信信号がハイ状態である場合に電源電圧を分圧した3種類の電圧が第1〜第3の比較器CMP1〜CMP3の入力部に供給され、送信信号がロー状態の場合は、第1〜第4の抵抗R1〜R4に電源電圧が供給されないようにする。言い換えれば、送信信号がロー状態である期間の、第1〜第4の抵抗R1〜R4を電流が流れることによって消費される電力を、第2の実施形態によるバス通信トランシーバでは節約することが可能である。

0063

第2の実施形態によるバス通信トランシーバLTrのその他の動作については、第1の実施形態によるバス通信トランシーバLTrの場合と同様であるので、さらなる詳細な説明を省略する。

0064

第2の実施形態の作用効果は、出力波形調整回路部OWRが波形調整を行わない、送信信号がロー状態の時に、第1〜第4の抵抗R1〜R4を電流が流れることによって消費される電力を節約できることである。したがって、この目的に適合する限り、他の構成も当然に適用可能である。

0065

(第3の実施形態)
図5は、第3の実施形態によるバス通信トランシーバLTrの、そのうち特に遅延時間測定回路部DTMおよび出力波形調整回路部OWRの構成を示す回路図である。なお、第2の実施形態によるバス通信トランシーバLtrおよびバスLBsの全体的な構成については、図1Aに示した第1の実施形態の場合と同様であるので、省略する。

0066

図5に示した第2の実施形態によるバス通信トランシーバLTrの構成は、図1Bに示した第1の実施形態によるバス通信トランシーバLTrの構成とほぼ同様であるが、遅延時間測定回路部DTMの構成が異なる。第3の実施形態による遅延時間測定回路部DTMの構成要素について説明する。

0067

第3の実施形態による遅延時間測定回路部DTMは、第1〜第3のバッファBUF1〜BUF3と、第1〜第3の容量C1〜C3と、第1〜第3の比較器CMP1〜CMP3と、ラッチ回路部Latと、第1および第2の抵抗R1およびR2と、第5〜第7の定電流源ICC5〜ICC7と、第2のインバータINV1と、第4のスイッチSW4とを含んでいる。

0068

第3の実施形態によるバス通信トランシーバLTrのその他の構成要素については、第1または第2の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。

0069

第3の実施形態による遅延時間測定回路部DTMの構成要素の接続関係について説明する。第5〜第7の定電流源ICC5〜ICC7のそれぞれにおける一方の端部は、第1の電源VDDに接続されている。第5〜第7の定電流源ICC5〜ICC7のそれぞれにおける他方の端部は、第1〜第3のバッファBUF1〜BUF3のそれぞれにおける一方の電力供給部に接続されている。第1〜第3のバッファBUF1〜BUF3のそれぞれにおける他方の電力供給部は、グランドに接地されている。第1〜第3のバッファBUF1〜BUF3のそれぞれにおける入力部と、第2のインバータINV2の入力部とは、送信信号入力部TXに共通接続されている。第1〜第3のバッファBUF1〜BUF3のそれぞれにおける出力部は、第1〜第3の比較器CMP1〜CMP3のそれぞれにおける一方の入力部に接続されている。第1〜第3のバッファBUF1〜BUF3のそれぞれにおける出力部は、さらに、第1〜第3の容量C1〜C3のそれぞれにおける一方の端部にも接続されている。第1〜第3の容量C1〜C3のそれぞれにおける他方の端部は、グランドに接地されている。第2のインバータINV2の出力部は、第4のスイッチSW4の制御信号入力部に接続されている。第4のスイッチSW4の一方の端部は、第1の電源VDDに接続されている。第1の抵抗R1の一方の端部は、グランドに接地されている。第1の抵抗R1の他方の端部は、第2の抵抗R1の一方の端部と、第1〜第3の比較器CMP1〜CMP3のそれぞれにおける他方の入力部とに共通接続されている。第2の抵抗R2の他方の端部は、第4のスイッチSW4の他方の端部に接続されている。第1〜第3の比較器CMP1〜CMP3のそれぞれにおける出力部は、ラッチ回路部Latの第1〜第3の入力部にそれぞれ接続されている。ラッチ回路部Latの制御信号入力部は、受信回路部RXCの出力部に接続されている。ラッチ回路部Latの第1〜第3の出力部は、第1〜第3のスイッチSW1〜SW3のそれぞれにおける制御信号入力部に、それぞれ接続されている。

0070

第3の実施形態によるバス通信トランシーバLTrの構成要素のその他の接続関係については、第1または第2の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。

0071

第3の実施形態による遅延時間測定回路部DTMの動作について説明する。

0072

第1〜第3のバッファBUF1〜BUF3は、第5〜第7の定電流源からそれぞれ供給される電流に応じた電圧傾斜を入力信号に加えた上で出力する。第1〜第3の容量C1〜C3の両端部間には、第1〜第3のバッファBUF1〜BUF3のそれぞれが出力する信号の電圧が印加される。第4のスイッチSW4が導通状態にある間、第1および第2の抵抗R1およびR2は、第1の電源VDDの電圧と、グランド電圧との間で分圧した基準電圧を生成する。第1〜第3の比較器CMP1〜CMP3は、第1〜第3の容量C1〜C3に印加された電圧を、基準電圧とそれぞれ比較して、その比較結果を示す第1〜第3の比較結果信号を生成してラッチ回路部Latに向けてそれぞれ出力する。ラッチ回路部Latは、受信回路部RXCが出力する信号が立ち上がる際の第1〜第3の比較結果信号を記憶して出力し続ける。

0073

ここで、第5〜第7の定電流源ICC5〜ICC7がそれぞれ供給する電流の大きさと、第1〜第3の容量C1〜C3がそれぞれ有する容量値と、分圧回路として機能する第1および第2の抵抗R1およびR2がそれぞれ有する抵抗値とを適宜に組み合わせておくことが重要である。こうすることによって、第1〜第3の容量C1〜C3の両端部間における電圧が基準電圧に達するまでの時間を調整することが可能となり、第3の実施形態による遅延時間測定回路部DTMでも、第1または第2の実施形態の場合と同様の比較結果信号群を生成出力することが可能となる。

0074

第3の実施形態によるバス通信トランシーバLTrのその他の動作については、第1または第2の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。

0075

なお、第3の実施形態によるバス通信トランシーバLTrに設けられた第2のインバータINV2および第4のスイッチSW4は、図4に示した第2の実施形態の場合と同様に、他の構成への差し替えが可能である。さらには、図1Bに示した第1の実施形態の場合と同様に、省略することも可能である。

0076

以上、発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。特に、ここでは主にLIN規格に適合するバス通信トランシーバの場合に注目して説明したが、単線バスを用いる他の構成にも当然に適用可能である。ここで、単線のバスとは、複数の入力端子出力端子双方向端子が、共通の1つ(1組)の信号線に接続しているバス構成をいう。信号線は、1本で1つのシングルエンド信号を伝達するものでもよいし、2本で1組のコンプリメンタリ信号を伝達するものでもよい。さらに、また、前記実施の形態に説明したそれぞれの特徴は、技術的に矛盾しない範囲で自由に組み合わせることが可能である。

0077

BUF1〜BUF3 (第1〜第3の)バッファ
C 容量
C1〜C3 (第1〜第3の)容量
CMP1〜CMP3 (第1〜第3の)比較器
D1 (第1の)ダイオード
D2 (第2の)ダイオード
DTM遅延時間測定回路部
ICC0〜ICC7 (第0〜第7の)定電流源
INV1 (第1の)インバータ
INV2 (第2の)インバータ
IsMマスター抵抗
IsSスレーブ抵抗
L1〜L3ラッチ
L1I〜L3I ラッチ入力部
L1O〜L3Oラッチ出力部
Latラッチ回路部
LBs (LIN)バス
LBT(LIN)バス接続端
LTr (LIN)バス通信トランシーバ
N1Nチャネル型トランジスタ
OPC出力回路部
OWR出力波形調整回路部
P Pチャネル型トランジスタ
N Nチャネル型トランジスタ
R1〜R4 抵抗
RX受信信号出力部
RXC受信回路部
SW1〜SW4 (第1〜第4の)スイッチ
t 時間
TX送信信号入力部
TXC送信回路部
VDD(第1の)電源
VLBsバス信号の電圧
VSup (第2の)電源

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ