図面 (/)

この項目の情報は公開日時点(2014年6月9日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (8)

課題

本発明は、積層セラミック電子部品に関する。

解決手段

本発明は、誘電体層を含むセラミック本体と、上記セラミック本体内において上記誘電体層を介して対向するように配置される第1及び第2内部電極と、上記第1内部電極と電気的に連結された第1外部電極及び上記第2内部電極と電気的に連結された第2外部電極と、を含み、上記第1及び第2外部電極は、導電性金属及びガラスを含み、上記第1及び第2外部電極内においてガラス面積に対して1から80%の面積を占める二次相(second phase)物質をさらに含む積層セラミック電子部品を提供する。

概要

背景

最近、電子製品の小型化の傾向に伴い、積層セラミック電子部品にも小型化及び大容量化が求められている。

また、積層セラミック電子部品の小型化及び大容量化のニーズに合わせて積層セラミック電子部品の外部電極薄層化されている。

外部電極ペーストは、主材料として銅(Cu)のような伝導性金属を用いてチップ密閉性及びチップとの電気的連結性を保障し、補助材料としてガラスを用いて上記金属の焼結収縮時において空き空間を満たすと共に、外部電極とチップとの結合力を与える役割をする。

また、緻密な外部電極を形成するために、微粒銅粉末またはガラス粉末を用いたり、電極焼成温度を上昇させる方法などを用いることができる。

しかし、微粒の銅粉末を用いる場合、チップと外部電極との接触性及び外部電極の緻密度は向上するが、焼成開始及び完了温度に達するまでの時間が短いことから、焼成高温において発生したガス(gas)が放出されないことが原因で生じるブリスター(blister)不良が起こり得るという問題がある。

また、低容量積層セラミック電子部品の場合、内部誘電体層の厚さが厚いことから、研磨後においてニッケル内部電極表面露出状態が良くない可能性がある。これにより、外部電極の形成時に生成されなければならない銅−ニッケル合金層を生成することが困難になるおそれがある。

その結果、セラミック本体と外部電極との接触性を具現することが困難になる。上記問題を解決するためには、高温の焼成温度が求められる。

しかし、高温の焼成温度が加えられた場合、銅−ニッケル合金層が生成される前にガラスが軟化してセラミック本体と外部電極との境界面に移動することから、セラミック本体と外部電極との接触性に不良が発生するという問題がある。

概要

本発明は、積層セラミック電子部品に関する。本発明は、誘電体層を含むセラミック本体と、上記セラミック本体内において上記誘電体層を介して対向するように配置される第1及び第2内部電極と、上記第1内部電極と電気的に連結された第1外部電極及び上記第2内部電極と電気的に連結された第2外部電極と、を含み、上記第1及び第2外部電極は、導電性金属及びガラスを含み、上記第1及び第2外部電極内においてガラス面積に対して1から80%の面積を占める二次相(second phase)物質をさらに含む積層セラミック電子部品を提供する。

目的

本発明の一形態は、誘電体層を含むセラミック本体と、上記セラミック本体内において上記誘電体層を介して対向するように配置される第1及び第2内部電極と、上記第1内部電極と電気的に連結された第1外部電極及び上記第2内部電極と電気的に連結された第2外部電極と、を含み、上記第1及び第2外部電極は、導電性金属及びガラスを含み、上記第1及び第2外部電極内においてガラス面積に対して1から80%の面積を占める二次相(second phase)物質をさらに含む積層セラミック電子部品を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

誘電体層を含むセラミック本体と、前記セラミック本体内において前記誘電体層を介して対向するように配置される第1及び第2内部電極と、前記第1内部電極と電気的に連結された第1外部電極及び前記第2内部電極と電気的に連結された第2外部電極と、を含み、前記第1及び第2外部電極は、導電性金属及びガラスを含み、前記第1及び第2外部電極内において前記ガラス面積に対して1から80%の面積を占める二次相(secondphase)物質をさらに含む、積層セラミック電子部品

請求項2

前記二次相物質は、バリウム(Ba)、珪素(Si)、亜鉛(Zn)及びカルシウム(Ca)からなる群より選択された一つ以上を含む酸化物である、請求項1に記載の積層セラミック電子部品。

請求項3

前記二次相物質は、針状、板状、球状、楕円状、無定形状のうちいずれか一つ以上の形態を有する、請求項1に記載の積層セラミック電子部品。

請求項4

前記導電性金属の含量に対して前記ガラスの含量の割合は、0.3から2.0である、請求項1に記載の積層セラミック電子部品。

請求項5

前記第1及び第2外部電極は、平均粒径が0.3μm以下である導電性金属粒子を含む、請求項1に記載の積層セラミック電子部品。

請求項6

前記導電性金属は、銅(Cu)、ニッケル(Ni)、銀(Ag)及び銀−パラジウム(Ag−Pd)からなる群より選択された一つ以上である、請求項1に記載の積層セラミック電子部品。

請求項7

誘電体層を含むセラミック本体と、前記セラミック本体内において前記誘電体層を介して対向するように配置される第1及び第2内部電極と、前記第1内部電極と電気的に連結された第1外部電極及び前記第2内部電極と電気的に連結された第2外部電極と、を含み、前記第1及び第2外部電極は、導電性金属及びガラスを含み、前記第1及び第2外部電極のうち少なくとも一つを厚さ方向に3等分するとき、中央部領域においてガラス面積に対して1から80%の面積を占める二次相(secondphase)物質をさらに含む、積層セラミック電子部品。

請求項8

前記二次相物質は、バリウム(Ba)、珪素(Si)、亜鉛(Zn)及びカルシウム(Ca)からなる群より選択された一つ以上を含む酸化物である、請求項7に記載の積層セラミック電子部品。

請求項9

前記二次相物質は、針状、板状、球状、楕円状、無定形状のうちいずれか一つ以上の形態を有する、請求項7に記載の積層セラミック電子部品。

請求項10

前記導電性金属の含量に対して前記ガラスの含量の割合は、0.3から2.0である、請求項7に記載の積層セラミック電子部品。

請求項11

前記第1及び第2外部電極は、平均粒径が0.3μm以下である導電性金属粒子を含む、請求項7に記載の積層セラミック電子部品。

請求項12

前記導電性金属は、銅(Cu)、ニッケル(Ni)、銀(Ag)及び銀−パラジウム(Ag−Pd)からなる群より選択された一つ以上である、請求項7に記載の積層セラミック電子部品。

技術分野

0001

本発明は、外部電極内におけるガラス高温流動性を制御することで、信頼性が改善された積層セラミック電子部品に関する。

背景技術

0002

最近、電子製品の小型化の傾向に伴い、積層セラミック電子部品にも小型化及び大容量化が求められている。

0003

また、積層セラミック電子部品の小型化及び大容量化のニーズに合わせて積層セラミック電子部品の外部電極も薄層化されている。

0004

外部電極ペーストは、主材料として銅(Cu)のような伝導性金属を用いてチップ密閉性及びチップとの電気的連結性を保障し、補助材料としてガラスを用いて上記金属の焼結収縮時において空き空間を満たすと共に、外部電極とチップとの結合力を与える役割をする。

0005

また、緻密な外部電極を形成するために、微粒銅粉末またはガラス粉末を用いたり、電極焼成温度を上昇させる方法などを用いることができる。

0006

しかし、微粒の銅粉末を用いる場合、チップと外部電極との接触性及び外部電極の緻密度は向上するが、焼成開始及び完了温度に達するまでの時間が短いことから、焼成高温において発生したガス(gas)が放出されないことが原因で生じるブリスター(blister)不良が起こり得るという問題がある。

0007

また、低容量積層セラミック電子部品の場合、内部誘電体層の厚さが厚いことから、研磨後においてニッケル内部電極表面露出状態が良くない可能性がある。これにより、外部電極の形成時に生成されなければならない銅−ニッケル合金層を生成することが困難になるおそれがある。

0008

その結果、セラミック本体と外部電極との接触性を具現することが困難になる。上記問題を解決するためには、高温の焼成温度が求められる。

0009

しかし、高温の焼成温度が加えられた場合、銅−ニッケル合金層が生成される前にガラスが軟化してセラミック本体と外部電極との境界面に移動することから、セラミック本体と外部電極との接触性に不良が発生するという問題がある。

先行技術

0010

韓国公開特許公報第2012−0068622号

発明が解決しようとする課題

0011

本発明は、外部電極内におけるガラスの高温流動性を制御することで、信頼性が改善された積層セラミック電子部品に関する。

課題を解決するための手段

0012

本発明の一形態は、誘電体層を含むセラミック本体と、上記セラミック本体内において上記誘電体層を介して対向するように配置される第1及び第2内部電極と、上記第1内部電極と電気的に連結された第1外部電極及び上記第2内部電極と電気的に連結された第2外部電極と、を含み、上記第1及び第2外部電極は、導電性金属及びガラスを含み、上記第1及び第2外部電極内においてガラス面積に対して1から80%の面積を占める二次相(second phase)物質をさらに含む積層セラミック電子部品を提供する。

0013

上記二次相物質は、バリウム(Ba)、珪素(Si)、亜鉛(Zn)及びカルシウム(Ca)からなる群より選択された一つ以上を含むことができる。

0014

上記二次相物質は、針状、板状、球状、楕円状、無定形状のうちいずれか一つ以上の形態を有することができる。

0015

上記導電性金属の含量に対して上記ガラスの含量の割合は、0.3から2.0であることができる。

0016

上記第1及び第2外部電極は、平均粒径が0.3μm以下である導電性金属粒子を含むことができる。

0017

上記導電性金属は、銅(Cu)、ニッケル(Ni)、銀(Ag)及び銀−パラジウム(Ag−Pd)からなる群より選択された一つ以上であることができる。

0018

本発明の他の形態は、誘電体層を含むセラミック本体と、上記セラミック本体内において上記誘電体層を介して対向するように配置される第1及び第2内部電極と、上記第1内部電極と電気的に連結された第1外部電極及び上記第2内部電極と電気的に連結された第2外部電極と、を含み、上記第1及び第2外部電極は、導電性金属及びガラスを含み、上記第1及び第2外部電極のうち少なくとも一つを厚さ方向に3等分するとき、中央部領域においてガラス面積に対して1から80%の面積を占める二次相(second phase)物質をさらに含む積層セラミック電子部品を提供する。

0019

上記二次相物質は、バリウム(Ba)、珪素(Si)、亜鉛(Zn)及びカルシウム(Ca)からなる群より選択された一つ以上を含むことができる。

0020

上記二次相物質は、針状、板状、球状、楕円状、無定形状のうちいずれか一つ以上の形態を有することができる。

0021

上記導電性金属の含量に対して上記ガラスの含量の割合は、0.3から2.0であることができる。

0022

上記第1及び第2外部電極は、平均粒径が0.3μm以下である導電性金属粒子を含むことができる。

0023

上記導電性金属は、銅(Cu)、ニッケル(Ni)、銀(Ag)及び銀−パラジウム(Ag−Pd)からなる群より選択された一つ以上であることができる。

発明の効果

0024

本発明によると、ガラス領域内に二次相(second phase)を形成して外部電極を用意することで、ガラスの高温流動性を制御して外部電極とセラミック本体との接触性を改善すると共に、ブリスター(blister)発生を防ぐことができるため、信頼性が改善された積層セラミック電子部品を具現することができる。

図面の簡単な説明

0025

本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図である。
図1のA−A’線に沿った断面図である。
図2のS領域の拡大図である。
本発明の他の実施形態による図1のA−A’線に沿った断面図である。
本発明の一実施形態による積層セラミックキャパシタにおける外部電極の断面SEM(Scanning Electron Microscope)写真である。
本発明の一実施形態による実施例及び比較例の容量変化を示したグラフである。
本発明の一実施形態による実施例及び比較例のブリスター発生率を示したグラフである。

実施例

0026

以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

0027

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。

0028

図1は本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図であり、図2図1のA−A’線に沿った断面図であり、図3図2のS領域の拡大図であり、図5は本発明の一実施形態による積層セラミックキャパシタにおける外部電極の断面SEM(Scanning Electron Microscope)写真である。

0029

図1から図3及び図5を参照すると、本発明の一実施形態による積層セラミック電子部品は、誘電体層1を含むセラミック本体10と、上記セラミック本体10内において上記誘電体層1を介して対向するように配置される第1及び第2内部電極21、22と、上記第1内部電極21と電気的に連結された第1外部電極31及び上記第2内部電極22と電気的に連結された第2外部電極32と、を含み、上記第1及び第2外部電極31、32は、導電性金属及びガラス3を含み、上記第1及び第2外部電極31、32内において上記ガラス3の面積に対して1から80%の面積を占める二次相(second phase)物質4をさらに含むことができる。

0030

以下では、本発明の第1実施形態による積層セラミック電子部品、特に、積層セラミックキャパシタを例に挙げて説明するが、これに制限されるものではない。

0031

本発明の一実施形態による積層セラミックキャパシタにおいて、「長さ方向」は図1の「L」方向、「幅方向」は「W」方向、「厚さ方向」は「T」方向と定義する。ここで、「厚さ方向」は誘電体層を積み重ねる方向、即ち、「積層方向」と同一概念で用いることができる。

0032

本発明の一実施形態によると、上記誘電体層1を形成する原料は、十分な静電容量が得られるものであれば、特に制限されない。例えば、チタン酸バリウム(BaTiO3)粉末であってもよい。

0033

上記誘電体層1を形成する材料としては、チタン酸バリウム(BaTiO3)などのパウダーに、本発明の目的に応じて多様なセラミック添加剤有機溶剤可塑剤結合剤分散剤などが添加されたものを用いる。

0034

上記第1及び第2内部電極21、22を形成する材料は、特に制限されない。例えば、銀(Ag)、鉛(Pb)、白金(Pt)、ニッケル(Ni)及び銅(Cu)のうち一つ以上の物質を含む導電性ペーストを用いて形成することができる。

0035

本発明の一実施形態による積層セラミックキャパシタは、上記第1内部電極21と電気的に連結された第1外部電極31と、上記第2内部電極22と電気的に連結された第2外部電極32と、を含むことができる。

0036

上記第1及び第2外部電極31、32は、静電容量を形成するために上記第1及び第2内部電極21、22と電気的に連結されることができ、上記第2外部電極32は上記第1外部電極31と異なる電位に連結されることができる。

0037

本発明の一実施形態によると、上記第1及び第2外部電極31、32は、導電性金属及びガラス3を含み、上記第1及び第2外部電極31、32内において上記ガラス3の面積に対して1から80%の面積を占める二次相(second phase)物質4をさらに含むことができる。

0038

上記導電性金属は、特に制限されないが、例えば、銅(Cu)、ニッケル(Ni)、銀(Ag)及び銀−パラジウム(Ag−Pd)からなる群より選択された一つ以上であることができる。

0039

上記ガラスは、一般的に用いられるものであれば、特に制限されない。例えば、珪素系またはホウ素系酸化物を含むことができる。

0040

上記二次相物質4は、バリウム(Ba)、珪素(Si)、亜鉛(Zn)及びカルシウム(Ca)からなる群より選択された一つ以上を含むことができるが、これに限定されるものではない。

0041

図5を参照すると、上記二次相物質4は、特に制限されないが、例えば、針状、板状、球状、楕円状、無定形状のうちいずれか一つ以上の形態を有することができる。

0042

上記ガラス3及び二次相(second phase)物質4が占める面積の測定位置は、特に制限されないが、例えば、上記セラミック本体10の長さ及び厚さ方向の断面において第1及び第2外部電極31、32の全体領域であることができる。

0043

上記ガラス3及び二次相(second phase)物質4が占める面積は、特に制限されないが、例えば、上記第1及び第2外部電極31、32の全体領域において150μm×100μm(横×縦)のガラス面積に対して二次相(second phase)物質4が占める面積の割合で測定されることができる。

0044

例えば、上記第1及び第2外部電極31、32の全体領域におけるガラス面積に対して二次相(second phase)物質4が占める面積は、図2に示されているように、セラミック本体10の長さ方向の断面を走査電子顕微鏡(SEM、Scanning Eletron Microscope)でイメージスキャンして測定することができる。

0045

具体的には、図2のように、セラミック本体10の幅W方向の中央部で切断した長さ及び厚さ方向L−Tの断面を走査電子顕微鏡(SEM、Scanning Eletron Microscope)でスキャンしたイメージから抽出した外部電極領域に対し、ガラス面積に対して二次相(second phase)物質が占める面積を測定して求めることができる。

0046

上記ガラス面積に対して二次相(second phase)物質が占める面積が1から80%を満たすことで、ガラスの高温流動性を制御して外部電極とセラミック本体との接触性を改善すると共に、ブリスター(blister)発生を防ぐことができるため、信頼性が改善された積層セラミック電子部品を具現することができる。

0047

一般に、ガラスは、導電性金属の焼結を促進させ、上記セラミック本体10と上記外部電極との接着剤の役割を果たす。特に、導電性金属を充填できない空き空間に上記ガラスを充填してチップの密閉性を具現することができる。

0048

一方、外部電極の薄層化に伴い、従来は、緻密な外部電極を形成するために、微粒の銅粉末またはガラス粉末を用いたり、電極焼成温度を向上させる方法などを用いていた。

0049

しかし、微粒の銅粉末を用いる場合、セラミック本体と外部電極との接触性及び外部電極の緻密度は向上するが、焼成開始及び完了温度に達するまでの時間が短いことから、焼成後の高温において発生したガス(gas)が放出されないことが原因で生じるブリスター(blister)不良が起こり得るという問題がある。

0050

また、低容量積層セラミックキャパシタの場合、内部誘電体層の厚さが厚いことから、研磨後においてニッケル内部電極の表面露出状態が良くない可能性がある。これにより、外部電極の形成時に生成されなければならない銅−ニッケル合金層を生成することが困難になるおそれがある。

0051

その結果、セラミック本体と外部電極との接触性を具現することが困難になる。上記問題を解決するためには、高温の焼成温度が求められる。

0052

しかし、高温の焼成温度が加えられた場合、銅−ニッケル合金層が生成される前にガラスが軟化してセラミック本体と外部電極との境界面に移動することから、セラミック本体と外部電極との接触性に不良が発生するという問題がある。

0053

本発明の一実施形態によると、上記ガラス面積に対して二次相(second phase)物質が占める面積が1から80%を満たすことで、上記ガラスの高温流動性を減らすことができる。

0054

また、上記のようにガラスの焼結挙動速度を調節することで、焼成過程において発生したガス(gas)の排出を促進させてブリスター(blister)不良の発生を防ぐことができる。

0055

一方、低容量積層セラミックキャパシタの場合、厚い誘電体層の厚さにより、内部電極の表面露出状態が良くなくて電極焼成時において銅−ニッケル合金の生成に高い熱エネルギーが求められる。

0056

しかし、高温流動性が高いガラスを用いる場合、銅−ニッケルの合金が強く結合されない状態においてガラスがセラミック本体と外部電極との界面に移動するようになる。これにより、銅−ニッケル合金の形成を妨害し、その結果、接触性不良をもたらす可能性がある。

0057

本発明の一実施形態によると、上記ガラス面積に対して二次相(second phase)物質が占める面積が1から80%を満たすことで、上記ガラスの高温流動性を減らして銅−ニッケル合金が強く形成された後にガラスが流動するようにすることができる。

0058

これにより、上記外部電極の緻密度を具現すると共に、セラミック本体と外部電極との接触性を改善させて信頼性低下を防止できる効果を奏する。

0059

上記ガラス面積に対して二次相(second phase)物質が占める面積が1%未満の場合は、二次相(second phase)物質の含量が少なくて本発明の目的によるブリスター(blister)不良の減少効果がなく、接触性不良による信頼性低下の問題が発生する可能性がある。

0060

また、上記ガラス面積に対して二次相(second phase)物質が占める面積が80%を超過する場合は、二次相(second phase)物質の含量が多すぎて上記ガラスによる外部電極の緻密度を具現することが困難になるため、メッキ液浸透による信頼性低下の問題が発生するおそれがある。

0061

ここで、信頼性判断は、高温高湿条件で定格電圧(または、定格電圧より高い電圧)によって評価する場合、高温条件で定格電圧を異ならせながら評価する方法によって行われることができる。絶縁体であるキャパシタのようなチップは、絶縁抵抗値の変化によって測定することができる。また、クラックなどの不良が発生する場合、絶縁抵抗値が高くなり、これによって不良が発生する可能性がある。

0062

上記容量接触性は、内部電極と外部電極との連結性を判断する基準である。全ての積層セラミックキャパシタは定格容量を有するが、内部電極と外部電極との連結性が低下する場合、容量が定格容量より低く示されることがあり、それによって連結性を判断することができる。一般に、不導体であるガラスが多い場合、内部電極と外部電極との連結を妨害するおそれがある。

0063

本発明の一実施形態によると、上記導電性金属の含量に対する上記ガラスの含量の割合は、特に制限されないが、例えば、0.3から2.0であることができる。

0064

上記第1及び第2外部電極31、32が上記導電性金属の含量に対して0.3から2.0の含量を有するガラスを含むことで、上記ガラスの含量が極端に増加するようになり、外部電極が薄層化されても、上記セラミック本体10は密閉性に優れることができる。

0065

これにより、本発明の一実施形態による積層セラミックキャパシタは、高温絶縁抵抗(Insulation Resistance、IR)の特性が向上して信頼性に優れることができる。

0066

また、上記外部電極におけるコーナー部の厚さが薄くなっても、上記ガラスの含量が増加するため、上記コーナー部の緻密度を増加させることができ、メッキ液浸透による信頼性低下を防止できる効果がある。

0067

上記ガラスの含量が上記導電性金属の含量に対して0.3未満の場合は、ガラス含量が少なくてセラミック本体の密閉性が得られない問題が発生する可能性がある。

0068

また、上記ガラスの含量が上記導電性金属の含量に対して2.0を超過する場合は、ガラスの含量が多すぎて上記導電性金属が移動して上記外部電極におけるコーナー部に破れが発生する可能性があり、ガラス溶出によるメッキ不良及び内部電極と外部電極との連結性低下による容量接触性低下の問題が発生するおそれもある。

0069

上記第1及び第2外部電極は、特に制限されないが、例えば、平均粒径が0.3μm以下である導電性金属粒子を含むことができる。

0070

図4は、本発明の他の実施形態による図1のA−A’線に沿った断面図である。

0071

図4を参照すると、本発明の他の実施形態による積層セラミック電子部品は、誘電体層1を含むセラミック本体10と、上記セラミック本体10内において上記誘電体層1を介して対向するように配置される第1及び第2内部電極21、22と、上記第1内部電極21と電気的に連結された第1外部電極31及び上記第2内部電極22と電気的に連結された第2外部電極32と、を含み、上記第1及び第2外部電極31、32は、導電性金属及びガラス3を含み、上記第1及び第2外部電極31、32のうち少なくとも一つを厚さ方向に3等分するとき、中央部領域31b、32bにおいてガラス3の面積に対して1から80%の面積を占める二次相(second phase)物質4をさらに含むことができる。

0072

上記導電性金属は、銅(Cu)、ニッケル(Ni)、銀(Ag)及び銀−パラジウム(Ag−Pd)からなる群より選択された一つ以上であることができる。

0073

上記実施形態による積層セラミック電子部品に対し、詳述した一実施形態による積層セラミック電子部品の特徴と重複する部分は省略する。

0074

上記ガラス3及び二次相(second phase)物質4が占める面積の測定位置は、特に制限されないが、例えば、上記第1及び第2外部電極31、32を厚さ方向に3等分するとき、中央部領域31b、32bであることができる。

0075

ここで、第1及び第2外部電極の厚さとは、上記セラミック本体10の長さ方向の両端部において第1及び第2外部電極が形成された高さ及び上記セラミック本体10の厚さ方向の上面及び下面において第1及び第2外部電極が形成された高さを意味することができる。

0076

上記ガラス3及び二次相(second phase)物質4が占める面積は、特に制限されないが、例えば、上記中央部領域31b、32bの150μm×100μm(横×縦)においてガラス3が占める面積に対して二次相(second phase)物質4が占める面積の割合で測定することができる。

0077

例えば、上記第1及び第2外部電極31、32を厚さ方向に3等分するとき、中央部領域31b、32bにおいて上記ガラス3及び二次相(second phase)物質4が占める面積は、図2に示されているように、セラミック本体10の長さ方向の断面を走査電子顕微鏡(SEM、Scanning Electron Microscope)でイメージスキャンして測定することができる。

0078

具体的には、図2のように、セラミック本体10の幅W方向の中央部で切断した長さ及び厚さ方向L−Tの断面を走査電子顕微鏡(SEM、Scanning Electron Microscope)でスキャンしたイメージから抽出した外部電極領域に対し、外部電極の断面において上記ガラス3及び二次相(second phase)物質4が占める面積を測定して求めることができる。

0079

上記ガラス面積に対して二次相(second phase)物質が占める面積が1から80%を満たすことで、ガラスの高温流動性を制御して外部電極とセラミック本体との接触性を改善すると共に、ブリスター(blister)発生を防ぐことができるため、信頼性が改善された積層セラミック電子部品を具現することができる。

0080

以下では、本発明の他の実施形態による積層セラミック電子部品の製造方法を説明するにあたり、特に、積層セラミックキャパシタを例に挙げて説明するが、これに制限されるものではない。

0081

まず、誘電体層1と、上記誘電体層1を介して対向するように配置される第1及び第2内部電極21、22と、を含むセラミック本体10を用意する。

0082

上記誘電体層1は、チタン酸バリウム(BaTiO3)などのパウダーをセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤と配合してからバスケットミル(Basket Mill)を用いて形成したスラリーを、キャリアフィルム(carrier film)上に塗布及び乾燥することで、数μmの厚さで製造されたセラミックグリーンシートによって形成されることができる。

0083

その後、グリーンシート上に導電性ペーストをディスペンシング(dispensing)し、スキージー(squeegee)を一側方向に進行させながら導電性ペーストによる内部電極膜を形成する。

0084

このとき、導電性ペーストは、銀(Ag)、鉛(Pb)、白金(Pt)などの貴金属材料及びニッケル(Ni)、銅(Cu)のうち一つの物質で形成されるか、少なくとも2つの物質を混合して形成されることができる。

0085

このように内部電極層が形成された後、グリーンシートをキャリアフィルムから分離し、複数のグリーンシートそれぞれを重畳積層して積層体を形成する。

0086

次いで、グリーンシート積層体を高温及び高圧圧着させた後、圧着されたシート積層体を切断工程を通じて所定のサイズに切断してセラミック本体を製造する。

0087

続いて、平均粒径が0.3μm以下である導電性金属粒子を10から90重量部含む導電性金属と、上記導電性金属に対して含量比0.3から2.0の含量を有するガラスと、を含む外部電極ペーストを用意する。

0088

上記導電性金属は、銅(Cu)、ニッケル(Ni)、銀(Ag)及び銀−パラジウム(Ag−Pd)からなる群より選択された一つ以上であることができる。

0089

次に、上記第1及び第2内部電極21、22と電気的に連結されるように外部電極ペーストを上記セラミック本体10上に塗布することができる。

0090

最後に、上記セラミック本体10を焼成して第1及び第2外部電極31、32を形成する。

0091

上記セラミック本体10を焼成する段階は750℃以下で行われることができる。

0092

以下では、実施例を通じて本発明についてより詳細に説明するが、本発明がこれに限定されるものではない。

0093

本実施例は、第1及び第2外部電極内においてガラス面積に対して二次相(second phase)物質の面積が1から80%を占めるように形成された積層セラミックキャパシタに対し、具現される静電容量及びブリスター不良の発生率試験するために行われた。

0094

本実施例による積層セラミックキャパシタは、下記のような段階で製作された。

0095

まず、チタン酸バリウム(BaTiO3)などのパウダーを含んで形成されたスラリーをキャリアフィルム(carrier film)上に塗布及び乾燥して複数個のセラミックグリーンシートを用意する。これにより、誘電体層を形成した。

0096

次に、ニッケル粒子の平均サイズが0.05から0.2μmである内部電極用導電性ペーストを用意した。

0097

続いて、上記グリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法によって塗布して内部電極を形成した後、50層積層して積層体を製作した。

0098

その後、圧着及び切断して2012規格サイズ(Size)のチップを製造し、上記チップをH20.1%以下の還元雰囲気下で、温度1050〜1200℃で焼成した。

0099

次いで、外部電極内におけるガラス面積に対して二次相(second phase)物質の面積が1から80%を占めるように第1及び第2外部電極を形成し、メッキなどの工程を経て積層セラミックキャパシタとして製作した。

0100

比較例は、外部電極内において二次相(second phase)物質が形成されないように第1及び第2外部電極を製作したことを除いては上記実施例と同一の条件で積層セラミックキャパシタを製作した。

0101

図6は本発明の一実施形態による実施例及び比較例の容量変化を示したグラフであり、図7は本発明の一実施形態による実施例及び比較例のブリスター発生率を示したグラフである。

0102

図6を参照すると、720℃の低温において焼成された比較例1の場合、セラミック本体と外部電極との接触性不良によって静電容量の低下が確認でき、840℃の高温において焼成された比較例1においては静電容量の低下がさらに明白になることが分かる。

0103

これに対し、720℃の低温において焼成された実施例1の場合は、銅−ニッケル合金が強く形成されることで、セラミック本体と外部電極との接触性が良好になって静電容量に優れ、840℃の高温において焼成された実施例1においても静電容量が正常に具現されることが分かる。

0104

図7を参照すると、720℃の低温において焼成された比較例1の場合、電極緻密度が完璧に具現されないため、ブリスター(blister)不良が発生しなかったが、840℃の高温において焼成された比較例1においては、早い焼結によってブリスター(blister)不良が発生したことが分かる。

0105

これに対し、720℃の低温において焼成された実施例1の場合は、電極緻密度が完璧に具現されないため、ブリスター(blister)不良が発生せず、840℃の高温において焼成された実施例1においても、緻密度の具現速度が遅くて高温ガス放出が完了した後に焼結が完了するため、ブリスター(blister)不良が発生しないことが分かる。

0106

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。

0107

1誘電体層
3ガラス
4 二次相(second phase)物質
10セラミック本体
21 第1内部電極
22 第2内部電極
31(31a、31b、31c) 第1外部電極
32(32a、32b、32c) 第2外部電極

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • TDK株式会社の「 積層型電子部品の製造方法」が 公開されました。( 2019/05/09)

    【課題】機能部と導電体部とが積層されて形成される積層体の形成精度が極めて良好な積層型電子部品の製造方法を提供すること。【解決手段】機能部と導電体部とが積層された素子本体を有する積層型電子部品の製造方法... 詳細

  • 株式会社ノリタケカンパニーリミテドの「 導電性ペースト」が 公開されました。( 2019/05/09)

    【課題】表面平滑性の優れた導体膜を形成することができる導電性ペーストを提供する。【解決手段】本発明により、無機成分と有機成分とを含み、上記無機成分は、導電性粉末と、誘電体粉末と、を含み、上記有機成分は... 詳細

  • パナソニックIPマネジメント株式会社の「 コンデンサ」が 公開されました。( 2019/05/09)

    【課題・解決手段】フィルムコンデンサ(1)は、コンデンサ素子(100)と、第1バスバー(200)および第2バスバー(300)と、ケース(400)と、ケース(400)に設けられた第1突起部(423)およ... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ