図面 (/)

技術 半導体装置

出願人 古河電気工業株式会社
発明者 伊倉巧裕
出願日 2012年10月26日 (7年3ヶ月経過) 出願番号 2012-237293
公開日 2014年5月12日 (5年9ヶ月経過) 公開番号 2014-086704
状態 特許登録済
技術分野 半導体の電極 ダイオード 接合型電界効果トランジスタ 絶縁ゲート型電界効果トランジスタ
主要キーワード 高温環境用 高周波用半導体 シートキャリア密度 キャリア密度分布 ピエゾ効果 パワースイッチング 階段形状 HEMT
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2014年5月12日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

耐圧の低下が防止された半導体装置を提供すること。

解決手段

基板上に形成された窒化物系半導体からなる第1半導体層と、前記第1半導体層の表面に形成され、前記第1半導体層よりもバンギャップが広い窒化物系半導体からなる第2半導体層と、前記第2半導体層の表面に形成された絶縁体からなる保護膜と、前記第2半導体層上で前記保護膜に乗り上げて少なくとも1段の段差を有する階段形状を成している第1電極と、前記第2半導体層の表面にオーミック接触する第2電極と、を備え、前記第1半導体層の前記第2半導体層との界面にはキャリアが発生しており、該キャリアのキャリア密度は、前記第1電極の段差の角部および前記第1電極の前記第2電極側端部の少なくともいずれか一つの直下の第1領域にて他の領域である第2領域におけるキャリア密度よりも低い半導体装置。

概要

背景

ワイドバンドギャップ半導体は、高い絶縁破壊耐圧、良好な電子輸送特性、良好な熱伝導度を持つので、高温環境用大パワー用、あるいは高周波用半導体デバイスの材料として非常に魅力的である。代表的なワイドバンドギャップ半導体として、GaN、AlN、InN、BNまたはこれらのうち2以上の混晶である窒化物系半導体がある。また、たとえばAlGaN/GaNヘテロ接合構造を有する半導体装置は、ピエゾ効果によって、ヘテロ接合界面に2次元電子ガスが発生している。この2次元電子ガスは、高い電子移動度キャリア密度を有している。そのため、このようなAlGaN/GaNヘテロ接合構造を有する半導体装置、たとえばショットキーバリアダイオード電界効果トランジスタは、高耐圧、低いオン抵抗、および速いスイッチング速度を有し、パワースイッチング応用に非常に好適である。

また、より高い耐圧を実現するために、AlGaN/GaNヘテロ接合構造を有する素子において、ショットキー電極が、半導体層の表面に形成された絶縁体からなる表面保護膜上に乗り上げ階段形状を成し、フィールドプレート構造を形成しているものが開示されている(非特許文献1参照)。

概要

耐圧の低下が防止された半導体装置を提供すること。基板上に形成された窒化物系半導体からなる第1半導体層と、前記第1半導体層の表面に形成され、前記第1半導体層よりもバンギャップが広い窒化物系半導体からなる第2半導体層と、前記第2半導体層の表面に形成された絶縁体からなる保護膜と、前記第2半導体層上で前記保護膜に乗り上げて少なくとも1段の段差を有する階段形状を成している第1電極と、前記第2半導体層の表面にオーミック接触する第2電極と、を備え、前記第1半導体層の前記第2半導体層との界面にはキャリアが発生しており、該キャリアのキャリア密度は、前記第1電極の段差の角部および前記第1電極の前記第2電極側端部の少なくともいずれか一つの直下の第1領域にて他の領域である第2領域におけるキャリア密度よりも低い半導体装置。

目的

本発明は、上記に鑑みてなされたものであって、耐圧の低下が防止された半導体装置を提供する

効果

実績

技術文献被引用数
1件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

基板上に形成された窒化物系半導体からなる第1半導体層と、前記第1半導体層の表面に形成され、前記第1半導体層よりもバンドギャップが広い窒化物系半導体からなる第2半導体層と、前記第2半導体層の表面に形成された絶縁体からなる保護膜と、前記第2半導体層上で前記保護膜に乗り上げて少なくとも1段の段差を有する階段形状を成している第1電極と、前記第2半導体層の表面にオーミック接触する第2電極と、を備え、前記第1半導体層の前記第2半導体層との界面にはキャリアが発生しており、該キャリアのキャリア密度は、前記第1電極の段差の角部および前記第1電極の前記第2電極側端部の少なくともいずれか一つの直下の第1領域にて他の領域である第2領域におけるキャリア密度よりも低いことを特徴とする半導体装置

請求項2

複数の前記第1領域が離散的に配置していることを特徴とする請求項1に記載の半導体装置。

請求項3

複数の前記第1領域が連結していることを特徴とする請求項1に記載の半導体装置。

請求項4

前記第1領域は、前記角部または前記第2電極側端部の直下の位置から前記第2電極側に50nm〜1.5μmだけ延在していることを特徴とする請求項1〜3のいずれか一つに記載の半導体装置。

請求項5

前記第1領域は、前記角部または前記第2電極側端部の直下の位置から前記第2電極とは反対側に50nm〜1.5μmだけ延在していることを特徴とする請求項1〜3のいずれか一つに記載の半導体装置。

請求項6

前記第1領域の前記第2電極側に、前記第1領域でのキャリア密度と前記第2領域でのキャリア密度との間のキャリア密度である第3領域を有することを特徴とする請求項1〜5のいずれか一つに記載の半導体装置。

請求項7

前記第3領域でのキャリア密度は、前記第1領域側から前記第2電極側に向かってキャリア密度が連続的又は階段状に増加するように設定されていることを特徴とする請求項6に記載の半導体装置。

請求項8

前記第2半導体層の表面の少なくとも前記第1領域に形成され、前記第2半導体層よりもバンドギャップが狭い窒化物系半導体からなる第3半導体層を備えることを特徴とする請求項1〜7のいずれか一つに記載の半導体装置。

請求項9

前記第3半導体層は、前記第3領域にも形成されていることを特徴とする、請求項6を引用する請求項8に記載の半導体装置。

請求項10

前記第3半導体層は、前記第1領域における厚さが前記第3領域における厚さよりも厚いことを特徴とする請求項9に記載の半導体装置。

請求項11

前記第3半導体層の厚さが10nm〜100nmであることを特徴とする請求項8〜10のいずれか一つに記載の半導体装置。

請求項12

前記第3半導体層は、前記第1領域におけるバンドギャップが前記第3領域におけるバンドギャップよりも狭いことを特徴とする請求項9に記載の半導体装置。

請求項13

前記第2半導体層は、前記第1領域における厚さが、前記第2領域における厚さよりも薄いことを特徴とする請求項1〜12のいずれか一つに記載の半導体装置。

請求項14

前記第2半導体層は、前記第3領域における厚さが、前記第2領域における厚さよりも薄いことを特徴とする、請求項6を引用する請求項13に記載の半導体装置。

請求項15

前記第2半導体層は、前記第1領域における厚さが前記第3領域における厚さよりも薄いことを特徴とする請求項14に記載の半導体装置。

請求項16

前記第2半導体層は、前記第1領域におけるバンドギャップが、前記第2領域におけるバンドギャップよりも狭いことを特徴とする請求項1〜15のいずれか一つに記載の半導体装置。

請求項17

前記第2半導体層は、前記第3領域におけるバンドギャップが、前記第2領域におけるバンドギャップよりも狭いことを特徴とする、請求項6を引用する請求項16に記載の半導体装置。

請求項18

前記第2半導体層は、AlGaNからなり、前記第1領域および前記第3領域の少なくともいずれか一方におけるAl組成が、前記第2領域におけるAl組成よりも小さいことを特徴とする請求項17に記載の半導体装置。

請求項19

前記第1電極はアノード電極であり、前記第2電極はカソード電極であり、当該半導体装置はダイオードであることを特徴とする請求項1〜18のいずれか一つに記載の半導体装置。

請求項20

前記第1電極はゲート電極であり、前記第2電極はドレイン電極であり、当該半導体装置は高移動度トランジスタであることを特徴とする請求項1〜18のいずれか一つに記載の半導体装置。

請求項21

前記第1電極は、前記第2半導体層とはゲート絶縁膜を介して接触していることを特徴とする請求項18に記載の半導体装置。

技術分野

0001

本発明は、半導体装置に関するものである。

背景技術

0002

ワイドバンドギャップ半導体は、高い絶縁破壊耐圧、良好な電子輸送特性、良好な熱伝導度を持つので、高温環境用大パワー用、あるいは高周波用半導体デバイスの材料として非常に魅力的である。代表的なワイドバンドギャップ半導体として、GaN、AlN、InN、BNまたはこれらのうち2以上の混晶である窒化物系半導体がある。また、たとえばAlGaN/GaNヘテロ接合構造を有する半導体装置は、ピエゾ効果によって、ヘテロ接合界面に2次元電子ガスが発生している。この2次元電子ガスは、高い電子移動度キャリア密度を有している。そのため、このようなAlGaN/GaNヘテロ接合構造を有する半導体装置、たとえばショットキーバリアダイオード電界効果トランジスタは、高耐圧、低いオン抵抗、および速いスイッチング速度を有し、パワースイッチング応用に非常に好適である。

0003

また、より高い耐圧を実現するために、AlGaN/GaNヘテロ接合構造を有する素子において、ショットキー電極が、半導体層の表面に形成された絶縁体からなる表面保護膜上に乗り上げ階段形状を成し、フィールドプレート構造を形成しているものが開示されている(非特許文献1参照)。

先行技術

0004

N. Zhang, U.K. Mishra, “High Breakdown GaNHEMTwith OverlappingGate Structure”,IEEE Electron Device Letters, vol.21, no.9, 2000

発明が解決しようとする課題

0005

しかしながら、本発明者らは、アノード電極が上記のようなフィールドプレート構造を有する場合、以下の問題が生じることを見いだした。すなわち、アノード電極−カソード電極間逆電圧印加すると、アノード電極側から2次元電子ガスが徐々に空乏化していく際に、階段形状のアノード電極の角部またはアノード電極のカソード電極側端部と、空乏化した領域に隣接するまだ空乏化していない2次元電子ガスとの間に強い電界集中が発生する。このとき表面保護膜中での電界が絶縁破壊電界を超えると、素子特性劣化する。このため、素子の耐圧が低下するという問題が生じる。

0006

本発明は、上記に鑑みてなされたものであって、耐圧の低下が防止された半導体装置を提供することを目的とする。

課題を解決するための手段

0007

上述した課題を解決し、目的を達成するために、本発明に係る半導体装置は、基板上に形成された窒化物系半導体からなる第1半導体層と、前記第1半導体層の表面に形成され、前記第1半導体層よりもバンドギャップが広い窒化物系半導体からなる第2半導体層と、前記第2半導体層の表面に形成された絶縁体からなる保護膜と、前記第2半導体層上で前記保護膜に乗り上げて少なくとも1段の段差を有する階段形状を成している第1電極と、前記第2半導体層の表面にオーミック接触する第2電極と、を備え、前記第1半導体層の前記第2半導体層との界面にはキャリアが発生しており、該キャリアのキャリア密度は、前記第1電極の段差の角部および前記第1電極の前記第2電極側端部の少なくともいずれか一つの直下の第1領域にて他の領域である第2領域におけるキャリア密度よりも低いことを特徴とする。

0008

本発明に係る半導体装置は、上記発明において、複数の前記第1領域が離散的に配置していることを特徴とする置。

0009

本発明に係る半導体装置は、上記発明において、複数の前記第1領域が連結していることを特徴とする。

0010

本発明に係る半導体装置は、上記発明において、前記第1領域は、前記角部または前記第2電極側端部の直下の位置から前記第2電極側に50nm〜1.5μmだけ延在していることを特徴とする。

0011

本発明に係る半導体装置は、上記発明において、前記第1領域は、前記角部または前記第2電極側端部の直下の位置から前記第2電極とは反対側に50nm〜1.5μmだけ延在していることを特徴とする。

0012

本発明に係る半導体装置は、上記発明において、前記第1領域の前記第2電極側に、前記第1領域でのキャリア密度と前記第2領域でのキャリア密度との間のキャリア密度である第3領域を有することを特徴とする。

0013

本発明に係る半導体装置は、上記発明において、前記第3領域でのキャリア密度は、前記第1領域側から前記第2電極側に向かってキャリア密度が連続的又は階段状に増加するように設定されていることを特徴とする。

0014

本発明に係る半導体装置は、上記発明において、前記第2半導体層の表面の少なくとも前記第1領域に形成され、前記第2半導体層よりもバンドギャップが狭い窒化物系半導体からなる第3半導体層を備えることを特徴とする。

0015

本発明に係る半導体装置は、上記発明において、前記第3半導体層は、前記第3領域にも形成されていることを特徴とする。

0016

本発明に係る半導体装置は、上記発明において、前記第3半導体層は、前記第1領域における厚さが前記第3領域における厚さよりも厚いことを特徴とする。

0017

本発明に係る半導体装置は、上記発明において、前記第3半導体層の厚さが10nm〜100nmであることを特徴とする。

0018

本発明に係る半導体装置は、上記発明において、前記第3半導体層は、前記第1領域におけるバンドギャップが前記第3領域におけるバンドギャップよりも狭いことを特徴とする。

0019

本発明に係る半導体装置は、上記発明において、前記第2半導体層は、前記第1領域における厚さが、前記第2領域における厚さよりも薄いことを特徴とする。

0020

本発明に係る半導体装置は、上記発明において、前記第2半導体層は、前記第3領域における厚さが、前記第2領域における厚さよりも薄いことを特徴とする。

0021

本発明に係る半導体装置は、上記発明において、前記第2半導体層は、前記第1領域における厚さが前記第3領域における厚さよりも薄いことを特徴とする。

0022

本発明に係る半導体装置は、上記発明において、前記第2半導体層は、前記第1領域におけるバンドギャップが、前記第2領域におけるバンドギャップよりも狭いことを特徴とする。

0023

本発明に係る半導体装置は、上記発明において、前記第2半導体層は、前記第3領域におけるバンドギャップが、前記第2領域におけるバンドギャップよりも狭いことを特徴とする。

0024

本発明に係る半導体装置は、上記発明において、前記第2半導体層は、AlGaNからなり、前記第1領域および前記第3領域の少なくともいずれか一方におけるAl組成が、前記第2領域におけるAl組成よりも小さいことを特徴とする。

0025

本発明に係る半導体装置は、上記発明において、前記第1電極はアノード電極であり、前記第2電極はカソード電極であり、当該半導体装置はダイオードであることを特徴とする。

0026

本発明に係る半導体装置は、上記発明において、前記第1電極はゲート電極であり、前記第2電極はドレイン電極であり、当該半導体装置は高移動度トランジスタであることを特徴とする。

0027

本発明に係る半導体装置は、上記発明において、前記第1電極は、前記第2半導体層とはゲート絶縁膜を介して接触していることを特徴とする。

発明の効果

0028

本発明によれば、耐圧の低下が防止された半導体装置を実現できるという効果を奏する。

図面の簡単な説明

0029

図1は、実施の形態1に係る半導体装置の模式的な断面図である。
図2は、実施の形態2に係る半導体装置の模式的な断面図である。
図3は、実施の形態3に係る半導体装置の模式的な断面図である。
図4は、実施の形態4に係る半導体装置の模式的な断面図である。
図5は、実施の形態5に係る半導体装置の模式的な断面図である。
図6は、実施の形態6に係る半導体装置の模式的な断面図である。
図7は、実施の形態7に係る半導体装置の模式的な断面図である。
図8は、実施の形態8に係る半導体装置の模式的な断面図である。
図9は、実施の形態9に係る半導体装置の模式的な断面図である。
図10は、実施の形態10に係る半導体装置の模式的な断面図である。
図11は、実施の形態11に係る半導体装置の模式的な断面図である。
図12は、実施の形態12に係る半導体装置の模式的な断面図である。
図13は、実施の形態13に係る半導体装置の模式的な断面およびキャリア密度分布を示す図である。
図14は、実施の形態14に係る半導体装置の模式的な断面およびキャリア密度分布を示す図である。
図15は、実施の形態15に係る半導体装置の模式的な断面図である。
図16は、実施の形態16に係る半導体装置の模式的な断面図である。
図17は、実施の形態17に係る半導体装置の模式的な断面図である。
図18は、実施の形態18に係る半導体装置の模式的な断面図である。
図19は、実施の形態19に係る半導体装置の模式的な断面およびキャリア密度分布を示す図である。
図20は、キャリア密度を低くした領域のシートキャリア密度と素子の耐圧との関係を示す図である。

実施例

0030

以下に、図面を参照して本発明に係る半導体装置の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、各図面において、同一または対応する要素には適宜同一の符号を付している。さらに、図面は模式的なものであり、各要素の寸法の関係などは、現実のものとは異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。

0031

(実施の形態1)
図1は、本発明の実施の形態1に係る半導体装置の模式的な断面図である。この半導体装置101は、ショットキーバリアダイオードであって、基体1上に形成された、第1半導体層2、第2半導体層3、第1電極4、第2電極5および保護膜6を備えている。

0032

基体1は、第1半導体層2の下地となる層であり、たとえば、Si、SiC、サファイア、GaN等からなる基板上に、適宜バッファ層等の所望の半導体層が形成された構成を有する。

0033

第1半導体層2は、窒化物系半導体からなる層であり、電子走行層として機能する。第2半導体層3は、第1半導体層2の表面に形成され、第1半導体層2よりもバンドギャップが広い窒化物系半導体からなり、電子供給層として機能する。たとえば、第1半導体層2はGaNからなり、第2半導体層3はAlGaNからなるが、第1半導体層2および第2半導体層3を構成する窒化物系半導体材料は、バンギャップが所望の関係を満たすものであれば特に限定はされない。

0034

第2半導体層3の層厚はたとえば1〜50nm、好ましくは20〜25nmである。また、第2半導体層3のAl組成はたとえば25%であるが、1〜99%でもよく、20〜35%であればより好ましい。

0035

保護膜6は、第2半導体層3の表面に形成されており、たとえばSiNやSiO2、Al2O3等の絶縁体からなる。

0036

第1電極4は、第2半導体層3とショットキー接触するとともに、第2半導体層3上で保護膜6に乗り上げて少なくとも1段の段差を有する階段形状を成している。なお、段差の数は特に限定されない。第1電極4は、第2半導体層3側に形成された角部4a、4bと、第2電極側端部4cと、第2半導体層3とショットキー接触するショットキー接触部4dとを有する。第1電極4はたとえばNi/Au構造を有する。この第1電極4はアノード電極として機能する。なお、このような第1電極4の階段形状は、保護膜6を多層構造とし、その多層構造の端部を階段状に形成し、その階段状の端部の表面に第1電極4を形成することで実現できる。一方、第2電極5は、第1電極4とは保護膜6を隔てて第2半導体層3の表面に形成されており、第2半導体層3にオーミック接触している。第2電極5はたとえばTi/Al構造を有する。この第2電極5はカソード電極として機能する。

0037

第2半導体層3は、第1半導体層2よりもバンギャップが広いため、第1半導体層2の第2半導体層3との界面にはピエゾ効果によりキャリアとしての2次元電子ガス7が発生している。ここで、2次元電子ガス7のキャリア密度は、第1電極4の角部4a、4bおよび第2電極側端部4cの各直下の第1領域である領域Aa、Ab、Acでは、その他の領域である第2領域、すなわち領域Aa、Ab、Ac以外の領域よりもキャリア密度が低くなっている。図1では、キャリア密度を破線の太さで表しており、領域Aa、Ab、Acでは2次元電子ガス7a、7b、7cのキャリア密度はその他の領域の2次元電子ガス7のキャリア密度よりも低く(破線が細く)なっている。たとえば、領域Aa、Ab、Acでの2次元電子ガス7a、7b、7cのキャリア密度Nsは1×1012cm−2のオーダーで、450V以上の耐圧を確保するためには8×1012cm−2以下、600V以上の耐圧を確保するためには4×1012cm−2以下であるが、その他の領域での2次元電子ガス7のキャリア密度Nsは1×1013cm−2のオーダーである。

0038

ここで、アノード電極(第1電極4)−カソード電極(第2電極5)間に逆電圧を印加すると、第1電極4側から2次元電子ガス7が徐々に空乏化していく。このとき、第1電極4の角部4aとその直下であって距離が近い領域Aaの2次元電子ガス7aとの間に強い電界が発生する。しかしながら、2次元電子ガス7aはキャリア密度が低くされているので空乏化しやすいため、角部4aと2次元電子ガス7aとの間の電界が強くなる前に2次元電子ガス7aが空乏化する。同様に、角部4bと2次元電子ガス7b、第2電極側端部4cと2次元電子ガス7cとの間でも、電界が強くなる前に2次元電子ガス7b、7cがそれぞれ空乏化する。これによって、保護膜6中での強い電界の発生が抑制ないし防止される。その結果、半導体装置101の耐圧の低下が抑制され、素子特性の劣化も抑制される。

0039

(実施の形態2)
図2は、本発明の実施の形態2に係る半導体装置の模式的な断面図である。この半導体装置102は、図1に示す半導体装置101と同様に、ショットキーバリアダイオードであって、基体1上に形成された、第1半導体層2、第2半導体層3、第1電極4、第2電極5および保護膜6を備えている。ただし、この半導体装置102では、2次元電子ガス7のキャリア密度については、第1電極4の角部4aの直下の領域Aaにある2次元電子ガス7aのみ、その他の領域、すなわち領域Aa以外の領域よりもキャリア密度が低くなっている。これによって、アノード電極−カソード電極間に逆電圧を印加したときに、角部4aと2次元電子ガス7aとの間の電界が強くなる前に2次元電子ガス7aが空乏化するので、半導体装置102の耐圧の低下が抑制される。

0040

(実施の形態3)
図3は、本発明の実施の形態3に係る半導体装置の模式的な断面図である。この半導体装置103は、図1に示す半導体装置101と同様に、ショットキーバリアダイオードであって、基体1上に形成された、第1半導体層2、第2半導体層3、第1電極4、第2電極5および保護膜6を備えている。ただし、この半導体装置103では、2次元電子ガス7のキャリア密度については、第1電極4の角部4bの直下の領域Abにある2次元電子ガス7bのみ、その他の領域、すなわち領域Ab以外の領域よりもキャリア密度が低くなっている。これによって、アノード電極−カソード電極間に逆電圧を印加したときに、角部4bと2次元電子ガス7bとの間の電界が強くなる前に2次元電子ガス7bが空乏化するので、半導体装置103の耐圧の低下が抑制される。

0041

(実施の形態4)
図4は、本発明の実施の形態5に係る半導体装置の模式的な断面図である。この半導体装置104は、図1に示す半導体装置101と同様に、ショットキーバリアダイオードであって、基体層1上に形成された、第1半導体層2、第2半導体層3、第1電極4、第2電極5および保護膜6を備えている。ただし、この半導体装置104では、2次元電子ガス7のキャリア密度については、第1電極4の第2電極側端部4cの直下の領域Acにある2次元電子ガス7cのみ、その他の領域、すなわち領域Ac以外の領域よりもキャリア密度が低くなっている。これによって、アノード電極−カソード電極間に逆電圧を印加したときに、第2電極側端部4cと2次元電子ガス7cとの間の電界が強くなる前に2次元電子ガス7cが空乏化するので、半導体装置104の耐圧の低下が抑制される。

0042

(実施の形態5)
図5は、本発明の実施の形態5に係る半導体装置の模式的な断面図である。この半導体装置105は、図2、3に示す半導体装置102と103を組み合わせた構成であって、2次元電子ガス7のキャリア密度については、第1電極4の角部4a、4bの直下の領域Aa、Abにある2次元電子ガス7a、7bが、その他の領域よりもキャリア密度が低くなっている。これによって、アノード電極−カソード電極間に逆電圧を印加したときに、角部4a、4bと2次元電子ガス7a、7bとの間の電界が強くなる前に2次元電子ガス7a、7bが空乏化するので、半導体装置105の耐圧の低下が抑制される。

0043

上記の実施の形態1〜5に示すように、第1電極4の角部4a、4bおよび第2電極側端部4cの各直下の領域Aa、Ab、Acの少なくとも一つでキャリア密度が低くなっていれば、その領域の2次元電子ガスと、第1電極の対応する部分との間の電界の強大化が抑制されるので、半導体装置の耐圧の低下を抑制する効果が発揮される。

0044

また、実施の形態1、5に示すように、2次元電子ガスのキャリア密度が低い複数の領域が離散的に配置している場合、電界の強大化を抑制するために必要な領域だけでキャリア密度を低くでき、その他の領域では、キャリア密度を低くしないことができる。これによって、アノード電極−カソード電極間での平均のキャリア密度の低下を抑制することができるので、オン抵抗の増加を抑制できる。

0045

(実施の形態6)
図6は、本発明の実施の形態6に係る半導体装置の模式的な断面図である。この半導体装置106は、図1に示す半導体装置101と同様に、ショットキーバリアダイオードであって、基体層1上に形成された、第1半導体層2、第2半導体層3、第1電極4、第2電極5および保護膜6を備えている。ただし、この半導体装置106では、2次元電子ガス7のキャリア密度については、第1電極4の角部4aの直下から角部4bの直下に亘る領域Adにある2次元電子ガス7dが、その他の領域よりもキャリア密度が低くなっている。これによって、アノード電極−カソード電極間に逆電圧を印加したときに、角部4a、4bと2次元電子ガス7dとの間の電界が強くなる前に2次元電子ガス7dが空乏化するので、半導体装置106の耐圧の低下が抑制される。

0046

(実施の形態7)
図7は、本発明の実施の形態7に係る半導体装置の模式的な断面図である。この半導体装置107は、図1に示す半導体装置101と同様に、ショットキーバリアダイオードであって、基体層1上に形成された、第1半導体層2、第2半導体層3、第1電極4、第2電極5および保護膜6を備えている。ただし、この半導体装置107では、2次元電子ガス7のキャリア密度については、第1電極4の角部4aの直下から角部4bの直下を経由して第2電極側端部4cの直下に亘る領域Aeにある2次元電子ガス7eが、その他の領域よりもキャリア密度が低くなっている。これによって、アノード電極−カソード電極間に逆電圧を印加したときに、角部4a、4bおよび第2電極側端部4cと2次元電子ガス7eとの間の電界が強くなる前に2次元電子ガス7eが空乏化するので、半導体装置107の耐圧の低下が抑制される。

0047

このように、実施の形態6、7では、角部4a、4bおよび第2電極側端部4cの直下にある、キャリア密度が低い複数の領域が、連結している構成となっている。

0048

(実施の形態8)
図8は、本発明の実施の形態8に係る半導体装置の模式的な断面図である。この半導体装置108は、図6に示す半導体装置106と同様に、2次元電子ガス7のキャリア密度については、第1電極4の角部4aの直下から角部4bの直下に亘る領域Afにある2次元電子ガス7fが、その他の領域よりもキャリア密度が低くなっている。

0049

この場合、領域Afは、領域Af1として示すように、角部4aの直下の位置から第2電極5とは反対側に50nm〜5μm、より好ましくは1.5μm以下だけ延在していることが好ましい。領域Af1の長さが50nm以上であれば電界強大化抑制の効果が発揮され、5μm以下、好ましくは1.5μm以下であればオン抵抗の増加を抑制できる。

0050

また、同様に、領域Afは、領域Af2として示すように、角部4bの直下の位置から第2電極5側に50nm〜5μm、より好ましくは1.5μm以下だけ延在していることが好ましい。領域Af2の長さが50nm以上であれば電界強大化抑制の効果が発揮され、5μm以下、好ましくは1.5μm以下であればオン抵抗の増加を抑制できる。

0051

また、これと同様に、たとえば図1に示す実施の形態1に係る半導体装置101のように、領域Aa、Ab、Acが離散的に配置している場合は、各領域Aa、Ab、Acは、対応する角部4a、4b、または第2電極側端部4cの直下の位置から、第2電極5側または第2電極5とは反対側に、それぞれ50nm〜5μm、より好ましくは1.5μm以下だけ延在していることが好ましい。

0052

(実施の形態9)
図9は、本発明の実施の形態9に係る半導体装置の模式的な断面図である。この半導体装置106Aは、図6に示す半導体装置106と同様に、第1電極14の角部14aの直下から角部14bの直下に亘る領域Adにある2次元電子ガス7dが、その他の領域よりもキャリア密度が低くなっている。このような2次元電子ガス7dのキャリア密度の低減は、第2半導体層3の表面の領域Adに形成された第3半導体層8を備えることによって実現されている。

0053

第3半導体層8は、第2半導体層3よりもバンドギャップが狭い窒化物系半導体からなる。第3半導体層8はたとえばGaNからなるが、バンドギャップが所望の関係を満たす窒化物系半導体であれば特に限定はされない。

0054

第3半導体層8は、第2半導体層3よりもバンドギャップが狭いため、第1半導体層2と第2半導体層3との界面に働くピエゾ効果を弱める働きがある。これによって、2次元電子ガス7dのキャリア密度の低減が実現される。なお、その他の領域では、第1半導体層2と第2半導体層3との関係で定まる、界面に働くピエゾ効果によって、領域Adよりも高いキャリア密度となっている。

0055

第3半導体層8の層厚は、2次元電子ガス7dのキャリア密度を所望の値に低減できる程度の厚さであればよいが、たとえば第3半導体層8がGaNからなる場合は、5nm〜500nm、好ましくは10nm〜100nmである。第3半導体層8の層厚をより厚くするか、第2半導体層3とのバンドギャップ差をより大きくすることで、2次元電子ガス7dのキャリア密度をより低減することができる。

0056

ここで、本発明者らは、実施例として、図9に示す半導体装置106Aの構成のショットキーバリアダイオードを作製し、その耐圧を測定した。なお、このときの2次元電子ガスのキャリア密度は、領域Adでは3.8×1012cm−2となり、その他の領域では1×1013cm−2となるように、第1〜第3半導体層の組成及び層厚を設定した。一方、比較例として、図9に示す半導体装置106Aの構成から第3半導体層を削除し、2次元電子ガスのキャリア密度が低い領域の無いショットキーバリアダイオードを作製し、その耐圧を測定した。その結果、比較例のショットキーバリアダイオードでは耐圧が400Vであった。これに対して実施例のショットキーバリアダイオードでは耐圧が600Vであった。さらに領域Adで8×1012cm−2となるように第3半導体層の組成および膜厚を設定したショットキーバリアダイオードでは耐圧が450Vであった。耐圧と領域Adの2次元電子ガスのキャリア密度(シートキャリア密度)との関係は図20のようになり、450V以上の耐圧を確保するためには8×1012cm−2以下、600V以上の耐圧を確保するためには4×1012cm−2以下となるように第3半導体層の組成及び膜厚を設定すればよいことを見出した。

0057

(実施の形態10)
図10は、本発明の実施の形態10に係る半導体装置の模式的な断面図である。この半導体装置101Aは、図1に示す半導体装置101と同様に、第1電極14の角部14a、14bおよび第2電極側端部14cの各直下の領域Aa、Ab、Acにある二次元電子ガス7a、7b、7cが、その他の領域よりもキャリア密度が低くなっている。このような2次元電子ガス7a、7b、7cのキャリア密度の低減は、図9に示す半導体装置106Aの場合と同様に、第2半導体層3の表面の領域Aa、Ab、Acに形成された第3半導体層18a、18b、18cを備えることによって実現されている。

0058

第3半導体層18a、18b、18cは、第2半導体層3よりもバンドギャップが狭い窒化物系半導体からなる。第3半導体層18a、18b、18cはたとえばGaNからなるが、バンギャップが所望の関係を満たす窒化物系半導体であれば特に限定はされない。

0059

第3半導体層18a、18b、18cも、第2半導体層3よりもバンドギャップが狭いため、第1半導体層2と第2半導体層3との界面に働くピエゾ効果を弱める働きがある。これによって、2次元電子ガス7a、7b、7cのキャリア密度の低減が実現される。

0060

第3半導体層18a、18b、18cの層厚は、2次元電子ガス7a、7b、7cのキャリア密度を所望の値に低減できる程度の厚さであればよいが、たとえば第3半導体層18a、18b、18cがGaNからなる場合は、5nm〜500nm、好ましくは10nm〜100nmである。なお、第3半導体層18a、18b、18cの構成材料または層厚は、同一でもよい、それぞれで異なっていても良い。第3半導体層18a、18b、18cの層厚をより厚くするか、第2半導体層3とのバンドギャップ差をより大きくすることで、2次元電子ガス7a、7b、7cのキャリア密度をより低減することができる。

0061

なお、図9、10に示す実施の形態9、10の第3半導体層8、18a、18b、18cは、いずれも、第2半導体層3の表面にたとえばGaNからなる半導体層を形成し、この半導体層を、第2半導体層3との間でエッチングレートに差があるエッチング剤エッチングガス等を用いて所望のパターン選択エッチングすることによって、作製することができる。または、第2半導体層3の表面に第3半導体層8、18a、18b、18cを選択再成長させてもよい。また、実施の形態9のように領域Adが、連結した領域で構成されていれば、第3半導体層8は離散したパターンに形成しなくてもよいので、作製はより容易である。

0062

(実施の形態11)
図11は、本発明の実施の形態11に係る半導体装置の模式的な断面図である。この半導体装置106Bは、図6に示す半導体装置106と同様に、第1電極24の角部24aの直下から角部24bの直下に亘る領域Adにある2次元電子ガス7dが、その他の領域よりもキャリア密度が低くなっている。このような2次元電子ガス7dのキャリア密度の低減は、領域Adにおいて第2半導体層13にリセス部13aを形成し、その他の領域よりも層厚を薄くすることによって実現されている。なお、第2半導体層13は図1に示す第2半導体層3に対応するものであり、第2半導体層3と同様の組成、層厚を有することができる。

0063

リセス部13aの直下では、第1半導体層2と第2半導体層13との界面に働くピエゾ効果が弱まる。これによって、2次元電子ガス7dのキャリア密度の低減が実現される。

0064

リセス部13aにおける第2半導体層13の層厚は、2次元電子ガス7dのキャリア密度を所望の値に低減できる程度の厚さであればよいが、たとえば第2半導体層13が、Al組成が25%のAlGaNからなる場合は、1nm〜40nm、好ましくは10nm〜20nmである。リセス部13aにおける第2半導体層13の層厚をより薄くすることで、2次元電子ガス7dのキャリア密度をより低減することができる。

0065

(実施の形態12)
図12は、本発明の実施の形態12に係る半導体装置の模式的な断面図である。この半導体装置106Cは、図6に示す半導体装置106と同様に、第1電極4の角部4aの直下から角部4bの直下に亘る領域Adにある2次元電子ガス7dが、その他の領域よりもキャリア密度が低くなっている。このような2次元電子ガス7dのキャリア密度の低減は、領域Adにおいて、第2半導体層23に、その他の領域よりもバンドギャップが狭い部分23dが存在することによって実現されている。なお、第2半導体層23は図1に示す第2半導体層3に対応するものであり、第2半導体層3と同様の組成、層厚を有することができる。

0066

部分23dの直下では、第1半導体層2と第2半導体層23との界面に働くピエゾ効果が弱まる。これによって、2次元電子ガス7dのキャリア密度の低減が実現される。

0067

部分23dのバンドギャップは、2次元電子ガス7dのキャリア密度を所望の値に低減できる程度の値であればよいが、たとえば第2半導体層23が、その他の領域におけるAl組成が25%のAlGaNからなる場合は、部分23dにおけるAlGaNのAl組成は、1%〜24%、好ましくは10%〜20%である。このように、第2半導体層23およびその部分23dがAlGaNからなる場合は、部分23dにおけるAl組成をより小さくすることで、部分23dのバンドギャップがより狭くなるので、2次元電子ガス7dのキャリア密度をより低減することができる。

0068

なお、このような部分23dは、まず第2半導体層23を形成し、その後部分23dを形成すべき領域の第2半導体層23を選択的にエッチング等によって除去し、除去した箇所に部分23dを選択再成長することで、実現することができる。

0069

(実施の形態13)
図13は、本発明の実施の形態13に係る半導体装置の模式的な断面およびキャリア密度を示す図である。この半導体装置201は、図6に示す半導体装置106と同様に、第1電極4の角部4aの直下から角部4bの直下に亘る領域Agにある2次元電子ガス7gが、キャリア密度が低くなっている。さらに、この半導体装置201では、領域Agの第2電極5側に、2次元電子ガス7hのキャリア密度が、領域Agでのキャリア密度とその他の領域でのキャリア密度との間のキャリア密度である第3領域である領域Ahを有する。図13グラフG1が示すように、領域Ahでのキャリア密度は、領域Ag側から第2電極5側に向かってキャリア密度Nsが階段状に増加するように設定されている。

0070

このようにキャリア密度が中間的な領域Ahが存在することによって、アノード電極−カソード電極間に逆電圧を印加したときに発生する電界の強度がピークとなる箇所が、領域Agと領域Ahとの境界、および領域Ahとその第2電極5側の領域との境界の2箇所に分散される。これによって、発生する電界の各ピーク強度も低減されるので、半導体装置201の耐圧の低下がさらに抑制される。

0071

(実施の形態14)
図14は、本発明の実施の形態14に係る半導体装置の模式的な断面およびキャリア密度を示す図である。この半導体装置202は、図13に示す半導体装置201と同様の構成を有し、領域Agの第2電極5側に、領域Agでのキャリア密度とその他の領域でのキャリア密度との間のキャリア密度である第3領域である領域Aiを有する点で同様である。しかしながら、図14のグラフG2が示すように、領域Aiでの2次元電子ガス7iのキャリア密度は、領域Ag側から第2電極5側に向かってキャリア密度Nsが連続的に増加するように設定されている点が異なる。このようにキャリア密度Nsが連続的に変化していれば、アノード電極−カソード電極間に逆電圧を印加したときに発生する電界の強度がより広範囲に分散される。これによって、発生する電界のピーク強度もより低減されるので、半導体装置202の耐圧の低下がさらに抑制される。

0072

(実施の形態15)
図15は、本発明の実施の形態15に係る半導体装置の模式的な断面図である。この半導体装置201Aは、図13に示す半導体装置201と同様に、領域Ag、領域Ahにおいて2次元電子ガス7g、7hのキャリア密度が低くなっている。このような2次元電子ガス7g、7hのキャリア密度の低減は、第2半導体層33の表面の領域Agに形成された第3半導体層8と、領域Ahにおける第2半導体層33に形成されたリセス部33aによって実現されている。第2半導体層33は図11に示す第2半導体層13に対応するものである。

0073

第3半導体層8の直下およびリセス部33aの直下では、第1半導体層2と第2半導体層33との界面に働くピエゾ効果が弱まる。これによって、2次元電子ガス7g、7hのキャリア密度の低減が実現される。リセス部33aにおける第2半導体層33の層厚は、2次元電子ガス7hのキャリア密度が2次元電子ガス7gのキャリア密度よりも高くなるように設定される。

0074

(実施の形態16)
図16は、本発明の実施の形態16に係る半導体装置の模式的な断面図である。この半導体装置201Bは、図13に示す半導体装置201と同様に、領域Ag、領域Ahにおいて2次元電子ガス7g、7hのキャリア密度が低くなっている。このような2次元電子ガス7g、7hのキャリア密度の低減は、第2半導体層33の表面の領域Agから領域Ah亘って形成された第3半導体層28によって実現されている。

0075

第3半導体層28は、第2半導体層3よりもバンギャップが狭い、たとえばGaN等の窒化物系半導体からなる。また、第3半導体層28は、領域Agに形成された部分28aと領域Ahに形成された部分28bとを有する。部分28bは部分28aよりも層厚が薄く形成されている。第3半導体層8の直下およびリセス部33aの直下では、部分28a、28bの層厚に応じて、第1半導体層2と第2半導体層33との界面に働くピエゾ効果が弱まる。これによって、2次元電子ガス7hのキャリア密度が2次元電子ガス7gのキャリア密度よりも高くなるような、2次元電子ガス7g、7hのキャリア密度の低減が実現される。

0076

なお、第3半導体層28の部分28aと部分28bとは、同一の窒化物系半導体からなるが、部分28aと部分28bとを、互いに組成が異なる窒化物系半導体で構成してもよい。この場合、部分28aのバンドギャップが部分28bのバンドギャップよりも狭いように窒化物系半導体の組成を設定することが好ましい。また、部分28aと部分28bとで、組成および層厚の両方を相違させる構成としてもよい。

0077

また、図13に示す実施の形態13の2次元電子ガス7g、7hのキャリア密度の低減は、図12に示す実施の形態12のように第2半導体層23に部分23dを形成する構成で実現してもよい。また、図14に示す実施の形態14の次元電子ガス7g、7iのキャリア密度の低減も、図12、15、16に示す構成と類似の構成で実現することができる。たとえば、図15に示す構成のように第3半導体層でキャリア密度の低減を実現する場合は、領域Aiにおける第3半導体層の層厚を、第2電極5側に向かって連続的に薄く形成すればよい。

0078

(実施の形態17)
図17は、本発明の実施の形態17に係る半導体装置の模式的な断面図である。この半導体装置301は、高移動度トランジスタ(HEMT)であって、基体1上に形成された、第1半導体層2、第2半導体層43、第1電極34、第2電極5、第3電極9、第3半導体層38、および保護膜6を備えている。

0079

第2半導体層43は、図1に示す第2半導体層3に対応するものであって、第1半導体層2よりもバンギャップが広い窒化物系半導体からなり、電子供給層として機能する。

0080

第1電極34は、図1に示す第1電極4に対応するものであって、第2半導体層43とショットキー接触するとともに、第2半導体層43上で保護膜6に乗り上げて少なくとも1段の段差を有する階段形状を成している。第1電極34はたとえばNi/Au構造を有する。第1電極34は、第2半導体層3側に形成された角部34a、34bと、第2電極側端部34cとを有する。この第1電極4はゲート電極として機能する。

0081

第2電極5は、この半導体装置301ではドレイン電極として機能する。また、第3電極9は、第1電極4を挟んで第2電極5とは反対側の位置にて第2半導体層43の表面に形成されており、第2半導体層43にオーミック接触している。第3電極9はたとえばTi/Al構造を有する。この第3電極9はソース電極として機能する。

0082

第3半導体層38は、図9に示す第3半導体層8に対応するものであり、第3半導体層8と同様の組成、層厚を有することができる。第3半導体層38は、第1電極34の角部34aの直下から角部34bの直下に亘る領域Ajにおいて、第2半導体層43の表面に形成されている。これによって、領域Ajにある2次元電子ガス7jが、その他の領域における2次元電子ガス7よりもキャリア密度が低くなっている。

0083

この半導体装置301では、ソース電極(第3電極9)−ドレイン電極(第2電極5)間に逆電圧を印加したときに、角部34a、34bと2次元電子ガス7jとの間の電界が強くなる前に2次元電子ガス7jが空乏化するので、半導体装置301の耐圧の低下が抑制される。

0084

(実施の形態18)
図18は、本発明の実施の形態18に係る半導体装置の模式的な断面図である。この半導体装置401は、MOS構造を有するHEMTであって、図17に示す半導体装置301において、第2半導体層43の表面から第1半導体層2に到る深さを有するリセス部10を形成し、第1電極34、第3半導体層38、保護膜6をそれぞれ第1電極44、第3半導体層48、保護膜16に置き換えた構成を有している。なお、第2半導体層43はリセス部10によって第2半導体層43aと第2半導体層43bとに分離している。

0085

保護膜16は保護膜6と同様の絶縁体材料で構成することができる。保護膜16の一部はリセス部10において第1電極44と第1半導体層2との間に介在してゲート絶縁膜16aを構成している。

0086

第1電極44は、第2半導体層43a上で保護膜16に乗り上げて少なくとも1段の段差を有する階段形状を成している。第1電極44はたとえばTi/Al構造を有する。第1電極44は、第2半導体層43a側に形成された角部44bと、第2電極側端部44cとを有する。この第1電極44はゲート電極として機能する。

0087

第3半導体層48は、第1電極44の角部44bの直下の領域Akにおいて、第2半導体層43aの表面に形成されている。これによって、領域Akにある2次元電子ガス7kが、その他の領域における2次元電子ガス7よりもキャリア密度が低くなっている。

0088

この半導体装置401では、ソース電極(第3電極9)−ドレイン電極(第2電極5)間に逆電圧を印加したときに、角部44bと2次元電子ガス7kとの間の電界が強くなる前に2次元電子ガス7kが空乏化するので、半導体装置401の耐圧の低下が抑制される。

0089

(実施の形態19)
図19は、本発明の実施の形態19に係る半導体装置の模式的な断面およびキャリア密度を示す図である。この半導体装置106Dは、図9に示す半導体装置106Aにおいて、第2半導体層3を第2半導体層53に置き換えたものである。第2半導体層53は、第3半導体層8の直下以外の部分53a、53bの層厚が、第3半導体層8の直下の部分の層厚よりも薄くなっている。その結果、第1半導体層2の第2半導体層53との界面に発生している2次元電子ガス17において、2次元電子ガス17dのキャリア密度は、半導体装置106Aの場合の2次元電子ガス7dのキャリア密度と略同じであるが、部分53a、53bの直下の2次元電子ガス17a、17bのキャリア密度は、半導体装置106Aにおける対応する領域の2次元電子ガス7のキャリア密度よりも低くなっている。このとき、2次元電子ガス17a、17bと2次元電子ガス17dとの密度差が、半導体装置106Aの場合の対応する密度差よりも小さくなるので、電界集中がより緩和される。

0090

ところで、上記各実施の形態において、電子供給層としての第2半導体層はたとえばAlGaNの混晶からなる。この電子供給層としての第2半導体層としては、疑似混晶構造で構成してもよい。疑似混晶構造は、たとえばAlN層GaN層等の、異なる2つの組成の窒化物系半導体層を交互に複数層だけ積層してなる超格子構造によって実現できる。この場合の第2半導体層のバンドギャップは、たとえば積層方向における平均的なバンドギャップによって規定される値となる。また、電子供給層としての第2半導体層は、電子供給層内に2次元電子ガスが発生しない範囲で、組成の異なるAlGaN層を複数層だけ積層してなる超格子構造で構成しても良い。この場合も第2半導体層のバンドギャップは、たとえば積層方向における平均的なバンドギャップによって規定される値となる。

0091

なお、2次元電子ガスのキャリア密度が低い領域を形成する方法としては、上記実施の形態で採用している各方法に限定されず、たとえば第1半導体層に、イオン注入法等にて2次元電子ガスを中和する不純物を導入する方法でもよい。

0092

また、上記実施の形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。たとえば、上記実施の形態17、18におけるキャリア密度が低い領域Aj、Akを形成する構成としては、図11に示した第2半導体層にリセス部を形成する構成や、図12に示すように第2半導体層の一部のバンドギャップを狭くする構成等、適宜採用することができる。また、実施の形態17、18に対して、図13図16に示すような中間的なキャリア密度の領域を形成する構成を組み合わせてもよいし、図1図5に示すようにキャリア密度が低い領域を離散的に配置する構成を組み合わせてもよい。

0093

また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。よって、本発明のより広範な態様は、上記の実施の形態に限定されるものではなく、様々な変更が可能である。

0094

1基体
2 第1半導体層
3、13、23、33、43、43a、43b、53 第2半導体層
4、14、24、34、44 第1電極
4a、4b、14a、14b、24a、24b、34a、34b、44b 角部
4c、14c、34c、44c 第2電極側端部
4dショットキー接触部
5 第2電極
6、16 保護膜
7、7a、7b、7c、7d、7e、7f、7g、7h、7i、7j、7k、17、17a、17b、17d 2次元電子ガス
8、18a、18b、18c、28、38、48 第3半導体層
9 第3電極
10、13a、33aリセス部
16aゲート絶縁膜
23d、28a、28b、53a、53b 部分
101、101A、102、103、104、105、106、106A、106B、106C、106D、107、201、201A、201B、202、301、401半導体装置
Aa、Ab、Ac、Ad、Ae、Af、Af1、Af2、Ag、Ah、Ai、Aj、Ak 領域
G1、G2 グラフ

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 三菱電機株式会社の「 半導体基板及びその製造方法」が 公開されました。( 2019/09/12)

    【課題】ダイヤモンド層と窒化物半導体層との接合に優れ、放熱性が高い半導体基板及びその製造方法を提供する。【解決手段】本発明の半導体基板1は、窒化物半導体層2とダイヤモンド層3との間に酸化ケイ素層4を接... 詳細

  • 富士電機株式会社の「 半導体装置の製造方法」が 公開されました。( 2019/09/12)

    【課題】MOS構造を有する半導体装置においては、SiO2層等の絶縁層とGaN層との間に形成される遷移層であって、主として酸化ガリウムを有する遷移層の厚さを低減する。【解決手段】窒化ガリウム系半導体層を... 詳細

  • 富士通株式会社の「 半導体デバイス、受信機及び半導体デバイスの製造方法」が 公開されました。( 2019/09/12)

    【課題】半導体ナノワイヤを用いた半導体デバイスにおいて、電気的特性を良好にする。【解決手段】化合物半導体により形成された半導体基板と、前記半導体基板の上に形成された前記半導体基板の基板面より上方に延び... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ