図面 (/)

技術 電磁界回路連携解析プログラム、電磁界回路連携解析装置及び電磁界回路連携解析方法

出願人 株式会社ソシオネクスト
発明者 鎌田裕
出願日 2012年10月2日 (8年2ヶ月経過) 出願番号 2012-220542
公開日 2014年4月24日 (6年7ヶ月経過) 公開番号 2014-074949
状態 特許登録済
技術分野 CAD
主要キーワード 最短線 基準導体 N端子 端子回路網 仮想端子 基準格子点 基本方程式 CEモデル
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2014年4月24日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

電磁界回路連携解析を行う際、リファレンス端子に対応する電界格子点導体で結び複数の電界格子点に拡張することで、機器グランドプレーンが存在しない場合でも、多端子回路連携解析が可能な電磁界回路連携解析プログラム、電磁界回路連携解析装置及び電磁界回路連携解析方法を提供すること。

解決手段

コンピュータに、解析対象電子回路に対応するデバイスモデルの位置を示すデバイス位置情報及び前記デバイスモデルの端子の位置を示す端子位置情報に基づいて、前記端子の位置に対応する回路枝を格子上に生成させ、前記回路枝を所定規則に基づいて接続させることにより基準導体を生成させ、前記回路枝及び前記基準導体を含む電磁界情報に基づく電磁界解析回路情報に基づく回路解析との連携解析を実行させる。

概要

背景

従来、電子回路電磁界解析するシミュレーション方法として、電磁波解析シミュレータによるFDTD(Finite-difference time-domain:有限差分時間領域)法と、回路解析シミュレータによるSPICE(Simulation Program with IntegratedCircuit Emphasis:集積回路重点を置いたシミュレーションプログラム)等の回路シミュレーションとを連携させる方法が知られている。

FDTD法は、電磁波の過渡的な挙動シミュレーションする電磁界解析の一手法であり、電磁波の基本方程式であるマクスウェル微分方程式を時間と空間で差分化し、解析空間の電磁界を時間的に更新して出力点時間応答を得る方法である。また、SPICEは、カリフォルニア大学バークレイ校により開発された過渡電気回路解析用のツールであり、プリント基板上に配置された集積回路等の回路素子の動作を電磁界解析と同時に解析する。

電磁波解析シミュレータによるFDTD法は、波源を与え、時刻を進めながら電界磁界とを交互に求め、差分化されたセル回路割り当てて解析することができる。そして、SPICE等の回路解析シミュレータに磁界を与える。回路解析シミュレータは、この磁界を電流値として受け取り回路解析を行う。そして、回路解析の結果を電圧値としてFDTD法を用いた電磁波解析シミュレータへ返す。電磁波解析シミュレータは、更に、この電界を元に磁界を解析する。

これらの処理が連携して繰り返されることにより、電磁波の挙動が求められる。
図1は、第1の従来技術の例を示す図である。
図1において、(A)は、ベース[B]、コレクタ[C]及びエミッタ[E]の3端子の電磁界等価回路の例であり、(B)は、(A)の電磁界等価回路をFDTDソルバーで表わしたものであり、(C)は、(A)の電磁界等価回路をSPICEソルバーで表わしたものである。

ここで、図1(B)に示すような回路枝は、FDTDモデルの電界格子の枝の1種であり、SPICEソルバーにより計算された電界が設定される。電磁界等価回路は、SPICEのネットリストであり、FDTD法により計算された電流が設定される。このような3端子の電磁界等価回路であれば、複雑な回路素子部の計算はSPICEソルバーで計算し、その結果をFDTDソルバーに取り込んで計算することにより、回路全体のFDTD−SPICE連携解析を行うことができる(例えば、非特許文献1参照。)。

図2は、第2の従来技術の例を示す図である。
図2において、(A)は、グランドプレーンが存在するN端子回路網の例であり、(B)は、(A)のN端子回路網をFDTDソルバーで表わしたものであり、(C)は、(A)のN端子回路網をSPICEソルバーで表わしたものである。

解析の対象とする電子機器にPCB(PrintedCircuit Board:プリント回路基板)のグランドプレーンが存在する場合、N端子回路網に対してトーマスの2端子等価回路をN個使った連携方法が知られている(例えば、非特許文献2参照。)。図2(A)に示すようなN端子回路網の場合、回路網の端子と直下のグランドプレーンとの間の電位差を、この端子における参照電圧として設定する。

概要

電磁界回路連携解析を行う際、リファレンス端子に対応する電界格子点導体で結び複数の電界格子点に拡張することで、機器にグランドプレーンが存在しない場合でも、多端子回路の連携解析が可能な電磁界回路連携解析プログラム、電磁界回路連携解析装置及び電磁界回路連携解析方法を提供すること。コンピュータに、解析対象の電子回路に対応するデバイスモデルの位置を示すデバイス位置情報及び前記デバイスモデルの端子の位置を示す端子位置情報に基づいて、前記端子の位置に対応する回路枝を格子上に生成させ、前記回路枝を所定規則に基づいて接続させることにより基準導体を生成させ、前記回路枝及び前記基準導体を含む電磁界情報に基づく電磁界解析と回路情報に基づく回路解析との連携解析を実行させる。

目的

本発明は、上述のような実状に鑑みたものであり、電磁界回路連携解析を行う際、リファレンス端子に対応する電界格子点を導体で結び複数の電界格子点に拡張することで、機器にグランドプレーンが存在しない場合でも、多端子回路の連携解析が可能な電磁界回路連携解析プログラム、電磁界回路連携解析装置及び電磁界回路連携解析方法を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

コンピュータに、解析対象電子回路に対応するデバイスモデルの位置を示すデバイス位置情報及び前記デバイスモデルの端子の位置を示す端子位置情報に基づいて、前記端子の位置に対応する回路枝を格子上に生成させ、前記回路枝を所定規則に基づいて接続させることにより基準導体を生成させ、前記回路枝及び前記基準導体を含む電磁界情報に基づく電磁界解析回路情報に基づく回路解析との連携解析を実行させる、ことを特徴とする電磁界回路連携解析プログラム

請求項2

前記基準導体は、複数の前記回路枝を所定規則に基づいて接続させることにより基準格子点を複数の格子点拡張したものであることを特徴とする請求項1に記載の電磁界回路連携解析プログラム。

請求項3

前記所定規則は、迷路法であることを特徴とする請求項1または2に記載の電磁界回路連携解析プログラム。

請求項4

電磁界解析と回路解析との連携解析を行なう電磁界回路連携解析装置であって、解析対象の電子回路に対応するデバイスモデルの位置を示すデバイス位置情報及び前記デバイスモデルの端子の位置を示す端子位置情報に基づいて、前記端子の位置に対応する回路枝を格子上に生成する回路枝生成手段と、前記回路枝を所定規則に基づいて接続させることにより基準導体を生成する基準導体生成手段と、前記回路枝及び前記基準導体を含む電磁界情報に基づく電磁界解析と、回路情報に基づく回路解析との連携解析を実行する連携解析手段と、を有することを特徴とする電磁界回路連携解析装置。

請求項5

コンピュータが、解析対象の電子回路に対応するデバイスモデルの位置を示すデバイス位置情報及び前記デバイスモデルの端子の位置を示す端子位置情報に基づいて、前記端子の位置に対応する回路枝を格子上に生成し、前記回路枝を所定規則に基づいて接続させることにより基準導体を生成し、前記回路枝及び前記基準導体を含む電磁界情報に基づく電磁界解析と回路情報に基づく回路解析との連携解析を実行する、ことを特徴とする電子回路解析方法

技術分野

0001

本発明は、有限差分時間領域における電磁波解析法と過渡電気回路解析による回路解析法を結合した連携解析をコンピュータに実行させるための電磁界回路連携解析プログラム電磁界回路連携解析装置及び電磁界回路連携解析方法に関する。

背景技術

0002

従来、電子回路電磁界を解析するシミュレーション方法として、電磁波解析シミュレータによるFDTD(Finite-difference time-domain:有限差分時間領域)法と、回路解析シミュレータによるSPICE(Simulation Program with IntegratedCircuit Emphasis:集積回路重点を置いたシミュレーションプログラム)等の回路シミュレーションとを連携させる方法が知られている。

0003

FDTD法は、電磁波の過渡的な挙動シミュレーションする電磁界解析の一手法であり、電磁波の基本方程式であるマクスウェル微分方程式を時間と空間で差分化し、解析空間の電磁界を時間的に更新して出力点時間応答を得る方法である。また、SPICEは、カリフォルニア大学バークレイ校により開発された過渡電気回路解析用のツールであり、プリント基板上に配置された集積回路等の回路素子の動作を電磁界解析と同時に解析する。

0004

電磁波解析シミュレータによるFDTD法は、波源を与え、時刻を進めながら電界磁界とを交互に求め、差分化されたセル回路割り当てて解析することができる。そして、SPICE等の回路解析シミュレータに磁界を与える。回路解析シミュレータは、この磁界を電流値として受け取り、回路解析を行う。そして、回路解析の結果を電圧値としてFDTD法を用いた電磁波解析シミュレータへ返す。電磁波解析シミュレータは、更に、この電界を元に磁界を解析する。

0005

これらの処理が連携して繰り返されることにより、電磁波の挙動が求められる。
図1は、第1の従来技術の例を示す図である。
図1において、(A)は、ベース[B]、コレクタ[C]及びエミッタ[E]の3端子の電磁界等価回路の例であり、(B)は、(A)の電磁界等価回路をFDTDソルバーで表わしたものであり、(C)は、(A)の電磁界等価回路をSPICEソルバーで表わしたものである。

0006

ここで、図1(B)に示すような回路枝は、FDTDモデルの電界格子の枝の1種であり、SPICEソルバーにより計算された電界が設定される。電磁界等価回路は、SPICEのネットリストであり、FDTD法により計算された電流が設定される。このような3端子の電磁界等価回路であれば、複雑な回路素子部の計算はSPICEソルバーで計算し、その結果をFDTDソルバーに取り込んで計算することにより、回路全体のFDTD−SPICE連携解析を行うことができる(例えば、非特許文献1参照。)。

0007

図2は、第2の従来技術の例を示す図である。
図2において、(A)は、グランドプレーンが存在するN端子回路網の例であり、(B)は、(A)のN端子回路網をFDTDソルバーで表わしたものであり、(C)は、(A)のN端子回路網をSPICEソルバーで表わしたものである。

0008

解析の対象とする電子機器にPCB(PrintedCircuit Board:プリント回路基板)のグランドプレーンが存在する場合、N端子回路網に対してトーマスの2端子等価回路をN個使った連携方法が知られている(例えば、非特許文献2参照。)。図2(A)に示すようなN端子回路網の場合、回路網の端子と直下のグランドプレーンとの間の電位差を、この端子における参照電圧として設定する。

先行技術

0009

A.Thomas,他:The use of SPICE lumped circuits as sub-grid models forFDTD analysis,IEEE Microwave and Guided Wave Letters,vol.4,pp141-143 (1994)
浅井秀樹,他:電子回路シミュレーション技法,科学技術出版,pp255-257

発明が解決しようとする課題

0010

図3は、第1の従来技術をN端子の電磁界等価回路に拡張した場合を示す図である。
上記第1の従来技術の場合、図3(A)に示すように、3端子の電磁界等価回路をN端子の電磁界等価回路に拡張して考えることができる。ここで、Nは4以上の自然数である。その際、FDTD格子上にある回路枝は基準となる1つの格子点基準格子点リファレンス端子)に接続していればよい。

0011

ところが、1つの格子点に接続できる回路枝は、xyz軸の正負方向のうち端子に接続する導体まで考慮すると、図3(B)に示すように、最大で5個である。
図4は、6端子の電磁界等価回路のFDTDモデル(A)とSPICEモデル(B)を示す図である。

0012

1つの基準格子点に接続可能な端子の数は5つであるので、図4(A)に示すように、6端子の電磁界等価回路のFDTDモデルを構成することが可能である。
しかしながら、6端子回路網を超える、一般的なN端子回路網の連携解析を行うことができない、という問題点があった。

0013

図5は、8端子の電磁界等価回路のFDTDモデル(A)とSPICEモデル(B)を示す図である。
1つの基準格子点に接続可能な端子の数は5つであるので、図5(A)に示すように、8端子の電磁界等価回路のFDTDモデルを構成することができない。

0014

図6は、グランドプレーンが存在しない回路網の例を示す図である。
図6に示すように、デバイス直下にグランドプレーンが存在しないため、回路網の端子と直下のグランドプレーンとの間の電位差を、端子における参照電圧として設定することが出来ず、グランドプレーンが存在しないN端子回路網の連携解析を行うことができない、という問題点があった。

0015

本発明は、上述のような実状に鑑みたものであり、電磁界回路連携解析を行う際、リファレンス端子に対応する電界格子点を導体で結び複数の電界格子点に拡張することで、機器にグランドプレーンが存在しない場合でも、多端子回路の連携解析が可能な電磁界回路連携解析プログラム、電磁界回路連携解析装置及び電磁界回路連携解析方法を提供することを目的とする。

課題を解決するための手段

0016

1つの案では、コンピュータに、解析対象の電子回路に対応するデバイスモデルの位置を示すデバイス位置情報及び前記デバイスモデルの端子の位置を示す端子位置情報に基づいて、前記端子の位置に対応する回路枝を格子上に生成させ、前記回路枝を所定規則に基づいて接続させることにより基準導体を生成させ、前記回路枝及び前記基準導体を含む電磁界情報に基づく電磁界解析と回路情報に基づく回路解析との連携解析を実行させることを特徴とする。

発明の効果

0017

本発明によれば、等価回路に対応する電界格子枝をグランドプレーンに接続する必要がないので、グランドプレーンが存在しないN端子回路網であっても連携解析が可能になる、という効果を奏する。

図面の簡単な説明

0018

第1の従来技術の例を示す図である。
第2の従来技術の例を示す図である。
第1の従来技術をN端子の電磁界等価回路に拡張した場合を示す図である。
6端子の電磁界等価回路のFDTDモデル(A)とSPICEモデル(B)を示す図である。
8端子の電磁界等価回路のFDTDモデル(A)とSPICEモデル(B)を示す図である。
グランドプレーンが存在しない回路網の例を示す図である。
8端子の電磁界等価回路のFDTDモデルを示す図である。
グランドプレーンが存在しない回路網のFDTDモデル(A)とSPICEモデル(B)を示す図である。
本実施の形態を適用した電磁界回路連携解析装置の機能構成の一例を説明する図である。
本実施の形態を適用した電磁界回路連携解析装置において実行される連携データ生成処理の流れを示すフローチャートである。
連携情報記憶部901の構成を説明するための図である。
連携情報記憶部901の構成例を示す図である。
連携データ生成処理の具体例1の流れを説明するための図である。
連携データ生成処理の具体例2の流れを説明するための図である。
連携データ生成処理の具体例3の流れを説明するための図である。
連携データ生成処理の具体例4の流れを説明するための図である。
連携データ生成処理の具体例5の流れを説明するための図である。
連携データ生成処理の具体例6の流れを説明するための図である。
連携電磁界情報記憶部905に追加される電磁界情報の構成例を示す図である。
連携回路情報記憶部906に追加される回路情報の構成例を示す図である。
仮想端子を基準とすることを説明するための図である。
デバイス領域定義例1を示す図である。
デバイス領域定義例1の配線例1を示す図である。
デバイス領域定義例1の配線例2を示す図である。
デバイス領域定義例1の配線例3を示す図である。
デバイス領域定義例2を示す図である。
デバイス領域定義例2の配線例1を示す図である。
デバイス領域定義例2の配線例2を示す図である。
デバイス領域定義例2の配線例3を示す図である。

実施例

0019

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
本実施の形態は、パーソナルコンピュータ等の情報処理装置に電磁界回路連携解析プログラムが組み込まれ、前記情報処理装置が電磁界回路連携解析装置として前記電磁界回路連携解析プログラムを実行することにより実現される。

0020

図7は、8端子の電磁界等価回路のFDTDモデルを示す図である。
図7を用いて、本発明の概念を説明する。
基準格子点を複数の格子点に展開するために、後述する所定のアルゴリズムにより、デバイス位置に仮想的な導体を展開する。そして、基準格子点を共有すべき電界枝を、展開された基準格子点のいずれかに接続するようにする。

0021

複数の基準格子点の電位は、デバイス位置に展開された導体により短絡されるため、近似的に単一格子点の単一な電位とみなすことができる。デバイス端子からデバイス部に流れ込む電流は、デバイス位置に展開された導体部に閉じて流れるため、近似的に単一格子点に流れ込む電流とみなせる。

0022

図8は、グランドプレーンが存在しない回路網のFDTDモデル(A)とSPICEモデル(B)を示す図である。
図8に示すように、等価回路に対応する電界格子枝をグランドプレーンに接続する必要がないので、グランドプレーンが存在しないN端子回路網であっても連携解析が可能になる。よって、機器にグランドプレーンが無くても7端子以上のデバイスのシミュレーションが可能となる。

0023

図9は、本実施の形態を適用した電磁界回路連携解析装置の機能構成の一例を説明する図である。
図9において、電磁界回路連携解析装置900は、連携データ生成部910、制御部920、FDTDソルバー930、および回路シミュレータ940を有する。また、電磁界回路連携解析装置900は、連携情報記憶部901、電磁界情報記憶部902、回路情報記憶部903及び制御情報記憶部904を参照可能である。

0024

連携データ生成部910は、電界格子点と回路網端子対応情報から、電磁界等価回路、等価回路に対応した電界枝(回路枝)、レファレンス格子点を短絡するための基準導体を生成する。そして、回路情報記憶部903に記憶された回路情報に付加して連携回路情報記憶部906に記憶し、電磁界情報記憶部902に記憶された電磁界情報に付加して連携電磁界情報記憶部905に記憶する。連携データ生成部910による基準導体の生成については、詳細を後述する。

0025

連携情報記憶部901は、デバイス位置情報、端子位置情報、端子名情報などの連携情報を記憶する。電磁界情報記憶部902は、電界格子定義、誘電体定義、導体定義、回路枝定義などの電磁界情報を記憶する。回路情報記憶部903は、回路シミュレータ940による回路解析の対象となる回路素子の接続情報であるSPICEネットリストを記憶する。そして、制御情報記憶部904は、電磁界回路連携解析装置900による電子回路の解析を開始するときの開始時刻、電磁界回路連携解析装置900による電子回路の解析を終了するときの終了時刻出力情報などの制御情報を記憶する。

0026

FDTDソルバー930は、波源を与えて電界Eと磁界Hとを交互に求め、制御部920を介して解析結果である磁界を回路シミュレータ940へ与える。回路シミュレータ940は、与えられた磁界Hを電流値Iとして回路解析を行い、電圧値Vとして電界EをFDTDソルバー930へ返す。FDTDソルバー930と回路シミュレータ940との間でこの処理を繰り返しながら、電子回路の電磁波の挙動を求める。このように2つのシミュレーションを連携することによって、例えばプリント板の解析が行われる。

0027

制御部920は、入力部921、データ交換部922及び出力部923を有し、電磁界回路連携解析装置900による解析処理を制御する。入力部921は、連携電磁界情報記憶部905及び連携回路情報記憶部906から適宜電磁界情報及び回路情報を読み込み、FDTDソルバー930や回路シミュレータ940へ入力する。データ交換部922は、FDTDソルバー930と回路シミュレータ940との間で各データの受け渡しを行う。そして、出力部923は、電磁界回路連携解析装置900による解析結果907を出力する。

0028

電磁界回路連携解析装置900は、上記構成により、4端子回路網でグランドプレーンが無い場合の解析結果(波形)907の異常、5端子以上の回路網でグランドプレーンが無い場合に発生した自動生成不能によるエラー終了などの、従来の連携解析装置における解析処理の不具合を解消することができる。

0029

図10は、本実施の形態を適用した電磁界回路連携解析装置において実行される連携データ生成処理の流れを示すフローチャートである。
まず、ステップS1001において、連携データ生成部910が、連携情報記憶部901に記憶されたデバイス位置と端子位置情報に基づいて、回路枝を生成して配置し、基準導体を生成して配線する。なお、回路枝の生成、配置及び基準導体の生成、配線については、その具体例を図13乃至図18を用いて後述する。

0030

次に、ステップS1002において、連携データ生成部910が、ステップS1001の配置配線処理で生成した回路枝と導体を、電磁界情報記憶部902に格納された電磁界情報に付加し、連携電磁界情報記憶部905へ出力する。具体例は、図19を用いて後述する。

0031

そして、ステップS1003において、連携データ生成部910が、連携情報記憶部901に記憶された端子名情報に基づいて、回路情報記憶部903に記憶された回路情報に電界等価回路を付加し、連携回路情報記憶部906へ出力する。具体例は、図20を用いて後述する。

0032

ここで、連携情報記憶部901について説明する。
図11は、連携情報記憶部901の構成を説明するための図である。
図11に示すように、連携情報記憶部901に記憶される連携情報は、デバイス位置を電界格子上の直方体であるデバイス領域として定義される。デバイス領域内には連携解析のための回路枝と基準導体が配置される。

0033

デバイス回路網のネットリスト端子(図11(B)参照)の端子位置情報は、端子位置が端子数分だけ指定され、端子位置は、デバイス領域の辺を除く表面上に定義される(図11(A)参照)。端子名情報は、端子名(ネットリスト上のノード名)が端子数分だけ定義される。なお、端子位置と端子名は指定された順序で対応するものとする。

0034

図12は、連携情報記憶部901の構成例を示す図である。
図12において、(A)は、連携情報記憶部901に定義される連携情報の構成例であり、(B)は、デバイス領域として定義された連携情報の例であり、(C)は、(A)の連携情報をSPICEソルバーで表わしたものである。

0035

図12に示すように、連携情報記憶部901には、デバイス位置情報、端子位置情報及び端子名情報が定義されている。
すなわち、デバイス位置情報は、その始点(100 100 100)と終点(110 110 102)で定義されている。端子位置情報は、(100 102 101)、(100 108 101)、(110 102 101)及び(110 108 101)の4点で定義されている。そして、端子名情報は、n1、n2、n3及びn4で定義されている。

0036

次に、図10を用いて説明した連携データ生成処理の具体例として具体例1乃至6を説明する。
図13は、連携データ生成処理の具体例1の流れを説明するための図である。

0037

図13の(A)は、連携データ生成処理の具体例1の流れを示すフローチャートである。
まず、ステップS1301において、連携データ生成部910が、連携情報記憶部901に記憶された端子位置情報に基づいて、端子数nを取得する。

0038

そして、ステップS1302において、k=1から1ずつ加算してn−1迄(k=1,2,3,…,n−1)について、連携データ生成部910が、端子位置pkからデバイス位置領域の内側方向に1格子長の回路枝を配置し、その回路枝の他端を位置pk’(ダッシュ)とする。図13(B)に示した例では「p1’(ダッシュ)」、「p2’(ダッシュ)」及び「p3’(ダッシュ)」。

0039

次に、ステップS1303において、連携データ生成部910が、リファレンス端子である端子位置pnからデバイス位置領域の内側方向に1格子長の導体枝を配置し、導体枝の他端を位置pn’(ダッシュ)とする。図13(B)に示した例では「p4’(ダッシュ)」。

0040

次に、ステップS1304において、k=1から1ずつ加算してn−1迄について、図13(C)に示すように、連携データ生成部910が、位置pk’(ダッシュ)と位置pn’(ダッシュ)の間を電界格子に沿って迷路法により配線する。迷路法とは、始点から波紋が広がるような順序で配線格子ラベル付けを行うことによって、全方向の配線経路を探索する方法であり、配線経路があれば、最短のものを必ず見つけることができるという特徴を有している。

0041

そして、ステップS1305において、連携データ生成部910が、n−1本の配線結果マージして基準導体とする。

0042

図14は、連携データ生成処理の具体例2の流れを説明するための図である。
図14の(A)は、連携データ生成処理の具体例2の流れを示すフローチャートである。
まず、ステップS1401において、連携データ生成部910が、連携情報記憶部901に記憶された端子位置情報に基づいて、端子数nを取得する。

0043

そして、ステップS1402において、k=1から1ずつ加算してn迄(k=1,2,3,…,n)について、連携データ生成部910が、端子位置pkからデバイス位置領域の内側方向に1格子長の回路枝を配置し、その回路枝の他端を位置pk’(ダッシュ)とする。図14(B)に示した例では「p1’(ダッシュ)」、「p2’(ダッシュ)」、「p3’(ダッシュ)」及び「p4’(ダッシュ)」。

0044

次に、ステップS1403において、連携データ生成部910が、デバイス領域の中心点「(始点位置終点位置)/2」を計算し、位置prとする(図14(B)参照)。
次に、ステップS1404において、k=1から1ずつ加算してn迄について、図14(C)に示すように、連携データ生成部910が、位置pk’(ダッシュ)と位置prの間を電界格子に沿って迷路法により配線する。

0045

そして、ステップS1405において、連携データ生成部910が、n本の配線結果をマージして基準導体とする。

0046

図15は、連携データ生成処理の具体例3の流れを説明するための図である。
図15の(A)は、連携データ生成処理の具体例3の流れを示すフローチャートである。
まず、ステップS1501において、連携データ生成部910が、連携情報記憶部901に記憶された端子位置情報に基づいて、端子数nを取得する。

0047

そして、ステップS1502において、k=1から1ずつ加算してn−1迄について、図15(B)に示すように、連携データ生成部910が、端子位置pkからデバイス位置領域の内側方向に1格子長の回路枝を配置する。

0048

次に、ステップS1503において、図15(B)に示すように、連携データ生成部910が、端子位置pnからデバイス位置領域の内側方向に1格子長の導体枝を配置する。
次に、ステップS1504において、図15(C)に示すように、連携データ生成部910が、デバイス位置領域の1格子長離れた領域の内部を全てxyz方向の導体枝で埋めて、基準導体とする。

0049

図16は、連携データ生成処理の具体例4の流れを説明するための図である。
図16の(A)は、連携データ生成処理の具体例4の流れを示すフローチャートである。

0050

まず、ステップS1601において、連携データ生成部910が、連携情報記憶部901に記憶された端子位置情報に基づいて、端子数nを取得する。
そして、ステップS1602において、k=1から1ずつ加算してn迄について、図16(B)に示すように、連携データ生成部910が、端子位置pkからデバイス位置領域の内側方向に1格子長の回路枝を配置する。

0051

次に、ステップS1603において、図16(C)に示すように、連携データ生成部910が、デバイス位置領域の1格子長離れた領域の内部を全てxyz方向の導体枝で埋めて、基準導体とする。

0052

図17は、連携データ生成処理の具体例5の流れを説明するための図である。
図17の(A)は、連携データ生成処理の具体例5の流れを示すフローチャートである。

0053

まず、ステップS1701において、図13のステップS1301乃至ステップS1305を実行する。
そして、ステップS1702において、k=1から1ずつ加算してn−1迄について、連携データ生成部910が、位置pk’(ダッシュ)に接続する配線をたどり、基準導体が分岐する位置をpk’’(ツーダッシュ)とする。図17(B)に示した例では「p1’’(ツーダッシュ)」、「p2’’(ツーダッシュ)」及び「p3’’(ツーダッシュ)」。

0054

次に、ステップS1703において、連携データ生成部910が、位置pk’(ダッシュ)とpk’’(ツーダッシュ)との間の配線のpk’’(ツーダッシュ)側の1格子長を回路枝に置き換える。図17(C)に示した例では、「p1’(ダッシュ)」「p1’’(ツーダッシュ)」間、「p2’(ダッシュ)」「p2’’(ツーダッシュ)」間及び「p3’(ダッシュ)」「p3’’(ツーダッシュ)」間。また、連携データ生成部910が、位置pkとpk’(ダッシュ)との間の回路枝を導体枝に置き換える。図17(C)に示した例では、「p1」「p1’(ダッシュ)」間、「p2」「p2’(ダッシュ)」間及び「p3」「p3’(ダッシュ)」間。

0055

図18は、連携データ生成処理の具体例6の流れを説明するための図である。
図18の(A)は、連携データ生成処理の具体例6の流れを示すフローチャートである。

0056

まず、ステップS1801において、図14のステップS1401乃至ステップS1405を実行する。
そして、ステップS1802において、k=1から1ずつ加算してn迄について、連携データ生成部910が、位置pk’(ダッシュ)に接続する配線をたどり、基準導体が分岐する位置をpk’’(ツーダッシュ)とする。図18(B)に示した例では「p1’’(ツーダッシュ)」、「p2’’(ツーダッシュ)」、「p3’’(ツーダッシュ)」及び「p4’’(ツーダッシュ)」。

0057

次に、ステップS1803において、連携データ生成部910が、位置pk’(ダッシュ)とpk’’(ツーダッシュ)との間の配線のpk’’(ツーダッシュ)側の1格子長を回路枝に置き換える。図18(C)に示した例では、「p1’(ダッシュ)」「p1’’(ツーダッシュ)」間、「p2’(ダッシュ)」「p2’’(ツーダッシュ)」間、「p3’(ダッシュ)」「p3’’(ツーダッシュ)」間及び「p4’(ダッシュ)」「p4’’(ツーダッシュ)」間。また、連携データ生成部910が、位置pkとpk’(ダッシュ)との間の回路枝を導体枝に置き換える。図18(C)に示した例では、「p1」「p1’(ダッシュ)」間、「p2」「p2’(ダッシュ)」間、「p3」「p3’(ダッシュ)」間及び「p4」「p4’(ダッシュ)」間。

0058

図19は、連携電磁界情報記憶部905に追加される電磁界情報の構成例を示す図である。
図10を用いて説明したように、ステップS1002において、連携データ生成部910は、ステップS1001の配置配線処理で生成した回路枝と導体を、電磁界情報記憶部902に格納された電磁界情報に付加し、連携電磁界情報記憶部905へ出力する。

0059

例えば、図19(C)に示したような回路網の場合は、図19(A)に示したような基準導体及び図19(B)に示したような回路枝が生成され、連携電磁界情報記憶部905へ出力される。

0060

図20は、連携回路情報記憶部906に追加される回路情報の構成例を示す図である。
図10を用いて説明したように、ステップS1003において、連携データ生成部910は、連携情報記憶部901に記憶された端子名情報に基づいて、回路情報記憶部903に記憶された回路情報に電界等価回路を付加し、連携回路情報記憶部906へ出力する。

0061

例えば、図20(B)に示したような回路網の場合は、図20(A)に示したような電磁界等価回路が生成され、連携回路情報記憶部906へ出力される。
以上、図7乃至図20を用いて、本実施の形態を一通り説明した。

0062

次に、図21乃至図29を用いて、図11に示したデバイス領域とは異なるデバイス領域の定義例及び配線例を説明する。
図11に示した例を含め、これから説明するデバイス領域定義例1及びデバイス領域定義例2は、従来、単一格子点で共有されるべき回路枝の基準格子点が、導体により複数点に展開されており、実端子を基準とした場合には、基準導体が1つの端子以外に端子(デバイス領域外の導体)との直接の接続を持たず、また、仮想端子を基準とした場合には、基準導体が直接の端子(外部導体)との接続を持たないことを特徴とする。仮想端子を基準とするとは、図21のように、基準格子点を端子導体の接続していない仮想的な端子とすることである。

0063

図22は、デバイス領域定義例1を示す図である。
図22に示すように、デバイス位置は電界格子上の直方体であるデバイス領域として定義され、その側面に6つの端子が定義される。

0064

図23は、デバイス領域定義例1の配線例1を示す図である。
図23に示すように、中心部から放射状に最短線路となるように配線される。なお、(A)は実端子を基準に配線した例であり、(B)は仮想端子を基準に配線した例である。

0065

図24は、デバイス領域定義例1の配線例2を示す図である。
図24に示すように、インピーダンスが小さくなるように基準導体が敷き詰められる。ただし、基準導体の容量成分は大きくなる。なお、(A)は実端子を基準に配線した例であり、(B)は仮想端子を基準に配線した例である。

0066

図25は、デバイス領域定義例1の配線例3を示す図である。
図25に示すように、基準導体部分がなるべく小さくなるように配線される。なお、(A)は実端子を基準に配線した例であり、(B)は仮想端子を基準に配線した例である。

0067

図26は、デバイス領域定義例2を示す図である。
図26に示すように、デバイス位置は電界格子上の直方体であるデバイス領域として定義され、その下面に9つの端子が定義される。

0068

図27は、デバイス領域定義例2の配線例1を示す図である。
図27に示すように、中心部から放射状に最短線路となるように配線される。なお、(A)は実端子を基準に配線した例であり、(B)は仮想端子を基準に配線した例である。

0069

図28は、デバイス領域定義例2の配線例2を示す図である。
図28に示すように、インピーダンスが小さくなるよう基準導体が敷き詰められる。ただし、基準導体の容量成分は大きくなる。なお、(A)は実端子を基準に配線した例であり、(B)は仮想端子を基準に配線した例である。

0070

図29は、デバイス領域定義例2の配線例3を示す図である。
図29に示すように、基準導体部分がなるべく小さくなるように配線される。なお、(A)は実端子を基準に配線した例であり、(B)は仮想端子を基準に配線した例である。

0071

以上、本発明の実施の形態を、図面を参照しながら説明してきたが、上述してきた本発明の実施の形態は、電磁界回路連携解析装置の一機能としてハードウェアまたはDSP(Digital Signal Processor)ボードやCPUボードでのファームウェアもしくはソフトウェアにより実現することができる。

0072

また、本発明が適用される電磁界回路連携解析装置は、その機能が実行されるのであれば、上述の実施の形態に限定されることなく、単体の装置であっても、複数の装置からなるシステムあるいは統合装置であっても、LAN、WAN等のネットワークを介して処理が行なわれるシステムであってもよいことは言うまでもない。

0073

また、本発明が適用される電磁界回路連携解析装置は、バスに接続されたCPU、ROMやRAMのメモリ入力装置出力装置外部記録装置媒体駆動装置ネットワーク接続装置で構成されるシステムでも実現できる。すなわち、前述してきた実施の形態のシステムを実現するソフトェアのプログラムを記録したROMやRAMのメモリ、外部記録装置、可搬記録媒体を、電磁界回路連携解析装置に供給し、その電磁界回路連携解析装置のコンピュータがプログラムを読み出し実行することによっても、達成されることは言うまでもない。

0074

この場合、可搬記録媒体等から読み出されたプログラム自体が本発明の新規な機能を実現することになり、そのプログラムを記録した可搬記録媒体等は本発明を構成することになる。

0075

プログラムを供給するための可搬記録媒体としては、例えば、フレキシブルディスクハードディスク光ディスク光磁気ディスクCD−ROM、CD−R、DVD−ROM、DVD−RAM、磁気テープ不揮発性メモリーカード、ROMカード電子メールやパソコン通信等のネットワーク接続装置(言い換えれば、通信回線)を介して記録した種々の記録媒体などを用いることができる。

0076

また、コンピュータ(情報処理装置)がメモリ上に読み出したプログラムを実行することによって、前述した実施の形態の機能が実現される他、そのプログラムの指示に基づき、コンピュータ上で稼動しているOSなどが実際の処理の一部または全部を行ない、その処理によっても前述した実施の形態の機能が実現される。

0077

さらに、可搬記録媒体から読み出されたプログラムやプログラム(データ)提供者から提供されたプログラム(データ)が、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行ない、その処理によっても前述した実施の形態の機能が実現され得る。

0078

すなわち、本発明は、以上に述べた実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の構成または形状を取ることができる。

0079

900電磁界回路連携解析装置
901連携情報記憶部
902電磁界情報記憶部
903回路情報記憶部
904制御情報記憶部
905連携電磁界情報記憶部
906 連携回路情報記憶部
907解析結果
910連携データ生成部
920 制御部
921 入力部
922データ交換部
923 出力部
930FDTDソルバー
940 回路シミュレータ

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ