図面 (/)

技術 DC/DCコンバータおよびその制御回路、制御方法、それを用いた電源装置、電源アダプタおよび電子機器

出願人 ローム株式会社
発明者 佐藤好則名手智
出願日 2012年9月11日 (8年11ヶ月経過) 出願番号 2012-199641
公開日 2014年3月27日 (7年5ヶ月経過) 公開番号 2014-057401
状態 特許登録済
技術分野 DC‐DCコンバータ
主要キーワード Nチャンネル Dフリップフロップ ターンオン直後 携帯オーディオ 補助端子 音響ノイズ マスク期間 CS端子
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2014年3月27日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (8)

課題

DC/DCコンバータ補助巻線電圧にもとづいて安定的に制御する。

解決手段

ボトム検出コンパレータ402は、補助巻線の一端の電圧Vztがしきい値電圧Vth_ztより低くなるとアサートされるボトム検出信号S3を生成する。ロジック部401は、(i)スイッチングトランジスタオフしてからあるセットマスク時間の経過後に、ボトム検出信号S3がアサートされ、または(ii)スイッチングトランジスタがオフしてから所定の第1タイムアウト時間が経過し、または(iii)ボトム検出信号S3がアサートされた後、ボトム検出信号がアサートされない状態が、第1タイムアウト時間より短い第2タイムアウト時間持続したとき、オン信号SONをアサートする。

概要

背景

テレビ冷蔵庫をはじめとするさまざまな家電製品は、外部からの商用交流電力を受けて動作する。ラップトップ型コンピュータ携帯電話端末やPDA(Personal Digital Assistants)をはじめとする電子機器も、商用交流電力によって動作可能であり、あるいは商用交流電力によって、機器に内蔵の電池充電可能となっている。こうした家電製品や電子機器(以下、電子機器と総称する)には、商用交流電圧をAC/DC(交流直流)変換する電源装置インバータ)が内蔵され、あるいはインバータは、電子機器の外部の電源アダプタACアダプタ)に内蔵される。

図1は、本発明者が検討したインバータを示す回路図である。インバータ1rは主としてヒューズ2、入力キャパシタCiフィルタ4、ダイオード整流回路6、平滑キャパシタCsおよびDC/DCコンバータ10rを備える。

商用交流電圧VACは、ヒューズ2および入力キャパシタCiを介してフィルタ4に入力される。フィルタ4は、商用交流電圧VACのノイズを除去する。ダイオード整流回路6は、商用交流電圧VACを全波整流するダイオードブリッジ回路である。ダイオード整流回路6の出力電圧は、平滑キャパシタCsによって平滑化され、直流電圧VHに変換される。

絶縁型のDC/DCコンバータ10rは、入力端子P1に直流電圧VHを受け、それを降圧して、目標値に安定化された出力電圧VOUT出力端子P2に接続される負荷(不図示)に供給する。

DC/DCコンバータ10rは、制御回路100r、出力回路200、フィードバック回路210を備える。出力回路200は、トランスT1、第1ダイオードD1、第1出力キャパシタCM、スイッチングトランジスタM1、検出抵抗RSを含む。出力回路200のトポロジーは一般的なものであるため、説明を省略する。

制御回路100rの出力端子(OUT端子)は、抵抗Rgを介してスイッチングトランジスタM1のゲートと接続される。制御回路100rがスイッチングトランジスタM1をスイッチングすることにより、入力電圧VHが降圧され、出力電圧VOUTが生成される。そして制御回路100rは、スイッチングトランジスタM1のスイッチングのデューティ比を調節することにより、出力電圧VOUTを目標値に安定化させるとともに、トランスT1の1次巻線W1に流れるコイル電流ILpを制御する。

検出抵抗RSは、トランスT1の1次巻線W1およびスイッチングトランジスタM1と直列に設けられる。検出抵抗RSには、1次巻線W1およびスイッチングトランジスタM1に流れる電流ILpに比例した電圧降下検出電圧)Vcsが発生する。検出電圧Vcsは、制御回路100rの電流検出端子CS端子)に入力される。制御回路100rは、検出電圧Vcsにもとづいて、1次巻線W1に流れる電流ILpを制御する。

フィードバック回路210は、出力電圧VOUTに応じたフィードバック電圧Vfbを生成し、制御回路100rのフィードバック端子FB端子)に供給する。フィードバック回路210は、シャントレギュレータ212およびフォトカプラ214を含む。シャントレギュレータ212は、誤差増幅器であり、出力電圧VOUTと所定の目標値の誤差がゼロとなるようにレベルが調節されるフィードバック信号S11を生成し、フォトカプラ214の発光ダイオードに供給する。フォトカプラ214のフォトトランジスタ(あるいはフォトトランジスタ)は、発光ダイオードからの光信号S12を、フィードバック信号S11に応じたフィードバック電圧Vfbに変換する。

トランスT1の1次側には、1次巻線W1に加えて補助巻線W3が設けられる。補助巻線W3、第2ダイオードD2、第2出力キャパシタCvccは、第2のDC/DCコンバータを形成する。スイッチングトランジスタM1のスイッチングに応じて、第2出力キャパシタCvccには、直流電圧VCCが発生する。直流電圧VCCは、制御回路100rの電源端子VCC(VCC端子)に供給される。VCC端子と入力端子P1の間には、スタート抵抗Rstartが設けられる。起動時には、スタート抵抗Rstartを介してキャパシタCvssが充電され、制御回路100rに電源電圧Vccが供給される。

制御回路100rは、いわゆるピーク電流モードのパルス変調器であり、具体的には、エッジブランキング回路102、パルス変調器110、駆動回路130を備える。

スイッチングトランジスタM1がターンオンした直後、検出電圧Vcsは一時的に跳ね上がる。検出電圧Vcsの跳ね上がりによってスイッチングトランジスタM1がオフするのを防止するために、エッジブランキング回路102は、スイッチングトランジスタM1のターンオン直後マスク期間、検出電圧Vcsをマスクする。

FB端子には、キャパシタCfbが外付けされ、また抵抗R11によってプルアップされる。フィードバック電圧Vfbは、抵抗R12、R13により分圧される。

パルス変調器110は、フィードバック電圧Vfbに応じてデューティ比が調節されるパルス信号SPMを生成する。パルス変調器110は、スイッチングトランジスタM1に流れるコイル電流ILpに比例した検出電圧Vcsに応じて、スイッチングトランジスタM1をオフするタイミングを制御する。ドライバ104は、パルス信号SPMに応じてスイッチングトランジスタM1をスイッチングする。

図1のパルス変調器110は、ピーク電流モードの変調器であり、エラーコンパレータ112、ロジック部116、オン信号生成部118を含む。エラーコンパレータ112は、分圧されたフィードバック電圧Vfb’と検出電圧Vcs’を比較し、検出電圧Vcs’がフィードバック電圧Vfb’に達するとアサートされるオフ信号SOFFを生成する。

制御回路100rは、補助端子(ZT端子)を有する。補助巻線W3の一端の電圧Vaは、抵抗Rzt1、Rzt2によって分圧される。ZT端子には、分圧された電圧(以下、ZT電圧ともいう)Vztが入力される。

オン信号生成部118は、補助巻線W3の一端の電圧Vaが所定のしきい値電圧Vth_ztより低くなったことを契機としてアサートされるオン信号SONを生成する。

スイッチングトランジスタM1がオンの期間、トランスT1にエネルギーが蓄えられ、スイッチングトランジスタM1がオフの期間、トランスT1のエネルギーが放出される。スイッチングトランジスタM1がオフした直後、2次巻線W2に電流ILsが流れる期間、電圧Vaはある電圧レベルを維持する。トランスT1のエネルギーがゼロとなり、電流ILsがゼロとなると、電圧Vaは疑似共振によって振動する。オン信号生成部118は、振動によって電圧Vaがゼロ付近まで低下すると、トランスT1のエネルギーがゼロになったものと判定し、再度スイッチングトランジスタM1をオンするために、オン信号SONをアサートする。

ロジック部116はSRフリップフロップであり、そのセット端子には、オン信号SONが入力され、そのリセット端子には、オフ信号SOFFが入力される。ロジック部116の出力(パルス変調信号という)SPMは、オン信号SONがアサートされるたびにスイッチングトランジスタM1のオンに対応するオンレベルハイレベル)に遷移し、オフ信号SOFFがアサートされるたびにスイッチングトランジスタM1のオフに対応するオフレベルローレベル)に遷移する。

駆動回路130は、パルス信号SPMにもとづいて、スイッチングトランジスタM1をスイッチングする。

図2は、図1の制御回路100rの動作を示す波形図である。時刻t1に、オフ信号SOFFがアサートされ、スイッチングトランジスタM1がオフする。スイッチングトランジスタM1がオフした後、トランスT1にエネルギーが残留している間、ZT端子のZT電圧Vztは一定レベルを持続する。トランスT1のエネルギーがゼロになると、1次巻線W1とキャパシタCdsを含む共振回路によって、1次巻線W1の両端間の電圧が振動し始め、補助巻線W3の両端間の電圧も振動する(時刻t2)。

オン信号生成部118は、ZT電圧Vztを所定のしきい値電圧Vth_ztと比較し、Vzt<Vth_ztとなるたびにアサートされるボトム検出信号BOTTOM_DETを生成する。しきい値電圧Vth_ztにはヒステリシスが設定される。

スイッチングトランジスタM1のスイッチング周波数の上限を設定するために、セットマスク時間τSETASKが測定される。セットマスク信号SET_MASKは、スイッチングトランジスタM1がオフしてからあるセットマスク時間τSETMASKが経過後にアサートされる(時刻t3)。セットマスク時間τSETMASK中のボトム検出信号BOTTOM_DETはマスク(無効化)される。

セットマスク時間τSETMASK経過後にボトム検出信号BOTTOM_DETがアサートされると、オン信号生成部118はオン信号SONをアサートする(時刻t4)。

オン信号SONがアサートされると、パルス信号SPMがオンレベルに遷移し、スイッチングトランジスタM1がオンする。スイッチングトランジスタM1がオンすると、コイル電流ILpが時間とともに増大し、それにともない検出電圧Vcs’が上昇する。検出電圧Vcs’がフィードバック電圧Vfb’に達すると、オフ信号SOFFがアサートされ、スイッチングトランジスタM1が再びオフする(時刻t5)。

制御回路100rは以上の動作を繰り返す。なお、図1の制御回路100rの構成および動作を、公知技術として認定してはならない。

概要

DC/DCコンバータを補助巻線の電圧にもとづいて安定的に制御する。ボトム検出コンパレータ402は、補助巻線の一端の電圧Vztがしきい値電圧Vth_ztより低くなるとアサートされるボトム検出信号S3を生成する。ロジック部401は、(i)スイッチングトランジスタがオフしてからあるセットマスク時間の経過後に、ボトム検出信号S3がアサートされ、または(ii)スイッチングトランジスタがオフしてから所定の第1タイムアウト時間が経過し、または(iii)ボトム検出信号S3がアサートされた後、ボトム検出信号がアサートされない状態が、第1タイムアウト時間より短い第2タイムアウト時間持続したとき、オン信号SONをアサートする。

目的

効果

実績

技術文献被引用数
1件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

DC/DCコンバータ制御回路であって、前記DC/DCコンバータは、1次側に設けられた1次巻線補助巻線と、2次側に設けられた2次巻線と、を有するトランスと、前記1次巻線と接続されたスイッチングトランジスタと、前記スイッチングトランジスタの経路上に設けられた検出抵抗と、を備え、前記制御回路は、前記補助巻線の一端の電圧、前記検出抵抗に生ずる検出電圧および前記DC/DCコンバータの出力電圧に応じたフィードバック電圧にもとづき、前記DC/DCコンバータの出力電圧が目標値に近づくようにデューティ比が調節されるパルス信号を生成するパルス変調器と、前記パルス信号にもとづいて前記スイッチングトランジスタをスイッチングするドライバと、を備え、前記パルス変調器は、前記フィードバック電圧および前記検出電圧に応じてアサートされるオフ信号を生成するオフ信号生成部と、前記補助巻線の一端の電圧に応じてアサートされるオン信号を生成するオン信号生成部と、を含み、前記オン信号がアサートされると前記スイッチングトランジスタのオンに対応するオンレベル遷移し、前記オフ信号がアサートされると前記スイッチングトランジスタのオフに対応するオフレベルに遷移するパルス信号を生成可能に構成され、前記オン信号生成部は、前記補助巻線の一端の電圧を所定のしきい値電圧と比較し、前記補助巻線の一端の電圧が前記しきい値電圧より低くなるとアサートされるボトム検出信号を生成するボトム検出コンパレータと、前記ボトム検出信号が所定の第1タイムアウト時間の間アサートされないとき、アサートされる第1タイムアウト信号を生成する第1タイムアウト回路と、前記ボトム検出信号が前記第1タイムアウト時間より短い所定の第2タイムアウト時間の間アサートされないとき、アサートされる第2タイムアウト信号を生成する第2タイムアウト回路と、前記ボトム検出信号、前記第1タイムアウト信号、前記第2タイムアウト信号にもとづき、前記オン信号を生成するロジック部と、を含むことを特徴とする制御回路。

請求項2

前記ロジック部は、前記スイッチングトランジスタのオフ状態において、前記ボトム検出信号がアサートされたか否かを判定するボトム判定部を含み、前記ボトム検出信号がアサートされたと判定されたとき、前記第2タイムアウト信号を有効化し、前記ボトム検出信号がアサートされないと判定されたとき、前記第2タイムアウト信号を無効化することを特徴とする請求項1に記載の制御回路。

請求項3

前記ボトム判定部は、前記スイッチングトランジスタがオフするとネゲートされ、その後、前記ボトム検出信号がアサートされるとアサートされるボトム判定信号を生成することを特徴とする請求項2に記載の制御回路。

請求項4

前記ボトム判定部は、その入力端子ハイレベル電圧が入力され、そのクロック端子に前記ボトム検出信号が入力され、そのリセット端子に前記スイッチングトランジスタのオン、オフを指示する信号が入力されたDフリップフロップを含むことを特徴とする請求項3に記載の制御回路。

請求項5

前記スイッチングトランジスタがオフしてからあるセットマスク時間経過後にアサートされるセットマスク信号を生成するセットマスク信号生成部をさらに含み、前記ロジック部は、前記ボトム検出信号、前記第1タイムアウト信号、前記第2タイムアウト信号のうち、前記セットマスク信号がアサートされた後に最も早くアサートされた信号にもとづき、前記オン信号をアサートすることを特徴とする請求項1から4のいずれかに記載の制御回路。

請求項6

前記オン信号生成部は、前記ボトム検出信号のアサートされた回数所定値に達するとアサートされるセット信号を生成するボトムカウントコントローラをさらに含み、前記ロジック部は、前記セット信号、前記第1タイムアウト信号、前記第2タイムアウト信号のうち最も早くアサートされた信号にもとづき、前記オン信号をアサートすることを特徴とする請求項1から4のいずれかに記載の制御回路。

請求項7

前記オン信号生成部は、前記スイッチングトランジスタがオフしてから所定のマスク時間、前記ボトム検出信号をマスクするブランキング回路をさらに含むことを特徴とする請求項1から6のいずれかに記載の制御回路。

請求項8

前記オフ信号生成部は、前記DC/DCコンバータの出力電圧に応じたフィードバック電圧を、前記検出抵抗に生ずる検出電圧と比較し、比較結果に応じてアサートされるオフ信号を生成するエラーコンパレータを含むことを特徴とする請求項1から7のいずれかに記載の制御回路。

請求項9

DC/DCコンバータの制御回路であって、前記DC/DCコンバータは、1次側に設けられた1次巻線、補助巻線と、2次側に設けられた2次巻線と、を有するトランスと、前記1次巻線と接続されたスイッチングトランジスタと、前記スイッチングトランジスタの経路上に設けられた検出抵抗と、を備え、前記制御回路は、前記補助巻線の一端の電圧、前記検出抵抗に生ずる検出電圧および前記DC/DCコンバータの出力電圧に応じたフィードバック電圧にもとづき、前記DC/DCコンバータの出力電圧が目標値に近づくようにデューティ比が調節されるパルス信号を生成するパルス変調器と、前記パルス信号にもとづいて前記スイッチングトランジスタをスイッチングするドライバと、を備え、前記パルス変調器は、前記フィードバック電圧および前記検出電圧に応じてアサートされるオフ信号を生成するオフ信号生成部と、前記補助巻線の一端の電圧に応じてアサートされるオン信号を生成するオン信号生成部と、を備え、前記オン信号がアサートされると前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、前記オフ信号がアサートされると前記スイッチングトランジスタのオフに対応するオフレベルに遷移するパルス信号を生成可能に構成され、前記オン信号生成部は、前記補助巻線の一端の電圧を所定のしきい値電圧と比較し、前記補助巻線の一端の電圧が前記しきい値電圧より低くなるとアサートされるボトム検出信号を生成するボトム検出コンパレータと、(i)前記スイッチングトランジスタがオフしてからあるセットマスク時間の経過後に、前記ボトム検出信号がアサートされ、または(ii)前記スイッチングトランジスタがオフしてから所定の第1タイムアウト時間が経過し、または(iii)前記ボトム検出信号がアサートされた後、前記ボトム検出信号がアサートされない状態が、前記第1タイムアウト時間より短い第2タイムアウト時間持続したとき、前記オン信号をアサートするロジック部と、を含むことを特徴とする制御回路。

請求項10

DC/DCコンバータの制御回路であって、前記DC/DCコンバータは、1次側に設けられた1次巻線、補助巻線と、2次側に設けられた2次巻線と、を有するトランスと、前記1次巻線と接続されたスイッチングトランジスタと、前記スイッチングトランジスタの経路上に設けられた検出抵抗と、を備え、前記制御回路は、前記補助巻線の一端の電圧、前記検出抵抗に生ずる検出電圧および前記DC/DCコンバータの出力電圧に応じたフィードバック電圧にもとづき、前記DC/DCコンバータの出力電圧が目標値に近づくようにデューティ比が調節されるパルス信号を生成するパルス変調器と、前記パルス信号にもとづいて前記スイッチングトランジスタをスイッチングするドライバと、を備え、前記パルス変調器は、前記フィードバック電圧および前記検出電圧に応じてアサートされるオフ信号を生成するオフ信号生成部と、前記補助巻線の一端の電圧に応じてアサートされるオン信号を生成するオン信号生成部と、を含み、前記オン信号がアサートされると前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、前記オフ信号がアサートされると前記スイッチングトランジスタのオフに対応するオフレベルに遷移するパルス信号を生成可能に構成され、前記オン信号生成部は、前記補助巻線の一端の電圧を所定のしきい値電圧と比較し、前記補助巻線の一端の電圧が前記しきい値電圧より低くなるとアサートされるボトム検出信号を生成するボトム検出コンパレータと、(i)前記ボトム検出信号が所定回数アサートされ、または(ii)前記スイッチングトランジスタがオフしてから所定の第1タイムアウト時間が経過し、または(iii)前記ボトム検出信号がアサートされた後、前記ボトム検出信号がアサートされない状態が、前記第1タイムアウト時間より短い第2タイムアウト時間持続したとき、前記オン信号をアサートするロジック部と、を含むことを特徴とする制御回路。

請求項11

ひとつの半導体基板上に一体集積化されることを特徴とする請求項1から10のいずれかに記載の制御回路。

請求項12

1次側に設けられた1次巻線、補助巻線と、2次側に設けられた2次巻線と、を有するトランスと、前記トランスの1次巻線と接続されるスイッチングトランジスタと、前記スイッチングトランジスタの経路上に設けられた検出抵抗と、アノードが前記2次巻線と接続される第1ダイオードと、一端が接地され、他端が前記第1ダイオードのカソードと接続された第1出力キャパシタと、アノードが前記補助巻線と接続される第2ダイオードと、一端が接地され、他端が前記第2ダイオードのカソードと接続された第2出力キャパシタと、前記第1出力キャパシタに生ずる出力電圧に応じたフィードバック電圧を生成するフィードバック回路と、前記検出抵抗に生ずる検出電圧、前記補助巻線の一端の電圧、前記フィードバック電圧にもとづき、前記スイッチングトランジスタをスイッチングする請求項1から11のいずれかに記載の制御回路と、を備えることを特徴とするDC/DCコンバータ。

請求項13

前記フィードバック回路は、前記出力電圧を分圧した電圧と所定の目標値の誤差がゼロとなるようにレベルが調節されるフィードバック信号を生成するシャントレギュレータと、その1次側の発光素子が前記フィードバック信号によって制御されるフォトカプラと、を含み、前記フォトカプラの2次側の受光素子に生ずる信号が、前記フィードバック電圧として前記制御回路に供給されることを特徴とする請求項12に記載のDC/DCコンバータ。

請求項14

商用交流電圧フィルタリングするフィルタと、前記フィルタの出力電圧を全波整流するダイオード整流回路と、前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、前記直流入力電圧を降圧し、負荷に供給する請求項12または13に記載のDC/DCコンバータと、を備えることを特徴とする電源装置

請求項15

負荷と、商用交流電圧をフィルタリングするフィルタと、前記フィルタの出力電圧を全波整流するダイオード整流回路と、前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、前記直流入力電圧を降圧し、前記負荷に供給する請求項12または13に記載のDC/DCコンバータと、を備えることを特徴とする電子機器

請求項16

商用交流電圧をフィルタリングするフィルタと、前記フィルタの出力電圧を全波整流するダイオード整流回路と、前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、前記直流入力電圧を降圧し、直流出力電圧を生成する請求項12または13に記載のDC/DCコンバータと、を備えることを特徴とする電源アダプタ

請求項17

DC/DCコンバータの制御方法であって、前記DC/DCコンバータは、1次側に設けられた1次巻線、補助巻線と、2次側に設けられた2次巻線と、を有するトランスと、前記1次巻線と接続されたスイッチングトランジスタと、前記スイッチングトランジスタの経路上に設けられた検出抵抗と、を備え、前記制御方法は、前記補助巻線の一端の電圧を所定のしきい値電圧と比較し、前記補助巻線の一端の電圧が前記しきい値電圧より低くなるとアサートされるボトム検出信号を生成するステップと、(i)前記スイッチングトランジスタがオフしてからあるセットマスク時間の経過後に、前記ボトム検出信号がアサートされ、または(ii)前記スイッチングトランジスタがオフしてから所定の第1タイムアウト時間が経過し、または(iii)前記ボトム検出信号がアサートされた後、前記ボトム検出信号がアサートされない状態が、前記第1タイムアウト時間より短い第2タイムアウト時間持続したとき、オン信号をアサートするステップと、前記検出抵抗に生ずる検出電圧および前記DC/DCコンバータの出力電圧に応じたフィードバック電圧に応じてアサートされるオフ信号を生成するステップと、前記オン信号がアサートされると前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、前記オフ信号がアサートされると前記スイッチングトランジスタのオフに対応するオフレベルに遷移するパルス信号を生成するステップと、前記パルス信号に応じて前記スイッチングトランジスタを駆動するステップと、を備えることを特徴とする制御方法。

請求項18

DC/DCコンバータの制御方法であって、前記DC/DCコンバータは、1次側に設けられた1次巻線、補助巻線と、2次側に設けられた2次巻線と、を有するトランスと、前記1次巻線と接続されたスイッチングトランジスタと、前記スイッチングトランジスタの経路上に設けられた検出抵抗と、を備え、前記制御方法は、前記補助巻線の一端の電圧を所定のしきい値電圧と比較し、前記補助巻線の一端の電圧が前記しきい値電圧より低くなるとアサートされるボトム検出信号を生成するステップと、(i)前記ボトム検出信号が所定回数アサートされ、または(ii)前記スイッチングトランジスタがオフしてから所定の第1タイムアウト時間が経過し、または(iii)前記ボトム検出信号がアサートされた後、前記ボトム検出信号がアサートされない状態が、前記第1タイムアウト時間より短い第2タイムアウト時間持続したとき、オン信号をアサートするステップと、前記検出抵抗に生ずる検出電圧および前記DC/DCコンバータの出力電圧に応じたフィードバック電圧に応じてアサートされるオフ信号を生成するステップと、前記オン信号がアサートされると前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、前記オフ信号がアサートされると前記スイッチングトランジスタのオフに対応するオフレベルに遷移するパルス信号を生成するステップと、前記パルス信号に応じて前記スイッチングトランジスタを駆動するステップと、を備えることを特徴とする制御方法。

技術分野

0001

本発明は、DC/DCコンバータに関する。

背景技術

0002

テレビ冷蔵庫をはじめとするさまざまな家電製品は、外部からの商用交流電力を受けて動作する。ラップトップ型コンピュータ携帯電話端末やPDA(Personal Digital Assistants)をはじめとする電子機器も、商用交流電力によって動作可能であり、あるいは商用交流電力によって、機器に内蔵の電池充電可能となっている。こうした家電製品や電子機器(以下、電子機器と総称する)には、商用交流電圧をAC/DC(交流直流)変換する電源装置インバータ)が内蔵され、あるいはインバータは、電子機器の外部の電源アダプタACアダプタ)に内蔵される。

0003

図1は、本発明者が検討したインバータを示す回路図である。インバータ1rは主としてヒューズ2、入力キャパシタCiフィルタ4、ダイオード整流回路6、平滑キャパシタCsおよびDC/DCコンバータ10rを備える。

0004

商用交流電圧VACは、ヒューズ2および入力キャパシタCiを介してフィルタ4に入力される。フィルタ4は、商用交流電圧VACのノイズを除去する。ダイオード整流回路6は、商用交流電圧VACを全波整流するダイオードブリッジ回路である。ダイオード整流回路6の出力電圧は、平滑キャパシタCsによって平滑化され、直流電圧VHに変換される。

0005

絶縁型のDC/DCコンバータ10rは、入力端子P1に直流電圧VHを受け、それを降圧して、目標値に安定化された出力電圧VOUT出力端子P2に接続される負荷(不図示)に供給する。

0006

DC/DCコンバータ10rは、制御回路100r、出力回路200、フィードバック回路210を備える。出力回路200は、トランスT1、第1ダイオードD1、第1出力キャパシタCM、スイッチングトランジスタM1、検出抵抗RSを含む。出力回路200のトポロジーは一般的なものであるため、説明を省略する。

0007

制御回路100rの出力端子(OUT端子)は、抵抗Rgを介してスイッチングトランジスタM1のゲートと接続される。制御回路100rがスイッチングトランジスタM1をスイッチングすることにより、入力電圧VHが降圧され、出力電圧VOUTが生成される。そして制御回路100rは、スイッチングトランジスタM1のスイッチングのデューティ比を調節することにより、出力電圧VOUTを目標値に安定化させるとともに、トランスT1の1次巻線W1に流れるコイル電流ILpを制御する。

0008

検出抵抗RSは、トランスT1の1次巻線W1およびスイッチングトランジスタM1と直列に設けられる。検出抵抗RSには、1次巻線W1およびスイッチングトランジスタM1に流れる電流ILpに比例した電圧降下検出電圧)Vcsが発生する。検出電圧Vcsは、制御回路100rの電流検出端子CS端子)に入力される。制御回路100rは、検出電圧Vcsにもとづいて、1次巻線W1に流れる電流ILpを制御する。

0009

フィードバック回路210は、出力電圧VOUTに応じたフィードバック電圧Vfbを生成し、制御回路100rのフィードバック端子FB端子)に供給する。フィードバック回路210は、シャントレギュレータ212およびフォトカプラ214を含む。シャントレギュレータ212は、誤差増幅器であり、出力電圧VOUTと所定の目標値の誤差がゼロとなるようにレベルが調節されるフィードバック信号S11を生成し、フォトカプラ214の発光ダイオードに供給する。フォトカプラ214のフォトトランジスタ(あるいはフォトトランジスタ)は、発光ダイオードからの光信号S12を、フィードバック信号S11に応じたフィードバック電圧Vfbに変換する。

0010

トランスT1の1次側には、1次巻線W1に加えて補助巻線W3が設けられる。補助巻線W3、第2ダイオードD2、第2出力キャパシタCvccは、第2のDC/DCコンバータを形成する。スイッチングトランジスタM1のスイッチングに応じて、第2出力キャパシタCvccには、直流電圧VCCが発生する。直流電圧VCCは、制御回路100rの電源端子VCC(VCC端子)に供給される。VCC端子と入力端子P1の間には、スタート抵抗Rstartが設けられる。起動時には、スタート抵抗Rstartを介してキャパシタCvssが充電され、制御回路100rに電源電圧Vccが供給される。

0011

制御回路100rは、いわゆるピーク電流モードのパルス変調器であり、具体的には、エッジブランキング回路102、パルス変調器110、駆動回路130を備える。

0012

スイッチングトランジスタM1がターンオンした直後、検出電圧Vcsは一時的に跳ね上がる。検出電圧Vcsの跳ね上がりによってスイッチングトランジスタM1がオフするのを防止するために、エッジブランキング回路102は、スイッチングトランジスタM1のターンオン直後マスク期間、検出電圧Vcsをマスクする。

0013

FB端子には、キャパシタCfbが外付けされ、また抵抗R11によってプルアップされる。フィードバック電圧Vfbは、抵抗R12、R13により分圧される。

0014

パルス変調器110は、フィードバック電圧Vfbに応じてデューティ比が調節されるパルス信号SPMを生成する。パルス変調器110は、スイッチングトランジスタM1に流れるコイル電流ILpに比例した検出電圧Vcsに応じて、スイッチングトランジスタM1をオフするタイミングを制御する。ドライバ104は、パルス信号SPMに応じてスイッチングトランジスタM1をスイッチングする。

0015

図1のパルス変調器110は、ピーク電流モードの変調器であり、エラーコンパレータ112、ロジック部116、オン信号生成部118を含む。エラーコンパレータ112は、分圧されたフィードバック電圧Vfb’と検出電圧Vcs’を比較し、検出電圧Vcs’がフィードバック電圧Vfb’に達するとアサートされるオフ信号SOFFを生成する。

0016

制御回路100rは、補助端子(ZT端子)を有する。補助巻線W3の一端の電圧Vaは、抵抗Rzt1、Rzt2によって分圧される。ZT端子には、分圧された電圧(以下、ZT電圧ともいう)Vztが入力される。

0017

オン信号生成部118は、補助巻線W3の一端の電圧Vaが所定のしきい値電圧Vth_ztより低くなったことを契機としてアサートされるオン信号SONを生成する。

0018

スイッチングトランジスタM1がオンの期間、トランスT1にエネルギーが蓄えられ、スイッチングトランジスタM1がオフの期間、トランスT1のエネルギーが放出される。スイッチングトランジスタM1がオフした直後、2次巻線W2に電流ILsが流れる期間、電圧Vaはある電圧レベルを維持する。トランスT1のエネルギーがゼロとなり、電流ILsがゼロとなると、電圧Vaは疑似共振によって振動する。オン信号生成部118は、振動によって電圧Vaがゼロ付近まで低下すると、トランスT1のエネルギーがゼロになったものと判定し、再度スイッチングトランジスタM1をオンするために、オン信号SONをアサートする。

0019

ロジック部116はSRフリップフロップであり、そのセット端子には、オン信号SONが入力され、そのリセット端子には、オフ信号SOFFが入力される。ロジック部116の出力(パルス変調信号という)SPMは、オン信号SONがアサートされるたびにスイッチングトランジスタM1のオンに対応するオンレベルハイレベル)に遷移し、オフ信号SOFFがアサートされるたびにスイッチングトランジスタM1のオフに対応するオフレベルローレベル)に遷移する。

0020

駆動回路130は、パルス信号SPMにもとづいて、スイッチングトランジスタM1をスイッチングする。

0021

図2は、図1の制御回路100rの動作を示す波形図である。時刻t1に、オフ信号SOFFがアサートされ、スイッチングトランジスタM1がオフする。スイッチングトランジスタM1がオフした後、トランスT1にエネルギーが残留している間、ZT端子のZT電圧Vztは一定レベルを持続する。トランスT1のエネルギーがゼロになると、1次巻線W1とキャパシタCdsを含む共振回路によって、1次巻線W1の両端間の電圧が振動し始め、補助巻線W3の両端間の電圧も振動する(時刻t2)。

0022

オン信号生成部118は、ZT電圧Vztを所定のしきい値電圧Vth_ztと比較し、Vzt<Vth_ztとなるたびにアサートされるボトム検出信号BOTTOM_DETを生成する。しきい値電圧Vth_ztにはヒステリシスが設定される。

0023

スイッチングトランジスタM1のスイッチング周波数の上限を設定するために、セットマスク時間τSETASKが測定される。セットマスク信号SET_MASKは、スイッチングトランジスタM1がオフしてからあるセットマスク時間τSETMASKが経過後にアサートされる(時刻t3)。セットマスク時間τSETMASK中のボトム検出信号BOTTOM_DETはマスク(無効化)される。

0024

セットマスク時間τSETMASK経過後にボトム検出信号BOTTOM_DETがアサートされると、オン信号生成部118はオン信号SONをアサートする(時刻t4)。

0025

オン信号SONがアサートされると、パルス信号SPMがオンレベルに遷移し、スイッチングトランジスタM1がオンする。スイッチングトランジスタM1がオンすると、コイル電流ILpが時間とともに増大し、それにともない検出電圧Vcs’が上昇する。検出電圧Vcs’がフィードバック電圧Vfb’に達すると、オフ信号SOFFがアサートされ、スイッチングトランジスタM1が再びオフする(時刻t5)。

0026

制御回路100rは以上の動作を繰り返す。なお、図1の制御回路100rの構成および動作を、公知技術として認定してはならない。

先行技術

0027

特開平9−098571号公報
特開平2−211055号公報

発明が解決しようとする課題

0028

図1のDC/DCコンバータ10rにおいて、時刻t2以降にZT電圧Vztが振動する際に、減衰する場合がある。図2には、一点鎖線でこのときの電圧Vztが示される。ZT電圧Vztがしきい値電圧Vth_ztより低い状態を維持すると、オン信号SONがアサートされず、スイッチングトランジスタM1を再度オンすることができなくなる。

0029

また、抵抗Rzt2がショートしたり、DC/DCコンバータ10rの出力端子が地絡した場合にも、ZT電圧Vztが0V付近となり、オン信号SONがアサートされない。

0030

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、DC/DCコンバータを補助巻線の電圧にもとづいて安定的に制御可能な制御回路の提供にある。

課題を解決するための手段

0031

本発明のある態様は、DC/DCコンバータの制御回路に関する。DC/DCコンバータは、1次側に設けられた1次巻線、補助巻線と、2次側に設けられた2次巻線と、を有するトランスと、1次巻線と接続されたスイッチングトランジスタと、スイッチングトランジスタの経路上に設けられた検出抵抗と、を備える。制御回路は、補助巻線の一端の電圧、検出抵抗に生ずる検出電圧およびDC/DCコンバータの出力電圧に応じたフィードバック電圧にもとづき、DC/DCコンバータの出力電圧が目標値に近づくようにデューティ比が調節されるパルス信号を生成するパルス変調器と、パルス信号にもとづいてスイッチングトランジスタをスイッチングするドライバと、を備える。パルス変調器は、フィードバック電圧および検出電圧に応じてアサートされるオフ信号を生成するオフ信号生成部と、補助巻線の一端の電圧に応じてアサートされるオン信号を生成するオン信号生成部と、を有する。パルス変調器は、オン信号がアサートされるとスイッチングトランジスタのオンに対応するオンレベルに遷移し、オフ信号がアサートされるとスイッチングトランジスタのオフに対応するオフレベルに遷移するパルス信号を生成可能に構成される。
オン信号生成部は、補助巻線の一端の電圧を所定のしきい値電圧と比較し、補助巻線の一端の電圧がしきい値電圧より低くなるとアサートされるボトム検出信号を生成するボトム検出コンパレータと、ボトム検出信号が所定の第1タイムアウト時間の間アサートされないとき、アサートされる第1タイムアウト信号を生成する第1タイムアウト回路と、ボトム検出信号が第1タイムアウト時間より短い所定の第2タイムアウト時間の間アサートされないとき、アサートされる第2タイムアウト信号を生成する第2タイムアウト回路と、ボトム検出信号、第1タイムアウト信号、第2タイムアウト信号にもとづき、オン信号を生成するロジック部と、を含む。

0032

この態様によると、補助巻線の一端の電圧が減衰せずに振動する場合には、ボトム検出信号に応じてスイッチングトランジスタをスイッチングし、補助巻線の一端の電圧が減衰振動する場合には、第2タイムアウト信号にもとづきスイッチングトランジスタをスイッチングし、補助巻線の一端の電圧が故障等により変化しない場合には、第1タイムアウト信号にもとづきスイッチングトランジスタをスイッチングすることができる。この態様の制御回路によれば、DC/DCコンバータを補助巻線の電圧にもとづいて安定的に動作させることができる。

0033

ロジック部は、スイッチングトランジスタのオフ状態において、ボトム検出信号がアサートされたか否かを判定するボトム判定部を含んでもよい。ボトム判定部によってボトム検出信号がアサートされたと判定されたとき、第2タイムアウト信号を有効化し、ボトム検出信号がアサートされないと判定されたとき、第2タイムアウト信号を無効化してもよい。
この態様によれば、ボトム判定部によって、補助巻線の一端の電圧が振動しているか、故障等により一定値を維持しているかを区別できる。

0034

ボトム判定部は、スイッチングトランジスタがオフするとネゲートされ、その後、ボトム検出信号がアサートされるとアサートされるボトム判定信号を生成してもよい。
ボトム判定信号は、ボトム検出信号がアサートされないときには、ネゲートされ続ける。

0035

ボトム判定部は、その入力端子にハイレベル電圧が入力され、そのクロック端子にボトム検出信号が入力され、そのリセット端子にスイッチングトランジスタのオン、オフを指示する信号が入力されたDフリップフロップを含んでもよい。

0036

オン信号生成部は、スイッチングトランジスタがオフしてからあるセットマスク時間経過後にアサートされるセットマスク信号を生成するセットマスク信号生成部をさらに含んでもよい。ロジック部は、ボトム検出信号、第1タイムアウト信号、第2タイムアウト信号のうち、セットマスク信号がアサートされた後に最も早くアサートされた信号にもとづき、オン信号をアサートしてもよい。

0037

オン信号生成部は、ボトム検出信号のアサートされた回数所定値に達するとアサートされるセット信号を生成するボトムカウントコントローラをさらに含んでもよい。ロジック部は、セット信号、第1タイムアウト信号、第2タイムアウト信号のうち、最も早くアサートされた信号にもとづき、オン信号をアサートしてもよい。

0038

オン信号生成部は、スイッチングトランジスタがオフしてから所定のマスク時間、ボトム検出信号をマスクするブランキング回路をさらに含んでもよい。

0039

オフ信号生成部は、DC/DCコンバータの出力電圧に応じたフィードバック電圧を、検出抵抗に生ずる検出電圧と比較し、比較結果に応じてアサートされるオフ信号を生成するエラーコンパレータを含んでもよい。

0040

本発明の別の態様もまた、制御回路である。この制御回路において、オン信号生成部は、補助巻線の一端の電圧を所定のしきい値電圧と比較し、補助巻線の一端の電圧がしきい値電圧より低くなるとアサートされるボトム検出信号を生成するボトム検出コンパレータと、(i)スイッチングトランジスタがオフしてからあるセットマスク時間の経過後に、ボトム検出信号がアサートされ、または(ii)スイッチングトランジスタがオフしてから所定の第1タイムアウト時間が経過し、または(iii)ボトム検出信号がアサートされてから、その後ボトム検出信号がアサートされない状態が、第1タイムアウト時間より短い第2タイムアウト時間持続したとき、オン信号をアサートするロジック部と、を含む。

0041

本発明のさらに別の態様もまた、制御回路である。この制御回路において、オン信号生成部は、補助巻線の一端の電圧を所定のしきい値電圧と比較し、補助巻線の一端の電圧がしきい値電圧より低くなるとアサートされるボトム検出信号を生成するボトム検出コンパレータと、(i)ボトム検出信号が所定回数アサートされ、または(ii)スイッチングトランジスタがオフしてから所定の第1タイムアウト時間が経過し、または(iii)ボトム検出信号がアサートされてから、その後ボトム検出信号がアサートされない状態が、第1タイムアウト時間より短い第2タイムアウト時間持続したとき、オン信号をアサートするロジック部と、を含む。

0042

これらの態様によると、補助巻線の一端の電圧が減衰せずに振動する場合には、ボトム検出信号に応じてスイッチングトランジスタをスイッチングし、補助巻線の一端の電圧が減衰振動する場合には、第2タイムアウト時間にもとづきスイッチングトランジスタをスイッチングし、補助巻線の一端の電圧が故障等により変化しない場合には、第1タイムアウト時間にもとづきスイッチングトランジスタをスイッチングすることができる。この態様の制御回路によれば、DC/DCコンバータを補助巻線の電圧にもとづいて安定的に動作させることができる。

0043

制御回路は、ひとつの半導体基板上に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
制御回路を1つのIC(IntegratedCircuit)として集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

0044

本発明の別の態様は、DC/DCコンバータに関する。DC/DCコンバータは、1次側に設けられた1次巻線、補助巻線と、2次側に設けられた2次巻線と、を有するトランスと、トランスの1次巻線と接続されるスイッチングトランジスタと、スイッチングトランジスタの経路上に設けられた検出抵抗と、アノードが2次巻線と接続される第1ダイオードと、一端が接地され、他端が第1ダイオードのカソードと接続された第1出力キャパシタと、アノードが補助巻線と接続される第2ダイオードと、一端が接地され、他端が第2ダイオードのカソードと接続された第2出力キャパシタと、第1出力キャパシタに生ずる出力電圧に応じたフィードバック電圧を生成するフィードバック回路と、検出抵抗に生ずる検出電圧、補助巻線の一端の電圧、フィードバック電圧にもとづき、スイッチングトランジスタをスイッチングする上述の制御回路と、を備えてもよい。

0045

フィードバック回路は、出力電圧を分圧した電圧と所定の目標値の誤差がゼロとなるようにレベルが調節されるフィードバック信号を生成するシャントレギュレータと、その1次側の発光素子がフィードバック信号によって制御されるフォトカプラと、を含み、フォトカプラの2次側の受光素子に生ずる信号が、フィードバック電圧として制御回路に供給されてもよい。

0046

本発明の別の態様は電源装置に関する。電源装置は、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のDC/DCコンバータと、を備えてもよい。

0047

本発明の別の態様は電子機器に関する。電子機器は、負荷と、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のDC/DCコンバータと、を備えてもよい。

0048

本発明の別の態様は電源アダプタに関する。電源アダプタは、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、直流出力電圧を生成するDC/DCコンバータと、を備えてもよい。

0049

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

発明の効果

0050

本発明のある態様によれば、DC/DCコンバータを補助巻線の電圧にもとづいて安定的に制御できる。

図面の簡単な説明

0051

本発明者が検討したインバータを示す回路図である。
図1の制御回路の動作を示す波形図である。
実施の形態に係る制御回路のオン信号生成部の構成を示す回路図である。
制御回路の動作を示すタイムチャートである。
インバータを備えるACアダプタを示す図である。
図6(a)、(b)は、インバータを備える電子機器を示す図である。
第1の変形例に係るオン信号生成部の構成を示す回路図である。

実施例

0052

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

0053

本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

0054

実施の形態に係るDC/DCコンバータの基本構成図1と同様である。DC/DCコンバータ10は、制御回路100、出力回路200、フィードバック回路210を備える。

0055

制御回路100は、ひとつの半導体基板上に一体集積化された機能ICである。パルス変調器110は、ピーク電流モードの変調器であり、補助巻線W3の一端の電圧Va、検出抵抗RSに生ずる検出電圧VcsおよびDC/DCコンバータ10の出力電圧VOUTに応じたフィードバック電圧Vfbにもとづき、DC/DCコンバータ10の出力電圧VOUTが目標値に近づくようにデューティ比が調節されるパルス信号SPMを生成する。

0056

駆動回路130は、パルス信号SPMにもとづいてスイッチングトランジスタM1をスイッチングする。駆動回路130は、プリドライバ132およびドライバ134を含む。

0057

パルス変調器110は、エラーコンパレータ(オフ信号生成部)112、オン信号生成部118、ロジック部116を備える。

0058

エラーコンパレータ112は、フィードバック電圧Vfbおよび検出電圧Vcsに応じてアサートされるオフ信号SOFFを生成する。具体的にはエラーコンパレータ112は、フィードバック電圧Vfb’を、検出電圧Vcs’と比較し、Vfb’<Vcs’となるとアサート(ハイレベル)されるオフ信号SOFFを生成する。

0059

オン信号生成部118は、補助巻線W3の一端の電圧Vaに応じてアサートされるオン信号SONを生成する。

0060

ロジック部116はSRフリップフロップであり、そのセット端子には、オン信号SONが入力され、そのリセット端子には、オフ信号SOFFが入力される。ロジック部116の出力(パルス変調信号という)SPMは、オン信号SONがアサートされるたびにスイッチングトランジスタM1のオンに対応するオンレベル(ハイレベル)に遷移し、オフ信号SOFFがアサートされるたびにスイッチングトランジスタM1のオフに対応するオフレベル(ローレベル)に遷移する。なおロジック部116は、SRフリップフロップ以外のロジック素子で構成してもよい。

0061

図3は、実施の形態に係る制御回路のオン信号生成部118の構成を示す回路図である。
オン信号生成部118は、主としてロジック部401、ボトム検出コンパレータ402、ZTブランキング回路403、ワンショット回路408を備える。

0062

ボトム検出コンパレータ402は、ZT電圧Vztを所定のしきい値電圧Vth_ztと比較し、ZT電圧Vztがしきい値電圧Vth_ztより低くなるとアサートされるボトム検出信号S31を生成する。

0063

スイッチングトランジスタM1がオフした直後、ZT電圧Vztは大きくスイングし、トランスT1にエネルギーが残留しているにもかかわらずボトムが誤検出される恐れがある。ボトムの誤検出を防止するために、ZTブランキング回路403が設けられる。ZTブランキング回路403は、スイッチングトランジスタM1がオフしてから所定のマスク時間、ボトム検出信号S31をマスクする。

0064

ブランキングタイマ406は、ドライバ134のNチャンネルMOSFETゲート信号NOUTがハイレベルに遷移してから、所定のマスク時間の間、ハイレベルとなるZTマスク信号S32を生成する。ANDゲート404は、ボトム検出信号S31とZTマスク信号S32の論理積をとることにより、ボトム検出信号S31をマスクする。

0065

ZTブランキング回路403から出力されるボトム検出信号S33は、スイッチングトランジスタM1がオフした後、ZT端子の電位Vztがボトム付近に低下するたびにアサートされる。

0066

ワンショット回路408は、ボトム検出信号S33がアサートされてから、所定時間、ハイレベルとなるボトム検出信号S34を生成する。

0067

第1タイムアウト回路412aは、ボトム検出信号S33がネゲートされた状態が所定の第1タイムアウト時間τ1(たとえば15μs)持続するとアサートされる第1タイムアウト信号S35を生成する。第1タイムアウト回路412aは、ボトム検出信号S33がアサートされるたびにリセットされ、ボトム検出信号S33がネゲートされる間、カウントアップする。カウント値が第1タイムアウト時間τ1に対応する値に達すると、第1タイムアウト信号S35がアサートされる。

0068

第2タイムアウト回路412bは、ボトム検出信号S33がネゲートされた状態が、所定の第2タイムアウト時間τ2持続するとアサートされる第2タイムアウト信号S36を生成する。第2タイムアウト時間τ2は、第1タイムアウト時間τ1よりも短く、たとえば5μs程度である。第2タイムアウト回路412bは、ボトム検出信号S33がアサートされるたびにリセットされ、ボトム検出信号S33がネゲートされる間、カウントアップする。カウント値が第2タイムアウト時間τ2に対応する値に達すると、第2タイムアウト信号S36がアサートされる。

0069

ロジック部401は、ボトム検出信号S34、第1タイムアウト信号S35、第2タイムアウト信号S36にもとづき、オン信号SONを生成する。

0070

ロジック部401は、ボトム判定部440を備える。ボトム判定部440は、スイッチングトランジスタM1のオフ状態において、ボトム検出信号S33がアサートされたか否か、言い換えれば、ZT電圧Vztが振動しているか否かを判定する。

0071

ボトム判定部440は、スイッチングトランジスタM1がオフするとネゲートされ、その後、ボトム検出信号S34がアサートされるとアサートされるボトム判定信号S37を生成する。たとえばボトム判定部440は、Dフリップフロップ442を含む。Dフリップフロップ442の入力端子にはハイレベル電圧が入力され、そのクロック端子にはボトム検出信号S34が入力され、そのリセット端子(反転論理)には、スイッチングトランジスタM1のオン、オフを指示する信号#NOUTが入力される。信号#NOUTは、信号NOUTをインバータ418により反転した信号である。信号NOUTがハイレベルに遷移するたびに、言い換えればスイッチングトランジスタM1がオフするたびに、Dフリップフロップ442はリセットされ、ボトム判定信号S37はローレベル(ネゲート)となる。またボトム検出信号S34がアサートされると、ボトム判定信号S37はハイレベル(アサート)となる。

0072

ANDゲート444は、ボトム判定信号S37とボトム検出信号S33の論理積をとり、ボトム判定信号S38を生成する。

0073

ANDゲート446は、第2タイムアウト信号S36をボトム判定信号S37によってマスクする。かくしてボトム検出信号S34がアサートされたと判定されたとき、第2タイムアウト信号S36が有効化され、ボトム検出信号S34がアサートされないと判定されたとき、第2タイムアウト信号S36が無効化される。

0074

セットマスク信号生成部430は、スイッチングトランジスタM1がオフしてからあるセットマスク時間τSETMASK経過後にアサート(ハイレベル)されるセットマスク信号S41を生成する。

0075

ロジック部401は、ボトム検出信号S34、第1タイムアウト信号S35、第2タイムアウト信号S36のうち、セットマスク信号S41がアサートされた後に最も早くアサートされた信号にもとづき、オン信号SONをアサートする。具体的には、ORゲート414は、ボトム検出信号S34、第1タイムアウト信号S35、第2タイムアウト信号S36の論理和を生成する。これは、3つの信号のうち、早くアサートされた信号を選択することに相当する。ANDゲート416は、ORゲート414の出力S40と、セットマスク信号S41の論理積をとり、オン信号SONを生成する。

0076

別の観点からみると、ロジック部401は、(i)スイッチングトランジスタM1がオフしてからあるセットマスク時間τSETMASKの経過後にボトム検出信号S34がアサートされ、または(ii)スイッチングトランジスタM1がオフしてから所定の第1タイムアウト時間τ1が経過し、または(iii)ボトム検出信号S34がアサートされてから、その後、ボトム検出信号S34がアサートされない状態が第2タイムアウト時間τ2持続したときに、オン信号SONをアサートする。

0077

以上が制御回路100の構成である。続いてその動作を説明する。図4は、制御回路100の動作を示すタイムチャートである。

0078

時刻t0〜t1は、起動時の動作を示す。時刻t0に制御回路100が起動する。起動直後、ZT電圧Vztは接地電圧を維持する。起動から第2タイムアウト時間τ2経過後に、第2タイムアウト信号S36がアサートされ、第1タイムアウト時間τ1経過後に、第1タイムアウト信号S35がアサートされる。起動直後は、ボトム検出信号S34がアサートされないため、ボトム判定信号S38はローレベルであり、第2タイムアウト信号S2は無効化される。第1タイムアウト時間τ1経過後の時刻t1に、第1タイムアウト信号S25がアサートされると、オン信号SONがアサートされ、スイッチングトランジスタM1がオンする。

0079

スイッチングトランジスタM1がオンすると、1次巻線W1の電流ILpが増大し、検出電圧Vcs’が上昇する。検出電圧Vcs’がフィードバック電圧Vfb’に達すると、オフ信号SOFFがアサートされ、スイッチング信号SOUTがローレベルとなり、スイッチングトランジスタM1が再度オフする(時刻t2)。

0080

時刻t2以降、スイッチングトランジスタM1のオフ期間において、ZT電圧Vztは、減衰しながら振動する。図4では、ボトム検出信号S34は3回、アサートされ、その後はローレベルとなる。3回目にボトム検出信号S34がアサートされてから第2タイムアウト時間τ2が経過すると第2タイムアウト信号S36がアサートされる。1回目のボトム検出信号S34によってボトム判定信号S37はアサートされているため、第2タイムアウト信号S36は有効となり、第2タイムアウト信号S36によってスイッチングトランジスタM1がオンされる。

0081

時刻t3以降は、DC/DCコンバータ10の出力端子の地絡、抵抗Rzt2のショートなどの故障が生じている。この場合、スイッチングトランジスタM1がオフした後、ZT電圧Vztは接地電圧(0V)を維持し、ボトム検出信号S34はアサートされない。スイッチングトランジスタM1がオフしてから、第2タイムアウト時間τ2経過後に第2タイムアウト信号S36がアサートされ、第1タイムアウト時間τ1経過後に第1タイムアウト信号S35がアサートされる。スイッチングトランジスタM1のオフした後、ボトム検出信号S34は一度もアサートされないため、ボトム判定信号S37はネゲートされており、したがって第2タイムアウト信号S36は無効化される。その結果、第1タイムアウト信号S35にもとづいてスイッチングトランジスタM1がオンされる。

0082

以上が制御回路100の動作である。
制御回路100によれば、補助巻線W3の一端の電圧Va、つまりZT電圧Vztが減衰せずに振動する場合には、ボトム検出信号S34に応じてスイッチングトランジスタM1がスイッチングされる。

0083

また、ZT電圧Vztが減衰振動する場合には、第2タイムアウト信号S36にもとづきスイッチングトランジスタM1がスイッチングされる。

0084

ZT電圧Vztが故障等により変化しない場合には、第1タイムアウト信号S35にもとづきスイッチングトランジスタM1がスイッチングされる。

0085

したがって制御回路によれば、DC/DCコンバータの状況に応じて、補助巻線W3の電圧Vaにもとづいて安定的に動作させることができる。

0086

制御回路100の利点は、以下の比較技術との対比によって明確となる。比較技術では、タイムアウト回路がひとつのみ設けられているものとする。この場合、タイムアウト時間を長く(たとえば15μs)設定すると、ZT電圧Vztが減衰振動する場合のスイッチング周波数と、ZT電圧Vztが減衰せずに振動する場合のスイッチング周波数との差が大きくなり、周波数変動にともなう出力電圧の変動や、音響ノイズの問題が生ずる。

0087

一方、比較技術においてタイムアウト時間を短く(たとえば5μs)設定すると、減衰振動と非減衰振動のときのスイッチング周波数の差は小さくなり、出力電圧の変動や音響ノイズを低減することができる。しかしながら、故障によりZT電圧Vztが接地電圧付近を維持する場合においても、高いスイッチング周波数が維持されるため、好ましくない。

0088

実施の形態に係る制御回路100によれば、2つのタイムアウト時間を設定し、DC/DCコンバータ10の状況に応じて、スイッチング周波数が自動的に最適に制御され、比較技術で生ずる問題を解決できる。

0089

続いて、DC/DCコンバータ10の用途を説明する。DC/DCコンバータ10を備えるインバータ1は、ACアダプタや電子機器の電源ブロックに好適に利用される。

0090

図5は、インバータ1を備えるACアダプタ800を示す図である。ACアダプタ800は、プラグ802、筐体804、コネクタ806を備える。プラグ802は、図示しないコンセントから商用交流電圧VACを受ける。インバータ1は、筐体804内に実装される。インバータ1により生成された直流出力電圧VOUTは、コネクタ806から電子機器810に供給される。電子機器810は、ノートPC、デジタルカメラデジタルビデオカメラ携帯電話携帯オーディオプレイヤなどが例示される。

0091

図6(a)、(b)は、インバータ1を備える電子機器900を示す図である。図6(a)、(b)の電子機器900はディスプレイ装置であるが、電子機器900の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機掃除機など、電源装置を内蔵する機器であればよい。
プラグ902、図示しないコンセントから商用交流電圧VACを受ける。インバータ1は、筐体804内に実装される。インバータ1により生成された直流出力電圧VOUTは、同じ筐体904内に搭載される、マイコン、DSP(Digital Signal Processor)、電源回路照明機器アナログ回路デジタル回路などの負荷に供給される。

0092

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

0093

(第1の変形例)
図7は、第1の変形例に係るオン信号生成部118aの構成を示す回路図である。オン信号生成部118aは、図3のオン信号生成部118のセットマスク信号生成部430に代えて、ボトムカウントコントローラ410を備える。

0094

ボトムカウントコントローラ410は、ボトム検出信号S34のアサートされた回数が所定値に達するとアサートされるセット信号S42を生成する。ORゲート414は、セット信号S42、第1タイムアウト信号S35、第2タイムアウト信号S36の論理和をとり、オン信号SONを生成する。すなわち、ロジック部401は、セット信号S42、第1タイムアウト信号S35、第2タイムアウト信号S36のうち最も早くアサートされた信号にもとづき、オン信号SONをアサートする。

0095

この変形例において、オン信号生成部118aは、(i)ボトム検出信号S34が所定回数アサートされ、または(ii)スイッチングトランジスタM1がオフしてから所定の第1タイムアウト時間τ1が経過し、または(iii)ボトム検出信号S34がアサートされてから、その後、ボトム検出信号S34がアサートされない状態が、第2タイムアウト時間τ2持続したとき、オン信号SONをアサートする。

0096

第1の変形例においても、実施の形態と同様の効果を得ることができる。

0097

(第2の変形例)
実施の形態では、シャントレギュレータ(誤差増幅器)212がトランスT1の2次側に設けられる場合を説明したが、この誤差増幅器は、1次側に設けてもよく、さらには制御回路100に内蔵してもよい。

0098

実施の形態で説明した回路は、各信号のアサートをハイレベル、ネゲートをローレベルに割り当てた正論理ハイアクティブ)系で構成されるが、それらを負論理系で構成してもよいし、正論理系と負論理系を組み合わせて構成してもよい。

0099

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

0100

P1…入力端子、CM…第1出力キャパシタ、Cvcc…第2出力キャパシタ、D1…第1ダイオード、D2…第2ダイオード、T1…トランス、W1…1次巻線、W2…2次巻線、W3…補助巻線、M1…スイッチングトランジスタ、RS…検出抵抗、4…フィルタ、6…ダイオード整流回路、Cs…平滑キャパシタ、10…DC/DCコンバータ、100…制御回路、210…フィードバック回路、212…シャントレギュレータ、214…フォトカプラ、110…パルス変調器、112…エラーコンパレータ、116…ロジック部、118…オン信号生成部、134…ドライバ、401…ロジック部、402…ボトム検出コンパレータ、410…ボトムカウントコントローラ、412a…第1タイムアウト回路、412b…第2タイムアウト回路、430…セットマスク信号生成部、440…ボトム判定部、442…Dフリップフロップ、810,900…電子機器。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • ローム株式会社の「 発光素子駆動装置」が 公開されました。( 2021/07/08)

    【課題・解決手段】スイッチング素子の制御端子と接続される第1外部端子と、前記スイッチング素子をオンオフ駆動する駆動信号を生成して前記第1外部端子から出力する駆動制御部と、を備え、前記駆動制御部は、コイ... 詳細

  • 三菱電機株式会社の「 特性補償回路」が 公開されました。( 2021/07/08)

    【課題】比較的簡単な構成で、スイッチング・レギュレータの出力電圧の変動を安定性良く抑制できる特性補償回路を得る。【解決手段】アンプ5は、アンプ入力電圧VFBと基準電圧Vrefとの差分値(Vref−VF... 詳細

  • 本田技研工業株式会社の「 電圧変換装置」が 公開されました。( 2021/07/08)

    【課題】DC/DCコンバータの降圧動作を適切に制御することができる電圧変換装置を提供する。【解決手段】電源の電圧を降圧して、該電源の電圧よりも低い電圧の低圧電源に出力するDC/DCコンバータと、前記D... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ