図面 (/)

技術 データ分散回路、周波数測定回路

出願人 ローム株式会社
発明者 星野聖彰
出願日 2012年9月7日 (7年6ヶ月経過) 出願番号 2012-196882
公開日 2014年3月20日 (6年0ヶ月経過) 公開番号 2014-053761
状態 特許登録済
技術分野 周波数測定,スペクトル分析 ディジタル回路網
主要キーワード 分散回路 ビート波形 分散入力 分散間隔 LSB変化 入出力応答 帰還データ Dフリップフロップ
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2014年3月20日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

後段に接続されるデジタルフィルタ回路ノイズを抑制する。

解決手段

データ分散回路は、入力データINが同一の連続データから微小値だけ変化したときに、その変化量を複数回に分散させて連続データに順次加えながら後段に出力する。例えば、入力データINが「8」から「7」に−1LSB変化したとき、16倍の入力データIN×16は「128」から「112」に−16LSB変化する。このとき、データ分散回路は、分散入力データIN’として、「112」を1回出力するのではなく、所定の分散間隔を空けながら「124」を4回出力する。

概要

背景

デジタルフィルタ回路ノイズ抑制技術に関連する従来技術の一例としては、特許文献1を挙げることができる。

また、周波数測定回路に関連する従来技術の一例としては、特許文献2〜特許文献5を挙げることができる。

概要

後段に接続されるデジタルフィルタ回路のノイズを抑制する。データ分散回路は、入力データINが同一の連続データから微小値だけ変化したときに、その変化量を複数回に分散させて連続データに順次加えながら後段に出力する。例えば、入力データINが「8」から「7」に−1LSB変化したとき、16倍の入力データIN×16は「128」から「112」に−16LSB変化する。このとき、データ分散回路は、分散入力データIN’として、「112」を1回出力するのではなく、所定の分散間隔を空けながら「124」を4回出力する。

目的

明細書中に開示されている種々の発明のうち、第1の発明は、本願の発明者により見出された上記の問題点に鑑み、後段に接続されるデジタルフィルタ回路のノイズを抑制することが可能なデータ分散回路を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

デジタルの入力データが同一の連続データから微小値だけ変化したときに、その変化量を複数回に分散させて前記連続データに順次加えながら後段に出力することを特徴とするデータ分散回路

請求項2

前記連続データを保持する連続データ保持部と、前記入力データの微小変化を検出する微小変化検出部と、前記連続データの連続回数を検出する連続回数検出部と、前記微小変化検出部及び前記連続回数検出部の各検出結果に基づいてデータ分散処理を制御する制御部と、前記制御部の指示に応じて前記入力データと前記連続データの一方を選択出力するセレクタ部と、前記セレクタ部の出力をゲイン倍する乗算部と、前記制御部の指示に応じて分散値を出力するデータ分散処理部と、前記乗算部の出力に前記分散値を加えて後段に出力する加算部と、を有することを特徴とする請求項1に記載のデータ分散回路。

請求項3

前記乗算部は、前記セレクタ部の出力を2m倍(ただしmは自然数)することを特徴とする請求項2に記載のデータ分散回路。

請求項4

前記制御部は、前記連続データの連続回数が所定値以上であり、前記入力データの微小変化が検出されており、前周期の前記入力データと保持された前記連続データが一致しており、かつ、前記データ分散処理部が停止状態であるときに、前記データ分散処理部を動作状態とすることを特徴とする請求項3に記載のデータ分散回路。

請求項5

前記データ分散処理部は、前記連続データの連続回数に応じて、前記分散値の大きさと分散回数を決定することを特徴とする請求項3または請求項4に記載のデータ分散回路。

請求項6

前記データ分散処理部は、前記連続データの連続回数に応じて、前記分散値の分散間隔を決定することを特徴とする請求項5に記載のデータ分散回路。

請求項7

前記データ分散処理部は、複数設けられており、一のデータ分散処理部が動作状態であるときに前記入力データの微小変化が検出された場合には、別のデータ分散処理部が並列的に動作状態とされることを特徴とすることを特徴とする請求項3〜請求項6のいずれかに記載のデータ分散回路。

請求項8

前記微小値は、±1LSBであることを特徴とする請求項1〜請求項7のいずれかに記載のデータ分散回路。

請求項9

請求項1〜請求項8のいずれかに記載のデータ分散回路と、前記データ分散回路の後段に設けられたデジタルフィルタ回路と、を有することを特徴とするデータ処理回路

請求項10

入力信号周波数に応じた入力データを生成する入力データ生成回路と、請求項1〜請求項8のいずれかに記載のデータ分散回路と、前記データ分散回路の後段に設けられたデジタルフィルタ回路と、を有することを特徴とする周波数測定回路

請求項11

前記入力データ生成回路は、第1入力信号と第2入力信号の差分周波数に応じた入力データを生成することを特徴とする請求項10に記載の周波数測定回路。

請求項12

請求項11に記載の周波数測定回路と、前記周波数測定回路の測定結果に応じた処理を行う処理装置と、を有することを特徴とする電子機器

請求項13

センサ信号を生成するセンサと、前記センサ信号をAD変換して入力データを生成するADコンバータと、請求項1〜請求項8のいずれかに記載のデータ分散回路と、前記データ分散回路の後段に設けられたデジタルフィルタ回路と、前記デジタルフィルタ回路の出力データに応じた処理を行う処理装置と、を有することを特徴とする電子機器。

請求項14

前記センサはマイクであり、前記処理装置は録音装置であることを特徴とする請求項13に記載の電子機器。

請求項15

複数の差分信号生成部と、第1入力信号と第2入力信号の一方が前記複数の差分信号生成部に対して各々異なる位相で入力されるように遅延を与える遅延部と、を有し、複数の差分信号から前記第1入力信号と前記第2入力信号の差分周波数に応じた出力信号を生成することを特徴とする周波数測定回路。

請求項16

前記差分信号生成部は、2m個(ただしmは自然数)設けられていることを特徴とする請求項15に記載の周波数測定回路。

請求項17

前記複数の差分信号の総和を取る加算部と、前記加算部の出力にフィルタ処理を施して前記出力信号を生成するフィルタ部と、を有することを特徴とする請求項15または請求項16に記載の周波数測定回路。

請求項18

前記複数の差分信号を巡回的に選択出力するセレクタ部と、前記セレクタ部の出力にフィルタ処理を施して前記出力信号を生成するフィルタ部と、を有することを特徴とする請求項15または請求項16に記載の周波数測定回路。

請求項19

前記複数の差分信号生成部は、それぞれ、前記第1入力信号がクロック信号として入力されて前記第2入力信号がデータ信号として入力されるDフリップフロップと、ゲート信号によって定まるゲート期間毎に前記Dフリップフロップの出力パルス数カウントしてカウント値を出力するカウンタ部と、を含むことを特徴とする請求項15〜請求項18のいずれかに記載の周波数測定回路。

請求項20

前記遅延部は、バッファインバータ、及び、Dフリップフロップの少なくとも一つを含むことを特徴とする請求項15〜請求項19のいずれかに記載の周波数測定回路。

請求項21

ゲート信号によって定まるゲート期間毎に入力信号のパルス数をカウントしてカウント値を出力する複数のカウンタ部と、前記入力信号が前記複数のカウンタ部に対して各々異なる位相で入力されるように遅延を与える遅延部と、を有し、複数のカウント値から前記入力信号の周波数に応じた出力信号を生成することを特徴とする周波数測定回路。

請求項22

前記カウンタ部は、2m個(ただしmは自然数)設けられていることを特徴とする請求項21に記載の周波数測定回路。

請求項23

前記複数のカウント値の総和を取る加算部と、前記加算部の出力にフィルタ処理を施して前記出力信号を生成するフィルタ部と、を有することを特徴とする請求項21または請求項22に記載の周波数測定回路。

請求項24

前記複数のカウント値を巡回的に選択出力するセレクタ部と、前記セレクタ部の出力にフィルタ処理を施して前記出力信号を生成するフィルタ部と、を有することを特徴とする請求項21または請求項22に記載の周波数測定回路。

請求項25

請求項15〜請求項24のいずれかに記載の周波数測定回路と、前記周波数測定回路の測定結果に応じた処理を行う処理装置と、を有することを特徴とする電子機器。

技術分野

0001

明細書中に開示されている種々の発明のうち、第1の発明は、データ分散回路に関するものであり、第2の発明は、周波数測定回路に関するものである。

背景技術

0002

デジタルフィルタ回路ノイズ抑制技術に関連する従来技術の一例としては、特許文献1を挙げることができる。

0003

また、周波数測定回路に関連する従来技術の一例としては、特許文献2〜特許文献5を挙げることができる。

先行技術

0004

特開2000−299622号公報
特開平6−326629号公報
特開2003−143006号公報
特開2012−5022号公報
特開2009−250807号公報

発明が解決しようとする課題

0005

特許文献1では、デジタルフィルタ回路の前後にゲイン調整回路を持たせることによって、微小データ入力時に発生するリミットサイクル発振を抑制している。しかしながら、デジタルフィルタ回路の前後では、同一データの処理に対応するゲイン調整タイミングが異なるので、ゲイン調整タイミングにおけるデータ変化が問題であった。

0006

特許文献2では、Dフリップフロップを用いて入力周波数f1と参照周波数f2との差分周波数foutを生成している。しかしながら、この従来方式では、差分周波数foutが低くなるので測定精度が上がらない(ノイズが発生する)という問題があり、差分周波数の高い検出精度が求められるアプリケーションには適用することが困難であった。

0007

特許文献3では、入力信号(例えばPLL[phase locked loop]出力信号)と基準クロック信号との差分周波数を有するビート波形信号を生成し、基準クロック信号をN分周した分周クロック信号とビート波形信号とを比較することにより、入力信号と基準クロック信号との差分周波数を測定している。しかしながら、この従来方式でも、特許文献2と同様に、ビート波形信号の出力周波数(入力信号と基準クロック信号との差分周波数)が低くなるので、測定精度が上がらないという問題があった。

0008

特許文献4では、2つの入力信号の位相差検出を高精度で行うために、一方の入力信号に対して遅延回路を挿入し、エッジ検出を行って位相差を検出している。しかしながら、この従来方式は、あくまで2つの入力信号の位相差を検出するものであって、差分周波数を測定するためのものではなかった。

0009

特許文献5では、カウンタローパスフィルタを用いて入力信号の周波数を測定するに際して、複数のカウンタを切り替えながら入力信号のパルス数カウントすることにより周波数の測定精度を高める構成が開示されている。しかしながら、この従来方式では、あくまで入力信号が一系統であるため、応答速度を上げるためにローパスフィルタのカットオフ周波数下げることができない場合には、たとえ複数のカウンタを用いたとしても、ローパスフィルタの出力信号にノイズが発生してしまうという問題があった。

0010

本明細書中に開示されている種々の発明のうち、第1の発明は、本願の発明者により見出された上記の問題点に鑑み、後段に接続されるデジタルフィルタ回路のノイズを抑制することが可能なデータ分散回路を提供することを目的とする。
<第2の目的>
また、本明細書中に開示されている種々の発明のうち、第2の発明は、本願の発明者により見出された上記の問題点に鑑み、入力信号の周波数を高精度に測定することが可能な周波数測定回路を提供することを目的とする。

課題を解決するための手段

0011

<第1の発明>
本明細書中に開示されている種々の発明のうち、第1の発明に係るデータ分散回路は、デジタルの入力データが同一の連続データから微小値だけ変化したときに、その変化量を複数回に分散させて前記連続データに順次加えながら後段に出力する構成(第1−1の構成)とされている。

0012

なお、上記第1−1の構成から成るデータ分散回路は、前記連続データを保持する連続データ保持部と、前記入力データの微小変化を検出する微小変化検出部と、前記連続データの連続回数を検出する連続回数検出部と、前記微小変化検出部及び前記連続回数検出部の各検出結果に基づいてデータ分散処理を制御する制御部と、前記制御部の指示に応じて前記入力データと前記連続データの一方を選択出力するセレクタ部と、前記セレクタ部の出力をゲイン倍する乗算部と、前記制御部の指示に応じて分散値を出力するデータ分散処理部と、前記乗算部の出力に前記分散値を加えて後段に出力する加算部と、を有する構成(第1−2の構成)にするとよい。

0013

また、上記第1−2の構成から成るデータ分散回路において、前記乗算部は、前記セレクタ部の出力を2m倍(ただしmは自然数)する構成(第1−3の構成)にするとよい。

0014

また、上記第1−3の構成から成るデータ分散回路において、前記制御部は、前記連続データの連続回数が所定値以上であって、前記入力データの微小変化が検出されており、前周期の前記入力データと保持された前記連続データが一致しており、かつ、前記データ分散処理部が停止状態であるときに、前記データ分散処理部を動作状態とする構成(第1−4の構成)にするとよい。

0015

また、上記第1−3または第1−4の構成から成るデータ分散回路において、前記データ分散処理部は、前記連続データの連続回数に応じて、前記分散値の大きさと分散回数を決定する構成(第1−5の構成)にするとよい。

0016

また、上記第1−5の構成から成るデータ分散回路において、前記データ分散処理部は前記連続データの連続回数に応じて、前記分散値の分散間隔を決定する構成(第1−6の構成)にするとよい。

0017

また、上記第1−3〜第1−6いずれかの構成から成るデータ分散回路において、前記データ分散処理部は、複数設けられており、一のデータ分散処理部が動作状態であるときに前記入力データの微小変化が検出された場合には、別のデータ分散処理部が並列的に動作状態とされる構成(第1−7の構成)にするとよい。

0018

また、上記第1−1〜第1−7いずれかの構成から成るデータ分散回路において、前記微小値は±1LSBである構成(第1−8の構成)にするとよい。

0019

また、第1の発明に係るデータ処理回路は、上記第1−1〜第1−8いずれかの構成から成るデータ分散回路と、前記データ分散回路の後段に設けられたデジタルフィルタ回路と、を有する構成(第1−9の構成)とされている。

0020

また、第1の発明に係る周波数測定回路は、入力信号の周波数に応じた入力データを生成する入力データ生成回路と、上記した第1−1〜第1−8いずれかの構成から成るデータ分散回路と、前記データ分散回路の後段に設けられたデジタルフィルタ回路とを有する構成(第1−10の構成)とされている。

0021

なお、上記第1−10の構成から成る周波数測定回路において、前記入力データ生成回路は、第1入力信号と第2入力信号の差分周波数に応じた入力データを生成する構成(第1−11の構成)にするとよい。

0022

また、第1の発明に係る電子機器は、上記第1−11の構成から成る周波数測定回路と、前記周波数測定回路の測定結果に応じた処理を行う処理装置と、を有する構成(第1−12の構成)とされている。

0023

また、第1の発明に係る電子機器は、センサ信号を生成するセンサと、前記センサ信号をAD変換して入力データを生成するADコンバータと、上記第1−1〜第1−8いずれかの構成から成るデータ分散回路と、前記データ分散回路の後段に設けられたデジタルフィルタ回路と、前記デジタルフィルタ回路の出力データに応じた処理を行う処理装置と、を有する構成(第1−13の構成)とされている。

0024

なお、上記第1−13の構成から成る電子機器において、前記センサはマイクであり、前記処理装置は録音装置である構成(第1−14の構成)にするとよい。

0025

<第2の発明>
また、本明細書中に開示されている種々の発明のうち、第2の発明に係る周波数測定回路は、複数の差分信号生成部と、第1入力信号と第2入力信号の一方が前記複数の差分信号生成部に対して各々異なる位相で入力されるように遅延を与える遅延部と、を有し、複数の差分信号から前記第1入力信号と前記第2入力信号の差分周波数に応じた出力信号を生成する構成(第2−1の構成)とされている。

0026

なお、上記第2−1の構成から成る周波数測定回路において、前記差分信号生成部は、2m個(ただしmは自然数)設けられている構成(第2−2の構成)にするとよい。

0027

また、上記第2−1または第2−2の構成から成る周波数測定回路は、前記複数の差分信号の総和を取る加算部と、前記加算部の出力にフィルタ処理を施して前記出力信号を生成するフィルタ部と、を有する構成(第2−3の構成)にするとよい。

0028

また、上記第2−1または第2−2の構成から成る周波数測定回路は、前記複数の差分信号を巡回的に選択出力するセレクタ部と、前記セレクタ部の出力にフィルタ処理を施して前記出力信号を生成するフィルタ部とを有する構成(第2−4の構成)にするとよい。

0029

また、上記第2−1〜第2−4いずれかの構成から成る周波数測定回路において、前記複数の差分信号生成部は、それぞれ、前記第1入力信号がクロック信号として入力されて前記第2入力信号がデータ信号として入力されるDフリップフロップと、ゲート信号によって定まるゲート期間毎に前記Dフリップフロップの出力パルス数をカウントしてカウント値を出力するカウンタ部と、を含む構成(第2−5の構成)にするとよい。

0030

また、上記第2−1〜第2−5いずれかの構成から成る周波数測定回路において、前記遅延部は、バッファインバータ、及び、Dフリップフロップの少なくとも一つを含む構成(第2−6の構成)にするとよい。

0031

また、第2の発明に係る周波数測定回路は、ゲート信号によって定まるゲート期間毎に入力信号のパルス数をカウントしてカウント値を出力する複数のカウンタ部と、前記入力信号が前記複数のカウンタ部に対して各々異なる位相で入力されるように遅延を与える遅延部と、を有し、複数のカウント値から前記入力信号の周波数に応じた出力信号を生成する構成(第2−7の構成)とされている。

0032

なお、上記第2−7の構成から成る周波数測定回路において、前記カウンタ部は、2m個(ただしmは自然数)設けられている構成(第2−8の構成)にするとよい。

0033

また、上記第2−7または第2−8の構成から成る周波数測定回路は、前記複数のカウント値の総和を取る加算部と、前記加算部の出力にフィルタ処理を施して前記出力信号を生成するフィルタ部と、を有する構成(第2−9の構成)にするとよい。

0034

また、上記第2−7または第2−8の構成から成る周波数測定回路は、前記複数のカウント値を巡回的に選択出力するセレクタ部と、前記セレクタ部の出力にフィルタ処理を施して前記出力信号を生成するフィルタ部と、を有する構成(第2−10の構成)にするとよい。

0035

また、第2の発明に係る電子機器は、上記第2−1〜第2−10いずれかの構成から成る周波数測定回路と、前記周波数測定回路の測定結果に応じた処理を行う処理装置と、を有する構成(第2−11の構成)とされている。

発明の効果

0036

第1の発明に係るデータ分散回路であれば、後段に接続されるデジタルフィルタ回路のノイズを抑制することが可能となる。

0037

また、第2の発明に係る周波数測定回路であれば、入力信号の周波数を高精度に測定することが可能となる。

図面の簡単な説明

0038

デジタルフィルタ回路の一構成例を示すブロック図
デジタルフィルタ回路100の第1動作例を示すタイミングチャート
デジタルフィルタ回路100の第2動作例を示すタイミングチャート
入力データの微小変化時におけるノイズ発生メカニズムを説明するためのタイミングチャート
データ処理回路の一構成例を示すブロック図
データ分散部210の一構成例を示すブロック図
データ分散処理の一例を示すタイミングチャート
データ分散処理部218−xの一構成例を示すブロック図
分散値出力処理の一例を示すタイミングチャート
データ分散処理テーブルの一例を示す図
分散間隔制御の一例を示す図
差分周波数測定回路への適用例を示すブロック図
周波数f2と標準偏差σとの相関
電子機器の第1構成例(リモコン)を示すブロック図
電子機器の第1構成例(リモコン)を示す外観図
電子機器の第2構成例(センシング機器)を示すブロック図
電子機器の第3構成例(オーディオ機器)を示すブロック図
差分周波数測定回路の第1構成例を示すブロック図
差分周波数(f1−f2)と標準偏差σとの相関図
メタステーブル対策の第1例を示す図
メタステーブル対策の第2例を示す図
差分周波数測定回路の第2構成例を示すブロック図
差分周波数測定回路の第3構成例を示すブロック図
差分周波数測定回路の第4構成例を示すブロック図
差分周波数測定回路の第5構成例を示すブロック図
差分周波数測定回路の第6構成例を示すブロック図
周波数測定回路への適用例を示すブロック図

実施例

0039

<デジタルフィルタ回路>
図1は、デジタルフィルタ回路の一構成例を示すブロック図である。本構成例のデジタルフィルタ回路100は、クロック信号CLK(周波数:fs)に同期して動作するIIR[infinite impulse response]フィルタ回路(カットオフ周波数:1.1×fs)であり、乗算部101と、加算部102と、遅延部103と、乗算部104と、を含む。

0040

乗算部101は、mビットの入力データINを2n倍(nビット左シフト)することにより、(m+n)ビットの乗算データS1を生成する。

0041

加算部102は、(m+n)ビットの乗算データS1と(m+n)ビットの帰還データS3とを足し合わせることにより、(m+n+1)ビットの加算データS2を生成する。

0042

遅延部103は、(m+n+1)ビットの加算データS2をクロック信号CLKの1周期分(=1/fs)だけ遅延させることにより、(m+n+1)ビットの出力データOUTを生成する。

0043

乗算部104は、(m+n+1)ビットの出力データOUTを1/2倍(1ビット右シフト)することにより、(m+n)ビットの帰還データS3を生成する。ただし、帰還データS3の小数点以下は切り捨てられる。

0044

図2は、デジタルフィルタ回路100の第1動作例(m=5、n=0)を示すタイミングチャートであり、上から順番に、クロック信号CLK、入力データIN、乗算データS1、加算データS2、出力データOUT、及び、帰還データS3が描写されている。

0045

初期状態では、OUT=[0]であり、S3=[0](=OUT[0]/2)である。また、n=0では、乗算部101のゲインが1倍(20倍)となるので、S1=INである。従って、IN=[7]であれば、S1=[7]となり、S2=[7](=S1[7]+S3[0])となる。

0046

クロック信号CLKにパルス立ち上がると、その立上りエッジに同期して直前の加算データS2が出力データOUTとして遅延出力される。従って、OUT=[7]となり、S3=[3](=OUT[7]/2)となる。このとき、IN=[8]であれば、S1=[8]となり、S2=[11](=S1[8]+S3[3])となる。

0047

クロック信号CLKに次のパルスが立ち上がると、その立上りエッジに同期して直前の加算データS2が出力データOUTとして遅延出力される。従って、OUT=[11]となり、S3=[5](=OUT[11]/2)となる。このとき、IN=[6]であればS1=[6]となり、S2=[11](=S1[6]+S3[5])となる。

0048

以降も、クロック信号CLKにパルスが立ち上がる毎に、上記と同様の動作が繰り返される。その結果、例えば、入力データINの平均値が[7]である場合には、出力データOUTの平均値が[14](=IN×2)に近付いていく。

0049

図3は、デジタルフィルタ回路100の第2動作例(m=5、n=4)を示すタイミングチャートであり、上から順番に、クロック信号CLK、入力データIN、乗算データS1、加算データS2、出力データOUT、及び、帰還データS3が描写されている。

0050

先と同じく、初期状態では、OUT=[0]であり、S3=[0](=OUT[0]/2)である。また、n=4では、乗算部101のゲインが16倍(24倍)となるので、S1=IN×16である。従って、IN=[7]であれば、S1=[112]となり、S2=[112](=S1[112]+S3[0])となる。

0051

クロック信号CLKにパルスが立ち上がると、その立上りエッジに同期して直前の加算データS2が出力データOUTとして遅延出力される。従って、OUT=[112]となり、S3=[56](=OUT[112]/2)となる。このとき、IN=[8]であれば、S1=[128]となり、S2=[184](=S1[128]+S3[56])となる。

0052

クロック信号CLKに次のパルスが立ち上がると、その立上りエッジに同期して直前の加算データS2が出力データOUTとして遅延出力される。従って、OUT=[184]となり、S3=[92](=OUT[184]/2)となる。このとき、IN=[6]であれば、S1=[96]となり、S2=[188](=S1[96]+S3[92])となる。

0053

以降も、クロック信号CLKにパルスが立ち上がる毎に、上記と同様の動作が繰り返される。その結果、例えば、入力データINの平均値が[7]である場合には、出力データOUTの平均値が[224](=IN×16×2)に近付いていく。

0054

このように、入力データINのビット数に対して出力データOUTのビット数を上げると、乗算部104で生じる丸め誤差(小数点以下の切り捨て)が小さくなるので、デジタルフィルタ回路100のフィルタ精度を高めることができる。しかしながら、入力データINのビット数に対して出力データOUTのビット数を上げると、入力データINの微小変化時にノイズが大きくなるという問題が判明した。

0055

図4は、入力データINの微小変化時におけるノイズ発生メカニズムを説明するためのタイミングチャートであり、上から順に、クロック信号CLK、入力データIN、及び、出力データOUTが描写されている。

0056

本図の例では、入力データINの平均値が「8」よりも僅かに小さく、入力データINがクロック信号CLKの複数周期に亘って「8」に維持された後、一周期だけ「7」に変化するという状態が繰り返されている。このように、入力データINが同一の連続データから微小値だけ変化するような状態に陥ると、入力データINが±1LSB変化しただけで、出力データOUTが数十LSB〜100LSB程度(16ビット出力時)も変化してしまい、これが大きなノイズ(20LSBrms以上)の原因となる。

0057

特に、デジタルフィルタ回路100が組み込まれるデータ処理回路の入出力応答速度を上げるために、デジタルフィルタ回路100のカットオフ周波数fcを低く設定することができない場合には、出力データOUTの変動がデジタルフィルタ回路100で平滑化しきれずにノイズとなって現れる。

0058

<データ処理回路>
図5は、上記の課題を解決し得るデータ処理回路の一構成例を示すブロック図である。本構成例のデータ処理回路200は、データ分散部210と、デジタルフィルタ部220と、を有する。

0059

データ分散部210は、クロック信号CLKの入力を受けて動作し、xビット(例えば5ビット)の入力データINが同一の連続データから微小値(±1LSB)だけ変化したときに、その変化量を複数回に分散させて連続データに順次加えながらyビット(例えば10ビット)の分散入力データIN’を生成し、これを後段のデジタルフィルタ部220に出力する。

0060

デジタルフィルタ部220は、クロック信号CLKの入力を受けて動作し、分散入力データIN’に所定のフィルタ処理を施してzビット(例えば16ビット)の出力データOUTを生成する。なお、デジタルフィルタ部220としては、例えば、図1のデジタルフィルタ回路100を用いることができる。

0061

<データ分散部>
図6はデータ分散部210の一構成例を示すブロック図である。本構成例のデータ分散部210は、連続データ保持部211と、微小変化検出部212と、連続回数検出部213と、制御部214と、セレクタ部215と、ORゲート部216と、乗算部217と、データ分散処理部218−x(図6の例では、x=1、2、3)と、加算部219a〜219cと、を含む。

0062

連続データ保持部211は、5ビットの入力データINを監視して、連続データ(=連続して入力される同一値の入力データIN)を保持する処理ブロックであり、入力遅延レジスタ211aと、一致判定部211bと、連続データレジスタ211cと、を含む。

0063

入力遅延レジスタ211aは、クロック信号CLKのパルス毎に、入力データINを5ビットのレジスタ値in_dlyとして新たに保持する一方、それまで保持していたレジスタ値in_dly(前周期の入力データINに相当)を出力する。

0064

一致判定部211bは、入力データINとレジスタ値in_dlyが一致しているか否かを判定する。

0065

連続データレジスタ211cは、入力データINとレジスタ値in_dlyが一致しているときに、入力データINを5ビットのレジスタ値main_data(連続データに相当)として保持する。

0066

微小変化検出部212は、入力データINを監視して、微小変化が生じたか否かを表すレジスタ値in_nearと、微小変化の正負極性を示すレジスタ値pnmを出力する。なお、レジスタ値in_nearは、入力データINが(in_dly+1)または(in_dly−1)と一致しているときに「1:真値(微小変化あり)」とし、いずれとも一致していないときに「0:値(微小変化なし)」とすればよい。また、レジスタ値pnmは、入力データINが(in_dly+1)と一致しているときに「1:真値(正極性)」とし、一致していないときに「0:偽値(負極性)」とすれば足りる。

0067

連続回数検出部213は、一致判定部211bの判定結果を監視して、連続データの連続回数(入力データINとレジスタ値in_dlyが何回連続して一致していると判定されたか)を検出し、その検出結果を10ビットのレジスタ値(cnt_same)として保持する。

0068

制御部214は、微小変化検出部212及び連続回数検出部213の各検出結果に基づいてデータ分散処理部218−xの起動制御を行う。より具体的に述べると、制御部214は、連続データの連続回数が所定値以上(例えばcnt_same≧16)であり、入力データINの微小変化が検出(in_near=1)されており、レジスタ値in_dly(前周期の入力データINに相当)とレジスタ値main_data(連続データに相当)が一致しており、かつ、データ分散処理部218−xが停止状態(ax=0)であるときに、停止状態のデータ分散処理部218−xを適宜動作状態とするように、ロード信号LDxを生成する。

0069

なお、入力データINの微小変化が生じたときに、データ分散処理部218−xが全て停止状態(a1=a2=a3=0)である場合、制御部214は、ロード信号LD1にパルスを立ち上げてデータ分散処理部218−1を動作状態とする。

0070

一方、入力データINの微小変化が生じたときに、データ分散処理部218−1が既に動作状態(a1=1)であって、データ分散処理部218−2及び218−3が共に停止状態(a2=a3=0)である場合、制御部214は、ロード信号LD2にパルスを立ち上げてデータ分散処理部218−2を動作状態とする。

0071

また、入力データINの微小変化が生じたときに、データ分散処理部218−1及び218−2が既に動作状態(a1=a2=1)であって、データ分散処理部218−3のみが停止状態(a3=0)である場合、制御部214は、ロード信号LD3にパルスを立ち上げてデータ分散処理部218−3を動作状態とする。

0072

このように、制御部214は、データ分散処理部218−xが動作状態であるか停止状態であるかを個別に監視しており、一のデータ分散処理部が動作状態であるときに入力データINの微小変化が検出された場合には、それまで停止状態であった別のデータ分散処理部を並列的に動作状態とする。

0073

なお、入力データINの微小変化が生じたときに、データ分散処理部218−xが全て動作状態(a1=a2=a3=1)である場合、制御部214は、ロード信号LD1〜LD3のいずれにもパルスを立ち上げない。その結果、選択信号MUXにパルスが立ち上がらず、セレクタ215は、入力データINをスルー出力する状態に維持される。

0074

セレクタ部215は、選択信号MUXがローレベルであるときに入力データINを選択出力し、選択信号MUXがハイレベルであるときにレジスタ値main_data(連続データに相当)を選択出力する。すなわち、セレクタ部215は、ロード信号LDxに応じてデータ分散処理部218−xが起動される度に、入力データINをスルー出力する状態から、レジスタ値main_dataを出力する状態に切り替わる。

0075

ORゲート部216は、ロード信号LD1〜LD3の論理和演算を行うことにより選択信号MUXを生成する。従って、選択信号MUXは、ロード信号LD1〜LD3の少なくとも一つがハイレベルであるときにハイレベルとなり、ロード信号LD1〜LD3が全てローレベルであるときにローレベルとなる。

0076

乗算部217は、セレクタ部215の5ビット出力をゲイン倍(本構成例では、16倍(=24倍))することにより9ビット出力を行う。ただし、乗算部217のゲインは、上記に限定されるものではなく、任意のゲイン(5倍や7.5倍など)を設定することが可能である。例えば、乗算部217のゲインを16倍に設定した場合には、16倍の入力データIN×16に生じる微小変化(±16LSB)を±1LSB×16回に分散して出力すればよく、乗算部217のゲインを5倍に設定した場合には、5倍の入力データIN×5に生じる微小変化(±5LSB)を±1LSB×5回に分散して出力すればよい。なお、乗算部217のゲインを小数倍(例えば7.5倍)に設定した場合には、回路はやや複雑になるものの、入力信号INの微小変化が生じる毎に分散回数を変化させて対応することができる。具体的に述べると、7.5倍の入力データIN×7.5に生じる微小変化(±7.5LSB)を±1LSB×7回に分散して出力した後、再び同一の微小変化(±7.5LSB)が生じたときには、±1LSB×8回に分散して出力すればよい。

0077

データ分散処理部218−xは、制御部214から入力されるロード信号LDxに応じて5ビットの分散値dxを出力する。その際、データ分散処理部218−xは、連続データの連続回数(cnt_same)に応じて、分散値dxの大きさ、分散回数、及び、分散間隔を決定する。なお、データ分散処理部218−xの構成や動作については、後ほど詳細に説明する。

0078

加算部219a〜219cは、乗算部217の9ビット出力に分散値dxを加えて10ビットの分散入力データIN’を生成し、これを後段に出力する。

0079

図7はデータ分散処理の一例を示すタイミングチャートであり、上から順に、クロック信号CLK、入力データIN、16倍の入力データIN×16、分散入力データIN’、及び、出力データOUTが描写されている。本図の例では、先出の図4と同様、入力データINの平均値が「8」よりも僅かに小さく、入力データINがクロック信号CLKの複数周期に亘って「8」に維持された後、一周期だけ「7」に変化するという状態が繰り返されている。

0080

ここで、データ分散部210は、入力データINが同一の連続データから微小値だけ変化したときに、その変化量を複数回に分散させて連続データに順次加えながら後段に出力する。例えば、入力データINが「8」から「7」に−1LSB変化したとき、16倍の入力データIN×16は「128」から「112」に−16LSB変化する。このとき、データ分散部210は、分散入力データIN’として、「112」を1回出力するのではなく、所定の分散間隔を空けながら「124」を4回出力する。

0081

すなわち、データ分散部210は、入力データINに−1LSBの微小変化が生じたことを検出したときに、16倍の入力データIN×16に生じる変化量(−16LSB)を4回に分割した分散値dx(=−4LSB)を生成し、これを16倍の連続データ「128」に順次加えながら、分散入力データIN’として後段に出力する。

0082

このようなデータ分散処理を行うことにより、後段に設けられたデジタルフィルタ部220の出力データOUTが安定化する。従って、デジタルフィルタ部220のカットオフ周波数fcを不要に引き下げることなく、出力データOUTのノイズ量を減少させることができるので、データ処理回路200の入出力応答速度を上げることが可能となる。

0083

図8は、データ分散処理部218−xの一構成例を示すブロック図である。本構成例のデータ分散処理部218−xは、レジスタ218a〜218eを含む。

0084

レジスタ218aは、3ビットのレジスタ値shiftを格納する。レジスタ値shftは、分散値dxの大きさを定めるレジスタ値である。分散値dxは、16倍の入力データIN×16に生じる変化量(−16LSB)をレジスタ値shiftに応じたシフト量だけ右シフトさせることにより生成される。例えば、レジスタ値shiftが「2」である場合、分散値dxは、−16LSBを2ビット右シフトさせた値、すなわち、−4LSB(=−16LSB/4)となる。

0085

レジスタ218bは、7ビットのレジスタ値DCNT_MAXを格納する。レジスタ値DCNT_MAXは、レジスタ値dcnt_aの初期値(分散値dxの分散間隔に相当)を定めるレジスタ値である。レジスタ値DCNT_MAXが大きいほど、分散値dxの分散間隔は長くなる。

0086

レジスタ218cは、7ビットのレジスタ値dcnt_aを格納する。レジスタ値dcnt_aは、クロック信号CLKのパルス毎に1つずつデクリメントされるダウンカウンタのカウント値である。また、レジスタ値dcnt_aは、レジスタ値dcnt_bのデクリメント毎に、レジスタ値DCNT_MAXで定められた初期値にリセットされる。

0087

レジスタ218dは、5ビットのレジスタ値dcnt_bを格納する。レジスタ値dcnt_bは、レジスタ値dcnt_aが0となるタイミングで1つデクリメントされるダウンカウンタのカウント値である。なお、レジスタ値dcnt_bの初期値は、分散値dxの分散回数に相当する。

0088

レジスタ218eは、1ビットのレジスタ値pnmを格納する。レジスタ値pnmは、入力データINに生じた微小変化の正負極性を示すレジスタ値であり、微小変化検出部212から入力される。

0089

図9は、分散値出力処理の一例を示すタイミングチャートであり、上から順番に、クロック信号CLK、ロード入力load(ロード信号LDxに相当)、レジスタ値shift、レジスタ値DCNT_MAX、レジスタ値dcnt_b、レジスタ値dcnt_a、レジスタ値pnm、アクティブ出力active(アクティブ信号axに相当)、及び、分散出力diff_out(分散値dxに相当)が描写されている。

0090

ロード入力loadにパルスが立ち上がると、連続データの連続回数(cut_same)に応じて、レジスタ値shift、レジスタ値DCNT_MAX、及び、レジスタ値dcnt_bがセットされると共に、入力データINに生じた微小変化の正負極性に応じて、レジスタ値pnmがセットされる。

0091

図9の例では、レジスタ値shiftが2であり、レジスタ値pnmが0(負極性)であることから、分散値dxは、−16LSBを2ビット右シフトさせた値、すなわち、−4LSB(=−16LSB/4)となる。

0092

その後、クロック信号CLKのパルス毎に、レジスタ値dcnt_aが1つずつデクリメントされる。そして、レジスタ値dcnt_aが1となる毎に、分散値dxとして−4LSBの出力が行われる。その余のタイミングでは、分散値dxとして0が出力される。

0093

また、レジスタ値dcnt_aが0となるタイミングで、レジスタ値dcnt_bが1つデクリメントされ、レジスタ値dcnt_aが初期値(=DCNT_MAX)にリセットされる。なお、レジスタ値dcnt_aのリセット動作(延いては分散値dxの出力処理)は、レジスタ値dcnt_bが0となるまで繰り返される。

0094

図9の例では、レジスタ値DCNT_MAXが6であり、レジスタ値dcnt_bの初期値が4であることから、分散値dxの出力処理は、クロック信号CLKの6パルス毎に1回ずつ、合計4回実施されることになる。

0095

このように、分散値dxの大きさ(−4LSB)と出力回数(4回)は、分散すべき変化量(−16LSB)と、分散値dxの合計量(−4LSB×4回)とが等しくなるように設定される。

0096

なお、ロード入力loadにパルスが立ち上がってから、レジスタ値dcnt_bが0となるまでの間、アクティブ出力activeがハイレベル(ax=1)とされる。これにより、制御部214は、データ分散処理部218−xが動作状態であるか停止状態であるかを判断することが可能となる。

0097

図10は、データ分散処理テーブルの一例を示す図である。このデータ分散処理テーブルは、連続回数cnt_sameと、レジスタ値dcnt_b、レジスタ値shift、及び、分散出力diff_outとの相関関係を示すものであり、データ分散処理部218−xに実装されている。

0098

例えば、cnt_same=16CLKである場合には、dcnt_b=2、shift=1にセットされ、diff_out=±8LSBとなる。すなわち、±16LSBの変化量が±8LSB×2回に分散して出力される。

0099

また、cnt_same=32CLKである場合には、dcnt_b=4、shift=2にセットされ、diff_out=±4LSBとなる。すなわち、±16LSBの変化量が±4LSB×4回に分散して出力される。

0100

また、cnt_same=64CLKである場合には、dcnt_b=8、shift=3にセットされ、diff_out=±2LSBとなる。すなわち、±16LSBの変化量が±2LSB×8回に分散して出力される。

0101

また、cnt_same=128CLKである場合には、dcnt_b=16、shift=4にセットされ、diff_out=±1LSBとなる。すなわち、±16LSBの変化量が±1LSB×16回に分散して出力される。

0102

上記したように、データ分散処理部218−xは、連続データの連続回数(cnt_same)が大きいほど、分散値dxを小さくして分散回数を増やす。このような構成とすることにより、出力データOUTの変動を適切に抑制することが可能となる。

0103

図11は、分散間隔制御の一例を示す図である。データ分散処理部218−xは、分散値dxの分散回数を変化させることなく、連続データの連続回数(cnt_same)に比例して、分散値dxの分散間隔(レジスタ値DCNT_MAX)を長くセットする機能も備えている。

0104

例えば、cnt_same=16CLKとcnt_same=24CLKとを比較した場合、分散回数はいずれも2回で変わらないが、分散間隔はTaからTbに延長されている。このような構成とすることにより、連続データの入力期間中に分散値dxを均等分散することができるので、出力データOUTの変動を適切に抑制することが可能となる。また、cnt_same=16CLKとcnt_same=32CLKとを比較した場合には、分散回数が2回から4回に増えるので、分散間隔はいずれもTaとなる。

0105

なお、入力データINの微小変化が一定間隔出現する場合には、データ分散処理部218−xを1つ設けておけば足りると考えられる。一方、入力データINの微小変化が不定期で出現する場合には、一のデータ分散処理部218−xがデータ分散処理を行っている途中に次の微小変化が生じ得ることに鑑み、データ分散処理部218−xを複数設けておくことが望ましい。

0106

<差分周波数測定回路への適用例>
図12は、差分周波数測定回路への適用例を示すブロック図である。本適用例の差分周波数測定回路300は、カウンタ部310及び320と、減算部330と、データ分散部340と、ローパスフィルタ部350と、を有する。

0107

カウンタ部310は、ゲート信号Sg(周波数:fg)によって定まるゲート期間Tg(=1/fg)毎に、入力信号IN1(周波数:f1)のパルス数をカウントしてカウント値D1を出力する。

0108

カウンタ部320は、上記のゲート期間Tg毎に、入力信号IN2(周波数:f2)のパルス数をカウントしてカウント値D2を出力する。

0109

減算部330は、カウント値D1からカウント値D2を差し引いて差分カウント値を生成し、これを入力データINとして出力する。

0110

上記のカウンタ部310及び320と減算部330は、入力信号IN1及びIN2の差分周波数に応じた入力データINを生成する入力データ生成回路として機能する。なお、単一の入力信号を周波数測定の対象とする場合には、入力データ生成回路としてカウンタ部を一つだけ設ければよい。

0111

データ分散部340は、入力データINが同一の連続データから微小値(±1LSB)だけ変化したときに、その変化量を複数回に分散させて連続データに順次加えながら分散入力データIN’を生成し、これを後段のローパスフィルタ部340に出力する。なお、データ分散部340の構成及び動作は、先述のデータ分散部210と同一であるため、重複した説明は割愛する。

0112

ローパスフィルタ部350は、上記のゲート期間Tg毎に得られる一連の分散入力データIN’にローパスフィルタ処理(カットオフ周波数:fc)を施して、出力データOUTを生成するデジタルフィルタ回路である。ローパスフィルタ部350としては、例えば図1のデジタルフィルタ回路100を用いることができる。

0113

上記構成から成る周波数測定回路300では、カウンタ部310及び320として、比較的短いゲート期間Tg(1s以下)で入力信号IN1及びIN2のパルス数をカウントする方式のカウンタ部(いわゆる短ゲートタイムカウンタ部)が用いられている。このような方式を採用したカウンタ部310及び320からゲート期間Tg毎に出力される一連のカウント値D1及びD2は、ある種のパルス列として振る舞い、入力信号IN1及びIN2の周波数変化に応じて各々の頻度粗密)が変化する。

0114

入力信号IN1及びIN2の差分周波数に関する情報は、パルス列として振る舞う入力データIN(延いては、分散入力データIN’)の周波数スペクトルの低域成分に存在する。従って、ローパスフィルタ部350を用いて、分散入力データIN’から低域成分を抽出する(量子化誤差に起因する高調波成分を除去する)ことにより、入力信号IN1及びIN2の差分周波数に関する情報を抽出(復調)し、これを出力データOUTとして出力することができる。

0115

図13は、入力信号IN2の周波数f2と出力データOUT(16ビット:−32768〜+32767)の標準偏差σとの相関図である。図中の実線は入力データINのデータ分散処理ありの挙動を示しており、図中の破線は入力データINのデータ分散処理なしの挙動を示している。なお、出力データOUTの揺れ具合(ノイズ量)は、その標準偏差σを指標として評価することが可能である。

0116

また、図13では、入力信号IN1の周波数f1を160kHzに固定した上で、入力信号IN2の周波数f2を160kHz近傍でスイープしながら、各周波数において約300ms毎に出力信号OUTを10回ずつ測定し、各10回の測定結果に基づいて標準偏差σを算出した結果が描写されている。

0117

その結果、入力データINのデータ分散処理なし(破線)では、特定の周波数で出力データOUTのノイズが増大していた。具体的に述べると、周波数f2を160kHzに設定した状態では、標準偏差σが5LSBrms以下であるのに対して、周波数f2を160.02kHzに設定した状態では、標準偏差σが25LSBrmsまで増大していた。

0118

このように特定の周波数で生じるノイズ増大は、入力データINの平均値が整数(例えば「8」)よりも僅かに小さくなると、先出の図4で示したように、入力データINがクロック信号CLKの複数周期に亘って「8」に維持された後、一周期だけ「7」に微小変化するという状態が繰り返されることに起因する。

0119

一方、入力データINのデータ分散処理あり(実線)では、周波数f2を160.02kHzに設定した状態であっても、標準偏差σがほぼ8LSBrmsまで低下することが確認された。従って、本適用例の周波数測定回路300であれば、入力信号IN1及びIN2の差分周波数を精度良く測定することが可能となる。

0120

<電子機器への適用例>
図14及び図15は、それぞれ周波数測定回路が搭載される電子機器の第1構成例(リモコン)を示すブロック図及び外観図である。本構成例のリモコン400は、その内部にMEMS[micro electro mechanical systems]モーションセンサ410及び420と、差分周波数測定IC430と、マイコン440と、を有する。

0121

MEMSモーションセンサ410及び420は、それぞれ、リモコン400に設けられたボタン動き押し具合)に応じて、互いに異なる出力特性感受性)を持って周波数が変化する入力信号IN1及びIN2を生成する。例えば、或るボタンが押下されたときに、MEMSモーションセンサ410は、ボタンの動きに対して入力信号IN1の周波数を比較的緩慢に変化させる一方、MEMSモーションセンサ420は、ボタンの動きに対して入力信号IN2の周波数を比較的急峻に変化させる。その結果、入力信号IN1及びIN2の差分周波数は、ボタンの動きに応じて変化することになる。

0122

差分周波数測定IC430は、先の周波数測定回路300を集積化して成り、入力信号IN1及びIN2の差分周波数に応じた出力データOUTを生成するモノリシック半導体装置である。なお、周波数測定回路300を半導体装置として実現するのではなく、市販のディスクリート部品を用いて組み立てることも可能である。

0123

マイコン440は、出力データOUTに応じた演算処理を行い、ボタンが押されているか否かをデジタル的に検出するだけでなく、ボタンがどの程度の力で押されているかをアナログ的に検出する。

0124

本構成例のリモコン400であれば、例えば、ボタンを強く押下したときには第1の処理を行う一方、ボタンを弱く押下したときには第2の処理を行うというように、単一のボタンに複数の機能を持たせることができるので、リモコン400の多機能化と小型化を両立することが可能となる。

0125

図16は、電子機器の第2構成例(センシング機器)を示すブロック図である。第2構成例の電子機器500は、センサ510と、ADコンバータ520と、データ分散回路530と、デジタルフィルタ回路540と、マイコン550と、を有する。

0126

センサ510は、アナログのセンサ信号Daを生成する。センサ510としては、光センサ温度センサ、モーションセンサなど、いかなるセンサを用いても構わない。

0127

ADコンバータ520は、アナログのセンサ信号DaをAD変換してデジタルの入力データINを生成する。

0128

データ分散回路530は、入力データINが同一の連続データから微小値だけ変化したときに、その変化量を複数回に分散させて連続データに順次加えながら分散入力データIN’を生成し、これを後段のデジタルフィルタ回路540に出力する。なお、データ分散回路530の構成及び動作は、先のデータ分散部210と同一であるため、重複した説明は割愛する。

0129

デジタルフィルタ回路540は、分散入力データIN’に所定のフィルタ処理を施して出力データOUTを生成する。なお、デジタルフィルタ回路540としては、例えば、図1のデジタルフィルタ回路100を用いることができる。

0130

マイコン550は、出力データOUTに応じた処理を行う処理装置である。なお、処理装置としては、マイコン550に限らず、DSP[digital signal processor]やFPGA[field-programmable gate array]、或いは、パソコンなどを用いることもできる。

0131

このように、データ分散回路530は、リモコンだけでなく、様々なセンシング機器にも適用することが可能である。

0132

図17は、電子機器の第3構成例(オーディオ機器)を示すブロック図である。本構成例の電子機器500は、先の第2構成例とほぼ同様の構成であり、センサ510に代えてマイク560を有し、マイコン550に代えて録音装置570を有する。このように、データ分散回路530は、オーディオ機器にも適用することが可能である。

0133

<差分周波数測定回路>
図18は、差分周波数測定回路の第1構成例を示すブロック図である。本構成例の差分周波数測定回路600は、入力信号IN1(周波数:f1)と入力信号IN2(周波数:f2<f1)との差分周波数(f1−f2)に応じた出力信号OUTを生成する回路であり、差分信号生成部610−X(ただしX=1、2、…、x)と、加算部620と、ローパスフィルタ部630と、遅延部640−Y(ただしY=1、2、…、y(=x−1))と、を有する。

0134

差分信号生成部610−Xは、入力信号IN1及びIN2の差分周波数(f1−f2)に応じたnビットの差分データBXを生成する回路ブロックであり、Dフリップフロップ611−Xと、カウンタ部612−Xと、を含む。なお、差分信号生成部610−Xは、2m個(ただしmは自然数)設けることが望ましい。このような構成とすることにより、加算部620で生成される総和データCが(n+m)ビットとなるので、差分周波数測定回路600の設計が容易となる。

0135

Dフリップフロップ611−Xは、入力信号IN1がクロック信号として入力され、入力信号IN2がデータ信号として入力される順序回路である。

0136

カウンタ部612−Xは、ゲート信号Sg(周波数:fg)によって定まるゲート期間(=1/fg)毎に、Dフリップフロップ611−Xで生成される出力信号AXのパルス数をカウントし、そのカウント値をnビットの差分データBXとして出力する。

0137

加算部620は、差分データBXの総和を取ることにより、(n+m)ビットの総和データCを生成する。

0138

ローパスフィルタ部630は、総和データCにローパスフィルタ処理を施して出力信号OUTを生成するデジタルフィルタ回路である。

0139

遅延部640−Yは、入力信号IN1が複数の差分信号生成部610−Xに対して各々異なる位相で入力されるように遅延を与える。図18の例において、差分信号生成部610−1には、入力信号IN1が遅延なく入力されている。また、差分信号生成部610−2には、入力信号IN1を遅延部640−1で1回遅延させた遅延入力信号IN1d1が入力されている。また、差分信号生成部610−xには、入力信号IN1を遅延部640−1〜yでY回遅延させた遅延信号IN1dyが入力されている。

0140

なお、遅延部640−Yとしては、バッファ(ないしはディレイバッファ)を用いることができる。バッファは、インバータを偶数個直列に接続することで形成される。なお、バッファのうち、遅延量の大きいものはディレイバッファと呼ばれる。ディレイバッファは、インバータの個数を増やすか、或いは、2つのインバータ間に抵抗キャパシタを挿入して遅延を持たせることにより形成される。

0141

なお、2m個の差分信号生成部610−Xを設ける場合には、入力信号IN1の周期T1(=1/f1)に対して、遅延部640−Y毎の遅延量をT1/2mに設定することが望ましい。

0142

このように、複数の差分信号生成部610−Xに対して入力信号IN1を異なる位相で入力することにより、ローパスフィルタ部630のカットオフ周波数を不要に低下させることなく、出力信号OUTのノイズを抑制することが可能となる。例えば、差分信号生成部610−Xを2m個設けた場合には、出力信号OUTのビット数がmビット増加するので、出力信号OUTのノイズは1/2mになる。

0143

図19は、入力信号IN1及びIN2の差分周波数(f1−f2)と出力信号OUTの標準偏差σとの相関図である。図中の実線は、複数の差分信号生成部610−Xに対して入力信号IN1を異なる位相で入力した場合の挙動を示しており、図中の破線は、差分信号生成部610を一つだけ設けた場合の挙動(従来の挙動)を示している。

0144

図中の実線と破線を比べると明らかなように、複数の差分信号生成部610−Xに対して入力信号IN1を異なる位相で入力することにより、出力信号OUTの標準偏差σが大幅に低下することが確認された。従って、本構成例の周波数測定回路600であれば、入力信号IN1及びIN2の差分周波数を精度良く測定することが可能となる。

0145

なお、図18では、差分信号生成部610−Xに単一のDフリップフロップ611−Xが含まれている構成を例示したが、入力信号IN1及びIN2は、互いに非同期で入力されるので、メタステーブル対策が必要となる。

0146

図20は、メタステーブル対策の第1例を示す図である。本構成例のDフリップフロップ611−Xは、Dフリップフロップ611a及び611bを含む。Dフリップフロップ611aには、入力信号IN1(または遅延入力信号IN1dY)がクロック信号として入力されており、入力信号IN2がデータ信号として入力されている。一方、Dフリップフロップ611bには、入力信号IN1(または遅延入力信号IN1dY)がクロック信号として入力されており、Dフリップフロップ611aの出力信号がデータ信号として入力されている。

0147

図21は、メタステーブル対策の第2例を示す図である。本構成例のDフリップフロップ611−Xは、Dフリップフロップ611a及び611bと、インバータ611cと、を含む。Dフリップフロップ611aには、入力信号IN1(または遅延入力信号IN1dY)がクロック信号として入力されており、入力信号IN2がデータ信号として入力されている。一方、Dフリップフロップ611bには、入力信号IN1(または遅延入力信号IN1dY)の論理反転信号がクロック信号として入力されており、Dフリップフロップ611aの出力信号がデータ信号として入力されている。

0148

図22は、差分周波数測定回路の第2構成例を示すブロック図である。本構成例の差分周波数測定回路600は、2個の差分信号生成部610−X(ただし、X=1、2)を設けた構成である。本構成例であれば、入力信号IN1の周期T1に対して、遅延部640の遅延量をT1/2に設定することが望ましいので、遅延部640として単純なインバータを用いることができる。

0149

図23は、差分周波数測定回路の第3構成例を示すブロック図である。本構成例の差分周波数測定回路600は、4個の差分信号生成部610−X(ただし、X=1、2、3、4)を設けた構成である。本構成例において、例えばf1=100kHz(T1=10μs)である場合、遅延部640−Y(ただし、Y=1、2、3)毎の遅延量は、2.5μs(=10μs/22)となる。そのため、遅延部640−Yを一般的なインバータ(遅延量:1ns以下)のみで形成しようとすると、多くの素子が必要となるので、遅延部640−Yの回路規模が大きくなってしまう。

0150

そこで、第3構成例の差分周波数測定回路600は、周波数fs(例えば10MHz)のクロック信号CLKに同期して入力信号IN1を遅延させるDフリップフロップを用いて、遅延部640−Yを形成する構成とされている。このような構成とすることにより、遅延部640−Yの回路規模を不要に増大させずに済む。

0151

図24は、差分周波数測定回路の第4構成例を示すブロック図である。本構成例の差分周波数測定回路600は、第3構成例(図23)と同様の構成であり、遅延部640−1をDフリップフロップで形成する一方、遅延部640−2及び640−3をいずれもインバータで形成する点に特徴を有している。なお、遅延部640−2では、入力信号IN1にインバータ遅延を与えることにより遅延入力信号IN1d2が生成されている。また、遅延部640−3では、遅延部640−1で生成される遅延入力信号IN1d1にインバータ遅延を与えることにより遅延入力信号IN1d3が生成されている。このような構成とすることにより、遅延部640−Yの回路規模をさらに縮小することが可能となる。

0152

図25は、差分周波数測定回路の第5構成例を示すブロック図である。本構成の差分周波数測定回路600は、第1構成例(図18)と同様の構成であり、入力信号IN1ではなく入力信号IN2に遅延を与える構成とされている。このように、複数の差分信号生成部610−Xに対して入力信号IN2を異なる位相で入力する構成とすることにより、第1構成例と同様、出力信号OUTのノイズを低減して、入力信号IN1及びIN2の差分周波数を精度良く測定することが可能となる。

0153

図26は、差分周波数測定回路の第6構成例を示すブロック図である。本構成例の差分周波数測定回路600は、第3構成例(図23)と同様の構成であり、加算部620に代えてセレクタ部650を設けると共に、分周部660を別途追加した構成とされている。

0154

セレクタ部650は、2ビットの選択信号MUX2に応じて4系統の差分信号B1〜B4を巡回的に選択出力する。例えば、セレクタ部650は、選択信号MUX2が「11」であるときに差分信号B1を選択出力し、選択信号MUX2が「10」であるときに差分信号B2を選択出力し、選択信号MUX2が「01」であるときに差分信号B3を選択出力し、選択信号MUX2が「00」であるときに差分信号B4を選択出力する。

0155

分周部660は、10MHzのクロック信号CLKから10kHzの上位ビット信号BITaと20kHzの下位ビット信号BITbを生成し、これらを2ビットの選択信号MUX2としてセレクタ部650に出力する一方、上位ビット信号BITaのみをゲート信号Sgとして差分信号生成部610−Xに出力する。

0156

このような構成とすることにより、ローパスフィルタ部630から出力される選択出力信号Cのサンプル数を増やすことができるので、入力信号IN1及びIN2の差分周波数を精度良く測定することが可能となる。

0157

また、加算部620またはセレクタ部650と、ローパスフィルタ部630との間に、先出のデータ分散部210(図6)を挿入することより、さらなるノイズ低減を図ることも可能である。

0158

なお、上記で説明した差分周波数測定回路600は、先出の差分周波数測定回路300と同じく、様々な電子機器に組み込むことが可能である。

0159

<周波数測定回路への適用例>
図27は、周波数測定回路への適用例を示すブロック図である。本構成例の周波数測定回路700は、第1構成例(図18)の差分周波数測定回路600をシングル入力形式に変更した構成であり、差分信号生成部610−Xに代えてカウンタ部710−X(ただしX=1、2、…、x)が設けられている以外、基本的な構成は第1構成例と同様である。

0160

カウンタ部710−Xは、ゲート信号Sgによって定まるゲート期間毎に入力信号IN(または遅延入力信号INdY)のパルス数をカウントしてカウント値BXを出力する。

0161

このように、複数のカウンタ部710−Xに対して入力信号INを異なる位相で各々入力することにより、入力信号INの周波数を精度良く測定することが可能となる。

0162

<その他の変形例>
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

0163

本明細書中に開示されている種々の発明のうち、第1の発明に係るデータ分散回路は、例えば、センサの信号処理部、オーディオ機器、及び、画像処理装置デジタルスチルカメラデジタルビデオカメラDVD再生装置)などに利用することが可能である。

0164

また、本明細書中に開示されている種々の発明のうち、第2の発明に係る周波数測定回路は、例えば、リモコンのスイッチ判定回路PLL回路、及び高周波回路無線通信回路)などに利用することが可能である。

0165

100デジタルフィルタ回路
101乗算部
102加算部
103遅延部
104 乗算部
200データ処理回路
210 データ分散部
211連続データ保持部
211a入力遅延レジスタ
211b一致判定部
211c 連続データレジスタ
212微小変化検出部
213連続回数検出部
214 制御部
215セレクタ部
216ORゲート部
217 乗算部
218 データ分散処理部
218a〜218e レジスタ
219a〜219c 加算部
220デジタルフィルタ部
300差分周波数測定回路
310、320カウンタ部(短ゲートタイムカウンタ部)
330 減算部
340 データ分散部
350ローパスフィルタ部
400電子機器(リモコン)
410、420MEMSモーションセンサ
430 差分周波数測定IC
440マイコン
500 電子機器(センシング機器、オーディオ機器など)
510センサ(光、温度、モーションなど)
520ADコンバータ
530 データ分散回路
540 デジタルフィルタ回路
550 マイコン
560マイク
570録音装置
600 差分周波数測定回路
610差分信号生成部
611Dフリップフロップ
611a、611b Dフリップフロップ
611cインバータ
612 カウンタ部
620 加算部
630 ローパスフィルタ部
640 遅延部(Dフリップフロップ、インバータなど)
650 セレクタ部
660分周部
700周波数測定回路
710 カウンタ部
720 加算部
730 ローパスフィルタ部
740 遅延部

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • マイクロチップテクノロジージャーマニーゲーエムベーハーの「 信頼入力を伴うデジタルフィルタ」が 公開されました。( 2019/09/05)

    【課題・解決手段】デジタルフィルタは、割り当てられたフィルタ関数を有し、割り当てられたフィルタ係数(bK)、入力サンプル(xk)を受信する入力、信頼値(cK)を受信する別の入力、および出力(out)を... 詳細

  • ジスンインコーポレイテッドの「 広帯域不法無線信号の探知方法」が 公開されました。( 2019/08/29)

    【課題・解決手段】広帯域不法無線信号の探知方法を提供する。本発明の特徴は、受信部が、不法無線信号を探知すべき場所の周りの無線信号を受信するステップと、探知部が、前記受信される周りの無線信号のうち、予め... 詳細

  • 株式会社デンソーの「 距離測定装置」が 公開されました。( 2019/08/22)

    【課題】距離測定装置において、アップサンプリング後の波形に起因する距離検出精度の低下を抑制する。【解決手段】変換部5は、受光部3から出力される電気信号を、予め設定されたサンプリングレートにて、デジタル... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ