図面 (/)

技術 電磁弁制御装置

出願人 SMC株式会社
発明者 岡本昌哉
出願日 2012年8月20日 (8年9ヶ月経過) 出願番号 2012-181309
公開日 2014年2月27日 (7年3ヶ月経過) 公開番号 2014-037873
状態 特許登録済
技術分野 磁気駆動弁
主要キーワード 電磁弁制御回路 電磁弁ブロック 駆動結果 連接方向 電磁弁制御装置 自ブロック 電磁弁ユニット シリアル通信信号
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2014年2月27日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (3)

課題

信号線の増加を抑制しつつ、より多くの電磁弁の制御を可能にすると共に、電磁弁の制御に対する応答性も改善することができる。

解決手段

電磁弁制御装置10では、電磁弁制御部12に対して複数の電磁弁ブロック14a〜14dが直列連接されている。ブロクセレクトライン34〜40からブロックセレクト信号が供給された電磁弁ブロック14a〜14dの電磁弁駆動回路44a〜44dは、ブロックセレクト信号に基づいて、自ブロックの複数の電磁弁42a〜42dを駆動させる。

概要

背景

複数の電磁弁を制御する電磁弁制御装置が特許文献1〜4に開示されている。

特許文献1には、制御信号シリアル信号からパラレル信号に変換する複数の変換回路直列に接続し、変換されたパラレル信号を電磁弁に供給して該電磁弁を制御することが開示されている。

特許文献2〜4には、マニホールド化された複数の電磁弁ユニット連接し、連接された各電磁弁ユニットパラレル通信で制御信号を供給することにより、各電磁弁ユニットの電磁弁を制御することが開示されている。

概要

信号線の増加を抑制しつつ、より多くの電磁弁の制御を可能にすると共に、電磁弁の制御に対する応答性も改善することができる。電磁弁制御装置10では、電磁弁制御部12に対して複数の電磁弁ブロック14a〜14dが直列に連接されている。ブロクセレクトライン34〜40からブロックセレクト信号が供給された電磁弁ブロック14a〜14dの電磁弁駆動回路44a〜44dは、ブロックセレクト信号に基づいて、自ブロックの複数の電磁弁42a〜42dを駆動させる。

目的

本発明は、上記の課題を解消するために、特許文献1〜4の技術をさらに改良したものであり、信号線の増加を抑制しつつ、より多くの電磁弁を制御することが可能になると共に、電磁弁の制御に対する応答性を改善することができる電磁弁制御装置を提供する

効果

実績

技術文献被引用数
1件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

マニホールド化された複数の電磁弁ブロックと、前記各電磁弁ブロックを制御する電磁弁制御部とを備え、前記電磁弁制御部に対して前記各電磁弁ブロックが連接され、前記電磁弁制御部は、前記各電磁弁ブロックに電源供給を行うための電源供給ラインと、前記各電磁弁ブロックとの間でシリアル通信を行うためのシリアル通信ラインと、前記各電磁弁ブロックの個数分だけ設けられたブロクセレクトラインとを有し、前記各電磁弁ブロックは、それぞれ、複数の電磁弁と、前記各電磁弁を駆動させる電磁弁駆動回路と、渡し配線とを有し、前記各電磁弁ブロックの電磁弁駆動回路は、それぞれ、自ブロック内の渡し配線を介して、いずれか1本のブロックセレクトラインと接続され、前記電磁弁制御部は、制御対象の電磁弁ブロックを選択するためのブロックセレクト信号を、いずれか1本のブロックセレクトラインと、当該1本のブロックセレクトラインに接続された前記制御対象の電磁弁ブロックの渡し配線とを介して、当該制御対象の電磁弁ブロックの電磁弁駆動回路に供給し、前記ブロックセレクト信号が供給された電磁弁駆動回路は、前記ブロックセレクト信号に基づいて、当該電磁弁駆動回路に接続された複数の電磁弁を駆動させることを特徴とする電磁弁制御装置

請求項2

請求項1記載の電磁弁制御装置において、前記各電磁弁ブロックは、前記電磁弁制御部に対して直列に連接されると共に、前記各ブロックセレクトラインと同一本数の前記渡し配線をそれぞれ有し、前記各ブロックセレクトラインは、前記各電磁弁ブロックの連接方向と交差する方向に沿って配列され、前記各電磁弁ブロックの各渡し配線は、前記連接方向と交差する方向に沿って配列され、前記連接方向の上流側に対して下流側が前記交差方向に沿って1ライン分だけ段階的にずらされ、前記電磁弁制御部に隣接する前記連接方向に沿った1番目の電磁弁ブロックの各渡し配線は、前記各ブロックセレクトラインに接続され、前記連接方向に沿った2番目以降の電磁弁ブロックの各渡し配線は、前記連接方向の上流側に隣接する電磁弁ブロックの各渡し配線と、下流側に隣接する電磁弁ブロックの各渡し配線とに接続されていることを特徴とする電磁弁制御装置。

請求項3

請求項2記載の電磁弁制御装置において、前記各電磁弁ブロックは、それぞれ、ブロック側電源ライン及びブロック側通信ラインをさらに有し、前記各電磁弁ブロックの電磁弁駆動回路は、それぞれ、自ブロックのブロック側電源ライン及びブロック側通信ラインと接続され、前記電源供給ラインには、前記各電磁弁ブロックのブロック側電源ラインが前記連接方向に沿って順に接続され、前記シリアル通信ラインには、前記各電磁弁ブロックのブロック側通信ラインが前記連接方向に沿って順に接続されることを特徴とする電磁弁制御装置。

技術分野

0001

本発明は、複数の電磁弁を制御する電磁弁制御装置に関する。

背景技術

0002

複数の電磁弁を制御する電磁弁制御装置が特許文献1〜4に開示されている。

0003

特許文献1には、制御信号シリアル信号からパラレル信号に変換する複数の変換回路直列に接続し、変換されたパラレル信号を電磁弁に供給して該電磁弁を制御することが開示されている。

0004

特許文献2〜4には、マニホールド化された複数の電磁弁ユニット連接し、連接された各電磁弁ユニットパラレル通信で制御信号を供給することにより、各電磁弁ユニットの電磁弁を制御することが開示されている。

先行技術

0005

特開平6−123374号公報
特開2002−23808号公報
特開2003−139264号公報
特開2003−140703号公報

発明が解決しようとする課題

0006

上述のように、パラレル通信により制御信号を各電磁弁に供給する場合、電磁弁の個数分だけの信号線が必要となるので、より多くの電磁弁を制御しようとすれば、信号線の本数が大幅に増加してしまう。一方、複数の変換回路を直列に接続し、各変換回路でシリアル信号をパラレル信号に変換する場合、1本の信号線上に全ての変換回路が配置され、これらの変換回路にシリアル信号が供給されるので、最下流の変換回路にまでシリアル信号が到達しなければ、次のシリアル信号を送信することができない。この結果、電磁弁の制御に対する応答遅れが発生する。

0007

本発明は、上記の課題を解消するために、特許文献1〜4の技術をさらに改良したものであり、信号線の増加を抑制しつつ、より多くの電磁弁を制御することが可能になると共に、電磁弁の制御に対する応答性を改善することができる電磁弁制御装置を提供することを目的とする。

課題を解決するための手段

0008

本発明に係る電磁弁制御装置は、マニホールド化された複数の電磁弁ブロックと、前記各電磁弁ブロックを制御する電磁弁制御部とを備え、前記電磁弁制御部に対して前記各電磁弁ブロックが連接されている。

0009

そして、本発明では、上記の目的を達成するため、前記電磁弁制御部及び前記各電磁弁ブロックは、下記のように構成されていることが好ましい。

0010

前記電磁弁制御部は、前記各電磁弁ブロックに電源供給を行うための電源供給ラインと、前記各電磁弁ブロックとの間でシリアル通信を行うためのシリアル通信ラインと、前記各電磁弁ブロックの個数分だけ設けられたブロクセレクトラインとを有する。

0011

一方、前記各電磁弁ブロックは、それぞれ、複数の電磁弁と、前記各電磁弁を駆動させる電磁弁駆動回路と、渡し配線とを有し、前記各電磁弁ブロックの電磁弁駆動回路は、それぞれ、自ブロック内の渡し配線を介して、いずれか1本のブロックセレクトラインと接続されている。

0012

この場合、前記電磁弁制御部は、制御対象の電磁弁ブロックを選択するためのブロックセレクト信号を、いずれか1本のブロックセレクトラインと、当該1本のブロックセレクトラインに接続された前記制御対象の電磁弁ブロックの渡し配線とを介して、当該制御対象の電磁弁ブロックの電磁弁駆動回路に供給する。これにより、前記ブロックセレクト信号が供給された電磁弁駆動回路は、前記ブロックセレクト信号に基づいて、当該電磁弁駆動回路に接続された複数の電磁弁を駆動させる。

0013

このように、本発明では、前記複数の電磁弁をマニホールド化した前記各電磁弁ブロックに前記電磁弁駆動回路がそれぞれ搭載されている。この結果、前記各電磁弁及び前記電磁弁駆動回路は、ブロック単位でまとめられる。そのため、本発明では、信号線(シリアル通信ライン、ブロックセレクトライン)の本数の増加を抑制しつつ、より多くの電磁弁を制御することが可能となる。

0014

すなわち、前記各ブロックセレクトラインは、いずれか1個の電磁弁ブロックの渡し配線と接続されている。ここで、前記電磁弁制御部から1本のブロックセレクトライン及び1本の渡し配線を介して前記1個の電磁弁ブロックの電磁弁駆動回路に前記ブロックセレクト信号を供給すれば、当該電磁弁駆動回路に接続される全ての電磁弁を駆動させることができる。しかも、前記電磁弁ブロックを連接する毎に、ブロックセレクトラインを1本追加すれば、前記電磁弁制御部から当該電磁弁ブロックを容易に制御することができる。

0015

この結果、本発明では、制御すべき前記電磁弁が大幅に増加しても、前記信号線の本数がそれ程増加しないため、前記電磁弁ブロックの組み付け性を向上させることができる。

0016

また、本発明では、前記ブロックセレクト信号が供給された電磁弁ブロックの電磁弁駆動回路に接続される複数の電磁弁のみを駆動させることが可能であるため、特許文献1の技術と比較して、当該複数の電磁弁の応答性を容易に向上させることができる。

0017

ここで、前記各電磁弁ブロックは、前記電磁弁制御部に対して直列に連接されると共に、前記各ブロックセレクトラインと同一本数の前記渡し配線をそれぞれ有することが好ましい。この場合、前記各ブロックセレクトラインは、前記各電磁弁ブロックの連接方向と交差する方向に沿って配列され、前記各電磁弁ブロックの各渡し配線は、前記連接方向と交差する方向に沿って配列され、前記連接方向の上流側に対して下流側が前記交差方向に沿って1ライン分だけ段階的にずらされていることが好ましい。

0018

そして、前記電磁弁制御部に隣接する前記連接方向に沿った1番目の電磁弁ブロックの各渡し配線は、前記各ブロックセレクトラインに接続され、前記連接方向に沿った2番目以降の電磁弁ブロックの各渡し配線は、前記連接方向の上流側に隣接する電磁弁ブロックの各渡し配線と、下流側に隣接する電磁弁ブロックの各渡し配線とに接続されていることが好ましい。

0019

このように、前記各電磁弁ブロックは、略同一構成であり、前記各ブロックセレクトライン及び前記各渡し配線は、いわゆる簾状に配列されている。これにより、前記連接方向に沿って、前記電磁弁制御部に対して前記各電磁弁ブロックを順に連接すれば、前記各ブロックセレクトラインと前記各渡し配線とが接続されるので、前記各電磁弁ブロックの組み付け性が一層向上する。また、前記各電磁弁ブロックが略同一構成であるため、作業者は、連接順を何ら考慮することなく、前記各電磁弁ブロックを組み付ける(連接する)ことができる。

0020

なお、前記各電磁弁ブロックの各渡し配線は、前記連接方向の上流側に対して下流側が前記交差方向に沿って1ライン分だけ段階的にずらされているため、実際には、前記各電磁弁ブロックを直列に連接した場合、隣接する上流側の電磁弁ブロックと下流側の電磁弁ブロックとの間では、{(自ブロックの渡し配線の全本数)−1本}の本数の渡し配線同士が接続されることになる。

0021

そして、前記各電磁弁ブロックは、それぞれ、ブロック側電源ライン及びブロック側通信ラインをさらに有する。この場合、前記各電磁弁ブロックの電磁弁駆動回路は、それぞれ、自ブロックのブロック側電源ライン及びブロック側通信ラインと接続され、前記電源供給ラインには、前記各電磁弁ブロックのブロック側電源ラインが前記連接方向に沿って順に接続され、前記シリアル通信ラインには、前記各電磁弁ブロックのブロック側通信ラインが前記連接方向に沿って順に接続されている。

0022

従って、前記電磁弁制御部に対して前記各電磁弁ブロックを前記連接方向に沿って直列に連接すると、電源供給に関わる全ての信号線が直列に接続され、シリアル通信に関わる全ての信号線が直列に接続され、ブロックセレクト信号の送信に関わる全ての信号線が直列に接続されることになる。この結果、前記各電磁弁ブロックの組み付け性が一層向上すると共に、装置全体として、より少ない数の信号線で多数の電磁弁を制御することが可能となる。

発明の効果

0023

本発明によれば、信号線の増加を抑制しつつ、より多くの電磁弁を制御することが可能になると共に、電磁弁の制御に対する応答性を改善することができる。

図面の簡単な説明

0024

本実施形態に係る電磁弁制御装置の回路図である。
比較例に係る電磁弁制御装置の回路図である。

実施例

0025

本発明に係る電磁弁制御装置の好適な実施形態について、図面を参照しながら以下詳細に説明する。

0026

[本実施形態の構成]
本実施形態に係る電磁弁制御装置10は、図1に示すように、電磁弁制御部12と、該電磁弁制御部12に対して、図1の左右方向(連接方向)に沿って、直列に連接された複数の電磁弁ブロック14a〜14dとを備える。なお、図1では、一例として、マニホールド化された4個の電磁弁ブロック14a〜14dを前記連接方向に沿って直列に連接した場合を図示しているが、1個〜3個の電磁弁ブロック14a〜14cを直列に連接してもよいし、あるいは、5個以上の電磁弁ブロックを直列に連接してもよい。

0027

電磁弁制御部12は、各電磁弁ブロック14a〜14dを制御するものであり、電源部18、シリアル通信信号生成部20及びブロックセレクト信号生成部22を含む電磁弁制御回路16を有する。

0028

電源部18は、電源供給ライン24、26を介して各電磁弁ブロック14a〜14dに電源供給を行う。なお、電源供給ライン24は、正極性の電源ラインであり、電源供給ライン26は、負極性の電源ライン(例えば、グランドライン)である。

0029

シリアル通信信号生成部20は、シリアル通信ライン28〜32を介して各電磁弁ブロック14a〜14dとの間でシリアル通信による信号の送受信を行う。シリアル通信ライン28は、各電磁弁ブロック14a〜14dから送信されてくる受信データ(例えば、電磁弁42a〜42dの駆動結果)を受信するための信号線(RXD)である。シリアル通信ライン30は、シリアル通信信号生成部20から各電磁弁ブロック14a〜14dに向けて送信データ(例えば、電磁弁42a〜42dを駆動させるための制御信号)を送信するための信号線(TXD)である。シリアル通信ライン32は、シリアル通信信号生成部20から各電磁弁ブロック14a〜14dに向けてシリアルクロックを送信するための信号線(SCLK)である。

0030

ブロックセレクト信号生成部22は、電磁弁制御部12に直列に連接された電磁弁ブロック14a〜14dのうち、制御対象とする電磁弁ブロックを選択するためのブロックセレクト信号(SEL1〜SEL4)を生成する。電磁弁制御部12は、該電磁弁制御部12に対して直列に連接された電磁弁ブロック14a〜14dの個数分だけのブロックセレクトライン34〜40を有している。

0031

各ブロックセレクトライン34〜40は、電磁弁ブロック14a〜14d毎に割り当てられ、且つ、前記連接方向と交差する方向(図1の上下方向であり交差方向という。)に沿って配列されている。この場合、ブロックセレクト信号生成部22は、制御対象とする電磁弁ブロック14a〜14dに割り当てられたブロックセレクトライン34〜40を介して、制御対象の電磁弁ブロック14a〜14dにブロックセレクト信号を出力する。

0032

マニホールド化された各電磁弁ブロック14a〜14dは、略同一構成である。

0033

すなわち、各電磁弁ブロック14a〜14dは、それぞれ、複数の電磁弁42a〜42dと、各電磁弁42a〜42dを駆動させる電磁弁駆動回路44a〜44dと、電源供給ライン24、26に接続されるブロック側電源ライン46a〜46d、48a〜48dと、シリアル通信ライン28〜32に接続されるブロック側通信ライン50a〜50d、52a〜52d、54a〜54dと、ブロックセレクトライン34〜40に接続される渡し配線56a〜56d、58a〜58d、60a〜60d、62a〜62dとを有する。

0034

各電磁弁駆動回路44a〜44dは、それぞれ、ブロック側電源ライン46a〜46d、48a〜48dと、ブロック側通信ライン50a〜50d、52a〜52d、54a〜54dと、1本の渡し配線56a〜56dとに接続されている。

0035

前述のように、各電磁弁ブロック14a〜14dが略同一構成であるため、電磁弁制御部12に対して各電磁弁ブロック14a〜14dを直列に連接すると、図1に示すように、電源供給ライン24と各ブロック側電源ライン46a〜46dが直列に接続され、電源供給ライン26と各ブロック側電源ライン48a〜48dが直列に接続される。また、シリアル通信ライン28と各ブロック側通信ライン50a〜50dとが直列に接続され、シリアル通信ライン30と各ブロック側通信ライン52a〜52dとが直列に接続され、シリアル通信ライン32と各ブロック側通信ライン54a〜54dとが直列に接続される。

0036

さらに、各電磁弁ブロック14a〜14dでは、各ブロックセレクトライン34〜40と同一本数の渡し配線56a〜56d、58a〜58d、60a〜60d、62a〜62dが、前記交差方向に沿ってそれぞれ配列されている。

0037

この場合、各渡し配線56a〜56d、58a〜58d、60a〜60d、62a〜62dは、それぞれ、連接方向の上流側(図1の左側であって電磁弁制御部12側)に対して、下流側(図1の右側)が、前記交差方向に沿って1ライン分だけ段階的にずらされている。

0038

そのため、電磁弁制御部12に対して各電磁弁ブロック14a〜14dを直列に連接すると、各ブロックセレクトライン34〜40は、自己に割り当てられた電磁弁ブロック14a〜14dの電磁弁駆動回路44a〜44dに接続される1本の渡し配線56a〜56dと接続される。

0039

具体的に、ブロックセレクトライン34は、電磁弁ブロック14aを選択するための信号線として機能し、電磁弁駆動回路44aに接続される1本の渡し配線56aと接続されている。

0040

ブロックセレクトライン36は、電磁弁ブロック14bを選択するための信号線として機能し、渡し配線58aを介して、電磁弁駆動回路44bに接続される1本の渡し配線56bと接続されている。

0041

ブロックセレクトライン38は、電磁弁ブロック14cを選択するための信号線として機能し、渡し配線60a、58bを介して、電磁弁駆動回路44cに接続される1本の渡し配線56cと接続されている。

0042

ブロックセレクトライン40は、電磁弁ブロック14dを選択するための信号線として機能し、渡し配線62a、60b、58cを介して、電磁弁駆動回路44dに接続される1本の渡し配線56dと接続されている。

0043

つまり、本実施形態では、各渡し配線56a〜56d、58a〜58d、60a〜60d、62a〜62dの下流側が前記交差方向に沿って1ライン分だけ段階的にずらされているため、ブロックセレクトライン34〜40と電磁弁駆動回路44a〜44dとの間でブロックセレクト信号を伝送できるように、各渡し配線56a〜56d、58a〜58d、60a〜60d、62a〜62dが階段状に接続される。なお、1ライン分だけ段階的にずらされることにより、隣接する2個の電磁弁ブロックの間では、{(自ブロックの渡し配線の全本数)−1本}の本数の渡し配線同士が接続されることになる。

0044

[本実施形態の動作]
以上のように構成される本実施形態に係る電磁弁制御装置10において、電磁弁制御部12側で制御対象の電磁弁ブロック14a〜14dを選択し、選択した電磁弁ブロック14a〜14dの電磁弁42a〜42dを制御したい場合、電磁弁制御装置10は、下記のように動作する。

0045

電源部18は、予め、電源供給ライン24、26及びブロック側電源ライン46a〜46d、48a〜48dを介して、各電磁弁駆動回路44a〜44dに電源供給を行っている。これにより、各電磁弁駆動回路44a〜44dは、電磁弁制御部12側から何らかの信号が入力された場合には、直ちに動作可能な状態に至る。

0046

次に、シリアル通信信号生成部20は、各電磁弁42a〜42dを制御するための制御信号及びクロック信号を生成する。生成された制御信号は、シリアル信号として、シリアル通信ライン30及びブロック側通信ライン52a〜52dを介し、各電磁弁駆動回路44a〜44dに送信される。また、生成されたクロック信号は、シリアルクロックとして、シリアル通信ライン32及びブロック側通信ライン54a〜54dを介し、各電磁弁駆動回路44a〜44dに送信される。

0047

このような状態において、ブロックセレクト信号生成部22は、制御対象の電磁弁ブロック14a〜14dを選択し、選択した電磁弁ブロック14a〜14dに対して、自ブロックの電磁弁42a〜42dの駆動を指示するためのブロックセレクト信号を生成する。生成されたブロックセレクト信号は、制御対象の電磁弁ブロック14a〜14d毎に割り当てられたブロックセレクトライン34〜40から、渡し配線56a〜56d、58a〜58d、60a〜60d、62a〜62dを介して、当該電磁弁ブロック14a〜14dの電磁弁駆動回路44a〜44dに送信される。

0048

ブロックセレクト信号を受信した電磁弁駆動回路44a〜44dは、当該ブロックセレクト信号に基づいて、自ブロックの電磁弁42a〜42dが制御対象であることを認識し、次に、シリアル通信信号生成部20から供給されるシリアルクロックと制御信号とを用いて、自ブロックの電磁弁42a〜42dを駆動制御する。この場合、当該電磁弁駆動回路44a〜44dは、制御信号をシリアル信号からパラレル信号に変換し、変換後のパラレル信号を用いて自ブロックの電磁弁42a〜42dを駆動制御する。

0049

駆動制御の結果は、ブロック側通信ライン50a〜50d及びシリアル通信ライン28を介して電磁弁制御回路16に送信される。これにより、電磁弁制御部12では、受信した駆動制御の結果に基づいて、制御対象の電磁弁ブロック14a〜14dを構成する電磁弁42a〜42dがブロックセレクト信号に基づき駆動制御されているか否かを容易に確認することができる。

0050

なお、電磁弁制御部12において選択される制御対象の電磁弁ブロック14a〜14dは、いずれか1個の電磁弁ブロックであってもよいし、2個以上又は全ての電磁弁ブロックであってもよい。本実施形態では、いずれの場合であっても、ブロックセレクト信号を供給した電磁弁ブロック14a〜14dの電磁弁42a〜42dのみを駆動制御させることができる。

0051

従って、ブロックセレクト信号が供給されていない電磁弁ブロックでは、シリアル通信信号生成部20からの制御信号及びシリアルクロックの供給や、電源部18からの電源供給があっても、自ブロックの電磁弁を駆動させることができない。

0052

また、本実施形態では、1個の電磁弁駆動回路44a〜44dが駆動制御する電磁弁42a〜42dの個数は、適宜設定される。例えば、1個の電磁弁駆動回路44a〜44d毎に8個の電磁弁42a〜42dを割り当て、電磁弁制御装置10全体として、32個の電磁弁42a〜42dを駆動制御させることが可能である。

0053

[本実施形態の効果]
次に、本実施形態に係る電磁弁制御装置10の効果について、特許文献1〜4と対比しつつ説明する。

0054

図2は、比較例に係る電磁弁制御装置68の回路図であり、特許文献1〜4の電磁弁制御装置を模式的に図示したものである。

0055

比較例では、電磁弁制御部70に対して、マニホールド化された複数(図2では8個)の電磁弁ユニット72が直列に連接されている。

0056

この場合、電磁弁制御部70に電磁弁制御回路74及び電磁弁駆動回路76が組み込まれ、電磁弁駆動回路76から共通ライン78と電磁弁ユニット72の個数分だけの信号ライン80〜94とが延在している。すなわち、共通ライン78は、各電磁弁ユニット72が共用する信号線(例えば、グランドライン)であり、信号ライン80〜94は、各電磁弁ユニット72に割り当てられた信号線である。

0057

一方、各電磁弁ユニット72は、略同一構成であり、1個の電磁弁96と、1本の共通ライン98と、信号ライン80〜94の本数分だけの信号ライン100〜114とが設けられている。電磁弁96の一方の端子は、信号ライン100と接続され、他方の端子は、共通ライン98と接続されている。また、各電磁弁ユニット72においても、各信号ライン100〜114は、連接方向の上流側に対して下流側が1ライン分だけ段階的にずらして配列されている。

0058

そのため、電磁弁制御部70に対して各電磁弁ユニット72が連接された場合、共通ライン78と各共通ライン98とが直列に接続され、各電磁弁ユニット72に割り当てられた信号ライン80〜94に対して、各信号ライン100〜114が階段状に接続されることになる。

0059

そして、比較例に係る電磁弁制御装置68では、電磁弁制御回路74から供給される制御信号に基づいて、電磁弁駆動回路76が各信号ライン80〜94及び各信号ライン100〜114を介して各電磁弁96に出力信号を供給することにより、各電磁弁96を駆動制御させる。

0060

しかしながら、比較例の場合、1個の電磁弁ユニット72(を構成する1個の電磁弁96)に対して1本の信号ライン80〜94が割り当てられ、各電磁弁ユニット72では、信号ライン80〜94の本数分の信号ライン100〜114が設けられている。

0061

すなわち、図2のように、例えば、8個の電磁弁96を駆動制御させる場合、電磁弁制御部70では、8本の信号ライン80〜94と1本の共通ライン78との合計で9本の信号線が必要となる。また、各電磁弁ユニット72では、8本の信号ライン100〜114と1本の共通ライン98との合計で9本の信号線が必要となる。

0062

そのため、制御対象となる電磁弁96(を含む電磁弁ユニット72)の個数を増やすと、信号線の本数が著しく増加し、電磁弁ユニット72の組み付け性が低下してしまう。

0063

これに対して、本実施形態に係る電磁弁制御装置10は、図1に示したように、複数の電磁弁42a〜42dをマニホールド化した各電磁弁ブロック14a〜14dに電磁弁駆動回路44a〜44dがそれぞれ搭載されている。この結果、各電磁弁42a〜42d及び電磁弁駆動回路44a〜44dは、ブロック単位でまとめられる。そのため、本実施形態では、信号線(シリアル通信ライン28〜32、ブロックセレクトライン34〜40)の本数の増加を抑制しつつ、より多くの電磁弁42a〜42dを制御することが可能となる。

0064

すなわち、各ブロックセレクトライン34〜40は、いずれか1個の電磁弁ブロック14a〜14dの渡し配線56a〜56dと接続されている。この場合、例えば、電磁弁制御部12から1本のブロックセレクトライン34〜40及び1本の渡し配線56a〜56dを介して1個の電磁弁ブロック14a〜14dの電磁弁駆動回路44a〜44dにブロックセレクト信号を供給すれば、当該電磁弁駆動回路44a〜44dに接続される全ての電磁弁42a〜42dを駆動させることができる。しかも、電磁弁ブロック14a〜14dを連接する毎に、ブロックセレクトライン34〜40を1本追加すれば、電磁弁制御部12から当該電磁弁ブロック14a〜14dを容易に制御することができる。

0065

この結果、本実施形態では、制御すべき電磁弁42a〜42dが大幅に増加しても、信号線の本数がそれ程増加しないため、電磁弁ブロック14a〜14dの組み付け性を向上させることができる。

0066

具体的に説明すると、図2に示す比較例に係る電磁弁制御装置68において、電磁弁制御部70は、8個の電磁弁96を駆動制御するために、8本の信号ライン80〜94と1本の共通ライン78との合計で9本の信号線を必要とする。また、各電磁弁ユニット72においても、それぞれ、8本の信号ライン100〜114と1本の共通ライン98との合計で9本の信号線を必要とする。

0067

従って、仮に、電磁弁制御装置68が、図1のように32個の電磁弁を制御する場合、電磁弁制御部70は、32本の信号ラインと1本の共通ラインとの合計で33本の信号線が必要となる。一方、各電磁弁ユニット72では、32本の信号ラインと1本の共通ラインとの合計で33本の信号線を必要とする。

0068

これに対して、本実施形態に係る電磁弁制御装置10は、図1に示すように、各電磁弁ブロック14a〜14dに電磁弁駆動回路44a〜44dを組み込んでいるため、32個の電磁弁42a〜42dを駆動制御する場合であっても、電磁弁制御部12では、2本の電源供給ライン24、26と、3本のシリアル通信ライン28〜32と、4本のブロックセレクトライン34〜40との合計で9本の信号線で済ませることができる。また、各電磁弁ブロック14a〜14dにおいても、それぞれ、2本のブロック側電源ライン46a〜46d、48a〜48dと、3本のブロック側通信ライン50a〜50d、52a〜52d、54a〜54dと、4本の渡し配線56a〜56d、58a〜58d、60a〜60d、62a〜62dとの合計で9本の信号線で済ませることができる。

0069

従って、本実施形態に係る電磁弁制御装置10では、図1の例に関しては、図2の比較例に係る電磁弁制御装置68と比較して、信号線の本数を1/3未満に削減することができる。

0070

また、本実施形態では、ブロックセレクト信号が供給された電磁弁ブロック14a〜14dの電磁弁駆動回路44a〜44dに接続される複数の電磁弁42a〜42dのみを駆動させることが可能であるため、特許文献1の技術と比較して、当該複数の電磁弁42a〜42dの応答性を容易に向上させることができる。

0071

また、各電磁弁ブロック14a〜14dは、略同一構成であり、各ブロックセレクトライン34〜40及び各渡し配線56a〜56d、58a〜58d、60a〜60d、62a〜62dは、いわゆる簾状に配列されている。これにより、連接方向に沿って、電磁弁制御部12に対して各電磁弁ブロック14a〜14dを順に連接すれば、各ブロックセレクトライン34〜40と各渡し配線56a〜56d、58a〜58d、60a〜60d、62a〜62dとが接続されるので、各電磁弁ブロック14a〜14dの組み付け性が一層向上する。また、各電磁弁ブロック14a〜14dが略同一構成であるため、作業者は、連接順を何ら考慮することなく、各電磁弁ブロック14a〜14dを組み付ける(連接する)ことができる。

0072

そして、電磁弁制御部12に対して各電磁弁ブロック14a〜14dを連接方向に沿って直列に連接すると、電源供給に関わる全ての信号線(電源供給ライン24と各ブロック側電源ライン46a〜46d、電源供給ライン26と各ブロック側電源ライン48a〜48d)が直列に接続される。また、シリアル通信に関わる全ての信号線(シリアル通信ライン28と各ブロック側通信ライン50a〜50d、シリアル通信ライン30と各ブロック側通信ライン52a〜52d、シリアル通信ライン32と各ブロック側通信ライン54a〜54d)も直列に接続される。さらに、ブロックセレクト信号の送信に関わる全ての信号線(各ブロックセレクトライン34〜40と渡し配線56a〜56d、58a〜58d、60a〜60d、62a〜62d)も直列に接続されることになる。この結果、各電磁弁ブロック14a〜14dの組み付け性が一層向上すると共に、装置全体として、より少ない数の信号線で多数の電磁弁42a〜42dを制御することが可能となる。

0073

なお、本発明は、上述の実施形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることは勿論である。

0074

10…電磁弁制御装置12…電磁弁制御部
14a〜14d…電磁弁ブロック16…電磁弁制御回路
18…電源部 20…シリアル通信信号生成部
22…ブロックセレクト信号生成部 24、26…電源供給ライン
28〜32…シリアル通信ライン
34〜40…ブロックセレクトライン42a〜42d…電磁弁
44a〜44d…電磁弁駆動回路
46a〜46d、48a〜48d…ブロック側電源ライン
50a〜50d、52a〜52d、54a〜54d…ブロック側通信ライン
56a〜56d、58a〜58d、60a〜60d、62a〜62d…渡し配線

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 浜名湖電装株式会社の「 流量調整装置」が 公開されました。( 2021/04/01)

    【課題】耐振動性能の改善が図れる流量調整装置を提供する。【解決手段】パージバルブ203は、ハウジング内に設けられた第1ソレノイド部および第2ソレノイド部を備える。ハウジングには、車両側部材に取り付ける... 詳細

  • アイシン精機株式会社の「 ソレノイド」が 公開されました。( 2021/04/01)

    【課題】より優れた可動子の動作性を有するソレノイドを得る。【解決手段】磁性材料で構成されハウジング1の内部で往復移動する可動子7と、可動子7の往復移動を支持する環状の軸受8と、軸受8を内挿した状態でハ... 詳細

  • 株式会社アドヴィックスの「 車両の制動装置」が 公開されました。( 2021/04/01)

    【課題】ABS制御の実施中におけるホイールシリンダ内の液圧の制御性の低下を抑制すること。【解決手段】制動装置40は、マスタシリンダ51と、制動アクチュエータ60と、制御装置100とを備える。制動アクチ... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ