図面 (/)

技術 試料表面検査方法及び装置

出願人 株式会社日立ハイテクノロジーズ
発明者 幕内雅巳神宮孝広
出願日 2012年5月11日 (8年7ヶ月経過) 出願番号 2012-109511
公開日 2013年11月28日 (7年1ヶ月経過) 公開番号 2013-238411
状態 特許登録済
技術分野 光学的手段による測長装置 光学的手段による材料の調査の特殊な応用
主要キーワード 直線移動速度 反転回路出力 パルス形 内部波 リセット端 異物検出動作 逓倍比 クロック検出回路
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2013年11月28日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (6)

課題

センサ素子の暗ノイズの影響と、1周期内に複数のパルス光不等間隔出現するレーザパルス光を用いる場合の影響を共に低減し、高精度に試料表面を検査する。

解決手段

1周期内に複数のパルス光が不等間隔で出現するレーザパルス光を試料表面に照射することで試料表面から発生される散乱光検出信号とする。この際、複数のパルス光に同期した複数の再生クロック信号を生成し、それぞれにより検出信号をサンプリングする。この複数のサンプリング結果に基づいて、試料表面を検査する。

概要

背景

半導体ウェーハ検査技術に関する文献として、例えば特許文献1がある。特許文献1の要約には、「半導体ウェーハのような試料から発せられるビームからの(例えば散乱された光、反射された光、または二次電子)比較的大きなダイナミックレンジ強度値を検出するメカニズムを提供する。」と記載されている。

概要

センサ素子の暗ノイズの影響と、1周期内に複数のパルス光不等間隔出現するレーザパルス光を用いる場合の影響を共に低減し、高精度に試料表面を検査する。1周期内に複数のパルス光が不等間隔で出現するレーザパルス光を試料表面に照射することで試料表面から発生される散乱光検出信号とする。この際、複数のパルス光に同期した複数の再生クロック信号を生成し、それぞれにより検出信号をサンプリングする。この複数のサンプリング結果に基づいて、試料表面を検査する。

目的

特許文献1の要約には、「半導体ウェーハのような試料から発せられるビームからの(例えば散乱された光、反射された光、または二次電子)比較的大きなダイナミックレンジの強度値を検出するメカニズムを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

周期内に複数のパルス光不等間隔出現するレーザパルス光試料表面に照射する処理と、試料表面から発生する散乱光を検出して検出信号を生成する処理と、前記複数のパルス光に同期した複数の再生クロック信号を生成する処理と、前記複数の再生クロック信号により、前記検出信号をそれぞれサンプリングする処理と、複数のサンプリング結果に基づいて、前記試料表面を検査する処理とを有する試料表面検査方法

請求項2

請求項1に記載の試料表面検査方法において、前記レーザパルス光の1周期内に出現するパルス数に応じた個数の再生クロック信号を生成することを特徴とする試料表面検査方法。

請求項3

請求項2に記載の試料表面検査方法であって、前記レーザパルス光の1周期内に出現するパルス数と、前記レーザパルス光の1周期内に出現する前記複数の再生クロック相数が等しいことを特徴とする試料表面検査方法。

請求項4

請求項2に記載の試料表面検査方法であって、前記レーザパルス光の1周期内に出現するパルス数と、前記レーザパルス光の1周期内に出現する前記複数の再生クロック信号の立上がり又は立下りエッジの数が等しいことを特徴とする試料表面検査方法。

請求項5

レーザ光を出力するレーザ光源と、前記レーザ光を分割後多重し、1周期内に複数のパルス光が不等間隔で出現するレーザパルス光を生成し、試料表面に照射する光学系と、前記試料表面から発生する散乱光を検出して検出信号を生成する検出部と、前記複数のパルス光に同期した複数の再生クロック信号を生成する再生クロック信号生成部と、前記複数の再生クロック信号に対応して設けられ、それぞれが対応する再生クロック信号により前記検出信号をサンプリングする複数のサンプリング部と、前記複数のサンプリング部による複数のサンプリング結果に基づいて、前記試料表面を検査するデータ処理部とを有する試料表面検査装置

請求項6

請求項5に記載の試料表面検査装置において、前記再生クロック生成部は、前記レーザパルス光を受光する受光部と、前記受光部の出力信号デジタル信号に変換するコンパレータと、前記デジタル信号から、前記レーザパルス光の1周期内に出現するパルス数に応じた個数の再生クロック信号を生成するクロック再生回路とを有することを特徴とする試料表面検査装置。

請求項7

請求項6に記載の試料表面検査装置において、前記レーザパルス光の1周期内に出現するパルス数と、前記レーザパルス光の1周期内に出現する前記複数の再生クロックの相数が等しいことを特徴とする試料表面検査装置。

請求項8

請求項6に記載の試料表面検査装置において、前記レーザパルス光の1周期内に出現するパルス数と、前記レーザパルス光の1周期内に出現する前記複数の再生クロック信号の立上がり又は立下りエッジの数が等しいことを特徴とする試料表面検査装置。

請求項9

請求項6に記載の試料表面検査装置において、前記再生クロック再生回路の個数は、前記レーザパルス光の1周期内に出現するパルス数に等しいことを特徴とする試料表面検査装置。

技術分野

0001

本発明は、例えば試料表面の欠陥微小異物検査する方法及び装置に関する。

背景技術

0002

半導体ウェーハの検査技術に関する文献として、例えば特許文献1がある。特許文献1の要約には、「半導体ウェーハのような試料から発せられるビームからの(例えば散乱された光、反射された光、または二次電子)比較的大きなダイナミックレンジ強度値を検出するメカニズムを提供する。」と記載されている。

先行技術

0003

特表2005−526239号公報

発明が解決しようとする課題

0004

特許文献1には、半導体ウェーハの表面にビームを照射し、その表面上にある異物により発生する散乱光の強度を比較的大きなダイナミックレンジで検出する仕組みが開示されている。しかし、特許文献1に記載の装置では、例えば異物径に応じて散乱光強度微小になった場合、センサ素子から出力される検出信号に占めるセンサ素子自身の暗ノイズの割合が大きくなり、微小な異物の検出が困難となる。また、レーザ光源パルス発振している。このため、センサ素子から出力される検出信号にもレーザ光源のパルス成分重畳し、高精度な異物検査が困難となる。

0005

特に、パルス発振するレーザ光源の発振周期は一般に低速である。このため、光学的にパルスを分割して単位時間当たりのパルス数を増加させ、そのレーザ光を用いて半導体ウェーハを検査することが考えられる。このとき、レーザ光のパルス間隔不等間隔となる。

0006

一般に、異物検出信号サンプリングには、数10MHz以上の速度で動作可能なA/D変換回路が使用される。ただし、この種のA/D変換回路では、与えられる動作クロックデューティ比が50%近傍である必要があり、異物検出信号が不等間隔になると、検査精度劣化するという技術的課題がある。

0007

そこで、本発明は、センサ素子の暗ノイズの影響と、1周期内に複数のパルス光が不等間隔で出現するレーザパルス光を用いる場合の影響とを低減することが可能な、異物の検査方法及び検査装置を提供する。

課題を解決するための手段

0008

上記課題を解決するために、例えば特許請求の範囲に記載の構成を採用する。
本明細書は、上記課題を解決する発明を複数含んでいる。その一例には、1周期内に複数のパルス光が不等間隔で出現するレーザパルス光を試料表面に照射する処理と、試料表面から発生する散乱光を検出して検出信号を生成する処理と、前記複数のパルス光に同期した複数の再生クロック信号を生成する処理と、前記複数の再生クロック信号により、前記検出信号をそれぞれサンプリングする処理と、複数のサンプリング結果に基づいて、前記試料表面を検査する処理とを有する試料表面の検査方法がある。

発明の効果

0009

本発明によれば、センサ素子の暗ノイズの影響と、1周期内に複数のパルス光が不等間隔で出現するレーザパルス光を用いる場合の影響とを低減して、試料表面を検出することができる。前述した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。

図面の簡単な説明

0010

実施例1に係る異物検査装置の構成図。
実施例1に係るクロック検出部の構成及びクロック再生動作を説明する図。
異物検査装置による異物検出動作を説明する図。
実施例2に係るクロック検出回路の構成図を示す図。
実施例2に係るクロック検出回路によるクロック再生動作を説明する図。

実施例

0011

以下、図面に基づいて、本発明の実施の形態を説明する。なお、本発明の実施の態様は、後述する実施例に限定されるものではなく、その技術思想の範囲において、種々の変形が可能である。

0012

〔実施例1〕
装置構成
本実施例では、半導体ウェーハの表面を、レーザ光を用いて検査する異物検査装置について説明する。
図1は、本実施例に係る異物検査装置100の構成図である。異物検査装置100は、レーザ光源2、パルス分割光学系17、反射板3、レンズ4,5、センサ素子6、I/V変換回路7、A/D変換回路8a,8b、データ処理部9、CPU10、マップ出力部11、ステージ制御部12、回転ステージ13、並進ステージ14、クロック検出部20、遅延調整部24a,24bを有している。

0013

この実施例の場合、並進ステージ14上に回転ステージ13が載置され、その回転ステージ上に半導体ウェーハ1が設置される。並進ステージ14はXY平面内で並進可能であり、回転ステージ13はZ軸の周りに回転可能である。

0014

レーザ光源2から出力されたレーザ光は、パルス分割光学系17、反射板3、レンズ4を介して半導体ウェーハ1の表面を照射する。ここで、半導体ウェーハ1の表面の検査には、レーザ光源2から出力されたレーザ光を光学的に分割することで生成される、1周期内に複数のパルス光が不等間隔に出現するレーザパルス光を使用する。

0015

この実施例の場合、レーザパルス光の照射光路は固定である。一方、半導体ウェーハ1は、レーザパルス光に対して相対移動される。CPU10は、ステージ制御部12を通じて、回転ステージ13の回転動作と並進ステージ14の直線動作を制御し、半導体ウェーハ1の相対移動を制御する。具体的には、CPU10は、レーザパルス光の照射に同期して、回転ステージ13を回転駆動させ、同時に、並進ステージ14を直線駆動させる。この駆動制御により、レーザパルス光の照射位置は、半導体ウェーハ1の中心から外周方向へとらせん状に相対移動する。この際の回転速度と直線移動速度は、レーザパルス光が半導体ウェーハ1の全表面を照射できるように最適化される。異物検査装置100は、このレーザパルス光と半導体ウェーハとの相対移動により、半導体ウェーハ1の全表面を検査する。

0016

レーザ光源2から出力されたレーザ光は、パルス分割光学系17において、1周期内に複数のパルス光が不等間隔に出現するレーザパルス光に変換される。パルス分割光学系17は、偏光ビームスプリッタ16a,16b、ミラー15a,15bを有している。レーザ光源2からパルス発振されたレーザ光は、その偏光面に応じ、偏光ビームスプリッタ16bにおいて2方向に分割される。偏光ビームスプリッタ16bを透過した一方のレーザ光は、偏光ビームスプリッタ16aにそのまま直進する。偏光ビームスプリッタ16bで反射された他方のレーザ光は、ミラー15a、15bによって更に反射され、偏光ビームスプリッタ16aに戻される。偏光ビームスプリッタ16aは、2つに分割されたレーザ光を重畳的に合成し、1周期内に2つのパルス光が出現するレーザパルス光を生成する。以下の説明では、生成されたレーザパルス光を、パルス分割レーザ光という。なお、合成されるパルス光の出現間隔は、重畳される2つのレーザ光の光路長差に応じて定まる。前述したように、このパルス間隔は不等間隔となる。

0017

クロック検出部20は、パルス分割レーザ光に同期した2つのクロック信号再生する回路である。クロック検出部20は、センサ素子21、I/V変換回路22、クロック再生回路23を有している。クロック検出部20は、パルス分割レーザ光を半導体ウェーハ1の方向に反射する反射板3を透過したレーザ光を入力光とする。この実施例の場合、センサ素子21は、受光したパルス分割レーザ光の強度に応じた電流信号を出力する。I/V変換回路22は、入力した電流信号を電圧信号に変換する。クロック再生回路23は、入力した検出信号に基づいて、パルス分割レーザ光の1周期内に出現する2つのパルスに対応する2つのクロック信号を再生する。再生された2つのクロック信号は、遅延調整部24a、24bを通じてA/D(analog to digital)変換回路8a、8b及びデータ処理部9に与えられる。

0018

パルス分割レーザ光が照射した半導体ウェーハ1の表面からは散乱光が発生される。散乱光はレンズ5を介してセンサ素子6に集光される。センサ素子6は、受光した散乱光の強度に応じた電流信号を出力する。このセンサ素子6が散乱光の検出部として機能する。センサ素子6から出力される電流信号は、検出信号としてI/V変換回路7に与えられる。I/V変換回路7は、入力した電流信号を電圧信号に変換し、A/D変換回路8a、8bに出力する。ここで、A/D変換回路8a、8bの個数は、パルス分割レーザ光の1周期内に出現するパルス数と同数に設定されている。

0019

A/D変換回路8a、8bは、クロック再生回路23で再生された2つのクロック信号をサンプリングクロックに使用して検出信号をサンプリングする。ここでのサンプリングクロックは、パルス分割レーザ光の1周期内に出現する2つのパルス光の発光タイミングにそれぞれ同期している。

0020

データ処理部9には、これらA/D変換回路8a、8bのサンプリング出力とサンプリングクロックが入力される。データ処理部9は、これら2つのサンプリング出力を統合し、統合後のサンプリング出力に対応する検査位置(パルス分割レーザ光の照射位置)について、欠陥(微小異物を含む)の有無を判定する。欠陥判定の処理自体は周知であるため、本明細書での説明は省略する。欠陥有無の判定結果は、データ処理部9からCPU10を介してマップ出力部11に与えられる。マップ出力部11は、パルス分割レーザ光の照射位置と欠陥有無の判定結果とを対応付け、マップ形式で出力する。マップ出力部11は、例えばディスプレイプリンタ等で構成される。なお、マップ出力部11は、外部装置への出力インタフェースでもよい。

0021

[クロック検出部の構成及びクロック再生動作]
続いて、1周期内に2つのパルス光が不等間隔で出現するレーザパルス光に同期したクロック信号を再生するクロック検出部20の構成とそのクロック再生動作を説明する。

0022

図2は、クロック検出部20の構成及びクロック再生動作を説明する図である。クロック検出部20は、前述したように、センサ素子21、I/V変換回路22、クロック再生回路23を有している。この実施例の場合、クロック再生回路23は、比較回路26、第1分周回路27a、第2分周回路27b、第1PLL(Phase Locked Loop)回路28a、反転回路30、第3分周回路27c、第2PLL回路28bを有する。

0023

前述したように、クロック検出部20は、反射板3を透過したパルス分割レーザ光をセンサ素子21で受光する。センサ素子21により受光されたパルス分割レーザ光の強度に応じた検出信号は、I/V変換回路22を通じて比較回路26に与えられる。比較回路26は、検出信号と比較電圧25を比較し、パルス形状のコンパレータ出力71(図2(b1))を出力する。この実施例の場合、コンパレータ出力71には、パルス光の出現位置パルス波形が出現する。コンパレータ出力71は第1分周回路27aで2分周され、レーザ発振周波数の2分の1の周波数である第1分周回路出力72(図2(b2))に変換される。

0024

第1分周回路出力72は2つに分岐され、一方は第2分周回路27bに与えられる。第2分周回路27bは、第1分周回路出力72を2分周し、レーザ発振周波数の4分の1の周波数である第2分周回路出力74a(図2(b3))に変換する。この後、第2分周回路出力74aは、第1PLL回路28aに与えられる。第1PLL回路28aは、第2分周回路出力74aのパルスエッジに同期した第1再生クロック75a(図2(b4))を生成する。この第1再生クロック75aは、第2分周回路出力74aの2倍の周波数を有している。

0025

分岐された他方の第1分周回路出力72は、反転回路30に与えられる。反転回路30は、入力された第1分周回路出力72を反転し、反転回路出力73(図2(b5))を生成する。反転回路出力73は第3分周回路27cに与えられる。第3分周回路27cは、反転回路出力73を2分周し、レーザ発振周波数の2分の1の周波数である第3分周回路出力74b(図2(b6))に変換する。この後、第3分周回路出力74bは、第2PLL回路28bに与えられる。第2PLL回路28bは、第3分周回路出力74bのパルスエッジに同期した第2再生クロック75b(図2(b7))を生成する。この第2再生クロック75bは、第3分周回路出力74bの2倍の周波数を有している。

0026

ここで、第1再生クロック75aは、コンパレータ出力71の立ち上がりエッジ奇数番目に対応した、デューティ比が50%のクロック信号となる。また、第2再生クロック75bは、コンパレータ出力71の立ち上がりエッジの偶数番目に対応した、デューティ比が50%のクロック信号となる。なお、いずれの再生クロックの周波数も、レーザ発振周波数の2分の1である。即ち、第1PLL回路28aおよび第2PLL回路28bにより、コンパレータ出力71における奇数番目および偶数番目の立ち上がりエッジに同期し、且つデューティ比50%である再生クロック信号75a及び75bを再生することが可能となるため、これらの再生クロック信号75a及び75bを用いて、A/D変換回路8a及び8bをコンパレータ出力71(さらにはパルス分割レーザ光51)に同期してサンプリング動作することが可能となる。これらの再生クロック75a及び75bが、遅延調整部24a及び24bを介して、A/D変換回路8a、8b及びデータ処理部9に供給される。ここで、パルス分割レーザ光51により発生した散乱光がセンサ素子6、I/V変換回路7を介してA/D変換回路8a及び8bに入力される検出信号と、パルス分割レーザ光51によりクロック検出部20を介して再生した再生クロック信号75a及び75bとは、信号経路および通過する回路が異なるため、それぞれがA/D変換回路8a及び8bに到達する時間が異なる。このため、遅延調整部24a及び24bを配設することで、再生クロック信号75a及び75bのタイミングを調整することが可能となり、A/D変換回路8a及び8bにてパルス分割レーザ光51に同期し、且つ発光タイミングにあわせて検出信号をサンプリングすることができる。

0027

なお、本実施例では、分周回路27a、27b、27cの分周比をいずれも2分の1とし、PLL回路28a、28bの逓倍比を2倍としたが、これらは一例である。不等間隔に出現するパルス分割レーザ光に同期したサンプリング動作をA/D変換回路8a及び8bが実行できるのであれば、分周比と逓倍比はこの比率に限らない。

0028

また、クロック再生回路23は、第2分周回路27b、第3分周回路27c、第1PLL回路28a、第2PLL回路28bを統合したPLL回路を使用してもよい。また、遅延回路を用いることにより、デューティ比が約50%に近い再生クロック信号を生成してもよい。

0029

検出動作概要
図3に、異物検出動作時に、異物検査装置100に出現する波形を示す。半導体ウェーハ1上に異物又は欠陥が存在する場合、これらをパルス分割レーザ光が照射すると、散乱光が発生される。前述したように、パルス分割レーザ光51(図3(a))は、レーザ光源2から射出されたレーザ光をパルス分割光学系17を通過させることにより発生される。

0030

この散乱光を、レンズ5を介してセンサ素子6で検出する。センサ素子6から出力されるセンサ出力52(図3(b))は、I/V変換回路7を介してA/D変換回路8a及び8bに与えられ、サンプリングされる。

0031

なお、パルス分割レーザ光51は、レーザ光源2から出力されたレーザ光を光学的に分割することにより生成される。すなわち、パルス分割レーザ光51は、複数のパルス光で構成されている。このため、異物から発生される散乱光を受光するセンサ素子6からのセンサ出力52もパルス状の信号となる。

0032

従って、センサ出力52の全てが異物検出に有効な信号ではなく、半導体ウェーハ1にパルス分割レーザ光51が照射された瞬間に対応するセンサ出力のみが有効な信号となる。すなわち、パルス分割レーザ光51が半導体ウェーハ1を照射していない期間に対応するセンサ出力は無効な信号となる。因みに、パルス分割レーザ光51が半導体ウェーハ1を照射していない期間では、センサ素子6自身の暗ノイズが出力される。

0033

本実施例に係る異物検査装置100では、前述したように、1周期内に2つのパルス光が不等間隔に出現するパルス分割レーザ光51に同期した2つの再生クロック信号をクロック検出部20で生成する。そして、生成された2つの再生クロック信号を、遅延調整部24a、24bを介して遅延調整し、A/D変換回路8a及び8bに供給する。これにより、A/D変換回路8a及び8bは、レーザ光の発光タイミングに発生した散乱光をサンプリングした第1のADC出力53a(図3(c))、第2のADC出力53b(図3(d))を得ることができる。

0034

データ処理部9は、これら第1のADC出力53a及び第2のADC出力53bをデータを統合し、データ統合出力54(図3(e))を生成する。この際、データ統合出力54には、センサ素子6の暗ノイズは含まれていない。このため、データ処理部9は、半導体ウェーハ1の表面を照射するパルス分割レーザ光51の1周期内に2つのパルス光が不等間隔に出現する場合でも、異物判定や欠陥判定を高精度に実行することができる。

0035

[まとめ]
以上説明したように、本実施例に係る異物検査装置100を用いれば、センサ素子6の暗ノイズの影響と、1周期内に複数のパルス光が不等間隔で出現するパルス分割レーザ光を用いる場合の影響とを共に低減して、微小な異物や欠陥も高精度に検出することができる。

0036

〔実施例2〕
[装置構成]
続いて、半導体ウェーハを、レーザ光を用いて検査する異物検査装置のその他の実施例を説明する。なお、本実施例に係る異物検査装置100の全体構成は、図1に示した構成と同一である。本実施例に特有の構成要素は、クロック検出部20である。

0037

図4に、本実施例に係るクロック検出部20の構成を示す。なお、図4には、図2と対応する構成要素に同一の符号を付して示している。また、同一の符号を付した構成要素の説明は原則として省略する。

0038

図4に示すクロック検出部20は、半導体ウェーハ1を照射するパルス分割レーザ光の1周期内に3つのパルス光が不等間隔に出現する場合を想定している。すなわち、レーザ光源2から出力されたレーザ光を3相に分割し、パルス分割レーザ光を生成する場合を想定している。

0039

本実施例に係るクロック検出部20は、比較回路26と、クロック再生回路23a、23b、23cとを有している。この実施例の場合、クロック再生回路23a、23b、23cのそれぞれが、再生クロック78a、78b、78cの生成に使用される。

0040

クロック再生回路23aは、信号入力用ゲート回路図4では、セット端用のアンド回路と、リセット端用のアンド回路)、フリップフロップ回路29a、分周回路27a、PLL回路28aで構成される。クロック再生回路23b及び23cの構成も同様である。

0041

ここで、クロック再生回路23aのフリップフロップ回路29aに対するセットパルスは、コンパレータ出力71と、クロック再生回路23cのフリップフロップ出力76cとの論理積として生成される。一方、クロック再生回路23aのフリップフロップ回路29aに対するリセットパルスは、コンパレータ出力71と自身のフリップフロップ出力76aとの論理積として生成される。

0042

同様に、クロック再生回路23bのフリップフロップ回路29bに対するセットパルスは、コンパレータ出力71と、クロック再生回路23aのフリップフロップ出力76aとの論理積として生成される。一方、クロック再生回路23bのフリップフロップ回路29bに対するリセットパルスは、コンパレータ出力71と自身のフリップフロップ出力76bとの論理積として生成される。

0043

同様に、クロック再生回路23cのフリップフロップ回路29cに対するセットパルスは、コンパレータ出力71と、クロック再生回路23bのフリップフロップ出力76bとの論理積として生成される。一方、クロック再生回路23cのフリップフロップ回路29cに対するリセットパルスは、コンパレータ出力71と自身のフリップフロップ出力76cとの論理積として生成される。

0044

[クロック再生動作]
図5に、本実施例に係るクロック検出部20によるクロック再生動作を示す。図5には、比較回路26のコンパレータ出力71(図5(a))と、クロック再生回路23aの内部波形(図5(b))と、クロック再生回路23bの内部波形(図5(c))と、クロック再生回路23cの内部波形(図5(d))とが示されている。ここで、コンパレータ出力71に現れるパルス波形は、パルス分割レーザ光におけるパルス光の出現タイミングに一致している。このコンパレータ出力71が全てのクロック再生回路23a、23b、23cに対して並列に入力される。図5(a)では、コンパレータ出力71に現われる3つの位相を、a、b、cで示している。

0045

以下では、クロック再生回路23aに着目し、パルス分割レーザ光を構成する3つの周期性を有するパルス光の1つに同期した再生クロックが生成される様子を示す。
クロック再生回路23aは、比較回路26のコンパレータ出力71をフリップフロップ回路29aで3分周し、FF出力76aを生成する。

0046

ここで、フリップフロップ回路29cのFF出力76cがHレベルのタイミングで、位相aのコンパレータ出力71が入力されると、セットパルスがフリップフロップ回路29aに入力される。このとき、FF出力76aはHレベルに立ち上がる。

0047

一方、フリップフロップ回路29cのFF出力76cがLレベルのタイミングで、位相bのコンパレータ出力71が入力されると、リセットパルスがフリップフロップ回路29aに入力される。このとき、FF出力76aはLレベルに立ち下がる。

0048

フリップフロップ回路29aのFF出力76aは、分周回路27aに入力されて2分周される。これにより、FF出力76aの周波数に対して2分の1の周波数の分周出力77aが生成される。この分周出力77aはPLL回路28aに入力される。PLL回路28aは、この分周出力77aに位相同期するように再生クロック出力78aの位相を制御する。これにより、デューティ比が50%の再生クロック出力78aが生成される。この結果、クロック再生回路23aでは、位相aのコンパレータ出力71に対応した立ち上がりエッジを有する、デューティ比が50%の再生クロック出力78aが再生される。

0049

同様に、クロック再生回路23bでは、位相bのコンパレータ出力71に対応した立ち上がりエッジを有する、デューティ比が50%の再生クロック出力78bが再生され、クロック再生回路23cでは、位相cのコンパレータ出力71に対応した立ち上がりエッジを有する、デューティ比が50%の再生クロック78cが再生される。

0050

本実施例では、パルス分割光学系17におけるレーザ光の分割数が3の場合について説明したが、勿論、レーザ光の分割数は任意である。分割数がいずれでも、レーザ光の分割数に応じた数のクロック再生回路を設ければ、パルス分割レーザ光において周期性を有する各パルス光に応じた立ち上がりエッジを有し、かつ、デューティ比が50%の再生クロック出力を得ることができる。

0051

[まとめ]
以上説明したように、本実施例に係る異物検査装置100を用いれば、センサ素子6の暗ノイズの影響と、1周期内に複数のパルス光が不等間隔で出現するパルス分割レーザ光を照射することの影響とを共に低減して、微小な異物や欠陥も高精度に検出することができる。

0052

〔他の実施例〕
本発明は、上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上述した実施例は、本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備える場合に限定されるものではない。

0053

また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除。置換をすることが可能である。

0054

また、上述した各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上述した各構成、機能等は、CPUがそれぞれの機能を実現するプログラム解釈し、実行することによりソフトウェアで実現してもよい。

0055

各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスクSSD(Solid State Drive)等の記録装置、または、ICカードSDカード、DVD等の記録媒体に置くことができる。

0056

また、制御線情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。

0057

1…半導体ウェーハ
2…レーザ光源
3…反射板
4、5…レンズ
6…センサ素子
7…I/V変換回路
8a、8b…A/D変換回路
9…データ処理部
10…CPU
11…マップ出力部
12…ステージ制御部
13…回転ステージ
14…並進ステージ
15a、15b…ミラー
16a、16b…偏光ビームスプリッタ
17…パルス分割光学系
20…クロック検出部
21…センサ素子
22…I/V変換回路
23、23a、23b、23c…クロック再生回路
24a、24b…遅延調整部
25…比較電圧
26…比較回路
27a、27b、27c…分周回路
28a、28b、28c…PLL回路
29a、29b、29c…FlipFlop回路
30…反転回路
100…異物検査装置

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ