図面 (/)

技術 画像処理装置

出願人 株式会社リコー
発明者 酒井教雄
出願日 2012年3月30日 (8年10ヶ月経過) 出願番号 2012-080406
公開日 2013年10月10日 (7年4ヶ月経過) 公開番号 2013-211683
状態 特許登録済
技術分野 FAX画像情報の記憶 電子写真における制御・管理・保安 ファクシミリ一般
主要キーワード メモリライトデータ メモリリードリクエスト メモリリードデータ メモリリード要求 高速シリアル通信 プライオリティ制御 転送間隔 転送率
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2013年10月10日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (5)

課題

画像入力側にタイミング制約がある場合にも適確に画像データの転送を調節でき、バス使用率を十分に向上させることができる画像処理装置を提供する。

解決手段

この画像処理装置では、画像入力部2からメモリ11への画像データの転送とメモリ11から画像出力部6への画像データの転送とが同時に起きる場合、シリアル通信制御部4に備えられるデータ転送量調節部5が画像入力部2から転送される画像データの転送量を1ライン単位で測定すると共に、画像出力部6へ転送される画像データの転送量を1ライン単位で測定した値に基づいて帯域制限帯域確認を1ライン単位で行う都度、画像出力部6へ転送される画像データの転送量に応じた画像入力部2から転送される画像データの転送量について、ライン間隔及びトランザクション間隔を変更設定し、帯域制限をPCI−Express規格接続レーン数に応じて切り替えて動的に算出して調節する。

概要

背景

従来、画像処理装置では画像データの転送時におけるバスへのアクセス集中を回避するため、画像入力部からの画像データを記憶部(メモリ)に転送する場合と記憶部(メモリ)からの画像データを画像出力部に転送する場合とが同一バスで同時に発生する場合、バスが破綻しないように調整するための機能を持たせている。

既知調整方法では、ライン単位アクセス間隔を調整したり、接続されるコントローラ(システムCPU)や転送条件によりデータ転送開始毎に予め求められていたアクセス間隔を設定しているが、一旦設定した後には次に設定変更するまで同じアクセス間隔となるため、バスの使用率が上がらないという難点がある。

そこで、こうした問題を解決するため、PCIバスを用いて転送率を常時測定し、その結果が予め設定してある設定範囲に収まるように転送間隔を自動で調整する技術も提案されている。係る周知技術としては、画像読み取り手段の両面並行読み取り機能並列転送機能とを最大限に利用し、装置全体処理効率を向上させることができる「画像情報処理装置および画像データ転送方法」(特許文献1参照)や、PCI−Express規格高速シリアルバスを有効に活用することで、ライン同期転送タイミング制約があっても、高速画像データ出力や同時転送を可能にする「画像形成システム」(特許文献2参照)が挙げられる。

概要

画像入力側にタイミング制約がある場合にも適確に画像データの転送を調節でき、バスの使用率を十分に向上させることができる画像処理装置を提供する。この画像処理装置では、画像入力部2からメモリ11への画像データの転送とメモリ11から画像出力部6への画像データの転送とが同時に起きる場合、シリアル通信制御部4に備えられるデータ転送量調節部5が画像入力部2から転送される画像データの転送量を1ライン単位で測定すると共に、画像出力部6へ転送される画像データの転送量を1ライン単位で測定した値に基づいて帯域制限帯域確認を1ライン単位で行う都度、画像出力部6へ転送される画像データの転送量に応じた画像入力部2から転送される画像データの転送量について、ライン間隔及びトランザクション間隔を変更設定し、帯域制限をPCI−Express規格の接続レーン数に応じて切り替えて動的に算出して調節する。

目的

本発明は、このような問題点を解決すべくなされたもので、その技術的課題は、画像入力側にタイミング制約がある場合にも適確に画像データの転送を調節でき、バスの使用率を十分に向上させることができる画像処理装置を提供する

効果

実績

技術文献被引用数
1件
牽制数
2件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

画像データを入力する画像入力部と、入力した前記画像データを蓄積して保存する主記憶部と、保存された前記画像データを出力する画像出力部と、前記画像入力部から前記主記憶部への前記画像データの転送、並びに前記主記憶部から前記画像出力部への前記画像データの転送についてのシリアル通信高速バス上で制御するシリアル通信制御部と、前記シリアル通信により接続されるコントローラと、を備えた画像処理装置であって、前記シリアル通信制御部は、前記画像入力部から前記主記憶部へ転送する前記画像データの転送量と当該主記憶部から前記画像出力部へ転送する前記画像データの転送量とを監視し、当該画像出力部への当該画像データの転送量に応じて当該画像入力部からの当該画像データの転送量を帯域制限内に調節するデータ転送量調節部を備えたことを特徴とする画像処理装置。

請求項2

請求項1記載の画像処理装置において、前記データ転送量調節部は、1ライン単位ライン間隔の調節を行うことを特徴とする画像処理装置。

請求項3

請求項1記載の画像処理装置において、前記データ転送量調節部は、1ライン単位でトランザクション間隔の調節を行うことを特徴とする画像処理装置。

請求項4

請求項1記載の画像処理装置において、前記データ転送量調節部は、前記帯域制限をPCI−Expressの接続レーン数に応じて切り替えることを特徴とする画像処理装置。

請求項5

請求項1記載の画像処理装置において、前記データ転送量調節部は、前記画像入力部から転送される前記画像データを1ライン単位で監視して転送量を測定する入力データ転送量監視部と、前記画像出力部へ転送される前記画像データの転送量を1ライン単位で監視して測定する出力データ転送量監視部と、前記入力データ転送量監視部及び前記出力データ転送量監視部での監視結果に基づいて前記帯域制限の帯域確認を1ライン単位で行う都度、当該画像出力部への当該画像データの転送量に応じた当該画像入力部からの当該画像データの転送量について、ライン間隔及びトランザクション間隔を変更設定すると共に、当該帯域制限をPCI−Expressの接続レーン数に応じて切り替えて動的に算出して調節するデータ転送量算出調節部と、を備えたことを特徴とする画像処理装置。

請求項6

請求項1〜5の何れか1項記載の画像処理装置において、前記主記憶部以外に前記画像入力部からの前記画像データを一時保存する記憶部を備えたことを特徴とする画像処理装置。

技術分野

0001

本発明は、PCI(Peripheral Component Interconnct)バス等の高速バスを用いて画像データのシリアル通信を制御するシリアル通信制御機能を備えた画像処理装置に関する。

背景技術

0002

従来、画像処理装置では画像データの転送時におけるバスへのアクセス集中を回避するため、画像入力部からの画像データを記憶部(メモリ)に転送する場合と記憶部(メモリ)からの画像データを画像出力部に転送する場合とが同一バスで同時に発生する場合、バスが破綻しないように調整するための機能を持たせている。

0003

既知調整方法では、ライン単位アクセス間隔を調整したり、接続されるコントローラ(システムCPU)や転送条件によりデータ転送開始毎に予め求められていたアクセス間隔を設定しているが、一旦設定した後には次に設定変更するまで同じアクセス間隔となるため、バスの使用率が上がらないという難点がある。

0004

そこで、こうした問題を解決するため、PCIバスを用いて転送率を常時測定し、その結果が予め設定してある設定範囲に収まるように転送間隔を自動で調整する技術も提案されている。係る周知技術としては、画像読み取り手段の両面並行読み取り機能並列転送機能とを最大限に利用し、装置全体処理効率を向上させることができる「画像情報処理装置および画像データ転送方法」(特許文献1参照)や、PCI−Express規格高速シリアルバスを有効に活用することで、ライン同期転送タイミング制約があっても、高速画像データ出力や同時転送を可能にする「画像形成システム」(特許文献2参照)が挙げられる。

発明が解決しようとする課題

0005

上述した特許文献1に係る技術は、画像入力手段として両面並行読み取り機能を接続した場合に、両面並行読み取り機能と並列転送機能とを最大限に利用し、装置全体の処理効率を向上させることを目的とし、画像読み取り手段で読み取った画像データを一時的に記憶する1次記憶手段を用いて1次記録手段から2次記録手段への画像データを転送する転送速度を、装置構成に応じて変更可能にするか、或いは転送可能な速度範囲に応じて変更可能とした手法である。

0006

ところが、係る技術は画像データの転送速度を変更するものであってもライン単位で調整する方法には変わりないことにより、バスの使用率を十分に向上させることができないという問題がある。

0007

また、特許文献2に係る技術は、ライン同期転送のタイミング制約があっても高速で画像データの出力を行うことを目的とし、画像入力部と画像出力部とが画像データ転送イニシエータとなるように、画像入力部ではメモリライトトランザクションを用い、画像出力部ではメモリリードトランザクションを用いる画像データ転送方式を採用し、これらのトランザクションを別のトラフィッククラス割り当てる際、仮想チャネルを設定して画像出力部のメモリリードトランザクションのトラフィッククラスのプライオリティを画像入力部のメモリライトトランザクションのトラフィッククラスのプライオリティより高くし、且つメモリリードトランザクションが全て発行されてからメモリライトトランザクションが発行されるようにスクリクトプライオリティを設定する転送手法である。

0008

ところが、係る技術はライン同期転送のタイミング制約があっても高速で画像データを出力でき、同一バスを使用する場合にも画像出力部への画像データの転送を画像入力部からの画像データの転送よりも優先的に行わせることで、ライン同期転送のタイミング制約がある場合にも高速で画像データを出力することができるという利点を持つが、画像入力側にタイミング制約がある場合には画像データの転送を適確に調節することができないという問題がある。

0009

本発明は、このような問題点を解決すべくなされたもので、その技術的課題は、画像入力側にタイミング制約がある場合にも適確に画像データの転送を調節でき、バスの使用率を十分に向上させることができる画像処理装置を提供することにある。

課題を解決するための手段

0010

上記技術的課題を解決するため、本発明の基本構成は、画像データを入力する画像入力部と、入力した画像データを蓄積して保存する主記憶部と、保存された画像データを出力する画像出力部と、画像入力部から主記憶部への画像データの転送、並びに主記憶部から画像出力部への画像データの転送についてのシリアル通信を高速バス上で制御するシリアル通信制御部と、シリアル通信により接続されるコントローラと、を備えた画像処理装置であって、シリアル通信制御部は、画像入力部から主記憶部へ転送する画像データの転送量と当該主記憶部から画像出力部へ転送する画像データの転送量とを監視し、当該画像出力部への当該画像データの転送量に応じて当該画像入力部からの当該画像データの転送量を帯域制限内に調節するデータ転送量調節部を備えたことを特徴とする。

発明の効果

0011

本発明の画像処理装置によれば、シリアル通信制御部が備えるデータ転送量調節部により、画像入力部から主記憶部へ転送する画像データの転送量と主記憶部から画像出力部へ転送する画像データの転送量とを監視し、画像出力部への画像データの転送量に応じて画像入力部からの画像データの転送量を帯域制限内に自動的に調節するため、画像入力側にタイミング制約がある場合にも適確に画像データの転送を調節でき、バスの使用率が向上し、装置構成に柔軟に対応できる他、画像転送条件によるバスの使用率を予め算出する手間が省けるようなる。

図面の簡単な説明

0012

本発明の実施例1に係る画像処理装置の基本構成及び画像処理機能フローを示したブロックである。
図1に示す画像処理装置に備えられるシリアル通信制御部における細部構成として、データ転送量調節部及びその周辺部の細部構成を示したブロック図である。
図1に示す画像処理装置に備えられるシリアル通信制御部におけるデータ転送量調節部による画像データの転送量の算出に要する各種信号波形測定タイミングを示したタイミングチャートである。
図1に示す画像処理装置に備えられるシリアル通信制御部におけるデータ転送量調節部による画像データの転送量の調節に要する各種信号波形の調節タイミングを示したタイミングチャートである。

0013

以下に、本発明の画像処理装置について、実施例を挙げ、図面を参照して詳細に説明する。

0014

図1は、本発明の実施例1に係る画像処理装置の基本構成及び画像処理機能のフローを示したブロックである。

0015

この画像処理装置は、特許文献2で開示されているようなPCI−Express等を用いた高速シリアルバスでのシリアル通信の制御が可能なシリアル通信制御部4を備え、このシリアル通信制御部4内のデータ転送量調節部5の入力側には読み取り部1及びローカルメモリ3と接続された画像入力部2が接続されると共に、データ転送量調節部5の出力側には書き込み部7と接続された画像出力部6が接続され、更に、シリアル通信制御部4のエンドインド側には外部I/F12と接続されたシステムCPU9(シリアル通信により接続されるコントローラ)、メモリ11、及びHDDハードディスクドライブ)10と接続されたメモリ制御部8が接続されて構成されている。

0016

このうち、読み取り部1は、CCDスキャナ並びにCIスキャナを持つことで原稿の両面から同時に読み取りを行ってカラー画像の画像データを取得する。画像入力部2は、読み取り部1から送信された画像データに対してMTF補正平滑処理等の画像処理を行い、ライン同期信号に同期してローカルメモリ3に一時的に保存したり、或いは保存した画像データをシリアル通信制御部4のデータ転送量調節部5に送出する。

0017

画像出力部6は、シリアル通信制御部4のデータ転送量調節部5から送出されたデータに対して諧調処理、エッジ補正総量規制等の書き込み画像用の画像処理を行い、書き込み部7からのポリゴンの回転に同期したライン同期信号に応じて画像データを出力する。書き込み部7は、画像出力部6からの画像データを受け取り半導体レーザ(LD)による書き込みを制御する。

0018

シリアル通信制御部4の高速シリアルバスでのシリアル通信の制御は、画像入力部2から送出された画像データ(ローカルメモリ3に一時的に保存されてからメモリ11に蓄積保存される)について、メモリライトトランザクションを用いてメモリ制御部8へ転送する制御と、画像出力部6へ送出する画像データ(メモリ11に蓄積保存される)について、メモリリードトランザクションを用いてメモリ制御部8を通してメモリ11から転送する制御とを行う。

0019

メモリ制御部8は、PCI−Express等のルーツ機能を持ち、シリアル通信制御部4との間で高速バスを通してデータ転送を行うと共に、メモリ11へのデータアクセスを行う他、システムCPU9からの外部I/F12経由でのデータ転送とシリアル通信制御部9との間のデータ転送との調停を行う。因みに、メモリ11は画像データ、符号データ、プログラム保存用であり、システムCPU9は画像処理装置の各部の制御を行う。外部I/F12は画像データの外部への転送や外部からのプリントデータを入力のためのI/F制御用であり、HDD10は符号データ、ログデータの保存用である。

0020

シリアル通信制御部4におけるデータ転送量調節部5は、画像入力部2からシリアル通信制御部4へ転送されるデータ転送量を測定すると共に、シリアル通信制御部4から画像出力部6へ転送するデータ転送量を測定する他、画像出力部6へのデータ転送量に応じてメモリライトトランザクション間隔を調整し、更にローカルメモリ3から読み出す画像データのライン単位のデータの間隔を調整する。

0021

即ち、この画像処理装置において、メモリ11は画像入力部2により入力された画像データを蓄積して保存する主記憶部であり、ローカルメモリ3は画像データを画像入力側で一時的に保存する記憶部として機能する。また、シリアル通信制御部4は、画像入力部2からメモリ11への画像データの転送、並びにメモリ11から画像出力部6への画像データの転送についてのシリアル通信をPCI−Expressバス等の高速バス上で制御する。更に、シリアル通信制御部4に備えられたデータ転送量調節部5は、画像入力部2から転送される画像データの転送量と画像出力部6へ転送される画像データの転送量とを監視し、画像出力部6への画像データの転送量に応じて画像入力部2からの画像データの転送量を帯域制限内に調節する機能を持つ。

0022

以下は、実施例1に係る画像処理装置における画像処理動作について具体的に説明する。この画像処理装置において、読み取り部1で読み取られた画像データは、画像入力部2によりスキャナ画像処理シェーディング補正フィルタ処理色補正)されてからローカルメモリ3に一時保存される。ここでの読み取り部1は、原稿の両面の同時読み取りが可能なユニットであるので、表面画像裏面画像を同時にローカルメモリ3に蓄積する。因みに、読み取り部1からローカルメモリ3へ転送する画像データは、読み取り部1において読み取り画像乱れをなくすため原稿を搬送する速度を一定に保つように一定間隔ライン周期に従っている。

0023

また、画像入力部2は、ローカルメモリ3からライン順次でシリアル通信制御部4へ画像データを転送し、シリアル通信制御部4ではメモリライトトランザクションを用いてメモリ制御部8へ画像データを転送する。メモリ制御部8ではメモリアクセスを調停して受け取った画像データをメモリ11に保存する。因みに、画像データについては、メモリ11への画像蓄積(保存)やジャムバックアップのために、画像を圧縮し、それに要した符号データをHDD10に保存する。

0024

メモリ11に蓄積された画像データを印刷する場合には、書き込み部9からのライン同期信号に同期してシリアル通信制御部4からメモリリードトランザクションを発行し、メモリリード要求受け付けたメモリ制御部8がメモリ11から画像データを読み出してシリアル通信制御部4へ画像データを返す。このとき、印刷される画像データについては予めHDD10に保存してある符号データを伸長し、メモリ11に画像データとして用意するか、或いは伸長しながらシリアル通信制御部4へ送出する。画像出力部6では、受信した画像データに印刷するための階調処理γ補正の画像処理を行ってから書き込み部7へ引き渡し、書き込み部7が半導体レーザ(LD)によって作像して印刷を実行する。印刷の方向を変えるときには、メモリ制御部8の回転機能回転器)によって画像データの方向を変えて印刷する。

0025

外部へ読み取り画像を送出する場合には、ローカルメモリ3に保存された読み取り画像データ又はHDD10から符号データを読み出し伸長したメモリ11に蓄積された画像データをシステムCPU9の制御により読み出して例えばJPEGやTiffに画像変換して外部I/Fを経由して外部へ送信する。

0026

プリンタ動作時には、システムCPU9が外部から外部I/Fを経由してプリントデータを受け取り、プリントデータを翻訳してメモリ11に描画蓄積した後、描画した画像データを書き込み部9に送って印刷を行わせる。

0027

ところで、画像データの印刷に際しては、画像の歪みや乱れが起きないように一定の速度で原稿(用紙)の搬送を行う必要があるし、ポリゴンの周期についても一定に保たなければならない。これにより、書き込み部9への画像データの転送時にはライン同期転送のタイミング制約が発生する。また、1ライン中に1ライン分の画像データがシリアル通信制御部4を経由して読み取れない場合には異常画像が発生することになる。

0028

同様に、読み取り部1からの画像データも一定間隔のライン周期でデータ転送を行う必要がある。ローカルメモリ3がない場合には、画像出力部6へのデータ転送と同時に転送を行うとき、画像出力部6へのデータ転送が優先された結果、シリアル通信制御部4からメモリ制御部8へのデータ転送が遅くなり、画像入力部2からシリアル通信制御部4へのデータ転送が追い越す事態も考えられ、こうした場合には読み取り画像にも異常画像が発生する。

0029

そこで、実施例1に係る画像処理装置では、読み取り部1からの画像データをローカルメモリ3に一時保存し、シリアル通信制御部4へのデータ転送を調節する。また、画像データは全てメモリ11を経由するので、システムCPU9の性能やメモリ制御部8のメモリ帯域により画像データの転送が律速され、高速シリアル通信自体は全二重で行われるが、メモリ帯域に応じたシリアル通信帯域に制限されることになる。これにより、画像入力側からメモリ11へのデータ転送にも帯域制限を行う必要を伴う。シリアル通信制御部4のデータ転送量調節部5は、こうした場合のデータ転送を調節する機能を持つ。

0030

図2は、シリアル通信制御部4における細部構成として、データ転送量調節部5及びその周辺部の細部構成を示したブロック図である。

0031

図2を参照すれば、データ転送量調節部5は、入力データ転送量監視部5a、データ転送量算出調節部5b、及び出力データ転送量監視部5cから構成され、入力データ転送量監視部5aには周辺部の入力バッファ13及びエンドポイント15が接続され、出力データ転送量監視部5cには周辺部の出力バッファ14及びエンドポイント15が接続された構成となっている。

0032

このうち、入力バッファ13は、画像入力部2の転送クロックからシリアル通信制御部4内の転送クロックに画像データを乗せ替える機能を持つ。出力バッファ14は、シリアル通信制御部4内の転送クロックから画像出力部6の転送クロックに画像データを乗せ替える機能を持つ。

0033

エンドポイント15は、PCI−Express側の機能を持ち、メモリライトトランザクションmmw_ready、mmw_validを用いてペイロードサイズ毎に入力バッファ13からメモリ制御部8に画像データを転送すると共に、メモリリードトランザクションmmr_varid、mmr_readyを用いてペーロードサイズ毎にメモリ制御部8からメモリ11に蓄積された印刷用の画像データを受信して出力バッファ14へ転送する。

0034

データ転送量調節部5における入力データ転送量監視部5aは、画像入力部2から転送される画像データを1ライン単位で監視して転送量を測定するもので、ここではメモリライトトランザクションmmw_ready、mmw_validを監視して、読み取り主走査サイズ分のデータ積算量に達した時間を測定する。測定時間は読み取りライン同期信号slsyncで初期化し、ライン単位でデータ転送帯域を算出する。

0035

出力データ転送量監視部5cは、画像出力部6へ転送される画像データの転送量を1ライン単位で監視して測定するもので、ここではメモリリードトランザクションmmr_varid、mmr_readyを監視して、読み取りライン同期信号slsyncから読み取り主走査サイズに達した期間のデータ積算量を測定し、データ転送帯域を算出する。

0036

データ転送量算出調節部5bは、入力データ転送量監視部5a及び出力データ転送量監視部5cでの監視結果に基づいて帯域制限の帯域確認を1ライン単位で行う都度、画像出力部6への画像データの転送量に応じた画像入力部2からの画像データの転送量について、ライン間隔及びトランザクション間隔を変更設定すると共に、帯域制限をPCI−Express規格の接続レーン数に応じて切り替えて動的に算出して調節する。ここでは算出されたデータ転送帯域の総量(画像データについての転送バスの帯域、メモリアクセス帯域の総量)を求め、読み取りライン同期信号slsync及び読み取り主走査サイズscandt_sizeに基づいてメモリ帯域制限内に収まるようにgrantコマンドを発出して読み取り側(画像入力側)の画像データの転送量について、読み取りライン同期信号slsync間隔、及びメモリライトトランザクション間隔wt_widを調節することにより行う。

0037

図3は、シリアル通信制御部4におけるデータ転送量調節部5による画像データの転送量の算出に要する各種信号波形の測定タイミングを示したタイミングチャートである。

0038

図3を参照すれば、ここでは画像データの転送量の算出に際して、データ転送量算出調整部5bが入力バッファ13に入力される読み取りライン同期信号slsyncを用いて各種信号波形の測定タイミングを初期化する。

0039

そこで、入力データ転送量監視部5aでは、エンドポイント15からのメモリライトトランザクションmmw_ready、mmw_validの双方が有効な期間をメモリライトデータmmw_detaとして、それらのデータ量を積算してメモリライトデータ積算量(mmw_積算量)wmを算出する。メモリライトデータ転送時間(mmw_転送時間)wtは、読み取りライン同期信号slsync開始からメモリライトデータ積算量(mmw_積算量)wmが読み取り主走査サイズscandt_sizeと一致するまでとする。

0040

また、出力データ転送量監視部5cでは、エンドポイント15からのメモリリードトランザクションmmr_varid、mmr_readyの双方が有効な期間をメモリリードデータmmr_detaとして、それらのデータ量を積算してメモリリードデータ積算量(mmr_積算量)rmを算出する。

0041

読み取りライン同期信号slsyncは、grantコマンドがハイレベルHになると次のラインの転送を指示する。

0042

画像入力部2からメモリ11へ画像データを転送する場合の帯域幅は、メモリライトデータ積算量(mmw_積算量)wmをメモリライトデータ転送時間(mmw_転送時間)wtで除算した関係式wm/wt(byte/s)で得られる。また、メモリ11から画像出力部6へ画像データを転送する場合の帯域幅は、メモリリードデータ積算量(mmr_積算量)rmをメモリライトデータ転送時間(mmw_転送時間)wtで除算した関係式rm/wt(byte/s)で得られる。

0043

図4は、シリアル通信制御部4におけるデータ転送量調節部5による画像データの転送量の調節に要する各種信号波形の調節タイミングを示したタイミングチャートである。

0044

図4を参照すれば、ここでは画像データの転送量の調節に際して、データ転送量算出調整部5bが入力バッファ13に入力される読み取りライン同期信号slsyncのn+1ライン目において、画像入力部2からメモリ11への画像データの転送とメモリ11から画像出力部6への画像データの転送とが同時に起きた場合について説明する。

0045

この場合、メモリライトトランザクションmmw_ready、mmw_validの1ライン分のデータ量の全てを転送し終わった時点での画像データの転送帯域はwm0/wt0+rm0/wt0となる。ここで、メモリ制御部8の帯域制限により高速シリアルの上限帯域がlimit_a(byte/s)であるとすれば、転送帯域wm0/wt0+rm0/wt0が上限帯域limit_aよりも大きい場合(wm0/wt0+rm0/wt0>limit_aの場合)には、転送帯域wm0/wt0+rm0/wt0から上限帯域limit_aを差し引いた差分y(=wm0/wt0+rm0/wt0−limit_a)を算出した結果を用いて画像入力部2側の読み取り帯域を下げ、差分yが(y=0)となるようにシリアル通信制御部4の内部クロック数add_lsw分、grantコマンドの発生を遅らせる。

0046

時間xを含む読み取り帯域をwm0/(wt0+x)とし、wm0/(wt0+x)+rm0/wt0=limit_aとなるように計算すると、差分yはy=wm0/wt0−wm0/(wt0+x)で得られる。従って、時間xはx=y*wt0*wt0/(wm0−y*wt0)と書き換えることができる。

0047

時間xをシリアル通信制御部4の内部クロック数add_lswに換算し、その分のクロック数add_lsw分についてgrantコマンドの発生を遅らせる。これにより、1ライン(n+1ライン)中で上限帯域を超過したか否かを判断し、そのライン中に読み取り側の帯域を抑えることができる。

0048

n+2ラインでは、n+1ラインで付加された時間xをメモリライトトランザクション間隔wt_widに分散させる。メモリライトトランザクション間隔wt_widは、シリアル通信制御部4の内部クロック数add_lswをトランザクション回数で除算した値で得られるものである。

0049

メモリライトトランザクション間隔wt_widを広げることで、読み取り側の帯域を下げつつ、メモリリードトランザクションmmr_varid、mmr_readyを発生させるためのメモリリードリクエストがメモリライトトランザクションmmw_ready、mmw_validに邪魔されることが避けられる。これにより、特許文献2で開示されているトラフッククラスのプライオリティ制御の場合と同様に、書き込み側のライン同期転送のタイミング制約が守られる。

0050

画像データの転送帯域wm/wt+rm/wtが上限帯域limit_a以下の場合(wm/wt+rm/wt≦limit_aの場合)には、シリアル通信制御部4の内部クロック数add_lsw、メモリライトトランザクション間隔wt_widは0に戻る。

0051

帯域確認は各ライン単位で行われ、その都度、ライン間隔及びトランザクション間隔を動的に変更するため、最適な帯域で送受信を行うことができる他、上限帯域limit_aが接続レーンで判断されて切り替わるので、接続されるシステムCPU9やメモリ制御部8の性能に応じた帯域に対応させることができる。

0052

要するに、実施例1に係る画像処理装置は、画像出力部6への画像データの転送時に1ライン中にデータ転送が間に合わない場合には異常画像の発生となるため、画像出力部6へのデータ転送のためのバス帯域が必ず確保されなければならない点、並びに画像出力部6への画像データの転送が発生していないときや、或いはデータ転送量が少ない転送条件のときには、画像入力部2からのデータ転送により多くの帯域が使える点を留意したものである。

0053

そこで、実施例1に係る画像処理装置では、画像入力側にローカルメモリ3を持たせて画像データの転送間隔を調整できるようにし、シリアル通信制御部4に備えられるデータ転送量調節部5に対して、画像入力部2からメモリ11への画像データの転送量を測定する入力データ転送量監視部5a、並びにメモリ11から画像出力部6への画像データの転送量を測定する入力データ転送量監視部5cを設ける他、これらの測定値に基づいて画像出力部6への画像データの転送量に応じて画像入力部2からの画像データの転送量をライン間隔やトランザクション間隔を変更することで動的に調節するデータ転送量算出調節部5bを設けている。

実施例

0054

こうした構成により、ライン間隔及びトランザクション間隔を画像データの転送量が帯域制限内(バス帯域の総量内)に収まるように動的に調節する機能が得られ、画像データの転送量の調節が自動的に行われるので、予めライン間隔を算出し設定する手間が省け、ライン単位のアクセス間隔を設定する場合よりも画像データの転送効率が向上する。結果として、画像出力側の画像データの転送量に応じて画像入力側の画像データの転送量を適切に調節できるため、バスの使用率が向上し、装置構成に柔軟に対応でき、画像転送条件によるバスの使用率を予め算出する手間が省けるようなる。

0055

1読み取り部
2画像入力部
3ローカルメモリ
4シリアル通信制御部
5データ転送量調節部
5a 入力データ転送量監視部
5b データ転送量算出調節部
5c 出力データ転送量監視部
6画像出力部
7 書き込み部
8メモリ制御部
9 システムCPU
10 HDD(ハードディスクドライブ)
11メモリ
12 外部I/F
13入力バッファ
14出力バッファ
15 エンドポイント

先行技術

0056

特開2005−260846号公報
特開2010−033602号公報

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ