図面 (/)

技術 自動配置配線装置および自動配置配線方法

出願人 株式会社リコー
発明者 中根信夫
出願日 2012年3月15日 (8年9ヶ月経過) 出願番号 2012-058351
公開日 2013年9月26日 (7年3ヶ月経過) 公開番号 2013-191139
状態 特許登録済
技術分野 CAD ICの設計・製造(配線設計等)
主要キーワード 制約事項 素子情報 故障検出回路 AND素子 BIST ドライバ素子 結線情報 要求タイミング
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2013年9月26日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

課題

未検出故障素子が検出された際に、当該未検出故障素子を考慮して故障検出率を低下させないようにする自動配置配線装置および自動配置配線方法を提供する。

解決手段

配置部20が、取得した配置配線に必要な情報30と、未検出故障情報31と、に基づいて、複数の故障検出できない回路素子間配線設計制約を満たす配線長となるように近づけて配置する。

概要

背景

近年、半導体集積回路では大規模化が進むとともに高故障検出率の確保が求められている。そこで半導体集積回路設計では広くテスト容易化設計を行い、故障検出率を高めるようにしている。

テスト容易化設計としては、故障検出回路を挿入することで故障検出率を向上させる方法がある。例えば、特許文献1には、故障検出回路としてBIST(Built-In Self Test)を用いた例が記載されている。また、特許文献2には、故障検出回路としてスキャン回路スキャンパス)を用いた例が記載されている。

概要

未検出故障素子が検出された際に、当該未検出故障素子を考慮して故障検出率を低下させないようにする自動配置配線装置および自動配置配線方法を提供する。配置部20が、取得した配置配線に必要な情報30と、未検出故障情報31と、に基づいて、複数の故障検出できない回路素子間配線設計制約を満たす配線長となるように近づけて配置する。

目的

本発明は、当該未検出故障素子を考慮して故障検出率を低下させないようにする自動配置配線装置および自動配置配線方法を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1の記憶装置に記憶されている半導体集積回路における回路素子情報および配線情報を取得する回路情報得手段と、前記回路素子の配置および配線を行う配置配線手段と、を備えた自動配置配線装置において、第2の記憶装置に記憶されている、前記回路素子のうち故障検出できない回路素子の情報を取得する未検出故障素子情報取得手段を備え、前記配置配線手段が、回路情報取得手段が取得した前記回路素子情報および配線情報と、前記未検出故障素子情報取得手段が取得した前記未検出故障素子情報と、に基づいて、同一の配線で接続された複数の前記故障検出できない回路素子を予め定められている設計制約を満たす配線長となるように近づけて配置をすることを特徴とする自動配置配線装置。

請求項2

前記配置配線手段が前記故障検出できない回路素子を前記設計制約を満たす配線長となるように近づけるように配置できない場合は、当該故障検出できない回路素子を含む回路の変更を行って前記回路素子情報および配線情報を変更する回路変更手段を備えたことを特徴とする請求項1に記載の自動配置配線装置。

請求項3

前記回路変更手段が変更した前記回路素子情報および配線情報に基づいて再度前記故障検出できない回路素子を検出する未検出故障素子検出手段と、前記未検出故障素子検出手段が検出した故障検出できない回路素子に基づいて、前記未検出故障素子情報を更新する未検出故障素子情報更新手段と、を備えていることを特徴とする請求項2に記載の自動配置配線装置。

請求項4

自動配置配線装置によって半導体集積回路における回路素子の配置および配線を行う自動配置配線方法において、第1の記憶装置に記憶されている前記回路素子情報および配線情報を取得する回路情報取得ステップと、第2の記憶装置に記憶されている、前記回路素子のうち故障検出できない回路素子の情報を取得する未検出故障素子情報取得ステップと、回路情報取得ステップで取得した前記回路素子情報および配線情報と、前記未検出故障素子情報取得ステップで取得した前記未検出故障素子情報と、に基づいて、複数の前記故障検出できない回路素子を予め定められている設計制約を満たす配線長となるように近づけて配置をする配置配線ステップと、を前記自動配置配線装置が順次実行することを特徴とする自動配置配線方法。

技術分野

0001

本発明は、半導体集積回路における回路素子の配置および配線を行う自動配置配線装置および自動配置配線方法に関する。

背景技術

0002

近年、半導体集積回路では大規模化が進むとともに高故障検出率の確保が求められている。そこで半導体集積回路設計では広くテスト容易化設計を行い、故障検出率を高めるようにしている。

0003

テスト容易化設計としては、故障検出回路を挿入することで故障検出率を向上させる方法がある。例えば、特許文献1には、故障検出回路としてBIST(Built-In Self Test)を用いた例が記載されている。また、特許文献2には、故障検出回路としてスキャン回路スキャンパス)を用いた例が記載されている。

発明が解決しようとする課題

0004

しかしながら、テスト容易化設計で故障検出回路を挿入しても制御や観測できない部分が発生してしまい、故障検出できない回路素子(以下、未検出故障素子という)が発生してしまうことがある。

0005

従来の自動配置配線装置では、タイミングや配線の接続性などは考慮されるが未検出故障素子は考慮されない。そのため、同一配線上の未検出故障素子が遠くに配置配線されることがある。その際、要求タイミングや各製造テクノロジで決められているデザインルールなどの設計上の制約満足できずに、自動配置配線装置が未検出故障部分に回路素子を挿入し要求を満足させることがある。その場合、挿入された回路素子も未検出故障素子となってしまい、未検出故障素子が増加してしまうため半導体集積回路の故障検出率が低下するという問題があった。

0006

本発明はかかる問題を解決することを目的としている。

0007

すなわち、本発明は、当該未検出故障素子を考慮して故障検出率を低下させないようにする自動配置配線装置および自動配置配線方法を提供することを目的としている。

課題を解決するための手段

0008

上記に記載された課題を解決するために請求項1に記載された発明は、第1の記憶装置に記憶されている半導体集積回路における回路素子情報および配線情報を取得する回路情報得手段と、前記回路素子の配置および配線を行う配置配線手段と、を備えた自動配置配線装置において、第2の記憶装置に記憶されている、前記回路素子のうち故障検出できない回路素子の情報を取得する未検出故障素子情報取得手段を備え、前記配置配線手段が、回路情報取得手段が取得した前記回路素子情報および配線情報と、前記未検出故障素子情報取得手段が取得した前記未検出故障素子情報と、に基づいて、同一の配線で接続された複数の前記故障検出できない回路素子を予め定められている設計制約を満たす配線長となるように近づけて配置をすることを特徴とする自動配置配線装置である。

発明の効果

0009

請求項1に記載の発明によれば、配置配線手段が、回路情報取得手段が取得した回路素子情報および配線情報と、未検出故障素子情報取得手段が取得した未検出故障素子情報と、に基づいて、同一の配線で接続された複数の故障検出できない回路素子をデザインルールを満たす配線長となるように近づけて配置しているので、未検出故障素子間の配線を短くするように配置でき、当該箇所に回路素子の挿入が起こりにくくなり、未検出故障素子の増加を防止して、故障検出率を低下させないようにすることができる。

図面の簡単な説明

0010

本発明の一実施形態にかかる自動配置配線装置の構成図である。
図1に示された自動配置配線装置の機能的な構成を示した構成図である。
未検出故障素子を含む論理回路の例を示した回路図である。
図3に示された論理回路図の配置配線パターンの例を示した説明図である。
図3に示された論理回路にデザインルールを満たすために回路素子が挿入された例を示した回路図である。
図5に示された論理回路図の配置配線パターンの例を示した説明図である。
図3に示された論理回路において、各回路素子を近づけて配置した配置配線パターンの例を示した説明図である。
本発明の他の実施形態にかかる自動配置配線装置の機能的な構成を示した構成図である。

実施例

0011

以下、本発明の一実施形態を、図1乃至図7を参照して説明する。図1は、本発明の一実施形態にかかる自動配置配線装置の構成図である。図2は、図1に示された自動配置配線装置の機能的な構成を示した構成図である。図3は、未検出故障素子を含む論理回路の例を示した回路図である。図4は、図3に示された論理回路図の配置配線パターンの例を示した説明図である。図5は、図3に示された論理回路に設計制約を満たすために回路素子が挿入された例を示した回路図である。図6は、図5に示された論理回路図の配置配線パターンの例を示した説明図である。図7は、図3に示された論理回路において、各回路素子を近づけて配置した配置配線パターンの例を示した説明図である。

0012

図1に示した自動配置配線装置10は、半導体集積回路に含まれる回路素子の配置配線を行う処理装置1と、処理装置1に対して種々の情報や種々の命令を入力するキーボード2及びマウス3等の入力手段と、データやプログラムを記憶する記憶装置4と、及び、入力画面(例えばGUIグラフィカルユーザインタフェース)の表示や処理結果の表示等を行う表示装置5と、を備える。図1から明らかなように、自動配置配線装置10は、通常のコンピュータ及びその周辺装置で構成される。なお、マウス3の代りに、タブレットトラックボール等のポインティングデバイスが用いられてもよい。また、記憶装置4には、半導体メモリや、ハードディスク等が任意に用いられ、表示装置5には、例えばCRT液晶ディスプレイ等が任意に用いられる。

0013

図2に自動配置配線装置10の機能的な構成を示す。自動配置配線装置10は、配置部20と、配置後の最適化部21と、クロックツリー合成部22と、クロックツリー後の最適化部23と、配線部24と、配線後の最適化部25と、を備えている。これら配置部20、配置後の最適化部21、クロックツリー合成部22、クロックツリー後の最適化部23、配線部24、配線後の最適化部25は、図1の処理装置1が機能する。

0014

配置部20は、セルライブラリネットリスト、デザインルール、タイミング制約等の配置配線に必要な情報30、即ち回路素子情報および配線情報と、故障検出できない回路素子の情報である未検出故障情報31と、を読み込み、フロアプランを実施し、チップサイズ、I/O配置位置、ハードマクロの配置位置などを決定し、セルの配置を行う。なお、配置配線に必要な情報30と、未検出故障情報31は、例えば記憶装置4に予め格納されている。即ち、記憶装置4が第1の記憶装置、第2の記憶装置として機能し、配置部20が、回路情報取得手段、未検出故障素子情報取得手段、配置配線手段として機能している。なお、配置配線に必要な情報30と、未検出故障情報31は、それぞれ別の記憶装置に記憶させてもよい。

0015

デザインルールとは、素子の最小寸法や素子間の距離、配線幅や配線間の距離、など回路素子を配置配線設計する上での制約事項であり、タイミング制約とは、当該回路のフリップフロップ間データ転送遅延時間(動作周波数)など許容される遅延時間の制約事項である。また、デザインルール、タイミング制約は特許請求の範囲における設計制約に相当する。

0016

未検出故障情報31は、未検出故障素子となっている回路素子の種類やユニーク名および結線情報等(未故障検出素子情報)が含まれており、この情報は、例えば図示しない他の装置で故障シミュレーションを行った結果等を用いればよい。勿論本自動配置配線装置10に故障シミュレーション機能を持たせてネットリスト等を読み込ませて故障シミュレーションを行いその結果から未検出故障情報31を生成するようにしてもよい。

0017

配置後の最適化部21は、配置部20で行われたセルの配置の最適化を行う。

0018

クロックツリー合成部22は、クロック信号と、ネットリスト内のフリップフロップを認識し、クロック信号と各フリップフロップとを接続するためのクロックツリーを合成する。

0019

クロックツリー後の最適化部23は、クロックツリー合成部22で合成されたクロックツリーに基づいて、クロックドライバなどの配置の最適化を行う。

0020

配線部24は、配置後の最適化部21やクロックツリー後の最適化部23で最適化された各回路素子を配線で接続する。即ち、配線部24が、配置配線手段として機能している。

0021

配線後の最適化部は、配線部24で行われた配線について、デザインルールやタイミング制約の設計制約に基づいて、それらを満たすように最適化する。

0022

つまり、配置部20から配線後の最適化部25まで順次処理を行っていくことで、最終的にレイアウトデータ32が出力される。レイアウトデータ32は、例えば記憶装置4に出力される。したがって、図2は機能的な構成を示すと同時に処理の流れ(フロー)も示している。

0023

次に、上述した構成の自動配置配線装置10における未検出故障素子の配置配線について、図3乃至図7を参照して説明する。

0024

図3は、未検出故障素子となる論理回路の例を示した回路図である。図3の回路図は、2入力AND素子c11の一方の入力I1には他の回路素子の出力が接続されているものとする。2入力AND素子c11の他方の入力I2はLowレベル2進数で“0”)n12に接続されている。

0025

2入力AND素子c11の出力Oは、ドライバ素子c12、c13の入力Iに接続されている。ドライバ素子c12、c13の出力Oは、それぞれ異なる回路素子に接続されているものとする。

0026

図3の論理回路において、2入力AND素子c11の他方の入力I2にはLowレベルn12が接続されているため、2入力AND素子c11の出力Oが接続されている配線n11は常にLowレベルになる。そのため、配線n11に接続されているドライバ素子c12、c13はHiレベルへの遷移がないため、Hiレベルへ遷移できるか否かの故障検出ができずこれら3つの回路素子は未検出故障素子となる。

0027

図3の論理回路を配置配線した例を図4に示す。配線n11は、各素子が離れて配置されて設計制約を満足できない長さに配線されてしまう場合がある。

0028

そこで、設計制約を満たすために回路素子が挿入される場合がある。回路素子が挿入された論理回路図を図5に、配置配線図を図6にそれぞれ示す。図5図6のドライバ素子c22、c23が挿入された回路素子である。ドライバ素子c22は、入力Iが配線n11に接続され出力Oが配線n22に接続される。そして、ドライバc12の入力Iが配線n22に接続される。つまり、ドライバ素子c22は、2入力AND素子c11とドライバ素子c12の間に挿入される。

0029

ドライバ素子c23は、入力Iが配線n11に接続され出力Oが配線n23に接続される。そして、ドライバ素子c12の入力Iが配線n23に接続される。つまり、ドライバ素子c23は、2入力AND素子c11とドライバ素子c13の間に挿入される。

0030

図5および図6に示したドライバ素子c22、c23の入出力は、未検出故障部分に挿入、接続されるため故障検出できず未検出故障素子となってしまう。結果、未検出故障素子数が増加し故障検出率が悪化してしまう。

0031

そこで、本実施形態では、未検出故障素子を近づけて配置配線する。具体的には、配置部20などにおいて、未検出故障情報31に基づいて、未検出故障素子や未検出故障素子が接続されている配線を認識して、当該配線が設計制約を満たす配線長となるように、関連性のある未検出故障素子同士を近づけて配置、配線を行う。図7図4の配置配線例に対して、関連性のある未検出故障素子同士を近づけて配置、配線した例を示す。即ち、回路素子情報および配線情報と、未検出故障素子情報取得手段が取得した未検出故障素子情報と、に基づいて、同一の配線で接続された複数の故障検出できない回路素子を設計制約を満たす配線長となるように近づけるように配置をしている。

0032

本実施形態によれば、配置部20が、取得した配置配線に必要な情報30と、未検出故障情報31と、に基づいて、複数の故障検出できない回路素子間の配線が設計制約を満たす配線長となるように近づけて配置しているので、未検出故障素子間の配線を短くするように配置でき、当該箇所に回路素子の挿入が起こりにくくなり、未検出故障素子の増加を防止して、故障検出率を低下させないようにすることができる。

0033

つまり、設計制約などの従来から配置配線時に考慮していた情報に加えて未検出故障情報も考慮することで、配置配線時に故障検出率を考慮した処理を行うことができる。

0034

なお、例えば、他の回路素子の配置の都合上、上述したように未検出故障素子を近づけて配置することができない場合がある。この場合は、図5図6に示したように未検出故障素子の挿入が起こり故障検出率が低下してしまう可能性がある。その場合、未検出故障素子を故障検出できるよう適切な素子の追加や変更(回路の変更)を行い配置配線を実施してもよい。即ち、自動配置配線装置10が回路変更手段を備えている。この回路変更手段は、単独の機能ブロックとして設けてもよいし、配置部20などが兼ねてもよい。回路変更した場合は、変更後のネットリストが生成される。

0035

上述した回路変更の例としては、図3では、例えば2入力AND素子c11の入力I2を外部端子から直接値(Lowレベル)を設定できるようにする。このようにすると、外部端子から値が直接入力できるので、テスト時にのみHiレベルを入力I2に与えることが可能となり故障検出が可能となる。また、2入力AND素子c11を削除してドライバ素子c12、c13に直接Lowレベルが入力されるようにしてもよい。この場合、ドライバ素子c12、c13は未検出故障素子のままであるが、2入力AND回路c11が削除されるので、回路素子の挿入が発生しなくなり、故障検出率が低下しない。

0036

また、自動配置配線を行う際は、図2に示した配置部20から配線後の最適化部25までの処理を繰り返し行うことが多い。その際に、設計制約を考慮して自動配置配線すると配置配線の要求を満足できるよう論理素子の挿入が起こることがある。この素子の挿入により未検出故障情報31が当初取得したものと異なってくることがある。そこで、例えば、図8に示すように、配線後の最適化部25の後に、未検出故障素子再検出部26で未検出故障素子の再検出を行い、更新が必要な場合は未検出故障素子情報更新部27で未検出故障情報31の更新を行ってもよい。

0037

また、図8の例に限らず、例えば配置部21で発生した情報を未検出故障素子再検出部26に出力し、更新が必要な場合は未検出故障素子情報更新部27で未検出故障素子に関する情報の更新を行って配置後の最適化部21に出力するようにしてもよい。つまり、配置部21〜配線後の最適化部25での処理結果をそれぞれ未検出故障素子再検出部26に出力し、更新が必要な場合は未検出故障素子情報更新部27で未検出故障素子に関する情報の更新を行って次の処理部(工程)に出力するようにしてもよい。

0038

このようにすることにより、未検出故障素子情報を考慮して配置配線中の回路変更等に対応した処理を行うことができる。即ち、未検出故障素子再検出部26が未検出故障素子検出手段、未検出故障素子情報更新部27が未検出故障素子情報更新手段として機能する。

0039

また、自動配置配線装置10をコンピュータで読み込み動作可能なプログラムとして構成してもよい。この場合図2に示した、配置部20、配置後の最適化部21、クロックツリー合成部22、クロックツリー後の最適化部23、配線部24、配線後の最適化部25といった処理装置1が機能する部分がプログラムとして構成される。即ち、配置部20が、回路情報取得ステップ、未検出故障素子情報取得ステップ、配置配線ステップとして機能し、配線部24が、配置配線ステップとして機能する。

0040

なお、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。

0041

1処理装置
4記憶装置(第1の記憶装置、第2の記憶装置)
10自動配置配線装置
20 配置部(回路情報取得手段、配置配線手段、未検出故障素子情報取得手段、回路変更手段)
21 配置後の最適化部
24配線部(配置配線手段)
25 配線後の最適化部(未検出故障素子検出手段)
27 未検出故障素子情報更新部(未検出故障素子情報更新手段)
30 配置配線に必要な情報(回路素子情報および配線情報)
31 未検出故障情報(故障検出できない回路素子の情報)
32 レイアウトデータ

先行技術

0042

特開2007−328852号公報
特開2001−83213号公報

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ