図面 (/)

技術 増幅器

出願人 ラピスセミコンダクタ株式会社
発明者 八木勝義
出願日 2012年2月9日 (8年9ヶ月経過) 出願番号 2012-026543
公開日 2013年8月22日 (7年2ヶ月経過) 公開番号 2013-165350
状態 特許登録済
技術分野 トランジスタを用いた連続制御型電源 増幅器一般
主要キーワード 時間変位 分圧用抵抗器 Nチャネル 抵抗器ユニット 基準抵抗器 切替速度 出力負荷電流 接地電圧端子
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2013年8月22日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (10)

課題

出力レベル切り替えた際に、出力レベルを、所定レベルを跨がせることなく所定レベルに到達させる増幅器を提供する。

解決手段

増幅器10は、NMOSトランジスタ12Eのゲートに供給された固定電圧の大きさとNMOSトランジスタ12Fのゲートに供給されると共に出力端12Mに接続されたコンデンサ12Lに対して並列に接続された分圧器12Kによって分圧された電圧の大きさとの差に応じた大きさの電圧を出力端12Mから出力する差動増幅回路12と、出力端12Mの出力レベルを所定レベルに到達させる場合、出力レベルを多段階的に所定レベルに到達させるように分圧器12Kを制御する制御部14と、を備える。

概要

背景

特許文献1には、出力電圧定常状態から所定の電圧に上昇した場合に補助バイアス電圧を発生させることにより出力電圧のオーバーシュートを抑制する差動増幅回路が開示されている。なお、オーバーシュートとは、出力端において意図する電圧値を瞬間的に超過する現象を言う。

しかし、特許文献1に記載の技術は、補助バイアス電圧を発生させる複数の素子を差動増幅回路に挿入しなければならないため、差動増幅回路の規模が大きくなってしまう上、出力レベル出力負荷電流依存も大きくなるという問題点があった。

これに対し、特許文献2に記載の差動増幅回路は、補助バイアス電圧を発生させるための素子を挿入することによる回路の大型化が生じない構成とされている。すなわち、出力電圧を安定化させるために出力端子に接続された容量性負荷に対して並列接続された可変抵抗器によって出力電圧の一部を分圧してフィードバックし、出力電圧を調整している。

概要

出力レベルを切り替えた際に、出力レベルを、所定レベルを跨がせることなく所定レベルに到達させる増幅器を提供する。増幅器10は、NMOSトランジスタ12Eのゲートに供給された固定電圧の大きさとNMOSトランジスタ12Fのゲートに供給されると共に出力端12Mに接続されたコンデンサ12Lに対して並列に接続された分圧器12Kによって分圧された電圧の大きさとの差に応じた大きさの電圧を出力端12Mから出力する差動増幅回路12と、出力端12Mの出力レベルを所定レベルに到達させる場合、出力レベルを多段階的に所定レベルに到達させるように分圧器12Kを制御する制御部14と、を備える。

目的

本発明は上記問題点を解決するために成されたものであり、出力レベルを切り替えた際に、出力レベルを所定レベルに高精度に到達させることができる増幅器を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

一対の端子における一方の端子に供給された基準電圧の大きさと前記一対の端子における他方の端子に供給されると共に出力端に接続された容量性負荷に対して並列に接続された分圧器によって分圧された電圧の大きさとの差に応じた大きさの電圧を前記出力端から出力する差動増幅回路と、前記出力端の出力レベル所定レベルに到達させる場合、前記出力レベルを複数回切り替えて前記所定レベルに到達させるように前記分圧器を制御する制御手段と、を含む増幅器

請求項2

前記制御手段は、前記出力端の出力レベルを所定レベルに上昇させる場合、前記出力レベルを多段階的に前記所定レベルに上昇させるように前記分圧器を制御する請求項1に記載の増幅器。

請求項3

前記制御手段は、前記出力端の出力レベルを所定レベルに上昇させる場合、前記出力端の出力レベルを多段階的に前記所定レベルに上昇させるように前記分圧器を制御すると共に、段階を追う毎に前記出力レベルの上昇量を大きくするように前記分圧器を制御する請求項2に記載の増幅器。

請求項4

前記制御手段は、前記出力端の出力レベルを所定レベルに上昇させる場合、前記出力端の出力レベルを多段階的に前記所定レベルに上昇させるように前記分圧器を制御すると共に、段階を追う毎に、前記分圧器によって分圧された電圧が前記他方の端子に供給される時間を長くするように前記分圧器を制御する請求項2又は請求項3に記載の増幅器。

請求項5

前記制御手段は、前記出力端の出力レベルを所定レベルに下降させる場合、前記出力レベルを多段階的に前記所定レベルに下降させるように前記分圧器を制御する請求項1に記載の増幅器。

請求項6

前記制御手段は、前記出力端の出力レベルを所定レベルに下降させる場合、前記出力端の出力レベルを多段階的に前記所定レベルに下降させるように前記分圧器を制御すると共に、段階を追う毎に前記出力レベルの下降量を大きくするように前記分圧器を制御する請求項5に記載の増幅器。

請求項7

前記制御手段は、前記出力端の出力レベルを所定レベルに下降させる場合、前記出力端の出力レベルを多段階的に前記所定レベルに下降させるように前記分圧器を制御すると共に、段階を追う毎に、前記分圧器によって分圧された電圧が前記他方の端子に供給される時間を長くするように前記分圧器を制御する請求項5又は請求項6に記載の増幅器。

請求項8

前記制御手段は、前記出力端の出力レベルを所定レベルに上昇させる場合、前記出力レベルを多段階的に前記所定レベルに上昇させるように前記分圧器を制御し、前記出力端の出力レベルを所定レベルに下降させる場合、前記出力レベルを多段階的に前記所定レベルに下降させるように前記分圧器を制御する請求項1に記載の増幅器。

請求項9

前記制御手段は、前記出力端の出力レベルを所定レベルに上昇させる場合、前記出力端の出力レベルを多段階的に前記所定レベルに上昇させるように前記分圧器を制御すると共に、段階を追う毎に前記出力レベルの上昇量を大きくするように前記分圧器を制御し、前記出力端の出力レベルを所定レベルに下降させる場合、前記出力端の出力レベルを多段階的に前記所定レベルに下降させるように前記分圧器を制御すると共に、段階を追う毎に前記出力レベルの下降量を大きくするように前記分圧器を制御する請求項8に記載の増幅器。

請求項10

前記制御手段は、前記出力端の出力レベルを所定レベルに上昇させる場合、前記出力端の出力レベルを多段階的に前記所定レベルに上昇させるように前記分圧器を制御すると共に、段階を追う毎に、前記分圧器によって分圧された電圧が前記他方の端子に供給される時間を長くするように前記分圧器を制御し、前記出力端の出力レベルを所定レベルに下降させる場合、前記出力端の出力レベルを多段階的に前記所定レベルに下降させるように前記分圧器を制御すると共に、段階を追う毎に、前記分圧器によって分圧された電圧が前記他方の端子に供給される時間を長くするように前記分圧器を制御する請求項8又は請求項9に記載の増幅器。

技術分野

0001

本発明は、増幅器に関する。

背景技術

0002

特許文献1には、出力電圧定常状態から所定の電圧に上昇した場合に補助バイアス電圧を発生させることにより出力電圧のオーバーシュートを抑制する差動増幅回路が開示されている。なお、オーバーシュートとは、出力端において意図する電圧値を瞬間的に超過する現象を言う。

0003

しかし、特許文献1に記載の技術は、補助バイアス電圧を発生させる複数の素子を差動増幅回路に挿入しなければならないため、差動増幅回路の規模が大きくなってしまう上、出力レベル出力負荷電流依存も大きくなるという問題点があった。

0004

これに対し、特許文献2に記載の差動増幅回路は、補助バイアス電圧を発生させるための素子を挿入することによる回路の大型化が生じない構成とされている。すなわち、出力電圧を安定化させるために出力端子に接続された容量性負荷に対して並列接続された可変抵抗器によって出力電圧の一部を分圧してフィードバックし、出力電圧を調整している。

先行技術

0005

特開2009−53783号公報
特開2005−157523号公報

発明が解決しようとする課題

0006

しかしながら、出力電圧の一部を単にフィードバックしたところで可変抵抗器の抵抗値切替速度切替による抵抗値の変化量次第ではオーバーシュートが解消されない場合もある、という問題点があった。例えば図9には、差動増幅回路の出力端の電圧値として意図する電圧値(要望の電圧値)を1.8Vとした場合のオーバーシュートの例が示されており、この例では、可変抵抗器の抵抗値を突然大きく変化させたことで、意図する電圧値の1.8Vを瞬間的に0.05V程度オーバーシュートしてしまっている。なお、ここまでオーバーシュートを例に挙げたが、これに限らず、アンダーシュートについても同様の問題点が存在している。ここで言う「アンダーシュート」とは、出力端において意図する電圧値を瞬間的に下回る現象を言う。

0007

本発明は上記問題点を解決するために成されたものであり、出力レベルを切り替えた際に、出力レベルを所定レベルに高精度に到達させることができる増幅器を提供することを目的とする。

課題を解決するための手段

0008

上記目的を達成するために、請求項1に記載の増幅器を、一対の端子における一方の端子に供給された基準電圧の大きさと前記一対の端子における他方の端子に供給されると共に出力端に接続された容量性負荷に対して並列に接続された分圧器によって分圧された電圧の大きさとの差に応じた大きさの電圧を前記出力端から出力する差動増幅回路と、前記出力端の出力レベルを所定レベルに到達させる場合、前記出力レベルを複数回切り替えて前記所定レベルに到達させるように前記分圧器を制御する制御手段と、を含んで構成した。

発明の効果

0009

本発明によれば、出力レベルを切り替えた際に、出力レベルを所定レベルに高精度に到達させることができる、という効果が得られる。

図面の簡単な説明

0010

実施の形態に係る増幅器の構成の一例を示す構成図である。
実施の形態に係る増幅器に含まれる分圧器の構成の一例を示す構成図である。
実施の形態に係る増幅器の出力端における電圧値の時間変化の一例(その1)を示すグラフである。
実施の形態に係る増幅器の出力端における電圧値の時間変化の一例(その2)を示すグラフである。
実施の形態に係る増幅器の出力端における電圧値の時間変化の一例(その3)を示すグラフである。
実施の形態に係る増幅器に含まれる分圧器によって分圧された電圧(供給電圧)と供給時間との関係の一例(その1)を示すグラフである。
実施の形態に係る増幅器に含まれる分圧器によって分圧された電圧(供給電圧)と供給時間との関係の一例(その2)を示すグラフである。
実施の形態に係る増幅器に含まれる分圧器によって分圧された電圧(供給電圧)と供給時間との関係の一例(その3)を示すグラフである。
従来の問題点の説明に供するグラフであって、増幅器の出力端における電圧値の時間変化の一例を示すグラフである。

実施例

0011

以下、図面を参照して、本発明を実施するための形態例について詳細に説明する。

0012

図1は、本実施の形態に係る増幅器10の構成の一例を示す構成図である。図1に示すように、増幅器10は、差動増幅回路12及び制御部14を含んで構成されており、これらが1チップ化された半導体装置とされている。差動増幅器12は、駆動用電圧が供給される駆動用電圧端子VDD及び駆動用電圧の大きさよりも小さな電圧(一例として接地電圧)が供給される接地電圧端子GNDを含んで構成されている。また、差動増幅回路12は、Pチャネル型電界効果トランジスタ(以下、「PMOSトランジスタ」という。)12A,12B,12C,12D、Nチャネル型電界効果トランジスタ(以下、「NMOSトランジスタ」という。)12E,12F,12G、定電流回路12H、抵抗器12J、分圧器12K、容量性負荷の一例であるコンデンサ12L、出力端12Mを含んで構成されている。

0013

PMOSトランジスタ12Aは、駆動用電圧端子VDDが接続されたソースと、ダイオード接続されたドレイン及びゲートと、を備えている。NMOSトランジスタ12Eは、大きさが固定された固定電圧が供給されるゲートと、PMOSトランジスタ12Aのドレインが接続されたドレインと、定電流回路12Hを介して接地電圧端子GNDに接続されたソースと、を備えている。PMOSトランジスタ12Bは、駆動用電圧端子VDDが接続されたソースと、PMOSトランジスタ12Aのゲートが接続されたゲートと、ソースに流入した電流を流出可能なドレインと、を備えている。NMOSトランジスタ12Fは、分圧器12Kによって分圧された電圧が供給されるゲートと、PMOSトランジスタ12Bのドレインが接続されたドレインと、NMOSトランジスタ12Eのソースが接続されたソースと、を備えている。

0014

PMOSトランジスタ12Cは、PMOSトランジスタ12Bのドレインが接続されたゲートと、駆動用電圧端子VDDが接続されたソースと、ソースに流入した電流を流出可能なドレインと、を備えている。NMOSトランジスタ12Gは、予め定められた電圧が供給されるゲートと、PMOSトランジスタ12Cのドレインが接続されたドレインと、接地電圧端子GNDが接続されたソースと、を備えている。

0015

PMOSトランジスタ12Dは、基準電圧端子VDDが接続されたソースと、PMOSトランジスタ12Cのドレインが接続されたゲートと、出力端12Mに接続されたドレインと、を備えている。

0016

抵抗器12Jは、PMOSトランジスタ12Dに直列に接続されている。すなわち、抵抗器12Jの一端は出力端12Mに接続されており、抵抗器12Jの他端は接地電圧端子GNDに接続されている。

0017

コンデンサ12Lは、出力端12Mに接続されている。すなわち、コンデンサ12Lの一方の電極は出力端12Mに接続されており、コンデンンサ12Lの他方の電極は接地電圧端子GNDに接続されている。

0018

分圧器12Kは、コンデンサ12Lに並列に接続されており、出力端12Mを分圧するものである。すなわち、分圧器12Kの一端は出力端12Mに接続されており、分圧器12Kの他端は接地電圧端子GNDに接続されている。

0019

制御部14は、分圧器12Kの作動を制御するものである。すなわち、分圧器12Kによって分圧されて取り出される電圧の大きさを制御するものである。

0020

図2は、本実施の形態に係る分圧器12Kの構成の一例を示す構成図である。図2に示すように、分圧器12は、抵抗器ユニット16及びスイッチ群18を含んで構成されている。抵抗器ユニット16は、基準抵抗器の一例である抵抗器16Aと、複数の分圧用抵抗器の一例である抵抗器16B,16C,16D,16Eと、を含んで構成されており、抵抗器16A〜16Eは直列に接続されている。このように構成された抵抗器ユニット16の一端は出力端12Mに接続されており、抵抗器ユニット16の他端は接地電圧端子GNDに接続されている。

0021

スイッチ群18は、スイッチ18A,18B,18C,18Dを含んで構成されている。スイッチ18A,18B,18C,18Dは、抵抗器16B,16C,16Dを跨いで並列に接続されている。すなわち、スイッチ18Aの一端は抵抗器16Aと抵抗器16Bとの接続点に、スイッチ18Bの一端は抵抗器16Bと抵抗器16Cとの接続点に、スイッチ18Cの一端は抵抗器16Cと抵抗器16Dとの接続点に、スイッチ18Dの一端は抵抗器16Dと抵抗器16Eとの接続点に、スイッチ18A,18B,18C,18Dの他端はNMOSトランジスタ12Fのゲートに各々接続されている。また、スイッチ18A,18B,18C,18Dの各々は制御部14の制御下でスイッチング動作する。従って、スイッチ18A,18B,18C,18Dの各々は制御部14によってスイッチング制御されることにより、抵抗器16A〜16E間の電圧を選択的に取り出してNMOSトランジスタ12Fのゲートに供給することができる。

0022

次に、図1図3を参照しながら本実施の形態に係る増幅器10の動作について説明する。なお、図3は、出力端12Mの出力レベルに相当する物理量である出力端12Mにおける電圧値の時間変位の一例を示すグラフである。また、ここでは、錯綜を回避するために、出力端12Mにおける電圧値を1.2Vに設定する場合にはスイッチ群18に含まれるスイッチのうちのスイッチ18Aのみがオンされ、出力端12Mにおける電圧値を1.8Vに設定する場合にはスイッチ群18に含まれるスイッチのうち、スイッチ18A,18B,18C,18Dがオンされるものとする。また、ここでは、錯綜を回避するために、出力端12Mにおける電圧値を1.2Vから1.8Vに上昇させる場合について説明する。

0023

図3に示すように出力端12Mにおける電圧値が1.2Vとされている状態で、制御部14は、スイッチ18A,18B,18Cが所定時間オンされるようにスイッチ群18を制御する。「所定時間」とは、スイッチ18A,18B,18Cがオンされることにより出力端12Mにおける電圧値が1.8V未満の予め定められた電圧値に達する時間として予め定められた時間のことであり、ここで言う「予め定められた電圧値」は、例えば図3に示すように1.39Vとされているが、これに限らず、突然スイッチ18A,18B,18Cがオンされたとしても1.8Vを超えることがない電圧値として事前に定められた電圧値であれば良い。

0024

制御部14は、上記所定時間が経過した場合にスイッチ18A,18B,18C,18Dのうち、スイッチ18B,18C,18Dのみが一時的にオフされてからスイッチ18A,18B,18C,18Dの全てが共にオンされるようにスイッチ群18を制御する。スイッチ18B,18C,18Dのみが一時的にオフされる時間は、コンデンサ12Lの放電時間よりも十分に短い時間としている。なぜならば、オフされる時間があまりにも長すぎると、単にコンデンサ12Lの充放電を繰り返すだけの動作になってしまい、一向にコンデンサ12Lの充電が進まないこととなってしまうからである。

0025

このように、本実施の形態に係る増幅器10では、制御部14が、出力端12Mにおける電圧値を1.2Vから1.8Vに上昇させる場合にコンデンサ12Lを徐々に充電すべく出力端12Mにおける電圧値を多段階的に(小刻みに)上昇させるように分圧器12Kを制御しているので、このような制御を行わない場合に比べ、出力端12Mにおける電圧値が、意図する電圧値をオーバーシュートするという事態の発生を抑制することができる。

0026

しかも、オンされるスイッチの個数をスイッチ18Aからスイッチ18A,18B,18Cに増やしてから更にスイッチ18A,18B,18C,18Dに増やすことで、出力端12Mにおける電圧値の上昇量を多段階的に大きくしているので、簡易な構成ながらも、出力端12Mにおける電圧値をオーバーシュートさせることなく迅速に意図する電圧値に上昇させることができる。なお、上昇量を多段階的に大きくするには、例えばスイッチング時間は同じにして、変化させる抵抗値を異ならせれば良い。

0027

なお、図3に示す例では出力端12Mの電圧値を2段階で1.8Vまで上昇させているが、これに限らず、出力端12Mの電圧値を3段階以上で1.8Vまで上昇させても良い。例えば図4に示すように、出力端12Mの電圧値を3段階で1.8Vまで上昇させる場合、オンされるスイッチの個数をスイッチ18Aからスイッチ18A,18Bに増やしてからスイッチ18A,18B,18Cに増やし、それから更にスイッチ18A,18B,18C,18Dに増やすことで、出力端12Mにおける電圧値の上昇量を3段階で大きくすることできる。このように、分圧器12KからNMOSトランジスタ12Fのゲートに供給される電圧の大きさを、段階を追う毎に大きくするにあたって、段階数を増やすことで、出力端12Mにおける電圧値が、意図する電圧値をオーバーシュートするという事態の発生をより一層確実に抑制することができる。

0028

また、出力端12Mの電圧値の上昇量を段階的に大きくすることに加え、例えば図5に示すように、段階を追う毎に出力端12Mの電圧値の上昇時間を長くするようにしても良い(変化する抵抗値は一定のままで、1.8Vに対応する抵抗値になっている時間を徐々に延ばしていくことで、段階的に電圧値を上昇させる。上記実施の形態で説明した場合と違って、この変形例では、抵抗値が1.2Cに対応する抵抗値と1.8Vに対応する抵抗値しかなくても実現可能となる。)。段階を追う毎に出力端12Mの電圧値の上昇時間を長くすることは、一例として図6に示すように、分圧器12KからNMOSトランジスタ12Fのゲートに電圧(出力端12Mの出力レベルよりも小さな大きさの電圧)が供給される時間を、段階を追う毎に長くすることにより実現される。すなわち、制御部14は、スイッチ群18に含まれるスイッチのうち、オン対象とされるスイッチがオンされる時間を、段階を追う毎に長くするように、スイッチ群18をスイッチング制御することで、段階を追う毎に出力端12Mの電圧値の上昇時間を長くすることが実現される。従って、段階を追う毎に出力端12Mの電圧値の上昇時間を長くする構成によって、本構成を有しない場合に比べ、出力端12Mにおける電圧値をオーバーシュートさせることなく迅速に意図する電圧値に上昇させることができる上、段階を追う毎に出力端12Mの電圧値の上昇時間を長くする構成によって、本構成を有しない場合に比べ、出力端12Mにおける電圧値が、意図する電圧値をオーバーシュートするという事態の発生をより一層確実に抑制することができる。

0029

また、上記のように、分圧器12KからNMOSトランジスタ12Fのゲートに供給される電圧の大きさを、段階を追う毎に大きくすると共に、分圧器12KからNMOSトランジスタ12Fのゲートに電圧が供給される時間を、段階を追う毎に長くする構成に限定される必要はなく、例えば図7に示すように、電圧(出力端12Mの出力レベルよりも小さな大きさの電圧)を分圧器12KからNMOSトランジスタ12Fのゲートに供給する時間を、図6に示す場合よりも細かい時間間隔で且つ等分割して区切るように制御部14がスイッチ群18をスイッチング制御しても良い。この場合も出力端12Mにおける電圧値が、意図する電圧値をオーバーシュートするという事態の発生を抑制することができる。

0030

また、図7に示す例では、分圧器12KからNMOSトランジスタ12Fのゲートに電圧が供給される時間を等分割した場合が示されているが、これに限らず、例えば図8に示すように、電圧(出力端12Mの出力レベルよりも小さな大きさの電圧)を分圧器12KからNMOSトランジスタ12Fのゲートに供給する時間を、徐々に長く(段階を追う毎に長く)供給するように制御部14がスイッチ群18をスイッチング制御しても同様の効果が期待できる。この場合、出力端12Mにおける電圧値が1.8Vに到達するまでの図7に示すパルス波形総面積図8に示すパルス波形の総面積とが一致するように制御部14はスイッチ群18をスイッチング制御することが好ましい。

0031

また、本実施の形態では、出力端12Mの電圧値を意図する電圧値に上昇させる場合(出力レベルを所定レベルに上昇させる場合)の形態例を挙げて説明したが、出力端12Mの電圧値を意図する電圧値に下降させる場合(出力レベルを所定レベルに下降させる場合)も上昇させる場合と同様にすれば良い。すなわち、出力端12Mにおける電圧値を多段階的に(小刻みに)下降させるように制御部14が分圧器12Kを制御することにより、出力端12Mにおける電圧値が、意図する電圧値をアンダーシュートするという事態の発生を抑制することができる。例えば、出力端12Mにおける1.8Vの電圧値を1.2Vに下降させる場合、制御部14は、オンされているスイッチ18A,18B,18C,18Dのうちのスイッチ18Dのみが所定時間オフされるようにスイッチ群18を制御し、上記所定時間が経過した場合にスイッチ18A,18B,18C,18Dが一時的にオンされてからスイッチ18B,18C,18Dがオフされるようにスイッチ群18を制御する。

0032

また、オンされるスイッチの個数をスイッチ18A,18B,18C,18Dからスイッチ18A,18B,18Cに減らしてから更にスイッチ18Aに減らすことで、出力端12Mにおける電圧値の下降量を多段階的に大きくすることができるので、簡易な構成ながらも、出力端12Mにおける電圧値をアンダーシュートさせることなく迅速に意図する電圧値に下降させることができる。また、3段階以上かけて電圧値を意図する電圧値まで下降させても良い。この場合、出力端12Mにおける電圧値が、意図する電圧値をアンダーシュートするという事態の発生をより一層確実に抑制することができる。

0033

以上詳細に説明したように、本実施の形態に係る増幅器10によれば、一対の端子(一例としてNMOSトランジスタ12E,12Fのゲート)における一方の端子(一例としてNMOSトランジスタ12Eのゲート)に供給された基準電圧(一例として固定電圧)の大きさと一対の端子における他方の端子(一例としてNMOSトランジスタ12Fのゲート)に供給されると共に出力端12Mに接続された容量性負荷(一例としてコンデンサ12L)に対して並列に接続された分圧器12Kによって分圧された電圧の大きさとの差に応じた大きさの電圧を出力端12Mから出力する差動増幅回路12と、出力端12Mの出力レベル(一例として電圧値)を所定レベル(一例として1.8V)に到達させる場合、出力レベルを多段階的に所定レベルに到達させるように分圧器12Kを制御する制御部14と、を備えているので、出力レベルを切り替えた際に、出力レベルを、所定レベルを跨がせることなく所定レベルに到達させることができる。

0034

10増幅器
12差動増幅回路
12K分圧器
12Lコンデンサ
12M出力端
14 制御部
18A,18B,8C,18D スイッチ
16A,16B,16C,16D,16E 抵抗器

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 日本電気株式会社の「 電力増幅器」が 公開されました。( 2020/09/24)

    【課題】変換効率のよい電力増幅器を提供することを目的とする。【解決手段】電力増幅器は、第1のスイッチング素子と、第2のスイッチング素子と、第1のコンデンサと、第2のコンデンサと、を含む電力増幅回路を備... 詳細

  • 株式会社東芝の「 D級アンプ及び音響再生システム」が 公開されました。( 2020/09/24)

    【課題】同一のローパスフィルタを用いて、スピーカアンプ動作とラインアンプ動作が可能なD級アンプを提供する。【解決手段】実施形態によれば、D級アンプ1は、PWM変調器10と、相補的に動作する2つのトラン... 詳細

  • 株式会社村田製作所の「 増幅回路」が 公開されました。( 2020/09/24)

    【課題】NF及び増幅率の劣化を抑制する。【解決手段】高周波信号を増幅する増幅回路100は、IC素子20に内蔵される増幅器の一例であるトランジスタTr1と、トランジスタTr1の入力端子に直列に接続された... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ