図面 (/)

技術 ダイオードおよびそれを用いた電力変換システム

出願人 株式会社日立パワーデバイス
発明者 石丸哲也森睦宏坂野順一渡邉聡
出願日 2012年1月6日 (8年2ヶ月経過) 出願番号 2012-000877
公開日 2013年7月18日 (6年8ヶ月経過) 公開番号 2013-140901
状態 特許登録済
技術分野 ダイオード 縦型MOSトランジスタ
主要キーワード 導通面 横方向抵抗 アーム駆動回路 テール部分 オフスイッチング n型半導体 ソフト化 アバランシェダイオード
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2013年7月18日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (11)

課題

導通時の電力損失が増加することなくソフトリカバリ化できるダイオードを提供する。

解決手段

第1導電型の第1の半導体領域(101)と、第1の半導体領域(101)に設けられる第2導電型の第2の半導体領域(102)と、第1の半導体領域(101)に設けられ、第1の半導体領域(101)よりも不純物濃度が高い第1導電型の第3の半導体領域(105)と、第2の半導体領域(102)にオーミック接続する第1の主電極(106)と、第3の半導体領域(105)にオーミック接続する第2の主電極(107)とを有するダイオードにおいて、第1の半導体領域(101)と第2の半導体領域(102)との間において部分的に、第1の半導体領域(101)よりも不純物濃度が高い第1導電型の第4の半導体領域(104)が設けられる。

概要

背景

電力変換装置にIGBT(Insulated Gate Bipolar Transistor)もしくはMOS(Metal-Oxide-Semiconductor)トランジスタと逆並列に接続されて、フリーホイールダイオードとして用いられるダイオードは、装置の駆動周波数の増加に伴って、一層の低損失化、並びにリカバリ(逆回復)特性の改善すなわちリカバリ電流の低減やソフト化が要求されている。

従来、リカバリ特性を改善する方法として、導通時におけるダイオードのアノード端子側からのキャリア注入を抑制することが有効であることが知られている。これは、ダイオードのリカバリ電流のピーク値が、主にダイオードのアノード電極側キャリア濃度に依存するからで、この濃度を低減することで電流のピーク値が小さくなるためである。例えば、特許文献1や特許文献2に記載されるダイオードでは、アノード電極側のp型半導体領域にn型半導体領域を埋め込むような構造にしてアノード電極側からのホール注入を抑制することにより、リカバリ電流を低減するとともにソフト化も図られている。

しかしながら、電力変換装置の駆動周波数が更に増加してIGBTやMOSトランジスタスイッチング速度が速くなると、リカバリ電流のピーク値を抑制するだけではリカバリ特性のソフト化を実現するのが難しくなってきている。

IGBTやMOSトランジスタのスイッチング速度が速くなってもリカバリ特性のソフト化を実現方法として、特許文献3もしくは非特許文献1に記載されるダイオードでは、カソード電極側局所的にp型半導体領域を設けている。リカバリ時にダイオードのアノード電極カソード電極の間に印加される逆方向電圧が大きくなると、このカソード電極側に設けたp型半導体領域とn-ドリフト層領域との接合部に電圧が印加され、p型半導体領域からn-ドリフト層領域に正孔注入されて逆方向電流が流れ、この電流がリカバリ電流の源となってテール電流部分でのリカバリ電流の時間変化を緩やかにし、ソフトなリカバリ特性を得ることができる。

しかしながら、このダイオードは、ダイオードの裏面のカソード電極側にリソグラフィ工程を用いてp型半導体領域とn型半導体領域をパターニングしなければならず、製造プロセスが複雑になり、コストが増加してしまう。耐圧600Vや1.2kVのダイオードでは、n-ドリフト層領域を薄くするためにSi基板の厚さを70〜140μm程度まで薄くした後に裏面のリソグラフィ工程を実施するので、特に製造プロセス上の困難さを伴う。加えて、カソード側のp型半導体領域を設けることでカソード電極側のn型半導体領域の面積が減少するため、このn型半導体領域の面積が減った分だけ導通時にカソード側からの電子注入量が減って順バイアス時電圧降下順方向電圧降下)が増加してしまう。

概要

導通時の電力損失が増加することなくソフトリカバリ化できるダイオードを提供する。第1導電型の第1の半導体領域(101)と、第1の半導体領域(101)に設けられる第2導電型の第2の半導体領域(102)と、第1の半導体領域(101)に設けられ、第1の半導体領域(101)よりも不純物濃度が高い第1導電型の第3の半導体領域(105)と、第2の半導体領域(102)にオーミック接続する第1の主電極(106)と、第3の半導体領域(105)にオーミック接続する第2の主電極(107)とを有するダイオードにおいて、第1の半導体領域(101)と第2の半導体領域(102)との間において部分的に、第1の半導体領域(101)よりも不純物濃度が高い第1導電型の第4の半導体領域(104)が設けられる。

目的

本発明は、上記のような問題を考慮してなされたものであり、導通時の電力損失が増加することなくソフトリカバリ化できるダイオードおよびそれを用いた電力変換システムを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1導電型の第1の半導体領域と、前記第1の半導体領域に設けられる第2導電型の第2の半導体領域と、前記第1の半導体領域に設けられ、前記第1の半導体領域よりも不純物濃度が高い前記第1導電型の第3の半導体領域と、前記第2の半導体領域にオーミック接続する第1の主電極と、前記第3の半導体領域にオーミック接続する第2の主電極とを有するダイオードにおいて、前記第1の半導体領域と前記第2の半導体領域との間において部分的に、前記第1の半導体領域よりも不純物濃度が高い前記第1導電型の第4の半導体領域が設けられることを特徴とするダイオード。

請求項2

請求項1に記載のダイオードにおいて、前記第4の半導体領域の面積は、前記第2の半導体領域の面積よりも小さいことを特徴とするダイオード。

請求項3

請求項1または請求項2に記載のダイオードにおいて、前記第2の半導体領域は、互いに分離された複数個の領域から成り、前記複数個の領域には、前記第4の半導体領域と接する第1の領域と、前記第4の半導体領域と接しない第2の領域を含むことを特徴とするダイオード。

請求項4

請求項1または請求項2に記載のダイオードにおいて、前記第2の半導体領域は複数個の領域から成り、前記複数個の領域には、前記ダイオードの一断面において、前記第4の半導体領域が設けられる第1の領域と、全体が前記第1の半導体領域と接合する第2の領域とを含むことを特徴とするダイオード。

請求項5

請求項3または請求項4に記載のダイオードにおいて、前記第1の領域と前記第1の領域とが周期的に配置されていることを特徴とするダイオード。

請求項6

請求項3または請求項4に記載のダイオードにおいて、互いに隣接する前記第1の領域と前記第2の領域との距離が、互いに隣接する前記第2領域間の距離よりも大であることを特徴とするダイオード。

請求項7

請求項3または請求項4に記載のダイオードにおいて、前記第1の領域の前記第2導電型のピーク不純物濃度が、前記第2の領域の前記第2導電型のピーク不純物濃度よりも低いことを特徴とするダイオード。

請求項8

請求項3または請求項4に記載のダイオードにおいて、前記第1の領域と前記第1の主電極との間に絶縁膜を有することを特徴とするダイオード。

請求項9

請求項3または請求項4に記載のダイオードにおいて、前記絶縁膜が前記第4の半導体領域の直上に位置することを特徴とするダイオード。

請求項10

請求項8に記載のダイオードにおいて、前記絶縁膜の端部は前記第1の領域に隣接する前記第2の領域上に位置することを特徴とするダイオード。

請求項11

請求項1に記載のダイオードにおいて、前記第2の半導体領域はダイオードチップターミネーション領域に設けられることを特徴とするダイオード。

請求項12

第1導電型の第1の半導体領域と、前記第1の半導体領域に設けられる第2導電型の複数の第2の半導体領域と、前記第1の半導体領域に設けられ、前記第1の半導体領域よりも不純物濃度が高い前記第1導電型の第3の半導体領域と、前記複数の第2の半導体領域の内、アクティブ領域に位置する第2の半導体領域にオーミック接続する第1の主電極と、前記第3の半導体領域にオーミック接続する第2の主電極とを有するダイオードにおいて、前記第1の半導体領域と、前記複数の第2の半導体領域の内、ターミネーション領域に位置する第2の半導体領域との間において、前記第1の半導体領域よりも不純物濃度が高い前記第1導電型の第4の半導体領域が設けられることを特徴とするダイオード。

請求項13

直列接続された第1の半導体スイッチング素子及び第2の半導体スイッチング素子と、前記第1の半導体スイッチング素子に逆並列に接続される第1のダイオードと、前記第2の半導体スイッチング素子に逆並列に接続される第2のダイオードとを備えた電力変換システムにおいて、前記第1及び第2のダイオードを、請求項1〜12のいずれか一項に記載のダイオードとすることを特徴とする電力変換システム。

技術分野

0001

本発明はダイオードおよびそれを用いた電力変換装置に関する。

背景技術

0002

電力変換装置にIGBT(Insulated Gate Bipolar Transistor)もしくはMOS(Metal-Oxide-Semiconductor)トランジスタと逆並列に接続されて、フリーホイールダイオードとして用いられるダイオードは、装置の駆動周波数の増加に伴って、一層の低損失化、並びにリカバリ(逆回復)特性の改善すなわちリカバリ電流の低減やソフト化が要求されている。

0003

従来、リカバリ特性を改善する方法として、導通時におけるダイオードのアノード端子側からのキャリア注入を抑制することが有効であることが知られている。これは、ダイオードのリカバリ電流のピーク値が、主にダイオードのアノード電極側キャリア濃度に依存するからで、この濃度を低減することで電流のピーク値が小さくなるためである。例えば、特許文献1や特許文献2に記載されるダイオードでは、アノード電極側のp型半導体領域にn型半導体領域を埋め込むような構造にしてアノード電極側からのホール注入を抑制することにより、リカバリ電流を低減するとともにソフト化も図られている。

0004

しかしながら、電力変換装置の駆動周波数が更に増加してIGBTやMOSトランジスタスイッチング速度が速くなると、リカバリ電流のピーク値を抑制するだけではリカバリ特性のソフト化を実現するのが難しくなってきている。

0005

IGBTやMOSトランジスタのスイッチング速度が速くなってもリカバリ特性のソフト化を実現方法として、特許文献3もしくは非特許文献1に記載されるダイオードでは、カソード電極側局所的にp型半導体領域を設けている。リカバリ時にダイオードのアノード電極カソード電極の間に印加される逆方向電圧が大きくなると、このカソード電極側に設けたp型半導体領域とn-ドリフト層領域との接合部に電圧が印加され、p型半導体領域からn-ドリフト層領域に正孔注入されて逆方向電流が流れ、この電流がリカバリ電流の源となってテール電流部分でのリカバリ電流の時間変化を緩やかにし、ソフトなリカバリ特性を得ることができる。

0006

しかしながら、このダイオードは、ダイオードの裏面のカソード電極側にリソグラフィ工程を用いてp型半導体領域とn型半導体領域をパターニングしなければならず、製造プロセスが複雑になり、コストが増加してしまう。耐圧600Vや1.2kVのダイオードでは、n-ドリフト層領域を薄くするためにSi基板の厚さを70〜140μm程度まで薄くした後に裏面のリソグラフィ工程を実施するので、特に製造プロセス上の困難さを伴う。加えて、カソード側のp型半導体領域を設けることでカソード電極側のn型半導体領域の面積が減少するため、このn型半導体領域の面積が減った分だけ導通時にカソード側からの電子注入量が減って順バイアス時電圧降下順方向電圧降下)が増加してしまう。

0007

特開昭55−148469号公報
特開平4−312981号公報
特開平8−316501号公報

先行技術

0008

K. Nakamura, H. Iwanaga, H. Okabe, S. Saito and K. Harade, Proceedings of International Symposium on Power Semiconductor Devices and ICs (ISPSD) 2005, pp.156-159, 2009.

発明が解決しようとする課題

0009

従来のダイオードでは、アノード電極側からのホール注入を抑制するだけでは、電力変換装置の駆動周波数を上げると、リカバリ特性のソフト化が難しくなっている。カソード電極側の半導体領域に局所的にp型半導体領域を設けたダイオードでリカバリ特性はソフト化するが、Si基板の裏面のカソード側をソグラフィー工程を用いてパターニングをするため、製造プロセスが複雑になり、コストが増加してしまう。加えて、カソードからの電子注入量が減少して導通時の電力損失が増加する。

0010

本発明は、上記のような問題を考慮してなされたものであり、導通時の電力損失が増加することなくソフトリカバリ化できるダイオードおよびそれを用いた電力変換システムを提供することを目的とする。

課題を解決するための手段

0011

本発明に係るダイオードは、第1導電型の第1の半導体領域と、前記第1の半導体領域に設けられる第2導電型の第2の半導体領域と、前記第1の半導体領域に設けられ、前記第1の半導体領域よりも不純物濃度が高い前記第1導電型の第3の半導体領域と、前記第2の半導体領域にオーミック接触する第1の主電極と、前記第3の半導体領域にオーミック接触する第2の主電極とを有し、前記第1の半導体領域と前記第2の半導体領域との間において部分的に、前記第1の半導体領域よりも不純物濃度が高い前記第1導電型の第4の半導体領域が設けられる。

0012

リカバリ時に、第2の半導体領域と第4の半導体領域とで形成されるアバランシェダイオード部が動作してアバランシェ電流が流れることにより、リカバリ電流が緩やかに減少するので、リカバリ特性がソフト化できる。また、第1の半導体領域と第2の半導体領域との間において部分的に第4の半導体領域が設けられるので、導通面積が確保されるため、導通時の電力損失の増加が抑制できる。

0013

本発明による電力変換システムにおいては、半導体スイッチング素子に上記本発明によるダイオードが逆並列に接続される。本電力変換システムによれば、ダイオードのソフトリカバリ化により、ダイオードの逆回復時に発生する跳ね上がり電圧や電流・電圧のリンギングが低減されるので、電力変換システムの故障誤動作が防止され、装置の信頼性が向上する。

発明の効果

0014

本発明によれば、導通時の電力損失を増加することなくダイオードをソフトリカバリ化できるとともに、電力変換システムの信頼性を向上することができる。

0015

本発明のさらに他の目的及び特徴は、以下の記述により明らかになるであろう。

図面の簡単な説明

0016

本発明の一実施例であるダイオードの断面図である。
従来技術と本発明によるダイオードのリカバリ特性の電圧・電流波形である。
本発明の他の実施例であるダイオードの断面図である。
本発明の他の実施例であるダイオードの断面図である。
本発明の他の実施例であるダイオードの断面図である。
本発明の他の実施例であるダイオードの断面図である。
本発明の他の実施例であるダイオードの断面図である。
本発明の他の実施例であるダイオードの断面図である。
本発明の他の実施例であるダイオードの断面図である。
本発明によるダイオードを用いた電力変換システムの一例である。

実施例

0017

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を繰り返さない。

0018

また、以下の実施の形態では、n型Si基板を用いたダイオードをもとに説明する。p型Si基板を用いた場合も、n型Si基板を用いた場合と同様に、取り扱うことができる。

0019

図1は本発明の一実施形態の構成を示すもので、ターミネーション領域を除くダイオードの部分断面図である。このダイオードは、n-ドリフト層101、Si基板表面アノード側に設けられn-ドリフト層101よりも高濃度のp型不純物領域からなるアノードp層102とアノードp層102よりも低濃度でかつ基板表面からの深さが浅いp型不純物領域からなるアノードp-層103、アノードp層102のn-ドリフト層101の側に隣接したアノードn層104、Si基板の裏面のカソード側に設けられるn-ドリフト層101よりも高濃度のn型不純物領域からなるカソードn層105、アノードp層102とアノードp-層103にオーミック接続されたアノード電極106、カソードn層105にオーミック接続されたカソード電極107とで構成されている。なお、アノードp-層103を設けることにより、導通時におけるn-ドリフト層101内に蓄積されるキャリアを低減し、リカバリ電流を低減することができる。なお、アノード電極とアノードp-層103はショットキー接続されても良い。

0020

n-ドリフト層101は、FZ(Floating Zone)ウエハのSi基板もしくはエピタキシャル成長層を用いる。比抵抗と厚さは、ダイオードの耐圧、リカバリ特性によって異なり、例えば600Vの耐圧をもつダイオードの場合は比抵抗は25Ωcm、厚さ70μm程度、1.2kVの耐圧を持つダイオードの場合55Ωcm、厚さ120μm程度である。

0021

アノード電極側の半導体領域には、アノード側からのホール注入を抑制しリカバリをソフト化するために、アノードp層102を局所的に配置する。アノードp層102は、アノード側Si基板表面から見て、ドット(円)状、ストライプ状等の形状で形成する。アノードp層102のp型不純物ピーク濃度は1×1017〜1×1019/cm3程度にする。アノードp層102以外の領域にはアノードp-層103を形成する。アノードp-層103のp型不純物のピーク濃度は例えば1×1015〜1×1017/cm3程度にする。アノードp-層103が無い場合と比べ、アノード電極106からアノードp-層103を介して流れるリーク電流を低減することができる。リーク電流が許容されればアノードp-層103は無くても構わない。その場合、アノードp-層103のp型不純物のイオン打ち込み工程等を省くことができ、工程が簡略化できる。また、アノードp層102のp型不純物濃度下げて、アノード側全面にアノードp層102を配置してもよい。

0022

アノードn層104は、アノードp層102に隣接した位置に設け、アノードp層102とアノードn層104とでアバランシェダイオード部を形成する。アバランシェダイオード部は、アノードp層102とn-ドリフト層101との境界の一部に形成する。アノードn層104は、Si基板表面から2〜10μm程度の深さに設ける。アノードn層104のSi基板表面からみた幅WANは、アノードp層102の幅WAPよりも小さくする。アノードp層102の中央部下にアノードn層104を設け、アノードp層102のコーナー部のn型不純物の濃度を上げないことで、耐圧の低下を抑制することができる。
例えば、アノードp層102の幅WAPを15μm、アノードn層104の幅WANは5μmに設定する。アノードn層104のn型不純物濃度は、n-ドリフト層101のn型不純物濃度よりも高く、そのピーク濃度は例えば1×1015〜1×1017/cm3程度にする。これにより、ダイオードの耐圧を確保しながら、リカバリ特性をソフトにできる。なお、アノードn層104の不純物濃度や寸法は、ダイオードの耐圧、仕様により適宜設定される。

0023

カソード電極側の半導体領域には、カソードn層105をSi基板の裏面全面に設ける。アノード電極側の各半導体領域を形成した後、Si基板をダイオードの耐圧に応じた厚さにまで薄くし、その後、Si基板の裏面にn型不純物をイオン注入活性化のためのアニールを行ってカソードn層105を形成する。Si基板の厚さは、例えば、600V耐圧のダイオードでは70μm、1200V耐圧のダイオードでは120μmである。本構造では、Si基板の裏面側の工程でリソグラフィ技術を用いたパターニングを行う必要がないので、製造プロセスが簡便化され、ダイオードを低コストに作ることができる。

0024

図2(a)(b)に、本実施形態のダイオードと従来技術によるダイオードのリカバリ特性の電流・電圧波形を示す。従来技術のダイオードは、図1に示したダイオードにおけるアノードn層104がないものである。従来技術のダイオードを高速にスイッチングすると、そのリカバリ特性は、電流のテール部分電流変化(di/dt)が大きく、主回路配線寄生インダクタンスにより電圧が跳ね上がるとともに、リンギングが生じる。

0025

これに対し、本実施形態のダイオードでは、アバランシェダイオード部に電流が流れることでテール部分の電流が緩やかに減少し、電圧の跳ね上がり及びリンギングを抑制することができる。また、アバランシェダイオード部に電流が流れてエネルギーを吸収することでダイオードの跳ね上がり電圧を抑制することができる。

0026

アバランシェダイオード部をアノードp層102とn-ドリフト層101との境界の全領域に設けると、ダイオードに流す電流の密度が高いと、ダイオードの導通時にn-ドリフト層に存在する多量のホールがリカバリ開始時にアバランシェダイオード部に流れ込んでインパクトイオン化を起こし、アバランシェダイオード部を流れるアバランシェ電流が大きくなってしまう場合がある。そして、リカバリ後半にアバランシェダイオード部に流れ込むホールの量が減少し、それに伴ってアバランシェ電流が減少してしまう。このように、リカバリ後半でアバランシェ電流の減少が起こると、ダイオード電流変化(di/dt)が大きくなり、寄生インダクタンスによりダイオードの電圧の跳ね上がりやリンギングが起こってしまう。これに対し、本実施形態では、アバランシェダイオード部をアノードp層102とn-ドリフト層101との境界の一部に設けることで、アバランシェダイオード部に流れ込むホールの量が減り、アバランシェ電流の大きな減少を抑制することができる。

0027

図3は本発明の他の実施形態を示すもので、ターミネーション領域を除くダイオードの部分断面図である。図1の実施例と異なる部分のみを説明する。本実施例では、下部にアノードn層104が形成されたアノードp層102Aと下部にアノードn層104がないアノードp層102Bを有する。すなわち、アノードp層が複数個の領域(102A,102B)から成り、複数個の領域には、本図のようなダイオードの一断面において、アノードn層104が設けられるアノードp層102Aと、アノードp層の全体がn-ドリフト層101とpn接合するアノードp層102Bを含む。n-ドリフト層中のホールの一部がアバランシェダイオード部を設けていないアノードp層108に流れ込むために、アバランシェダイオード部に流れ込むホールの量が減り、アバランシェ電流の大きな減少を抑制することができる。リカバリ特性のソフト化は、図1の実施形態のように各アノードp層にアノードn層を設ける場合に比べ、アノードn層104のn型不純物濃度を上げたり、もしくは1ヶ所のアバランシェダイオード部の面積を増やすことにより、図1の実施形態と同等にソフトリカバリ化を実現することができる。なお、本実施形態においては、下部にアノードn層104が形成されたアノードp層102をダイオードのアクティブエリアに均一に分散配置すると、アクティブエリアにおけるアバランシェ電流が均一化されるので、良好なソフトリカバリ特性を得ることができる。

0028

図4は本発明の他の実施形態を示すもので、ターミネーション領域を除くダイオードの部分断面図である。図3の実施例と異なる部分のみを説明する。アノードn層104を下部に設けたアノードp層102Aと隣接するアノードn層104を下部に設けていないアノードp層102Bとの距離L1を、互いに隣接するアノードn層104を下部に設けていないアノードp層102B同士の距離L2よりも長くしている。例えば、L1を100μm、L2を30μmとする。こうすることで、導通時にアノードp層102A,102Bから注入されるn-ドリフト層101中のホールの密度が、アノードn層104を設けたアノードp層102Aの下部で低くなり、アバランシェダイオード部に流れ込むホールの量を減らすことができる。その結果、図3の実施例と同様に、アバランシェ電流の大きな減少を抑制することができ、それに伴うダイオード電流変化(di/dt)を低減することが可能となる。

0029

図5は本発明の他の実施形態を示すもので、ターミネーション領域を除くダイオードの部分断面図である。図3の実施例と異なる部分のみを説明する。アノードn層104を設けたアノードp層102Aのp型不純物濃度を、アノードn層104を設けていないアノードp層102Bのp型不純物濃度よりも低くする。アノードn層104を設けたアノードp層102Aとアノードn層104を設けていないアノードp層102Bのp型不純物のイオン注入を別々に行ってもよいが、イオン注入時のマスク開口部の一部のマスクを残しマスク開口部の開口面積の割合を減らすことで、同一工程のイオン注入でアノードn層104を設けたアノードp層102Aのp型不純物を導入しても、拡散させた後のp型不純物濃度を低くすることができる。アノードn層104を設けたアノードp層102Aのp型不純物濃度を低くすることで、導通時にアノードp層102A,102Bから注入されるn-ドリフト層101中のホールの密度が、アノードn層104を設けたアノードp層102Aの下部で低くなり、アバランシェダイオード部に流れ込むホールの量を減らすことができる。その結果、図3の実施例と同様に、アバランシェ電流の大きな減少を抑制することができ、それに伴うダイオード電流変化(di/dt)を低減することが可能となる。

0030

図6は本発明の他の実施形態を示すもので、ターミネーション領域を除くダイオードの部分断面図である。図3の実施例と異なる部分のみを説明する。アクティブ領域の一部に、酸化膜領域110、その下部にアノードp層102A、さらにその下部にアノードn層104を設ける。それ以外のアクティブ領域には、アノードn層104を設けていないアノードp層102Bを配置する。

0031

酸化膜領域110は、熱酸化もしくは蒸着したシリコン酸化膜を用い、ターミネーション領域の酸化膜と同時に形成する。酸化膜領域110は、シリコン窒化膜でも、シリコン酸化膜とシリコン窒化膜の積層膜でも良い。アノードn層104は、その上部を酸化膜領域110に覆われる位置に置く。

0032

リカバリ時には、n-ドリフト層101中のホールの一部がアバランシェダイオード部に流れ込んでアバランシェ電流が増加するが、アノードp層102Aの横方向抵抗バラスト抵抗のように働き、アバランシェ電流が過大に流れることを防止する。その結果、リカバリ開始時に大きなアバランシェ電流が流れないために、リカバリ後半におけるアバランシェ電流の大きな減少を抑制することができ、それに伴うダイオード電流変化(di/dt)を低減することが可能となる。リカバリ特性のソフト化は、図1の実施例の場合と同様に、アバランシェダイオード部にアバランシェ電流が流れることで、実現することができる。酸化膜領域110の端部は、図7に示すようにアノードp層102Aに隣接するアノードp層102Bの上部に位置しても良いし、アノードp-層103の上部に位置しても良い。図7においては、アノードp層102Aはアノード電極106と、直接にはオーミック接続されず、隣接するアノードp層102Bあるいはアノードp-層103を介して、もしくはこれらアノードp層102B及びアノードp-層103を介してオーミック接続される。これにより、アノードp層102Aによる横方向抵抗が大きくなるために、アバランシェ電流の電流量を制限でき、アバランシェ電流の大きな減少に伴うダイオード電流変化(di/dt)をより抑制することが可能となる。

0033

図8は本発明の他の実施形態を示すもので、ダイオードのターミネーション領域とアクティブ領域の一部の部分断面図である。図の左側がアクティブ領域、右側がチップ端である。ここに示すターミネーション構造は、FLR(Field-Limiting Rings)構造であり、p型不純物領域であるp型ウエル領域112が複数本、アクティブ領域の周囲をリング状に囲んでいる。p型ウエル領域112の本数は、図8では2本だが、ダイオードの耐圧によって本数は異なる。例えば、耐圧600Vの場合は4本、耐圧3.3kVの場合20本程度である。p型ウエル領域112の上部には、p型ウエル領域112にオーミック接続されたフィールドプレート113が設けられている。フィールドプレート113は、アノード電極106及びカソード電極107とは接続されておらず、フローティング状態にある。

0034

ターミネーション領域の最外周には、空乏層伸びを抑えるためのチャネルストッパとして、n型ウエル領域114を設ける。ターミネーション領域の内側のアクティブ領域との境界には、アノード電極にオーミック接続され、アクティブ領域の端部に位置する主接合p型ウエル領域115を設ける。リカバリ耐量を確保するために、主接合p型ウエル領域115の幅は、p型ウエル領域112の幅より広くする。主接合p型ウエル領域115の幅は耐圧にもよるが30〜400μm程度、p型ウエル領域112の幅は5〜20μm程度である。そして、主接合p型ウエル領域115の下部に、図1の実施例と同様のアノードn層104を設ける。アノードn層104の位置は、チップ端側(図8の右側)にするのが望ましい。

0035

導通時にターミネーション領域のn-ドリフト層101中には、アクティブ領域のn-ドリフト層101中よりも、ホール濃度が低い。そのため、リカバリ時には、ターミネーション領域のアバランシェダイオード部に流れ込むホールの量は少なくアバランシェ電流の流れ過ぎを防止する。加えて、アバランシェダイオード部からアノード電極までの主接合p型ウエル領域115の横方向抵抗がバラスト抵抗のように働き、アバランシェ電流の流れ過ぎを防止する。その結果、大きなアバランシェ電流が流れないために、アバランシェ電流の大きな減少を抑制することができ、それに伴うダイオード電流変化(di/dt)を低減することが可能となる。リカバリ特性のソフト化は、図1の実施例の場合と同様に、アバランシェダイオード部にアバランシェ電流が流れることで、実現することができる。

0036

図8では、主接合p型ウエル領域115の下部にアノードn層104を形成しアバランシェダイオード部を設けているが、図9に示すように、p型ウエル領域112の下部にアノードn層104を形成してアバランシェダイオード部を設けてもよい。複数個あるp型ウエル領域112の中で、よりアクティブ領域側に位置するp型ウエル領域112の下部にアバランシェダイオード部を設けるのが望ましい。1つのp型ウエル領域112だけでなく、複数個のp型ウエル領域112にアノードn層104を形成しアバランシェダイオード部を設けてもよい。

0037

図8に示したように主接合p型ウエル領域115にアノードn層104を形成しアバランシェダイオード部を設けた場合、p型ウエル領域112と比べ、より大きな電圧がアバランシェダイオード部に掛かるのでアバランシェダイオード部を動作させやすい。一方、図9に示したようにp型ウエル領域112の下部にアノードn層104を形成しアバランシェダイオード部を設けた場合、主接合p型ウエル領域115の場合と比べ、アバランシェダイオード部からアノード電極までの横方向抵抗がより大きくなるため、アバランシェ電流の流れ過ぎを防止することができる。その結果、アバランシェ電流の大きな減少に伴うダイオード電流変化(di/dt)を抑制することが可能となる。図8図9に示すターミネーション構造は、FLR構造であるが、JTE(Junction Termination Extention)構造等の他のターミネーション構造を用いても、p型ウエル構造に同様のアバランシェダイオード部を設ければ、同様の効果を得ることができる。

0038

図9に、本発明によるダイオードを用いた電力変換システムを示す。本電力変換システムは、モータ駆動用3相インバータ回路を備える。IGBT200a〜fにはダイオード201a〜fが逆並列に接続されている。すなわち、ダイオード201a〜fはフリーホイールダイオードとして動作する。これらダイオードとしては、上述したいずれかの実施形態のダイオードが用いられる。IGBTが2個直列に接続され、従って、IGBTとダイオードの逆並列回路が2個直列に接続されて、1相分ハーフブリッジ回路が形成されている。ハーフブリッジ回路は交流相数分、本実施形態では3相分備えられる。2個のIGBTの直列接続点、すなわち2個の逆並列回路の直列接続点より、交流出力が出ており、誘導機同期機などのモータ206と接続されている。上アーム側のIGBT200a,b,cのコレクタは、共通接続され、整流回路直流高電位側と接続されている。
また、下アーム側のIGBT200d,e,fのエミッタは、共通接続され、整流回路のアース側と接続されている。整流回路203は、交流電源202の交流を直流に変換する。IGBT200a〜fは、オンオフスイッチングすることにより、整流回路203から受電した直流を交流に変換してモータを駆動する。上下の駆動回路204,205は、IGBTのゲート駆動信号を与え、IGBTをオン、オフさせる。

0039

本実施形態によれば、本発明によるダイオードをフリーホイールダイオードとしてIGBTに逆並列に接続したので、逆回復時の跳ね上がり電圧や電流・電圧のリンギングによるノイズが低減できる。これにより、電力変換システムが、過電圧により故障したり、ノイズにより誤動作したりすることを防止できる。従って、電力変換システムの信頼性が向上する。

0040

本発明の実施形態は上述したものに限らず、本発明の技術的思想の範囲内において、種々の実施形態が可能である。たとえば、半導体集積回路に内蔵される横型のダイオードや、逆導通型の半導体スイッチング素子に内蔵されたダイオードに本発明を適用しても良い。また、図9の電力変換システムにおけるIGBTに代えて、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、接合型バイポーラトランジスタ接合型FET静電誘導型トランジスタGTOサイリスタ(Gate Turn Off Thyristor)などの半導体スイッチング素子を用いることができる。

0041

101 n-ドリフト層
102、102A、102Bアノードp層
103 アノードp-層
104 アノードn層
105カソードn層
106アノード電極
107カソード電極
110酸化膜領域
112 p型ウエル領域
113フィールドプレート
114 n型ウエル領域
115 主接合p型ウエル領域
200 IGBT
201ダイオード
202交流電源
203整流回路
204 上アーム駆動回路
205 下アーム駆動回路
206 モータ

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ