図面 (/)

技術 製造方法、制御装置、制御プログラムおよび記録媒体

出願人 シャープ株式会社
発明者 横川政弘
出願日 2011年12月26日 (9年0ヶ月経過) 出願番号 2011-284511
公開日 2013年7月8日 (7年5ヶ月経過) 公開番号 2013-135086
状態 未査定
技術分野 CVD 気相成長(金属層を除く) 光起電力装置 光起電力装置
主要キーワード 超過温度 超過期間 オーバーシュート期間 温度制御ステップ 注入排出 比例帯 排気完了 オーバーシュート温度
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2013年7月8日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (5)

課題

光電変換層形成処理短期間で行う。

解決手段

pin接合を有する光電変換層を製造する製造方法であって、p層を形成する際に、i層プロセス温度目標値として温度制御を実行し、当該温度制御の実行開始時点を基準とするオーバーシュート期間中に、p層の成膜処理を実行する。

概要

背景

従来、プラズマCVD(plasma-enhanced chemical vapor deposition)法によって、太陽電池に用いられる光電変換層を形成することが行われている。例えば、特許文献1には、プラズマCVD法によって形成された光電変換層を含む積層型光電変換装置薄膜太陽電池)が開示されている。

プラズマCVD法において、成膜室温度条件が重要であり、この温度制御の精度が製品品質に大きく影響する。そのため、例えば、特許文献2に記載されているようなPID制御によって、温度制御が行われている。

概要

光電変換層の形成処理短期間で行う。pin接合を有する光電変換層を製造する製造方法であって、p層を形成する際に、i層プロセス温度目標値として温度制御を実行し、当該温度制御の実行開始時点を基準とするオーバーシュート期間中に、p層の成膜処理を実行する。

目的

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、光電変換層の形成処理を短期間で行う製造方法、制御装置制御プログラムおよび記録媒体を実現することにある

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

p層を形成するp層形成ステップi層を形成するi層形成ステップおよびn層を形成するn層形成ステップを含み、pin接合を有する光電変換層を製造する製造方法であって、上記p層形成ステップは、i層のプロセス温度目標値として温度制御を実行する温度制御ステップと、上記温度制御ステップにおける温度制御の実行開始時点を基準とする所定期間であって、温度が上記目標値を超えると予測されるオーバーシュート期間中に、p層の成膜処理を実行するp層成膜ステップとを含むことを特徴とする製造方法。

請求項2

p層を形成するp層形成ステップ、i層を形成するi層形成ステップおよびn層を形成するn層形成ステップを含み、pin接合を有する光電変換層を製造する製造方法であって、上記i層のプロセス温度を超えるように、温度をオーバーシュートさせ、オーバーシュート期間中に、上記p層形成ステップを実行することを特徴とする製造方法。

請求項3

バッファ層を形成するバッファ層形成ステップをさらに含み、上記バッファ層形成ステップは、上記p層形成ステップ終了後であって、上記オーバーシュート期間中に完了することを特徴とする請求項1または2に記載の製造方法。

請求項4

上記温度制御ステップにおいて、PIDパラメータに基づいて上記温度制御を実行することを特徴とする請求項1に記載の製造方法。

請求項5

上記目標値は190℃であることを特徴とする請求項1または4に記載の製造方法。

請求項6

pin接合を有する光電変換層を製造するプラズマCVD装置を制御する制御装置であって、各層の成膜時におけるプロセス温度を制御する温度制御部と、各層を成膜する成膜処理を制御する成膜制御部とを備え、上記温度制御部は、p層の成膜時に、i層のプロセス温度を目標値として温度制御を実行し、上記成膜制御部は、上記温度制御部の上記温度制御の実行開始時点を基準とする所定期間であって、温度が上記目標値を超えると予測されるオーバーシュート期間中に、p層の成膜処理を実行する制御を実行することを特徴とする制御装置。

請求項7

pin接合を有する光電変換層を製造するプラズマCVD装置を制御する制御装置において、各層の成膜時におけるプロセス温度を制御する温度制御手段と、各層を成膜する成膜処理を制御する成膜制御手段とを備え、上記温度制御手段は、p層の成膜時に、i層のプロセス温度を目標値として温度制御を実行し、上記成膜制御手段は、上記温度制御手段の上記温度制御の実行開始時点を基準とする所定期間であって、温度が上記目標値を超えると予測されるオーバーシュート期間中に、p層の成膜処理を実行する制御を実行する制御装置を動作させるための制御プログラムであって、コンピュータを上記各手段として機能させるための制御プログラム。

請求項8

請求項7に記載の制御プログラムを記録したコンピュータ読み取り可能な記録媒体

技術分野

0001

本発明は、薄膜太陽電池に用いられる光電変換層プラズマCVD法により製造する製造方法、制御装置制御プログラムおよび記録媒体に関するものである。

背景技術

0002

従来、プラズマCVD(plasma-enhanced chemical vapor deposition)法によって、太陽電池に用いられる光電変換層を形成することが行われている。例えば、特許文献1には、プラズマCVD法によって形成された光電変換層を含む積層型光電変換装置(薄膜太陽電池)が開示されている。

0003

プラズマCVD法において、成膜室温度条件が重要であり、この温度制御の精度が製品品質に大きく影響する。そのため、例えば、特許文献2に記載されているようなPID制御によって、温度制御が行われている。

先行技術

0004

特開2000−195809号公報(2000年7月14日公開
特開2009−302583号公報(2009年12月24日公開)

発明が解決しようとする課題

0005

PIDパラメータによる温度制御ではオーバーシュートをできる限り抑えた上で所定のプロセス温度に調整することが一般的である。しかしながら、オーバーシュートを抑えて昇温させると温度が安定するまでの時間が長くなり、プロセスを開始するまでの待機時間が長くなる。それによってプラズマCVD装置能力が悪化するという問題がある。

0006

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、光電変換層の形成処理短期間で行う製造方法、制御装置、制御プログラムおよび記録媒体を実現することにある。

課題を解決するための手段

0007

本発明に係る製造方法は、上記課題を解決するために、p層を形成するp層形成ステップi層を形成するi層形成ステップおよびn層を形成するn層形成ステップを含み、pin接合を有する光電変換層を製造する製造方法であって、上記p層形成ステップは、i層のプロセス温度を目標値として温度制御を実行する温度制御ステップと、上記温度制御ステップにおける温度制御の実行開始時点を基準とする所定期間であって、温度が上記目標値を超えると予測されるオーバーシュート期間中に、p層の成膜処理を実行するp層成膜ステップとを含むことを特徴としている。

0008

また、本発明に係る製造方法は、上記課題を解決するために、p層を形成するp層形成ステップ、i層を形成するi層形成ステップおよびn層を形成するn層形成ステップを含み、pin接合を有する光電変換層を製造する製造方法であって、上記i層のプロセス温度を超えるように、温度をオーバーシュートさせ、オーバーシュート期間中に、上記p層形成ステップを実行することを特徴としている。

0009

また、本発明に係る制御装置は、上記課題を解決するために、pin接合を有する光電変換層を製造するプラズマCVD装置を制御する制御装置であって、各層の成膜時におけるプロセス温度を制御する温度制御部と、各層を成膜する成膜処理を制御する成膜制御部とを備え、上記温度制御部は、p層の成膜時に、i層のプロセス温度を目標値として温度制御を実行し、上記成膜制御部は、上記温度制御手段の上記温度制御の実行開始時点を基準とする温度超過期間中に、p層の成膜処理を実行する制御を実行することを特徴としている。

0010

ここで、本発明者は、プラズマCVD法において、PIDパラメータに基づく温度制御によるプロセス温度の温度変化は、プラズマCVD装置特有のものであることを経験的に見出した。つまり、温度制御の実行開始時点を基準として任意の時点におけるプロセス温度を予測することが可能となった。

0011

また、pin接合を有する光電変換層において、p層のプロセス温度がi層のプロセス温度より高いことが分かっている。また、p層の膜厚が薄いため、短時間でp層を成膜することができる。つまり、p層のプロセス時間が短い。

0012

そのため、i層のプロセス温度を目標値とする温度制御において、あえてオーバーシュートさせ、目標値より温度を超過させることにより、オーバーシュート期間中にp層の成膜処理を実行することができる。それゆえ、p層のプロセス温度を目標値とする温度制御を行う必要がなく、かつ、オーバーシュートを抑制する必要がないため、従来と比較して、昇温待ち時間を短縮することができるという効果を奏する。よって、プラズマCVD装置の処理能力を向上させることができる。

0013

また、本発明に係る製造方法は、バッファ層を形成するバッファ層形成ステップをさらに含み、上記バッファ層形成ステップは、上記p層形成ステップ終了後であって、上記オーバーシュート期間中に完了することが好ましい。

0014

ここで、バッファ層のプロセス温度がi層のプロセス温度より高いことが分かっている。また、バッファ層の膜厚が薄いため、短時間でバッファ層を成膜することができる。つまり、バッファ層のプロセス時間が短い。

0015

そのため、p層形成終了後のオーバーシュート期間中にバッファ層を形成することにより、パッファ層を含む光電変換層であっても、昇温待ち時間を短縮することができる。

0016

また、本発明に係る製造方法は、上記温度制御ステップにおいて、PIDパラメータに基づいて上記温度制御を実行することが好ましい。

0017

また、本発明に係る製造方法は、上記目標値は190℃であることが好ましい。

0018

なお、上記制御装置は、コンピュータによって実現してもよく、この場合には、コンピュータを上記制御装置の各手段として動作させることにより、上記制御装置をコンピュータにて実現させる制御プログラム、及びそれを記録したコンピュータ読み取り可能な記録媒体も本発明の範疇に入る。

発明の効果

0019

以上のように、本発明に係る製造方法は、上記p層形成ステップは、i層のプロセス温度を目標値として温度制御を実行する温度制御ステップと、上記温度制御ステップにおける温度制御の実行開始時点を基準とする所定期間であって、温度が上記目標値を超えると予測されるオーバーシュート期間中に、p層の成膜処理を実行するp層成膜ステップとを含む。

0020

また、本発明に係る製造方法は、上記i層のプロセス温度を超えるように、温度をオーバーシュートさせ、オーバーシュート期間中に、上記p層形成ステップを実行するものである。

0021

また、本発明に係る制御装置は、各層の成膜時におけるプロセス温度を制御する温度制御手段と、各層を成膜する成膜処理を制御する成膜制御手段とを備え、上記温度制御手段は、p層の成膜時に、i層のプロセス温度を目標値として温度制御を実行し、上記成膜制御手段は、上記温度制御手段の上記温度制御の実行開始時点を基準とする温度超過期間中に、p層の成膜処理を実行するように制御するものである。

0022

よって、p層のプロセス温度を目標値とする温度制御を行う必要がなく、かつ、オーバーシュートを抑制する必要がないため、従来と比較して、昇温待ち時間を短縮することができるという効果を奏する。従って、プラズマCVD装置の処理能力を向上させることができる。

図面の簡単な説明

0023

本発明の実施形態を示すものであり、プラズマCVDシステム概要、並びに、当該プラズマCVDシステムを構成するプラズマCVD装置および制御装置の要部構成を示すブロック図である。
上記プラズマCVDシステムが実行する光電変換層の形成処理の一例を示すフローチャートである。
上記プラズマCVDシステムが実行する上記光電変換層に含まれる半導体層の成膜処理の一例を示すフローチャートである。
上記形成処理におけるプロセス温度の温度変化の一例を示すグラフである。

実施例

0024

〔本発明の概要〕
本発明は、プラズマCVD法による薄膜太陽電池の光電変換層(pin層)を形成する方法であって、p型半導体層(p層)の形成時に、i型半導体層(i層)のプロセス温度を目標値として温度制御を実行し、当該温度制御によるオーバーシュート期間(温度超過期間)中に、p層の成膜プロセスを実行することを特徴とするものである。

0025

pin接合を有する光電変換層において、p層のプロセス温度がi層のプロセス温度より高いことが分かっている。また、p層の膜厚が薄いため、短時間でp層を成膜することができる。つまり、p層のプロセス時間が短い。

0026

また、本発明者は、プラズマCVD法において、PIDパラメータに基づく温度制御によるプロセス温度の温度変化は、プラズマCVD装置特有のものであることを経験的に見出した。つまり、同じ構成のCVD装置を用いて、同じPIDパラメータで温度制御を行った場合、ほぼ一定の温度変化を示すことがわかった。さらに、オーバーシュートを抑制せずに温度制御を行った場合でも、目標値より温度が超過する期間であるオーバーシュート期間、および、その超過温度であるオーバーシュート温度(1〜2℃程度の変動範囲内)も、ほぼ一定であることがわかった。なお、
そのため、PIDパラメータを適宜設定することにより、i層のプロセス温度を目標値とする温度制御において、p層の形成に適合するオーバーシュートを発生させることが可能となった。

0027

これらの知見に基づき、本発明は、PIDパラメータによる温度制御において、オーバーシュートを抑制するのではなく、あえてオーバーシュートさせ、そのオーバーシュート期間にp層を形成することによって、昇温待ち時間を短縮することができる。よって、プラズマCVD装置の処理能力を向上させることができる。また、本発明を利用して形成した光電変換層のセル特性は、従来に比べて劣化するどころか、同じかそれ以上の良好なものとなった。

0028

また、光電変換層のエネルギー変換効率を向上させるため、p層とi層との間にバッファ層(p/i層)を形成することが知られている。ここで、バッファ層のプロセス温度がi層のプロセス温度より高いことが分かっている。また、バッファ層の膜厚が薄いため、短時間でバッファ層を成膜することができる。つまり、バッファ層のプロセス時間が短い。

0029

そのため、p層形成終了後のオーバーシュート期間中にバッファ層を形成することにより、パッファ層を含む光電変換層であっても、昇温待ち時間を短縮することができる。

0030

なお、上記pin接合を有する光電変換層は、p型半導体層(p層)、i型半導体層(i層)およびn型半導体層(n層)を含んでおり、各半導体層シリコン系半導体からなるものであればよい。

0031

光電変換層に含まれる各半導体層は、全て同種のシリコン系半導体からなるものであってもよいし、互いに異なる種類のシリコン系半導体からなるものであってもよい。例えば、p層およびi層を非晶質シリコンで形成し、n層を微結晶シリコンで形成してもよい。また、例えば、p層およびn層をシリコンカーバイドまたはシリコンゲルマニウムで形成し、i層をシリコンで形成してもよい。

0032

また、p層、i層およびn層の各半導体層は、1層構造であってもよいし、複数層構造であってもよい。複数層構造の場合、各層は、互いに異なる種類のシリコン系半導体からなるものであってもよい。

0033

以下では、本発明に係る光電変換層の製造方法およびその製造方法を実行するプラズマCVDシステムについて、例示する実施形態に基づいて詳細に説明する。

0034

〔プラズマCVDシステムの構成〕
まず、プラズマCVDシステムの概要について図1に基づいて説明する。図1は、本発明の一実施形態に係るプラズマCVDシステムの概要を示す図である。

0035

図1に示すように、プラズマCVDシステム1は、成膜室2、電源3、ガス注入排出装置4、温度制御装置5、注入排出制御装置6および電源制御装置7を含む。

0036

成膜室2は、密閉可能な空間であり、その内部で光電変換層が形成される。成膜室2は、その内部に、互いに平行に配置されたカソード電極11およびアノード電極12を有する。カソード電極11は、電源3と接続されており、アノード電極12は、電気的に接地されている。

0037

アノード電極12は、基板15が載置される載置ステージでもある。なお、基板15は、カソード電極11上に載置されてもよいが、一般的には、プラズマ中のイオンダメージによる膜質低下を低減するために、アノード電極12上に載置される。

0038

また、アノード電極12は、熱源13を有し、基板15を加熱するヒーターとしても機能する。なお、熱源13をアノード電極12とは独立して設け、アノード電極12とヒーターとが別体であってもよい。この場合、ヒーターは、例えば、輻射熱を利用して基板15を加熱するもの等であってもよい。ヒーターは、熱源13を有し、基板15を加熱するものであればよく、その構成および配置場所は任意でよい。

0039

さらに、アノード電極12は、ヒーターであるアノード電極12の温度を検出する温度センサ14を有する。なお、温度センサ14は、ヒーター(または基板15)の温度を検出するものであればよく、ヒーターに搭載されていなくてもよい。例えば、温度センサ14がヒーター上に設置されていてもよい。また、温度センサとして、非接触型パイロメーター等を利用してもよい。

0040

電源3は、カソード電極11に電力を供給するものである。カソード電極11に電力を供給することにより、カソード電極11とアノード電極12との間にプラズマを発生させることができる。

0041

ガス注入排出装置4は、成膜室2内に所定のガス注入したり、成膜室2内の気体を外部に排出したりするものである。ガス注入排出装置4は、所定のガスを注入したり、気体を排出したりすることにより、成膜室2内の圧力を所定の値にすることができる。なお、本実施形態では、ガス注入排出装置4がガス注入および排気の2つの機能を有しているが、ガスを注入する装置と気体を排出する装置とが別体であってもよい。

0042

温度制御装置5は、熱源13の動作を制御して、基板15の温度、つまり、プロセス温度を制御するものである。また、注入排出制御装置6は、ガス注入排出装置4の動作を制御するものである。また、電源制御装置7は、電源3の動作を制御するものである。温度制御装置5、注入排出制御装置6および電源制御装置7の詳細な構成および機能については後述する。

0043

なお、注入排出制御装置6は、ガス注入排出装置4と一体であってもよく、電源制御装置7は、電源3と一体であってもよい。また、温度制御装置5、注入排出制御装置6および電源制御装置7が一体であってもよい。

0044

ここで、成膜室2、電源3およびガス注入排出装置4を含むものをプラズマCVD装置と称する。また、温度制御装置5、注入排出制御装置6および電源制御装置7を総称して制御装置と称する。すなわち、プラズマCVDシステム1は、換言すると、プラズマCVD装置および制御装置を含むものである。

0045

本実施形態は、成膜室2の数が1つであるシングルチャンバのプラズマCVD装置であるが、これに限るものではない。例えば、成膜室2の数が複数であるマルチチャンバのプラズマCVD装置であってもよい。図1に示すプラズマCVD装置、プラズマCVDシステムの構成は例示であって、これに限定されるものではない。本発明では、公知のプラズマCVD装置を利用することができる。

0046

〔温度制御装置の構成〕
図1に示すように、温度制御装置5は、温度制御装置制御部21、温度制御装置記憶部22、温度制御装置入力部23、温度制御装置出力部24および温度制御装置タイマ25を備えている。なお、温度制御装置5は、ユーザが操作するための操作部、画像等を表示する表示部、音声出力部等の部材を備えていてもよいが、発明の特徴点とは関係がないため当該部材を図示していない。

0047

温度制御装置入力部23は、温度センサ14から温度情報を取得するための入力インターフェースである。温度制御装置入力部23は、温度センサ14と無線通信手段または有線通信手段によって接続している。

0048

温度制御装置出力部24は、熱源13に対して熱源出力制御信号を出力するための出力インターフェースである。温度制御装置出力部24は、熱源13と無線通信手段または有線通信手段によって接続している。

0049

温度制御装置タイマ25は、時間を計るものである。温度制御装置タイマ25は、後述する注入排出制御装置タイマ44および電源制御装置タイマ64と同期しているものとする。

0050

温度制御装置記憶部22は、温度制御装置制御部21が参照するプログラムやデータ等を格納するものであり、例えば、PID制御スケジュール情報34等を格納している。

0051

温度制御装置記憶部22に格納されているPID制御スケジュール情報34は、PID温度制御部33が温度制御を開始する時刻であるPID温度制御実行開始時刻と、PIDパラメータとが対応付けられたものである。PID制御スケジュール情報34は、例えば、ユーザによって、予め設定されるものである。

0052

温度制御装置制御部21は、温度制御装置記憶部22から一時記憶部(不図示)に読み出されたプログラムを実行することにより、各種の演算を行うと共に、温度制御装置5が備える各部を統括的に制御するものである。

0053

本実施形態では、温度制御装置制御部21は、機能ブロックとして、計測温度取得部31、温度制御時期判定部32およびPID温度制御部(温度制御部、温度制御手段)33を備える構成である。これらの温度制御装置制御部21の各機能ブロック(31〜33)は、CPU(central processing unit)が、ROM(read only memory)等で実現された記憶装置に記憶されているプログラムをRAM(random access memory)等で実現された一時記憶部に読み出して実行することで実現できる。

0054

計測温度取得部31は、温度センサ14が計測したアノード電極12の温度を示す温度情報を、温度センサ14から取得するものである。計測温度取得部31は、取得した温度情報をPID温度制御部33に出力する。

0055

温度制御時期判定部32は、温度制御装置記憶部22からPID制御スケジュール情報34を読み出して、温度制御装置タイマ25が計時する時間が、PID制御スケジュール情報34の示すPID温度制御の実行開始時刻であるか否かを判定するものである。温度制御時期判定部32は、温度制御装置タイマ25が計時する時間がPID温度制御の実行開始時刻であると判定した場合、PID制御スケジュール情報34において、当該実行開始時刻に対応付けられているPIDパラメータをPID温度制御部33に出力して、当該PIDパラメータに基づいて温度制御を実行するようにPID温度制御部33に指示する。

0056

PID温度制御部33は、計測温度取得部31から取得した温度情報を参照し、温度制御時期判定部32から取得したPIDパラメータに基づいて、所定の目標値の温度になるように熱源13が放出する熱量を制御するものである。具体的には、PID温度制御部33は、温度制御装置出力部24を介して、熱源13の出力を制御する熱源出力制御信号を送信する。また、PID温度制御部33は、上述のように、温度制御時期判定部32の指示を受信すると、当該指示と共に受信したPIDパラメータに基づく温度制御の実行を開始する。

0057

PID温度制御部33は、i層のプロセス温度を目標値として温度制御を実行する場合、オーバーシュートを抑制せずに実行し、あえてオーバーシュートが発生するように温度制御を実行する。

0058

〔注入排出制御装置の構成〕
図1に示すように、注入排出制御装置6は、注入排出制御装置制御部41、注入排出制御装置記憶部42、注入排出制御装置出力部43および注入排出制御装置タイマ44を備えている。なお、注入排出制御装置6は、ユーザが操作するための操作部、画像等を表示する表示部、音声出力部等の部材を備えていてもよいが、発明の特徴点とは関係がないため当該部材を図示していない。

0059

注入排出制御装置出力部43は、ガス注入排出装置4に対して注入排出制御信号を出力するための出力インターフェースである。注入排出制御装置出力部43は、ガス注入排出装置4と無線通信手段または有線通信手段によって接続している。

0060

注入排出制御装置タイマ44は、時間を計るものである。上述のように、注入排出制御装置タイマ44は、温度制御装置タイマ25および電源制御装置タイマ64と同期している。

0061

注入排出制御装置記憶部42は、注入排出制御装置制御部41が参照するプログラムやデータ等を格納するものであり、例えば、注入排出スケジュール情報53等を格納している。

0062

注入排出制御装置記憶部42に格納されている注入排出スケジュール情報53は、注入排出制御部52がガス注入排出装置4に注入排出処理の実行を開始させる時刻である注入排出実行開始時刻と、注入するガスおよび注入時間または排気完了時の圧力を示す注入排出データとが対応付けられたものである。注入排出スケジュール情報53は、例えば、ユーザによって、予め設定されるものである。

0063

上述のように、PIDパラメータによる温度制御による温度変化は、同じプラズマCVD装置であれば経験的に略一定であるため、温度制御開始からの目標値の温度に到達する時間、温度制御開始時点を基準とするオーバーシュート期間およびオーバーシュート期間における超過温度を予測することができる。

0064

そのため、注入排出実行開始時刻は、PID温度制御実行開始時刻を基準とする時刻として設定される。特に、p層を成膜するためのガス注入実行開始時刻は、オーバーシュート期間内にp層の成膜処理が完了するように設定される。また、バッファ層も形成する場合、オーバーシュート期間内にp層およびバッファ層の成膜処理が完了するように、バッファ層を成膜するためのガス注入実行開始時刻が設定される。

0065

また、各半導体層の成膜処理は、後述のように、ガス注入処理、電力供給処理および排気処理からなる一連の処理であるため、気体排出実行開始時刻は、ガス注入実行開始時刻、ガス注入時間、電力供給実行開始時刻および電力供給時間に基づいて適宜設定される。

0066

注入排出制御装置制御部41は、注入排出制御装置記憶部42から一時記憶部(不図示)に読み出されたプログラムを実行することにより、各種の演算を行うと共に、注入排出制御装置6が備える各部を統括的に制御するものである。

0067

本実施形態では、注入排出制御装置制御部41は、機能ブロックとして、注入排出時期判定部51および注入排出制御部(成膜制御部、成膜制御手段)52を備える構成である。これらの注入排出制御装置制御部41の各機能ブロック(51および52)は、CPUが、ROM等で実現された記憶装置に記憶されているプログラムをRAM等で実現された一時記憶部に読み出して実行することで実現できる。

0068

注入排出時期判定部51は、注入排出制御装置記憶部42から注入排出スケジュール情報53を読み出して、注入排出制御装置タイマ44が計時する時間が、注入排出スケジュール情報53の示す注入排出の実行開始時刻であるか否かを判定するものである。注入排出時期判定部51は、注入排出制御装置タイマ44が計時する時間が注入排出の実行開始時刻であると判定した場合、注入排出スケジュール情報53において、当該実行開始時刻に対応付けられている注入排出データを注入排出制御部52に出力して、当該注入排出データに基づいて注入排出制御を実行するように注入排出制御部52に指示する。

0069

注入排出制御部52は、注入排出時期判定部51から取得した注入排出データに基づいて、所定のガスを所定期間注入するようにガス注入排出装置4の動作を制御したり、成膜室2内の圧力が所定値以下になるまで排気するようにガス注入排出装置4の動作を制御したりするものである。具体的には、注入排出制御部52は、注入排出制御装置出力部43を介して、ガス注入排出装置4の動作を制御する注入排出制御信号を送信して、ガス注入排出装置4の動作を制御する。また、注入排出制御部52は、上述のように、注入排出時期判定部51の指示を受信すると、当該指示と共に受信した注入排出データに基づく注入排出制御の実行を開始する。

0070

〔電源制御装置の構成〕
図1に示すように、電源制御装置7は、電源制御装置制御部61、電源制御装置記憶部62、電源制御装置出力部63および電源制御装置タイマ64を備えている。なお、電源制御装置7は、ユーザが操作するための操作部、画像等を表示する表示部、音声出力部等の部材を備えていてもよいが、発明の特徴点とは関係がないため当該部材を図示していない。

0071

電源制御装置出力部63は、電源3に対して電源制御信号を出力するための出力インターフェースである。電源制御装置出力部63は、電源3と無線通信手段または有線通信手段によって接続している。

0072

電源制御装置タイマ64は、時間を計るものである。上述のように、電源制御装置タイマ64は、温度制御装置タイマ25および注入排出制御装置タイマ44と同期している。

0073

電源制御装置記憶部62は、電源制御装置制御部61が参照するプログラムやデータ等を格納するものであり、例えば、電源制御スケジュール情報73等を格納している。

0074

電源制御装置記憶部62に格納されている電源制御スケジュール情報73は、電源制御部72が電源3に電力供給を開始させる時刻である電力供給実行開始時刻と、電源3が供給する電力量および供給時間を示す電力供給データとが対応付けられたものである。電源制御スケジュール情報73は、例えば、ユーザによって、予め設定されるものである。

0075

電力供給実行開始時刻は、注入排出実行開始時刻と同様に、PID温度制御実行開始時刻を基準とする時刻として設定される。また、電力供給実行開始時刻は、ガス注入実行開始時刻およびガス注入時間に基づいて適宜設定される。

0076

電源制御装置制御部61は、電源制御装置記憶部62から一時記憶部(不図示)に読み出されたプログラムを実行することにより、各種の演算を行うと共に、電源制御装置7が備える各部を統括的に制御するものである。

0077

本実施形態では、電源制御装置制御部61は、機能ブロックとして、電源制御時期判定部71および電源制御部(成膜制御部、成膜制御手段)72を備える構成である。これらの電源制御装置制御部61の各機能ブロック(71および72)は、CPUが、ROM等で実現された記憶装置に記憶されているプログラムをRAM等で実現された一時記憶部に読み出して実行することで実現できる。

0078

電源制御時期判定部71は、電源制御装置記憶部62から電源制御スケジュール情報73を読み出して、電源制御装置タイマ64が計時する時間が、電源制御スケジュール情報73の示す電力供給の実行開始時刻であるか否かを判定するものである。電源制御時期判定部71は、電源制御装置タイマ64が計時する時間が電力供給の実行開始時刻であると判定した場合、電源制御スケジュール情報73において、当該実行開始時刻に対応付けられている電力供給データを電源制御部72に出力して、当該電力供給データに基づいて電源制御を実行するように電源制御部72に指示する。

0079

電源制御部72は、電源制御時期判定部71から取得した電力供給データに基づいて、所定の電力量を所定期間供給するように電源3の動作を制御するものである。具体的には、電源制御部72は、電源制御装置出力部63を介して、電源3の動作を制御する電源制御信号を送信して、電源3の動作を制御する。また、電源制御部72は、上述のように、電源制御時期判定部71の指示を受信すると、当該指示と共に受信した電源供給データに基づく電源制御の実行を開始する。

0080

〔光電変換層の形成処理〕
次に、本実施形態に係るプラズマCVDシステム1が実行する光電変換層の形成処理について図2に基づいて説明する。図2は、本実施形態に係るプラズマCVDシステム1が実行する光電変換層の形成処理の一例を示すフローチャートである。

0081

ここでは、p層、バッファ層(p/i層)、i層、n1層およびn2層からなるアモルファス光電変換層を含むシングル型光電変換装置をプラズマCVDシステム1が形成するものとする。また、i層のプロセス温度とn1層のプロセス温度が同じであり、n2層のプロセス温度は、i層のプロセス温度およびn1層のプロセス温度とは異なるものとする。

0082

また、p層およびバッファ層の成膜処理の実行期間は、i層のプロセス温度を目標値とするPID温度制御によって発生するオーバーシュート期間内に設定されているものとする。

0083

また、詳細は後述するが、ガス注入排出装置4によるガス注入処理、電源3による電力供給処理、および、ガス注入排出装置4による排気処理の一連の処理を成膜処理と称する。成膜処理はガス注入処理から始まるものであるため、成膜処理の実行開始時刻とガス注入処理の実行開始時刻とは同じであるとする。

0084

図2に示すように、まず、成膜室2に透明電極層が形成された基板15を搬入し、アノード電極12上に載置する(S1)。

0085

基板15上に透明電極層を形成した後、温度制御時期判定部32は、温度制御装置タイマ25が計時する時間が、i層のプロセス温度を目標値とするPID温度制御の実行開始時刻であるか否かを判定する(S2)。i層のプロセス温度を目標値とするPID温度制御の実行開始時刻になると(S2でYES)、温度制御時期判定部32はPID温度制御部33に指示して、PID温度制御部33は、温度制御時期判定部32から取得したPIDパラメータに基づいて、i層のプロセス温度になるように熱源13が放出する熱量を制御する(S3)。S3では、PID温度制御部33は、オーバーシュートを抑制せず、オーバーシュートが発生するようにPIDパラメータに基づく温度制御を実行する。

0086

次に、注入排出時期判定部51は、注入排出制御装置タイマ44が計時する時間が、p層を成膜するためのガス注入処理の実行開始時刻、つまり、p層の成膜処理の実行開始時刻であるか否かを判定する(S4)。p層の成膜処理の実行開始時刻になると(S4でYES)、p層の成膜処理を実行する(S5)。上述のように、p層の成膜処理は、i層のプロセス温度を目標値とするPID温度制御によって発生するオーバーシュート期間内に行われる。なお、成膜処理の詳細については後述する。

0087

透明電極層が形成された基板15上にp層が形成されると、続いて、バッファ層の成膜処理を実行する(S6)。上述のように、バッファ層の成膜処理も、オーバーシュート期間内に行われる。

0088

バッファ層の形成後、注入排出時期判定部51は、注入排出制御装置タイマ44が計時する時間が、i層を成膜するためのガス注入処理の実行開始時刻、つまり、i層の成膜処理の実行開始時刻であるか否かを判定する(S7)。i層の成膜処理の実行開始時刻になると(S7でYES)、i層の成膜処理を実行する(S8)。i層の成膜処理の実行開始時刻の時点では、PID温度制御部33によって基板15上の温度がi層のプロセス温度に到達している。

0089

i層の形成後、n1層のプロセス温度がi層のプロセス温度と同じため、続いて、n1層の成膜処理を実行する(S9)。

0090

n1層の形成後、温度制御時期判定部32は、温度制御装置タイマ25が計時する時間が、n2層のプロセス温度を目標値とするPID温度制御の実行開始時刻であるか否かを判定する(S10)。n2層のプロセス温度を目標値とするPID温度制御の実行開始時刻になると(S10でYES)、温度制御時期判定部32はPID温度制御部33に指示して、PID温度制御部33は、温度制御時期判定部32から取得したPIDパラメータに基づいて、n2層のプロセス温度になるように熱源13が放出する熱量を制御する(S11)。

0091

次に、注入排出時期判定部51は、注入排出制御装置タイマ44が計時する時間が、n2層を成膜するためのガス注入処理の実行開始時刻、つまり、n2層の成膜処理の実行開始時刻であるか否かを判定する(S12)。n2層の成膜処理の実行開始時刻になると(S12でYES)、n2層の成膜処理を実行する(S13)。n2層の形成後、各半導体層(光電変換層)が形成された基板15を成膜室2から搬出する(S14)。

0092

光電変換層が形成された基板15を搬出した後、光電変換層上にスパッタリング装置などを用いて透明導電層酸化亜鉛など)および金属層(銀など)からなる裏面電極層を形成し、薄膜太陽電池が完成する。

0093

なお、タンデム型の場合、S13の後に、さらに、S2〜S13を行って微結晶光電変換層を更に形成する。このように、タンデム型では、アモルファス光電変換層(pin層)および微結晶光電変換層(pin層)の両方に対して、本発明の製造方法を使用することができる。

0094

また、図2に示す処理例では、基板15上に形成される透明電極層および光電変換層上に形成される裏面電極層は、プラズマCVD装置外で形成されているが、これに限るものではなく、本発明のプラズマCVD装置を用いて形成しても良い。すなわち、基板15搬入後、S2の処理の前に、基板15上に透明電極層を形成しても良いし、基板15を搬出する前に、S13の処理の後に、透明電極層および金属層からなる裏面電極層を形成しても良い。

0095

〔各層の成膜処理〕
次に、各半導体層(p層、バッファ層、i層、n1層およびn2層)の成膜処理について図3に基づいて説明する。図3は、p層、バッファ層、i層、n1層およびn2層の各半導体層の成膜処理の一例を示す図である。

0096

図3に示すように、まず、注入排出制御部52は、注入排出時期判定部51からガス注入指示を受信すると、成膜室2内の圧力が所定値以下であるか否かを判定する(S21)。成膜室2内の圧力が所定値以下でなければ(S21でNO)、注入排出制御部52はガス注入排出装置4に排気処理を実行させ、成膜室2内の圧力が所定値以下になるようにする(S22)。

0097

一方、成膜室2内の圧力が所定値以下であれば(S21でYES)、注入排出制御部52は、注入排出時期判定部51から取得した注入排出データに基づいて、所定のガスを所定期間注入するようにガス注入排出装置4の動作を制御する(S23)。注入時間が経過すると(S24でYES)、注入排出制御部52はガス注入排出装置4のガス注入処理を停止させる。

0098

次に、電源制御時期判定部71は、電源制御装置タイマ64が計時する時間が、半導体層を成膜するための電力供給の実行開始時刻であるか否かを判定する(S25)。電力供給の実行開始時刻になると(S25でYES)、電源制御時期判定部71は、電源制御部72に指示して、電源制御部72は、電源制御時期判定部71から取得した電力供給データに基づいて、所定の電力量を所定期間供給するように電源3の動作を制御する(S26)。供給時間が経過すると(S27でYES)、電源制御部72は、電源3からの電力供給を停止させる。

0099

そして、注入排出時期判定部51は、注入排出制御装置タイマ44が計時する時間が、気体排出処理の実行開始時刻であるか否かを判定する(S28)。気体排出処理の実行開始時刻になると(S28でYES)、注入排出制御部52は、注入排出時期判定部51から取得した注入排出データに基づいて、成膜室2内の圧力が所定値以下になるまで排気するようにガス注入排出装置4の動作を制御する(S29)。

0100

上述のように、PIDパラメータによる温度制御による温度変化は、同じプラズマCVD装置であれば経験的に略一定であるため、温度制御開始からの目標値の温度に到達する時間、温度制御開始時点を基準とするオーバーシュート期間およびオーバーシュート期間における超過温度を予測することができる。

0101

そのため、温度制御実行開始時点を基準として、各半導体層(特に、p層およびバッファ層)の成膜処理(ガス注入処理、電力供給処理および排気処理)の実行時期を予め定めておくことにより、昇温待ち時間を短縮すると共に、適切なプロセス温度で各半導体層を成膜することができる。

0102

〔実施例〕
次に、本発明の具体的な実施例について図4に基づいて説明する。図4は、本発明におけるプロセス温度の温度変化の一例を示すグラフである。

0103

本実施例では、p層、バッファ層(p/i層)、i層、n1層およびn2層からなるアモルファス光電変換層を形成する例を示す。より具体的には、透明導電膜が成膜された透光性基板ガラス基板)上に、p層であるp型アモルファスシリコンカーバイド層(ドーパントボロン)、バッファ層であるi型アモルファスシリコンカーバイド層、i層であるi型アモルファスシリコン層、n1層である結晶率高めのn型アモルファスシリコン層(ドーパントはリン)、n2層であるn型アモルファスシリコン層(ドーパントはリン)を順に成膜した。

0104

また、この光電変換層において、p層およびバッファ層のプロセス温度は192〜3℃であり、i層のプロセス温度は190℃(目標値)であり、n1層のプロセス温度は190℃であり、n2層のプロセス温度は190.5℃である。

0105

また、PID制御におけるPIDパラメータは、比例帯(P)=0.3%(目標値190℃)、積分時間(I)=240秒、微分時間(D)=60秒である。

0106

このPIDパラメータに基づいて温度制御装置5がPID温度制御を行ったときのプロセス温度の温度変化を図4に示す。図4では、オーバーシュート期間の開始時点原点として、p層、バッファ層(p/i層)、i層、n1層およびn2層の形成期間の温度変化を示す。なお、図4において、横軸は時間(秒)であり、縦軸は温度(×10−1℃)である。

0107

図4に示すように、p層およびバッファ層のプロセス温度にまで上昇しているオーバーシュート期間に、p層およびバッファ層が形成され、その後の目標値(190℃)になっている期間に、i層が形成される。また、続いて、同じプロセス温度のn1層が形成され、別のPIDパラメータを用いて目標値を190.5℃として、n2層が形成される。また、図4に示すように、p層、バッファ層およびn層の形成時間は1〜2分程度であり、i層の形成時間は30分程度である。

0108

このように、p層、p/i層およびi層成膜初期のプロセス温度を、図4に示す温度範囲(190〜195℃)で成膜すると、オーバーシュートさせないで温度制御を行う従来の製造方法に比べて、セル特性が同じかそれ以上の光電変換層を得ることができた。

0109

〔変形例〕
本実施形態では、注入排出制御装置6および電源制御装置7がそれぞれ注入排出スケジュール情報53および電源制御スケジュール情報73に基づいて、互いに独立して成膜処理を制御しているが、これに限るものではない。例えば、注入排出制御装置6がガス注入処理を完了したことを電源制御装置7に通知し、電源制御装置7は、その通知に基づいて、電力供給処理を開始してもよい。また、電源制御装置7が電力供給処理を完了したことを注入排出制御装置6に通知し、注入排出制御装置6は、その通知に基づいて、排気処理を開始してもよい。

0110

また、本実施形態では、温度制御装置5、注入排出制御装置6および電源制御装置7がそれぞれ温度制御装置タイマ25、注入排出制御装置タイマ44および電源制御装置タイマ64を有しているが、これに限るものではない。例えば、プラズマCVDシステム1がタイマを1つ有し、温度制御装置5、注入排出制御装置6および電源制御装置7は、当該タイマが計時する時間に基づいて各制御を行ってもよい。

0111

補足
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

0112

最後に、温度制御装置5、注入排出制御装置6および電源制御装置7の各ブロック、特に温度制御装置制御部21、注入排出制御装置制御部41および電源制御装置制御部61は、ハードウェアロジックによって構成してもよいし、次のようにCPUを用いてソフトウェアによって実現してもよい。

0113

すなわち、温度制御装置5、注入排出制御装置6および電源制御装置7は、各機能を実現する制御プログラムの命令を実行するCPU(central processing unit)、上記プログラムを格納したROM(read only memory)、上記プログラムを展開するRAM(random access memory)、上記プログラムおよび各種データを格納するメモリ等の記憶装置(記録媒体)などを備えている。そして、本発明の目的は、上述した機能を実現するソフトウェアである温度制御装置5、注入排出制御装置6および電源制御装置7の制御プログラムのプログラムコード実行形式プログラム中間コードプログラムソースプログラム)をコンピュータで読み取り可能に記録した記録媒体を、上記温度制御装置5、注入排出制御装置6および電源制御装置7に供給し、そのコンピュータ(またはCPUやMPU)が記録媒体に記録されているプログラムコードを読み出し実行することによっても、達成可能である。

0114

上記記録媒体としては、例えば、磁気テープカセットテープ等のテープ系、フロッピー登録商標ディスクハードディスク等の磁気ディスクCD−ROM/MO/MD/DVD/CD−R等の光ディスクを含むディスク系、ICカードメモリカードを含む)/光カード等のカード系、あるいはマスクROMEPROM/EEPROM/フラッシュROM等の半導体メモリ系などを用いることができる。

0115

また、温度制御装置5、注入排出制御装置6および電源制御装置7を通信ネットワーク接続可能に構成し、上記プログラムコードを通信ネットワークを介して供給してもよい。この通信ネットワークとしては、特に限定されず、例えば、インターネットイントラネットエキストラネット、LAN、ISDN、VAN、CATV通信網仮想専用網(virtual private network)、電話回線網移動体通信網衛星通信網等が利用可能である。また、通信ネットワークを構成する伝送媒体としては、特に限定されず、例えば、IEEE1394、USB、電力線搬送ケーブルTV回線電話線ADSL回線等の有線でも、IrDAやリモコンのような赤外線、Bluetooth(登録商標)、802.11無線HDR携帯電話網衛星回線地上波デジタル網等の無線でも利用可能である。なお、本発明は、上記プログラムコードが電子的な伝送具現化された、搬送波に埋め込まれたコンピュータデータ信号の形態でも実現され得る。

0116

本発明は、薄膜太陽電池に用いられる光電変換層を製造するプラズマCVD装置に利用することができる。

0117

1プラズマCVDシステム
2成膜室
3電源
4ガス注入排出装置
5温度制御装置
6注入排出制御装置
7電源制御装置
11カソード電極
12アノード電極
13熱源
14温度センサ
15基板
33 PID温度制御部(温度制御部、温度制御手段)
52注入排出制御部(成膜制御部、成膜制御手段)
72電源制御部(成膜制御部、成膜制御手段)

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ