図面 (/)

技術 半導体装置及びノイズ除去装置

出願人 ラピスセミコンダクタ株式会社
発明者 兒玉祐樹
出願日 2011年10月21日 (9年2ヶ月経過) 出願番号 2011-231615
公開日 2013年5月13日 (7年7ヶ月経過) 公開番号 2013-090271
状態 特許登録済
技術分野 パルスの操作
主要キーワード 振動回路 シュミット回路 信号調整回路 ノイズ除去装置 レベルパルス 外乱ノイズ ノイズ除去回路 制限事項
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2013年5月13日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (10)

課題

電源電圧の変動を伴うノイズに対して、入力される信号に応じた入力端子種別によってそれぞれ異なる手法を用いることによりノイズ耐性が装置内で向上する。

解決手段

外部回路12から入力端子20を介してノイズ除去回路24に発振信号が入力される。電源ノイズにより電源電圧が変動した場合は、ノードBにLレベルパルスグリッチが発生し出力信号反転する。OR回路48には、当該出力信号と、遅延回路46により遅延されてグリッチ(反転)のタイミングがずれた遅延信号と、が入力されるため出力信号は、反転せずHレベルを保つ。一方、外部回路14から入力端子22を介してノイズ除去回路26に遅延に関する制限が厳しい高周波の発振信号が入力される。シュミット回路52の入力と出力との間に接続された容量素子C7により、ノードAが電源電圧に追従して変動するため、ノードBにグリッチが発生せず、反転せずにHレベルを保つ。

概要

背景

一般的に、入力された信号に重畳された外乱ノイズ電源ノイズ等を除去するノイズ除去回路を備えた半導体装置が知られている。

このようなノイズ除去回路としては、例えば、シュミット回路を用いたものや、容量素子及び抵抗素子から成るローパスフィルタを用いたものが知られている。また例えば、特許文献1には、入力信号を与えられ、第1の遅延量だけ遅延して第1の遅延信号を出力する第1の遅延回路と、入力信号と第1の遅延信号とを与えられ、第1の論理演算を行って第1の信号を出力する第1の論理回路と、第1の信号を与えられ、第2の遅延量だけ遅延して第2の遅延信号を出力する第2の遅延回路と、第1の信号と第2の遅延信号とを与えられ、第2の論理演算を行って第2の信号を出力する第2の論理回路と、を備え、第2の遅延量は第1の遅延量より大きいことを特徴とするノイズ除去回路が記載されている。

概要

電源電圧の変動を伴うノイズに対して、入力される信号に応じた入力端子種別によってそれぞれ異なる手法を用いることによりノイズ耐性が装置内で向上する。外部回路12から入力端子20を介してノイズ除去回路24に発振信号が入力される。電源ノイズにより電源電圧が変動した場合は、ノードBにLレベルパルスグリッチが発生し出力信号反転する。OR回路48には、当該出力信号と、遅延回路46により遅延されてグリッチ(反転)のタイミングがずれた遅延信号と、が入力されるため出力信号は、反転せずHレベルを保つ。一方、外部回路14から入力端子22を介してノイズ除去回路26に遅延に関する制限が厳しい高周波の発振信号が入力される。シュミット回路52の入力と出力との間に接続された容量素子C7により、ノードAが電源電圧に追従して変動するため、ノードBにグリッチが発生せず、反転せずにHレベルを保つ。

目的

本発明は、上述した問題を解決するために提案されたものであり、電源電圧の変動を伴うノイズに対して、入力される信号に応じた入力端子の種別によってそれぞれ異なる手法を用いることによりノイズ耐性が装置内で向上した半導体装置及びノイズ除去装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1信号が入力される第1端子と、内部回路に伝達される際の遅延に関して前記第1信号よりも制限が多い第2信号が入力される第2端子と、前記第1端子から前記第1信号が入力される第1シュミット回路と、当該第1シュミット回路の出力信号が変動後、所定時間以上当該出力信号が維持された場合に、内部回路に出力する出力信号を変化させる出力信号調整部と、を備えた第1ノイズ除去回路と、前記第2端子から前記第2信号が入力される第2シュミット回路と、当該第2シュミット回路に入力される前記第2信号を電源電圧の変動に追従して変化させる入力信号調整部と、を備え、当該第2シュミット回路の出力信号を内部回路に出力する第2ノイズ除去回路と、を備えた半導体装置

請求項2

前記出力信号調整部は、前記第1シュミット回路の出力信号が入力されると共に、入力された信号を前記所定時間遅延させて出力する遅延回路と、前記第1シュミット回路の出力信号及び前記遅延回路の出力信号が入力される論理和回路と、を備える、請求項1に記載の半導体装置。

請求項3

記入力信号調整部は、前記第1シュミット回路の入力と出力との間に接続された容量素子及び前記第1シュミット回路の入力と電源との間に接続された容量素子の少なくとも一方を備える、請求項1または請求項2に記載の半導体装置。

請求項4

前記第1ノイズ除去回路は、ローパスフィルタを備え、当該ローパスフィルタを経由した前記第1信号が前記第1シュミット回路に入力される、請求項1から請求項3のいずれか1項に記載の半導体装置。

請求項5

前記第2ノイズ除去回路は、ローパスフィルタを備え、当該ローパスフィルタを経由した前記第2信号が前記第2シュミット回路に入力される、請求項1から請求項4のいずれか1項に記載の半導体装置。

請求項6

前記第2信号の周波数を、前記第1信号よりも高周波数とした、請求項1から請求項5のいずれか1項に記載の半導体装置。

請求項7

第1信号が入力される第1シュミット回路と、当該第1シュミット回路の出力信号が変動後、所定時間以上当該出力信号が維持された場合に、内部回路に出力する出力信号を変化させる出力信号調整部と、を備えた第1ノイズ除去回路と、内部回路に伝達される際の遅延に関して前記第1信号よりも制限が多い第2信号が入力される第2シュミット回路と、当該第2シュミット回路に入力される前記第2信号を電源電圧の変動に追従して変化させる入力信号調整部と、を備え、当該第2シュミット回路の出力信号を内部回路に出力する第2ノイズ除去回路と、を備えたノイズ除去装置

技術分野

0001

本発明は、半導体装置及びノイズ除去装置、特に複数種類ノイズ除去回路を備えた半導体装置及びノイズ除去装置に関するものである。

背景技術

0002

一般的に、入力された信号に重畳された外乱ノイズ電源ノイズ等を除去するノイズ除去回路を備えた半導体装置が知られている。

0003

このようなノイズ除去回路としては、例えば、シュミット回路を用いたものや、容量素子及び抵抗素子から成るローパスフィルタを用いたものが知られている。また例えば、特許文献1には、入力信号を与えられ、第1の遅延量だけ遅延して第1の遅延信号を出力する第1の遅延回路と、入力信号と第1の遅延信号とを与えられ、第1の論理演算を行って第1の信号を出力する第1の論理回路と、第1の信号を与えられ、第2の遅延量だけ遅延して第2の遅延信号を出力する第2の遅延回路と、第1の信号と第2の遅延信号とを与えられ、第2の論理演算を行って第2の信号を出力する第2の論理回路と、を備え、第2の遅延量は第1の遅延量より大きいことを特徴とするノイズ除去回路が記載されている。

先行技術

0004

特開2009−55470号公報

発明が解決しようとする課題

0005

上述の従来のノイズ除去回路を備えた半導体装置の具体的一例を図8に示す。なお、図8に示した半導体装置110では、ノイズ除去回路127には、半導体装置110の外部に設けられた外部回路115の出力信号入力端子123を介して入力される。

0006

当該外部回路115は、入力端子123を介して半導体装置110に入力される信号を出力する機能を有しており、インバータ133、水晶振動子137、抵抗素子R11、容量素子C11、及び容量素子C12を備えた水晶発振回路である。外部回路115からは、容量素子C11及び容量素子C12に充放電を繰り返すことで水晶振動子137を振動させて発振動作をさせてインバータ133により増幅した発振信号が出力される。

0007

半導体装置110の入力端子123には、外部回路115から、発振信号が入力される。この際、発振信号に外乱等に起因する外乱ノイズが重畳されている場合がある。

0008

図8に示した従来のノイズ除去回路127は、抵抗素子R12及び容量素子C13から成り発振信号に重畳されたノイズを除去するローパスフィルタ141と、シュミット回路143と、により構成されている。

0009

ノイズ除去回路127では、ローパスフィルタ141の時定数と、シュミット回路143のシュミット幅とを重畳されるノイズに応じた適切な値に設定することにより、本来の発振信号を通過させて内部回路(図示省略)に出力させつつ、発振信号に重畳されたノイズを除去する。

0010

しかしながら、図8に示した従来のノイズ除去回路127では、電源電圧に重畳され、電源電圧の変動を伴うノイズ(電源ノイズ)に対しては耐性がなく、電源ノイズにより出力信号が反転するような場合があった。図9に、電源ノイズが発生した場合の、電源電圧とシュミット回路143の閾値と各ノード電圧との関係の一例を示す。

0011

図9に示すように、入力端子123を介して外部回路115から入力される信号がHレベルである際に、電源ノイズが発生して電源電圧が急峻に上昇した場合、シュミット回路143の入力(ノードA)は、フィルタ特性によりその変動に追従しきれない。
一方、シュミット閾値(シュミット閾値H及びシュミット閾値L)は、電源電圧の変動に追従して変動するため、ノードAがシュミット回路143のシュミット閾値以下となり、シュミット回路143の出力(ノードB)において、Hレベルの出力信号の出力中に、当該出力信号に期待しないLレベルパルスグリッチが発生してしまう。

0012

このようにグリッチが発生してしまい、出力信号が反転するような場合、システム(内部回路)が誤作動に陥る懸念があるという問題がある。

0013

また、一般的に同質のノイズであればノイズの程度が小さければ、異なる信号入力に対して同じノイズ除去回路を用いることが可能な場合が多い。例えば、上述の従来のノイズ除去回路127を用いることが可能な場合が多い。しかしながら、入力端子(入力パッド)に用いるノイズ除去回路の場合、ノイズの程度が大きくなると入力される信号に応じてノイズ除去以外の制限事項を伴い、ノイズ除去回路を共通化することが困難になってしまうという問題がある。

0014

本発明は、上述した問題を解決するために提案されたものであり、電源電圧の変動を伴うノイズに対して、入力される信号に応じた入力端子の種別によってそれぞれ異なる手法を用いることによりノイズ耐性が装置内で向上した半導体装置及びノイズ除去装置を提供することを目的とする。

課題を解決するための手段

0015

上記目的を達成するために、請求項1に記載の半導体装置は、第1信号が入力される第1端子と、内部回路に伝達される際の遅延に関して前記第1信号よりも制限が多い第2信号が入力される第2端子と、前記第1端子から前記第1信号が入力される第1シュミット回路と、当該第1シュミット回路の出力信号が変動後、所定時間以上当該出力信号が維持された場合に、内部回路に出力する出力信号を変化させる出力信号調整部と、を備えた第1ノイズ除去回路と、前記第2端子から前記第2信号が入力される第2シュミット回路と、当該第2シュミット回路に入力される前記第2信号を電源電圧の変動に追従して変化させる入力信号調整部と、を備え、当該第2シュミット回路の出力信号を内部回路に出力する第2ノイズ除去回路と、を備えた。

0016

請求項7に記載のノイズ除去装置は、第1信号が入力される第1シュミット回路と、当該第1シュミット回路の出力信号が変動後、所定時間以上当該出力信号が維持された場合に、内部回路に出力する出力信号を変化させる出力信号調整部と、を備えた第1ノイズ除去回路と、内部回路に伝達される際の遅延に関して前記第1信号よりも制限が多い第2信号が入力される第2シュミット回路と、当該第2シュミット回路に入力される前記第2信号を電源電圧の変動に追従して変化させる入力信号調整部と、を備え、当該第2シュミット回路の出力信号を内部回路に出力する第2ノイズ除去回路と、を備えた。

発明の効果

0017

本発明によれば、電源電圧の変動を伴うノイズに対して、入力される信号に応じた入力端子の種別によってそれぞれ異なる手法を用いることによりノイズ耐性を装置内で向上することができる、という効果を奏する。

図面の簡単な説明

0018

本実施の形態の半導体集積回路概略構成の一例を示す回路図である。
本実施の形態の外部回路の概略構成の一例を示す回路図である。
本実施の形態のノイズ除去回路の概略構成の一例を示す回路図である。
本実施の形態のノイズ除去回路における、電源ノイズが発生した場合の電源電圧とシュミット回路の閾値と各ノードの電圧との関係の一例を示す説明図である。
本実施の形態の外部回路の概略構成の一例を示す回路図である。
本実施の形態のノイズ除去回路の概略構成の一例を示す回路図である。
本実施の形態のノイズ除去回路における、電源ノイズが発生した場合の電源電圧とシュミット回路の閾値と各ノードの電圧との関係の一例を示す説明図である。
従来の外部回路及びノイズ除去回路の概略構成の一例を示す回路図である。
従来のノイズ除去回路における、電源ノイズが発生した場合の電源電圧とシュミット回路の閾値と各ノードの電圧との関係の一例を示す説明図である。

実施例

0019

以下、図面を参照して、本実施の形態の半導体装置に備えられたノイズ除去回路によるノイズの除去について説明する。

0020

まず、本実施の形態のノイズ除去回路を備えた半導体装置の構成について説明する。本実施の形態の半導体装置を備えた半導体集積回路の概略構成の一例を図1に示す。図1に示した本実施の形態の半導体集積回路1は、半導体装置10と、半導体装置10の外部に設けられた外部回路12及び外部回路14と、を備えている。

0021

半導体装置10は、入力端子20、入力端子22、ノイズ除去回路24、及びノイズ除去回路26を備えている。外部回路12から入力端子20を介して入力された信号は、ノイズ除去回路24に入力され、ノイズ除去回路24で外乱ノイズ及び電源ノイズが除去された出力信号が半導体装置10の内部回路(図示省略)に出力される。同様に、外部回路14から入力端子22を介して入力された信号は、ノイズ除去回路26に入力され、ノイズ除去回路26で外乱ノイズ及び電源ノイズが除去された出力信号が半導体装置10の内部回路(図示省略)に出力される。

0022

なお、本実施の形態では、外部回路12及び外部回路14から入力される信号(発振信号、詳細後述)に重畳される、外乱等に起因するノイズを外乱ノイズといい、電源電圧に重畳され、電源電圧の変動を伴うノイズを電源ノイズという。また、外乱ノイズ及び電源ノイズを総称する場合は、単にノイズという。

0023

また、本実施の形態では、ノイズ除去回路24及びノイズ除去回路26を含む半導体装置10内に備えられた回路(内部回路等)と、外部回路12と、外部回路14と、は、半導体集積回路1に備えられた電源電源供給回路等、図示省略)から電源電圧が供給されるように構成しているがこれに限らず、半導体集積回路1の外部から電源電圧を供給してもよいし、外部回路12、外部回路14、及び半導体装置10の各々に別の電源から電源が供給されるようにしてもよい。

0024

本実施の形態では、入力端子22を介して外部回路14から入力される信号は、入力端子20を介して外部回路12から入力される信号よりも、内部回路への伝達の遅延に関する制限が厳しく、さらに、発振周波数高速な信号である。

0025

次に、各ノイズ除去回路(ノイズ除去回路24及びノイズ除去回路26)におけるノイズの除去について説明する。

0026

まず、ノイズ除去回路24におけるノイズの除去について説明する。ノイズ除去回路24は、入力端子20を介して外部回路12から入力される信号(発振信号)のノイズを除去し、内部回路に出力する機能を有している。

0027

外部回路12の具体的一例の回路図を図2に示す。図2に示した本実施の形態の外部回路12は、インバータ30、水晶振動子34、抵抗素子R1、容量素子C1、及び容量素子C2を備えた水晶発振回路である。

0028

外部回路12では、発振信号を出力する際に、容量素子C1及び容量素子C2に充放電を繰り返すことで、水晶振動子34を振動させて発振動作をさせ、インバータ30により増幅した発振信号を出力する。なお、発振信号がHレベルの場合に、容量素子C1は充電状態になり、容量素子C2は充電状態になる。また、発振信号がLレベルの場合に、容量素子C1は放電状態になり、容量素子C2は充電状態になる。

0029

当該外部回路12から出力された発振信号は、入力端子20を介して、ノイズ除去回路24に入力される。本実施の形態のノイズ除去回路24の具体的一例の回路図を図3に示す。本実施の形態のノイズ除去回路24は、ローパスフィルタ40と、シュミット回路42と、出力信号調整回路44と、を備えている。

0030

ローパスフィルタ40は、抵抗素子R2及び容量素子C3から成り、外部回路12から入力されたノイズが重畳された発振信号の高周波成分をカットすることにより、外乱ノイズに起因する急峻な電圧変動を抑制する機能を有するものである。

0031

シュミット回路42は、シュミット閾値H及びシュミット閾値L(シュミット閾値H>シュミット閾値L)を有している。シュミット回路42は、入力される発振信号の電位がシュミット閾値Hを越えた場合に、Hレベルの信号を出力し、入力される発振信号の電位がシュミット閾値L以下の場合にLレベルの信号を出力する。また、シュミット回路42は、発振信号がシュミット閾値H及びシュミット閾値Lの間にある場合は、直前に出力した出力信号のレベルを維持する。

0032

本実施の形態のノイズ除去回路24では、外部回路12から入力される発振信号に重畳される外乱ノイズに基づいて、ローパスフィルタ40の時定数と、シュミット回路42のシュミット幅(シュミット閾値H−シュミット閾値L)とを設定しおくことにより、入力される発振信号に重畳される当該外乱ノイズを除去する機能を有している。

0033

一方、本実施の形態の出力信号調整回路44は、遅延回路46及びOR回路48により構成されている。遅延回路46には、シュミット回路42の出力信号が入力される。なお、遅延回路46としては、例えば、Dラッチ回路等が挙げられるが、特に限定されるものではない。また、遅延回路46による出力信号の遅延時間tは、電源電圧に重畳される電源ノイズや、内部回路への信号伝達の遅延が可能な時間等に基づいて予め定められている。

0034

OR回路48は、シュミット回路42からの出力信号と、遅延回路46により遅延された当該出力信号との論理和を出力する論理和回路である。従って、OR回路48は、シュミット回路42からの出力信号、及び遅延回路46により遅延された当該出力信号の両者がLレベルである場合に、Lレベルの信号を出力し、その他の場合は、Hレベルの信号を出力する。

0035

図4に、電源ノイズが発生した場合の、電源電圧とシュミット回路42のシュミット閾値H及びシュミット閾値Lと各ノードの電圧との関係の一例を示す。なお、図4では、ノイズ除去回路24からHレベルの信号を内部回路に出力している際に、電源ノイズの発生により、電源電圧に急峻な変動(上昇)が生じた場合を示している。電源電圧に急峻な変動が生じると、当該変動に伴い、シュミット回路42のシュミット閾値H及びシュミット閾値Lも変動する。この際、ノードAの電位は、電源電圧の変動に追従しないため、シュミット閾値H及びシュミット閾値L以下になってしまう。これにより、図4に示すように、シュミット回路42の出力信号(ノードB)の電位に、Lレベルパルスのグリッチが発生する。

0036

遅延回路46により上述のグリッチが遅延されて伝達されるため、遅延回路46の後段のノードC(遅延信号)では、遅延されたタイミングで電位にLレベルのグリッチが発生する。シュミット回路42の出力信号(ノードB)と、遅延信号(ノードC)と、がOR回路48に入力され、OR回路48では、これらの論理和を出力する。図4に示すように、ノードBで出力信号にグリッチが発生しLレベルとなっている場合は、ノードCでは遅延信号がHレベルとなっている。一方、ノードCで遅延信号にグリッチが発生しLレベルとなっている場合は、ノードBでは出力信号がHレベルとなっている。いずれの場合においてもOR回路48の出力信号(ノードD)では、グリッチがマスクされ、当該出力信号の電位はHレベルとなり、出力信号がLレベルに反転することがなくなる。従って、ノイズ除去回路24から内部回路に出力される出力信号が電源ノイズの影響により、Lレベルに反転することが抑制され、システム(内部回路)の誤動作を防止することができる。

0037

このように、外部回路12から半導体装置10に入力端子20を介して入力された発振信号は、ノイズ除去回路24によりノイズが除去されて内部回路に出力されるため、内部回路は、ノイズの影響を受けずに正常に動作することができる。

0038

次に、ノイズ除去回路26におけるノイズの除去について説明する。ノイズ除去回路24は、入力端子22を介して外部回路14から入力される信号(発振信号)のノイズを除去し、内部回路に出力する機能を有している。なお、ここで出力先となる内部回路は、ノイズ除去回路24の出力先の内部回路と同一である場合及び同一でない場合のいずれをも含み、特に限定されるものではない。

0039

外部回路14の具体的一例の回路図を図5に示す。図5に示した本実施の形態の外部回路14は、インバータ32、水晶振動子36、抵抗素子R3、容量素子C4、及び容量素子C5を備えた水晶発振回路であり、外部回路12(図2参照)と略同様の構成をしている。

0040

外部回路14では、外部回路12と同様に、発振信号を出力する際に、容量素子C4及び容量素子C5に充放電を繰り返すことで、水晶振動子36を振動させて発振動作をさせ、インバータ32により増幅した発振信号を出力する。なお、外部回路14は、外部回路12に比べて、高速に振動する(発振周波数が高速)発振信号を出力するように構成されている。

0041

当該外部回路14から出力された発振信号は、入力端子22を介して、ノイズ除去回路26に入力される。本実施の形態のノイズ除去回路26の具体的一例の回路図を図4に示す。本実施の形態のノイズ除去回路26は、ローパスフィルタ50と、シュミット回路52と、入力信号を調整する機能を有する容量素子C7と、を備えている。

0042

ローパスフィルタ50は、抵抗素子R4及び容量素子C6から成り、ノイズ除去回路24のローパスフィルタ40と同様に、外部回路14から入力されたノイズが重畳された発振信号の高周波成分をカットすることにより、外乱ノイズに起因する急峻な電圧変動を抑制する機能を有するものである。

0043

シュミット回路52は、シュミット閾値H及びシュミット閾値L(シュミット閾値H>シュミット閾値L)を有している。シュミット回路52は、ノイズ除去回路24のシュミット回路42と同様に、入力される発振信号の電位がシュミット閾値Hを越えた場合に、Hレベルの信号を出力し、入力される発振信号の電位がシュミット閾値L以下の場合にLレベルの信号を出力する。また、シュミット回路52は、発振信号がシュミット閾値H及びシュミット閾値Lの間にある場合は、直前に出力した出力信号のレベルを維持する。

0044

本実施の形態のノイズ除去回路26では、外部回路14から入力される発振信号に重畳される外乱ノイズに基づいて、ローパスフィルタ50の時定数と、シュミット回路52のシュミット幅(シュミット閾値H−シュミット閾値L)とを設定しおくことにより、入力される発振信号に重畳される当該外乱ノイズを除去する機能を有している。

0045

また、本実施の形態のノイズ除去回路26では、シュミット回路52の入力と出力との間に容量素子C7が接続されている。容量素子C7は、シュミット回路52の入力信号の電位を調整する機能を有しており、シュミット回路52の出力信号の電位に応じて、入力信号(ノードA)の電位を調整する機能を有している。

0046

図7に、電源ノイズが発生した場合の、電源電圧とシュミット回路52のシュミット閾値H及びシュミット閾値Lと各ノードの電圧との関係の一例を示す。なお、図7では、ノイズ除去回路26からHレベルの信号を内部回路に出力している際に、電源ノイズの発生により、電源電圧に急峻な変動(上昇)が生じた場合を示している。電源電圧に急峻な変動が生じると、当該変動に伴い、シュミット回路52のシュミット閾値H及びシュミット閾値Lも変動する。一方、ノードAの電位は、シュミット回路52の入力と出力との間に接続された容量素子C7により、出力信号(ノードB)の変動に追従して変動(上昇)するため、電源電圧の変動に追従して変動する。そのため、ノードAの電位は、シュミット閾値H及びシュミット閾値L以下になることがない。これにより、図7に示すように、シュミット回路52の出力信号(ノードB)の電位に、Lレベルパルスのグリッチが発生することがなくなり、出力信号がLレベルに反転することがなくなる。従って、ノイズ除去回路26から内部回路に出力される出力信号が電源ノイズの影響により、Lレベルに反転することが抑制され、システム(内部回路)の誤動作を防止することができる。

0047

このように、外部回路14から半導体装置10に入力端子22を介して入力された発振信号は、ノイズ除去回路26によりノイズが除去されて内部回路に出力されるため、内部回路は、ノイズの影響を受けずに正常に動作することができる。また、上述のノイズ除去回路24では、グリッチが発生するが、発生するグリッチの幅によっては、入力された発振信号の発振周期内でグリッチをマスクしきれない場合があり、この現象は発振周波数が高速になるほど頻繁に発生しやすい。これに対して、ノイズ除去回路26では、グリッチの発生そのものを防止しているため、このような現象が生じない。従って、発振周波数が高速の外部回路14(水晶発振回路)に対して、適切にノイズの除去を行うことができ、高速動作のシステムに適用することができる。

0048

また、ノイズ除去回路26では、ノイズ除去回路24で設けられていた遅延回路46が設けられていないため、出力信号の遅延が抑制される。従って、伝達の遅延に関する制限が厳しい出力信号に対しても適用することができる。

0049

以上説明したように、本実施の形態の半導体集積回路1の半導体装置10は、入力端子20、入力端子22、ノイズ除去回路24、及びノイズ除去回路26を備えている。入力端子20には、水晶振動回路である外部回路12から発振信号が入力され、入力端子20に入力された発振信号は、ノイズ除去回路24によりノイズが除去されて、半導体装置10内の内部回路に出力される。ノイズ除去回路24は、ローパスフィルタ40と、シュミット回路42と、信号調整回路44と、を備えており、信号調整回路44は、遅延回路46及びOR回路48を備えている。

0050

入力端子20を介して入力される発振信号に重畳される外乱ノイズは、ローパスフィルタ40及びシュミット回路42により除去される。一方、電源ノイズの発生により電源電圧が急峻に変動した場合は、シュミット回路42のシュミット閾値H及びシュミット閾値Lも当該変動に追従して変動するが、シュミット回路42の入力信号の電位(ノードA)が当該変動に追従しないため、出力信号の電位(ノードB)にLレベルパルスのグリッチが発生し、出力信号が反転する。しかしながら、OR回路48には、当該出力信号と、遅延回路46により遅延された当該出力信号(遅延信号)と、が入力される。当該出力信号と遅延信号とでは、当該出力信号におけるグリッチ(反転)のタイミングがずれているため、OR回路48から出力される出力信号(発振信号)は、反転せずHレベルを保つ。従って、電源ノイズの影響を除去することができる。

0051

一方、入力端子22には、水晶振動回路である外部回路14から、入力端子22に入力された発振信号よりも、信号の遅延に関する制限が厳しく、かつ高周波の発振信号が入力される。入力端子22に入力された発振信号は、ノイズ除去回路26によりノイズが除去されて、半導体装置10内の内部回路に出力される。ノイズ除去回路26は、ローパスフィルタ50と、シュミット回路52と、容量素子C7と、を備えている。

0052

入力端子22を介して入力される発振信号に重畳される外乱ノイズは、ローパスフィルタ50及びシュミット回路52により除去される。一方、電源ノイズの発生により電源電圧が急峻に変動した場合は、シュミット回路52のシュミット閾値H及びシュミット閾値Lも当該変動に追従して変動するが、シュミット回路52の入力と出力との間に接続された容量素子C7により、シュミット回路52の入力信号の電位(ノードA)が電源電圧の変動に追従して変動する。従って、ノードAの電位がシュミット閾値H及びシュミット閾値L以下となることがないため、出力信号の電位(ノードB)にグリッチが発生せず、出力信号(発振信号)が反転せずHレベルを保つ。従って、電源ノイズの影響を除去することができる。

0053

このようにノイズ除去回路26では、ノイズ除去回路24と異なり遅延回路46を介さないため、発振信号を出力するタイミングの遅延が少ない。従って、信号の伝達に関する遅延の制限が厳しい入力信号(発振信号)に対して適用することができる。また、シュミット回路52の出力信号にグリッチが発生しないため、高速に振動する(高周波の)発振信号に対しても適切に電源ノイズの影響を除去することができる。

0054

従って、本実施の形態の半導体装置10では、電源電圧の変動を伴う電源ノイズに対して、入力される発振信号に応じた入力端子20及び入力端子22によってそれぞれ異なる手法(ノイズ除去回路24及びノイズ除去回路26)を用いることによりノイズ耐性を装置内で向上することができる、
なお、本実施の形態では、ノイズ除去回路26では、シュミット回路52に入力される信号の電位を調整する機能を有する容量素子C7をシュミット回路52の入力と出力との間に接続した場合について詳細に説明したがこれに限らず、例えば、シュミット回路52の入力と電源との間に容量素子C7を接続してもよい。この場合も容量素子C7により、電源電圧の変動に追従してシュミット回路52の入力信号(ノードA)が変動する。

0055

また、本実施の形態では、外部回路12及び外部回路14が水晶発振回路である場合について詳細に説明したがこれに限らず、所定の周波数で変動する信号を出力する回路であればよく、例えば、クロック信号を出力する出力回路等であってもよい。

0056

また、本実施の形態では、半導体装置10に備えられたノイズ除去回路24及びノイズ除去回路26が、同一の半導体集積回路1内に備えられた外部回路12及び外部回路14から入力端子20及び入力端子22を介して入力される信号(発振信号)のノイズを除去する場合について詳細に説明したがこれに限らず、例えば、半導体集積回路1の外部に設けられた装置から外部入力端子を介して半導体集積回路1内に入力される信号に適用してもよい。また、ノイズ除去回路24及びノイズ除去回路26を備えたノイズ除去装置(図1、ノイズ除去装置29参照)として構成してもよい。

0057

また、本実施の形態で説明した半導体集積回路1、半導体装置10、ノイズ除去回路24、ノイズ除去回路26等の構成、動作等は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることは言うまでもない。

0058

1半導体集積回路
10半導体装置
12、14外部回路
20入力端子(第1端子)
22 入力端子(第2端子)
24ノイズ除去回路(第1ノイズ除去回路)
26 ノイズ除去回路(第2ノイズ除去回路)
29ノイズ除去装置
40、50ローパスフィルタ
42シュミット回路(第1シュミット回路)
52 シュミット回路(第2シュミット回路)
44出力信号調整回路
46遅延回路
48OR回路(論理和回路)
C7容量素子(入力信号調整部)

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • セイコーエプソン株式会社の「 時間デジタル変換器、及びA/D変換回路」が 公開されました。( 2020/10/29)

    【課題】誤った遷移状態が取得されるおそれを低減可能な時間デジタル変換器を提供すること。【解決手段】内部状態が遷移する状態遷移をトリガー信号に基づいて開始する状態遷移部と、基準信号に同期して、状態遷移部... 詳細

  • セイコーエプソン株式会社の「 時間デジタル変換器、及びA/D変換回路」が 公開されました。( 2020/10/29)

    【課題】構成が複雑になるおそれが低減された時間デジタル変換器を提供すること。【解決手段】基準信号とトリガー信号とが入力され、前記基準信号に対する前記トリガー信号の時間イベントに対応する時間デジタル値を... 詳細

  • キヤノン株式会社の「 情報処理装置」が 公開されました。( 2020/10/29)

    【課題】機能ブロック間でデータの受け渡しを行う構成において、タイミング設計が容易となるように、機能ブロックに対するクロック供給を行う。【解決手段】同期関係にある複数の機能ブロックと、それぞれが、カウン... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ