図面 (/)

技術 固体撮像装置、固体撮像装置の制御方法、および撮像装置

出願人 オリンパス株式会社
発明者 近藤亨
出願日 2011年7月1日 (8年7ヶ月経過) 出願番号 2011-147171
公開日 2013年1月24日 (7年1ヶ月経過) 公開番号 2013-016963
状態 特許登録済
技術分野 固体撮像素子 光信号から電気信号への変換
主要キーワード 内クランプ 信号増幅アンプ 同時刻性 信号処理領域 信号蓄積回路 読み出しモジュール クランプ後 ノイズ除去処理後
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2013年1月24日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (11)

課題

複数枚チップを接続することによって構成される固体撮像装置において、それぞれのチップの大きさの差を少なくすることによって、固体撮像装置のチップ面積実装面積)の縮小化とコストの削減を図ることができ、かつ、高品質の画像が得られる固体撮像装置、固体撮像装置の制御方法、および撮像装置を提供する。

解決手段

第1の基板と第2の基板とを電気的に接続する接続部によって、第1の基板と第2の基板とを電気的に接続する固体撮像装置であって、光電変換素子は第1の基板内に配置し、読み出し回路は第2の基板内に配置して光電変換素子で発生し接続部を経由した信号を読み出し、読み出された信号に対して信号処理を行う素子回路具備した信号処理回路は、一部の素子や回路を第1の基板内に配置し、残りの素子や回路を第2の基板内に配置し、接続部を介して第1の基板と第2の基板とに配置された素子や回路を電気的に接続する。

概要

背景

近年、ビデオカメラ電子スチルカメラなどの撮像装置が広く一般に普及している。これらの撮像装置(以下、「カメラ」という」には、CCD(Charge Coupled Device:電荷結合素子)型の固体撮像装置や、増幅型の固体撮像装置が使用されている。増幅型の固体撮像装置では、画素マトリクス状に複数配置されている。そして、増幅型の固体撮像装置では、各画素の受光部である光電変換部で生成、蓄積された信号電荷を、画素内に設けられた増幅部に導き、増幅部によって増幅された信号を画素からの出力信号として出力する。

増幅型の固体撮像装置には、例えば、増幅部に接合型電界効果トランジスタを用いた固体撮像装置や、増幅部にCMOS(Complementary Metal Oxide Semiconductor:相補型金属酸化膜半導体トランジスタを用いたCMOS型固体撮像装置などがある。

また、従来から、一般的なCMOS型固体撮像装置(以下、「固体撮像装置」ともいう)では、二次元のマトリクス状に配列された各画素の光電変換部で生成、蓄積された信号電荷を、行毎に順次読み出す方式が採用されている。この読み出し方式の場合、各画素の光電変換部における露光のタイミングは、信号電荷の読み出しの開始と終了によって決まり、画素毎に露光のタイミングが異なる。このため、このようなCMOS型固体撮像装置を用いて速い動きの被写体を撮像すると、被写体が歪んで撮像されてしまうことがある。

この被写体の歪みをなくすための露光方法として、全ての画素を同じタイミングで露光させることによって、信号電荷の生成、蓄積の同時刻性を実現する同時撮像機能(以下、「グローバルシャッタ機能」という)が提案されている。そして、グローバルシャッタ機能を有するCMOS型固体撮像装置の用途も多くなってきている。

グローバルシャッタ機能を有するCMOS型固体撮像装置では、通常、光電変換部が生成した信号電荷の読み出しが終了するまで蓄えておく必要があることから、遮光性を持った蓄積容量部を有することが必要となる。従来のグローバルシャッタ機能を有するCMOS型固体撮像装置では、全ての画素を同時に露光した後、各光電変換部で生成された信号電荷を、全ての画素同時に、各蓄積容量部に転送して一旦蓄積しておき、蓄積容量部に蓄積された信号電荷を、所定の読み出しタイミングで順次画素信号に変換するようにしている。

しかし、従来のグローバルシャッタ機能を有するCMOS型固体撮像装置では、光電変換部と蓄積容量部とを、基板の同一平面上に配置しなければならず、固体撮像装置のチップ面積の増大を避けることができない。さらに、蓄積容量部に蓄積された信号電荷を読み出すまでの待機期間中に、光や蓄積容量部のリークに起因するノイズによって、信号の品質劣化してしまうという問題がある。

このような問題を解決するための技術として、例えば、特許文献1のように、光電変換部が形成された第1の基板と、複数のMOSトランジスタが形成された第2の基板とを、別々に作製し、これらの基板を張り合わせて1つの固体撮像装置とすることにより、固体撮像装置のチップ面積(実装面積)の増大を防ぐ方法が開示されている。特許文献1で開示された技術では、別々に作製した第1の基板と第2の基板とを、接続電極によって電気的に接続している。

概要

複数枚チップを接続することによって構成される固体撮像装置において、それぞれのチップの大きさの差を少なくすることによって、固体撮像装置のチップ面積(実装面積)の縮小化とコストの削減をることができ、かつ、高品質の画像が得られる固体撮像装置、固体撮像装置の制御方法、および撮像装置を提供する。第1の基板と第2の基板とを電気的に接続する接続部によって、第1の基板と第2の基板とを電気的に接続する固体撮像装置であって、光電変換素子は第1の基板内に配置し、読み出し回路は第2の基板内に配置して光電変換素子で発生し接続部を経由した信号を読み出し、読み出された信号に対して信号処理を行う素子回路具備した信号処理回路は、一部の素子や回路を第1の基板内に配置し、残りの素子や回路を第2の基板内に配置し、接続部を介して第1の基板と第2の基板とに配置された素子や回路を電気的に接続する。

目的

本発明は、上記の課題認識に基づいてなされたものであり、複数枚のチップを接続することによって構成される固体撮像装置において、固体撮像装置が形成されるそれぞれのチップの大きさの差を少なくすることによって、固体撮像装置のチップ面積(実装面積)の縮小化と、コストの削減を図ることができ、かつ、高品質の画像が得られる固体撮像装置、固体撮像装置の制御方法、および撮像装置を提供する

効果

実績

技術文献被引用数
3件
牽制数
2件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1の基板と第2の基板とを電気的に接続する接続部によって、前記第1の基板と前記第2の基板とを電気的に接続する固体撮像装置であって、光電変換素子と、前記光電変換素子で発生した信号を読み出す読み出し回路と、前記読み出し回路によって読み出された信号に対して信号処理を行う素子回路具備した信号処理回路と、を有し、前記光電変換素子は、前記第1の基板内に配置し、前記読み出し回路は、前記第2の基板内に配置し、前記光電変換素子で発生し前記接続部を経由した信号を読み出し、前記信号処理回路は、当該信号処理回路を構成する素子や回路の内、一部の素子や回路を前記第1の基板内に配置し、当該信号処理回路を構成する残りの素子や回路を前記第2の基板内に配置し、前記接続部を介して、当該第1の基板に配置された素子や回路と当該第2の基板に配置された素子や回路とを電気的に接続する、ことを特徴とする固体撮像装置。

請求項2

前記第1の基板は、前記光電変換素子を配置した画素部の領域以外の他の領域に、前記信号処理回路の一部の素子や回路を配置する、ことを特徴とする請求項1に記載の固体撮像装置。

請求項3

前記他の領域は、前記光電変換素子を配置した画素部の領域のみが含まれる場合の前記第1の基板の大きさと、前記読み出し回路および前記信号処理回路を構成する全ての素子や回路を配置した場合の前記第2の基板の大きさとの差分よりも小さい領域である、ことを特徴とする請求項2に記載の固体撮像装置。

請求項4

前記画素部の領域と前記他の領域とを含む前記第1の基板の大きさと、前記読み出し回路および前記信号処理回路の残りの素子や回路を配置した前記第2の基板の大きさとを、同様の大きさにする、ことを特徴とする請求項2に記載の固体撮像装置。

請求項5

前記光電変換素子を配置した画素部の領域のみが含まれる場合の前記第1の基板の大きさが、前記読み出し回路および前記信号処理回路を構成する全ての素子や回路を配置した場合の前記第2の基板の大きさよりも小さい場合、前記第2の基板内に配置された前記信号処理回路の一部の素子や回路を移動して配置するための前記他の領域を拡張することによって、前記第1の基板の大きさを拡張すると共に、前記第2の基板内の前記信号処理回路の残りの素子や回路を配置する領域を縮小することによって、前記第2の基板の大きさを縮小し、前記第1の基板の大きさと前記第2の基板の大きさとを同様の大きさにする、ことを特徴とする請求項4に記載の固体撮像装置。

請求項6

前記第1の基板に配置された前記光電変換素子と、前記第2の基板に配置された前記読み出し回路とによって、当該固体撮像装置における画素を構成し、前記画素は、前記読み出し回路が読み出した前記光電変換素子で発生した信号を、当該画素からの出力信号として出力する、ことを特徴とする請求項1に記載の固体撮像装置。

請求項7

前記画素は、前記第1の基板に配置され、前記光電変換素子で発生した信号を増幅した増幅信号を出力する増幅回路と、前記第2の基板に配置され、前記増幅回路の負荷となる負荷回路と、前記第2の基板に配置され、前記増幅回路が出力した前記増幅信号を蓄積する信号蓄積回路とを、さらに有し、前記信号蓄積回路に蓄積された前記増幅信号を、当該画素からの出力信号として出力する、ことを特徴とする請求項6に記載の固体撮像装置。

請求項8

全ての前記画素の前記光電変換素子を同時にリセットし、予め定めた時間が経過した後、前記光電変換素子で発生した信号を、全ての前記画素の前記増幅回路によって同時に増幅し、当該増幅した増幅信号を、全ての前記画素の前記信号蓄積回路に同時に蓄積し、前記信号蓄積回路に蓄積された前記増幅信号を、前記読み出し回路によって順次読み出して、当該画素からの出力信号として出力する、ことを特徴とする請求項7に記載の固体撮像装置。

請求項9

前記信号処理回路は、受動素子を、さらに有し、前記信号処理回路内の前記受動素子を含む一部の素子や回路を、前記光電変換素子を配置した前記第1の基板内の画素部の領域以外の他の領域に配置する、ことを特徴とする請求項6に記載の固体撮像装置。

請求項10

前記他の領域は、前記光電変換素子を配置した画素部の領域のみが含まれる場合の前記第1の基板の大きさと、前記読み出し回路および前記信号処理回路を構成する全ての素子や回路を配置した場合の前記第2の基板の大きさとの差分よりも小さい領域である、ことを特徴とする請求項9に記載の固体撮像装置。

請求項11

前記画素部の領域と前記他の領域とを含む前記第1の基板の大きさと、前記読み出し回路および前記信号処理回路の残りの素子や回路を配置した前記第2の基板の大きさとを、同様の大きさにする、ことを特徴とする請求項9に記載の固体撮像装置。

請求項12

前記光電変換素子を配置した画素部の領域のみが含まれる場合の前記第1の基板の大きさが、前記読み出し回路および前記信号処理回路を構成する全ての素子や回路を配置した場合の前記第2の基板の大きさよりも小さい場合、前記第2の基板内に配置された前記信号処理回路の前記受動素子を含む一部の素子や回路を移動して配置するための前記他の領域を拡張することによって、前記第1の基板の大きさを拡張すると共に、前記第2の基板内の前記信号処理回路の残りの素子や回路を配置する領域を縮小することによって、前記第2の基板の大きさを縮小し、前記第1の基板の大きさと前記第2の基板の大きさとを同様の大きさにする、ことを特徴とする請求項11に記載の固体撮像装置。

請求項13

前記受動素子は、前記画素から出力された出力信号を保持する容量素子である、ことを特徴とする請求項9に記載の固体撮像装置。

請求項14

前記信号処理回路は、信号増幅回路を、さらに有する、ことを特徴とする請求項9に記載の固体撮像装置。

請求項15

前記第1の基板と前記第2の基板とは、ウエハーの状態で、前記第1の基板と前記第2の基板との前記接続部を接続し、前記第1の基板と前記第2の基板とが接続された後に、それぞれの当該固体撮像装置の大きさに切断する、ことを特徴とする請求項1に記載の固体撮像装置。

請求項16

前記第1の基板を製造する半導体プロセスと、前記第2の基板を製造する半導体プロセスとは、異なる半導体プロセスである、ことを特徴とする請求項1に記載の固体撮像装置。

請求項17

前記信号処理回路は、前記読み出された信号中のノイズを低減するノイズ信号低減回路を、さらに具備し、前記ノイズ信号低減回路内に含まれる素子や回路の内、受動素子に相当する素子や回路を、当該信号処理回路の一部の素子や回路として、前記第1の基板内に配置する、ことを特徴とする請求項1に記載の固体撮像装置。

請求項18

前記ノイズ信号低減回路内に含まれる素子や回路の内、前記ノイズ信号低減回路内の前記受動素子に相当する素子や回路以外の素子や回路を、当該信号処理回路の残りの素子や回路として、前記第2の基板内に配置する、ことを特徴とする請求項17に記載の固体撮像装置。

請求項19

前記信号処理回路は、前記読み出された信号中のノイズを低減するノイズ信号低減回路を、さらに具備し、前記ノイズ信号低減回路に含まれる受動素子に相当する素子は、複数の素子によって構成されており、前記ノイズ信号低減回路内に含まれる素子や回路の内、一部の受動素子に相当する素子を含む素子や回路を、当該信号処理回路の一部の素子や回路として、前記第1の基板内に配置する、ことを特徴とする請求項1に記載の固体撮像装置。

請求項20

前記ノイズ信号低減回路は、信号増幅回路を有しており、前記ノイズ信号低減回路内に含まれる素子や回路の内、前記信号増幅回路を含む素子や回路を、当該信号処理回路の残りの素子や回路として、前記第2の基板内に配置する、ことを特徴とする請求項19に記載の固体撮像装置。

請求項21

前記信号処理回路の一部の素子や回路は、前記信号処理回路を構成する全ての素子や回路の内、基板に配置したときの面積が相対的に大きい素子や回路である、ことを特徴とする請求項1に記載の固体撮像装置。

請求項22

当該固体撮像装置は、前記第1の基板に配置された前記光電変換素子と、前記第2の基板に配置された前記読み出し回路とによって構成される画素が、行列状に複数配置されており、前記信号処理回路は、行列状に配置された複数の画素のそれぞれの列に対応して、複数配置されている、ことを特徴とする請求項1に記載の固体撮像装置。

請求項23

前記画素の列方向に配置された前記信号処理回路の前記接続部は、前記画素の列方向に並ばないように、当該信号処理回路を構成する素子や回路を配置した領域内で、隣接する他の前記信号処理回路の前記接続部の配置位置とずらして配置する、ことを特徴とする請求項1に記載の固体撮像装置。

請求項24

前記光電変換素子で発生した信号を蓄積する信号蓄積回路を、さらに有し、前記読み出し回路は、前記信号蓄積回路に蓄積された信号を読み出す、ことを特徴とする請求項1に記載の固体撮像装置。

請求項25

前記信号蓄積回路は、前記第2の基板に配置される、ことを特徴とする請求項24に記載の固体撮像装置。

請求項26

前記光電変換素子で発生した信号を増幅した増幅信号を出力する増幅回路を、さらに有し、前記信号蓄積回路は、前記増幅回路によって増幅された前記増幅信号を蓄積する、ことを特徴とする請求項24に記載の固体撮像装置。

請求項27

前記増幅回路によって増幅された前記増幅信号中のノイズを低減するノイズ低減回路を、さらに有し、前記信号蓄積回路は、前記ノイズ低減回路によってノイズが低減された増幅信号を蓄積する、ことを特徴とする請求項26に記載の固体撮像装置。

請求項28

前記増幅回路は、前記光電変換素子で発生した信号をゲートに受け、ソースおよびドレインの一方から前記増幅信号を出力する増幅トランジスタを含む、ことを特徴とする請求項27に記載の固体撮像装置。

請求項29

前記ノイズ低減回路は、前記増幅トランジスタのソースおよびドレインの一方に、直接または間接に接続され、出力された前記増幅信号をクランプするためのクランプ容量と、前記クランプ容量に直接または間接に接続され、クランプされた前記増幅信号をサンプルホールドするサンプルホールドトランジスタと、を含み、前記信号蓄積回路は、前記サンプルホールドトランジスタによってサンプルホールドされた前記増幅信号を蓄積する、ことを特徴とする請求項28に記載の固体撮像装置。

請求項30

前記接続部における前記第1の基板側の接続点、および前記接続部における前記第2の基板側の接続点は、前記光電変換素子の出力端子から前記信号蓄積回路の入力端子までに至る経路上の、いずれかの位置に配置される、ことを特徴とする請求項24に記載の固体撮像装置。

請求項31

前記接続部は、バンプである、ことを特徴とする請求項1に記載の固体撮像装置。

請求項32

前記接続部は、前記第1の基板の表面に形成された第1の電極と、前記第2の基板の表面に形成され、前記第1の電極と貼り合わされた第2の電極とを有する、ことを特徴とする請求項1に記載の固体撮像装置。

請求項33

前記第2の基板は、前記光電変換素子に入射する光が照射される前記第1の基板の表面とは反対側の表面と接続される、ことを特徴とする請求項1に記載の固体撮像装置。

請求項34

前記第1の基板の画素部は、前記光電変換素子と、前記光電変換素子で発生した信号を転送する転送回路と、前記光電変換素子で発生した信号を増幅する第1増幅回路と、前記第1増幅回路の入力部をリセットする第1リセット回路と、を有し、前記第2の基板の画素部は、アナログメモリ回路と、前記アナログメモリ回路の信号を増幅する第2増幅回路と、前記第2増幅回路の入力部をリセットする第2リセット回路と、を有する、ことを特徴とする請求項1に記載の固体撮像装置。

請求項35

第1の基板と第2の基板とを電気的に接続する接続部によって、前記第1の基板と前記第2の基板とを電気的に接続する固体撮像装置の制御方法であって、前記第1の基板内に配置された光電変換素子で発生し前記接続部を経由した信号を、前記第2の基板内に配置された読み出し回路によって読み出す読み出しステップと、一部の素子や回路が前記第1の基板内に配置され、残りの素子や回路が前記第2の基板内に配置され、前記接続部を介して、当該第1の基板に配置された素子や回路と当該第2の基板に配置された素子や回路とが電気的に接続された構成の信号処理回路によって、前記読み出しステップによって読み出された信号に対して信号処理を行う信号処理ステップと、を含む、ことを特徴とする固体撮像装置の制御方法。

請求項36

第1の基板と第2の基板とを電気的に接続する接続部によって、前記第1の基板と前記第2の基板とを電気的に接続する撮像装置であって、光電変換素子と、前記光電変換素子で発生した信号を読み出す読み出し回路と、前記読み出し回路によって読み出された信号に対して信号処理を行う素子や回路を具備した信号処理回路と、を有し、前記光電変換素子は、前記第1の基板内に配置し、前記読み出し回路は、前記第2の基板内に配置し、前記光電変換素子で発生し前記接続部を経由した信号を読み出し、前記信号処理回路は、当該信号処理回路を構成する素子や回路の内、一部の素子や回路を前記第1の基板内に配置し、当該信号処理回路を構成する残りの素子や回路を前記第2の基板内に配置し、前記接続部を介して、当該第1の基板に配置された素子や回路と当該第2の基板に配置された素子や回路とを電気的に接続する、ことを特徴とする撮像装置。

請求項37

第1の基板と第2の基板とを電気的に接続する接続部によって、前記第1の基板と前記第2の基板とを電気的に接続する固体撮像装置であって、光電変換素子と、前記光電変換素子で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、前記読み出しトランジスタから出力された信号に対して信号処理を行う容量やトランジスタを具備した信号処理回路と、を有し、前記光電変換素子は、前記第1の基板内に配置し、前記読み出しトランジスタは、前記第2の基板内に配置し、前記光電変換素子で発生し前記接続部を経由した信号を出力し、前記信号処理回路は、当該信号処理回路を構成する容量やトランジスタの内、一部の容量やトランジスタを前記第1の基板内に配置し、当該信号処理回路を構成する残りの容量やトランジスタを前記第2の基板内に配置し、前記接続部を介して、当該第1の基板に配置された容量やトランジスタと当該第2の基板に配置された容量やトランジスタとを電気的に接続する、ことを特徴とする固体撮像装置。

請求項38

前記第1の基板は、前記光電変換素子を配置した画素部の領域以外の他の領域に、前記信号処理回路の一部の容量やトランジスタを配置する、ことを特徴とする請求項37に記載の固体撮像装置。

請求項39

前記第1の基板に配置された前記光電変換素子と、前記第2の基板に配置された前記読み出しトランジスタとによって、当該固体撮像装置における画素を構成し、前記画素は、前記第1の基板に配置され、前記光電変換素子で発生した信号をゲートに受け、ソースおよびドレインの一方から増幅した増幅信号を出力する増幅トランジスタと、前記第2の基板に配置され、前記増幅トランジスタの負荷となる負荷トランジスタと、前記第2の基板に配置され、前記増幅トランジスタが出力した前記増幅信号を蓄積する信号蓄積容量とを、さらに有し、前記読み出しトランジスタが読み出した、前記信号蓄積容量に蓄積された前記増幅信号を、当該画素からの出力信号として出力する、ことを特徴とする請求項37に記載の固体撮像装置。

請求項40

前記信号処理回路は、信号増幅アンプを、さらに有する、ことを特徴とする請求項37に記載の固体撮像装置。

請求項41

前記信号処理回路は、前記読み出された信号中のノイズを低減するノイズ信号低減回路を、さらに具備し、前記ノイズ信号低減回路内に含まれる容量やトランジスタの内、受動素子に相当する容量やトランジスタを、当該信号処理回路の一部の容量やトランジスタとして、前記第1の基板内に配置する、ことを特徴とする請求項37に記載の固体撮像装置。

請求項42

前記ノイズ信号低減回路内に含まれる容量やトランジスタの内、前記ノイズ信号低減回路内の前記受動素子に相当する容量やトランジスタ以外の容量やトランジスタを、当該信号処理回路の残りの容量やトランジスタとして、前記第2の基板内に配置する、ことを特徴とする請求項41に記載の固体撮像装置。

請求項43

前記信号処理回路は、前記読み出された信号中のノイズを低減するノイズ信号低減回路を、さらに具備し、前記ノイズ信号低減回路に含まれる受動素子に相当する容量は、複数の容量によって構成されており、前記ノイズ信号低減回路内に含まれる容量やトランジスタの内、一部の受動素子に相当する容量を、当該信号処理回路の一部の容量として、前記第1の基板内に配置する、ことを特徴とする請求項37に記載の固体撮像装置。

請求項44

前記ノイズ信号低減回路は、信号増幅アンプを有しており、前記ノイズ信号低減回路内に含まれる容量やトランジスタの内、前記信号増幅アンプを含む容量やトランジスタを、当該信号処理回路の残りの容量やトランジスタとして、前記第2の基板内に配置する、ことを特徴とする請求項43に記載の固体撮像装置。

請求項45

前記光電変換素子で発生した信号を蓄積する信号蓄積容量を、さらに有し、前記読み出しトランジスタは、前記信号蓄積容量に蓄積された信号を読み出す、ことを特徴とする請求項37に記載の固体撮像装置。

請求項46

前記信号蓄積容量は、前記第2の基板に配置される、ことを特徴とする請求項45に記載の固体撮像装置。

請求項47

前記光電変換素子で発生した信号をゲートに受け、ソースおよびドレインの一方から増幅した増幅信号を出力する増幅トランジスタを、さらに有し、前記信号蓄積容量は、前記増幅トランジスタが出力した前記増幅信号を蓄積する、ことを特徴とする請求項45に記載の固体撮像装置。

請求項48

前記増幅トランジスタのソースおよびドレインの一方に、直接または間接に接続され、出力された前記増幅信号をクランプするクランプ容量と、前記クランプ容量に直接または間接に接続され、当該クランプ容量によってクランプされた増幅信号をソースおよびドレインの一方に受け、サンプルホールドしてソースおよびドレインの他方から出力するサンプルホールドトランジスタとを、さらに有し、前記信号蓄積回路は、前記サンプルホールドトランジスタによってサンプルホールドされた増幅信号を蓄積する、ことを特徴とする請求項47に記載の固体撮像装置。

請求項49

前記第1の基板の画素部は、前記光電変換素子と、前記光電変換素子で発生した信号がソースおよびドレインの一方に接続され、前記光電変換素子で発生した信号をソースおよびドレインのもう一方に出力する転送トランジスタと、前記転送トランジスタが出力した信号をゲートに受け、ソースおよびドレインの一方から第1の増幅信号を出力する第1増幅トランジスタと、前記第1増幅トランジスタのゲートをリセットする第1リセットトランジスタと、を有し、前記第2の基板の画素部は、アナログメモリ回路と、前記アナログメモリ回路の信号をゲートに受け、ソースおよびドレインの一方から第2の増幅信号を出力する第2増幅トランジスタと、前記第2増幅トランジスタのゲートをリセットする第2リセットトランジスタと、を有する、ことを特徴とする請求項37に記載の固体撮像装置。

請求項50

第1の基板と第2の基板とを電気的に接続する接続部によって、前記第1の基板と前記第2の基板とを電気的に接続する固体撮像装置の制御方法であって、前記第1の基板内に配置された光電変換素子で発生し前記接続部を経由した信号を、前記第2の基板内に配置され、ソースおよびドレインの一方に受ける読み出しトランジスタのソースおよびドレインの他方から出力させる読み出しステップと、一部の容量やトランジスタが前記第1の基板内に配置され、残りの容量やトランジスタが前記第2の基板内に配置され、前記接続部を介して、当該第1の基板に配置された容量やトランジスタと当該第2の基板に配置された容量やトランジスタとが電気的に接続された構成の信号処理回路に、前記読み出しステップで出力された信号に対して信号処理を行わせる信号処理ステップと、を含む、ことを特徴とする固体撮像装置の制御方法。

請求項51

第1の基板と第2の基板とを電気的に接続する接続部によって、前記第1の基板と前記第2の基板とを電気的に接続する撮像装置であって、光電変換素子と、前記光電変換素子で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、前記読み出しトランジスタから出力された信号に対して信号処理を行う容量やトランジスタを具備した信号処理回路と、を有し、前記光電変換素子は、前記第1の基板内に配置し、前記読み出しトランジスタは、前記第2の基板内に配置し、前記光電変換素子で発生し前記接続部を経由した信号を出力し、前記信号処理回路は、当該信号処理回路を構成する容量やトランジスタの内、一部の容量やトランジスタを前記第1の基板内に配置し、当該信号処理回路を構成する残りの容量やトランジスタを前記第2の基板内に配置し、前記接続部を介して、当該第1の基板に配置された容量やトランジスタと当該第2の基板に配置された容量やトランジスタとを電気的に接続する、ことを特徴とする撮像装置。

技術分野

0001

本発明は、固体撮像装置、固体撮像装置の制御方法、および撮像装置に関する。

背景技術

0002

近年、ビデオカメラ電子スチルカメラなどの撮像装置が広く一般に普及している。これらの撮像装置(以下、「カメラ」という」には、CCD(Charge Coupled Device:電荷結合素子)型の固体撮像装置や、増幅型の固体撮像装置が使用されている。増幅型の固体撮像装置では、画素マトリクス状に複数配置されている。そして、増幅型の固体撮像装置では、各画素の受光部である光電変換部で生成、蓄積された信号電荷を、画素内に設けられた増幅部に導き、増幅部によって増幅された信号を画素からの出力信号として出力する。

0003

増幅型の固体撮像装置には、例えば、増幅部に接合型電界効果トランジスタを用いた固体撮像装置や、増幅部にCMOS(Complementary Metal Oxide Semiconductor:相補型金属酸化膜半導体トランジスタを用いたCMOS型固体撮像装置などがある。

0004

また、従来から、一般的なCMOS型固体撮像装置(以下、「固体撮像装置」ともいう)では、二次元のマトリクス状に配列された各画素の光電変換部で生成、蓄積された信号電荷を、行毎に順次読み出す方式が採用されている。この読み出し方式の場合、各画素の光電変換部における露光のタイミングは、信号電荷の読み出しの開始と終了によって決まり、画素毎に露光のタイミングが異なる。このため、このようなCMOS型固体撮像装置を用いて速い動きの被写体を撮像すると、被写体が歪んで撮像されてしまうことがある。

0005

この被写体の歪みをなくすための露光方法として、全ての画素を同じタイミングで露光させることによって、信号電荷の生成、蓄積の同時刻性を実現する同時撮像機能(以下、「グローバルシャッタ機能」という)が提案されている。そして、グローバルシャッタ機能を有するCMOS型固体撮像装置の用途も多くなってきている。

0006

グローバルシャッタ機能を有するCMOS型固体撮像装置では、通常、光電変換部が生成した信号電荷の読み出しが終了するまで蓄えておく必要があることから、遮光性を持った蓄積容量部を有することが必要となる。従来のグローバルシャッタ機能を有するCMOS型固体撮像装置では、全ての画素を同時に露光した後、各光電変換部で生成された信号電荷を、全ての画素同時に、各蓄積容量部に転送して一旦蓄積しておき、蓄積容量部に蓄積された信号電荷を、所定の読み出しタイミングで順次画素信号に変換するようにしている。

0007

しかし、従来のグローバルシャッタ機能を有するCMOS型固体撮像装置では、光電変換部と蓄積容量部とを、基板の同一平面上に配置しなければならず、固体撮像装置のチップ面積の増大を避けることができない。さらに、蓄積容量部に蓄積された信号電荷を読み出すまでの待機期間中に、光や蓄積容量部のリークに起因するノイズによって、信号の品質劣化してしまうという問題がある。

0008

このような問題を解決するための技術として、例えば、特許文献1のように、光電変換部が形成された第1の基板と、複数のMOSトランジスタが形成された第2の基板とを、別々に作製し、これらの基板を張り合わせて1つの固体撮像装置とすることにより、固体撮像装置のチップ面積(実装面積)の増大を防ぐ方法が開示されている。特許文献1で開示された技術では、別々に作製した第1の基板と第2の基板とを、接続電極によって電気的に接続している。

先行技術

0009

特開2010−219339号公報

発明が解決しようとする課題

0010

特許文献1で開示された技術では、従来のグローバルシャッタ機能を有する画素を、2つの基板に分けて構成している。このため、第1の基板のチップ面積の増大を避けることができる。また、第1の基板と第2の基板とを張り合わせた構成にすることによって、蓄積容量部に蓄積された信号電荷を読み出すまでの待機期間中の光に起因するノイズによる信号品質の劣化を避けることができる。

0011

図10は、特許文献1で開示された技術を適用した従来の固体撮像装置の基板の接続構成を示した概観図である。図10(a)には、固体撮像装置100の第1の基板と第2の基板の接続構成の側面図を示し、図10(b)には、固体撮像装置100の第1の基板と第2の基板の接続構成の平面図を示している。

0012

図10(a)に示したように、固体撮像装置100では、第1の基板に形成された画素部11と、第2の基板に形成された画素部12とを基板間接続部13を介して接続している。より具体的には、画素部11に光電変換部を形成し、画素部12に蓄積容量部を形成している。また、基板間接部13内では、例えば、バンプによって画素部11の光電変換部と画素部12の蓄積容量部とを接続している。このようにして、固体撮像装置100では、バンプを介して接続された画素部11と画素部12との構成によって、固体撮像装置100の画素アレイ部40の領域を積層構成で形成している。

0013

しかしながら、固体撮像装置100では、第1の基板の画素部11の領域に相当する第2の基板の領域に、画素部11の光電変換部で生成した信号電荷を蓄積する蓄積容量部を形成する信号保持領域を設け、さらに、固体撮像装置100の周辺読出し回路図10に示した固体撮像装置制御信号発生回路10、垂直読出し回路20、水平読出し回路30、カラム信号処理回路60、出力アンプ80)を、第2の基板内に形成している。そのため、固体撮像装置100における第2の基板のチップ面積は、第1の基板に比べ大幅に大きくなってしまう。これにより、特許文献1で開示された技術では、第1の基板と第2の基板とを接続した後の固体撮像装置100のチップ面積は、第2の基板と同様の大きな面積となり、固体撮像装置100の実装面積は、1枚の基板で製造された固体撮像装置の実装面積よりも大幅に小さくすることができないという問題がある。

0014

また、特許文献1で開示された技術では、第1の基板と第2の基板とを接続した後に、第1の基板の薄膜化、カラーフィルタマイクロレンズなどの形成を行う工程(製造工程)が開示されている。これは、図10に示したように第1の基板と第2の基板とのチップ面積が異なる場合には、第1の基板と第2の基板との接続をチップ単位で行い、その後の基板の薄膜化、カラーフィルタやマイクロレンズなどの形成という製造工程もチップ単位で行うことを意味している。

0015

通常、固体撮像装置の製造工程における基板の薄膜化、カラーフィルタやマイクロレンズなどの形成は、ウエハー状態で行われている。特許文献1で開示された技術のように、固体撮像装置の製造工程をチップ状態で行うということは、1枚のウエハーから製造することができるチップの数に応じた回数だけ製造工程を繰り返し行うということになり、さらに、チップ単位で基板の薄膜化、カラーフィルタやマイクロレンズなどの形成を行うための専用の製造装置も必要となってしまう。このため、特許文献1で開示された技術を適用した固体撮像装置100の製造に係るコストが、非常に高くなってしまうという問題がある。

0016

本発明は、上記の課題認識に基づいてなされたものであり、複数枚のチップを接続することによって構成される固体撮像装置において、固体撮像装置が形成されるそれぞれのチップの大きさの差を少なくすることによって、固体撮像装置のチップ面積(実装面積)の縮小化と、コストの削減を図ることができ、かつ、高品質の画像が得られる固体撮像装置、固体撮像装置の制御方法、および撮像装置を提供することを目的としている。

課題を解決するための手段

0017

上記の課題を解決するため、本発明のある態様に係る固体撮像装置は、第1の基板と第2の基板とを電気的に接続する接続部によって、前記第1の基板と前記第2の基板とを電気的に接続する固体撮像装置であって、光電変換素子と、前記光電変換素子で発生した信号を読み出す読み出し回路と、前記読み出し回路によって読み出された信号に対して信号処理を行う素子回路具備した信号処理回路と、を有し、前記光電変換素子は、前記第1の基板内に配置し、前記読み出し回路は、前記第2の基板内に配置し、前記光電変換素子で発生し前記接続部を経由した信号を読み出し、前記信号処理回路は、当該信号処理回路を構成する素子や回路の内、一部の素子や回路を前記第1の基板内に配置し、当該信号処理回路を構成する残りの素子や回路を前記第2の基板内に配置し、前記接続部を介して、当該第1の基板に配置された素子や回路と当該第2の基板に配置された素子や回路とを電気的に接続する。

0018

また、本発明のある態様に係る固体撮像装置の制御方法は、第1の基板と第2の基板とを電気的に接続する接続部によって、前記第1の基板と前記第2の基板とを電気的に接続する固体撮像装置の制御方法であって、前記第1の基板内に配置された光電変換素子で発生し前記接続部を経由した信号を、前記第2の基板内に配置された読み出し回路によって読み出す読み出しステップと、一部の素子や回路が前記第1の基板内に配置され、残りの素子や回路が前記第2の基板内に配置され、前記接続部を介して、当該第1の基板に配置された素子や回路と当該第2の基板に配置された素子や回路とが電気的に接続された構成の信号処理回路によって、前記読み出しステップによって読み出された信号に対して信号処理を行う信号処理ステップと、を含む。

0019

また、本発明のある態様に係る撮像装置は、第1の基板と第2の基板とを電気的に接続する接続部によって、前記第1の基板と前記第2の基板とを電気的に接続する撮像装置であって、光電変換素子と、前記光電変換素子で発生した信号を読み出す読み出し回路と、前記読み出し回路によって読み出された信号に対して信号処理を行う素子や回路を具備した信号処理回路と、を有し、前記光電変換素子は、前記第1の基板内に配置し、前記読み出し回路は、前記第2の基板内に配置し、前記光電変換素子で発生し前記接続部を経由した信号を読み出し、前記信号処理回路は、当該信号処理回路を構成する素子や回路の内、一部の素子や回路を前記第1の基板内に配置し、当該信号処理回路を構成する残りの素子や回路を前記第2の基板内に配置し、前記接続部を介して、当該第1の基板に配置された素子や回路と当該第2の基板に配置された素子や回路とを電気的に接続する。

0020

また、本発明のある態様に係る固体撮像装置は、第1の基板と第2の基板とを電気的に接続する接続部によって、前記第1の基板と前記第2の基板とを電気的に接続する固体撮像装置であって、光電変換素子と、前記光電変換素子で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、前記読み出しトランジスタから出力された信号に対して信号処理を行う容量やトランジスタを具備した信号処理回路と、を有し、前記光電変換素子は、前記第1の基板内に配置し、前記読み出しトランジスタは、前記第2の基板内に配置し、前記光電変換素子で発生し前記接続部を経由した信号を出力し、前記信号処理回路は、当該信号処理回路を構成する容量やトランジスタの内、一部の容量やトランジスタを前記第1の基板内に配置し、当該信号処理回路を構成する残りの容量やトランジスタを前記第2の基板内に配置し、前記接続部を介して、当該第1の基板に配置された容量やトランジスタと当該第2の基板に配置された容量やトランジスタとを電気的に接続する。

0021

また、本発明のある態様に係る固体撮像装置の制御方法は、第1の基板と第2の基板とを電気的に接続する接続部によって、前記第1の基板と前記第2の基板とを電気的に接続する固体撮像装置の制御方法であって、前記第1の基板内に配置された光電変換素子で発生し前記接続部を経由した信号を、前記第2の基板内に配置され、ソースおよびドレインの一方に受ける読み出しトランジスタのソースおよびドレインの他方から出力させる読み出しステップと、一部の容量やトランジスタが前記第1の基板内に配置され、残りの容量やトランジスタが前記第2の基板内に配置され、前記接続部を介して、当該第1の基板に配置された容量やトランジスタと当該第2の基板に配置された容量やトランジスタとが電気的に接続された構成の信号処理回路に、前記読み出しステップで出力された信号に対して信号処理を行わせる信号処理ステップと、を含む。

0022

また、本発明のある態様に係る撮像装置は、第1の基板と第2の基板とを電気的に接続する接続部によって、前記第1の基板と前記第2の基板とを電気的に接続する撮像装置であって、光電変換素子と、前記光電変換素子で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、前記読み出しトランジスタから出力された信号に対して信号処理を行う容量やトランジスタを具備した信号処理回路と、を有し、前記光電変換素子は、前記第1の基板内に配置し、前記読み出しトランジスタは、前記第2の基板内に配置し、前記光電変換素子で発生し前記接続部を経由した信号を出力し、前記信号処理回路は、当該信号処理回路を構成する容量やトランジスタの内、一部の容量やトランジスタを前記第1の基板内に配置し、当該信号処理回路を構成する残りの容量やトランジスタを前記第2の基板内に配置し、前記接続部を介して、当該第1の基板に配置された容量やトランジスタと当該第2の基板に配置された容量やトランジスタとを電気的に接続する。

図面の簡単な説明

0023

本発明の実施形態によるデジタルカメラ概略構成を示したブロック図である。
本発明の第1の実施形態による固体撮像装置の概略構成を示したブロック図である。
本第1の実施形態の固体撮像装置の画素アレイ部内の単位画素の概略構成を示した回路図である。
本第1の実施形態の固体撮像装置内のカラム信号処理回路の概略構成を示した回路図である。
本第1の実施形態の固体撮像装置の基板の接続構成を示した概観図である。
本第1の実施形態の固体撮像装置の基板間接続部の配置の一例を模式的に示した図である。
本発明の第2の実施形態の固体撮像装置内のカラム信号処理回路の概略構成を示した回路図である。
本発明の第3の実施形態の固体撮像装置内のカラム信号処理回路の概略構成を示した回路図である。
本発明の第4の実施形態の固体撮像装置の画素アレイ部内の単位画素の概略構成を示した回路図である。
従来の固体撮像装置の基板の接続構成を示した概観図である。

実施例

0024

以下、本発明の実施形態について、図面を参照して説明する。なお、以下の説明は、例示のために特定の詳細な内容が含まれている。しかし、当業者であれば、以下に説明する詳細な内容に様々な変更を加えた場合であっても、本発明の範囲を超えないことは理解できるであろう。従って、以下に説明する本発明の例示的な実施形態は、権利を請求された発明に対して、一般性を失わせることなく、また、何ら限定をすることもなく、述べられたものである。

0025

図1は、本実施形態によるデジタルカメラ(例えば、デジタル一眼レフレックスカメラステム)の概略構成を示したブロック図である。ここに示した各構成要素は、ハードウェア的には、コンピュータのCPUやメモリをはじめとする素子で実現することができ、ソフトウェア的にはコンピュータプログラムなどによって実現されるものであるが、ここでは、これらの連携によって実現される機能ブロックとして示している。従って、これらの機能ブロックは、ハードウェア、ソフトウェアの組合せによって、様々な形式で実現できるということは、当業者には理解できるであろう。

0026

図1に示したデジタルカメラ7は、レンズユニット部2、固体撮像装置1、画像信号処理装置3、記録装置4、カメラ制御装置5、表示装置6から構成される。なお、図1に示したデジタルカメラ7は、固体撮像装置1を遮光するためのメカニカルシャッタを搭載せず、全画素同時に露光するグローバル露光を行うデジタルカメラである。

0027

レンズユニット部2は、カメラ制御装置5によってズームフォーカス絞りなどが駆動制御され、被写体像を固体撮像装置1に結像させる。
固体撮像装置1は、カメラ制御装置5によって駆動・制御され、レンズユニット部2を介して固体撮像装置1内に入射した被写体光画像信号に変換するMOS型固体撮像装置である。なお、この固体撮像装置1に関する詳細な説明は、後述する。

0028

画像信号処理装置3は、固体撮像装置1から出力された画像信号に対して、信号の増幅、画像データへの変換および各種の補正、画像データの圧縮などの処理を行う。画像信号処理装置3は、各処理における画像データの一時記憶手段として図示しないメモリを利用する。
記録装置4は、半導体メモリなどの着脱可能な記録媒体であり、画像データの記録または読み出しを行う。
表示装置6は、固体撮像装置1に結像され、画像信号処理装置3によって処理された画像データ、または記録装置4から読み出された画像データに基づく画像を表示する液晶などの表示装置である。
カメラ制御装置5は、デジタルカメラ7の全体の制御を行う制御装置である。

0029

<第1の実施形態>
次に、デジタルカメラ7に搭載した第1の実施形態の固体撮像装置1について説明する。図2は、本第1の実施形態による固体撮像装置1の概略構成を示したブロック図である。図2において、固体撮像装置1は、固体撮像装置制御信号発生回路10、垂直読出し回路20、水平読出し回路30、複数の単位画素50で構成された画素アレイ部40、カラム信号処理回路60、出力アンプ80から構成される。

0030

なお、図2に示した固体撮像装置1では、複数の単位画素50が、7行8列に2次元的に配置された画素アレイ部40の例を示している。また、図2に示した固体撮像装置1では、カラム信号処理回路60と、水平読出し回路30と、出力アンプ80とを、信号処理回路として構成している。

0031

固体撮像装置制御信号発生回路10は、垂直読出し回路20、水平読出し回路30、およびカラム信号処理回路60を制御する。
垂直読出し回路20は、固体撮像装置制御信号発生回路10からの制御に応じて、画素アレイ部40内のそれぞれの単位画素50を制御し、各単位画素50の画素信号垂直信号線90に出力させる。垂直読出し回路20は、単位画素50を制御するための制御信号を、画素アレイ部40に配置された単位画素50の行毎に出力する。

0032

画素アレイ部40内のそれぞれの単位画素50は、入射した被写体光を画素信号に変換し、垂直読出し回路20から入力された制御信号に応じて、入射した被写体光に応じた画素信号を、垂直信号線90に出力する。なお、この単位画素50に関する詳細な説明は、後述する。

0033

カラム信号処理回路60は、画素アレイ部40の各列に配置され、固体撮像装置制御信号発生回路10からの制御に応じて、各列の単位画素50からそれぞれ垂直信号線90に出力された画素信号に対してノイズ抑圧など処理を行う、CDS(Correlated Double Sampling:相関二重サンプリング)処理などの処理回路である。カラム信号処理回路60は、水平読出し回路30からの制御に応じて、画素信号に対して処理を行った出力信号を、水平信号線70に出力する。なお、このカラム信号処理回路60に関する詳細な説明は、後述する。

0034

水平読出し回路30は、各列に配置されたカラム信号処理回路60から出力される処理後の出力信号を、水平信号線70に順次読み出す。水平信号線70に読み出されたカラム信号処理回路60の出力信号は、出力アンプ80を介して固体撮像装置1の外部に出力される。

0035

次に、本第1の実施形態の固体撮像装置1内の画素アレイ部40に備えた単位画素50について説明する。図3は、本第1の実施形態の固体撮像装置1の画素アレイ部40内の単位画素50の概略構成を示した回路図である。図3では、1つの単位画素50を示している。単位画素50は、入射した被写体光を画素信号に変換し、垂直信号線90に出力する。図3に示した単位画素50の概略構成は、従来の固体撮像装置における単位画素の構成と同様の構成である。ただし、本第1の実施形態の固体撮像装置1においては、図3に示したように、それぞれの単位画素50内の各構成要素を、第1の基板の画素部11と第2の基板の画素部12とに分けて配置している。

0036

図3において、単位画素50は、第1の基板の画素部11に形成された光電変換部101、光電変換部リセットトランジスタ102、および第1の転送トランジスタ103と、第2の基板の画素部12に形成された第2の転送トランジスタ104、画素リセットトランジスタ105、第1の増幅トランジスタ106、選択トランジスタ107、および電荷蓄積部110とから構成される。また、第1の基板の画素部11と第2の基板の画素部12とは、基板間接続部13によって接続される。

0037

基板間接続部13は、第1の基板と第2の基板とを電気的に接続するための接続部である。基板間接続部13は、例えば、蒸着法、めっき法で作製されるバンプなどを用いる。なお、第1の基板と第2の基板との間に存在する空間には、接着剤などの絶縁部材充填させてもよい。第1の基板と第2の基板とは、基板間接続部13を介して信号の送受信を行う。図3に示した単位画素50では、第1の基板の画素部11内の第1の転送トランジスタ103と、第2の基板の画素部12内の第2の転送トランジスタ104および電荷蓄積部110とが、基板間接続部13を介して接続されている。

0038

光電変換部101は、入射した光を光電変換して信号電荷を発生させ、光電変換信号として蓄積する。第1の転送トランジスタ103は、垂直読出し回路20から入力された制御信号ΦTX1に応じて、光電変換部101に蓄積された光電変換信号を、基板間接続部13を介して電荷蓄積部110に転送する。電荷蓄積部110は、光電変換信号を保持(蓄積)する容量である。第1の転送トランジスタ103によって転送された光電変換信号は、電荷蓄積部110に蓄積される。

0039

第2の転送トランジスタ104は、垂直読出し回路20から入力された制御信号ΦTX2に応じて、電荷蓄積部110に保持(蓄積)された光電変換信号を、第1の増幅トランジスタ106のゲート端子に転送する。第1の増幅トランジスタ106は、ゲート端子に転送された光電変換信号に応じた信号電圧を出力する。選択トランジスタ107は、垂直読出し回路20から入力された制御信号ΦSELに応じて、第1の増幅トランジスタ106が出力した信号電圧を、単位画素50が出力する画素信号として垂直信号線90に出力する。

0040

光電変換部リセットトランジスタ102は、垂直読出し回路20から入力された制御信号ΦFTに応じて、光電変換部101を電源電圧DDリセットする。画素リセットトランジスタ105は、垂直読出し回路20から入力された制御信号ΦRSTに応じて、単位画素50内の信号を電源電圧VDDにリセットする。

0041

固体撮像装置1では、垂直読出し回路20が、全ての単位画素50を同時に制御することによって、グローバルシャッタ機能を実現している。より具体的には、垂直読出し回路20は、全ての単位画素50の制御信号ΦFTを同時に出力して、全ての単位画素50の光電変換部101による光電変換を同時に開始させる。そして、あらかじめ定められた露光時間が経過した後、垂直読出し回路20は、全ての単位画素50の制御信号ΦTX1を同時に出力して、全ての単位画素50の光電変換部101が蓄積した光電変換信号を同時に、電荷蓄積部110に転送して保持させる。

0042

その後、固体撮像装置1では、垂直読出し回路20が、単位画素50を行毎に順次制御することによって、それぞれの単位画素50が光電変換した画素信号を、垂直信号線90に出力する。より具体的には、垂直読出し回路20は、単位画素50の行毎に制御信号ΦTX2、制御信号ΦRST、制御信号ΦSELを制御し、それぞれの電荷蓄積部110に保持された光電変換信号を、画素信号として垂直信号線90に順次出力(読み出し)させる。単位画素50では、それぞれの単位画素50が読み出されるまでに発生する、リークなどに起因するノイズによる信号の品質の劣化を、電荷蓄積部110を設けることによって抑圧している。

0043

次に、本第1の実施形態の固体撮像装置1内のカラム信号処理回路60について説明する。図4は、本第1の実施形態の固体撮像装置1内のカラム信号処理回路60の概略構成を示した回路図である。図4では、画素アレイ部40の1つの列に配置されたカラム信号処理回路60を示している。カラム信号処理回路60は、単位画素50が垂直信号線90に出力した画素信号に対して、ノイズ抑圧などの処理を行い、処理後の出力信号を水平信号線70に出力する。

0044

図4に示したカラム信号処理回路60の概略構成は、従来の固体撮像装置におけるカラム信号処理回路の構成と同様の構成である。ただし、本第1の実施形態の固体撮像装置1においては、図4に示したように、それぞれのカラム信号処理回路60内の各構成要素を、第1の基板のカラム信号処理領域14と第2の基板のカラム信号処理領域15とに分けて配置している。

0045

図4において、カラム信号処理回路60は、第2の基板のカラム信号処理領域15に形成された画素電流源201、サンプルホールドトランジスタ202、クランプトランジスタ203、および水平読出しトランジスタ204と、第1の基板のカラム信号処理領域14に形成されたクランプ容量205およびサンプルホールド容量206とから構成される。また、第1の基板のカラム信号処理領域14と第2の基板のカラム信号処理領域15とは、図3に示した単位画素50における第1の基板の画素部11と第2の基板の画素部12との接続と同様に、基板間接続部13によって接続される。

0046

基板間接続部13は、図3に示した基板間接続部13と同様の、第1の基板と第2の基板とを電気的に接続するための接続部であるため、詳細な説明は省略する。図4に示したカラム信号処理回路60では、第2の基板のカラム信号処理領域15内のクランプ容量205の一方の端子は、第1の基板のカラム信号処理領域14内のサンプルホールドトランジスタ202の一方の端子に、基板間接続部13を介して接続されている。また、第2の基板のカラム信号処理領域15内のクランプ容量205の他方の端子は、第1の基板のカラム信号処理領域14内のクランプトランジスタ203および水平読出しトランジスタ204の一方の端子に、基板間接続部13を介して接続されている。また、第2の基板のカラム信号処理領域15内のサンプルホールド容量206の一方の端子は、第1の基板のカラム信号処理領域14内のクランプトランジスタ203および水平読出しトランジスタ204の一方の端子と、第2の基板のカラム信号処理領域15内のクランプ容量205の他方の端子に接続される基板間接続部13とに、基板間接続部13を介して接続されている。

0047

画素電流源201は、垂直信号線90に接続された、単位画素50の負荷電流源である。クランプトランジスタ203は、固体撮像装置制御信号発生回路10から入力された制御信号ΦCLに応じて、サンプルホールド容量206およびクランプ容量205を固定電位クランプする。これにより、サンプルホールド容量206およびクランプ容量205は、クランプされた固定電位を保持する。

0048

サンプルホールドトランジスタ202は、固体撮像装置制御信号発生回路10から入力された制御信号ΦSHに応じて、垂直信号線90とカラム信号処理回路60との接続を切り替え、サンプルホールド容量206に信号を保持させる。水平読出しトランジスタ204は、水平読出し回路30から入力された制御信号ΦHに応じて、サンプルホールド容量206に保持された信号を水平信号線70に読み出す。

0049

ここで、カラム信号処理回路60の動作について説明する。最初に、クランプ容量205は、サンプルホールドトランジスタ202を介して入力された単位画素50の画素信号のリセット電位と固定電位との差分の電位(以下、「ノイズ電位」という)を保持する。その後、サンプルホールドトランジスタ202を介して入力された単位画素50の画素信号の電位がリセット電位から信号電位に変化すると、クランプ容量205は、ノイズ電位と信号電位との差分の電位を出力する。このノイズ電位と信号電位との差分の電位は、単位画素50をリセットしたときのノイズを抑圧した電位(以下、「ノイズ抑圧電位」という)である。そして、サンプルホールド容量206は、クランプ容量205から出力されたノイズ抑圧電位を保持する。

0050

このような動作によって、単位画素50のリセット電位と信号電位との差分処理を行うことができ、単位画素50から出力された画素信号に含まれるノイズ成分を抑圧することができる。このとき、カラム信号処理回路60が出力するノイズ抑圧電位の出力電圧は、クランプ容量205とサンプルホールド容量206との容量比のみに影響される。カラム信号処理回路60では、図4に示したように、クランプ容量205およびサンプルホールド容量206のみを第1の基板のカラム信号処理領域14に形成しているため、第1の基板と第2の基板とによる積層構成であっても、カラム信号処理回路60におけるノイズ抑圧など処理性能のばらつきを抑圧することができる。

0051

次に、本第1の実施形態の固体撮像装置1における第1の基板と第2の基板との接続について説明する。図5は、本第1の実施形態の固体撮像装置1の基板の接続構成を示した概観図である。図5(a)には、固体撮像装置1の第1の基板と第2の基板の接続構成の側面図を示し、図5(b)には、固体撮像装置1の第1の基板と第2の基板の接続構成の平面図を示している。また、図6は、本第1の実施形態の固体撮像装置1の基板間接続部13の配置の一例を模式的に示した図である。図6(a)には、固体撮像装置1の第1の基板と第2の基板の基板間接続部13の配置の側面図を示し、図6(b)には、固体撮像装置1の第1の基板と第2の基板の基板間接続部13の配置の平面図を示している。

0052

図5に示したように、固体撮像装置1は、画素アレイ部40内のそれぞれの単位画素50を第1の基板の画素部11と第2の基板の画素部12とに分けて形成し、第1の基板と第2の基板とを積層構成にして基板間接続部13によって接続している。これにより、固体撮像装置1では、図10に示した従来の固体撮像装置100と同様に、第1の基板のチップ面積、すなわち、画素アレイ部40のチップ面積の増大と、それぞれの単位画素50内の電荷蓄積部110に蓄積された信号電荷を読み出すまでの待機期間中の光に起因するノイズによる信号品質の劣化を避けることができる。

0053

さらに、固体撮像装置1は、カラム信号処理回路60を第1の基板のカラム信号処理領域14と第2の基板のカラム信号処理領域15とに分けて形成し、第1の基板と第2の基板とを積層構成にしている。これにより、固体撮像装置1では、図10に示した従来の固体撮像装置100よりも第2の基板のチップ面積を小さくすることができ、第1の基板と第2の基板とを接続した後の固体撮像装置1のチップ面積(実装面積)を小さくすることができる。

0054

また、第1の基板のカラム信号処理領域14と第2の基板のカラム信号処理領域15との接続においては、例えば、図6に示したように、画素アレイ部40の列毎に基板間接続部13を配置する位置を変更することもできる。このように、基板間接続部13の配置を変更することによって、隣り合う2つの基板間接続部13の接続ピッチを広げることができ、第1の基板と第2の基板とを接続する際の歩留まりの劣化を抑圧することができる。また、基板間接続部13の間の接続ピッチを広げているため、基板間接続部13の大きさを大きくすることもできる。これにより、基板間接続部13における抵抗成分を低減し、カラム信号処理回路60を第1の基板と第2の基板とに分けたことによる動作速度の低下を抑えることができる。

0055

上記に述べたように、本第1の実施形態における固体撮像装置1では、画素アレイ部40内のそれぞれの単位画素50およびカラム信号処理回路60を、第1の基板と第2の基板とに分けて形成する。これにより、図5をみてわかるように、第1の基板と第2の基板との大きさの差を少なくすることができる。

0056

また、本第1の実施形態における固体撮像装置1では、第1の基板と第2の基板とを別々に作製することできるため、第1の基板と第2の基板とで異なる半導体プロセスや異なる枚数製造マスクとすることができる。この場合、カラム信号処理回路60内の容量素子受動素子)であるクランプ容量205およびサンプルホールド容量206以外のカラム信号処理回路60の一部の回路と、水平読出し回路30と、出力アンプ80とで構成される信号処理回路を備える第2の基板を、より微細加工が可能な半導体プロセスで製造することが望ましい。これは、カラム信号処理回路60で使用する容量素子のみを第1の基板に形成しているため、容易に対応することができる。このように、第1の基板と第2の基板とのそれぞれに適した製造を行うことができることにより、固体撮像装置1のコスト低減を図ることができる。

0057

なお、本第1の実施形態における固体撮像装置1では、カラム信号処理回路60を第1の基板と第2の基板とに分けて形成した場合について説明したが、第1の基板と第2の基板とに分けて形成する固体撮像装置1内の構成要素は、本第1の実施形態の構成に限定されるものではない。例えば、カラム信号処理回路60、水平読出し回路30、および出力アンプ80で構成された信号処理回路、さらには、固体撮像装置制御信号発生回路10および垂直読出し回路20を含めた全体の回路構成(受動素子である容量素子や、それ以外の回路も含む)を考慮して、それぞれの構成要素内の回路を第1の基板と第2の基板とに分けて形成することもできる。このようにすることによって、第1の基板と第2の基板とのそれぞれの大きさを、同等の大きさに調節することができる。これにより、第1の基板と第2の基板とを接続した後の固体撮像装置1のチップ面積(実装面積)を、さらに小さくすることができる。

0058

また、第1の基板と第2の基板との大きさを同様または同一の大きさにすることによって、固体撮像装置1の製造する際の第1の基板と第2の基板との接続を、ウエハー状態で行うことができる。そして、基板の薄膜化、カラーフィルタやマイクロレンズなどの形成といった製造工程もウエハー状態で行うことができる。これにより、固体撮像装置1の製造する際のコストを、図10に示した従来の固体撮像装置100よりも削減することができる。

0059

なお、本第1の実施形態における固体撮像装置1では、カラム信号処理回路60内のクランプ容量205およびサンプルホールド容量206を、第2の基板のカラム信号処理領域15に配置する場合について説明したが、クランプ容量205およびサンプルホールド容量206を配置する基板は、本第1の実施形態の構成に限定されるものではない。例えば、クランプ容量205またはサンプルホールド容量206のいずれか一方を、第1の基板のカラム信号処理領域14に配置し、クランプ容量205またはサンプルホールド容量206のいずれか他方を、第2の基板のカラム信号処理領域15に配置する構成とすることもできる。この場合、カラム信号処理回路60内における動作速度など、他の要因も考慮して配置する位置を決定することが望ましい。

0060

<第2の実施形態>
次に、デジタルカメラ7に搭載した第2の実施形態の固体撮像装置について説明する。なお、本第2の実施形態の固体撮像装置は、図2に示した第1の実施形態の固体撮像装置1内のカラム信号処理回路60が異なる回路構成となっているのみであり、その他の構成要素は、第1の実施形態の固体撮像装置1と同様である。従って、本第2の実施形態の固体撮像装置の構成要素において、図2に示した第1の実施形態の固体撮像装置1と同様の構成要素には、同一の符号を付加して詳細な説明は省略する。

0061

図7は、本第2の実施形態の固体撮像装置内のカラム信号処理回路62の概略構成を示した回路図である。カラム信号処理回路62は、図4に示したカラム信号処理回路60と同様に、画素アレイ部40の各列に配置され、固体撮像装置制御信号発生回路10からの制御に応じて、各列の単位画素50からそれぞれ垂直信号線90に出力された画素信号に対してノイズ抑圧など処理を行うCDS処理などの処理回路である。図7では、画素アレイ部40の1つの列に配置されたカラム信号処理回路62を示している。カラム信号処理回路62は、単位画素50が垂直信号線90に出力した画素信号に対して、ノイズ抑圧などの処理を行い、処理後の出力信号を水平信号線70に出力する。

0062

図7に示したカラム信号処理回路62の概略構成は、図4に示したカラム信号処理回路60の構成と同様の構成である。ただし、カラム信号処理回路62では、図4に示したカラム信号処理回路60に備えたクランプ容量205とサンプルホールド容量206とを、それぞれクランプ容量250およびクランプ容量251と、サンプルホールド容量260およびサンプルホールド容量261とに分けて形成している。

0063

そして、図7に示したように、クランプ容量250およびサンプルホールド容量260を第1の基板のカラム信号処理領域14に、クランプ容量251およびサンプルホールド容量261を第2の基板のカラム信号処理領域15に、それぞれ分けて配置している。すなわち、カラム信号処理回路62では、第2の基板のカラム信号処理領域15内にもカラム信号処理回路62内の容量素子(受動素子)であるクランプ容量251およびサンプルホールド容量261を配置している。なお、カラム信号処理回路62におけるノイズ抑圧などの処理の動作は、図4に示したカラム信号処理回路60と同様であるため、詳細な説明は省略する。

0064

上記に述べたように、本第2の実施形態における固体撮像装置でも、第1の実施形態の固体撮像装置1と同様に、画素アレイ部40内のそれぞれの単位画素50およびカラム信号処理回路62を、第1の基板と第2の基板とに分けて形成する。これにより、第1の実施形態における固体撮像装置1と同様の効果を得ることができる。

0065

また、本第2の実施形態における固体撮像装置では、第2の基板内にもカラム信号処理回路62で使用する容量素子(受動素子)であるクランプ容量251およびサンプルホールド容量261を形成している。このため、第1の基板と第2の基板とを接続する前に、第2の基板のみでカラム信号処理回路62を動作させた検査などを行うことができる。このことにより、例えば、第2の基板のみの検査において不良であった第2の基板のチップが含まれる固体撮像装置は、第1の基板と第2の基板とを接続した後の検査を行わないなどの対応を行うことができ、第1の基板と第2の基板とを接続した後の固体撮像装置の検査に係るコストを低減することにより、さらなる固体撮像装置1のコスト低減を図ることができる。なお、第2の基板に形成するクランプ容量251およびサンプルホールド容量261と、第1の基板に形成するクランプ容量250およびサンプルホールド容量260とは、それぞれ、第1の基板内の面積と第2の基板内の面積とが同程度となるように割り振ることが望ましい。

0066

<第3の実施形態>
次に、デジタルカメラ7に搭載した第3の実施形態の固体撮像装置について説明する。なお、本第3の実施形態の固体撮像装置は、図2に示した第1の実施形態の固体撮像装置1内のカラム信号処理回路60が異なる回路構成となっているのみであり、その他の構成要素は、第1の実施形態の固体撮像装置1と同様である。従って、本第3の実施形態の固体撮像装置の構成要素においても、図2に示した第1の実施形態の固体撮像装置1と同様の構成要素には、同一の符号を付加して詳細な説明は省略する。

0067

図8は、本第3の実施形態の固体撮像装置内のカラム信号処理回路63の概略構成を示した回路図である。カラム信号処理回路63は、図4に示したカラム信号処理回路60と同様に、画素アレイ部40の各列に配置され、固体撮像装置制御信号発生回路10からの制御に応じて、各列の単位画素50からそれぞれ垂直信号線90に出力された画素信号に対してノイズ抑圧など処理を行うCDS処理などの処理回路である。図8では、画素アレイ部40の1つの列に配置されたカラム信号処理回路63を示している。カラム信号処理回路63は、単位画素50が垂直信号線90に出力した画素信号に対して、ノイズ抑圧などの処理を行い、処理後の信号を増幅した出力信号を水平信号線70に出力する。

0068

図8に示したカラム信号処理回路63の概略構成は、従来の固体撮像装置における増幅機能を備えたカラム信号処理回路の構成と同様の構成である。ただし、本第3の実施形態の固体撮像装置においては、図8に示したように、それぞれのカラム信号処理回路63内の各構成要素を、第1の基板のカラム信号処理領域14と第2の基板のカラム信号処理領域15とに分けて配置している。なお、以下の説明においては、カラム信号処理回路63の構成要素において、図4に示したカラム信号処理回路60の構成要素と同様の機能の構成要素には、同一の符号を付加して説明する。

0069

図8において、カラム信号処理回路63は、第2の基板のカラム信号処理領域15に形成された画素電流源201、サンプルホールドトランジスタ202、クランプトランジスタ203、水平読出しトランジスタ204、クランプ容量205、サンプルホールド容量206、アンプリセットトランジスタ207、およびアンプ回路210と、第1の基板のカラム信号処理領域14に形成された増幅用容量208および帰還容量209とから構成される。また、第1の基板のカラム信号処理領域14と第2の基板のカラム信号処理領域15とは、図3に示した単位画素50における第1の基板の画素部11と第2の基板の画素部12との接続と同様に、基板間接続部13によって接続される。図8に示したカラム信号処理回路63では、増幅用容量208と、帰還容量209と、アンプ回路210との構成によって、垂直信号線90から入力された単位画素50の画素信号を増幅する、非反転増幅回路を構成している。

0070

基板間接続部13は、図3に示した基板間接続部13と同様の、第1の基板と第2の基板とを電気的に接続するための接続部であるため、詳細な説明は省略する。図8に示したカラム信号処理回路63では、第2の基板のカラム信号処理領域15内の増幅用容量208の一方の端子は、第1の基板のカラム信号処理領域14内のアンプリセットトランジスタ207の一方の端子と、アンプ回路210の一方の入力端子とに、基板間接続部13を介して接続されている。また、第2の基板のカラム信号処理領域15内の帰還容量209の一方の端子は、第1の基板のカラム信号処理領域14内のアンプリセットトランジスタ207の一方の端子およびアンプ回路210の一方の入力端子と、第2の基板のカラム信号処理領域15内の増幅用容量208の一方の端子に接続される基板間接続部13とに、基板間接続部13を介して接続されている。また、第2の基板のカラム信号処理領域15内の帰還容量209の他方の端子は、第1の基板のカラム信号処理領域14内のアンプリセットトランジスタ207の他方の端子と、サンプルホールドトランジスタ202の一方の端子と、アンプ回路210の出力端子とに、基板間接続部13を介して接続されている。

0071

画素電流源201は、垂直信号線90に接続された、単位画素50の負荷電流源である。クランプトランジスタ203は、固体撮像装置制御信号発生回路10から入力された制御信号ΦCLに応じて、クランプ容量205を固定電位にクランプする。これにより、クランプ容量205は、クランプされた固定電位を保持する。

0072

アンプリセットトランジスタ207は、固体撮像装置制御信号発生回路10から入力された制御信号ΦRSに応じて、アンプ回路210をリセットする。アンプ回路210は、帰還容量209と増幅用容量208の比率に応じたクランプ後の信号を増幅して出力する。

0073

サンプルホールドトランジスタ202は、固体撮像装置制御信号発生回路10から入力された制御信号ΦSHに応じて、アンプ回路210によって増幅された出力をサンプルホールド容量206に保持させる。水平読出しトランジスタ204は、水平読出し回路30から入力された制御信号ΦHに応じて、サンプルホールド容量206に保持された信号を水平信号線70に読み出す。

0074

ここで、カラム信号処理回路63の動作について説明する。最初に、クランプ容量205は、単位画素50が垂直信号線90に出力した単位画素50の画素信号のリセット電位と固定電位との差分の電位であるノイズ電位を保持する。その後、単位画素50が垂直信号線90に出力した単位画素50の画素信号の電位がリセット電位から信号電位に変化すると、クランプ容量205は、ノイズ電位と信号電位との差分の電位であるノイズ抑圧電位を出力する。そして、サンプルホールド容量206は、アンプ回路210によって増幅されたノイズ抑圧電位を保持する。

0075

このような動作によって、単位画素50のリセット電位と信号電位との差分処理、および差分信号の増幅を行うことができ、単位画素50から出力された画素信号に含まれるノイズ成分を抑圧することができる。このとき、カラム信号処理回路63が出力するノイズ抑圧電位の出力電圧は、増幅用容量208と帰還容量209との容量比のみに影響される。カラム信号処理回路63では、図8に示したように、増幅用容量208および帰還容量209のみを第1の基板のカラム信号処理領域14に形成しているため、第1の基板と第2の基板とによる積層構成であっても、カラム信号処理回路63におけるノイズ抑圧など処理性能のばらつきを抑圧することができる。

0076

上記に述べたように、本第3の実施形態における固体撮像装置でも、第1の実施形態の固体撮像装置1および第2の実施形態の固体撮像装置と同様に、画素アレイ部40内のそれぞれの単位画素50およびカラム信号処理回路63を、第1の基板と第2の基板とに分けて形成する。これにより、第1の実施形態における固体撮像装置1および第2の実施形態の固体撮像装置と同様の効果を得ることができる。さらに、本第3の実施形態における固体撮像装置では、増幅したノイズ抑圧後の出力信号を得ることができる。

0077

また、本第3の実施形態における固体撮像装置では、カラム信号処理回路63が信号を増幅する際に使用する容量素子(受動素子)である増幅用容量208と帰還容量209とのみを、第2の基板内に形成している。このため、アンプリセットトランジスタ207を制御して、アンプ回路210をリセットした状態にしておくことによって、第1の基板と第2の基板とを接続する前に、第2の基板のみでカラム信号処理回路63を動作させた検査などを行うことができる。このことにより、第2の実施形態の固体撮像装置と同様に、さらなる固体撮像装置のコスト低減を図ることができる。

0078

なお、本第3の実施形態における固体撮像装置では、カラム信号処理回路63内の増幅用容量208と帰還容量209とを、第1の基板のカラム信号処理領域14に形成した場合について説明したが、増幅用容量208と帰還容量209との形成方法は、本第3の実施形態の構成に限定されるものではない。例えば、増幅用容量208と帰還容量209とを、図7に示したカラム信号処理回路62内のクランプ容量250および251と、サンプルホールド容量260および261と同様に、それぞれ分けて形成し、第1の基板のカラム信号処理領域14と第2の基板のカラム信号処理領域15とに、それぞれ分けて配置する構成とすることもできる。また、例えば、カラム信号処理回路63内のクランプ容量205およびサンプルホールド容量206を、図4に示したカラム信号処理回路60と同様に第1の基板のカラム信号処理領域14内に配置することや、図7に示したカラム信号処理回路62と同様に分けて形成して第1の基板のカラム信号処理領域14と第2の基板のカラム信号処理領域15とに分けて配置する構成とすることもできる。

0079

<第4の実施形態>
次に、デジタルカメラ7に搭載した第4の実施形態の固体撮像装置について説明する。なお、本第4の実施形態の固体撮像装置は、図2に示した第1の実施形態の固体撮像装置1の画素アレイ部40内の単位画素50が異なる回路構成となっているのみであり、その他の構成要素は、第1の実施形態の固体撮像装置1、第2の実施形態の固体撮像装置、または第3の実施形態の固体撮像装置と同様である。従って、本第4の実施形態の固体撮像装置の構成要素において、図2に示した第1の実施形態の固体撮像装置1と同様の構成要素には、同一の符号を付加して詳細な説明は省略する。

0080

図9は、本第4の実施形態の固体撮像装置の画素アレイ部40内の単位画素52の概略構成を示した回路図である。単位画素52は、図3に示した単位画素50と同様に、入射した被写体光を画素信号に変換し、垂直読出し回路20から入力された制御信号に応じて、入射した被写体光に応じた画素信号を、垂直信号線90に出力する。図9では、1つの単位画素52を示している。なお、以下の説明においては、単位画素52の構成要素において、図3に示した単位画素50の構成要素と同様の機能の構成要素には、同一の符号を付加して説明する。

0081

図9において、単位画素52は、第1の基板の画素部11に形成された光電変換部101、第1の転送トランジスタ103、画素リセットトランジスタ105、および第1の増幅トランジスタ106と、第2の基板の画素部12に形成された選択トランジスタ107、画素内サンプルホールドトランジスタ108、画素内クランプトランジスタ109、電荷蓄積部110、第2の増幅トランジスタ111、第1の画素負荷トランジスタ112、および画素内クランプ容量113とから構成される。また、第1の基板の画素部11と第2の基板の画素部12とは、基板間接続部13によって接続される。

0082

基板間接続部13は、図3に示した基板間接続部13と同様の、第1の基板と第2の基板とを電気的に接続するための接続部であるため、詳細な説明は省略する。図9に示した単位画素52では、第1の基板の画素部11内の第1の増幅トランジスタ106と、第2の基板の画素部12内の第1の画素負荷トランジスタ112および画素内クランプ容量113とが、基板間接続部13を介して接続されている。

0083

光電変換部101は、入射した光を光電変換して信号電荷を発生させ、光電変換信号として蓄積する。第1の転送トランジスタ103は、垂直読出し回路20から入力された制御信号ΦTXに応じて、光電変換部101に蓄積された光電変換信号を、第1の増幅トランジスタ106のゲート端子に転送する。第1の増幅トランジスタ106は、ゲート端子に転送された光電変換信号に応じた信号電圧を出力する。画素リセットトランジスタ105は、垂直読出し回路20から入力された制御信号ΦRSTに応じて、単位画素52内の信号を電源電圧VDDにリセットする。

0084

第1の画素負荷トランジスタ112は、垂直読出し回路20から入力された制御信号ΦBiasに応じて、第1の増幅トランジスタ106の負荷として機能する。第1の画素負荷トランジスタ112は、第1の増幅トランジスタ106を駆動するための電流を、第1の増幅トランジスタ106に供給する。画素内クランプ容量113は、第1の増幅トランジスタ106から出力される信号電圧を保持(蓄積)する容量である。画素内クランプトランジスタ109は、垂直読出し回路20から入力された制御信号ΦCLPに応じて、電荷保持部110および画素内クランプ容量113を固定電位にクランプする。これにより、電荷保持部110および画素内クランプ容量113は、クランプされた固定電位を保持する。画素内サンプルホールドトランジスタ108は、垂直読出し回路20から入力された制御信号ΦSHPに応じて、電荷蓄積部110に信号を保持させる。電荷蓄積部110は、画素内サンプルホールドトランジスタ108を介して入力された信号電圧を保持(蓄積)する容量である。

0085

単位画素52では、第1の画素負荷トランジスタ112、画素内クランプトランジスタ109、画素内サンプルホールドトランジスタ108、電荷保持部110、および画素内クランプ容量113の構成によって、リークなどに起因するノイズの除去処理を単位画素52内で行う。そして、電荷蓄積部110は、ノイズ除去処理された信号を保持(蓄積)する。なお、電荷蓄積部110としては、単位面積当たりリーク電流暗電流)が少ない容量であるMIM(Metal Insulator Metal)容量や、MOS(Metal Oxide Semiconductor)容量を使用することがより望ましい。これにより、ノイズに対する耐性が向上し、高品質な信号を得ることができる。

0086

第2の増幅トランジスタ111は、ゲート端子の電圧、すなわち、電荷蓄積部110に蓄積されたノイズ除去処理された信号に応じた信号電圧を出力する。選択トランジスタ107は、垂直読出し回路20から入力された制御信号ΦSELに応じて、第2の増幅トランジスタ111が出力した信号電圧を、単位画素52が出力する画素信号として垂直信号線90に出力する。

0087

本第4の実施形態の固体撮像装置では、垂直読出し回路20が、全ての単位画素52を同時に制御することによって、グローバルシャッタ機能を実現している。より具体的には、垂直読出し回路20は、全ての単位画素52の制御信号ΦRSTおよび制御信号ΦTXを同時に出力して、全ての単位画素52の光電変換部101による光電変換を同時に開始させる。そして、あらかじめ定められた露光時間が経過した後、垂直読出し回路20は、全ての単位画素52の制御信号ΦTXを同時に出力して、全ての単位画素52の光電変換部101が蓄積した光電変換信号を同時に、第1の増幅トランジスタ106のゲート端子に転送する。このとき、垂直読出し回路20は、全ての単位画素52の制御信号ΦSHP、制御信号ΦCLP、制御信号ΦBias、制御信号ΦRSTを制御することによって、光電変換信号の増幅とノイズ除去処理とを行い、ノイズを除去した信号を電荷蓄積部110に保持させる。

0088

その後、本第4の実施形態の固体撮像装置では、垂直読出し回路20が、単位画素52を行毎に順次制御することによって、それぞれの単位画素52が光電変換し、ノイズを除去した画素信号を、垂直信号線90に出力する。より具体的には、垂直読出し回路20は、単位画素52の行毎に制御信号ΦCLP、制御信号ΦSELを制御し、それぞれの電荷蓄積部110に保持されたノイズ除去処理後の光電変換信号を、画素信号として垂直信号線90に順次出力(読み出し)させる。単位画素52では、それぞれの単位画素52が読み出されるまでに発生する、リークなどに起因するノイズによる信号の品質の劣化を、電荷蓄積部110を設け、さらに、増幅およびノイズを除去した信号を電荷蓄積部110に保持させることによって、図3に示した単位画素50よりもさらに抑圧している。

0089

上記に述べたように、本第4の実施形態における固体撮像装置では、それぞれの単位画素52内で、荷蓄積部110に蓄積された信号電荷を読み出すまでの待機期間中の光や蓄積容量のリークなどに起因するノイズによる信号品質の劣化を抑圧することができる。これにより、カラム信号処理回路によるノイズ抑圧などの処理と組み合わせることによって、さらに高品質な画像を得ることができる。しかも、本第4の実施形態における固体撮像装置でも、第1の実施形態の固体撮像装置1、第2の実施形態の固体撮像装置、および第3の実施形態の固体撮像装置と同様に、画素アレイ部40内のそれぞれの単位画素52およびカラム信号処理回路を、第1の基板と第2の基板とに分けて形成している。これにより、高品質な画像を得ることができ、かつ固体撮像装置のチップ面積(実装面積)の縮小化およびコストの削減が図られた固体撮像装置を提供することができる。

0090

上記に述べたように、本発明を実施するための形態によれば、固体撮像装置の画素アレイ部40内のそれぞれの単位画素50および信号処理回路を、第1の基板と第2の基板とに分けて形成する。これにより、固体撮像装置を形成する第1の基板と第2の基板との大きさの差を少なくすることができる。このことにより、固体撮像装置の製造工程をウエハーの状態で行うことができ、固体撮像装置の製造に係るコストコストの削減を図ることができる。

0091

さらに、本発明を実施するための形態によれば、固体撮像装置を形成する第1の基板と第2の基板とを別々に作製することできるため、第1の基板と第2の基板とのそれぞれに適した半導体プロセスを使用することができる。これにより、固体撮像装置のコスト低減を図ることができる。

0092

また、本発明を実施するための形態によれば、ノイズ低減処理などを行う信号処理回路を、第1の基板と第2の基板とに分けて形成するため、小さなチップ面積(実装面積)で信号処理回路を実現することができ、高品質な画像を得ることができる固体撮像装置を実現することができる。

0093

なお、本発明のある態様に係る固体撮像装置は、本実施形態においては、例えば、固体撮像装置1に対応し、撮像装置は、例えば、デジタルカメラ7に対応し、接続部は、例えば、基板間接続部13に対応する。また、本発明のある態様に係る光電変換素子は、本実施形態においては、例えば、光電変換部101に対応し、読み出し回路は、例えば、第1の転送トランジスタ103または第2の転送トランジスタ104と、選択トランジスタ107とに対応し、信号処理回路は、例えば、カラム信号処理回路60と、水平読出し回路30と、出力アンプ80とに対応する。

0094

また、本発明のある態様に係る画素部は、本実施形態においては、例えば、画素アレイ部40に対応し、画素部の領域は、例えば、第1の基板の画素部11と第2の基板の画素部12とに対応し、他の領域は、例えば、第1の基板のカラム信号処理領域14と第2の基板のカラム信号処理領域15とに対応する。また、本発明のある態様に係る信号処理回路を構成する一部の素子や回路は、本実施形態においては、例えば、クランプ容量205とサンプルホールド容量206とに対応し、信号処理回路を構成する残りの素子や回路は、例えば、画素電流源201と、サンプルホールドトランジスタ202と、クランプトランジスタ203と、水平読出しトランジスタ204とに対応する。

0095

また、本発明のある態様に係る画素は、本実施形態においては、例えば、単位画素50または単位画素52に対応し、増幅回路は、例えば、第1の増幅トランジスタ106に対応し、負荷回路は、例えば、第1の画素負荷トランジスタ112に対応し、信号蓄積回路は、例えば、電荷蓄積部110に対応し、ノイズ低減回路は、例えば、画素内サンプルホールドトランジスタ108と画素内クランプ容量113とに対応する。

0096

また、本発明のある態様に係る受動素子は、本実施形態においては、例えば、クランプ容量205と、サンプルホールド容量206と、クランプ容量250と、クランプ容量251と、サンプルホールド容量260と、サンプルホールド容量261と、増幅用容量208と、帰還容量209とに対応する。また、本発明のある態様に係るノイズ信号低減回路は、本実施形態においては、例えば、カラム信号処理回路60に対応し、信号増幅回路および信号増幅アンプは、例えば、アンプ回路210または出力アンプ80に対応する。

0097

また、本発明のある態様に係る転送回路および転送トランジスタは、本実施形態においては、例えば、第1の転送トランジスタ103に対応し、第1増幅回路および第1増幅トランジスタは、例えば、第1の増幅トランジスタ106に対応し、第1リセット回路および第1リセットトランジスタは、例えば、画素リセットトランジスタ105に対応する。また、本発明のある態様に係るアナログメモリ回路は、本実施形態においては、例えば、画素内クランプ容量113と、電荷蓄積部110と、画素内サンプルホールドトランジスタ108とに対応し、第2増幅回路および第2増幅トランジスタは、例えば、第2の増幅トランジスタ111に対応し、第2リセット回路および第2リセットトランジスタは、例えば、画素内クランプトランジスタ109に対応する。

0098

なお、本発明における具体的な構成は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更をすることができる。例えば、本発明を実施するための形態においては、第1の基板の画素部11と第2の基板の画素部12との接続を、それぞれの単位画素50毎に行った場合について説明したが、第1の基板の画素部11と第2の基板の画素部12との接続を、複数の単位画素50をまとめた単位で行うこともできる。また、例えば、本発明を実施するための形態においては、基板間接続部13を千鳥状に配置することによって基板間接続部13の接続ピッチを広げる場合について説明したが、基板間接続部13を画素アレイ部40の複数列の単位でまとめ、まとめた単位内で基板間接続部13の配置をずらして、基板間接続部13の接続ピッチを広げることもできる。

0099

また、本発明における回路構成および駆動方法の具体的な構成は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更をすることができる。例えば、画素や信号処理回路の構成要素および駆動方法が変わった場合においても、固体撮像装置、単位画素、またはカラム信号処理回路内の構成要素や回路構成に応じて駆動方法を変更することによって対応することができる。

0100

また、画素の行方向および列方向の配置は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において画素を配置する行方向および列方向の数を変更することができる。

0101

以上、本発明を実施するための形態をもとに説明したが、各構成要素や各処理プロセスの任意の組み合わせ、本発明の表現コンピュータプログラムプロダクトなどに変換したものもまた、本発明の態様として有効である。ここで、コンピュータプログラムプロダクトとは、プログラムコードが記録された記録媒体(DVD媒体ハードディスク媒体メモリ媒体など)、プログラムコードが記録されたコンピュータ、プログラムコードが記録されたインターネットシステム(例えば、サーバクライアント端末を含むシステム)など、プログラムコードが記録された記録媒体、装置、機器やシステムをいう。この場合、上述した各構成要素や各処理プロセスは各モジュール実装され、その実装されたモジュールからなるプログラムコードはコンピュータプログラムプロダクト内に記録される。

0102

例えば、本発明のある態様に係るコンピュータプログラムプロダクトは、第1の基板と第2の基板とを電気的に接続する接続部によって、前記第1の基板と前記第2の基板とを電気的に接続する固体撮像装置の処理をコンピュータに実行させるためのプログラムコードが記録されたコンピュータプログラムプロダクトであって、前記第1の基板内に配置された光電変換素子で発生し前記接続部を経由した信号を、前記第2の基板内に配置された読み出し回路によって読み出す読み出しモジュールと、
一部の素子や回路が前記第1の基板内に配置され、残りの素子や回路が前記第2の基板内に配置され、前記接続部を介して、当該第1の基板に配置された素子や回路と当該第2の基板に配置された素子や回路とが電気的に接続された構成の信号処理回路によって、前記読み出しモジュールによって読み出された信号に対して信号処理を行う信号処理モジュールと、を含むプログラムコードが記録されたコンピュータプログラムプロダクトである。

0103

また、例えば、図1に示したデジタルカメラ7の各構成要素による処理を実現するためのプログラムコンピュータ読み取り可能な記録媒体に記録して、当該記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、デジタルカメラ7に係る上述した種々の処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものであってもよい。また、「コンピュータシステム」は、WWWシステムを利用している場合であれば、ホームページ提供環境(あるいは表示環境)も含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク光磁気ディスク、ROM、フラッシュメモリ等の書き込み可能不揮発性メモリCD−ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。

0104

さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワーク電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ(例えばDRAM(Dynamic Random Access Memory))のように、一定時間プログラムを保持しているものも含むものとする。また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク(通信網)や電話回線等の通信回線(通信線)のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル差分プログラム)であっても良い。

0105

以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。

0106

また、本発明のある態様に係る固体撮像装置は、第1の基板と第2の基板とを電気的に接続する接続手段によって、前記第1の基板と前記第2の基板とを電気的に接続する固体撮像装置であって、光電変換手段と、前記光電変換手段で発生した信号を読み出す読み出し手段と、前記読み出し手段によって読み出された信号に対して信号処理を行う手段を具備した信号処理手段と、を有し、前記光電変換手段は、前記第1の基板内に配置し、前記読み出し手段は、前記第2の基板内に配置し、前記光電変換手段で発生し前記接続手段を経由した信号を読み出し、前記信号処理手段は、当該信号処理手段を構成する手段の内、一部の手段を前記第1の基板内に配置し、当該信号処理手段を構成する残りの手段を前記第2の基板内に配置し、前記接続手段を介して、当該第1の基板に配置された手段と当該第2の基板に配置された手段とを電気的に接続する、ことを特徴とする固体撮像装置であってもよい。

0107

また、本発明のある態様に係る撮像装置は、第1の基板と第2の基板とを電気的に接続する接続手段によって、前記第1の基板と前記第2の基板とを電気的に接続する撮像装置であって、光電変換手段と、前記光電変換手段で発生した信号を読み出す読み出し手段と、前記読み出し手段によって読み出された信号に対して信号処理を行う手段を具備した信号処理手段と、を有し、前記光電変換手段は、前記第1の基板内に配置し、前記読み出し手段は、前記第2の基板内に配置し、前記光電変換手段で発生し前記接続手段を経由した信号を読み出し、前記信号処理手段は、当該信号処理手段を構成する手段の内、一部の手段を前記第1の基板内に配置し、当該信号処理手段を構成する残りの手段を前記第2の基板内に配置し、前記接続手段を介して、当該第1の基板に配置された手段と当該第2の基板に配置された手段とを電気的に接続する、ことを特徴とする撮像装置であってもよい。

0108

また、本発明のある態様に係る固体撮像装置は、第1の基板と第2の基板とを電気的に接続する接続手段によって、前記第1の基板と前記第2の基板とを電気的に接続する固体撮像装置であって、光電変換手段と、前記光電変換手段で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、前記読み出しトランジスタから出力された信号に対して信号処理を行う容量やトランジスタを具備した信号処理手段と、を有し、前記光電変換手段は、前記第1の基板内に配置し、前記読み出しトランジスタは、前記第2の基板内に配置し、前記光電変換手段で発生し前記接続手段を経由した信号を出力し、前記信号処理手段は、当該信号処理手段を構成する容量やトランジスタの内、一部の容量やトランジスタを前記第1の基板内に配置し、当該信号処理手段を構成する残りの容量やトランジスタを前記第2の基板内に配置し、前記接続手段を介して、当該第1の基板に配置された容量やトランジスタと当該第2の基板に配置された容量やトランジスタとを電気的に接続する、ことを特徴とする固体撮像装置であってもよい。

0109

また、本発明のある態様に係る撮像装置は、第1の基板と第2の基板とを電気的に接続する接続手段によって、前記第1の基板と前記第2の基板とを電気的に接続する撮像装置であって、光電変換手段と、前記光電変換手段で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、前記読み出しトランジスタから出力された信号に対して信号処理を行う容量やトランジスタを具備した信号処理手段と、を有し、前記光電変換手段は、前記第1の基板内に配置し、前記読み出しトランジスタは、前記第2の基板内に配置し、前記光電変換手段で発生し前記接続手段を経由した信号を出力し、前記信号処理手段は、当該信号処理手段を構成する容量やトランジスタの内、一部の容量やトランジスタを前記第1の基板内に配置し、当該信号処理手段を構成する残りの容量やトランジスタを前記第2の基板内に配置し、前記接続手段を介して、当該第1の基板に配置された容量やトランジスタと当該第2の基板に配置された容量やトランジスタとを電気的に接続する、ことを特徴とする撮像装置であってもよい。

0110

以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の代替物、変形、等価物による変更を行うこともできる。従って、本発明の範囲は、上記の説明を参照して決められるものではなく、請求項によって決められるべきであり、均等物の全ての範囲も含まれる。また、上述した特徴は、いずれも、好ましいか否かを問わず、他の特徴と組み合わせてもよい。また、請求項において、明示的に断らない限り、各構成要素は1またはそれ以上の数量である。また、請求項において「〜のための手段」のような語句を用いて明示的に記載する場合を除いて、請求項が、ミーンズ・プラスファンクションの限定を含むものと解してはならない。

0111

また、本発明の実施形態に係る固体撮像装置は、2枚の基板が接続部により接続されていてもよいし、3枚以上の基板が接続部で接続されていてもよい。3枚以上の基板が接続部で接続される固体撮像装置の場合、そのうちの2枚が請求項に係る第1の基板と第2の基板に相当する。

0112

1・・・固体撮像装置
2・・・レンズユニット部
3・・・画像信号処理装置
4・・・記録装置
5・・・カメラ制御装置
6・・・表示装置
7・・・デジタルカメラ
10・・・固体撮像装置制御信号発生回路
20・・・垂直読出し回路
30・・・水平読出し回路
40・・・画素アレイ部
50,52・・・単位画素
11・・・画素部
12・・・画素部
101・・・光電変換部
102・・・光電変換部リセットトランジスタ
103・・・第1の転送トランジスタ
104・・・第2の転送トランジスタ
105・・・画素リセットトランジスタ
106・・・第1の増幅トランジスタ
107・・・選択トランジスタ
108・・・画素内サンプルホールドトランジスタ
109・・・画素内クランプトランジスタ
110・・・電荷蓄積部
111・・・第2の増幅トランジスタ
112・・・第1の画素負荷トランジスタ
113・・・画素内クランプ容量
13・・・基板間接続部
60,62,63・・・カラム信号処理回路
14・・・カラム信号処理領域
15・・・カラム信号処理領域
201・・・画素電流源
202・・・サンプルホールドトランジスタ
203・・・クランプトランジスタ
204・・・水平読出しトランジスタ
205・・・クランプ容量
206・・・サンプルホールド容量
207・・・アンプリセットトランジスタ
208・・・増幅用容量
209・・・帰還容量
210・・・アンプ回路
70・・・水平信号線
80・・・出力アンプ
90・・・垂直信号線
100・・・固体撮像装置

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社ニコンの「 撮像装置および撮像素子」が 公開されました。( 2019/09/12)

    【課題・解決手段】撮像装置は、光を遮光する遮光状態と光を透過する透過状態とを切換え可能なフィルタ部と、前記フィルタ部を透過した光を光電変換して電荷を生成する光電変換部と、前記光電変換部で生成された電荷... 詳細

  • 京セラ株式会社の「 撮像装置、撮像システム、移動体、及び撮像方法」が 公開されました。( 2019/09/12)

    【課題・解決手段】撮像装置(3)は、撮像素子(7)と、制御部(9)と、を備える。制御部(9)は、赤外光線が所定値の光量より高いときに撮像素子7が生成した赤外光線画像を取得する。制御部(9)は、赤外光線... 詳細

  • ソニーセミコンダクタソリューションズ株式会社の「 撮像素子及び電子機器」が 公開されました。( 2019/09/12)

    【課題・解決手段】本技術は、裏面照射型の撮像素子において、赤外光に対する感度を向上させることができるようにする撮像素子及び電子機器に関する。撮像素子は、光電変換部が形成されている半導体基板と、前記半導... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ