図面 (/)

技術 薄膜トランジスタおよびその製造方法

出願人 キヤノン株式会社
発明者 加地信幸林享薮田久人安部勝美
出願日 2012年8月28日 (7年5ヶ月経過) 出願番号 2012-187567
公開日 2013年1月24日 (7年0ヶ月経過) 公開番号 2013-016829
状態 特許登録済
技術分野 絶縁膜の形成 薄膜トランジスタ
主要キーワード 軽量可 半絶縁性膜 フレキシブル素材 アモルファス酸化膜 粒子セル 酸素分圧依存性 フレキシブル電子ペーパー 最終段トランジスタ
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2013年1月24日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (13)

課題

酸化物半導体層の保護膜側界面のキャリア密度ゲート絶縁層側のキャリア密度より小さく、および酸化物半導体層の膜厚が最適化された薄膜トランジスタおよびその製造方法を提供する。

解決手段

酸化物半導体層上に保護膜として酸化物絶縁体を形成する際に、酸化性ガスが含まれる雰囲気成膜し、酸化物半導体界面付近のキャリア密度を絶縁層側のキャリア密度より小さくする。また、酸化物半導体膜設計膜厚を30nm±15nmにすることにより、電界効果移動度μ、On/Off比S値を最適化する。

概要

背景

近年、ZnOを主成分として用いた透明酸化物多結晶薄膜チャネル層に用いた薄膜トランジスタ(TFT)の開発が活発に行われている(特許文献1参照)。上記薄膜は、低温成膜でき、かつ可視光に透明であるため、プラスチック板フィルムなどの基板上にフレキシブルな透明TFTを形成することが可能であるとされている。

非特許文献1には、インジウムガリウム亜鉛および酸素からなる透明アモルファス酸化物半導体膜(a−IGZO)をTFTのチャネル層に用いる技術が開示されている。室温でポリエチレンテレフタレート(PET)フィルムなどの基板上に良好な電界効果移動度6〜9cm2V−1s−1を示すフレキシブルで透明なTFTを形成することが可能であると示されている。

非特許文献2には、インジウム、亜鉛、酸素からなる酸化物半導体膜を用いたTFTにおいて、酸化物半導体膜の膜厚を制御することにより電界効果移動度μ、On/Off比S値を制御することができることが示されている。

また、非特許文献3では、a−IGZOを用いたTFTを使ってフレキシブル電子ペーパーの動作を確認したとの記載がある。

概要

酸化物半導体層の保護膜側界面のキャリア密度ゲート絶縁層側のキャリア密度より小さく、および酸化物半導体層の膜厚が最適化された薄膜トランジスタおよびその製造方法を提供する。酸化物半導体層上に保護膜として酸化物絶縁体を形成する際に、酸化性ガスが含まれる雰囲気で成膜し、酸化物半導体界面付近のキャリア密度を絶縁層側のキャリア密度より小さくする。また、酸化物半導体膜の設計膜厚を30nm±15nmにすることにより、電界効果移動度μ、On/Off比、S値を最適化する。

目的

本発明は、上記課題に鑑みてなされたものであり、酸化物半導体層の保護膜側界面のキャリア密度がゲート絶縁層側のキャリア密度より小さい薄膜トランジスタおよびその製造方法を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

基板と、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極と、保護膜とを、少なくとも有する薄膜トランジスタであって、該酸化物半導体層は、InとGaとZnのうち少なくとも一つの元素を含むアモルファス酸化物であり、該酸化物半導体層のゲート電極側のキャリア密度は保護膜側のキャリア密度より大きく、かつ該酸化物半導体層の膜厚は30nm±15nmであることを特徴とする薄膜トランジスタ。

請求項2

前記薄膜トランジスタは、ボトムゲート型であることを特徴とする請求項1に記載の薄膜トランジスタ。

請求項3

基板上にゲート電極を形成する工程と、ゲート絶縁層を形成する工程と、酸化物半導体層を形成する工程と、ソース電極およびドレイン電極を形成する工程と、保護膜を形成する工程と、を少なくとも有する薄膜トランジスタの製造方法であって、該保護膜を形成する工程は、酸素含有雰囲気においてスパッタ法によってなされることを特徴とする薄膜トランジスタの製造方法。

請求項4

前記酸素含有雰囲気とは、O2とArの混合ガスであることを特徴とする請求項3に記載の薄膜トランジスタの製造方法。

請求項5

前記O2とArの混合ガスにおけるO2/Arの混合比は、20%以上50%以下であることを特徴とする請求項4に記載の薄膜トランジスタの製造方法。

請求項6

薄膜トランジスタと、該薄膜トランジスタに電極を介して接続された表示素子と、から少なくともなる表示装置であって、該薄膜トランジスタとして、請求項1または2に記載の薄膜トランジスタが用いられていることを特徴とする表示装置。

技術分野

0001

本発明は、酸化物半導体を用いた薄膜トランジスタ、その製造方法およびそれを用いた表示装置に関する。さらに詳しくは、本発明は、LCDや有機ELディスプレイ等の表示装置のスイッチング素子として使用することができる、酸化物半導体を用いた薄膜トランジスタ、その製造方法およびそれを用いた表示装置に関する。

背景技術

0002

近年、ZnOを主成分として用いた透明酸化物多結晶薄膜チャネル層に用いた薄膜トランジスタ(TFT)の開発が活発に行われている(特許文献1参照)。上記薄膜は、低温成膜でき、かつ可視光に透明であるため、プラスチック板フィルムなどの基板上にフレキシブルな透明TFTを形成することが可能であるとされている。

0003

非特許文献1には、インジウムガリウム亜鉛および酸素からなる透明アモルファス酸化物半導体膜(a−IGZO)をTFTのチャネル層に用いる技術が開示されている。室温でポリエチレンテレフタレート(PET)フィルムなどの基板上に良好な電界効果移動度6〜9cm2V−1s−1を示すフレキシブルで透明なTFTを形成することが可能であると示されている。

0004

非特許文献2には、インジウム、亜鉛、酸素からなる酸化物半導体膜を用いたTFTにおいて、酸化物半導体膜の膜厚を制御することにより電界効果移動度μ、On/Off比S値を制御することができることが示されている。

0005

また、非特許文献3では、a−IGZOを用いたTFTを使ってフレキシブル電子ペーパーの動作を確認したとの記載がある。

0006

特開2002−76356号公報

先行技術

0007

Nature,488,432,(2004)
J.Non−Crystalline Solid,352,(2006),1749−1752
日経マイクロデバイス2006年2月号第74頁の表2

発明が解決しようとする課題

0008

本発明者らは、図1に示すような、酸化物半導体を用いた保護膜付のボトムゲートTFTに関する研究開発を精力的に進めた結果、保護膜を形成する際の成膜雰囲気により酸化物半導体界面のキャリア密度が変化することを見出した。ボトムゲートTFTは、低抵抗型結晶シリコンを基板101兼ゲート電極102、熱酸化シリコンゲート絶縁膜103として用い、さらに酸化物半導体104、保護膜105、ソース電極106、ドレイン電極107から構成されている。本発明者らの知見によれば、Vg−Id特性において閾値電圧VthとVon(VonはTFTのVg−Id特性において、ドレイン電流(Id)が立ち上がるときのゲート印加電圧である)がシフトする。例えば、保護膜をAr雰囲気で形成した場合、Off電流がかなり大きくなり、良好なTFT特性が得られない。これは酸化物半導体界面のキャリアが増加したためと考えられる。また、成膜ガス酸素含有量を増加させると酸化物半導体界面のキャリアが減少する。

0009

ここで、酸化物半導体層中にキャリア密度の分布がある場合、Vonにどのような影響があるか調べるために次のようなシミュレーションを行った。すなわち、図2に示すような、酸化物半導体層が2層の異なるキャリア密度で構成されているボトムゲート型(逆スタガ)型TFTモデルにおける、Vg−Id特性のシミュレーションである。前記TFTは、基板201、ゲート電極202、ゲート絶縁膜203、酸化物半導体A 204、酸化物半導体B 205、保護膜206、ソース電極207、ドレイン電極208より構成される。その結果を図3に示す。このとき、酸化物半導体層は30nm、そのうちゲート絶縁層側は25nm、またVth=0Vとしている。また、酸化物半導体層のゲート絶縁層側のキャリア密度を1×1017(1/cm3)に固定し、保護膜側のキャリア密度を1×1016(1/cm3)、1×1017(1/cm3)、1×1018(1/cm3)として計算を行った。図3下図は上図の一部を拡大した図である。この結果から、保護膜側のキャリア密度をゲート絶縁層側のキャリア密度より大きくした場合は、Vonが、キャリア密度が同じときより負側にシフトすることがわかる。逆に保護膜側のキャリア密度をゲート絶縁層側のキャリア密度より小さくした場合は、Vonがわずかではあるが、キャリア密度が同じときより正側にシフトすることがわかる。

0010

発光型表示装置では、発光を制御するスイッチング素子として薄膜トランジスタ(TFT)が多く用いられている。TFTを発光型表示装置のスイッチング素子として用いた場合のスイッチング素子の消費電力PはP∝C・ΔV・f/2 と表すことができる。このとき、Cは主に配線容量、ΔVは交流電圧振幅(Vth−Von)+マージン、fは交流周波数を表す。したがって、ΔVが大きくなると消費電力Pが多くなることがわかる。環境負荷のことを考えると消費電力は少ないほうが好ましい。先ほどのシミュレーションの結果より、酸化物半導体の保護膜側界面のキャリア密度がゲート絶縁層側界面側より大きければ、Vonが負側にシフトするため、Vth−Vonが大きくなり、消費電力が増えることがわかる。

0011

本発明は、上記課題に鑑みてなされたものであり、酸化物半導体層の保護膜側界面のキャリア密度がゲート絶縁層側のキャリア密度より小さい薄膜トランジスタおよびその製造方法を提供することを目的とする。

0012

また、非特許文献2より、酸化物半導体層の膜厚により電界効果移動度μ、On/Off比、S値が異なることがわかっていることから、InとGaとZnの少なくとも1つの元素を含むアモルファス酸化物半導体層の膜厚を最適にすることも目的とする。

課題を解決するための手段

0013

本発明は、基板と、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極と、保護膜とを、少なくとも有する薄膜トランジスタであって、該酸化物半導体層は、InとGaとZnのうち少なくとも一つの元素を含むアモルファス酸化物であり、該酸化物半導体層のゲート電極側のキャリア密度は保護膜側のキャリア密度より大きく、かつ該酸化物半導体層の膜厚は30nm±15nmであることを特徴とする。また、前記薄膜トランジスタは、ボトムゲート型であることを特徴とする。

0014

また、本発明は、基板上にゲート電極を形成する工程と、ゲート絶縁層を形成する工程と、酸化物半導体層を形成する工程と、ソース電極およびドレイン電極を形成する工程と、保護膜を形成する工程と、を少なくとも有する薄膜トランジスタの製造方法であって、該保護膜を形成する工程は、酸化含有雰囲気においてスパッタ法によってなされることを特徴とする。また、前記酸化含有雰囲気とは、O2とArの混合ガスであることを特徴とする。また、前記O2とArの混合ガスにおけるO2/Arの混合比は、20%以上50%以下であることを特徴とする。

0015

さらに、本発明は、薄膜トランジスタと、該薄膜トランジスタに電極を介して接続された表示素子と、から少なくともなる表示装置であって、該薄膜トランジスタとして、請求項1または2に記載の薄膜トランジスタが用いられていることを特徴とする。

発明の効果

0016

本発明によれば、酸化物半導体を用いた保護膜付ボトムゲート型薄膜トランジスタを用いた表示装置において、消費電力を少なくすることができる。

図面の簡単な説明

0017

熱酸化膜をゲート絶縁層として用いた保護膜付ボトムゲートTFTである。
活性層がキャリア密度の異なる2層からなるボトムゲート型TFTのモデルである。
活性層がキャリア密度の異なる2層からなるボトムゲートTFTのシミュレーション結果である。
本発明に従う保護膜付のボトムゲート型TFTである。
キャリア濃度酸素分圧依存性を示す図である。
本発明に従う表示装置の一例の断面図である。
本発明に従う表示装置の別の例の断面図である。
実施例1で作製したTFTの伝達特性である。
比較例1で作製したTFT(保護膜成膜雰囲気Arガス)の伝達特性である。
比較例1で作製したTFT(保護膜成膜雰囲気Ar:O2=90:10ガス)の伝達特性である。
横軸を酸化物半導体の膜厚、縦軸移動度μ、On/Off比(Log(Idmax/Idmin))、S値としたときの図である。
実施例2で作製したTFTの伝達特性である。

0018

本発明の最良の形態を、図を参照することによって、これより詳細に説明する。

0019

最初に、本発明のTFTの構成および作製方法を説明する。

0020

図4に示されているのは、本発明のボトムゲート型(逆スタガ型)TFTの断面図である。ボトムゲート型TFTは、基板401、ゲート電極402、ゲート絶縁層403、チャネル層404、保護膜405、ソース電極406、ドレイン電極407より構成されている。

0021

基板401としては、ガラス基板が用いられる。本発明においてはガラス基板として、Corning 1737を用いる。

0022

ゲート電極402、ソース電極406およびドレイン電極407としては、Au、Pt、Al、Ni、Tiなどの金属膜や、ITOやRuO2などの酸化物が用いられる。ゲート絶縁層403には、SiO2を用いることが望ましい。または、SiO2、Y2O3、Al2O3、HfO2およびTiO2のうち少なくとも1種を含む材料を、ゲート絶縁層として用いることも好ましい。

0023

ゲート絶縁層403の成膜法としては、スパッタ法、パルスレーザー蒸着法および電子ビーム蒸着法などの気相法が好適である。しかし、成膜法はこれらの方法に限られるものではない。

0024

チャネル層404は、酸化物半導体層であり、詳しくは、InとGaとZnのうち少なくとも1つを含有するアモルファス酸化物である。また、InとGaとZn以外に、更に、Ga、Al、Fe、Sn、Mg、Ca、Si、Geのうち少なくとも1種を含み、その伝導率が10−3S/cm以上10−7S/cm以下であるアモルファス酸化物でもよい。

0025

通常、酸化物の電気伝導度電子やキャリア濃度を制御するためには、成膜時の酸素分圧を制御することで行う。すなわち、酸素分圧を制御することで、主として薄膜中酸素欠損量を制御し、これにより電子キャリア濃度を制御する。図5は、In−Ga−Zn−O系酸化物薄膜をスパッタ法で成膜した際の、キャリア濃度の酸素分圧依存性の一例を示す図である。酸素分圧を高度に制御することで、電子キャリア濃度が1014〜1018/cm3で半絶縁性を有したアモルファス酸化膜半絶縁性膜を得ることができる。そして、このような薄膜をチャネル層に適用することで良好なTFTを作製することができる。

0026

チャネル層404の成膜法としては、スパッタ法、パルスレーザー蒸着法および電子ビーム蒸着法などの気相法を用いるのが良い。しかし、成膜法はこれらの方法に限られるものではない。

0027

また、電界効果移動度μ、On/Off比、閾値電圧Vth、S値の関係から、酸化物半導体の膜厚は、マージンをみて30nm±15nmが好適である。その理由は、後述の実施例において詳細に説明する。

0028

保護膜405には、少なくとも1種の金属元素を含む金属酸化物膜を用いる。金属酸化物の中でも、以下に挙げるものを少なくとも1種含むものを保護膜として用いることがより好ましい。

0029

SiO2、Al2O3、Ga2O3、In2O3、MgO、CaO、SrO、BaO、ZnO、Nb2O5、Ta2O5、TiO2、ZrO2、HfO2、CeO2。Li2O、Na2O、K2O、Rb2O、Sc2O3、Y2O3、La2O3、Nd2O3、Sm2O3、Gd2O3、Dy2O3、Er2O3、Yb2O3。

0030

また、この他にシリコン酸窒化物(SiOxNy)を用いてもよい。

0031

上記金属酸化物またはSiOxNyを保護膜としてTFT上に形成する手段としては、スパッタ法を用いる。スパッタ中は酸素含有雰囲気で成膜を行う。本例においては、酸素含有雰囲気として、O2とArの混合ガスを用いている。

0032

本発明者らの知見によれば、この酸素欠陥生成の抑制効果をもつアモルファスSiOxの形成条件におけるスパッタ成膜ガスのO2/Ar混合比に上限は無く、O2100%においても効果が得られる。しかし、O2/Ar混合比を増加することにより成膜速度が減少するため、生産性並びにコストの面からスパッタ成膜ガスのO2/Ar混合比は50%程度以下であることが最適である。アモルファスSiOxのスパッタ成膜ガスのO2/Ar混合比と成膜速度との関係は、成膜ガス圧力や基板−ターゲット間距離などの成膜パラメーターにも依存するが、酸素分圧に対し非常に敏感である。そのため、通常は高酸素分圧の形成条件は使用されることが少ない。本形成条件においては、ガスO2/Arの混合比0%を成膜速度の基準(100%)とすると、ガスのO2/Ar混合比が10%、50%の場合、それぞれ77%、39%の成膜速度であった。また、ガスのO2/Ar混合比が10%程度以下では、酸化物半導体界面のキャリア密度が大きくなるため、VthおよびVonが大きくシフトしてしまう。よって、スパッタ成膜ガスのO2/Arの混合比は、20%以上50%程度以下であることが好ましい。

0033

以上のように成膜することによって、チャネル層である酸化物半導体層のゲート電極側のキャリア密度が保護膜側のキャリア密度より大きくなるため、薄膜トランジスタの消費電力が低くなる。

0034

次に、表示装置の断面図を用いて、具体的な本発明の表示装置構成の例を説明する。

0035

上記薄膜トランジスタの出力端子であるドレインに、有機または無機エレクトロルミネッセンス(EL)素子液晶素子等の表示素子の電極に接続することで表示装置を構成することができる。

0036

例えば、図6に示すように、基体611上に、ゲート電極612と、ゲート絶縁層613と、酸化物半導体膜614と、保護膜615と、ソース(ドレイン)電極616と、ドレイン(ソース)電極617とから構成されるTFTを形成する。ドレイン(ソース)電極617には、層間絶縁膜619を介して電極618が接続されており、電極618は発光層620と接し、さらに発光層620が電極621と接している。そのような構成により、発光層620に注入する電流を、ソース電極(ドレイン)616からドレイン(ソース)電極617に酸化物半導体膜614に形成されるチャネルを介して流れる電流値によって制御することが可能となる。したがって、これをTFTのゲート612の電圧によって制御することができる。ここで、電極618、発光層620、電極621は無機もしくは有機のエレクトロルミネッセンス素子を構成する。

0037

あるいは、図7に示すように、ドレイン(ソース)電極717が延長されて電極718を兼ねており、これを高抵抗膜720、722に挟まれた液晶セルまたは電気泳動型粒子セル721へ電圧を印加する電極723とする構成を取ることもできる。液晶セルまたは電気泳動型粒子セル721、高抵抗層720および722、電極718、電極723は表示素子を構成する。これら表示素子に印加する電圧を、ソース電極716からドレイン電極717へと、酸化物半導体膜714に形成されるチャネルを介して流れる電流値によって制御することが可能となる。したがって、これをTFTのゲート712の電圧によって制御することができる。ここで、表示素子の表示媒体流体と粒子を絶縁性皮膜中に封止したカプセルであるなら、高抵抗膜720、722は不要である。

0038

また、上述の2つの例においては、表示素子を駆動する一対の電極が、基体と平行に設けられた例を図示したが、本実施形態は必ずしも本構成に限定されるものではない。例えば、TFTの出力端子であるドレイン電極と表示素子の接続が位相幾何的に同一であれば、いずれかの電極または両電極が基体と垂直に設けられていてもよい。

0039

さらに、上述の2例においては、表示素子に接続されるTFTをひとつだけ図示したが、本発明は必ずしも本構成に限定されるものではない。例えば、図中に示したTFTがさらに本発明による別のTFTに接続されていてもよく、図中のTFTはそれらTFTによる回路最終段であればよい。

0040

ここで、表示素子を駆動する一対の電極が、基体と平行に設けられた場合、表示素子がEL素子もしくは反射型液晶素子等の反射型表示素子ならば、いずれかの電極が発光波長もしくは反射光波長に対して透明であることが求められる。あるいは透過型液晶素子等の透過型表示素子ならば、両電極とも透過光に対して透明であることが求められる。

0041

さらに、本実施形態のTFTでは、全ての構成体を透明にすることも可能であり、これにより、透明な表示素子を形成することもできる。また、軽量可撓で透明な樹脂プラスチック基板など低耐熱性基体の上にも、かかる表示素子を設けることができる。

0042

次に本発明の実施例について図面を用いて説明する。しかし、本発明は以下の実施例に限定されるものではない。

0043

(実施例1)
本実施例では、図1に示すボトムゲート型(逆スタガ型)のTFTを作製した。図1は低抵抗n型結晶シリコンを基板101兼ゲート電極102、熱酸化シリコンをゲート絶縁膜103として用い、酸化物半導体104、保護膜105、ソース電極106、ドレイン電極107から構成されている。

0044

まず、RFスパッタ法により、低抵抗n型結晶シリコン基板上にInGaO3(ZnO)組成を有する多結晶焼結体ターゲットとして、酸化物半導体層104として厚さ20nmのIn−Ga−Zn−O酸化物半導体を堆積した。本実施例では、その際の投入RFパワーを200Wとした。成膜時の雰囲気は、全圧0.5Pa、その際のガス流量比はAr:O2=95:5とした。成膜レートは8nm/分であった。また、基板温度は25℃であった。

0045

堆積させたIn−Ga−Zn−O酸化物半導体にフォトリソグラフィー法エッチング法を用いることにより、適当な大きさに加工した。次に、厚さ5nmのTiと厚さ50nmのAuと厚さ5nmのTiをこの順で積層し、フォトリソグラフィー法とリフトオフ法により、ソース電極106およびドレイン電極107を形成した。

0046

さらに、その上にスパッタ法により保護膜105としてSiO2膜を100nm堆積した。本実施例では、その際の投入RFパワーを400Wとした。成膜時の雰囲気は、全圧0.1Pa、その際のガス流量比はAr:O2=50:50とした。成膜レートは2nm/分であった。また、基板温度は25℃であった。

0047

次に、ドレイン電極106、ソース電極107上の一部をフォトリソグラフィー法およびエッチング法により除去し、コンタクトホールを形成することで、TFTを製作した。

0048

図8に、本実施例で作製した伝達特性を示す。このグラフから求めたTFT特性は、閾値電圧Vth=11.57V、Von=5.75V、移動度μ=8.03(cm2/V・s)、S値=0.63(V/decade)、On/Off比=108.35であった。

0049

(比較例1)
本比較例では、実施例1において保護膜を形成する時の雰囲気がArガスの場合とガス流量比をAr:O2=90:10の場合でTFTを製作し、その特性を評価した。

0050

それぞれの伝達特性を図9および図10に示す。

0051

図9より、保護膜をArガスで形成したTFTはOff電流がかなり大きくなり良好なTFT特性が得られないことがわかる。これは、Arガス雰囲気で保護膜を形成したことにより酸化物半導体の界面のキャリア密度がかなり大きくなったためであると考えられる。

0052

図10より保護膜をガス流量比Ar:O2=90:10で作製した場合のTFT特性値は閾値電圧Vth=−9.3V、Von=−25.3Vであった。

0053

以上の結果からVth−Vonが実施例1に比べ大きくなっていることがわかる。従ってガスのO2/Ar混合比が10%では、O2の量が十分でないことがわかる。

0054

(比較例2)
本比較例では、実施例1において酸化物半導体の膜厚を10nm、30nm、50nmとし、それ以外の条件は実施例1と同じであるTFTを作製し、その伝達特性を評価した。

0055

それぞれの膜厚で作製したTFTの伝達特性から求めたTFT特性値(移動度μ、On/Off比(Log(Idmax/Idmin))、S値)を図11に示す。

0056

酸化物半導体の膜厚が10nmのTFTでは、移動度、On/Off比が小さく、S値は大きくなっているためTFT特性が良くないことがわかる。また、酸化物半導体の膜厚が20nm以上では、移動度、On/Off比は30nmが一番良く、S値は膜厚が増えるほど悪くなることがわかる。

0057

従って、膜厚はマージンをみて30nm±15nmが好適と考えられる。

0058

(実施例2)
本実施例では、図4に示すボトムゲート型のTFTを作製した。

0059

基板401として、ガラス基板Corning 1737を用いた。まず、基板401上に電子ビーム蒸着法により、厚さ5nmのTiと厚さ50nmのAuと厚さ5nmのTiをこの順で積層した。積層した膜をフォトリソグラフィー法とリフトオフ法を用いることにより、ゲート電極402を形成した。さらにその上に、厚さ200nmのSiO2膜をRFスパッタ法により成膜し、ゲート絶縁層403を形成した。続いて、RFスパッタ法により、InGaO3(ZnO)組成を有する多結晶焼結体をターゲットとして、チャネル層404として厚さ20nmのIn−Ga−Zn−O酸化物半導体を堆積した。

0060

本実施例では、投入RFパワーは200Wとした。成膜時の雰囲気は、全圧0.5Pa、その際のガス流量比はAr:O2=95:5とした。成膜レートは8nm/分であった。また、基板温度は25℃であった。

0061

堆積させたIn−Ga−Zn−O酸化物半導体にフォトリソグラフィー法とエッチング法を用いることにより、適当な大きさに加工した。次に、厚さ5nmのTiと厚さ50nmのAuと厚さ5nmのTiをこの順で積層し、フォトリソグラフィー法とリフトオフ法により、ソース電極406およびドレイン電極407を形成した。さらに、その上にスパッタ法により保護膜405としてSiO2膜を100nm堆積した。

0062

本実施例では、投入RFパワーは400Wとした。成膜時の雰囲気は、全圧0.1Pa、その際のガス流量比はAr:O2=50:50とした。成膜レートは2nm/分であった。また、基板温度は25℃であった。

0063

ゲート電極401、ドレイン電極406、ソース電極407上の一部をフォトリソグラフィー法およびエッチング法により除去し、コンタクトホールを形成する。最後に200℃でアニールを行い、TFTを製作した。

0064

図12に、本実施例で作製したTFTの伝達特性を示す。このグラフより求めたTFT特性は、閾値電圧Vth=8.1V、Von=0.3V、移動度=4.11(cm2/V・s)、S値=0.58(V/decade)、On/Off比=108.63であった。

0065

(実施例3)
本実施例では、図4のTFTを用いた表示装置について説明する。

0066

まずTFTの製造方法について図4を用いて説明する。

0067

基板401として、ガラス基板Corning 1737を用いる。基板401上にスパッタ法により、厚さ150nmのITOを成膜する。次にフォトリソグラフィー法とエッチング法を用いることにより、ゲート電極402を形成する。さらに、その上に、厚さ200nmのSiO2膜をRFスパッタ法により成膜し、ゲート絶縁層403を形成する。続いて、RFスパッタ法により、InGaO3(ZnO)組成を有する多結晶焼結体をターゲットとして、チャネル層104として厚さ20nmのIn−Ga−Zn−O酸化物半導体を堆積する。本実施例では、その際の投入RFパワーを200Wとしている。成膜時の雰囲気は、全圧0.5Paであり、その際のガス流量比はAr:O2=95:5である。成膜レートは8nm/分である。また、基板温度は25℃である。

0068

堆積させたIn−Ga−Zn−O酸化物半導体にフォトリソグラフィー法とエッチング法を用いることにより、適当な大きさに加工する。次に、スパッタ法によりITOを成膜し、フォトリソグラフィー法とエッチング法により、ソース電極406およびドレイン電極407を形成する。

0069

さらに、その上にスパッタ法により保護膜405としてSiO2膜を100nm堆積する。本実施例では、その際の投入RFパワーを400Wとする。成膜時の雰囲気は、全圧0.1Paであり、その際のガス流量比はAr:O2=50:50である。成膜レートは2nm/分である。また、基板温度は25℃である。

0070

次に、上記TFTを用いた表示装置を、図7を用いて説明する。上記TFTのドレイン電極を100μmまで延長し、延長された90μmの部分を残し、ソース電極およびゲート電極への配線を確保した上で、TFTを絶縁層被覆する。この上にポリイミド膜を塗布し、ラビング工程を施す。一方で、同じくプラスチック基板上にITO膜とポリイミド膜を形成し、ラビング工程を施したものを用意し、上記TFTを形成した基板と5μmの空隙を空けて対向させ、ここにネマチック液晶を注入する。さらに、この構造体の両側に一対の偏光板を設ける。ここで、TFTのソース電極に電圧を印加し、ゲート電極の印加電圧を変化させると、ドレイン電極から延長されたITO膜の一部である30μm×90μmの領域のみ、光透過率が変化する。またその透過率は、TFTがオン状態となるゲート電圧の下ではソース−ドレイン間電圧によっても連続的に変化させることができる。このようにして、図7に対応した、液晶セルを表示素子とする表示装置を作成する。

0071

本実施例において、TFTを形成する基板として白色のプラスチック基板を用い、TFTの各電極を金に置き換え、ポリイミド膜と偏光板を廃する構成とする。そして、白色と透明のプラスチック基板の空隙に粒子と流体を絶縁性皮膜にて被覆したカプセルを充填させる構成とする。この構成の表示装置の場合、本TFTによって延長されたドレイン電極と上部のITO膜間の電圧が制御され、よってカプセル内の粒子が上下に移動する。それによって、透明基板側から見た延長されたドレイン電極領域反射率を制御することで表示を行うことができる。

実施例

0072

また、本実施例において、TFTを複数隣接して形成して、たとえば、通常の4トランジスタキャパシタ構成の電流制御回路を構成し、その最終段トランジスタの1つを図6のTFTとして、EL素子を駆動することもできる。たとえば、上述のITO膜をドレイン電極とするTFTを用いる。そして、ドレイン電極から延長されたITO膜の島の一部である30μm×90μmの領域に電荷注入層と発光層からなる有機エレクトロルミネッセンス素子を形成する。こうして、EL素子を用いる表示装置を形成することができる。

0073

本発明の薄膜トランジスタ(TFT)は、LCDや有機ELディスプレイ等の表示装置のスイッチング素子として応用することができる。また、プラスチックフィルムをはじめとするフレキシブル素材に低温でTFTの全てのプロセスを形成することが可能であり、フレキシブル・ディスプレイをはじめ、ICカードIDタグなどに幅広く応用できる。

0074

101基板
102ゲート電極
103ゲート絶縁膜
104酸化物半導体
105 保護膜
106ソース電極
107ドレイン電極
201 基板
202 ゲート電極
203 ゲート絶縁膜
204 酸化物半導体A
205 酸化物半導体B
206 保護膜
207 ソース電極
208 ドレイン電極
401 基板
402 ゲート電極
403ゲート絶縁層
404チャネル層
405 保護膜
406 ソース電極
407 ドレイン電極
611基体
612 ゲート電極
613 ゲート絶縁層
614酸化物半導体膜
615 保護膜
616ソース(ドレイン)電極
617 ドレイン(ソース)電極
618 電極
619層間絶縁膜
620発光層
621 電極
711 基体
712 ゲート電極
713 ゲート絶縁膜
714 酸化物半導体膜
715 保護膜
716 ソース(ドレイン)電極
717 ドレイン(ソース)電極
718 電極
719 層間絶縁膜
720高抵抗層
721液晶セルまたは電気泳動型粒子セル
722 高抵抗層
723 電極

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社半導体エネルギー研究所の「 半導体装置、および半導体装置の作製方法」が 公開されました。( 2019/09/12)

    【課題】オン電流が大きい半導体装置を提供する。【解決手段】トランジスタは、基板の上に配置された酸化物230aと、酸化物230aの上に配置された酸化物230bと、酸化物230aおよび酸化物230bを覆う... 詳細

  • 株式会社ジャパンディスプレイの「 光センサ装置」が 公開されました。( 2019/09/12)

    【課題】 高感度の光センサ装置を提供する。【解決手段】 光センサ装置は、絶縁基板10と、第1導電層CL1と、絶縁基板10と第1導電層CL1との間に配置された光センサ素子SEと、を備える。光センサ素... 詳細

  • 株式会社ジャパンディスプレイの「 表示装置」が 公開されました。( 2019/09/12)

    【課題】表示品位の劣化を抑制することが可能な表示装置を提供する。【解決手段】第1方向に間隔を置いて並んでいる第1ソース線S1及び第2ソース線S2と、第1ソース線と第2ソース線との間に位置する第1電極R... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ