図面 (/)

この項目の情報は公開日時点(2012年8月9日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (12)

課題・解決手段

基板と、行及び列において配列され、基板上で発光エリアを形成するピクセルアレイであって、各ピクセルは、第1の電極と、該第1の電極上に配置される1つ又は複数の発光材料層と、該1つ又は複数の発光材料層上に配置される第2の電極とを含む、ピクセルのアレイと、複数の電気導体を有する第1のシリアルバスであって、各電気導体は、第1の組のチップレット内の1つのチップレットを該第1の組のチップレット内のただ1つの他のチップレットにシリアル接続において接続し、該チップレットは該発光エリアにおいて前記基板上に分散され、各チップレットは、その対応する電気導体に接続されるデータを格納及び転送するための1つ又は複数の蓄積転送回路を含む、第1のシリアルバスと、各チップレット内にあり、蓄積転送回路内に格納されたデータに応じて、少なくとも1つのピクセルを駆動するためのドライバ回路とを備える、ディスプレイデバイス

概要

背景

フラットパネルディスプレイデバイスは、コンピューティングデバイスと共に、そしてポータブルデバイスにおいて、そしてテレビのような娯楽デバイス用に広く用いられている。そのようなディスプレイは通常、基板上に分散配置される複数のピクセルを用いて画像を表示する。各ピクセルは、各画素を表すために、通常赤色光緑色光、及び青色光放射する、一般的にサブピクセルと呼ばれるいくつかの異なる色の発光素子を組み込んでいる。ピクセル及びサブピクセルは、本明細書で用いられるとき区別されず、単一の発光素子を指す。種々のフラットパネルディスプレイ技術、たとえば、プラズマディスプレイ液晶ディスプレイ、及び発光ダイオードLED)ディスプレイが知られている。

発光素子を形成する発光材料薄膜を組み込んだ発光ダイオード(LED)は、フラットパネルディスプレイデバイスにおいて数多くの利点を有し、光学ステムにおいて有用である。Tang他に対する特許文献1は、有機LED(OLED)発光素子のアレイを含む有機LEDカラーディスプレイを示している。代替的には、無機材料を用いることができ、無機材料は多結晶半導体マトリックス内に燐光性結晶又は量子ドットを含むことができる。有機材料又は無機材料の他の薄膜を用いて、発光薄膜材料への電荷注入輸送、又は遮断を制御することもでき、そのような薄膜が当該技術分野において知られている。それらの材料は基板上において電極間に配置され、封入カバー層又はプレートを備える。発光材料に電流通電するときに、ピクセルから光が放射される。放射される光の周波数は、用いられる材料の特性に依存する。そのようなディスプレイでは、基板を通じて(ボトムエミッタ)、又は封入カバーを通じて(トップエミッタ)、又はその両方を通じて光を放射することができる。

LEDデバイスは、パターニングされた発光層を備えることができ、材料に電流が通電するときに異なる色の光を放射させるために、そのパターンにおいて異なる材料が用いられる。代替的には、Cokによる特許文献2において教示されているように、フルカラーディスプレイを形成するために、カラーフィルタと共に単一の発光層、たとえば、白色エミッタを用いることができる。たとえば、Cok他による特許文献3において教示されているように、カラーフィルタを含まない白色サブピクセルを用いることも知られている。デバイスの効率を改善するために、赤色、緑色、及び青色のカラーフィルタ及びサブピクセルと、フィルタを備えていない白色サブピクセルとを含む4色ピクセルと共に、パターニングされていない白色エミッタを用いる設計が教示されている(たとえば、Miller他に対する特許文献4を参照されたい)。

フラットパネルディスプレイデバイス内のピクセルを制御するための2つの異なる方法、すなわち、アクティブマトリックス制御及びパッシブマトリックス制御が一般的に知られている。パッシブマトリックスデバイスでは、基板は能動電子素子(たとえば、トランジスタ)を含まない。行電極アレイ及び別の層内にある直交する列電極アレイが基板上に形成される。行電極と列電極との間の交差部は発光ダイオードの電極を形成する。その際、外部ドライバチップが、各行(又は列)に電流を順次に供給し、その間、直交する列(又は行)が、その行(又は列)内の各発光ダイオード点灯させるのに適した電圧を供給する。それゆえ、パッシブマトリックス設計は、2n個の接続を用いて、n2個の別々に制御可能な発光素子を作製する。しかしながら、パッシブマトリックス駆動デバイスでは、行(又は列)を順次に駆動する性質によってフリッカが生じるので、デバイス内に含めることができる行(又は列)の数に制限がある。含める行の数が多すぎる場合には、フリッカは知覚できるほどになる可能性がある。通常、パッシブマトリックスデバイスは約100ラインに制限され、それは、たとえば、1000を超えるラインを有する高精細度テレビのような最新大型パネルディスプレイにおいて見られるライン数よりもはるかに少なく、それゆえ、パッシブマトリックス制御には適していない。さらに、パッシブマトリックスディスプレイ内の行全体(又は列全体)を駆動するために必要な電流が問題をはらむ可能性があり、パッシブマトリックスディスプレイの物理的サイズを制限する。さらに、パッシブマトリックス及びアクティブマトリックスのいずれのディスプレイの場合も、外部行ドライバチップ及び外部列ドライバチップ費用がかかる。

従来技術の図8を参照すると、アクティブマトリックスデバイスでは、フラットパネル基板10上にコーティングされた半導体材料、たとえば、アモルファス又は多結晶シリコンの薄膜から能動制御素子31が形成される。通常、各サブピクセル30は1つの制御素子31によって制御され、各制御素子31は少なくとも1つのトランジスタを含む。たとえば、簡単なアクティブマトリックス有機発光(OLED)ディスプレイでは、各制御素子は2つのトランジスタ(選択トランジスタ及びパワートランジスタ)と、サブピクセルの輝度を指定する電荷を蓄えるための1つのキャパシタとを含む。各発光素子は通常、独立した制御電極及び電気的に共通に(共に)接続された電極を用いる。発光素子の制御は通常、たとえば、列ドライバ50の集積回路及び行ドライバ52の集積回路を用いることによって、データ信号線選択信号線電源接続、及びグラウンド接続を通して提供される。

アクティブマトリックス及びパッシブマトリックスのいずれの制御方式も、マトリックスアドレス指定に頼っており、1つ又は複数のピクセルを選択するのに、ピクセル素子毎に2つの制御線を使用する。直接アドレス指定(たとえば、メモリデバイスにおいて用いられる)のような他の方式では、アドレスデコーディング回路部を使用する必要があり、その回路部は従来の薄膜アクティブマトリックスバックプレーン上に形成するのが非常に難しく、かつパッシブマトリックスバックプレーン上には形成することができないために、このマトリックスアドレス指定技法が用いられる。特許文献5において教示されるような、たとえば、CCDイメージセンサにおいて用いられる別のデータ通信方式は、1つのセンサ行から別の行へ、そして最終的にはシリアルシフトレジスタへのパラレルデータシフトを利用し、そのシリアルシフトレジスタを用いて、各センサ素子からのデータを出力する。この構成は、センサの各行間相互接続、及び付加的な高速シリアルシフトレジスタを必要とする。さらに、そのようなデータシフトをサポートするために必要とされるロジックは、従来の薄膜トランジスタ・アクティブマトリックスバックプレーンにおいて大きな空間を必要とするので、デバイスの解像度が著しく制限されることになり、パッシブマトリックスバックプレーンでは不可能である。

アクティブマトリックス素子は、必ずしもディスプレイには限定されず、空間的な分散制御を必要とする他の用途において、基板上に分散配置して用いることができる。アクティブマトリックスデバイスでは、パッシブマトリックスデバイスと同じ数の外部制御線電源及びグラウンドを除く)を用いることができる。しかしながら、アクティブマトリックスデバイスでは、各発光素子は、制御回路とは別の駆動接続を有し、データ設定のために選択されないときでも、フリッカが除去されるようにアクティブである。

アクティブマトリックス制御素子を形成する1つの一般的な従来技術の方法は通常、シリコン等の半導体材料の薄膜をガラス基板上に堆積させ、次いでフォトリソグラフィ工程を通じて半導体材料をトランジスタ及びキャパシタに形成する。薄膜シリコンは、アモルファス又は多結晶のいずれかとすることができる。アモルファスシリコン又は多結晶シリコンから作製される薄膜トランジスタ(TFT)は、結晶シリコンウェハーにおいて作製される従来のトランジスタと比較して相対的に大きく、かつ性能が低い。さらに、そのような薄膜デバイスは通常、ガラス基板全体にわたって局所的な又は広域の不均一性を示し、結果として、そのような材料を用いるディスプレイの電気性能及び外観に不均一性が生じる。そのようなアクティブマトリックス設計では、各発光素子は駆動回路への別々の接続を必要とする。

パッシブマトリックスデバイスは、たとえば、アレイ内の各ピクセル列に接続される電極がそれぞれのアナログデータ値を与えられる間に、行電極を順次に起動することによって制御される。行電極が起動されるとき、そのピクセル行内の各列は、関連付けられた列電極上のデータ値に対応する輝度に駆動される。その過程は、ピクセルアレイ内の行毎に順次に繰り返される。アクティブマトリックスデバイスでは、アレイ内の列電極毎にデータ値が同じように適用され、1つの行に関連付けられた選択信号を起動して、アレイ内の各ピクセルに関連付けられた記憶素子内にデータ値を設定する。再び、その過程は行毎に順次に繰り返される。アクティブマトリックスデバイスの重要な際立った特徴は、各ピクセルでデータ値が格納され、それによって、そのピクセルのための選択信号が非アクティブであっても、そのピクセルが光を放射できるようになることである。パッシブマトリックス及びアクティブマトリックスのいずれの場合でも、信号線垂直ワイヤ及び水平ワイヤの2次元マトリックスを形成し、それらのワイヤは、それぞれ外部ドライバによって駆動される。それらの信号のための配線は、基板上で少なからぬ面積占有し、それにより、アパーチャ比を減らすか、又は基板上の金属層の数及びコストを増やし、動作することができる周波数及び用いることができる電流が制限される。

代替的な制御技法を用いるものとして、Matsumura他は、特許文献6において、LCDディスプレイの駆動に用いられる結晶シリコン基板記述している。その出願は、第1の半導体基板から作製されるピクセル制御デバイスを第2の平坦ディスプレイ基板上に選択的に移送し、固定するための方法を記述している。ピクセル制御デバイス内の配線相互接続、並びにバス及び制御電極からピクセル制御デバイスへの接続が示されている。マトリックスアドレス指定ピクセル制御技法が教示され、それゆえ、先に言及されたのと同じ制限を受ける。

概要

基板と、行及び列において配列され、基板上で発光エリアを形成するピクセルのアレイであって、各ピクセルは、第1の電極と、該第1の電極上に配置される1つ又は複数の発光材料層と、該1つ又は複数の発光材料層上に配置される第2の電極とを含む、ピクセルのアレイと、複数の電気導体を有する第1のシリアルバスであって、各電気導体は、第1の組のチップレット内の1つのチップレットを該第1の組のチップレット内のただ1つの他のチップレットにシリアル接続において接続し、該チップレットは該発光エリアにおいて前記基板上に分散され、各チップレットは、その対応する電気導体に接続されるデータを格納及び転送するための1つ又は複数の蓄積転送回路を含む、第1のシリアルバスと、各チップレット内にあり、蓄積転送回路内に格納されたデータに応じて、少なくとも1つのピクセルを駆動するためのドライバ回路とを備える、ディスプレイデバイス

目的

本発明によれば、チップレット20は、基板10上に分散配置されるピクセル制御素子を提供する

効果

実績

技術文献被引用数
3件
牽制数
2件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

(a)基板と、(b)行及び列において配列され、前記基板上で発光エリアを形成するピクセルアレイであって、各ピクセルは、第1の電極と、前記第1の電極上に配置される1つ又は複数の発光材料層と、前記1つ又は複数の発光材料層上に配置される第2の電極とをそれぞれ含む、ピクセルのアレイと、(c)複数の電気導体を有する第1のシリアルバスであって、各電気導体は、第1の組のチップレット内の1つのチップレットを前記第1の組のチップレット内のただ1つの他のチップレットにシリアル接続において接続し、前記チップレットは、前記発光エリアにおいて前記基板上に分散され、各チップレットは、その対応する電気導体に接続されるデータを格納及び転送するための1つ又は複数の蓄積転送回路を含む、第1のシリアルバスと、(d)各チップレット内にあり、前記蓄積転送回路内に格納されたデータに応じて、少なくとも1つのピクセルを駆動するためのドライバ回路とを備える、ディスプレイデバイス

請求項2

電気導体を通して前記第1の組内のチップレットに信号を与えるコントローラをさらに備え、前記信号は、前記チップレット内で再生される、請求項1に記載のディスプレイデバイス。

請求項3

前記第1の組内の各チップレットに関連付けられたアクティブマトリックス回路をさらに含み、各ピクセルの前記第1の電極は、アクティブマトリックス回路によって駆動され、各ピクセルの前記第2の電極は、電気的に共通に接続される、請求項1に記載のディスプレイデバイス。

請求項4

前記第1の組内の各チップレット内にパッシブマトリックス制御回路をさらに含み、ピクセル行内の各ピクセルの前記第1の電極は、電気的に共通に接続され、ピクセル列内の各ピクセルの前記第2の電極は、共通に接続され、前記ピクセルは、前記パッシブマトリックス制御を用いて駆動される、請求項1に記載のディスプレイデバイス。

請求項5

前記蓄積転送回路はデジタル回路である、請求項1に記載のディスプレイデバイス。

請求項6

前記デジタル回路は、デジタル値を格納するフリップフロップを含む、請求項5に記載のディスプレイデバイス。

請求項7

前記蓄積転送回路はアナログ回路である、請求項1に記載のディスプレイデバイス。

請求項8

前記アナログ回路は電荷蓄積するキャパシタを含む、請求項7に記載のディスプレイデバイス。

請求項9

前記第1の組内のチップレットに接続される複数のシリアルバスをさらに含む、請求項1に記載のデバイス

請求項10

第2のシリアルバスに接続される第2の組のチップレットをさらに含む、請求項1に記載のディスプレイデバイス。

請求項11

前記チップレットは複数の行又は列に配列され、前記第1のシリアルバスは2つ以上の行内の前記チップレットをシリアルに接続するか、又は2つ以上の列内の前記チップレットをシリアルに接続する、請求項1に記載のディスプレイデバイス。

請求項12

前記チップレットは複数の行及び列に配列され、前記第1のシリアルバスは1つの行及び1つの列内の前記チップレットをシリアルに接続する、請求項1に記載のディスプレイデバイス。

請求項13

前記1つ又は複数の発光層有機材料を含み、前記電極及び前記発光層は有機発光ダイオードを形成する、請求項1に記載のディスプレイデバイス。

請求項14

前記ピクセルのアレイは互いに排他的なピクセルグループに細分され、該ピクセルグループはそれぞれ、グループ行電極別個のアレイ及びグループ列電極の別個のアレイを有し、該電極は、任意の他のピクセルグループのグループ行電極及びグループ列電極から電気的に独立しており、各ピクセルグループはそれぞれ、前記基板上に配置される1つ又は複数の別個のグループ行ドライバチップレット及び1つ又は複数の別個のグループ列ドライバチップレットを有し、各該グループ行ドライバチップレットはピクセルグループ行電極に排他的に接続され、かつ該ピクセルグループ行電極を制御し、各該グループ列ドライバチップレットはピクセルグループ列電極に排他的に接続され、かつ該ピクセルグループ列電極を制御する、請求項1に記載のディスプレイデバイス。

請求項15

前記グループ列ドライバチップレット又は前記グループ行ドライバチップレットはシリアルに接続される、請求項14に記載のディスプレイデバイス。

請求項16

前記第1のシリアルバスの方向とは異なる方向において前記基板上に配線される第3のバスをさらに備え、前記第1のシリアルバス及び該第3のシリアルバスは前記基板上の共通配線層内に配置される、請求項1に記載のディスプレイデバイス。

請求項17

前記第1のシリアルバスは前記第1の組内のチップレットを通り抜け、前記第3のバスは該チップレットの上又は下を通る、請求項1に記載のディスプレイデバイス。

請求項18

前記蓄積転送回路に格納される前記データは前記ピクセルのための所望の輝度を表す、請求項1に記載のディスプレイデバイス。

請求項19

共通のチップレットに接続される2つの関連付けられたシリアルバスを用いて、差動信号対を形成する、請求項1に記載のディスプレイデバイス。

技術分野

0001

本発明は、ピクセルアレイシリアル制御を用いる、分散し、独立したチップレットを備える基板を有するディスプレイデバイスに関する。

背景技術

0002

フラットパネルディスプレイデバイスは、コンピューティングデバイスと共に、そしてポータブルデバイスにおいて、そしてテレビのような娯楽デバイス用に広く用いられている。そのようなディスプレイは通常、基板上に分散配置される複数のピクセルを用いて画像を表示する。各ピクセルは、各画素を表すために、通常赤色光緑色光、及び青色光放射する、一般的にサブピクセルと呼ばれるいくつかの異なる色の発光素子を組み込んでいる。ピクセル及びサブピクセルは、本明細書で用いられるとき区別されず、単一の発光素子を指す。種々のフラットパネルディスプレイ技術、たとえば、プラズマディスプレイ液晶ディスプレイ、及び発光ダイオードLED)ディスプレイが知られている。

0003

発光素子を形成する発光材料薄膜を組み込んだ発光ダイオード(LED)は、フラットパネルディスプレイデバイスにおいて数多くの利点を有し、光学ステムにおいて有用である。Tang他に対する特許文献1は、有機LED(OLED)発光素子のアレイを含む有機LEDカラーディスプレイを示している。代替的には、無機材料を用いることができ、無機材料は多結晶半導体マトリックス内に燐光性結晶又は量子ドットを含むことができる。有機材料又は無機材料の他の薄膜を用いて、発光薄膜材料への電荷注入輸送、又は遮断を制御することもでき、そのような薄膜が当該技術分野において知られている。それらの材料は基板上において電極間に配置され、封入カバー層又はプレートを備える。発光材料に電流通電するときに、ピクセルから光が放射される。放射される光の周波数は、用いられる材料の特性に依存する。そのようなディスプレイでは、基板を通じて(ボトムエミッタ)、又は封入カバーを通じて(トップエミッタ)、又はその両方を通じて光を放射することができる。

0004

LEDデバイスは、パターニングされた発光層を備えることができ、材料に電流が通電するときに異なる色の光を放射させるために、そのパターンにおいて異なる材料が用いられる。代替的には、Cokによる特許文献2において教示されているように、フルカラーディスプレイを形成するために、カラーフィルタと共に単一の発光層、たとえば、白色エミッタを用いることができる。たとえば、Cok他による特許文献3において教示されているように、カラーフィルタを含まない白色サブピクセルを用いることも知られている。デバイスの効率を改善するために、赤色、緑色、及び青色のカラーフィルタ及びサブピクセルと、フィルタを備えていない白色サブピクセルとを含む4色ピクセルと共に、パターニングされていない白色エミッタを用いる設計が教示されている(たとえば、Miller他に対する特許文献4を参照されたい)。

0005

フラットパネルディスプレイデバイス内のピクセルを制御するための2つの異なる方法、すなわち、アクティブマトリックス制御及びパッシブマトリックス制御が一般的に知られている。パッシブマトリックスデバイスでは、基板は能動電子素子(たとえば、トランジスタ)を含まない。行電極アレイ及び別の層内にある直交する列電極アレイが基板上に形成される。行電極と列電極との間の交差部は発光ダイオードの電極を形成する。その際、外部ドライバチップが、各行(又は列)に電流を順次に供給し、その間、直交する列(又は行)が、その行(又は列)内の各発光ダイオード点灯させるのに適した電圧を供給する。それゆえ、パッシブマトリックス設計は、2n個の接続を用いて、n2個の別々に制御可能な発光素子を作製する。しかしながら、パッシブマトリックス駆動デバイスでは、行(又は列)を順次に駆動する性質によってフリッカが生じるので、デバイス内に含めることができる行(又は列)の数に制限がある。含める行の数が多すぎる場合には、フリッカは知覚できるほどになる可能性がある。通常、パッシブマトリックスデバイスは約100ラインに制限され、それは、たとえば、1000を超えるラインを有する高精細度テレビのような最新大型パネルディスプレイにおいて見られるライン数よりもはるかに少なく、それゆえ、パッシブマトリックス制御には適していない。さらに、パッシブマトリックスディスプレイ内の行全体(又は列全体)を駆動するために必要な電流が問題をはらむ可能性があり、パッシブマトリックスディスプレイの物理的サイズを制限する。さらに、パッシブマトリックス及びアクティブマトリックスのいずれのディスプレイの場合も、外部行ドライバチップ及び外部列ドライバチップ費用がかかる。

0006

従来技術の図8を参照すると、アクティブマトリックスデバイスでは、フラットパネル基板10上にコーティングされた半導体材料、たとえば、アモルファス又は多結晶シリコンの薄膜から能動制御素子31が形成される。通常、各サブピクセル30は1つの制御素子31によって制御され、各制御素子31は少なくとも1つのトランジスタを含む。たとえば、簡単なアクティブマトリックス有機発光(OLED)ディスプレイでは、各制御素子は2つのトランジスタ(選択トランジスタ及びパワートランジスタ)と、サブピクセルの輝度を指定する電荷を蓄えるための1つのキャパシタとを含む。各発光素子は通常、独立した制御電極及び電気的に共通に(共に)接続された電極を用いる。発光素子の制御は通常、たとえば、列ドライバ50の集積回路及び行ドライバ52の集積回路を用いることによって、データ信号線選択信号線電源接続、及びグラウンド接続を通して提供される。

0007

アクティブマトリックス及びパッシブマトリックスのいずれの制御方式も、マトリックスアドレス指定に頼っており、1つ又は複数のピクセルを選択するのに、ピクセル素子毎に2つの制御線を使用する。直接アドレス指定(たとえば、メモリデバイスにおいて用いられる)のような他の方式では、アドレスデコーディング回路部を使用する必要があり、その回路部は従来の薄膜アクティブマトリックスバックプレーン上に形成するのが非常に難しく、かつパッシブマトリックスバックプレーン上には形成することができないために、このマトリックスアドレス指定技法が用いられる。特許文献5において教示されるような、たとえば、CCDイメージセンサにおいて用いられる別のデータ通信方式は、1つのセンサ行から別の行へ、そして最終的にはシリアルシフトレジスタへのパラレルデータシフトを利用し、そのシリアルシフトレジスタを用いて、各センサ素子からのデータを出力する。この構成は、センサの各行間相互接続、及び付加的な高速シリアルシフトレジスタを必要とする。さらに、そのようなデータシフトをサポートするために必要とされるロジックは、従来の薄膜トランジスタ・アクティブマトリックスバックプレーンにおいて大きな空間を必要とするので、デバイスの解像度が著しく制限されることになり、パッシブマトリックスバックプレーンでは不可能である。

0008

アクティブマトリックス素子は、必ずしもディスプレイには限定されず、空間的な分散制御を必要とする他の用途において、基板上に分散配置して用いることができる。アクティブマトリックスデバイスでは、パッシブマトリックスデバイスと同じ数の外部制御線電源及びグラウンドを除く)を用いることができる。しかしながら、アクティブマトリックスデバイスでは、各発光素子は、制御回路とは別の駆動接続を有し、データ設定のために選択されないときでも、フリッカが除去されるようにアクティブである。

0009

アクティブマトリックス制御素子を形成する1つの一般的な従来技術の方法は通常、シリコン等の半導体材料の薄膜をガラス基板上に堆積させ、次いでフォトリソグラフィ工程を通じて半導体材料をトランジスタ及びキャパシタに形成する。薄膜シリコンは、アモルファス又は多結晶のいずれかとすることができる。アモルファスシリコン又は多結晶シリコンから作製される薄膜トランジスタ(TFT)は、結晶シリコンウェハーにおいて作製される従来のトランジスタと比較して相対的に大きく、かつ性能が低い。さらに、そのような薄膜デバイスは通常、ガラス基板全体にわたって局所的な又は広域の不均一性を示し、結果として、そのような材料を用いるディスプレイの電気性能及び外観に不均一性が生じる。そのようなアクティブマトリックス設計では、各発光素子は駆動回路への別々の接続を必要とする。

0010

パッシブマトリックスデバイスは、たとえば、アレイ内の各ピクセル列に接続される電極がそれぞれのアナログデータ値を与えられる間に、行電極を順次に起動することによって制御される。行電極が起動されるとき、そのピクセル行内の各列は、関連付けられた列電極上のデータ値に対応する輝度に駆動される。その過程は、ピクセルアレイ内の行毎に順次に繰り返される。アクティブマトリックスデバイスでは、アレイ内の列電極毎にデータ値が同じように適用され、1つの行に関連付けられた選択信号を起動して、アレイ内の各ピクセルに関連付けられた記憶素子内にデータ値を設定する。再び、その過程は行毎に順次に繰り返される。アクティブマトリックスデバイスの重要な際立った特徴は、各ピクセルでデータ値が格納され、それによって、そのピクセルのための選択信号が非アクティブであっても、そのピクセルが光を放射できるようになることである。パッシブマトリックス及びアクティブマトリックスのいずれの場合でも、信号線垂直ワイヤ及び水平ワイヤの2次元マトリックスを形成し、それらのワイヤは、それぞれ外部ドライバによって駆動される。それらの信号のための配線は、基板上で少なからぬ面積占有し、それにより、アパーチャ比を減らすか、又は基板上の金属層の数及びコストを増やし、動作することができる周波数及び用いることができる電流が制限される。

0011

代替的な制御技法を用いるものとして、Matsumura他は、特許文献6において、LCDディスプレイの駆動に用いられる結晶シリコン基板記述している。その出願は、第1の半導体基板から作製されるピクセル制御デバイスを第2の平坦ディスプレイ基板上に選択的に移送し、固定するための方法を記述している。ピクセル制御デバイス内の配線相互接続、並びにバス及び制御電極からピクセル制御デバイスへの接続が示されている。マトリックスアドレス指定ピクセル制御技法が教示され、それゆえ、先に言及されたのと同じ制限を受ける。

先行技術

0012

米国特許第6,384,529号明細書
米国特許第6,987,355号明細書
米国特許第6,919,681号明細書
米国特許第7,230,594号明細書
米国特許第7,078,670号明細書
米国特許出願公開第2006/0055864号明細書

発明が解決しようとする課題

0013

先に言及された制御及び配線に関する問題を克服するディスプレイデバイスのための改善された制御方法が必要とされている。

課題を解決するための手段

0014

本発明によれば、
(a)基板と、
(b)行及び列において配列され、前記基板上で発光エリアを形成するピクセルのアレイであって、該ピクセルはそれぞれ第1の電極と、該第1の電極上に配置される1つ又は複数の発光材料層と、該1つ又は複数の発光材料層上に配置される第2の電極とを含む、ピクセルのアレイと、
(c)複数の電気導体を有する第1のシリアルバスであって、該電気導体はそれぞれ、第1の組のチップレット内の1つのチップレットを該第1の組のチップレット内のただ1つの他のチップレットにシリアル接続において接続し、該チップレットは該発光エリアにおいて前記基板上に分散され、該チップレットはそれぞれ、その対応する電気導体に接続されるデータを格納及び転送するための1つ又は複数の蓄積転送回路を含む、第1のシリアルバスと、
(d)各チップレット内にあり、前記蓄積転送回路内に格納されたデータに応じて、少なくとも1つのピクセルを駆動するためのドライバ回路と、
を備える、ディスプレイデバイスが提供される。

発明の効果

0015

本発明はディスプレイの制御方法がより簡単であるという利点を有する。さらなる利点は、従来技術に比べてアパーチャ比、それゆえ、寿命及び消費電力が改善されることである。

図面の簡単な説明

0016

本発明の一実施形態による、チップレット及び4つの関連付けられたピクセルからなる素子を示す概略図である。
本発明の一実施形態による、ドライバを備えるディスプレイデバイス内のピクセルのアレイの概略図である。
本発明の一実施形態による、チップレット及びピクセルの断面図である。
本発明の一実施形態による、複数の行のためのシリアル接続を有するディスプレイデバイス内のピクセルのアレイの概略図である。
本発明の代替の実施形態による、内部接続を有するチップレットの断面図である。
本発明の代替の実施形態による、内部接続を有するチップレットの断面図である。
本発明の代替の実施形態による、種々のバス接続を有するチップレットの平面図である。
本発明の代替の実施形態による、種々のバス接続を有するチップレットの平面図である。
本発明の別の実施形態による、ディスプレイデバイスの部分概略図である。
アクティブマトリックスディスプレイデバイスの従来技術の概略図である。
本発明の一実施形態による、シリアルにバッファリングされるアナログ信号の概略図である。

実施例

0017

図面内の種々の層及び素子は非常に異なるサイズを有するので、図面は一定の縮尺で描かれていない。

0018

発明の詳細な説明
図1図2及び図3を参照すると、本発明の一実施形態において、ディスプレイデバイスが、基板10と、基板10上に発光エリア9を形成するピクセル30のアレイとを含み、ピクセル30のアレイは、基板10上に形成される行34及び列36内に配列される。図3を参照すると、各ピクセル30は、第1の電極12と、第1の電極12上に配置される発光又は光制御材料14の1つ又は複数の層と、発光材料14の1つ又は複数の層上に配置される第2の電極16とを含む。層12、14及び16は、3つ全ての層12、14、16が重なり合い、かつ電流が電極12、16から発光又は光制御材料14の1つ又は複数の層を通って流れることができるエリア内にピクセル30を、たとえば、有機発光ダイオード15を含む。

0019

第1のシリアルバス42は複数の電気導体を有し、各電気導体はシリアル接続において第1の組のチップレット内の1つのチップレット20を第1の組のチップレット内のただ1つの他のチップレット20に接続する。複数のシリアルに接続されるチップレット20は発光エリア9内の基板10の表面にわたって分散され、各チップレット20は、シリアルバス42にシリアルに接続される1つ又は複数の蓄積転送回路26を含む。たとえば、蓄積転送回路26はデジタルとすることができ、たとえば、クロック43によって制御されるフリップフロップ60とすることができる。代替的には、図9に示されるように、蓄積転送回路26はアナログとすることができ、電荷を蓄積するためのキャパシタ、及びその電荷を1つの蓄積転送回路26から次の蓄積転送回路に送るための制御されたバッファー又はトランジスタ回路を含む。ピクセルドライバ回路41が、蓄積転送回路26内に格納されたデータでピクセル30を駆動する。クロック43は、2つ以上のチップレット20に直列に接続される共通信号とすることができる。チップレット20は、複数の行又は列において接続することができる。チップレットの各行(又は列)は、同じ、又は異なるドライバ40によって駆動される異なるシリアルバス42(図2に示される)に接続されることができる。代替的には、図4に示されるように、基板10において別個の行を互いにシリアルに接続することによって、チップレット20の2つ以上の異なる行を同じシリアルバス42で駆動することができる。図に示されるように、交互の行を、互い違いの方向において駆動することができる。代替的には、全ての行を同じ方向において駆動することができる(図示せず)。1つ又は複数の発光層は有機材料を含むことができ、電極及び発光層は有機発光ダイオードを形成することができる。蓄積転送回路内に格納されるデータ値は、ピクセルのための所望の輝度を表すことができる。

0020

シリアルバスは、電気的に分離された電気的接続において、1つの回路から次の回路にデータが再送されるバスである。パラレルバスは、電気的に共通の電気的接続において、全てのチップレットにデータが同時にブロードキャストされるバスである。図1に示されるように、1つのチップレット20内に複数のシリアルに接続された蓄積転送回路26を含むことができ、シリアルバス42の電気的接続に接続して、単一のシリアルバス42上に独立した1組の蓄積転送回路26を形成することができる。さらに、図2に示されるように、複数組のチップレット内の複数のチップレット20をシリアルに接続する複数のシリアルバス42を用いることができる。複数のシリアルバス42を1つのチップレット20に接続することもでき、1つのチップレット20内にシリアルに接続される複数組の蓄積転送回路26を含むこともできる。図4に示されるように、チップレット20は、複数の行及び列において配列することができる。シリアルバス42は、2つ以上の行においてチップレット20をシリアルに接続することができる。代替的には、シリアルバス42は、2つ以上の列においてチップレットをシリアルに接続することができる。

0021

シリアルバスは、電気導体を用いて、駆動デバイス(たとえば、コントローラ40)を第1の蓄積転送回路に接続する。シリアルバス上の各蓄積転送回路は、電気的に独立している電気導体を用いて次の蓄積転送回路に接続し、その結果、たとえば、1つのクロック信号応答して、全ての電気導体が、1つの蓄積転送回路から次の蓄積転送回路に同時に異なるデータを通信することができる。駆動デバイスは、第1の蓄積転送回路に第1のデータ値及び制御信号を与え、それにより、蓄積転送回路がデータ値を格納できるようにする。一旦、第1の蓄積転送回路が第1のデータ値を格納すると、第1の蓄積転送回路が第1のデータ値を第2の蓄積転送回路に与えるのと同時に、第1の蓄積転送回路に第2のデータ値を与えることができる。制御信号(たとえば、クロック信号)は、全ての蓄積転送信号に一緒に与えることができるか、又はデータ値が伝搬されるのと同じように、1つの蓄積転送回路から次の蓄積転送回路に伝搬させることができる。その後、第1の蓄積転送回路は第2のデータ値を格納し、一方、第2の蓄積転送回路は第1のデータ値を格納する。その後、その過程は、第3のデータ値及び第3の蓄積転送回路を用いて繰り返され、それ以降も同様であり、その結果、1つの蓄積転送回路から次の蓄積転送回路にデータ値が順次にシフトされる。各チップレットは、1つ又は複数の蓄積転送回路を含み、データ値が1つのチップレットから次のチップレットにシフトされるようになる。対照的に、本明細書において用いられるような、パラレルバスは、全ての回路(又はチップレット)に同時に同じ信号を与える。

0022

図3に戻ると、各チップレット20は基板28を有し、その基板は、ディスプレイデバイス基板10から独立した別の基板である。本明細書において用いられるときに、「基板10上に分散される」は、チップレット20がピクセルアレイの周辺にのみ配置されるのではなく、ピクセルのアレイ内にも配置される、すなわち、発光エリア内のピクセル30下、ピクセル30上、又はピクセル30間に配置されることを意味する。各チップレット20は、たとえば、蓄積転送回路26及びピクセルドライバ回路41(図1)を含む、回路部22を含む。チップレットをピクセル30に接続するために、チップレット20の表面上に接続パッド24を形成することができる。平坦化層18を用いて、接続パッド24との電気的接続をフォトリソグラフィによって形成するのを助けることができる。少なくとも部分的にチップレット20の上方にある単一の配線層内にチップレット相互接続バスが形成されることが好ましい。

0023

図5A及び図5Bを参照すると、シリアルバス42及び信号線(たとえば、クロック線43又はリセット線、図示せず)をチップレット20上の接続パッド25に接続することができる。図5Aに示されるように、内部チップレット接続44を用いて、各蓄積転送回路26を次の蓄積転送回路にシリアルに接続することができる。図5Bに示されるように、他の信号(たとえば、クロック又はリセット信号)がチップレット20を通って1つの接続パッド25から別の接続パッド25に進むことができ、それにより、全てのチップレットを共通信号にパラレルに接続することができる。本発明の一実施形態では、バッファー45を用いて、共通信号を再生し、バス、内部チップレット接続44、又は接続パッド25内の抵抗を克服することができる。蓄積転送回路26も、回路間で送られるデータ信号を同様に再生する。

0024

図6Aを参照すると、シリアルバス42がチップレット20を通り抜けることができる(図5A及び図5Bにも示される)。他のバス45は、チップレット20を通り抜けることなく、接続パッド25を通してチップレット20内の回路部に直に接続することができる。さらに、図に示されるように、シリアルバス45は、バス42がチップレット20を通り抜ける場所においてシリアルバス42の上を有効に通るので、バス45はシリアルバス42と共通の配線層内に存在することができる。代替的には、図6Bを参照すると、バス45Aがシリアルバス42と同じようにしてチップレット20を通って配線される場所において、バス45Bがバス45Aの上を通ることができる。チップレット20の高さを高くすることによって、シリアルバス42と平行に、かつバス45Aに対して直交してバス45Bを配線するための付加的な空間を設けることができる。この場合も、そのような構成を用いて、基板10上でチップレット20を相互接続する単一の低コスト配線層を設けることができ、バス42、45、45A又は45B上で与えられる信号を用いてピクセル30を駆動することができる。

0025

本発明の代替の実施形態によれば、共通のチップレットに接続される2つのシリアルバスが関連付けられ、差動信号対を形成するために用いられる。差動信号は、2つの別個のワイヤ上の電圧間の差が信号を形成する信号である。たとえば、両方のワイヤが同じ電圧を有する場合には、0値が指示される。ワイヤが異なる電圧を有する場合には、1値が指示される。両方のワイヤが同じ干渉を受け、同じように反応する可能性が高いので、そのような差動信号は干渉の存在時に、より頑健性がある。両方のワイヤの電圧が同じように変更される場合には、差動信号は変更されない。

0026

本発明の種々の実施形態において、回路部22は、各チップレット、又はチップレット20の組み合わせにおいてアクティブマトリックス制御方式、又はパッシブマトリックス制御方式を用いてピクセル30を駆動することができる。たとえば、図2及び図4に示されるように、アクティブマトリックス制御方式を用いて、個々のピクセルドライバ回路41を通して各ピクセル30を独立して制御することができる。本発明のこの実施形態では、各ピクセルの第1の電極12は1つのチップレット20内のアクティブマトリックス回路22を用いて駆動され、各ピクセル30の第2の電極16は、共通に接続される(たとえば、図1図4に示される)。

0027

図7を参照すると、本発明の代替の実施形態において、ピクセル行34内の各ピクセル30の第1の電極12は共通に接続することができ、ピクセル列36内の各ピクセル30の第2の電極16は共通に接続することができ、ピクセル30は、2つのチップレット、すなわち、行ドライバチップレット20A及び列ドライバチップレット20Bによってパッシブマトリックス制御を用いて駆動される。ピクセル30のアレイは互いに排他的なピクセルグループに細分され、すなわち、各ピクセルグループは、グループ行電極の別個のアレイと、グループ列電極の別個のアレイとを有し、それらは他のどのピクセルグループのグループ行電極及びグループ列電極からも電気的に独立している。各ピクセルグループは、基板上に配置された、1つ又は複数の別個のグループ行ドライバチップレット20Aと、1つ又は複数の別個のグループ列ドライバチップレット20Bとを有する。各グループ行ドライバチップレット20Aは、ピクセルグループ行電極に排他的に接続され、かつその電極を制御し、各グループ列ドライバチップレットは、ピクセルグループ列電極に排他的に接続され、かつその電極を制御する。図7に示されるように、グループ列ドライバチップレットはバス42Bとシリアルに接続され、グループ行ドライバチップレットはバス42Aとシリアルに接続され、バス45は行ドライバチップレットにパラレルに接続される。一般的に、シリアルバス又は直交して向けられたバスのいずれかは、チップレットを通り抜け、シリアルバス又は直交して向けられたバスの他方は、チップレット上、又は下を通る。それゆえ、1つのバスは、シリアルバスの少なくとも一部に直交する方向において基板上で配線され、シリアルバス(42A、42B)及び直交するバス(45)は、基板上の共通の配線層内に配置される。この構造によれば、好都合なことに、バス42A、42B及び45を単一の配線層内で配線できるようになる。さらに、チップレットを通して伝送されるデータは、チップレット内のバッファーを用いて電気的に再生することができ、それにより、シリアルバスを通してデータを伝送することができる周波数を高めることができる。

0028

各チップレット20は、チップレット20が接続パッド24を通して接続されるピクセル30を制御するための回路部22を含むことができる。回路部22は、1つの行又は列においてチップレット20が接続されるピクセル30毎の所望の輝度を表す値を格納する記憶回路26を含むことができ、チップレット20はそのような値を用いて、ピクセル30に接続された行電極16又は列電極12のいずれかを制御し、ピクセル30を起動して、光を放射させる。たとえば、行ドライバチップレット20Aが8つの行に接続され、列ドライバチップレットが8つの列に接続されている場合には、8つの記憶回路26を用いて、1つの行又は列において行ドライバチップレット又は列ドライバチップレットに接続された8つのピクセルのための輝度情報を格納することができる。1つの行又は列が起動されるとき、対応するチップレット20に輝度情報を与えることができる。本発明の一実施形態では、チップレットに接続される行又は列毎に2つの記憶回路26を用いることができ、それにより、記憶回路26のうちの一方に輝度情報を格納することができ、他方の記憶回路26を用いて、輝度情報を表示する。本発明のさらに別の実施形態では、チップレット20が接続された発光素子30毎に1つ又は2つの記憶回路26を用いることができる。

0029

動作時に、コントローラ40が、ディスプレイデバイスの要求に従って情報信号を受信及び処理し、処理済み信号を1つ又は複数のシリアルバス42を通してデバイス内の各チップレット20に送信する。また、コントローラ40は、チップレットに付加的な制御信号を与えることができ、その信号は、処理済みの信号と同じバス又は別々のバスを通して送られる。処理済み信号は、蓄積転送回路26のうちの1つに対応する発光ピクセル素子30毎の輝度情報を含む。その後、チップレットは、関連付けられたデータ値に従って、ピクセルを起動する。通常、一度に全てのグループ列電極及び1つの行電極を起動することによって、ピクセルグループ内の電極のグループ行全体又は電極のグループ列全体が同時に起動される(その逆も同様)。バス42、45は、タイミング(たとえば、クロック)信号、データ信号、選択信号、電源接続、又はグラウンド接続を含む、種々の信号を与えることができる。

0030

図8のマトリックスアドレス指定ディスプレイデバイス等、従来のマトリックスアドレス指定ディスプレイデバイスは、信号接続の2次元アレイを必要とする。対照的に、本発明によれば、有利なことに、信号接続を1次元においてのみ作製することができ、それにより、ディスプレイのアパーチャ比が改善され、より少ないビア接続を用いてより簡単で、より低コストの配線構造が可能になる。さらに、チップレットが信号を受信することができる速度は、外部行ドライバ又は外部列ドライバと同程度であるか(パッシブマトリックスの場合)、又はそれよりも速い(薄膜トランジスタを用いるアクティブマトリックスの場合)ので、データをチップレットに送信することができる速度は少なくとも従来の方法の速度と同程度に速い。さらに、ディスプレイデバイスのすべての行又は列に個々のドライバ回路が必要となるわけではないので、費用がかかる外部制御ドライバ集積回路の必要性は低減される。

0031

本発明の種々の実施形態において、基板10上に分散配置される行ドライバチップレット20又は列ドライバチップレット20は同一とすることができる。しかしながら、各チップレット20に一意識別値、すなわちIDを関連付けることができる。IDは、チップレット20が基板10上に配置される前に、又は好ましくは後に割り当てることができ、IDは、基板10上のチップレット20の相対的な位置を反映することができ、すなわち、IDはアドレスとすることができる。たとえば、行又は列において1つのチップレット20から次のチップレットにカウント信号を送ることによって、IDを割り当てることができる。別個の行ID値又は列ID値を用いることができる。

0032

コントローラ40は、チップレットとして実装し、基板10に固定することができる。コントローラ40は、基板10の周辺に配置することができるか、又は基板10の外部に配置することができ、従来の集積回路を含むことができる。

0033

本発明の種々の実施形態によれば、チップレット20は種々の方法で構成することができ、たとえば、チップレット20の長い寸法に沿って1行又は2行の接続パッド24を用いて構成することができる(図7B、図7C)。相互接続バス42は、種々の材料から形成することができ、デバイス基板上での種々の堆積方法を用いることができる。たとえば、相互接続バス42は、蒸着又はスパッタリングされる金属、たとえば、アルミニウム又はアルミニウム合金とすることができる。代替的には、相互接続バスは、硬化した導電性インク又は金属酸化物から作製することができる。コストに関して有利な1つの実施形態では、相互接続バス42は単層内に形成される。

0034

本発明は、大きなデバイス基板、たとえば、ガラスプラスチック又は箔を利用し、デバイス基板10上に複数のチップレット20が規則的に配置されるマルチピクセルデバイスの実施形態に特に有用である。各チップレット20は、チップレット20内の回路部に従って、かつ制御信号に応答して、デバイス基板10上に形成された複数のピクセル30を制御することができる。個々のピクセルグループ又は複数のピクセルグループをタイル状の構成要素上に配置することができ、それらの構成要素を組み立てて、ディスプレイ全体を形成することができる。

0035

本発明によれば、チップレット20は、基板10上に分散配置されるピクセル制御素子を提供する。チップレット20は、デバイス基板10に比べて相対的に小さな集積回路であり、独立した基板28上に形成される、ワイヤ、接続パッド、抵抗器若しくはキャパシタのような受動構成要素、又はトランジスタ若しくはダイオードのような能動構成要素を含む回路22を備える。チップレット20は、ディスプレイ基板10とは別に製造され、その後、ディスプレイ基板10に取り付けられる。チップレット20は、半導体デバイスを製造するための既知の工程を用いて、シリコン又はシリコン・オンインシュレーターSOIウェハーを用いて製造されることが好ましい。各チップレット20は、その後、デバイス基板10に取り付けられる前に分離される。それゆえ、各チップレット20の結晶性基部は、チップレットの回路部22がその上に配置されるデバイス基板10とは別の基板28と見なすことができる。それゆえ、複数のチップレット20は、デバイス基板10とは別であり、かつ互いに別である対応する複数の基板28を有する。詳細には、独立した基板28は、その上にピクセル30が形成される基板10とは別であり、独立したチップレット基板28の面積は、合わせても、デバイス基板10より小さい。チップレット20は、たとえば、薄膜アモルファスシリコンデバイス又は多結晶シリコンデバイスにおいて見られる能動構成要素よりも、高い性能の能動構成要素を提供する結晶基板28を有することができる。チップレット20は100μm以下の厚みを有することができることが好ましく、20μm以下であることがさらに好ましい。これは、チップレット20上に接着剤及び平坦化材料18を形成するのを容易にし、その際、それらの材料は、従来のスピンコーティング技法を用いて塗布することができる。本発明の一実施形態によれば、結晶シリコン基板上に形成されるチップレット20は、幾何学的なアレイに配列され、接着剤又は平坦化材料を用いてデバイス基板(たとえば10)に接着される。チップレット20の表面上の接続パッド24を用いて、各チップレット20を信号ワイヤ電力バス及び行電極又は列電極(16、12)に接続し、ピクセル30を駆動する。チップレット20は少なくとも4つのピクセル30を制御することができる。

0036

チップレット20は半導体基板内に形成されるので、チップレットの回路部は、最新のリソグラフィツールを用いて形成することができる。そのようなツールによれば、0.5ミクロン以下の機構サイズを容易に手に入れることができる。たとえば、最新の半導体製造ラインは、90nm又は45nmの線幅を達成することができ、本発明のチップレットを作製する際に用いることができる。しかしながら、チップレット20は、ディスプレイ基板10上に組み付けられると、チップレット上に設けられた配線層への電気的接続を作製するための接続パッド24も必要とする。接続パッド24のサイズは、ディスプレイ基板10上で用いられるリソグラフィツールの機構サイズ(たとえば、5μm)、及び配線層に対するチップレット20の位置合わせ(たとえば、±5μm)に基づくことができる。それゆえ、接続パッド24は、たとえば、15μm幅にすることができ、パッド間に5μmの間隔をあけることができる。これは、パッドが一般的には、チップレット20内に形成されるトランジスタ回路部よりも著しく大きいことを意味する。

0037

パッドは一般的に、トランジスタを覆う、チップレット上のメタライゼーション層内に形成することができる。製造コスト下げることができるように、できる限り小さな表面積を有するチップレットを作製することが望ましい。

0038

基板(たとえば、アモルファスシリコン又は多結晶シリコン)上に直接形成される回路よりも高い性能の回路部を有する独立した基板(たとえば、結晶シリコンを含む)を備えるチップレットを利用することによって、より高い性能を有するデバイスが提供される。結晶シリコンは、より高い性能を有するだけでなく、はるかに小さな能動素子(たとえば、トランジスタ)も有するので、回路部サイズは非常に小さくなる。たとえば、Yoon、Lee、Yang及びJang著「A novel use ofMEMS switches in driving AMOLED」(Digest of Technical Papers of the Society for Information Display, 2008, 3.4, p.13)において記述されているように、微小電気機械(MEMS)構造を用いて有用なチップレットを形成することもできる。

0039

デバイス基板10はガラスを含むことができ、蒸着又はスパッタリングされる金属又は金属合金、たとえば、アルミニウム又は銀から作製される配線層が、平坦化層(たとえば、樹脂)上に形成され、当該技術分野において知られているフォトリソグラフィ技法を用いてパターニングされる。チップレット20は、集積回路業界において十分に確立されている従来の技法を用いて形成することができる。

0040

差動信号対を用いる本発明の実施形態では、基板は、好ましくは、箔又は他の固体導電性材料とすることができ、差動信号対を形成する2つのシリアルバスは、エレクトロニクス技術分野において既知であるように、基板を基準とした差動マイクロストリップ構成で配置することができる。非導電性基板を用いるディスプレイでは、差動信号対は、第2の電極を優先的に基準とすることができ、任意のピクセルの第1の電極の部分が第2の電極と差動対のいずれかのシリアルバスとの間に配置されないように配線される。その差動信号対に関して、エレクトロニクス技術分野において既知であるLVDS(EIA−644)、RS485又は他の差動信号方式標準規格を用いることができる。4b5bのような平衡DCエンコーディングを用いて、当該技術分野において知られているように、差動信号対にわたって転送されるデータをフォーマットすることができる。

0041

本発明はマルチピクセルインフラストラクチャを有するデバイスにおいて利用することができる。詳細には、本発明は、有機又は無機いずれかのLEDデバイスで実施することができ、情報表示デバイスにおいて特に有用である。好ましい実施形態では、本発明は、限定はしないが、Tang他に対する米国特許第4,769,292号及びVan Slyke他に対する米国特許第5,061,569号において開示されるような小分子又はポリマーOLEDから構成されるフラットパネルOLEDデバイスにおいて利用される。たとえば、多結晶半導体マトリックス内に形成される量子ドットを利用する無機デバイス(たとえば、Kahenによる米国特許出願公開第2007/0057263号において教示される)、有機若しくは無機電荷制御層を利用するデバイス、又はハイブリッド有機/無機デバイスを利用することができる。有機又は無機発光ディスプレイの数多くの組み合わせ及び変形を用いて、トップエミッタ又はボトムエミッタいずれかのアーキテクチャを有するアクティブマトリックスディスプレイを含む、そのようなデバイスを製造することができる。

0042

9発光エリア
10基板
12列電極
14発光材料
15発光ダイオード
16行電極
18平坦化材料
20チップレット
20A行ドライバチップレット
20B列ドライバチップレット
22回路部
24接続パッド
25バス接続パッド
26蓄積転送回路
28チップレット基板
30ピクセル
31制御素子
34ピクセル行
36ピクセル列
40コントローラ
41 ピクセルドライバ回路
42シリアルバス
42A シリアルバス
42B シリアルバス
43クロック
44内部チップレット接続
45バス
45A バス
45B バス
50列ドライバ集積回路
52 行ドライバ集積回路
60 フリップフロップ

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社半導体エネルギー研究所の「 表示システム」が 公開されました。( 2020/10/29)

    【課題・解決手段】解像度の高い表示システムを提供する。表示品位の高い表示システムを提供する。処理部及び表示部を有する表示システムである。処理部には、第1の画像信号が供給される。処理部は、第1の画像信号... 詳細

  • 株式会社タッチパネル研究所の「 巻き込み式基盤」が 公開されました。( 2020/10/29)

    【課題】巻き取った状態ではロール芯に巻き取られた形状をしており、持ち運びが簡易であり、巻きだした状態では片手に持った状態でも巻きだし部分が平面を維持できる基盤。【解決手段】短冊状の部材が巻き込み内面側... 詳細

  • 株式会社アルバックの「 蒸着源及び真空処理装置」が 公開されました。( 2020/10/29)

    【課題】加熱効率を向上させ、蒸着材料が熱ダメージを受けにくい蒸着源及び真空処理装置を提供する。【解決手段】蒸着源は、蒸発容器と、噴出ノズルと、加熱機構とを具備する。上記蒸発容器は、蒸着材料を収容する内... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ