図面 (/)

技術 相互接続の故障テスト

出願人 シリコンイメージ,インコーポレイテッド
発明者 スルチンソンアンギジュン
出願日 2010年1月22日 (10年10ヶ月経過) 出願番号 2011-548152
公開日 2012年7月12日 (8年4ヶ月経過) 公開番号 2012-516118
状態 特許登録済
技術分野 直流方式デジタル伝送 デジタル伝送の保守管理
主要キーワード 制御信号セット テスト手続き 合計静電容量 スイッチ制御入力 基板インタフェース 音声作動システム 開放相 伝播波形
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2012年7月12日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題・解決手段

本発明の実施形態は、一般的に、相互接続故障テストに関する。故障解析装置の実施形態は、送信器受信器との相互接続にテストパターンを提供するテストパターンソースを含み、相互接続は送信器端および受信器端を有すると共に、第1のワイヤおよび第2のワイヤを含み、送信器は、テストパターンを第1のワイヤを介して受信器に送信する。本装置は、第1のワイヤの第1の接続を開閉する第1のスイッチと、第2のワイヤの第2の接続を開閉する第2のスイッチとをさらに含む。第1のスイッチおよび第2のスイッチは、相互接続の1つまたは複数の故障を検出するようにテストパスの少なくとも部分を設定する構成に従って設定されるべきである。

概要

背景

通信での電子装置のIO(入力/出力)リンクは、並列リンク実装および直列リンク実装を含め、様々な形態で実施し得る。差動高速IO(HSIO)直列リンク技術により提供される費用利点のため、直列HSIOは従来の並列IOよりも魅力的代替になった。並列IOの一般に取り組まれている欠点としては、多いピン数、配線リソース、および並列データビットスキューを挙げることができる。

HSIO直列リンクは、並列IOのデータレート以上であり得る高帯域幅通信チャネルを提供する。並列データは、送信前に直列化し、受信した直列データは、受信器において並列データに非直列化し得る。HSIO直列リンクは、ピン数を低減し、トレースマッチングおよび混雑をなくすことにより、レイアウト問題を簡易化し得る。データは直列伝送されるため、個々のデータビット間で位相関係を維持する必要がない。

直列リンクは、差動シグナリングを提供し得る。差動シグナリングを使用して、特定の一般的なノイズに対する免疫を有し得る。差動相互接続を利用して、送信中に追加される一般的なノイズを効率的に除去し得る。動作に際して、HSIO相互接続は、クロック信号および送信データを搬送し得、クロック信号はデータ内に埋め込まれるか、または別個に提供される。

HSIO直列リンクは一般に、差動シグナリング方式を利用する。差動シグナリングは一対のワイヤを使用し、一方のワイヤは信号(Vp(t)と呼ばれ得る)を搬送し、他方のワイヤは信号を反転させたもの(Vn(t))を搬送する。Vp(t)およびVn(t)を搬送するワイヤのそれぞれは、正および負の相互接続ワイヤと呼ばれる。受信器は、相補的な相互接続ワイヤを伝播した信号の差分に基づいてデータを復元し得る。信号の差分は、Vdiff(t)と示すことができ、Vdiff(t)=Vp(t)−Vn(t)として定義し得る。伝送中にVp(t)およびVn(t)の両方に追加されるノイズを取り去ることができ、したがって、Vdiff(t)から除去することができる。

概要

本発明の実施形態は、一般的に、相互接続の故障テストに関する。故障解析装置の実施形態は、送信器と受信器との相互接続にテストパターンを提供するテストパターンソースを含み、相互接続は送信器端および受信器端を有すると共に、第1のワイヤおよび第2のワイヤを含み、送信器は、テストパターンを第1のワイヤを介して受信器に送信する。本装置は、第1のワイヤの第1の接続を開閉する第1のスイッチと、第2のワイヤの第2の接続を開閉する第2のスイッチとをさらに含む。第1のスイッチおよび第2のスイッチは、相互接続の1つまたは複数の故障を検出するようにテストパスの少なくとも部分を設定する構成に従って設定されるべきである。

目的

HSIO直列リンクは、並列IOのデータレート以上であり得る高帯域幅通信チャネルを提供する

効果

実績

技術文献被引用数
1件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

故障解析装置であって、送信器受信器との相互接続テストパターンを提供するテストパターンソースであって、前記相互接続は送信器端および受信器端を有すると共に、第1のワイヤおよび第2のワイヤを含み、前記送信器は、前記テストパターンを前記第1のワイヤを介して前記受信器に送信する、テストパターンソースと、前記第1のワイヤの第1の接続を開閉する第1のスイッチと、前記第2のワイヤの第2の接続を開閉する第2のスイッチとを備え、前記第1のスイッチおよび前記第2のスイッチは、前記相互接続の1つまたは複数の故障を検出するためのテストパスの少なくとも部分を設定する構成に従って設定されるべきである、装置。

請求項2

前記第1のスイッチおよび前記第2のスイッチは、前記送信器内に含まれるか、または前記相互接続の前記送信器端に結合される、請求項1に記載の装置。

請求項3

前記第1のスイッチおよび前記第2のスイッチは、前記受信器内に含まれるか、または前記相互接続の前記受信器端に結合される、請求項1に記載の装置。

請求項4

前記第1のワイヤの第3の接続を開閉する第3のスイッチと、前記第2のワイヤの第4の接続を開閉する第4のスイッチとをさらに備える、請求項1に記載の装置。

請求項5

前記第1のスイッチおよび前記第2のスイッチは、前記送信器内に含まれるか、または前記相互接続の前記送信器端に結合され、前記第3のスイッチおよび前記第4のスイッチは、前記受信器内に含まれるか、または前記相互接続の前記受信器端に結合される、請求項4に記載の装置。

請求項6

前記1つまたは複数の故障のそれぞれは、開放故障ブリッジ故障縮退故障、またはクロストーク故障のうちの1つである、請求項1に記載の装置。

請求項7

前記相互接続は、高速入出力(HSIO)相互接続である、請求項1に記載の装置。

請求項8

前記相互接続はDC結合される、請求項1に記載の装置。

請求項9

前記相互接続はAC結合される、請求項1に記載の装置。

請求項10

前記第1のスイッチは、前記第1のワイヤへの給電オンオフするように動作可能であり、前記第2のスイッチは、前記第2のワイヤへの給電をオンオフするように動作可能である、請求項1に記載の装置。

請求項11

前記第1のワイヤと電源との間に結合される第1の終端抵抗と、前記第2のワイヤと前記電源との間に結合される第2の終端抵抗とをさらに備え、前記第1のスイッチは、前記第1の終端抵抗を通して給電をオンオフし、前記第2のスイッチは、前記第2の終端抵抗を通して給電をオンオフする、請求項10に記載の装置。

請求項12

前記送信器は、信号を前記受信器に適用するテスタである、請求項1に記載の装置。

請求項13

第1のテストパターンを相互接続の第1のワイヤに適用することであって、前記相互接続は前記第1のワイヤおよび第2のワイヤを含むこと、第1の制御信号を第1のスイッチに送信することであって、前記第1のスイッチは、前記第1の制御信号に基づいて、前記第1のワイヤの第1の接続を開くか、または閉じること、第2の制御信号を第2のスイッチに送信することであって、前記第2のスイッチは、前記第2の制御信号に基づいて、前記第2のワイヤの第2の接続を開くか、または閉じ、前記第1の制御信号および前記第2の制御信号は、前記テストパターンのためにテストパスの少なくとも部分を設定すること、受信信号について前記相互接続を監視すること、ならびに前記相互接続の監視に基づいて、故障が前記相互接続に存在するか否かを判断することを含む、方法。

請求項14

第2のテストパターンを前記第2のワイヤに送信することをさらに含む、請求項13に記載の方法。

請求項15

前記第1の制御信号は、前記第2の制御信号の補数であり、前記第1のテストパターンは前記第2のテストパターンの補数である、請求項14に記載の方法。

請求項16

第3の制御信号を第3のスイッチに送信することであって、前記第3のスイッチは、前記第3の制御信号に基づいて、前記第1のワイヤの第3の接続を開くか、または閉じること、および第4の制御信号を第4のスイッチに送信することであって、前記第4のスイッチは、前記第4の制御信号に基づいて、前記第2のワイヤの第4の接続を開くか、または閉じることをさらに含む、請求項13に記載の方法。

請求項17

前記1つまたは複数の故障のそれぞれは、開放故障、ブリッジ故障、縮退故障、またはクロストーク故障のうちの1つである、請求項13に記載の方法。

請求項18

前記相互接続は、高速入出力(HSIO)相互接続である、請求項13に記載の方法。

請求項19

前記相互接続の検出された故障の場所を特定することをさらに含む、請求項13に記載の方法。

請求項20

前記第1のテストパターンは、テスタを利用して前記第1のワイヤに適用される、請求項13に記載の方法。

請求項21

1つまたは複数の相互接続に対する複数の制御信号を決定することをさらに含み、前記複数の制御信号は前記第1および第2の制御信号を含み、前記複数の制御信号は、少なくとも部分的に、テストにおいて検出される1つまたは複数のタイプの故障に基づく、請求項13に記載の方法。

請求項22

前記複数の制御信号の決定は、前記1つまたは複数の相互接続のすべてのワイヤの制御信号を同じ値に設定して、各相互接続内のブリッジ故障を検出することを含む、請求項21に記載の方法。

請求項23

前記複数の制御信号の決定は、各相互接続の正のワイヤの制御信号を第1の値に設定し、各相互接続の負のワイヤの制御信号を第2の値に設定して、相互接続間のブリッジ故障を検出することを含む、請求項21に記載の方法。

請求項24

前記複数の制御信号の決定は、第1の制御信号セットおよび前記第1の制御信号セットのビット毎の補数を確立して、ブリッジ故障と結び付いた開放故障を検出することを含む、請求項21に記載の方法。

請求項25

前記複数の制御信号の決定は、同じ極性を有する前記1つまたは複数の相互接続のワイヤ間のブリッジ故障をテストする複数の異なる制御信号セットを決定することを含む、請求項21に記載の方法。

請求項26

故障解析システムであって、第1の相互接続への接続を開閉する第1のスイッチセットであって、前記第1の相互接続は第1のワイヤおよび第2のワイヤを含み、前記第1のスイッチセットは、前記第1の相互接続の送信器側に2つのスイッチおよび前記第1の相互接続の受信器側に2つのスイッチを含む、第1のスイッチセットと、第2の相互接続への接続を開閉する第2のスイッチセットであって、前記第1の相互接続は第3のワイヤおよび第4のワイヤを含み、前記第2のスイッチセットは、前記第2の相互接続の送信器側に2つのスイッチおよび前記第2の相互接続の受信器側に2つのスイッチを含み、前記第1のスイッチセットおよび前記第2のスイッチセットは、テストパスの少なくとも部分を設定するように動作する、第2のスイッチセットと、前記第1の相互接続および前記第2の相互接続のうちの1つまたは複数のワイヤに信号を適用する1つまたは複数のパターンソースと、前記1つまたは複数のパターンソースからの前記信号の受信に基づいて、前記第1の相互接続および前記第2の相互接続の1つまたは複数の故障を識別する論理とを備える、システム

請求項27

前記故障を識別する論理は、前記信号が受信されたか否かを判断する信号検出器を含む、請求項26に記載のシステム。

請求項28

前記故障を識別する論理は、受信信号がエラーを含むか否かを判断するエラー検出器を含む、請求項26に記載のシステム。

請求項29

各スイッチは独立して制御可能である、請求項26に記載のシステム。

請求項30

前記故障を識別する論理は、検出された故障の場所を特定する論理を含む、請求項26に記載のシステム。

請求項31

前記1つまたは複数の故障のそれぞれは、開放故障、ブリッジ故障、縮退故障、またはクロストーク故障のうちの1つである、請求項26に記載のシステム。

請求項32

前記第1のスイッチセットは、第1の制御信号セットを受信し、前記第2のスイッチセットは、前記第1の制御信号セットの補数を受信し、前記1つまたは複数のパターンソースは、第1のテストパターンを前記第1および第3のワイヤに適用し、前記第1のテストパターンの補数を前記第2および第4のワイヤに適用し、前記論理は、同じ極性のワイヤ間のブリッジ故障を検出する、請求項31に記載のシステム。

請求項33

前記相互接続は、高速入出力(HSIO)相互接続である、請求項26に記載のシステム。

請求項34

命令シーケンスを表すデータを記憶したコンピュータ可読媒体であって、命令シーケンスは、プロセッサにより実行された場合、前記プロセッサに、第1のテストパターンを相互接続の第1のワイヤに適用することであって、前記相互接続は前記第1のワイヤおよび第2のワイヤを含むこと、第1の制御信号を第1のスイッチに送信することであって、前記第1のスイッチは、前記第1の制御信号に基づいて、前記第1のワイヤの第1の接続を開くか、または閉じること、第2の制御信号を第2のスイッチに送信することであって、前記第2のスイッチは、前記第2の制御信号に基づいて、前記第2のワイヤの第2の接続を開くか、または閉じ、前記第1の制御信号および前記第2の制御信号は、前記テストパターンのためにテストパスの少なくとも部分を設定すること、前記相互接続上で1つまたは複数の信号を受信すること、ならびに前記受信信号に基づいて、故障が前記相互接続に存在するか否かを判断することを含む動作を実行させる、コンピュータ可読媒体。

請求項35

前記命令シーケンスは、前記プロセッサに、第2のテストパターンを前記第2のワイヤに適用することを含む動作を実行させる命令をさらに含む、請求項34に記載の媒体。

請求項36

前記命令シーケンスは、前記プロセッサに、第3の制御信号を第3のスイッチに送信することであって、前記第3のスイッチは、前記第3の制御信号に基づいて、前記第1のワイヤの第3の接続を開くか、または閉じること、および第4の制御信号を第4のスイッチに送信することであって、前記第4のスイッチは、前記第4の制御信号に基づいて、前記第2のワイヤの第4の接続を開くか、または閉じることを含む動作を実行させる命令をさらに含む、請求項34に記載の媒体。

請求項37

前記1つまたは複数の故障のそれぞれは、開放故障、ブリッジ故障、縮退故障、またはクロストーク故障のうちの1つである、請求項34に記載の媒体。

請求項38

前記命令シーケンスは、前記プロセッサに、前記相互接続の検出された故障の場所を特定することを含む動作を実行させる命令をさらに含む、請求項34に記載の媒体。

請求項39

前記命令シーケンスは、前記プロセッサに、1つまたは複数の相互接続に対する複数の制御信号を決定することを含む動作を実行させる命令をさらに含み、前記複数の制御信号は前記第1および第2の制御信号を含み、前記複数の制御信号は、少なくとも部分的に、テストにおいて検出される1つまたは複数のタイプの故障に基づく、請求項34に記載の媒体。

技術分野

0001

本発明の実施形態は、一般的には電子工学の分野に関し、特に、相互接続故障テストする方法および装置に関する。

背景技術

0002

通信での電子装置のIO(入力/出力)リンクは、並列リンク実装および直列リンク実装を含め、様々な形態で実施し得る。差動高速IO(HSIO)直列リンク技術により提供される費用利点のため、直列HSIOは従来の並列IOよりも魅力的代替になった。並列IOの一般に取り組まれている欠点としては、多いピン数、配線リソース、および並列データビットスキューを挙げることができる。

0003

HSIO直列リンクは、並列IOのデータレート以上であり得る高帯域幅通信チャネルを提供する。並列データは、送信前に直列化し、受信した直列データは、受信器において並列データに非直列化し得る。HSIO直列リンクは、ピン数を低減し、トレースマッチングおよび混雑をなくすことにより、レイアウト問題を簡易化し得る。データは直列伝送されるため、個々のデータビット間で位相関係を維持する必要がない。

0004

直列リンクは、差動シグナリングを提供し得る。差動シグナリングを使用して、特定の一般的なノイズに対する免疫を有し得る。差動相互接続を利用して、送信中に追加される一般的なノイズを効率的に除去し得る。動作に際して、HSIO相互接続は、クロック信号および送信データを搬送し得、クロック信号はデータ内に埋め込まれるか、または別個に提供される。

0005

HSIO直列リンクは一般に、差動シグナリング方式を利用する。差動シグナリングは一対のワイヤを使用し、一方のワイヤは信号(Vp(t)と呼ばれ得る)を搬送し、他方のワイヤは信号を反転させたもの(Vn(t))を搬送する。Vp(t)およびVn(t)を搬送するワイヤのそれぞれは、正および負の相互接続ワイヤと呼ばれる。受信器は、相補的な相互接続ワイヤを伝播した信号の差分に基づいてデータを復元し得る。信号の差分は、Vdiff(t)と示すことができ、Vdiff(t)=Vp(t)−Vn(t)として定義し得る。伝送中にVp(t)およびVn(t)の両方に追加されるノイズを取り去ることができ、したがって、Vdiff(t)から除去することができる。

発明が解決しようとする課題

0006

Vdiff(t)の符号は、意図される論理値として解釈し得る。すなわち、理想的には、Vdiff(t)の正または負の値のそれぞれを論理「1」または「0」として解釈し得る。例えば、Vp(t)=250mVであり、Vn(t)=−250mVである場合、Vdiff(t)=500mV>0を論理「1」として解釈し得る。同様に、Vp(t)=−250mvであり、Vn(t)=250mVである場合、Vdiff(t)=−500mV<0を論理「0」として解釈し得る。実際には、論理「1」および「0」に関するVdiff(t)の各最小値は、Vp(t)およびVn(t)よりも小さい場合がある。したがって、これにより、直列リンクを機能させ、差動IOラインのうちの一方が欠陥を有する場合であっても必ずしも故障とはならないようにすることができる。しかし、これは、欠陥がテスト中に隠され、システム適用中に故障を生じさせ得る場合、潜在的なテスト問題を生じさせる恐れがある。したがって、そのような欠陥の検出および適宜診断が、HSIO相互接続テストにおいて難問であり得る。

0007

同様の参照番号が同様の要素を指す添付図面中の図に、本発明の実施形態を限定ではなく例として示す。

図面の簡単な説明

0008

故障テストの実施形態を使用して解析する高速IO接続の図である。
故障テストの実施形態を使用して解析する高速IO接続の図である。
故障テストの実施形態を使用して解析するAC結合された高速IO接続の図である。
故障テストの実施形態を使用して解析するDC結合された高速IO接続の図である。
故障解析システムの実施形態を使用して検出する一般的な故障モデルの図である。
IEE規格テストプロセスの図である。
相互接続故障解析器の実施形態の図である。
縮退故障および開放相接続故障を検出する実施形態の図である。
ブリッジ故障を検出する実施形態の図である。
従来の受信器と通信する送信器を含むシステムの開放故障検出の実施形態の図である。
従来の送信器と通信する受信器を含むシステムの開放故障検出の実施形態の図である。
スイッチ短絡および縮退を検出する実施形態の図である。
ブリッジを検出する実施形態の図である。
クロストークを検出するシステムの実施形態の図である。
開放故障を検出する実施形態の図である。
ブリッジ故障を検出する実施形態の図である。
相補的なブリッジ故障を検出する実施形態の図である。
同じ極性を有するワイヤのブリッジ故障を検出する実施形態の図である。
同じ極性を有するワイヤのブリッジ故障を検出する実施形態の図である。
ブリッジ故障を検出するテスト構成を示す。
相互接続の故障をテストする実施形態を示すフローチャートである。
故障をテストする実施形態に含まれる装置の実施形態の図である。

実施例

0009

本発明の実施形態は、一般的に、相互接続の故障テストに関する。

0010

本発明の第1の態様では、故障解析装置の実施形態は、送信器と受信器との相互接続にテストパターンを提供するテストパターンソースを含み、相互接続は送信器端および受信器端を有すると共に、第1のワイヤおよび第2のワイヤを含み、送信器は、テストパターンを第1のワイヤを介して受信器に送信する。装置は、第1のワイヤの第1の接続を開閉する第1のスイッチと、第2のワイヤの第2の接続を開閉する第2のスイッチとをさらに含む。第1のスイッチおよび第2のスイッチは、相互接続の1つまたは複数の故障を検出する構成に設定されるべきである。

0011

本発明の第2の態様では、方法は、第1のテストパターンを相互接続の第1のワイヤに適用することを含み、相互接続は第1のワイヤおよび第2のワイヤを含む。第1の制御信号が第1のスイッチに送信され、第1のスイッチは、第1の制御信号に基づいて第1のワイヤの第1の接続を開放または閉鎖する。第2の制御信号が第2のスイッチに送信され、第2のスイッチは、第2の制御信号に基づいて第2のワイヤの第2の接続を開放または閉鎖する。相互接続の受信信号監視され、受信信号の監視に基づいて、相互接続に故障が存在するか否かが判断される。

0012

本発明の実施形態は、一般的に、入/出力(I/O)相互接続のテスト構造に関する。

0013

本明細書においては以下のように使用される:
「相互接続」は、入力信号または出力信号転送する装置間の任意の信号相互接続を意味する。
「高速I/O相互接続」または「HSIO相互接続」は、比較的高速で動作する任意のI/O相互接続を意味する。

0014

いくつかの実施形態では、テスト構造が提供されて、装置の差動相互接続がテストされる。例えば、テスト構造を利用して、送信器と受信器との相互接続の故障を検出し、位置特定し得る。相互接続をテストするためのテスト構造は、本明細書では、相互接続故障解析器とも呼ばれ得る。いくつかの実施形態では、高速入−出力(HSIO)相互接続テスト構造は、システム基板上に組み付けられた通信装置のAC結合およびDC結合差動相互接続をテストするために提供される。いくつかの実施形態では、テスト構造を利用して、1つまたは複数の故障を検出して位置特定し得、故障は、縮退故障、開放故障、およびブリッジ故障を含み得る。いくつかの実施形態では、テスト構造を利用して、信号の保全性に影響する結合ノイズまたはクロストークを解析し得る。

0015

いくつかの実施形態では、テスト構造は、標的とされる相互接続テストを従来の機能テスト統合できるようにし得る。テスト構造は、いくつかの実施形態では、HSIOインタフェース回路の機能テストに使用し得る信号検出器および内蔵自己試験BIST回路等の既存のオンチップ機能およびテストハードウェアを利用し得る。高速インタフェーステストに関してIEEE規格1149.6(IEEESTD1149.6、2003年3月)での要件と比較して、実施形態は、HSIO相互接続テストを機能的な速度で実行し、テスト応答観測するために追加のアナログ回路を必要とせず、規格1149.6で要求されるようなIEEE規格適合性検証を必要とせずに、より単純な実施を提供し得る。

0016

いくつかの実施形態では、HSIO差動相互接続テスト構造を利用して、HSIO相互接続テストを簡易化し得る。テスト構造の実施形態では、標的とされる相互接続テストを機能テストと同じ様式で実行し得る。いくつかの実施形態では、テスト構造を利用して、開放故障、縮退故障、およびブリッジ故障を検出して位置特定し、配線チャネルの配置に起因するクロストークの検出および位置特定に拡張し得る。テストは、収集されたテスト結果からの複数の故障の位置特定およびトポロジ再構築にも利用し得る。いくつかの実施形態では、既存の機能的ハードウェアおよびBISTハードウェアをテストに利用し得るため、テスト構造のハードウェアオーバーヘッドを小さくし得る。さらに、テスト構造を利用し、工学努力を低減して、基板製品品質を向上させ、製品の増産を加速させることができる。

0017

図1Aおよび図1Bは、故障テストを利用する高速IO接続を解析する実施形態を示す。HSIO相互接続が、図1Aのように、システム基板105上のチップ1 120およびチップ2 125等の同じ基板上の装置を接続する場合、テスト構造の実施形態を使用して、相互接続を単純な実施態様でテストし得る。しかし、図1Bに示されるように、ケーブル180でリンクされたシステム基板1 150上のチップ1 170およびシステム基板2 155上のチップ2 175等の2つの装置が異なる基板上にあり、ケーブルを介して接続される場合、ケーブルを通して直接、またはチップのソケットにより多様なテストを適用し得る。ケーブルを取り外し、ソケットを通して高速相互接続ワイヤを含む基板インタフェースを直接、外部テスト機器の標的とし得る。いずれの状況でも、テスト構造および付随するテスト方法の実施形態を利用して、故障のテストおよび診断をサポートし得る。テストシステムおよびプロセスの実施形態は、図1Aおよび図1Bの両方に示される実施態様を含む。本明細書において説明される実施形態は、一般的に、図1Aに示される実施態様を参照して考察されるが、この実施態様に限定されない。

0018

いくつかの実施形態では、HSIO技術に使用される差動相互接続実施態様は、AC結合相互接続およびDC結合相互接続を含み得る。図2Aは、故障をテストする実施形態を使用して解析するAC結合された高速IO相互接続205の図である。図2Bは、故障をテストする実施形態を使用して解析するDC結合された高速IO相互接続260の図である。図2Aに示されるように、システムは、テスト波形信号(またはテストパターン)を送信器(TX)245に提供する機能的テストパターン生成器TPG)230を含み得、信号は、受信器(RX)250により受信され、エラーチェッカ235および信号検出器240に提供される。AC結合相互接続205は、信号のDC成分を遮断して、AC信号成分のみを通すキャパシタ225を含み得る。AC結合リンクは、図2Aに示されるように、別個の終端抵抗R[t,1],R[t,0],R[r,1]、およびR[r,0]を有する送信器TX(AVCC0210)および受信器RX(AVCC1215)において別個の電源により給電される。他方、DC結合相互接続では、送信器265から受信器270に直接接続し得、これにより、信号のDC成分およびAC成分の両方を相互接続に通すことができる。DC結合相互接続では、送信器265は受信器270から直接給電し得、キャパシタが送信器と受信器との接続に存在しない。終端抵抗R[r,1]およびR[r,0]は一般に、図2Bに示されるように、受信器内に実装し得る。

0019

一般に、DC結合よりも優れたAC結合の利点は、送信器と受信器との切り離しである。DC結合実施態様と比較して、AC結合構造の送信器および受信器は、互いにより独立するように設計し得る。一般に、AC信号成分のみが有意メッセージを搬送するため、そのような成分を、送信器および受信器において異なる独立したDC電圧によりオフセットさせ、各側で独立した電源を利用することが可能である。したがって、AC信号を一貫して解釈することが可能な場合、AC結合相互接続を利用して、送信器の設計問題を受信器の設計問題と切り離し得る。

0020

しかし、AC結合相互接続での故障検出は、DC結合相互接続よりも困難であり得る。DC結合相互接続の場合、テスト方法を利用して、電流および/または電圧等の電気量の測定に基づいて、DC結合相互接続の故障を検出し得る。例えば、電源(AVCC)275が、図2Bに示されるように、受信器270により供給される場合、送信器でのAVCC電圧の検出を利用して、開放相互接続故障を検出し得る。しかし、DC信号成分がキャパシタを通過しないため、同じ方法はAC結合相互接続テストには適用されない。AC結合相互接続テストでは、AC信号で構成されたテストパターンを必要とするため、テストが比較的複雑であり得る。いくつかの実施形態では、テスト方法をAC結合相互接続およびDC結合相互接続の両方に適用し得る。この考察では、提案される方法は一般に、より複雑なAC結合相互接続を使用して考察される。

0021

図3は、故障解析システムの実施形態を使用して検出する一般的な故障モデルの図である。相互接続トレースは非常に細かく、互いの近傍に複数の層になって配置されている場合があるため、相互接続ワイヤは、特定の状況では、開放310、縮退電力バス320、または他の相互接続ワイヤ330との短絡(ブリッジと呼ばれる)を生じさせ得る。縮退の場合320、「縮退x」は電力への縮退(x=1として示される)を示し、縮退は接地への縮退(x=0として示される)を示す。図3は、HSIO直列相互接続のテストの難しさを示す。リンク内の2つの相互接続のうちの一方が、開放310、縮退320、またはブリッジ330の各状況に起因する故障を有する場合であっても、テストパターンまたはテスト波形を受信器において首尾良く復元し得る。そのため、これら故障を検出することができない。AC結合相互接続では、縮退故障320は、開放状況として認識される場合がある。いくつかの実施形態では、縮退のテストおよび診断を、開放のテストおよび診断と切り離して、診断の分解能を増大させ得る。ブリッジ故障330は、任意の数の相互接続ワイヤと共に発生し得る。いくつかの実施形態では、検出システムは、複数のブリッジ故障の検出および診断を提供する。

0022

高速差動IO相互接続テストの問題を軽減するために、IEEE規格委員会は、IEEESTD1149.6と呼ばれる規格解決策を提案した。しかし、IEEE STD1149.6は、HSIO相互接続テストの実施に大きな工学的リソースおよび追加のテストハードウェアを必要とし得る。IEEE規格では、規格に準拠するために、提供されるテストハードウェアを検証する必要もある。HSIO相互接続テストは多くの場合、IEEE1149.6環境では、機能速度よりも低速で実行され得るため、そのような環境では、実際のテストは、クロストークおよび周波数に関連する他のパラメトリック欠陥等の実際のテストの問題を効率的にチェックすることができない。

0023

図4はIEEE規格テストプロセスの図を示す。この図では、送信器TX450が受信器RX455に結合される。IEEE規格テストプロセスは、別個のACテスト信号生成器405および2つのACテスト受信器410〜415を利用して、各差動IOの故障を観測する。いくつかの実施形態では、ACテスト信号生成器405は、システムの機能的パス420よりも低速で動作し得る。ACテスト受信器410〜415は、VpおよびVnにおいて小さなAC信号(例えば、最大振幅250mV)を検出するために必要であり得る。ACテスト受信器410〜415は多くの場合、アナログ回路であり、そのような回路では、使用前にテストが必要であり得る。高速ACテスト受信器の設計およびテストは、多くの場合、数GHz(109Hz)であり得る機能速度でテストが実行される場合、難問であり得る。IEEE規格によればさらに、ACバウンダリスキャン設計をバウンダリスキャン記述言語BSDL)425で記述しなければならず、相互接続テスト生成の基板レベルシステム製造に提供する前に、設計記述を検証しなければならない。IEEE規格準拠の検証では、検証ソフトウェアの開発または購入が必要であり得る。

0024

いくつかの実施形態では、HSIO相互接続テストのためのテストシステムおよびテストプロセスが、多大なハードウェアおよび検証ソフトウェアオーバーヘッドを必要とせずに提供される。いくつかの実施形態では、故障検出は、内蔵自己試験(BIST)回路を使用してリンクの保全性をテストする機能テストと同じ方法で実行し得る。いくつかの実施形態では、故障検出テストは、差動AC信号(VpおよびVn)の形態でのテストパターンまたはテストパターン波形の送信を含み得る。そのようなプロセスでは、データ復元後、受信器に存在するBIST回路を使用してエラーを検出し得る。

0025

この説明では、テストパターンは、最大数遷移:「1010…10」および「0101…01」を含むパターンであり得る系統を呈した。しかし、利用可能な任意のテストパターンを使用してもよい。複数の故障の故障診断は、個々の相互接続ワイヤのテストから収集されるテスト結果から得ることができる。いくつかの実施形態では、テスト結果は、収集されたテスト結果から故障のトポロジを再構築し得るように収集し得る。

0026

テスト構造は、様々な実施形態において、多くの異なる形態で実施し得る。オンチップ実施の場合、テスト構造の機能をテスト中の回路の任意の場所に実施して、相互接続ワイヤを開閉し得る。いくつかの実施形態では、構造は、相互接続ワイヤの各側での電力のオンオフ切り替えとして実施してもよい。スイッチ機能は様々な方法で実施し得る。終端抵抗をオンオフするシステム機能が利用可能であり得ることが多いため、同じシステム機能を再利用して、故障テストのために提案されるテスト構造を実施し得る。この場合、テスト構造は、ソースとシンクとの相互接続ワイヤへの電力のオンオフ切り替えとして見る、または実施し得る。

0027

図5は、相互接続故障解析器の実施形態の図である。図5は、HSIO相互接続テスト構造の機能図を提供し、テスト構造の機能は回路の任意の場所に実施し得る。テスト構造の基本概念は、故障を検出するためにテストを実行し得る対象パスを構成する柔軟性のあるテスト制御構造を提供することである。この説明において、対象信号パスはテストパスと呼ばれる。テスト構造は、IO相互接続の故障を検出するためにテストパスを確立する制御メカニズムを提供する。

0028

HSIO相互接続の主機能はポイントツーポイント接続を確立することであるため、この説明では一般に、N個の送信器および同数のN個の受信器があると想定する。送信器の各インスタンスは、TX[t]505と示され、受信器の各インスタンスはRX[r]510と示される。この説明では、TX[t]およびRX[r]が接続されて、リンク[r」と示されるチャネルリンクを形成する場合、t=rである。但し、0≦r≦N−1である。図5は、図5は、送信器505により提供されるテスト波形を示すが、他の実施形態では、テスト構造は、送信器505としてテスタ(例えば、自動試験機器(ATE)を含む)を使用して実施してもよく、この場合、テスタがテスト波形を受信器510の正および負の相互接続ポートに提供する。

0029

図5に示されるように、テスト構造はスイッチ機能と見ることができる。図5は、4つの単純なスイッチまたはスイッチ機能(530、535、540、545)を有する実施形態を示す。いくつかの実施形態では、各スイッチまたは各スイッチ機能は独立して制御可能であり、様々なテストパスの確立に利用し得る。スイッチまたはスイッチ機能は、様々な方法で、かつテスト構造内の様々な場所で実施し得る。例えば、いくつかの実施形態では、スイッチは、図示の終端抵抗R[t,0]、R[t,1]、R[r,0]、およびR[r,1]を通して電力(AVCC0またはAVCC1)をオンまたはオフにするように実施され得る。図5に示されるように、各スイッチまたはスイッチ機能(または本明細書では単純に「スイッチ」と称する)は、送信器TX[r]内の制御入力txc[t,i]および受信器RX[r]内の制御入力rxc[r,j]により制御される。但し、0≦i,j≦1である。制御またはスイッチ[*,0]および[*,1]の個々の添え字は、[*,1:0]として組み合わせ得る。本明細書において提供される用語を使用して、txc[t,i](rxc[r,j])=1または0の場合、テスト構造内のスイッチtsw[t,i](rsw[r,j])はそれぞれ、オンまたはオフにされる。この用語が本明細書において使用されるが、説明される制御信号に任意のシグナリング呼称を使用し得る。送信器ドライバは、テストパターン生成器(TPG)515から入力を受信する。スイッチtsw[t,i]がオンにされる場合、これにより、イネーブルされた相互接続された相互接続を介してテストパターンを送信すべき送信器ドライバの対応する出力が可能になる。送信器ドライバのイネーブルされた出力は、テストパターンソースと呼ばれる。図示のシステムでは、各TXは2つのテストパターンソースを含み、そのようなソースは、正のテストパターンソースおよび負(または反転または差動)テストパターンソースを提供する。この説明では2つのテストパターンソースに言及するが、単一のソースまたは装置により、正のパターンおよび負のパターンを生成してもよい。差動シグナリングを使用した場合、正のテストパターンソースは、生成されたテストパターンセットを搬送し得、負のテストパターンソースは、生成されたテストパターンセットのビット毎の補数を搬送する。この図では、TX[t]の正のテストパターンソースおよび負のテストパターンソースのそれぞれは、スイッチ制御入力tsw[t,0]およびtsw[t,1]によりイネーブルされる。同様に、スイッチrsw[r,j]は、対応する正または負のテストパターンシンクをイネーブル(または接続)し、そのポイントで、エラーをチェックするか、または信号の存在を検出し得、受信器RX[r]は、例えば、エラーチェッカ(EC)520および信号検出器(SD)525を含む。この図では、TX[t]505およびRX[r]510が接続されてリンク[r]を形成するため、t=rである。

0030

いくつかの実施形態では、テストパスは、制御入力txc[t,1:0]およびrxc[r,1:0]を対応するスイッチに提供することにより確立し得る。例えば、リンクの正の相互接続ワイヤ上での開放故障を検出するためのテストパスが確立される場合、制御入力txc[r,1:0]=01およびrxc[r,1:0]=01を提供して、スイッチtsw[t,0]およびrsw[r,0]を閉じると共に、スイッチtsw[t,1]およびrsw[r,1]を開き得る。制御入力txc[t,1:0]およびrxc[r,1:0]は、閉じられたスイッチにより表し得る。例えば、制御入力txc[t,1:0]^rxc[r,1:0]=「0101」,「1101」、および「0100」は、
(tsw[t,0],rsw[r,0])、(tsw[t,*],rsw[r,0])、および(tsw[t,0],rsw[r,⊥])により表すことができる。但し、^は連結を示し、記号*および⊥のそれぞれは、すべてのスイッチおよび0個のスイッチを示す。したがって、tsw[t,*]およびrsw[r,⊥]のそれぞれは、TX[t]内のすべてのスイッチおよびRX[r]内の0個のスイッチが閉じられることを示す。制御入力txc[r,1:0]およびrxc[t,1:0]によりテストパスを確立し得るため、パス内でオンになっているスイッチにより、テストパスを表し得ることに留意する。

0031

この説明では、各相互接続テスト実行のすべてのリンクのスイッチ制御は、「テスト構成」と呼ばれる。テスト構成は、テスト中のすべてのリンクで確立されたテストパスを含む。所望の相互接続テストを完了するためには、特定の数のテスト構成が必要であり得る。例えば、開放故障の検出を完了するには、テスト構成「1010」および「0101」が必要であり得る。開放テストの実施形態についてさらに後述する。

0032

いくつかの実施形態では、テスト構造は、特定の用途に応じて、オンチップまたはオフチップ(テスト構造がテスト対象チップ内に含まれるか、または含まれないかを示す)で実施し得る。テスト構造がオンチップで提供される場合、txc[t,1:0]およびrxc[r,1:0]を等録し、例えば、IEEESTD1149.1バウンダリスキャンインタフェース等の周知のIOインタフェースを介して直列にロードし得る。テスト構造が部分的に装備されているか、またはテスト構造が完全にない装置の場合、テスト構造は、外部ハードウェアを使用して実施し得る。例えば、基板を装置(DUT、テスト中の装置、または基板として既知)のテストの際または装置特徴付けの際に使用すべき場合、テスト構造は、外部ハードウェアを使用して実施し得る。

0033

いくつかの実施形態では、図5に示されるようにテスト構造は、物理層(PHY)ハードウェアの保全性を検証するために使用される既存の信号検出器および/または内蔵自己試験(BIST)ハードウェアを利用し得る。一般に、信号検出器は、差動リンク上の信号の存在を検出するシステム機能の部分である。BISTハードウェアは、テストパターン生成器およびエラーチェッカを含み得る。いくつかの実施形態では、所望のテストパターンを生成し、差動相互接続を経由して送信器PHYハードウェアを介して機能速度で送信し得る。送信信号は、受信器において復元され、エラーチェックされる。エラーが検出された場合、1つまたは複数のエラー検出器フラグが、検出されたエラーの存在を示す。同時に、信号検出器は、AC信号の存在をチェックし、それに従って、検出結果を示し得る。

0034

図6は、縮退および開放IO相互接続故障を検出する実施形態の図である。いくつかの実施形態では、開放故障検出は、図6において定要されるような、縮退故障の検出にも利用し得る。この図では、テスト中のパスは、機能的パス上のスイッチ(送信器605のスイッチ630および受信器610のスイッチ640)を閉じ、他のすべてのスイッチ(送信器605のスイッチ635および受信器610のスイッチ645)を開いたままにすることにより確立し得る。図6のスイッチ機能、他の図は特定のスイッチ(図6のスイッチ630、635、640、および645)として示されるが、スイッチ機能は、他の形態で、またはシステム内の他の場所に実施してもよい。送信されたテストパターン650が受信器610において首尾良く復元された場合、または送信された信号650が信号検出器625により検出された場合、システムは、開放故障または縮退故障が検出されなかったと結論付ける。しかし、開路655等により、送信されたテストパターンが受信されず、信号パターンが検出されない場合、エラー検出器620等によりエラーが検出される。

0035

例えば、正の相互接続ワイヤでの開放/縮退故障を標的とすべき場合、スイッチ制御入力txc[t,1:0]^rxc[r,1:0]=「0101」をテスト中のすべてのリンクに提供することにより、正の相互接続ワイヤのすべてのスイッチが閉じられ、他のすべてのスイッチは開かれる。この例では、故障の存在は、入力テストパターンの伝播を妨げることになるため、そのようなテストパターンは受信器において復元されないことになる。相補的なスイッチ設定(すなわち、txc[t,1:0]^rxc[r,1:0]=「1010」)を使用する場合、同じテストを繰り返して、テスト中のすべてのリンクの負の相互接続ワイヤの開放/縮退故障を検出し得る。この図では、開放テストのテスト構成は「0101」および「1010」である。

0036

いくつかの実施形態では、ブリッジテストを、エラーチェッカ(EC)720および信号検出器(SD)725に結合し得る送信器705および受信器710に対して図7に示されるように実行し得る。この図では、標的となるブリッジ故障を刺激するテストパスは、テスト中のすべてのリンクに対してスイッチ制御入力txc[t,1:0]^rxc[r,1:0]=「0110」または「1001」を使用して確立し得る。例えば、送信器705のスイッチ730および受信器710のスイッチ745を閉じ、送信器705のスイッチ735および受信器710のスイッチ740を開き得る。故障のない状況では、すべてのパスは開放され、信号は送信器705から受信器710に伝播しないため、テストパターン750は信号検出器725により検出されるはずがない。しかし、故障760等のブリッジ故障が任意の相互接続ワイヤ間に存在する場合、ブリッジ故障を介し、パス対を通して相補的なテストパターンまたは波形を受信し得る。相補的なテストパターンが受信器710で受信される場合、ブリッジ故障が検出される。複雑な複数のブリッジ故障の検出および診断についてさらに後述する。

0037

いくつかの実施形態において、テスト構造またはテストシステムを利用して、テストシステムの要素を備えない従来の送信器または受信器のうちのいずれかを含むHSIO相互接続をテストし得る。この性能を利用して、テストの恩益を、テスト構造要素を備えていない装置にも拡張することが可能であり得る。例えば、通信している送信器および受信器のうちの一方のみがテスト構造を備える場合、テスト構造を利用し得る。

0038

図8は、従来の受信器と通信する送信器を含むシステムの場合に開放故障を検出する実施形態の図であり、図9は、従来の送信器と通信する受信器を含むシステムの場合に開放故障を検出する実施形態の図である。図8および図9に示される例が示すように、テスト構造が備えられた送信器または受信器は、従来通りの相手方と統合されて、HSIOリンクを形成し得る。これら構成では、開放故障および縮退故障についての相互接続テストを同様に実行し得る。いくつかの実施形態では、相互接続ワイヤ間の複数のブリッジ故障を検出することもできる。例えば、1つのテストパターンソースが多くのテストパターンシンクとブリッジする場合、テストパターン波形の振幅がパターンシンクの数で除算され、したがって、テストパターンを復元または検出できないため、複数のブリッジ故障を開放故障として検出し得る。

0039

図8は、スイッチ830および835を含め、送信器805は故障検出にイネーブルされ、その一方で、受信器810内に含まれるエラー検出器820および信号検出器825が故障検出にイネーブルされる、開放故障を検出する実施形態を示す。例えば、開放故障855の検出は、スイッチ830を閉じ、スイッチ835を開くことを含み得る。テストパターン850が、この構成の送信器805に適用される場合、信号は信号検出器825により検出されず、故障状況が示される。(図8に示される従来のRXは、RX内のすべてのスイッチが永久的に閉じられている図5のRXの特殊な事例として考えることができる)。

0040

図9は、送信器905が常に、故障検出のためにテストパターン波形を負および正の両方の相互接続ワイヤに提供する間、エラー検出器920および信号検出器925を含む受信器910が、スイッチ940および945を含め、故障検出にイネーブルされる、開放故障を検出する実施形態を示す。例えば、開放故障955の検出は、スイッチ940を閉じ、スイッチ945を開くことを含み得る。テストパターン950が、この構成の送信器905に適用される場合、信号は受信器910において検出されず、故障状況が示される。(図9に示される従来のTXは、TX内のすべてのスイッチが永久的に閉じられている図5のTXの特殊な事例として考えることができる)。

0041

いくつかの送信器および受信器が同じ基板上で接続される場合、故障の検出および診断は簡単な作業ではないことがある。接続された送信機および受信器は潜在的に、互いに干渉する恐れがある。故障、特に相互接続ワイヤ間の複数の故障は、故障挙動の解析を複雑にし、診断をより難しくする恐れがある。故障検出のテストパターンを適用する際、例えば、いくつかのブリッジ故障が隠されるか、または入力信号波形の振幅を変更する恐れがある。いくつかの実施形態では、テストプロセスが適用されて、複数の故障が検出され位置特定され、生産の増産のみならず、トラブルシューティングにも役立ち得る。

0042

いくつかの実施形態では、テストシステムまたはテスト方法が実施されて、複数の相互接続故障が検出され、位置特定される。いくつかの実施形態では、テストシステムまたはテスト方法は、テストの各実行中に1つのテストパターンソースおよび1つのテストパターンシンクを一度にイネーブルことにより、望ましくない複雑さを低減し得る。この実施態様では、目的は、複数の故障の潜在的に複雑なパターンを、パターンソースおよびパターンシンクにテストを利用するより単純な故障パターンに分離または分割することである。いくつかの実施形態では、各テスト実行からのより単純な故障パターンの検出を収集して、元々の複数の故障のパターンを再構築し得る。

0043

信号通信では、クロック信号が、データストリーム内に埋め込まれるか、または別個に提供され得る。差動クロックリンクが別個に提供されるソース同期HSIOの場合、利用可能な信号検出器をクロックリンクに使用し得る。信号検出器が利用可能ではない場合、カウンタを利用して、クロックリンクの故障を検出し得る。この実施態様では、クロックが復元した場合、カウンタがインクリメントされる。

0044

いくつかの実施形態では、故障診断のために、クロックリンクをデータリンクとは別個にテストし得る。例えば、クロックリンクを最初にテストし、次にデータリンクをテストし得る。この実施態様では、クロックのテスト手続きは、クロックの故障を検出するために機能的BISTに代えてカウンタを利用し得ることを除き、データリンクと同じであり得る。テスト手続きの実施形態を、クロックリンクおよびデータリンクの両方のテストに適用し得るため、本明細書での考察は、データリンクに関してシステムに取り組み、両テストに取り組み得る。

0045

テスト手続きの実施形態を以下の表1に提供する。テストの実施形態は、診断の分解能を向上させるために、縮退テストを開放テストおよびブリッジテストから切り離し得る。いくつかの実施形態では、スイッチ短絡および縮退テストを利用して、受信器において観測される故障したスイッチおよび縮退故障を位置特定し、開放およびブリッジテストは、開放故障およびブリッジ故障を検出し位置特定し得る。

0046

0047

いくつかの実施形態では、スイッチ短絡および縮退テスト手続きは、すべてのリンク、すなわち接続された送信機と受信器とのすべての対により並行して実行し得る。テストのために、入力テストパターンは、受信器でのデータ復元に役立つように選択し得る。本明細書において提供する説明では、想定されるテストパターンは「1010...10」または「0101...01」であり得る。このテストパターンは、差動相互接続のうちの1つでの故障を検出するために、最大数の遷移を含む。他の実施態様では、他のテストパターンを代替または追加としてもよい。

0048

いくつかの実施形態では、テストパスは、テスト構造に適用される制御値txc[r,1:0]およびrxc[r,1:0]に従って確立し得る。提案されるテスト構造により、テストパスが確立されると、制御されたテストパスを通して、テストパターンを送受信し得る。受信されたテストパターンを、エラーについてチェックし、信号検出器はAC信号の存在を感知し得る。エラーおよび信号検出の結果を、テスト判断のためにエクスポートし得る。復元されたテストパターンは、テストおよび診断の判断のためにエクスポートし得る。

0049

スイッチ短絡および縮退テストの手続きの実施形態を表2に示す。

0050

0051

表2中、記号==、|、および|A|のそれぞれは、論理的な等号、論理的OR、およびセットまたはリストA内の要素の数を示す。いくつかの実施形態では、stuck−at_1[r]およびstuck−at_1[r]は、オフラインでチェックし得る。そのような場合、bist_check[r]はswitch_short[r]により決定し得る。

0052

いくつかの実施形態では、標的となるテストの制御値セットを一度に1つずつテスト構造に適用し得る。いくつかの構成では、スイッチ短絡および縮退テストに4つのテスト構成がある。実施態様では、4ビットスイッチ制御値セットが、「controls」と示される配列変数割り当てられる。したがって、controls[i][3:0]但し0≦i≦3がi番目の制御値をtxc[t,1:0]およびrxc[r,1:0]に提供する。表2中に提供される手続き内のforループ展開しないため、controls[i][3:0]の各値がテスト構造に提供されて、テストパスが構成される。図10は、スイッチ短絡および縮退を検出する実施形態の図である。図10に示される例では、controls[0]=「0100」およびcontrols[2]=「0001」を提供して、図10の構成1000および構成1050のそれぞれに示されるように、tsw[r,0]にテストパスを確立し得る。同じパスにおいて、受信器に接続された相互接続ワイヤの縮退故障もテストし得る。さらに、AC結合されたキャパシタがいかなるDC信号も遮断するため、図10の構成1050に示される縮退故障は、開放故障として検出し得る。

0053

いくつかの実施形態では、テストパスが確立された後、テストパターンを送信し、受信器においてチェックし得る。いくつかの実施形態において想定される送信およびデータ復元が、transmit_and_receive下位手続きに手短にまとめられる。各テストパターンは、送信器によりM回送信される。送信されたテストパターンは、送信に成功した場合、受信器において復元される。received[r]に保存された復元パターンを次にチェックして、縮退1故障、縮退0故障、およびスイッチ短絡故障を検出し得る。例えば、receiver[r]が一連の0または1を検出した場合、相互接続は縮退1または縮退0であると判断し得る。しかし、入力テストパターンを受信した場合、tsw[t,0]に欠陥があると判断し得る。受信器において復元されたテストパターンをチェックすることにより、欠陥のあるスイッチを識別し得る。

0054

信号検出器は、テストパターンが送信中の場合、AC信号の存在を検出することもできる。信号検出器は、信号を検出した場合、signal_detectedを論理1にアサートし、これにより、error[r]=1になり得る。

0055

BISTが少なくとも1つの一致を検出した場合、または信号検出器がAC信号を検出した場合、total error[r]を使用して、エラーをフラグ付け得る。故障を含むテストパスは、controls[i][3:0]内に提供されるテスト構成を使用して識別し得る。例えば、error[r]が、controls[2][3:0]=「0100」により確立されるテストパス内に生成される場合、その相互接続ワイヤは縮退xであるか、またはtsw[r,0]に欠陥があり得る。

0056

説明された環境では、スイッチ縮退−開放故障を検出し得るが、同じ相互接続ワイヤ上の開放故障と区別できないことに留意する。したがって、基板レベルでスイッチ−開放故障を開放故障と判断する場合がある。故障した素子により、良好な基板がテストに不合格になる恐れがあるため、これは、生産での基板レベルでの歩留まりを低減させる恐れがある。いくつかの実施形態では、テスト構造内のスイッチは、故障がないか、または少なくともスイッチ−開放故障がないものと想定し得る。例えば、スイッチが組立前に素子レベルでテストされると想定し得る。その場合、スイッチ短絡テストの目的は、テストの品質を保証するために、標的とされる相互接続テストについて、テスト構造の重要な機能を再検証することである。スイッチ短絡により、欠陥のある基板が合格する恐れがあるため、これが行われる。

0057

いくつかの実施形態では、縮退テストをスイッチ短絡テストで重ねて、診断分解能を向上させ得る。伝播がAC結合されたキャパシタにより妨げられる、図10の構成1050に示される縮退故障は、開放故障として検出される場合もある。これは、ある故障が他方の故障として認識される恐れがあるという点で、診断分解能と低減させる恐れがある。しかし、いくつかの実施形態では、上述したように、DC結合される相互接続に一般に使用されるセンス電流またはセンス電圧に基づいてテスト方法を利用することにより、送信器において解析される故障に対して、診断分解能を向上させ得る。この例では、縮退1および縮退0のそれぞれが、DC電流Iを送信器内外に流し得る。

0058

いくつかの実施形態では、スイッチ短絡および縮退テストの後、開放およびブリッジテストを開始し得る。縮退故障があった場合、縮退故障は前のテストで識別されているため、開放およびブリッジテスト中の縮退故障の検出については考察しない。開放故障およびブリッジ故障が検出されるテストパスは、機能的パスおよび非機能的パスのそれぞれに一致し得る。したがって、テストパスが機能的パスを通して確立された場合、開放故障が標的とされる。その他の場合、ブリッジ故障が標的とされる。

0059

図11は、開放およびブリッジを検出する実施形態の図である。示されるように、開放およびブリッジの故障検出は、表3に提示されるテストアルゴリズムを利用して、直列テスト環境で同じ極性を有するワイヤに対して提供される。図11は、リンク[t](1100)とリンク[t+d](1150)とのブリッジ故障の実施形態の図である。但し、0<t+d<Nである。この図では、受信器1120と対になった送信器1110を有する回路1100および受信器1170と対になった送信器1160を有する回路1150のように、N個の直列リンク、すなわちN個の送信器−受信器対があると想定し得る。実施形態では、複数のテストパターンソースおよびテストパターンシンクのうちの任意の1つをイネーブルし、他のすべてのテストパターンソースおよびシンクをディセーブルし得る。例えば、送信器1110は信号1100を受信し、送信器1160は信号1150を受信し得る。図11に示される実施形態の図では、スイッチ1115を介して送信器1110内のテストパターンソースをイネーブルし、スイッチ1175を介して受信器1170内のテストパターンシンクをイネーブルし得る。図11に示されていない他のすべての(N−2)リンク内のスイッチは、ディセーブルされ、すなわち、開かれる。一例では、テストパスは、スイッチtsw[t,0](スイッチ1115等)およびrsw[t+d,0](スイッチ1175等)を閉じ、他のすべてのスイッチを開いたままにすることにより確立し得る。開放およびブリッジテスト中、開放テストパターンソースおよびシンクをイネーブルして、複雑な複数の故障を欠陥のあるテストパターンソースとシンクとの対のセットに分離し得る。テストパターンソース毎に、一度に1つのテストパターンシンクをイネーブルすることにより、テストを実行し得る。したがって、開放故障、縮退、およびクロストークを含むブリッジの診断を完了するために、N2の数のテスト構成がある。診断のためのテストの複雑性はO(N2)と呼称し得る。但し、Nはテスト中の基板上のリンク(送信器と受信器との対)の数である。診断があまり重要ではない(すなわち、故障の存在の特定で十分である)状況では、テストを並行して実行し得る。製造を標的とした提案される並行テストについてさらに後述する。合計テストパス、開放テストパス、およびブリッジテストパスは以下のように要約し得る。開放テストパス内に含まれるテストパスは機能的パスに一致することに留意する。
Total = {(tsw[t,i], rsw[r,j]) | (0≦ t <|TX|) & (0≦ r <|RX|) & (0≦ i,j ≦1) }
Open = Total ∩ {(tsw[t,i], rsw[r,j]) | (t = r) & (i = j)}
Bridging = Total − Open
記号|TX|および|RX|のそれぞれは、送信器および受信器の数を示す。集合{tsw[t,i]}によりイネーブルされるテストパターンソースに関連する合計テストパス、開放テストパス、およびブリッジテストパスは、射影演算子↑を使用して以下のように定義し得る。
Total↑{tsw[t,i]} = {(tsw[t,i], rsw[r,j]) | (0≦ r <|RX|) & (0≦ j ≦1) }
Open↑{tsw[t,i]} = {(tsw[t,i], rsw[t,i])}
Bridging↑{tsw[t,i]} = Total↑{tsw[t,i]} − Open↑{tsw[t,i]}

0060

いくつかの実施形態では、任意のテストパターンソースセットに関連するテストパスセットを同様に定義し得る。一例として、図11に示されるように、回路1100および1150等の2つの直列リンクまたは2つの送信器−受信器対があると想定し得る。t=0、d=1でのtsw[t,0]によりイネーブルされる信号ソースに関連する合計テストパス、開放テストパス、およびブリッジテストパスは以下であり得る。

0061

したがって、tsw[0,0]によりイネーブルされるテストパターンソースの場合、上に示されるTotal↑{tsw[0,0]}内のテストパスを一度に1つずつテストし得る。テストは、4つすべてのテストパターンソースが4つすべてのテストパターンシンクに対してテストされるまで続け得る。

0062

いくつかの実施形態では、開放テストパスは機能的パス内に確立し得る。開放テストパスは、すべてのtおよびiの場合にtsw[t,i]およびrsw[t,i]スイッチをイネーブルすることにより確立し得る。次に、テストパターンをソースから提供し、チェックを提供して、テストパターンがシンクにおいて受信されるか否かを判断し得る。テストパターンが、イネーブルされたシンクにおいて検出されない場合、ソースとシンクとの間の開放故障が検出される。同様に、ブリッジテストパスは、イネーブルされたスイッチtsw[t,i]およびrsw[r,j]により指定し得る。但し、(t≠r)または(i≠j)である。ブリッジテストパスが非機能的パスであることに留意する。非機能的パスに送信されるテストパターンは、相互接続に故障がない場合、いずれの受信器でも受信されるべきではない。しかし、送信されたテストパターンが任意のパターンシンクにおいて受信される場合、パターンソースとシンクとの間にブリッジ故障を検出し得る。

0063

図11のブリッジ故障は、テストパス(tsw[t,0]、rsw[t+d,0])および(tsw[t+d,0]、rsw[t,0])において検出し得る。テストパス(tsw[t+d,1]、rsw[t,0])および(tsw[t+d,1]、rsw[t+d,0])も、複数の故障の存在を検証し得る。いくつかの実施形態では、個々のテストの結果を組み合わせることにより、複数のブリッジ故障の完全なトポロジを構築し得る。このプロセスは、個々の各テストパスへの複数のブリッジ故障の射影として見ることができ、フーリエ解析が複雑な信号と共に行うものと同様のものとして見ることができる。例えば、検出された故障を、故障が検出されたテストパスと共に識別できた場合、図11の複数のブリッジ故障に関して収集されたテスト結果は、以下のように要約し得る。但し、DETは検出された故障の集合を示す。
DET = {(bridging fault, (tsw[t, 0], rsw[t+d, 0])),
(bridging fault, (tsw[t+d, 0], rsw[t, 0])),
(bridging fault, (tsw[t+q, 0], rsw[t+d, 1])),
(bridging fault, (tsw[t+d, 1], rsw[t, 0])),
(bridging fault, (tsw[t+d, 1], rsw[t+t+d, 0]))}

0064

基板設計の概略図が、EDA(電子設計オートメーション)ツール内に電子形態で利用可能な場合、検出され、DETに収集された故障から、複数の故障を再構築し得、再構築された複数のブリッジ故障を基板概略図上で強調表示することができる。

0065

いくつかの実施形態では、ブリッジ故障のみが存在する場合、同じブリッジ故障を検出したテストパスは対称である。例えば、ブリッジ故障をテストパス(tsw[t,0]、rsw[t+d,0])で検出し得る場合、同じブリッジ故障がパス(tsw[t+d,0]、rsw[t,0])でも検出されるはずであることが予期される。対称性が破られる、すなわち、対称テストパスのうちの一方がDETから欠けている場合、これは、そのテストパスが追加の開放故障(または図10に関して考察したように開放として観測される縮退故障)を含み、ブリッジ故障が検出されないことを暗示し得る。

0066

いくつかの実施形態では、ブリッジ故障の非対称検出を利用して、検出されたブリッジ故障に対する開放故障の場所を識別し得る。例えば、



の場合、開放故障がtsw[t,0]とテストパス(tsw[t,0]、rsw[t+d,0])のブリッジ故障との間で検出される。開放故障は、テストパス(tsw[t,0]、rsw[t,0])で検出され得る。したがって、検出された以下のサブ故障リストL(t,0)⊂DETを使用して、ブリッジ故障の存在下で開放を位置特定し得る。L(t,i)は、tsw[t,i]とブリッジ故障またはブリッジ故障の左側に配置された開放故障との間の開放故障の識別に使用し得る、検出されたサブ故障リストを示す。
L(t,0) = {(open, (tsw[t,0], rsw[t,0])), (bridging, (tsw[t+d,0], rsw[t,0]))}

0067

同様に、この逆が当てはまる場合、テストパターンソースと(bridging,(tsw[t+d,0]、rsw[t,0]))との間の開放故障の場所を検出し得る。以下のサブ故障リストL(t+d,0)⊂DETを使用して、ブリッジ故障の存在下で開放故障を位置特定し得る。
L(t+d,0) = {(open, (tsw[t+d,0], rsw[t+d,0])), (bridging, (tsw[t,0], rsw[t+d,0]))}

0068

ブリッジ故障とテストパターンシンクとの間の開放故障も同様に、サブ故障リストR(t,0)およびR(t+d,0)⊂DETから位置特定し得る。R(r,j)は、ブリッジ故障とrsw[r,j]との間の開放故障またはブリッジ故障の右側に配置された開放故障の識別に使用し得る、検出されたサブ故障リストを示す。
R(t,0) = {(open, (tsw[t,0], rsw[t,0])), (bridging, (tsw[t,0], rsw[t+d,0]))}
R(t+d,0) = {(open, (tsw[t+d,0], rsw[t+d,0])), (bridging, (tsw[t+d,0], rsw[t,0]))}

0069

いくつかの実施形態では、L(t,i)とR(r,j)との差は、観測または検出されるブリッジ故障のテストパスである。

0070

いくつかの実施形態では、開放故障およびブリッジ故障を検出するためのテスト手続きは、以下の表3に示されるように要約し得る。forループの最初のブロックは、一度に1つのソースおよび1つのシンクをイネーブルすることにより、テストパスを構成する。構築されたテストパス毎に、テストパターン「1010...10」または他のテストパターンを適用して、開放故障およびブリッジ故障を位置特定し得る。表3では、記号!=、!、および



のそれぞれは、論理的な不等号、論理的な否定、および論理的なXORを示す。論理的なXORを使用して、テストパターンのビット毎の補数を



と示すことができる。

0071

0072

0073

機能的パス(tsw[t,i]、rsw[r,j])を通して、開放故障をテストし得る。但し、(t=r)&(i=j)である。変数fault_typeを利用して、検出される故障のタイプを追跡し得る。開放故障が検出された場合、開放故障がfault_typeに割り当てられる。テスト結果は、対応するテストパスで検出された故障タイプを示す(fault_type,テストパス)∈DETの形態で収集し得る。

0074

ブリッジ故障を検出するテストパスセットも同様に、{(tsw[t,i],rsw[r,j])|(i≠j)または(t≠r)}として取得し得る。(t≠r)&(i=j)および(i≠j)により指定されるテストパスを使用して、図11に示されるように同じ極性を有する相互接続ワイヤ間および相補的なワイヤ間でのブリッジ故障を検出し得る。

0075

価格競争を含む問題に対処するために、システム基板製造業者は、より多くの機能をより小さな基板に集積する努力を増大させてきた。しかし、この統合目標の達成を目的とした基板設計努力は、不都合なことに、相互接続ワイヤ寸法の低減および相互接続ワイヤに対する配線制約の厳密化に繋がり、近傍の相互接続ワイヤ間のクロストークを悪化させる恐れがある。クロストークに起因する信号の保全性の問題は、ジッタを増大させ、そしてジッタは、受信器でのデータ復元を難しくする恐れがある。クロストークの検出および解析は一般に面倒であるため、クロストークの発生場所を特定し得るテスト方法が利用可能なことは、システム基板の増産および検証において重要であり得る。

0076

いくつかの実施形態では、上述したようなブリッジのテスト方法を適用して、HSIO相互接続間のクロストークを位置特定し得る。図12は、送信器1210から受信器1220への回路1200および送信器1260から受信器1270への回路1250等のクロストークを検出するシステムの実施形態の図である。クロストークは、図12の回路1200と回路1250との間に示される例として、ブリッジ故障を結合キャパシタ1225で置換することによりモデリングし得る。CCとして示される結合キャパシタ1225は、クロストークにいより誘発される結合ノイズをモデリングするために設けられる。ブリッジ故障の影響はCC=∞で近似し得るため、結合ノイズは、ブリッジ故障の一般的な場合として考え得る。

0077

いくつかの実施形態では、上述したテスト手続きを利用して、クロストークを位置特定し得る。テストパターンがTX[t+d]からテストパス(tsw[t+d,0]、rsw[t,1])を通して適用される場合、CCが十分に大きいとき、クロストークが発生し得る。テストパスが確立される際、テストパスはキャパシタCCおよびCと直列にAC結合することになり得る。CC<<Cと一般に想定されるため、AC結合されたテストパスの合計静電容量は、CCが優勢であり得る。CCが十分に大きい場合、テストパスを通して入力テストパターンを送信し、シンクにおいて信号検出器またはエラーチェッカにより検出し得る。

0078

いくつかの実施形態では、結合ノイズの振幅がテスト波形の周波数および振幅に依存するため、最高周波数を提供するテスト波形「1010...10」(または「0101...01」の最大振幅を、クロストークテストに利用し得る。いくつかの実施形態では、テスト波形の振幅は、等化により増幅し得る。等化は、あらゆる信号遷移での信号振幅を増幅するシステムの機能である。あるいは、同じテスト波形の振幅を所望の増幅係数だけ増大させ得る。増幅係数は、信号検出器閾値およびクロストーク閾値から決定し得る。例えば、信号検出器閾値が50mVであり、クロストーク閾値が40mVである場合、入力テスト波形最高で、望ましくない結合ノイズを信号検出器で検出可能なポイントまで増幅し得る。

0079

いくつかの実施形態では、同じテスト手続きをクロストークおよびブリッジ故障の検出に適用し得るため、クロストークがブリッジテスト中に標的となる。これは、結合故障を刺激する入力テスト波形の振幅を較正することにより実行し得る。クロストークをブリッジ故障から区別するために、入力波形の振幅および/または遷移数を低減することにより、より詳しい解析を実行し得る。上述したように、結合ノイズは、入力テスト波形の振幅および遷移数(すなわち、周波数)に依存し、これら要因が低減される場合にフェードアウトし得る。したがって、振幅および遷移数の低減後にエラーが消失する場合、結合ノイズであると結論付け得る。しかし、これら信号の変更にも関わらず、エラーが持続した場合、いくらか許容誤差内でブリッジ故障であると結論付け得る。

0080

いくつかの実施形態では、故障検出のために、すべての送信器および受信器が故障テストを並行して実行し得る。並行テスト手法は、テスト時間の短縮によりテスト費用節減をもたらし得る。開放故障およびブリッジ故障の並行テストの各例が表4および表5に提供される。並行テストは、上述したように、縮退テスト後に実行されると想定される。

0081

0082

並行開放テスト手続きでは、テストパターン「1010...10」が想定される。controls内に提供されるスイッチ制御入力により確立される2つのテストパスがあり得る。同じ制御入力をすべてのrに関してtxc[r,1:0]およびrxc[r,1:0]に提供し得る。図13は、開放故障を検出する実施形態を示す。図13は、送信器1310から受信器1320への回路1300および送信器1360から受信器1370への回路1350を示す。図13に示される例では、controls[0][3:0]またはcontrols[0]=「0101」(またはcontrols[1]=「1010」)を利用して、正(または負)の相互接続ワイヤ上の開放故障を検出するテストパスを確立し得る。この図では、開放故障1315が回路1300の正の相互接続に示され、開放故障1365が回路1350の負の相互接続に示される。開放テストは機能的パスに対して実行し得るため、送信されたテストパターンが受信されない場合、またはAC信号が受信器で検出されない場合、エラーを検出し得る。エラーは(fault_type,(r,controls[i]))の形態であり得る。controls[i]は、TX[r]およびRX[r]を接続することにより形成されるリンク[r]のスイッチtsw[r,i]およびrsw[r,i]をオンにするため、テストパス(tsw[r,i]、rsw[r,i])は(r,controls[i])に等しい。

0083

機能信号パスを遮断し得る開放故障とは逆に、ブリッジ故障は、望ましくない追加の非機能信号パスを誘発し得る。いくつかの実施形態では、後述する並行ブリッジテスト手続きは、ブリッジ故障により作られる非機能的信号パスを検出するために提供される。ブリッジ故障のスイッチ制御入力を使用して、非機能的パスを通るテストパスを確立し得る。ブリッジ故障は、異なるリンクにわたる任意の相互接続ワイヤを短絡し得る。ブリッジ故障は、同じ極性または相補的な極性の両方の相互接続ワイヤ間に非機能的パスをもたらし得る。

0084

いくつかの実施形態では、ブリッジ故障は、すべてのスイッチを閉じた状態で、テストパターンを各チャネルリンクに適用することにより検出し得る。テスト構造の実施形態では、これは、異なるパターンを各TXから生成し得る場合、必要とされる制御入力を「1010」および「0101」から「1101」および「1110」に変更することにより、上述した開放テスト手続き内に組み込むことができる。開放テスト手続きでのcontrolsは、ブリッジテストが組み込まれる場合、controls=(「1110」,「1101」)であり得る。すべてのリンクの元のテスト構成、すなわち、「1010」および「0101」を開放故障の診断に使用し得る。

0085

各TXにおいて、すべてのスイッチが閉じられた場合、ブリッジ故障は、特に、差動接続ワイヤのうちの一方のみが開放している場合、受信器で首尾良く復元されないように、テストパターン波形に干渉するか、または歪ませ得る。したがって、エラーが生じ、そのエラーをBISTハードウェアにより検出し得る。ディセーブルされたRX相互接続を利用して、ブリッジ故障の存在下でデータ復元が行われないことを保証し得る。RXにおいてこの実施がなければ、それらブリッジ故障がリンク間の相補的な相互接続間、例えば、図3に示されるようなあるリンクの相互接続と近傍のリンクの相補的な相互接続間等で発生した場合、テストパターン波形の相殺によりブリッジ故障が隠される危険性があり得る。

0086

いくつかの実施形態では、テスト中のすべての差動テストパターンがテストに利用可能な場合、ブリッジ故障の検出は、1回目の実行では、すべてのrに関してrsw[r,0]を閉じ、2回目の実行では、rsw[r,1]を閉じて、2回のテスト実行または2つのテスト構成を使用して達成し得る。したがって、テストの複雑性はO(1)である。

0087

いくつかの実施形態では、故障検出に利用される差動テストパターンは、疑似ランダムテストパターン生成器から導出し得る。疑似ランダムテストパターンは一般に、機能テストに使用され、疑似ランダム2進数列(PRBS)パターン生成器を使用して生成し得る。PRBSパターン生成器は一般に、特定の生成多項式に基づく。初期状態から開始して、生成器は、シーケンスが繰り返す前に(2k−1)×kビットを含む離散したテストパターンシーケンスを生成する。但し、kは生成多項式の最高次数である。いくつかの実施形態では、故障検出のために多様なパターンを作成するために、異なる初期状態を、同じPRBS生成多項式を利用する送信器内に存在するPRBSパターン生成器に割り当て得る。様々なPRBS多項式が利用される場合、初期状態は大きな問題ではない。

0088

図14は、ブリッジ故障を検出する実施形態の図である。この図は、故障b0、b1、b2、およびb3として示される複数のブリッジ故障を含み得る3つの回路(回路1400、1425、および1450)の例を含む。図14に示されるテスト構成が、開放故障テストに使用される場合、ブリッジテストを開放テストに重ね得る。テスト構成「1101」および「1110」により確立されたテストパス内の開かれたスイッチを利用して、ブリッジ故障のマスキングを低減し得る。故障マスキングは、複数のブリッジ故障が相補的な相互接続ワイヤのうちの一方でテストパターン波形を消失させ、テストパターン波形を残りの相互接続パスを介して復元し得る場合に発生し得る。代替の信号伝播パスをディセーブルすることにより、ブリッジ故障を検出し得る。

0089

いくつかの実施形態では、ブリッジ故障の相互接続テストは、controls=(「1001」、「0110」)により確立される上述した相補的なテスト構成と共に、任意の2つの利用可能なテストパターンを使用して実行し得る。好ましいテストパターンは「1010...10」およびそのビット毎の補数「0101...01」であるが、代替として、一対のテストパターン、好ましくは、最大数の遷移を含むパターンを、BISTハードウェア内で利用可能なテストパターンから選択してもよい。後述する並行相互接続テスト手法に適用可能な相補的テスト構成および2つの好ましい相補的なテストパターンというこれら単純な要件を利用して、製造基板テストに実用的な仕様を提供し得る。テスト構造および2つの好ましい相補的なテストパターンが、テスト中の基板上の各IC素子内で提供された場合、HSIO相互接続テストを並行に実行することができる。

0090

テスト方法の実施形態では、ブリッジ故障は、例えば、図7に示される提案されるテスト構造から検出可能なため、相補的な相互接続ワイヤのブリッジ故障をまず、標的とし得る。しかし、すべてのブリッジ故障が図7のテスト構成から検出されるわけではない場合がある。例えば、同じ極性を有する相互接続ワイヤでのブリッジ故障は、図7のテスト構成で検出されない。未検出のブリッジ故障を含む同じ極性を有する相互接続ワイヤは、相補的な相互接続ワイヤのブリッジテスト環境を適用できるように、スイッチ制御およびテストパターンを構成することにより、相補的な相互接続ワイヤに変換し得る。そして、すべてのブリッジ故障が検出されるまで、変換を続けて適用し得る。

0091

いくつかの実施形態では、相補的なワイヤのブリッジ故障をテストする並行手法は、スイッチ制御値およびエラー検出基準を除き、上述した並行開放テストと同じまたは同様であり得る。所与のスイッチ制御値「1001」、「0110」が、図7に示されるテストパスを確立し得る。いくつかの実施形態では、エラー検出基準およびエラー報告は、相互接続故障の検出に関して上述したテスト手続きにおいて考察したものと同様であり得る。エラーは、少なくとも部分的に、受信したテストパターンが送信されたテストパターンの補数であることに基づいて特定し得る。

0092

図15は、相補的なブリッジ故障を検出する実施形態の図である。ブリッジ故障は、controls[0][3:0]=「0110」により構成されたテストパスにおいて検出し得る。この実施態様では、txc[r,1:0]^rxc[r,1:0]=controls[0][r,3:0]であることに留意する。但し、記号^は連結を示す。テストパスが、図示の回路1510(送信器1540および受信器1570)、回路1520(送信器1550および受信器1580)、ならびに回路1530(送信器1550および受信器1590)に対して、図15に示されるように確立された場合、標的とされるブリッジ故障を受信器において観測し得る。例えば、ブリッジ故障b0およびb1を受信器RX[r]1570およびRX[r+1]1580において観測し得る。b2およびb3ブリッジ故障を受信器RX[r+2]1590において観測し得る。複数のブリッジ故障b2およびb3の検出は、それら故障が同時に発生した場合、TX[r]1540およびTX[r+1]1550からRX[r+2]1590までのテストパターン波形間の信号の干渉により、より複雑であり得る。信号の干渉は、TX[r]1540およびTX[r+1]1550に端を発するテストパターン波形間の遅延に応じて、建設的または破壊的であり得る。例えば、テストパターン波形が同相(建設的)または位相ずれ(破壊的)である場合、結果として受信器RX[r+2]1590において観測される信号は増大し得るか、または信号が観測されない。したがって、このテスト構成での複数の故障の故障検出は、複数のブリッジ故障に起因する伝播波形間の位相差に依存し得る。位相差が小さい場合、故障を受信器において観測し得る。

0093

いくつかの実施形態では、同じブリッジ故障を、controls[1][3:0]=「1001」により確立された相補的なテストパスにおいて検出し得る。しかし、複数のブリッジ故障b2およびb3は、R[r]1530およびR[r+1]1550に伝播するテストパターン波形の振幅を、TX[r+2]1560から提供される元の振幅の半分にし得る。半分の振幅は、実施態様に応じて、それでもやはり観測可能である。しかし、テスト構造の実施形態のない場合、例えば、複数のブリッジ故障b2およびb3が受信器RX[r]1570およびRX[r+1]1580においてマスキングされるより大きな危険性があり得る。これは、相補的なパスが適宜分離されない場合、TX[r]1540およびTX[r+1]1550からのテストパターンのそれぞれが、受信器RX[r]1570およびRX[r+1]1580でのデータの復元を可能にし得るためである。

0094

一般に、相互接続ワイヤ毎の複数のブリッジ故障の数が増大して、結果として生成されるテストパターン波形の振幅を、設計仕様により可能な振幅よりも小さくなった場合、テスト構成に存在する複数のブリッジ故障の存在がマスキングされる危険性があり得る。しかし、このテスト構成での未検出の複数のブリッジ故障は、後述するように、他のテスト構成で検出し得る。

0095

いくつかの実施形態では、並行故障検出テストを利用して、ブリッジ故障が信号パスを形成する場合、ある所与のテスト構成では干渉のないイネーブルされたテストパターンソースとシンクとの間で、ある所与のテスト構成で高い信頼性でブリッジ故障を検出し得る。テストパターンソースおよびシンクは、それぞれが1つのみのシンクおよび1つのみのソースに接続されている場合、干渉がないと言える。並行故障検出は、相互接続故障が所与のテスト構成および相補的なテスト構成の両方で高い信頼性で検出される場合、そのような故障を位置特定し得る。高い信頼性で位置特定された複数のブリッジ故障の一例は、相互接続ワイヤ毎に1つのブリッジ故障を含み得る。相互接続ワイヤの複数の故障を位置特定する必要がある場合、上述した診断方法を適用し得る。

0096

いくつかの実施形態では、相補的な相互接続ワイヤのブリッジ故障は、図15に示されるテストにより効率的に検出し得る。しかし、そのようなテスト構成で、すべてのブリッジ故障を検出することができない場合がある。例えば、同じ極性を有する相互接続ワイヤに存在するブリッジ故障は、検出されない。未検出のブリッジ故障に対処するために、問題を相補的な相互接続ワイヤのテストに変換するように、テスト構成をセットアップし得る。

0097

図16および図17は、同じ極性を有するワイヤのブリッジ故障を検出する実施形態を示す。負の相互接続ワイヤ間のブリッジ故障検出は、正の相互接続ワイヤと並行して同一に実行し得るため、同じ極性を有するブリッジ故障検出について、リンクの正の相互接続を使用して説明する。図16は、並行テスト環境において同じ極性を有するワイヤのブリッジ故障を検出する実施形態の図である。図示のように、ブリッジ故障検出は、表5に提示されるテストアルゴリズムを含み得る。正の相互接続ワイヤに対するブリッジ故障検出が、回路1600、1625、1650、1675の間のブリッジ故障を示す図16に示される。この図では、ブリッジ故障b4〜b7等のすべてのブリッジ故障が、図15に示されるテスト構成において検出されない場合がある。いくつかの実施形態では、図16に示されるブリッジ故障b4およびb5は、奇数番号の正のリンクが負のリンクとして挙動するように構成された場合、またはこの逆の場合、検出されない可能性がある。換言すれば、リンク[r+1]すなわち、k=0の場合のリンク[r+2k]の正(負)の相互接続を、リンク[r]の負(正)の相互接続をエミュレートするように構成し得る場合、偶数番号のリンクと奇数番号のリンクとの間のブリッジ故障が検出されない可能性がある。

0098

いくつかの実施形態では、図16に示されるように、リンク[r+20]に相補的なスイッチ制御値および相補的なテストパターン波形(またはリンク[r]と異なるテスト波形)を提供することにより、変換を達成し得る。この構成では、ブリッジテストを利用して、図15に示されるブリッジテストでは検出されないであろうブリッジ故障b4およびb5を検出し得る。この実施態様では、各リンクのスイッチ制御入力は同じではない。リンク[r]およびリンク[r+2]のスイッチ制御は、controls[0]=「0110」であり、その他のリンクであるリンク[r+1]およびリンク[r+3]の場合、スイッチ制御はcontrols[1]=「1001」である。

0099

しかし、図16に示されるテスト構成は、同じ極性を有するワイヤのすべての故障を検出しない場合がある。例えば、ブリッジ故障b6およびb7は、図16に提供されるテスト構成で検出されない。図17は、並行テスト環境において同じ極性を有するワイヤのブリッジ故障を検出する実施形態の図である。図示のように、ブリッジ故障検出は、表5に提示されるテストアルゴリズムを利用し得る。ブリッジ故障b6およびb7を検出するために、同じ変換をリンク[r+21]の正(負)の相互接続に適用して、リンク[r]の負(正)の相互接続をエミュレートし、結果として、回路1700、1725、1750、および1775間のブリッジ故障を示す図17に示されるテスト構成になる。いくつかの実施形態では、未検出のブリッジ故障を含む一対の相互接続ワイヤに同じ変換を適用し得る。b6およびb7等の未検出のブリッジ故障を検出し得るテスト構成を図17に示す。この図では、ブリッジ故障b6およびb7を受信器RX[r+2]およびRX[r+3]において検出し得る。

0100

一般に、リンク[r+d]の正(負)の相互接続は、リンク[r]の負(正)の相互接続として挙動するように構成または変換し得る。但し、0≦r≦N−(d+1)、d=2k、



であり、但し、



は、等しいか、またはx∈Rのうちの次に大きな整数を返す天井関数である。例えば、



である。任意の正(負)相互接続ワイヤ対間のブリッジ故障を検出するために、標的とされる相互接続をkのすべての範囲にわたってテストし得る。その結果、必要とされる変換の数はlog2Nになり得、したがって、同数のテスト構成をテストする必要がある。

0101

図18は、ブリッジ故障を検出するテスト構成を示す。この図では、一例として、8つのリンクの相互接続ワイヤのブリッジ故障を検出するためのテスト構成が提供される。k=0かつd=20である場合、config[0][7:0]=「10101010」として示されるテスト構成を使用して、テストを実行して、図16に示されるブリッジ故障を検出し得る。k=1およびk=2、d=21およびd=22を使用すると共に、図17に示されるように対応するconfig[1]=「11001100」およびconfig[2]=11110000を使用して、テストを続け得る。図15に示されるテスト構成config[3]=00000000を利用して、各リンク内のブリッジ故障を検出してもよい。いくつかの実施形態では、テスト構成のビット毎の補数を使用して、ブリッジ故障と結び付いた開放故障を位置特定し得る。k=0,1,2,3の場合のconfig[k]のビット毎の補数は、01010101、00110011、00001111、および11111111のそれぞれであり得る。上述したように、開放故障検出からの結果が補足されたDETでの非対称ブリッジ故障検出を使用して、開放故障の位置、すなわち、ブリッジ故障の左であるか、それとも右であるかを識別し得る。いくつかの実施形態では、各テスト構成において、診断分解能を増大できるように、複雑な複数のブリッジ故障をより単純なブリッジ故障に射影し得る。

0102

各リンクのスイッチ制御入力は、controls[i]内のインデックスiの値として示される。任意のリンク対にcontrols[i]およびcontrols[j]、i≠jが構成される場合、一方のリンクに適用されるテストパターンは、他方に適用されるテストパターンのビット毎の補数であり得る。

0103

図16および図17のテスト構成が二進数の列として解釈される場合、結合された列が、0〜22−1の順序付き数の二進表現を提供する。すなわち、00、01、10、および11のそれぞれは、0、1、2、および3の二進表現である。逆に、仮にリンク毎の補数性能を使用して、BISTハードウェアを共有するテスト中の基板上に4つのリンクがあった場合、テスト構成は、二進数で表現された0〜3の順序付き数の列から得ることができる。

0104

一般に、N本のリンク内の同じ極性を有する相互接続をテストするテスト構成は、二進数で表現される0〜N−1の順序付き数の列から得ることができる。例えば、8本のリンクのテスト構成は、二進数の順序付き数0〜7、すなわち、000、001、010、011、100、101、110、および111から得ることができる。必要とされるテスト構成は、図18に示されるように、二進数の列から得ることができる。同じ極性を有する相互接続ワイヤをテストするために、



個のテスト構成があり得、それらは「00001111」、「00110011」、および「01010101」である。

0105

並行ブリッジテストの実施形態を表5に要約する。

0106

0107

上述したように、



個のテスト構成があり得、各テスト構成を一番外側のforループ内のkにより追跡し得る。ブリッジテストに必要とされるテスト構成は、表5のwhileループ内で生成し得る。例えば、仮にテスト中の8つのリンクがあった場合(N=8)、config[k][7:0]として、または単にconfig[k]として示される生成されるテスト構成は、config[0]=「10101010」、config[1]=「11001100」、conf[2]=「11110000」、およびconfig[3]=「00000000」であり得る。リンク[r]のk番目のテスト構成は、config[k][r]として示される。テストパターンまたはその補数テストパターンを、config[k][r]に応じて適用し得る。例えば、負のリンク[r+d]をエミュレートするように正のリンク[r]を変換するために、config[k][r]=1およびテストパターンの補数をとり得る。記号



はXOR演算を示し、



はconfig[k][r]を有するテストパターンのビット毎のXOR演算を示す。したがって、config[k][r]=1の場合、テストパターンはその補数となる。

0108

いくつかの実施形態では、正の相互接続ワイヤ間のブリッジ故障および負の相互接続ワイヤ間のブリッジ故障を、同じテスト構成を使用して並行に標的とし得る。したがって、提案されるブリッジを



のすべてのkで実行し得る。したがって、提案される並行ブリッジテストの複雑性はO(log2L)である。

0109

提案される並行テスト全体のテスト複雑性もO(log2L)である。これは、他のすべてのテストのテスト構成の数が一定であるためである。テスト構成の合計数は、log2Lであるブリッジテスト構成の数により支配され得る。

0110

図19は、相互接続の故障を検出する実施形態を示すフローチャートである。この図では、テストすべき回路が識別され(1902)、1つまたは複数の故障状況に関して実行すべきテストが決定される(1904)。例えば、開放故障テスト、ブリッジ故障テスト、縮退故障テスト、またはクロストーク故障テストのうちの1つまたは複数のテストを計画し得る。さらに、そのような故障の組み合わせに対するテストであってもよく、複数の回路を並行してテストしてもよい。故障検出のための信号パス(またはテストパス)を確立するスイッチを含むか、またはサポートするなどして、回路の送信器および受信器の両方が、故障検出に対してイネーブルされ(1906)、次に、相互接続の送信器側および受信器側のスイッチに対する制御信号が確立される(1908)。送信器および受信器が両方ともは、故障検出にイネーブルされない場合(すなわち、送信器のみまたは受信器のみが故障検出にイネーブルされる場合)、イネーブルされる送信器または受信器のスイッチに対する制御信号が確立される(1910)。

0111

次に、故障検出のためのテスト構造に従って、制御信号はテスト構造1912の適切なスイッチに適用され(1912)、テストパターンは、テスト中の回路の送信器に適用される(1914)。次に、テストパターン信号をテスト中の回路の受信器により受信し得(1916)、そのような受信信号は潜在的に、故障を示す1つまたは複数のエラーを含む。他の実施形態では、テストパターン信号は、必要とされる信号を提供するテスタを利用して回路の受信器に直接適用し得る。期待される信号が受信器において受信される(エラーが検出されない)場合(1918)、故障が検出されないと結論付け得る(1920)。期待される信号が受信されない(1つまたは複数のエラーが検出される)場合、1つまたは複数の故障が1つまたは複数の回路において検出されたと結論付け得る(1922)。次に、システムは、複数のテストの組み合わせられた結果を含み得る、検出された故障の性質を特定し得る(1924)。次に、プロセスは、テスト中の回路に必要とされる他の故障状況をテストするテストに対してプロセスを繰り返して続き得る(1926)。

0112

図20は、本発明の実施形態内に含め得る装置の実施形態の図である。この図には、本説明に関連しない特定の標準かつ周知の構成要素を示していない。いくつかの実施形態では、装置2000は送信側装置であってもよく、受信側装置であってもよく、またはこれら両方であってもよい。

0113

いくつかの実施形態では、装置2000は、高速データ転送を含み得る、情報を通信するための相互接続、クロスバー2005、または他の通信手段を備える。装置2000は、情報を処理する、相互接続2005に結合された1つまたは複数のプロセッサ2010等の処理手段をさらに含む。プロセッサ2010は、1つまたは複数の物理的なプロセッサおよび1つまたは複数の論理的なプロセッサを備え得る。さらに、各プロセッサ2010は複数のプロセッサコアを含み得る。相互接続2005は、簡明化のために単一の相互接続として示されるが、複数の異なる相互接続またはバスも表し得、そのような相互接続への構成要素の接続は様々であり得る。図20に示される相互接続2005は、適切なブリッジ、アダプタ、またはコントローラにより接続された任意の1つまたは複数の別個の物理的なバス、ポイントツーポイント接続、またはこれら両方を表す抽象である。相互接続2005は、例えば、システムバスPCIまたはPCIeバスハイパートランスポートまたは業界標準アーキテクチャISA)バス、小型コンピュータシステムインタフェースSCSI)バス、IIC(I2C)バス、または「ファイアワイヤ」と呼ばれることもある電気電子学会(IEEE)規格1394バスを含み得る。(1996年8月30日に発行された「Standard for a High Performance Serial Bus」1394−1995, IEEEおよび補足物)。装置2000は、装置A2075および装置B2080等の1つまたは複数のUSB対応装置を取り付け得る、USBバス2770等のシリアルバスをさらに含み得る。

0114

いくつかの実施形態では、プロセッサ2010を利用して、1つまたは複数の仮想機械をサポートし得る。いくつかの実施形態では、装置2000は、情報およびプロセッサ2010により実行される命令を記憶するメインメモリ2020として、ランダムアクセスメモリRAM)または他のダイナミック記憶装置をさらに備える。メインメモリ2020は、プロセッサ2010による命令の実行中の一時変数または他の中間情報の記憶に使用してもよい。RAMメモリは、メモリ内容リフレッシュが必要なダイナミックランダムアクセスメモリDRAM)および内容のリフレッシュは必要ないが、コストが高いスタティックランダムアクセスメモリ(SRAM)を含む。DRAMメモリは、信号を制御するクロック信号を含む同期ダイナミックランダムアクセスメモリ(SDRAM)と、拡張データ出力ダイナミックランダムアクセスメモリ(EDODRAM)とを含み得る。いくつかの実施形態では、システムのメモリは、装置内の複数のエージェントアクセス可能な、共有BIOS/OSメモリ等の共有メモリを含み得る。装置2000は、静的な情報およびプロセッサ2010の命令を記憶する読み出し専用メモリ(ROM)2025または他の静的記憶装置を備えてもよい。装置2000は、特定の要素を記憶する1つまたは複数の不揮発性メモリ装置2030を含み得る。

0115

データ記憶装置2035を装置2000の相互接続2005に結合して、情報および命令を記憶してもよい。データ記憶装置2035は、磁気ディスク光ディスク、および対応するドライブ、または他のメモリ装置を含み得る。そのような要素は、一緒に組み合わせられてもよく、または別個の構成要素であってもよく、装置2000の他の要素の部分を利用し得る。特定の実施形態では、データ記憶装置2035はハードドライブ2036を含み得る。

0116

装置2000は、バス2005を介して、情報をエンドユーザに対して表示する、液晶ディスプレイ(LCD)、プラズマディスプレイ陰極線管(CRTディスプレイ、または他の任意のディスプレイ技術等のディスプレイ2040に結合することもできる。いくつかの実施形態では、ディスプレイ(または提示装置)2040を利用して、テレビ番組を表示し得る。いくつかの実施形態では、ディスプレイ2040は、入力装置の少なくとも部分としても利用されるタッチスクリーンを含み得る。いくつかの実施形態では、ディスプレイ2040は、テレビ番組の音声部分を含む音声情報を提供するスピーカ等のオーディオ装置であってもよく、またはそのようなオーディオ装置を含んでもよい。情報および/またはコマンド選択をプロセッサ2010に通信するために、入力装置2045を相互接続2005に結合し得る。様々な実施態様では、入力装置2045は、キーボードキーパッド、タッチスクリーンおよびスタイラス音声作動システム、他の入力装置、またはそのような装置の組み合わせであり得る。含め得る別のタイプのユーザ入力装置は、方向情報およびコマンド選択を1つまたは複数のプロセッサ2010に通信すると共に、ディスプレイ2040上でのカーソル移動を制御する、マウストラックボール、またはカーソル方向キー等のカーソル制御装置2050である。

0117

1つまたは複数の通信要素2055も相互接続2005に結合し得る。特定の実施態様に応じて、通信要素2055は、送受信器無線モデムネットワークインタフェースカードマザーボード上のLAN(ローカルエリアネットワーク)、または他のインタフェース装置を含み得る。通信要素2055は、イーサネットデータ等のネットワークデータを送信するために、ネットワーク2065に接続を提供し得る。通信装置2055の使用は、無線装置からの信号の受信を含み得る。無線通信の場合、通信装置2055は、必要に応じて、任意のダイポールアンテナまたはモノポールアンテナを含む1つまたは複数のアンテナ2058を含み得る。一実施形態では、通信要素2055は、不適切アクセスから装置2000を保護するファイアウォールを含み得る。装置2000は、電源、電池太陽電池燃料電池、または電力を提供もしくは生成する他のシステムもしくは装置を含み得る、電力装置またはシステム2060も含み得る。電力装置またはシステム2060により提供される電力は、必要に応じて装置2000の要素に分配し得る。

0118

上記説明では、説明のために、本発明の完全な理解を提供するために、特定の詳細を記した。しかし、本発明をそれら特定の詳細のうちのいくつかなしでも実施し得ることが当業者には明らかであろう。場合によっては、周知の構造および装置をブロック図の形態で示した。図示の構成要素の間には、中間構造があってもよい。本明細書において記載または図示した構成要素は、図示または記載されていない追加の入力または出力を有してもよい。図示の要素または構成要素は、任意のフィールド順序替えまたはフィールドサイズの変更を含め、異なる構成または順序で配置してもよい。

0119

本発明は様々なプロセスを含み得る。本発明のプロセスは、ハードウェア構成要素により実行してもよく、または命令がプログラムされた汎用もしくは専用プロセッサもしくは論理回路にプロセスを実行させ得るコンピュータ可読命令で具現してもよい。あるいは、ハードウェアおよびソフトウェアの組み合わせによりプロセスを実行してもよい。

0120

本発明の部分は、コンピュータプログラム命令が記憶されたコンピュータ可読媒体を含み得るコンピュータプログラム製品として提供し得、コンピュータプログラム命令は、本発明に従ってプロセスを実行するようにコンピュータ(または他の電子装置)をプログラムするために使用し得る。コンピュータ可読媒体としては、フロッピーディスク、光ディスク、CD−ROMコンパクトディスク読み取り専用メモリ)、磁気光学ディスク、ROM(読み取り専用メモリ)、RAM(ランダムアクセスメモリ)、EPROM消去可プログラマブル読み取り専用メモリ)、EEPROM(電気消去可能プログラマブル読み取り専用メモリ)、磁気カード光学カードフラッシュメモリ、または電子命令の記憶に適した他のタイプの媒体/コンピュータ可読媒体を挙げることができるが、これらに限定されない。さらに、本発明は、コンピュータプログラム製品としてダウンロードすることもでき、プログラムは、リモートコンピュータから要求側コンピュータに転送し得る。

0121

方法の多くを最も基本的な形態で説明したが、本発明の基本範囲から逸脱せずに、それら方法のうちの任意の方法にプロセスの追加または削除を行うことができ、説明したメッセージのうちの任意のメッセージへの情報の追加または除去を行うことができる。多くのさらなる変更および適合を行い得ることが当業者には明らかであろう。特定の実施形態は、本発明を限定するためではなく、本発明を説明するために提供される。

0122

要素「A」が要素「B」に、または要素「B」と結合されると言える場合、要素Aを要素Bに直接結合してもよく、または例えば、要素Cを通して間接的に結合してもよい。明細書に、構成要素、特徴、構造、プロセス、または特性Aが、構成要素、特徴、構造、プロセス、または特性Bを「もたらす」と記される場合、これは、「A」が「B」の少なくとも部分的な原因であるが、「B」をもたらすことに関与する少なくとも1つの他の構成要素、特徴、構造、プロセス、または特性もあり得ることを意味する。明細書に、構成要素、特徴、構造、プロセス、または特性が含まれ「得る」、「る場合がある」、または「ることができる」と示される場合、その特定の構成要素、特徴、構造、プロセス、または特性が含まれることが必要とされるわけではない。明細書に「a」または「an」要素の言及がある場合、これは、説明される要素が1つのみ存在することを意味するものではない。

0123

実施形態は、本発明の実施態様または例である。本明細書での「実施形態」、「一実施形態」、「いくつかの実施形態」、または「他の実施形態」との言及は、その(それら)実施形態に関連して説明された特定の特徴、構造、または特性が、少なくともいくつかの実施形態に含まれるが、必ずしもすべての実施形態に含まれる必要はないことを意味する。「実施形態」、「一実施形態」、または「いくつかの実施形態」という様々な体裁は、必ずしもすべてが同じ実施形態を参照するわけではない。本発明の例示的な実施形態の上記説明において、本発明の様々な特徴が、本開示の話の流れのため、かつ本発明の様々な態様のうちの1つまたは複数の理解を助けるために、単一の実施形態、図、またはその説明に一緒にグループ化されることがあることを理解されたい。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 東芝メモリ株式会社の「 半導体集積回路及び送信装置」が 公開されました。( 2020/09/24)

    【課題】一つの実施形態は、複数の遅延パスの遅延量を適切に調整できる半導体集積回路及び送信装置を提供することを目的とする。【解決手段】一つの実施形態によれば、第1の信号伝送パスと第2の信号伝送パスと第1... 詳細

  • 日本電気株式会社の「 コンピュータシステム、異常検知方法及び異常検知プログラム」が 公開されました。( 2020/09/24)

    【課題】監視対象のサーバの異常を即時検知することができるコンピュータシステム、異常検知方法及び異常検知プログラムを提供する。【解決手段】一実施の形態によれば、コンピュータシステム100は、監視信号を送... 詳細

  • 東芝メモリ株式会社の「 受信装置及び受信方法」が 公開されました。( 2020/09/24)

    【課題】データサンプル回路への入力信号にかかる負荷の増加を抑えながら、周期性が安定しない入力信号でも鮮明な波形表示を行なうこと。【解決手段】入力される受信信号に対して、第1電圧及びクロックタイミングに... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ