図面 (/)

技術 抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置

出願人 パナソニック株式会社
発明者 宮永良子片山幸治三河巧
出願日 2011年4月18日 (9年7ヶ月経過) 出願番号 2011-092272
公開日 2012年11月15日 (8年0ヶ月経過) 公開番号 2012-227275
状態 未査定
技術分野 半導体メモリ オブシンスキー素子 薄膜、厚膜装置
主要キーワード ブレイク電圧 電圧電流曲線 迂回電流 不足度 多層化構造 破壊電流 絶縁体的 双方向電流
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2012年11月15日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

解決手段

極性の異なる電気的信号印加することにより抵抗値の異なる複数の抵抗状態の間を可逆的に遷移する抵抗変化素子103と、抵抗変化素子103に直列に接続し、所定の印加電圧の範囲において印加電圧の絶対値が大きくなるにしたがい電圧電流曲線の傾きが大きくなる非線形電圧電流特性を有する電流制御素子104と、層間絶縁層108、109、110を貫通するホールの内部に形成され、抵抗変化素子103もしくは電流制御素子104の少なくとも一方に接触し、かつ、負荷抵抗部131A、131B、131Cを有する、プラグ105,106,107と、を備える。

概要

背景

近年、デジタル技術進展に伴って、携帯情報機器情報家電等の電子機器がより一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子微細化及び高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。更に、このフラッシュメモリに置き換わる次世代の不揮発性記憶装置として、いわゆる抵抗変化素子を備えた不揮発性記憶装置の研究開発が進んでいる。ここで、抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、この抵抗値と情報とを対応づけることで、情報を不揮発的に記憶することが可能な素子をいう。この抵抗変化素子をアレイ状に配置する形態の不揮発性記憶装置が提案され、大規模化、高集積化、高速化が期待されている。

特許文献1に開示されているように、典型的には、抵抗変化素子は一対の電極間抵抗変化材料からなる抵抗変化層を挟んでなる構造を有しており、その電気的特性の違いに基づいてバイポーラ型及びユニポーラ型の2つに大別される。

バイポーラ型の抵抗変化素子は、高抵抗状態低抵抗状態を含む複数の抵抗状態の間を遷移させるために、互いに異なる極性電圧(あるいは所定の電圧とパルス幅とで特定される電気的信号)を用いるタイプの素子である。これに対し、ユニポーラ型の抵抗変化素子は、複数の抵抗状態の間を遷移させるために、同じ極性の電圧(あるいは所定の電圧とパルス幅とで特定される電気的信号)を用いるタイプの素子である。ユニポーラ型の抵抗変化素子は、典型的には、抵抗変化材料として例えば酸化ニッケル(NiOx)または酸化チタン(TiOx)のような単一の遷移金属酸化物等を用いて構成される。

上記の2種類の抵抗変化素子のうち、ユニポーラ型の抵抗変化素子には、以下のような問題がある。NiOxなどの遷移金属酸化物を用いたユニポーラ型の抵抗変化素子の場合、特許文献2に開示されているように、短い電気的パルスにより抵抗変化材料を高抵抗状態から低抵抗状態へ変化させることができる。しかしながら、低抵抗状態から高抵抗状態へ変化させるためには、パルス幅がマイクロ秒オーダーという長パルスが必要になるため、動作の高速化を図ることが困難となる。

また、抵抗変化素子は、抵抗変化層を上下の電極で挟んだ構造を形成した直後は、抵抗値が高く、電流パスもなく、抵抗変化動作定常的な抵抗変化)させるための電圧を印加しても、抵抗値が変化しない。抵抗変化素子の動作においては、定常的な抵抗変化を起こす電流パスを形成するために、絶縁体絶縁破壊に似た初期ブレイク(initial breakdown)工程が必要になる。ユニポーラ型の抵抗変化素子においては、初期ブレイク工程において、抵抗変化動作に用いられる電圧よりも高い電圧(5V以上10V以下)を素子に対して印加する必要があるというデメリットがある。

これに対し、特許文献3に開示されているように、高抵抗層高酸素濃度層)及び低抵抗層低酸素濃度層)の積層構造で構成された抵抗変化層を有するバイポーラ型の抵抗変化素子の場合、低電圧で安定した高速駆動を実現することができる。しかも、高抵抗層の膜厚は5nm程度と小さく、ユニポーラ型の抵抗変化素子の場合と比べて初期ブレイク工程に要する電圧が低くても足りるというメリットがある。

これらの抵抗変化素子をアレイ状に配置した不揮発性記憶装置では、一般的に、抵抗変化素子に対して直列に、トランジスタ整流素子などの電流制御素子が接続される。この構成により、迂回電流による書き込みディスターブおよび隣接するメモリセル間クロストークなどが防止され、確実なメモリ動作が実現される。

特許文献4は、両端に絶対値が一定値を越える電圧が印加されると、電圧極性に応じて双方向に電流が流れ、印加電圧の絶対値が前記一定値以下の場合に所定の微小電流より大きい電流が流れないスイッチング特性を有する2端子素子を開示する。

特許文献5は、金属/半導体/金属の背中合わせ構造双方向ショットキーダイオードを開示する。

概要

電流制御素子が破壊されにくい、抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置を提供する。極性の異なる電気的信号を印加することにより抵抗値の異なる複数の抵抗状態の間を可逆的に遷移する抵抗変化素子103と、抵抗変化素子103に直列に接続し、所定の印加電圧の範囲において印加電圧の絶対値が大きくなるにしたがい電圧電流曲線の傾きが大きくなる非線形電圧電流特性を有する電流制御素子104と、層間絶縁層108、109、110を貫通するホールの内部に形成され、抵抗変化素子103もしくは電流制御素子104の少なくとも一方に接触し、かつ、負荷抵抗部131A、131B、131Cを有する、プラグ105,106,107と、を備える。

目的

本発明は、上記問題を解決するものであり、電流制御素子が破壊されにくい、抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

極性の異なる電気的信号印加することにより抵抗値の異なる複数の抵抗状態の間を可逆的に遷移する抵抗変化素子と、前記抵抗変化素子に直列に接続し、所定の印加電圧の範囲において印加電圧の絶対値が大きくなるにしたがい電圧電流曲線の傾きが大きくなる非線形電圧電流特性を有する電流制御素子と、層間絶縁層を貫通するホールの内部に形成され、前記抵抗変化素子もしくは前記電流制御素子の少なくとも一方に接触し、かつ、負荷抵抗部を有するプラグと、を備え、前記負荷抵抗部が、タンタルシリコン酸化物(Ta−SiO2)、タングステン酸化物(WOx)、ニオブ酸化物(NbOx)、タンタル酸化物(TaOx)で構成された群より選ばれた少なくとも1つの材料で構成されている、抵抗変化型不揮発性メモリセル

請求項2

前記抵抗変化素子及び前記電流制御素子はそれぞれ電極を備え、前記プラグは少なくとも前記抵抗変化素子及び前記電流制御素子のうちいずれかの電極に接触しており、前記電極は前記プラグとの接触部分の全周において前記接触部分よりも外側へと広がるように構成されている、請求項1に記載の抵抗変化型不揮発性メモリセル。

請求項3

前記電極と前記負荷抵抗部とがオーミック接合により接続されている、請求項2に記載の抵抗変化型不揮発性メモリセル。

請求項4

前記抵抗変化素子と前記電流制御素子とはビアを介さない一体構造をなすように形成され、前記プラグは前記抵抗変化素子および前記電流制御素子で構成される一体構造の上端面に接続している、請求項1乃至3に記載の抵抗変化型不揮発性メモリセル。

請求項5

前記抵抗変化素子と前記電流制御素子とはビアを介さない一体構造をなすように形成され、前記プラグは前記抵抗変化素子および前記電流制御素子で構成される一体構造の下端面に接続している、請求項1乃至3に記載の抵抗変化型不揮発性メモリセル。

請求項6

第1配線と、第2配線と、請求項1乃至5に記載の抵抗変化型不揮発性メモリセルとを備え、前記層間絶縁層と前記抵抗変化素子と前記電流制御素子と前記プラグとは前記第1配線と前記第2配線との間に形成されている、抵抗変化型不揮発性記憶装置

請求項7

前記第1配線は同一平面内に互いに平行に複数形成され、前記第2配線は前記平面の上方に前記平面に平行な面内において互いに平行に且つ前記複数の第1配線に立体交差するように形成され、前記複数の第1配線と前記複数の第2配線との立体交差点のそれぞれに対応して前記第1配線と前記第2配線とを電気的に接続するように前記抵抗変化型不揮発性メモリセルが形成されている、請求項6に記載の抵抗変化型不揮発性記憶装置。

請求項8

極性の異なる電気的信号を印加することにより抵抗値の異なる複数の抵抗状態の間を可逆的に遷移する抵抗変化素子と、前記抵抗変化素子に直列に接続し、所定の印加電圧の範囲において印加電圧の絶対値が大きくなるにしたがい電圧電流曲線の傾きが大きくなる非線形の電圧電流特性を有する電流制御素子と、層間絶縁層を貫通するホールの内部に形成され、前記抵抗変化素子もしくは前記電流制御素子の少なくとも一方に接触し、かつ、負荷抵抗部を有するプラグと、を備え、前記プラグの抵抗値が、170Ω以上である、抵抗変化型不揮発性メモリセル。

請求項9

前記プラグの抵抗値が、2kΩ以上である、請求項8に記載の抵抗変化型不揮発性メモリセル。

請求項10

前記抵抗変化素子及び前記電流制御素子はそれぞれ電極を備え、前記プラグは少なくとも前記抵抗変化素子及び前記電流制御素子のうちいずれかの電極に接触しており、前記電極は前記プラグとの接触部分の全周において前記接触部分よりも外側へと広がるように構成されている、請求項8または9に記載の抵抗変化型不揮発性メモリセル。

請求項11

前記抵抗変化素子と前記電流制御素子とはビアを介さない一体構造をなすように形成され、前記プラグは前記抵抗変化素子および前記電流制御素子で構成される一体構造の上端面に接続している、請求項8乃至10に記載の抵抗変化型不揮発性メモリセル。

請求項12

前記抵抗変化素子と前記電流制御素子とはビアを介さない一体構造をなすように形成され、前記プラグは前記抵抗変化素子および前記電流制御素子で構成される一体構造の下端面に接続している、請求項8乃至10に記載の抵抗変化型不揮発性メモリセル。

請求項13

第1配線と、第2配線と、請求項8乃至12に記載の抵抗変化型不揮発性メモリセルとを備え、前記層間絶縁層と前記抵抗変化素子と前記電流制御素子と前記プラグとは前記第1配線と前記第2配線との間に形成されている、抵抗変化型不揮発性記憶装置。

請求項14

前記第1配線は同一平面内に互いに平行に複数形成され、前記第2配線は前記平面の上方に前記平面に平行な面内において互いに平行に且つ前記複数の第1配線に立体交差するように形成され、前記複数の第1配線と前記複数の第2配線との立体交差点のそれぞれに対応して前記第1配線と前記第2配線とを電気的に接続するように前記抵抗変化型不揮発性メモリセルが形成されている、請求項13に記載の抵抗変化型不揮発性記憶装置。

技術分野

0001

本発明は、抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置に関する。より詳しくは、抵抗変化素子電流制御素子とを備える抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置に関する。

背景技術

0002

近年、デジタル技術進展に伴って、携帯情報機器情報家電等の電子機器がより一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子微細化及び高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。更に、このフラッシュメモリに置き換わる次世代の不揮発性記憶装置として、いわゆる抵抗変化素子を備えた不揮発性記憶装置の研究開発が進んでいる。ここで、抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、この抵抗値と情報とを対応づけることで、情報を不揮発的に記憶することが可能な素子をいう。この抵抗変化素子をアレイ状に配置する形態の不揮発性記憶装置が提案され、大規模化、高集積化、高速化が期待されている。

0003

特許文献1に開示されているように、典型的には、抵抗変化素子は一対の電極間抵抗変化材料からなる抵抗変化層を挟んでなる構造を有しており、その電気的特性の違いに基づいてバイポーラ型及びユニポーラ型の2つに大別される。

0004

バイポーラ型の抵抗変化素子は、高抵抗状態低抵抗状態を含む複数の抵抗状態の間を遷移させるために、互いに異なる極性電圧(あるいは所定の電圧とパルス幅とで特定される電気的信号)を用いるタイプの素子である。これに対し、ユニポーラ型の抵抗変化素子は、複数の抵抗状態の間を遷移させるために、同じ極性の電圧(あるいは所定の電圧とパルス幅とで特定される電気的信号)を用いるタイプの素子である。ユニポーラ型の抵抗変化素子は、典型的には、抵抗変化材料として例えば酸化ニッケル(NiOx)または酸化チタン(TiOx)のような単一の遷移金属酸化物等を用いて構成される。

0005

上記の2種類の抵抗変化素子のうち、ユニポーラ型の抵抗変化素子には、以下のような問題がある。NiOxなどの遷移金属酸化物を用いたユニポーラ型の抵抗変化素子の場合、特許文献2に開示されているように、短い電気的パルスにより抵抗変化材料を高抵抗状態から低抵抗状態へ変化させることができる。しかしながら、低抵抗状態から高抵抗状態へ変化させるためには、パルス幅がマイクロ秒オーダーという長パルスが必要になるため、動作の高速化を図ることが困難となる。

0006

また、抵抗変化素子は、抵抗変化層を上下の電極で挟んだ構造を形成した直後は、抵抗値が高く、電流パスもなく、抵抗変化動作定常的な抵抗変化)させるための電圧を印加しても、抵抗値が変化しない。抵抗変化素子の動作においては、定常的な抵抗変化を起こす電流パスを形成するために、絶縁体絶縁破壊に似た初期ブレイク(initial breakdown)工程が必要になる。ユニポーラ型の抵抗変化素子においては、初期ブレイク工程において、抵抗変化動作に用いられる電圧よりも高い電圧(5V以上10V以下)を素子に対して印加する必要があるというデメリットがある。

0007

これに対し、特許文献3に開示されているように、高抵抗層高酸素濃度層)及び低抵抗層低酸素濃度層)の積層構造で構成された抵抗変化層を有するバイポーラ型の抵抗変化素子の場合、低電圧で安定した高速駆動を実現することができる。しかも、高抵抗層の膜厚は5nm程度と小さく、ユニポーラ型の抵抗変化素子の場合と比べて初期ブレイク工程に要する電圧が低くても足りるというメリットがある。

0008

これらの抵抗変化素子をアレイ状に配置した不揮発性記憶装置では、一般的に、抵抗変化素子に対して直列に、トランジスタ整流素子などの電流制御素子が接続される。この構成により、迂回電流による書き込みディスターブおよび隣接するメモリセル間クロストークなどが防止され、確実なメモリ動作が実現される。

0009

特許文献4は、両端に絶対値が一定値を越える電圧が印加されると、電圧極性に応じて双方向に電流が流れ、印加電圧の絶対値が前記一定値以下の場合に所定の微小電流より大きい電流が流れないスイッチング特性を有する2端子素子を開示する。

0010

特許文献5は、金属/半導体/金属の背中合わせ構造双方向ショットキーダイオードを開示する。

先行技術

0011

国際公開第2007/013174号
特開2010−218615号公報
国際公開第2008/149484号
特開2006−203098号公報
特開2007−158325号公報

発明が解決しようとする課題

0012

バイポーラ型の抵抗変化素子と電流制御素子とを直列に接続して不揮発性メモリセルを構成すると、初期ブレイク時に電流制御素子が破壊されやすいという問題があった。

0013

本発明は、上記問題を解決するものであり、電流制御素子が破壊されにくい、抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置を提供することを目的とする。

課題を解決するための手段

0014

印加電圧が低い間は抵抗値が高く、印加電圧が高くなるにつれて急激に抵抗値が減少する、双方向型(バイポーラ型)の電流制御素子(以下、「双方向電流制御素子」とも呼ぶ)が知られている。双方向電流制御素子としては、例えば、MIMダイオード(Metal−Insulator−Metal;金属−絶縁体−金属)、MSMダイオード(Metal−Semiconductor−Metal;金属−半導体−金属)や、バリスタが知られている。

0015

双方向電流制御素子を電流制御素子として抵抗変化素子に直列に接続してメモリセルを構成すると、双方向性整流特性(電圧の極性によらず、メモリセルへの印加電圧の絶対値が低い場合にはほとんど電流が流れず、印加電圧が高い場合には十分な電流が流れる特性)を持つ、バイポーラ動作を行う不揮発性記憶装置を実現することができる。

0016

図19は、一般的な双方向電流制御素子の電圧電流特性を示す図である。以下、図19を参照しつつ、双方向電流制御素子の特性と、求められる性能について説明する。

0017

双方向電流制御素子は、非線形の電圧電流特性を示し、例えば、電極材料や電極間にはさむ材料を最適化することにより電圧電流特性を原点0に対して実質的に対称なものとすることができる。すなわち、印加電圧が正の領域での印加電圧と電流との関係と、印加電圧が負の領域での印加電圧と電流との変化とが、原点0に対して実質的に点対称となるような双方向電流制御素子を実現できる。

0018

双方向電流制御素子では、印加電圧が第1電圧(図19における範囲Aの下限電圧)以下でありかつ第2電圧(図19における範囲Bの上限電圧)以上である範囲(つまり、図19における範囲C:メモリセルへの印加電圧の絶対値が低い場合)では電気抵抗が非常に高く、第1電圧を超えるか、又は、第2電圧を下回ると、電気抵抗が急激に低下する。即ち、双方向電流制御素子は、印加電圧が第2電圧以上でありかつ第1電圧以下である場合にはほとんど電流を流さず、印加電圧が第1電圧を超えるか第2電圧未満になると大電流を流すことができるという、非線形の電圧電流特性(双方向性の整流特性)を有している。

0019

よって、双方向電流制御素子を抵抗変化素子に直列に接続してメモリセルを構成することで、バイポーラ動作を行う高速なクロスポイント型の不揮発性記憶装置を実現することができる。

0020

しかしながら、本発明者らは、双方向電流制御素子を抵抗変化素子に直列に接続した抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置では、抵抗変化素子の初期ブレイク工程において、双方向電流制御素子が破壊されやすいことを発見した。

0021

初期ブレイク工程では、高抵抗層中に電流パス(以下、フィラメントともいう)を形成するため、抵抗変化素子に印加する駆動電圧または駆動電流と比べて、より大きな電圧または電流を抵抗変化素子に印加する。初期ブレイク後は高抵抗層中に電流パスが形成されることで導通され、急激に抵抗が下がる。

0022

抵抗変化素子と電流制御素子が直列に接続されたクロスポイント構造では、初期ブレイク時に、抵抗変化素子の抵抗値が急激に低下し、抵抗変化素子へ印加されていた電圧が電流制御素子へ分圧される。初期ブレイク時に電流制御素子へ分圧される電圧が、電流制御素子の定格電圧破壊電圧)を超えると、電流制御素子が破壊されるリスクが高まる。

0023

図20は、単体の抵抗変化素子、単体の電流制限素子(双方向電流制御素子を指す、以下同様)、1個の抵抗変化素子と1個の電流制限素子とを直列に接続した回路、の電流電圧特性を示す図である。

0024

図20実験条件は以下の通りである。単体の抵抗変化素子として、下部電極(TaN、膜厚30nm、大きさ0.5μm×0.5μm)と上部電極(材料Ir、膜厚50nm、大きさ0.5μm×0.5μm)とで、抵抗変化層(材料TaOx、x=1.5、膜厚45nm、大きさ0.5μm×0.5μmの低抵抗層と、その上に形成された材料TaOy、y=2.5、膜厚5nm、大きさ0.5μm×0.5μmの高抵抗層と、で構成される積層構造)を挟んだ構成を用いた。単体の電流制御素子として、下部電極(材料TaN、膜厚30nm、大きさ0.5μm×0.5μm)と上部電極(材料TaN、膜厚50nm、大きさ0.5μm×0.5μm)とで、半導体層(材料SiNz、z=0.3、膜厚20nm、大きさ0.5μm×0.5μm)を挟んだ構成を用いた。また、1個の抵抗変化素子と1個の電流制限素子とを直列に接続した回路としては、それぞれ上記した単体の抵抗変化素子および単体の電流制御素子と同様に構成した素子を、W系プラグ(直径260nmφのホール内にTi(膜厚12nm)とTiN(膜厚10nm)の積層バリア層を形成後、Wを充填して形成)で接続したものを用いた。以上3種類の素子および回路に対し、所定のステップで印加電圧を徐々に増加させ、電流値を測定した。

0025

図20に示すように、抵抗変化素子単体の初期ブレイクが生じた時点で抵抗変化素子に印加されていた電圧は1.66V、電流は100μAであった。電流制御素子単体の破壊(絶縁不良)が生じた時点で電流制御素子に印加されていた電圧は3.25V、電流は204μAであった。抵抗変化素子と電流制御素子とを直列に接続した回路では、回路全体に印加される電圧が4.65V、回路を流れる電流が88μAに達した時点で、抵抗変化素子の初期ブレイクが発生し、同時に電流制御素子の破壊(絶縁不良)が生じた。抵抗変化素子のブレイクと同時に抵抗変化素子の抵抗が急激に低下し、電流制御素子へ分配される電圧が急上昇し、電流制御素子が破壊されたものと考えられる。

0026

初期ブレイク時に電流制御素子が不良となると、クロスポイントメモリ装置においては、非選択メモリセルに流れる漏れ電流を制御できなくなる。

0027

また、抵抗変化素子に対してデータを書き込み、あるいは読み出す場合に、選択されたメモリセルについては図19の範囲AまたはB(双方向ダイオードON状態)を使用すると同時に、選択されていないメモリセルについては範囲C(双方向ダイオードのOFF状態)を利用して漏れ電流(OFF電流)を抑制する必要がある。漏れ電流を十分に抑制できないと、選択されたメモリセルに対するデータの書き込みあるいは読み出しが正常に行えなくなってしまう。

0028

このような発見をもとに、本発明者らは、抵抗変化素子あるいは電流制御素子に接触するプラグの内部に負荷抵抗部を形成すると、双方向電流制御素子が破壊されにくくなることを見出した。

0029

すなわち上記課題を解決するために、本発明の抵抗変化型不揮発性メモリセルは、極性の異なる電気的信号を印加することにより抵抗値の異なる複数の抵抗状態の間を可逆的に遷移する抵抗変化素子と、前記抵抗変化素子に直列に接続し、所定の印加電圧の範囲において印加電圧の絶対値が大きくなるにしたがい電圧電流曲線の傾きが大きくなる非線形の電圧電流特性を有する電流制御素子と、層間絶縁層を貫通するホールの内部に形成され、前記抵抗変化素子もしくは前記電流制御素子の少なくとも一方に接触し、かつ、負荷抵抗部を有する、プラグと、を備え、前記負荷抵抗部が、タンタルシリコン酸化物(Ta−SiO2)、タングステン酸化物(WOx)、ニオブ酸化物(NbOx)、タンタル酸化物(TaOx)で構成された群より選ばれた少なくとも1つの材料で構成されている。

0030

上記構成では、初期ブレイク工程において、電流制御素子が破壊されにくくなる。負荷抵抗部がホールの内部に形成されるため、負荷抵抗部の形状およびこれにより定まる抵抗値を容易に制御できる。

0031

また、上記抵抗変化型不揮発性メモリセルにおいて、前記抵抗変化素子及び前記電流制御素子はそれぞれ電極を備え、前記プラグは少なくとも前記抵抗変化素子及び前記電流制御素子のうちいずれかの電極に接触しており、前記電極は前記プラグとの接続部分の全周において前記接続部分よりも外側へと広がるように構成されていてもよい。

0032

上記構成では、素子よりも負荷抵抗部の面積(電流の流れる方向と垂直な方向に切った断面の面積)を小さくできるので、前記抵抗変化素子または前記電流制御素子と一体に負荷抵抗部を形成する場合と比較して、負荷抵抗部の抵抗をより大きくできる。

0033

また、上記抵抗変化型不揮発性メモリセルにおいて、前記電極と前記負荷抵抗部とがオーミック接合により接続されていてもよい。

0034

上記構成では、負荷抵抗部により実現される抵抗値をより容易に所望の値へと設定できる。

0035

また、上記抵抗変化型不揮発性メモリセルにおいて、前記プラグの抵抗値が、170Ω以上5kΩ以下の範囲にあってもよい。

0036

上記構成では、初期ブレイク工程において、電流制御素子がさらに破壊されにくくなる。

0037

また、上記抵抗変化型不揮発性メモリセルにおいて、前記抵抗変化素子と前記電流制御素子とはビアを介さない一体構造をなすように形成され、前記プラグは前記抵抗変化素子および前記電流制御素子で構成される一体構造の上端面に接続していてもよい。

0038

また、上記抵抗変化型不揮発性メモリセルにおいて、前記抵抗変化素子と前記電流制御素子とはビアを介さない一体構造をなすように形成され、前記プラグは前記抵抗変化素子および前記電流制御素子で構成される一体構造の下端面に接続していてもよい。

0039

また、本発明の抵抗変化型不揮発性記憶装置は、第1配線と、第2配線と、上記の抵抗変化型不揮発性メモリセルとを備え、前記層間絶縁層と前記抵抗変化素子と前記電流制御素子と前記プラグとは前記第1配線と前記第2配線との間に形成されている。

0040

上記抵抗変化型不揮発性記憶装置において、前記第1配線は同一平面内に互い平行に複数形成され、前記第2配線は前記平面の上方に前記平面に平行な面内において互いに平行に且つ前記複数の第1配線に立体交差するように形成され、前記複数の第1配線と前記複数の第2配線との立体交差点のそれぞれに対応して前記第1配線と前記第2配線とを電気的に接続するように前記抵抗変化型不揮発性メモリセルが形成されていてもよい。

0041

また、本発明の抵抗変化型不揮発性メモリセルは、極性の異なる電気的信号を印加することにより抵抗値の異なる複数の抵抗状態の間を可逆的に遷移する抵抗変化素子と、前記抵抗変化素子に直列に接続し、所定の印加電圧の範囲において印加電圧の絶対値が大きくなるにしたがい電圧電流曲線の傾きが大きくなる非線形の電圧電流特性を有する電流制御素子と、層間絶縁層を貫通するホールの内部に形成され、前記抵抗変化素子もしくは前記電流制御素子の少なくとも一方に接触し、かつ、負荷抵抗部を有するプラグと、を備え、前記プラグの抵抗値が、170Ω以上である。

0042

また、上記抵抗変化型不揮発性メモリセルにおいて、前記プラグの抵抗値が、2kΩ以上であってもよい。

0043

また、上記抵抗変化型不揮発性メモリセルにおいて、前記抵抗変化素子及び前記電流制御素子はそれぞれ電極を備え、前記プラグは少なくとも前記抵抗変化素子及び前記電流制御素子のうちいずれかの電極に接触しており、前記電極は前記プラグとの接触部分の全周において前記接触部分よりも外側へと広がるように構成されていてもよい。

0044

また、上記抵抗変化型不揮発性メモリセルにおいて、前記抵抗変化素子と前記電流制御素子とはビアを介さない一体構造をなすように形成され、前記プラグは前記抵抗変化素子および前記電流制御素子で構成される一体構造の上端面に接続していてもよい。

0045

また、上記抵抗変化型不揮発性メモリセルにおいて、前記抵抗変化素子と前記電流制御素子とはビアを介さない一体構造をなすように形成され、前記プラグは前記抵抗変化素子および前記電流制御素子で構成される一体構造の下端面に接続していてもよい。

0046

また、本発明の抵抗変化型不揮発性記憶装置は、第1配線と、第2配線と、上記抵抗変化型不揮発性メモリセルとを備え、前記層間絶縁層と前記抵抗変化素子と前記電流制御素子と前記プラグとは前記第1配線と前記第2配線との間に形成されている。

0047

また、上記抵抗変化型不揮発性記憶装置において、前記第1配線は同一平面内に互いに平行に複数形成され、前記第2配線は前記平面の上方に前記平面に平行な面内において互いに平行に且つ前記複数の第1配線に立体交差するように形成され、前記複数の第1配線と前記複数の第2配線との立体交差点のそれぞれに対応して前記第1配線と前記第2配線とを電気的に接続するように前記抵抗変化型不揮発性メモリセルが形成されていてもよい。

発明の効果

0048

本発明の抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置によれば、初期ブレイク工程において、電流制御素子が破壊されにくくなるという効果を奏する。

図面の簡単な説明

0049

図1は、第1実施形態に係る抵抗変化型不揮発性メモリセルの概略構成の一例を示す側方断面図である。
図2は、第1実施形態に係る抵抗変化型不揮発性メモリセルにおける電極とプラグの大小関係の一例を示す平面図であって、図2(a)は抵抗変化素子の第2電極と第2プラグの大小関係を示す図、図2(b)は電流制御素子の第4電極と第3プラグの大小関係を示す図である。
図3は、第1実施形態に係る抵抗変化型不揮発性メモリセルの製造方法の一例を示す図であって、図3(a)は、基板上に形成された層間絶縁層において第1配線に到達するようにコンタクトホールを形成する工程を示す図、図3(b)は、コンタクトホール内にプラグを形成する工程を示す図である。
図4は、第1実施形態に係る抵抗変化型不揮発性メモリセルの製造方法の一例を示す図であって、図4(a)は、プラグを覆うように抵抗変化素子材料層を形成する工程を示す図、図4(b)は、抵抗変化素子材料層をエッチングして抵抗変化素子を形成する工程を示す図である。
図5は、第1実施形態に係る抵抗変化型不揮発性メモリセルの製造方法の一例を示す図であって、抵抗変化素子を覆う層間絶縁層と抵抗変化素子に接続されるプラグとを形成する工程を示す図である。
図6は、第1実施形態に係る抵抗変化型不揮発性メモリセルの製造方法の一例を示す図であって、図6(a)は、プラグを覆うように電流制限素子材料層を形成する工程を示す図、図6(b)は、電流制限素子材料層をエッチングして電流制限素子を形成する工程を示す図である。
図7は、第1実施形態に係る抵抗変化型不揮発性メモリセルの製造方法の一例を示す図であって、電流制限素子を覆う層間絶縁層と電流制限素子に接続されるプラグと第2配線とを形成する工程を示す図である。
図8は、第1実験例における電圧と電流との関係を示す図であって、図8(a)は全体図、図8(b)は図8(a)において破線で囲った部分を拡大した図である。
図9は、第1実験例における負荷抵抗と電流制限素子が破壊された時点の回路への印加電圧との関係を示す図である。
図10は、第2実験例における電圧と電流との関係を示す図である。
図11は、第1実施形態の第1変形例に係る抵抗変化型不揮発性メモリセルの概略構成の一例を示す側方断面図である。
図12は、第1実施形態の第2変形例に係る抵抗変化型不揮発性メモリセルの概略構成の一例を示す側方断面図である。
図13は、第1実施形態の第3変形例に係る抵抗変化型不揮発性メモリセルの概略構成の一例を示す側方断面図である。
図14は、第1実施形態の第4変形例に係る抵抗変化型不揮発性メモリセルの概略構成の一例を示す側方断面図である。
図15は、第1実施形態の第5変形例に係る抵抗変化型不揮発性メモリセルの概略構成の一例を示す側方断面図である。
図16は、第2実施形態に係る抵抗変化型不揮発性記憶装置の概略構成の一例を示すブロック図である。
図17は、図16のA部を拡大した模式的な斜視図である。
図18は、図17の30Aで示した部分の概略構成の一例を示す側方断面図である。
図19は、電流制限素子の電圧電流特性を示す図である。
図20は、単体の抵抗変化素子、単体の電流制限素子、1個の抵抗変化素子と1個の電流制限素子とを直列に接続した回路、の電流電圧特性を示す図である。

実施例

0050

以下、本発明の実施形態に係る抵抗変化型不揮発性メモリセルについて、図面を参照しつつ説明する。なお、同一のまたは対応する構成要素には同じ符号を付し、重複する詳細な説明を省略する場合がある。図面においては説明の便宜上、大きさや比率誇張されている場合がある。

0051

(第1実施形態)
[第1実験例]
第1実験例では、電流制御素子と、これに直列に接続される負荷抵抗の間での電圧の分配と、電流制御素子が破壊される時の電圧および電流を検討した。負荷抵抗は、電流制御素子の直近の基板上に形成し、負荷抵抗を外付けした場合の長配線による遅延パルス波形劣化の影響を極力低減した。

0052

実験方法は以下の通りとした。

0053

電流制御素子はその上面方向から見た寸法は0.5μm×0.5μmである。下部電極、上部電極ともに窒化タンタル(TaN)で構成し、膜厚は30nmとした。電流制御層はSiNxで構成し、xの値は0.3、膜厚は15nmとした。TaNはCu配線とも整合性がよいため、TaNで構成された電極について検討した。

0054

電流制御素子に、配線長を長くしたアルミ配線(幅0.26μm、膜厚約480nm)で構成される負荷抵抗を直列接続し、得られた回路(電流制御素子+アルミ配線)の電圧電流特性を確認した。

0055

アルミ配線の抵抗値および配線長は次の7種類である。ケース1:負荷抵抗なし、ケース2:配線長0.6mm、抵抗値:170Ω、ケース3:配線長1.5mm、抵抗値420Ω、ケース4:配線長2.4mm、抵抗値670Ω、ケース5:配線長3.0mm、抵抗値830Ω、ケース6:配線長6.0mm、抵抗値1700Ω、ケース7:配線長15mm、抵抗値4300Ω。

0056

図8は、第1実験例における電圧と電流との関係を示す図であって、図8(a)は全体図、図8(b)は図8(a)において破線で囲った部分を拡大した図である。図9は、第1実験例における負荷抵抗と電流制限素子が破壊された時点の回路への印加電圧との関係を示す図である。それぞれのケースでの電流制御素子の破壊電圧および破壊電流を表1に示す。

0057

0058

図8図9および表1に示すように、負荷抵抗が電流制御素子の直近に形成されている構成において、負荷抵抗の抵抗値が増加するに従って、破壊電圧(電流制御素子が破壊された時点における回路への印加電圧)は増加している。これは、電流制御素子の直近において電流制御素子に直列に接続されている負荷抵抗部へ電圧が分配されたために、見かけ上、電流制御素子の耐圧性が向上したものと推察される。負荷抵抗が170Ωと低い場合でも、負荷がない場合より高い破壊電圧を示す。図8図9および表1の結果から、負荷抵抗が少なくとも170Ω以上、4.3kΩ以下の範囲では、電流制御素子の破壊を防止する効果が得られることがわかった。

0059

0.6mmのアルミ配線を配置することで、170Ωの負荷抵抗が得られ、電流制御素子の破壊を抑制することが可能となる。しかしながら、微細化を求められる素子ではこのような大面積の配線パターンをそれぞれの素子へ配置することは困難である。以下、負荷抵抗を配置する面積および抵抗値について検討する。

0060

500Ωの負荷抵抗を、100mΩcmの比抵抗を有する材料で構成された抵抗層で形成する場合を考える。電流制御素子がその上面方向から見た寸法が0.5μm×0.5μm(面積0.25μm2)の場合、素子と同じ大きさで抵抗層を形成すると、膜厚が250nm程度と大きくなってしまう。上述した膜厚では、フォトリソグラフィーによる形成は困難である。素子とは別の大きさで抵抗層を形成しようとすれば、マスク枚数が増加する等のコスト増加も発生する。

0061

しかしながら、素子と配線を接続するプラグ、例えば直径が0.24μmの円形(面積0.045μm2)のホール内に形成されるプラグの一部あるいは全部として負荷抵抗を形成する場合、同じ比抵抗膜で形成すると、50nm程度の膜厚で形成できる。また、ホール内に形成する場合には、CVD等で側壁にも抵抗層が形成される。内部に埋めこむ金属(充填層)の断面積が小さくなり、プラグの抵抗値は上昇する。よって、抵抗層の膜厚は15nmから20nmで足りうる。

0062

また、下部配線と上部配線と素子との間にプラグが複数存在する場合は、複数のプラグに負荷抵抗部を形成することによって、負荷抵抗部の材料としてより低い比抵抗値の材料を用いることや、負荷抵抗部の厚みを薄くすることも可能となる。

0063

[第2実験例]
第2実験例では、抵抗変化素子の初期ブレイク工程において、負荷抵抗が電流制御素子の破壊を抑制する効果を検証した。

0064

実験方法は以下の通りとした。

0065

抵抗変化素子はその上面から見た寸法は0.5μm×0.5μmとした。このとき、下部電極は窒化タンタル(TaN)を用いて膜厚30nmとし、上部電極はイリジウム(Ir)を用いて膜厚50nmとした。さらに、抵抗変化層は、低抵抗層としては酸素不足型のタンタル酸化物(TaOxと表記したとき、x=1.5)を用いて膜厚45nmとし、高抵抗層としては同様にタンタル酸化物(TaOyと表記したとき、y=2.5)を用いて膜厚5nm、とした。

0066

電流制御素子はその上面から見た寸法は0.5μm×0.5μm、下部電極、上部電極ともに窒化タンタル(TaN)で構成し、電極の膜厚は30nmとした。電流制御層はSiNxで構成し、xの値は0.3、膜厚は15nmとした。

0067

それぞれ上記した単体の抵抗変化素子および単体の電流制御素子と同様に構成した素子を、W系プラグ(直径260nmφのホール内にTi(膜厚12nm)とTiN(膜厚10nm)の積層バリア層を形成後、Wを充填して形成)で接続したものを用いた。

0068

電流制御素子に、配線長を長くしたアルミ配線(幅0.26μm、膜厚480nm)で構成される負荷抵抗を直列接続し、得られた回路の電圧電流特性を確認した。

0069

抵抗変化素子(0.5μm×0.5μm)と電流制御素子を積層した構造に、アルミ配線による長配線を形成した負荷を、直列接続した素子を形成し、電圧—電流特性を確認した。

0070

アルミ配線の抵抗値および配線長は次の3種類である。ケース1:負荷抵抗なし、ケース2:配線長7.2mm、抵抗値:2kΩ、ケース3:配線長18mm、抵抗値5kΩ。

0071

図10は、第2実験例における電圧と電流との関係を示す図である。それぞれのケースにおいて抵抗変化素子の初期ブレイクが生じた時の回路への印加電圧(抵抗変化素子のブレイク時の電圧)および回路を流れる電流(抵抗変化素子の初期ブレイク時の電流)と、電流制御素子の破壊が生じた時の回路への印加電圧(電流制御素子の破壊時の電圧)と回路を流れる電流(電流制御素子の破壊時の電流)とを表2に示す。

0072

0073

図10および表2に示すように、ケース2(2kΩ)およびケース3(5kΩ)の両方において、抵抗変化素子の初期ブレイクが生じたことが確認された。初期ブレイクが生じた直後には、電流制御素子の破壊は生じなかった。ケース2(2kΩ)では初期ブレイクが生じた後、電流制御素子の破壊が生じるまでに、さらに0.4Vを印加することが可能であった。電流制御素子の破壊電流(許容電流)は、ケース1(負荷抵抗なし)の88.4μAから907μAと飛躍的に向上した。

0074

ケース3(5kΩ)でも同様の結果が得られ、測定した範囲(回路への印加電圧:〜6V)では電流制御素子の破壊は発生しなかった。

0075

以上の結果から、電流制限素子の直近に直列に負荷抵抗を接続することによって、電流制御素子に上述した電圧が負荷抵抗へ分配され、電流制御素子の破壊を抑えることが可能であることがわかった。初期ブレイク電圧(初期ブレイクを生じさせるために抵抗変化素子と電流制御素子とからなるメモリセルに印加しなければならない電圧)は高抵抗層材料及び低抵抗層材料、電極材料、高抵抗層膜厚を調整することにより低減することが可能である。例えば、高抵抗層材料を構成する金属酸化物(主として遷移金属酸化物)の誘電率が低抵抗層材料を構成する金属酸化物(主として遷移金属酸化物)の誘電率より大きい、または、高抵抗層材料を構成する金属酸化物(主として遷移金属酸化物)のバンドギャップが低抵抗層材料を構成する金属酸化物(主として遷移金属酸化物)のバンドギャップより小さい、の条件の少なくとも一方を満足する抵抗層材料で抵抗変化素子を構成すればよい。これは、酸化物層の誘電率と絶縁破壊電界の強度(breakdown strength)との間に、誘電率が大きいほど絶縁破壊電界の強度が小さくなるという相関関係見られるためである。また、酸化物層のバンドギャップと絶縁破壊電界の強度(breakdown strength)との間に、バンドギャップが小さいほど絶縁破壊電界の強度が小さくなるという相関関係が見られるためである。

0076

また、高抵抗層に接する電極材料に、白金(Pt)やパラジウム(Pd)を用いると、加熱処理により高抵抗層側に電極材料の微小突起が発生し、初期ブレイク電圧を低減することができる。さらに、高抵抗層の膜厚を薄くすることによっても初期ブレイク電圧を低減することができる。

0077

[構成]
図1は、第1実施形態に係る抵抗変化型不揮発性メモリセルの概略構成の一例を示す側方断面図である。以下、素子の構成要素を積層させていく方向を上下方向とし、層は下から上へと積層されていくものとする。

0078

第1実施形態では、抵抗変化型不揮発性メモリセルを構成するビア内に負荷抵抗を形成することにより、初期ブレイクにおける不揮発性メモリセルを構成する電流制御素子の破壊を防止する。

0079

図1に例示するように、本実施形態の抵抗変化型不揮発性メモリセル100は、基板(図示せず)上に形成した第1配線101(例えば、アルミニウム(Al)で構成された膜厚300nm以上500nm以下の配線)と、第1配線101を覆うように形成された第1層間絶縁層108(例えば、シリコン酸化物で構成された膜厚300nm以上500nm以下の層)を貫通するホールに内接するように、かつ、第1配線101と直列接続されるように形成された、第1負荷抵抗部131Aを有する第1プラグ105(直径:例えば50nmΦ以上300nmΦ以下)を備えている。第1プラグ105は、第1層間絶縁層108に形成されたホール内に形成されている。

0080

第1層間絶縁層108上には、第1プラグ105を被覆するように、第1電極111(下部電極、膜厚:例えば5nm以上100nm以下、大きさ:例えば、0.5μm×0.5μm)と、抵抗変化層113(膜厚:例えば20nm以上100nm以下、大きさ:例えば、0.5μm×0.5μm)と、第2電極112(上部電極、膜厚:例えば5nm以上100nm以下、大きさ:例えば、0.5μm×0.5μm)とで構成された抵抗変化素子103が形成されている。抵抗変化素子103を被覆するように第2層間絶縁層109(例えば、シリコン酸化物で構成された膜厚300nm以上500nm以下の層)が形成されている。第2層間絶縁層109を貫通するホールに内接するように、かつ、第2電極112と接触するように形成された、第2負荷抵抗部131Bを有する第2プラグ106(直径:例えば50nmΦ以上300nmΦ以下)が形成されている。なお、大きさとは第1層間絶縁層108の膜厚方向から見た大きさを言う(以下同様)。

0081

第2層間絶縁層109上には、第2プラグ106を被覆するように、第3電極121(下部電極、膜厚:例えば5nm以上100nm以下、大きさ:例えば、0.5μm×0.5μm)と、電流制御層123(膜厚:例えば5nm以上30nm以下、大きさ:例えば、0.5μm×0.5μm)と、第4電極122(上部電極、膜厚:例えば5nm以上100nm以下、大きさ:例えば、0.5μm×0.5μm)とで構成された電流制御素子104が形成されている。電流制御素子104を被覆するように第3層間絶縁層110(例えば、シリコン酸化物で構成された膜厚300nm以上500nm以下の層)が形成されている。第3層間絶縁層110を貫通するホールに内接するように、かつ、第4電極122と直列接続されるように形成された、第3負荷抵抗部131Cを有する第3プラグ107(直径:例えば50nmΦ以上300nmΦ以下)が形成されている。

0082

第3層間絶縁層110上には、第3プラグ107を被覆して、第2配線102(例えば、Alで構成された膜厚300nm以上500nm以下の配線)が形成されている。

0083

以上のように、本実施形態の抵抗変化型不揮発性メモリセルは、第1配線101と、第2配線102と、抵抗変化型不揮発性メモリセル100とを備え、層間絶縁層108、109、110と抵抗変化素子103と電流制御素子104とプラグ105、106、107とは、第1配線101と第2配線102との間に形成されている。以上のような、第1配線101と第2配線102との間に、抵抗変化型不揮発性メモリセルと層間絶縁層とプラグとが配置されることについては、以下に述べる第1変形例から第5変形例、および第2実施形態についても同様である。

0084

抵抗変化素子と電流制御素子と負荷抵抗部とが直列に接続されることで、初期ブレイク工程において、電流制御素子が破壊されにくくなる。ホール内にプラグとして負荷抵抗部を形成することで、負荷抵抗部と電極(素子)との接触面積やその形状、それらにより定まる抵抗値を制御しやすくなる。よって、負荷抵抗部の抵抗値を所望の値へと容易に設定できる。

0085

基板には、シリコン単結晶基板または半導体基板を用いることができるが、これらに限定されるわけではない。抵抗変化型不揮発性メモリセル100は比較的低い基板温度で形成することが可能であるため、樹脂材料などの上に抵抗変化型不揮発性メモリセル100(電流制御素子と抵抗変化素子とを1個ずつ含む1D1R素子)を形成することができる。

0086

図2は、第1実施形態に係る抵抗変化型不揮発性メモリセルにおける電極とプラグの大小関係の一例を示す平面図であって、図2(a)は抵抗変化素子の第2電極と第2プラグの大小関係を示す図、図2(b)は電流制御素子の第4電極と第3プラグの大小関係を示す図である。

0087

図2(a)に示す例において、第2電極112は、第2プラグ106(あるいは第2負荷抵抗部131B)との接続部分の全周において、接続部分よりも外側へと広がるように構成されている。すなわち、第2電極112は、第2プラグ106(あるいは第2負荷抵抗部131B)の下端面の全部を覆い、さらにその全周にわたって、外側まで広がっている。換言すれば、第2電極112は、第2プラグ106(あるいは第2負荷抵抗部131B)が形成されているホールの全部を覆うと共に、さらにその全周縁部にわたって、ホールの外側にまで広がっている。

0088

図2(b)に示す例において、第4電極122は、第3プラグ107(あるいは第3負荷抵抗部131C)との接続部分の全周において、接続部分よりも外側へと広がるように構成されている。すなわち、第4電極122は、第3プラグ107(あるいは第3負荷抵抗部131C)の下端面の全部を覆い、さらにその全周にわたって、外側まで広がっている。換言すれば、第4電極122は、第3プラグ107(あるいは第3負荷抵抗部131C)が形成されているホールの全部を覆うと共に、さらにその全周縁部にわたって、ホールの外側にまで広がっている。

0089

このように、プラグの面積を電極(あるいは素子)の面積よりも小さくすることで、負荷抵抗部の面積も小さくなり、より容易に負荷抵抗部の抵抗を高くすることができる。

0090

抵抗変化層113は、低抵抗層114(以下、第1抵抗変化層、第1遷移金属酸化物層、低酸素濃度層、または高酸素不足度層と称する場合がある)および高抵抗層115(以下、第2抵抗変化層、第2遷移金属酸化物層、高酸素濃度層、または低酸素不足度層と称する場合がある)の2層で構成された積層構造を有する。低抵抗層114と高抵抗層115とは互いに接触しており、低抵抗層114が第1電極111と、高抵抗層115が第2電極112と接触するように配置されている。

0091

抵抗変化層113は、酸素不足型の遷移金属酸化物で構成された低抵抗層と、第1遷移金属酸化物層よりも酸素不足度が低い遷移金属酸化物で構成された高抵抗層とが積層されて構成されている。本実施形態においては、その一例として、低抵抗層114は酸素不足型の第1のタンタル酸化物層で構成され、高抵抗層115は第2のタンタル酸化物層で構成される。低抵抗層114の組成をTaOxとし、高抵抗層115の組成をTaOyとした場合に、0<x<2.5、かつx<yとなるようにxとyは調整される。好ましくは、xが0.8以上1.9以下、且つyが2.1以上となるように調整される。x及びyがこの範囲にある場合に安定した抵抗変化動作を実現することができる。

0092

高抵抗層115(第2のタンタル酸化物層)の酸素含有率は、低抵抗層114(第1のタンタル酸化物層)の酸素含有率よりも高くなっている。言い換えると、高抵抗層115の酸素不足度は、低抵抗層114の酸素不足度よりも低い。酸素不足度とは、それぞれの遷移金属において、その化学量論的組成の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。例えば、遷移金属がタンタルの場合、化学量論的な酸化物の組成は、Ta2O5であるので、TaO2.5と表現できる。TaO2.5の酸素不足度は0%である。これに対して例えば、TaO1.5の組成の酸素不足型のタンタル酸化物の酸素不足度は、酸素不足度=(2.5−1.5)/2.5=40%となる。また、Ta2O5の酸素含有率は、総原子数に占める酸素原子数の比率(O/(Ta+O))であり、71.4atm%となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は0より大きく、71.4atm%より小さいことになる。

0093

抵抗変化層113を構成する金属は、タンタル以外の遷移金属を用いてもよい。遷移金属としては、タンタル(Ta)、チタン(Ti)、ハフニウム(Hf)、ジルコニウム(Zr)、ニオブ(Nb)、タングステン(W)等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。例えば、ハフニウム酸化物を用いる場合、低抵抗層114(第1のハフニウム酸化物層)の組成をHfOxとした場合にxが0.9以上1.6以下であり、且つ、高抵抗層115(第2のハフニウム酸化物層)の組成をHfOyとした場合にyがxの値よりも大である場合に、抵抗変化層113の抵抗値を安定して高速に変化させることが確認できている。この場合、高抵抗層115の膜厚は、3nm以上4nm以下が好ましい。また、ジルコニウム酸化物を用いる場合、低抵抗層114(第1のジルコニウム酸化物層)の組成をZrOxとした場合にxが0.9以上1.4以下であり、且つ、高抵抗層115(第2のジルコニウム酸化物層)の組成をZrOyとした場合にyがxの値よりも大である場合に、抵抗変化層113の抵抗値を安定して高速に変化させることが確認できている。この場合、高抵抗層115の膜厚は、1nm以上5nm以下が好ましい。

0094

なお、低抵抗層114(第1の遷移金属酸化物層)を構成する第1の遷移金属と、高抵抗層115(第2の遷移金属酸化物層)を構成する第2の遷移金属とは、異なる遷移金属を用いてもよい。この場合、高抵抗層115は、低抵抗層114よりも酸素不足度が低い、つまり抵抗が高い方が好ましい。このような構成とすることにより、抵抗変化時に第1電極111及び第2電極112間に印加された電圧は、高抵抗層115に、より多くの電圧が分配され、高抵抗層115中で発生する酸化還元反応をより起こしやすくすることができる。また、第1の遷移金属と第2の遷移金属とが互いに異なる材料を用いる場合、第2の遷移金属の標準電極電位は、第1の遷移金属の標準電極電位より小さい方が好ましい。抵抗変化現象は、抵抗が高い高抵抗層115中に形成された微小なフィラメント(導電パス)中で酸化還元反応が起こってその抵抗値が変化し、発生すると考えられるからである。例えば、低抵抗層114(第1の遷移金属酸化物層)に酸素不足型のタンタル酸化物を用い、高抵抗層115(第2の遷移金属酸化物層)にチタン酸化物(TiO2)を用いることにより、安定した抵抗変化動作が得られる。チタン(標準電極電位=−1.63eV)はタンタル(標準電極電位=−0.6eV)より標準電極電位が低い材料である。標準電極電位は、その値が大きいほど酸化しにくい特性を表す。高抵抗層115に低抵抗層114より標準電極電位が小さい金属の酸化物を配置することにより、高抵抗層115中でより酸化還元反応が発生しやすくなる。

0095

上記の各材料の積層構造の抵抗変化層における抵抗変化現象は、いずれも抵抗が高い高抵抗層115中に形成された微小なフィラメント中で酸化還元反応が起こってその抵抗値が変化し、発生すると考えられる。つまり、高抵抗層115側の第2電極112に、第1電極111を基準にして正の電圧を印加したとき、抵抗変化層113中の酸素イオンが高抵抗層115側に引き寄せられて高抵抗層115中に形成された微小なフィラメント中で酸化反応が発生して微小なフィラメントの抵抗が増大すると考えられる。逆に、高抵抗層115側の第2電極112に、第1電極111を基準にして負の電圧を印加したとき、高抵抗層115中の酸素イオンが低抵抗層114側に押しやられて高抵抗層115中に形成された微小なフィラメント中で還元反応が発生して微小なフィラメントの抵抗が減少すると考えられる。

0096

本実施形態において、例えば、抵抗変化素子103を構成する第1電極111は窒化タンタル(TaN)で構成され、第2電極112はイリジウム(Ir)で構成されうる。ここで、イリジウムの標準電極電位(standard electrode potential)V2は1.16eVであり、窒化タンタルの標準電極電位V1は0.48eVである。

0097

一般に標準電極電位は酸化されやすさの一つの指標として用いられ、この値が大きければ酸化されにくく、小さければ酸化されやすいことを意味する。抵抗変化層に含まれる遷移金属元素と電極を構成する材料との間で、標準電極電位の差が大きいほど抵抗変化が起こりやすく、標準電極電位の差が小さくなるにつれて抵抗変化が起こりにくいことから、酸化されやすさが抵抗変化現象のメカニズムに大きな役割を果たしていると推測される。

0098

タンタルの標準電極電位Vtは−0.6eVであるため、Vt<V2の関係を満たすことから、イリジウムで構成された第2電極112と高抵抗層115との界面で酸化還元反応が起こり、抵抗変化現象が発現する。また、V2>V1の関係を満たすことから、この酸化還元反応が、窒化タンタルで構成された第1電極111と低抵抗層114との界面よりも、イリジウムで構成された第2電極112と高抵抗層115との界面に優先的に発現する。そのため、抵抗変化現象が発現する界面を一方の界面に固定することができ、他方の界面で抵抗変化現象が起こることに伴う誤動作を防止することができる。なお、高抵抗層115(第2の遷移金属酸化物層)を構成する遷移金属の標準電極電位をVH、第1電極111を構成する金属の標準電極電位をV1、第2電極112を構成する金属の標準電極電位をV2、としたとき、V2>VH、を満たす他の金属を用いてもよい。また、それに加えて、V2>V1、を満たす他の金属を用いてもよい。例えば、第2電極112に白金(Pt)やパラジウム(Pd)等を用い、第1電極111にタングステン(W)等を用いてもかまわない。

0099

本実施形態では、電流制御素子104として、第3電極121と、第4電極122と、これらの両電極間に挟まれ両電極に接触する電流制御層123とを備える、MSMダイオードが用いられる。MSMダイオードは金属電極間に半導体層をはさんだ構造であり、金属と半導体層はショットキー接触で形成でき、MIMダイオードより高い電流供給能力が期待できる。

0100

第3電極121は、例えば窒化タンタル(TaN)で構成されうる。第4電極122は、例えば窒化タンタル(TaN)で構成されうる。電流制御層123は、例えば窒化シリコン(SiNx)で構成されうる。

0101

図19は、電流制限素子の電圧電流特性を示す図である。図19に示すように、電流制御素子は、所定の印加電圧の範囲(B〜C〜A)において印加電圧の絶対値が大きくなるにしたがい電圧電流曲線の傾き(ΔI/ΔV)が大きくなる非線形の電圧電流特性を有する。

0102

より詳細に説明すると、第3電極121を基準として、第4電極122に正あるいは負のいずれの電圧を印加した場合でも、電圧の絶対値が小さい時には抵抗(第3電極121と第4電極122との間の電気抵抗)は大きくなり、電圧の絶対値が所定の値を超えて大きくなると急激に抵抗が小さくなる。電流制御素子104は、このような非線形な電流電圧特性[オンオフ特性]を有し、両方向に電流を流すことができる、いわゆる双方向ダイオードである。

0103

電流制御層123の材料として例示したSiNxにおけるxの値は、Si原子モルに対する窒素原子モル数であって、いわゆる窒化の程度(組成比)を示す。SiNxの電気伝導特性はxの値によって大きく変化する。具体的には、いわゆる化学量論組成(x=1.33、つまりSi3N4)では絶縁体であるが、これより窒素の比率を小さくしていくと(即ち、xの値を小さくしていくと)SiNxは次第に半導体として振舞うようになる。電流制御層123の材料としては、xの値が0<x≦0.85を満足することが好ましい。このような構成とすることにより、抵抗変化に必要な10000A/cm2以上のオン電流を流すことができる電流制御素子104を得ることができる。

0104

電流制御素子104は、MSMダイオードに限定されず、MIMダイオードやバリスタが用いられてもよい。ただし、MSMダイオードやMIMダイオードは、バリスタのように結晶粒界等の特性を使用しないので、製造工程中の熱履歴等に左右されにくく、ばらつきの少ない電流制御素子を得ることが期待できる。

0105

このようにMSMダイオードの電流制御層123にSiNxを利用した場合、電流制御層123に接する第3電極121および第4電極122は、SiNxと良好なショットキー界面が得られる窒化タンタル(TaN)で構成するのが好ましい。

0106

第1プラグ105は、第1配線101および第1電極111と接触している。第2プラグ106は、第2電極112および第3電極121と接触している。第3プラグ107は、第4電極122および第2配線102と接触している。

0107

第1配線101と第2配線102との間に形成された第1プラグ105と第2プラグ106と第3プラグ107とは、高抵抗プラグとして機能する。第1負荷抵抗部131Aと第2負荷抵抗部131Bと第3負荷抵抗部131Cとは、層間絶縁層に形成されたホール内に、タンタルシリコン酸化物(Ta−SiO2:比抵抗=約100mΩcm)で構成された膜厚15nm以上20nm以下程度の層として形成されうる。その上に、密着層132(例えば、チタン(Ti)で構成)、バリア層133(例えば、窒化チタン(TiN)で構成)を順に積層する。バリア層133上のホール内を、例えばタングステン(W)で充填して充填層134を形成する。

0108

なお、充填層134の材料として、タングステンの代わりに、例えば銅を用いてもよい。その場合には、例えばTaやTaNを用いてバリア層133を形成するのが好ましい。

0109

第1配線101および第2配線102の材料には、例えば、アルミや銅が用いられうる。

0110

第1配線101と第1負荷抵抗部131Aとはオーミック接合により接続されていることが好ましい。第2電極112と第2負荷抵抗部131Bとはオーミック接合により接続されていることが好ましい。第4電極122と第3負荷抵抗部131Cとはオーミック接合により接続されていることが好ましい。

0111

第1負荷抵抗部131Aと第2負荷抵抗部131Bと第3負荷抵抗部131Cとは、タンタルシリコン酸化物(Ta−SiO2)、タングステン酸化物(WOx)、ニオブ酸化物(NbOx)、タンタル酸化物(TaOx)からなる群より選ばれた少なくとも1つの材料で構成されていてもよい。タンタルシリコン酸化物(Ta−SiO2)、タングステン酸化物(WOx)、ニオブ酸化物(NbOx)、タンタル酸化物(TaOx)を2種類以上組み合わせた材料で構成されていてもよい。

0112

第1負荷抵抗部131Aと第2負荷抵抗部131Bと第3負荷抵抗部131Cとは、比抵抗が500μΩcm以上100mΩcm以下の材料で構成されていてもよい。通常のプラグに用いられる材料の比抵抗は、チタン(Ti)で約42μΩcm、窒化チタン(TiN)で約22μΩcm、タングステン(W)で約5.65μΩcm、銅(Cu)で約1.67μΩcm、というように低い値を持つ。上記に負荷抵抗部の材料として例示したものの比抵抗は、タンタルシリコン酸化物(Ta−SiOx)や、タングステン酸化物(WOx)、ニオブ酸化物(NbOx)、タンタル酸化物(TaOx)等の酸素欠損型の金属酸化物で約100μΩcm以上とスパッタにより形成する際の酸素流量比を変化させることで、抵抗値を適宜調整することができ、所望の抵抗値を容易に得ることができるため、ホール内で比較的薄い層でもって高い抵抗を実現するのに好適である。

0113

第1プラグ105および第2プラグ106および第3プラグ107の抵抗値の合計は、170Ω以上5kΩ以下の範囲にあることが好ましい。該抵抗値の合計は、170Ω以上4300Ω以下の範囲にあることがより好ましい。該抵抗値の合計の下限値は、170Ω、420Ω、670Ω、830Ω、1700Ωのいずれかであってもよい。該抵抗値の合計の上限値は、420Ω、670Ω、830Ω、1700Ω、4300Ωのいずれかであってもよい。

0114

上述したように、高抵抗層115と低抵抗層114の積層で構成された抵抗変化層113を安定して抵抗変化動作をさせるには、形成後の高抵抗状態から初期ブレイクが必要になる。初期ブレイク時は抵抗変化素子へ印加されていた電圧が電流制御素子へ分圧され、電流制御素子に印加される初期ブレイク時の電圧の分圧が、電流制御素子の定格電圧(破壊電圧)を超えることによって電流制御素子が破壊されてしまう。電流制御素子と直列に高抵抗なプラグを配置することにより、初期ブレイク時に、高抵抗プラグへと電圧分配され、電流制御素子自体に印加される電圧を低減できる。よって、電流制御素子の破壊を未然に防止し、抵抗変化型不揮発性メモリセルについて、初期ブレイク後の安定動作を実現し、特性のばらつきを防止し、信頼性を向上させることができる。

0115

本実施形態において、抵抗変化層は必ずしも2層構造でなくてもよく、1層構造や3層以上の構造であってもよい。上記の例では、第1プラグ105と第2プラグ106と第3プラグ107のいずれにも負荷抵抗部が設けられていたが、いずれか1つのみに負荷抵抗部が設けられていてもよく、任意の2つの組合せのプラグに負荷抵抗部が設けられていてもよい。第1プラグ105と第2プラグ106と第3プラグ107のうち、1つまたは任意の2つは省略してもよい。第1プラグ105と第2プラグ106と第3プラグ107とは、必ずしも積層構造を有している必要はなく、単一の材料で構成されることで、プラグそのものが負荷抵抗部を構成していてもよい。

0116

図1の例では抵抗変化素子103の上に電流制御素子104が形成されているが、電流制御素子104の上に抵抗変化素子103が形成されていてもよい。第2プラグ106を省略して抵抗変化素子103と電流制御素子104とが直接接触していてもよい。

0117

[製造方法]
次に、上述したように構成される抵抗変化素子103と電流制御素子104で構成された抵抗変化型不揮発性メモリセル100の製造方法の一例について図3から図7の断面図を用いて説明する。なお、以下の製造方法はあくまで一例であり、具体的な材料や層の膜厚、面積などは適宜変更可能である。

0118

図3(a)は、基板上に形成された層間絶縁層において第1配線に到達するようにコンタクトホールを形成する工程を示す図、図3(b)は、コンタクトホール内にプラグを形成する工程を示す図である。図4(a)は、プラグを覆うように抵抗変化素子材料層を形成する工程を示す図、図4(b)は、抵抗変化素子材料層をエッチングして抵抗変化素子を形成する工程を示す図である。図5は、抵抗変化素子を覆う層間絶縁層と抵抗変化素子に接続されるプラグとを形成する工程を示す図である。図6(a)は、プラグを覆うように電流制限素子材料層を形成する工程を示す図、図6(b)は、電流制限素子材料層をエッチングして電流制限素子を形成する工程を示す図である。図7は、電流制限素子を覆う層間絶縁層と電流制限素子に接続されるプラグと第2配線とを形成する工程を示す図である。

0119

まず、図3(a)に示すように、例えば単結晶シリコン基板(図示せず)の上に基板に接触するように、例えばアルミにより第1配線101を形成する。第1配線101を覆うように、例えばSiO2で構成された膜厚200nmの第1層間絶縁層108を熱酸化法により形成する。さらに、第1層間絶縁層108を貫通して第1配線101に達するようにコンタクトホール130を形成する(図3(a):コンタクトホールを形成するステップ)。

0120

次に、図3(b)に示すように、コンタクトホール130内に、例えば膜厚10nmのタンタルシリコン酸化物層を、タンタルシリコン酸化物ターゲットアルゴン雰囲気下でスパッタリングすることにより形成する。続いて膜厚10nmのTi層と、膜厚10nmのTiN層とを、CVD法により順次形成する。その後、CVD法により、TiN層がなすホールの内部を、配線の主材料であるタングステン(W)で埋め込む。さらに、CMPによって、第1層間絶縁層108が露出するまでタンタルシリコン酸化物層と、Ti層と、TiN層と、タングステン(W)とを除去することにより、第1負荷抵抗部131Aと、密着層132と、バリア層133と、充填層134とで構成された第1プラグ105を形成する(図3(b):高抵抗プラグを形成するステップ)。

0121

次に、図4(a)に示すように、第1プラグ105の上面を覆うように、パターン形成前の第1電極層111’、例えば膜厚50nmのTaN層を、Taターゲットをアルゴンと窒素との混合ガス雰囲気の下でスパッタリングすることにより形成する。続いてパターン形成前の低抵抗層114’、例えば膜厚30nmのTaOx層と、パターン形成前の高抵抗層115’、例えば膜厚5nmのTaOy層とを、タンタルターゲットをアルゴンと酸素の混合ガス雰囲気の下でスパッタリングする。抵抗変化層(低抵抗層及び高抵抗層)の酸素含有率、ここではTaOx、TaOyにおけるxおよびyの値は、スパッタ条件(アルゴンと酸素とのガス流量比等)を変えることにより変化させうる。その後、パターン形成前の第2電極層112’、例えば膜厚50nmのIr層を、Irターゲットをアルゴンガス雰囲気の下でスパッタリングする。

0122

次に、図4(b)に示すように、パターン形成前の第1電極層111’、低抵抗層114’、高抵抗層115’、及びパターン形成前の第2電極層112’とをパターンニングすることで、第1電極111と低抵抗層114と高抵抗層115と第2電極112とで構成された抵抗変化素子103が形成される(図4(a)〜図4(b):抵抗変化素子を形成するステップ)。

0123

次に、図5に示すように、第2プラグ106を、第1プラグ105と同様に形成する。すなわち、例えばSiO2で構成された第2層間絶縁層109を熱酸化法により形成する。さらに、第2層間絶縁層109を貫通して第2電極112に達するようにコンタクトホールを形成し、その内部にタンタルシリコン酸化物層とTi層とTiN層とタングステン(W)とをこの順に積層させ、第2層間絶縁層109が露出するまでCMPによって余分な層を除去することで、第2プラグ106を形成する(図5:第2プラグを形成するステップ)。

0124

次に、図6(a)に示すように、第2プラグ106の上面を覆うように、パターン形成前の第3電極層121’、例えば膜厚50nmのTaN層を、Taターゲットをアルゴンと窒素との混合ガス雰囲気の下でスパッタリングすることにより形成する。その後、パターン形成前の電流制御層123’、例えば膜厚10nmのSiNx層を、多結晶シリコンターゲットをアルゴンと窒素との混合ガス雰囲気の下でスパッタリングすることにより形成する。SiNxにおけるxの値は、スパッタ条件(アルゴンと窒素とのガス流量比等)を変えることにより変化させうる。次に、パターン形成前の第4電極層122’、例えば膜厚50nmのTaN層をパターン形成前の第3電極層121’と同様にスパッタリングにより形成する。

0125

次に、図6(b)に示すように、パターン形成前の第3電極層121’とパターン形成前の電流制御層123’とパターン形成前の第4電極層122’とをパターンニングすることで、第3電極121と電流制御層123と第4電極122とで構成された電流制御素子104が形成される(図6(a)〜図6(b):電流制御素子を形成するステップ)。

0126

次に、図7に示すように、第3プラグ107を第2プラグ106と同様に形成する。すなわち、例えばSiO2で構成された第3層間絶縁層110を熱酸化法により形成する。さらに、第3層間絶縁層110を貫通して第4電極122に達するようにコンタクトホールを形成し、その内部にタンタルシリコン酸化物層とTi層とTiN層とタングステン(W)とをこの順に積層させ、第3層間絶縁層110が露出するまでCMPによって余分な層を除去することで、第3プラグ107を形成する。その後、例えばアルミにより第2配線102を形成する(第3プラグおよび第2配線を形成するステップ)。

0127

以上の方法により、抵抗変化型不揮発性メモリセル100が製造されうる。

0128

[第1変形例]
図11は、第1実施形態の第1変形例に係る抵抗変化型不揮発性メモリセルの概略構成の一例を示す側方断面図である。

0129

図11に示すように、第1変形例に係る抵抗変化型不揮発性メモリセル100Aは、抵抗変化型不揮発性メモリセル100において第1プラグ105と第2プラグ106と第3プラグ107とがそれぞれ第1低抵抗プラグ143と第2低抵抗プラグ148と第4プラグ107Dとで置換されている。

0130

第1低抵抗プラグ143は、第1プラグ105から第1負荷抵抗部131Aを省略したもので、密着層132が直接に第1配線101と接触している。第2低抵抗プラグ148は、第2プラグ106から第2負荷抵抗部131Bを省略したもので、密着層132が直接に第2電極112と接触している。第4プラグ107Dは、第3プラグ107から第3負荷抵抗部131Cが省略され、密着層132が直接に第4電極122と接触すると共に、ホールの上端部に形成された第4負荷抵抗部131Dを有する。第4負荷抵抗部131Dは、第2配線102と接触している。

0131

第4負荷抵抗部131Dは、例えば、ホール内に密着層132とバリア層133と充填層134とを形成した後、エッチバックによりホール内にリセスを形成し、該リセスにCVDとCMPとを用いて負荷抵抗材料を充填することで形成されうる。第4負荷抵抗部131Dの材料は、第1負荷抵抗部131Aと同様とすることができるので、詳細な説明を省略する。

0132

抵抗変化型不揮発性メモリセル100Aの構成は、以上の点以外は、抵抗変化型不揮発性メモリセル100と同様の構成としうる。

0133

[第2変形例]
図12は、第1実施形態の第2変形例に係る抵抗変化型不揮発性メモリセルの概略構成の一例を示す側方断面図である。

0134

図12に示すように、第2変形例に係る抵抗変化型不揮発性メモリセル100Bは、抵抗変化型不揮発性メモリセル100において第1プラグ105と第2プラグ106と第3プラグ107とがそれぞれ第1低抵抗プラグ143と第5プラグ106Eと第3低抵抗プラグ149とで置換されている。

0135

第1低抵抗プラグ143は、第1変形例と同様であるので説明を省略する。第5プラグ106Eは第2プラグ106から第2負荷抵抗部131Bが省略され、密着層132が直接に第2電極112と接触すると共に、ホールの上端部に形成された第5負荷抵抗部131Eを有する。第5負荷抵抗部131Eは、第3電極121と接触している。第3低抵抗プラグ149は、第3プラグ107から第3負荷抵抗部131Cを省略したもので、密着層132が直接に第4電極122と接触している。

0136

第5負荷抵抗部131Eの製造方法および材料は第4負荷抵抗部131Dと同様とすることができるので、詳細な説明を省略する。

0137

抵抗変化型不揮発性メモリセル100Bの構成は、以上の点以外は、抵抗変化型不揮発性メモリセル100と同様の構成としうる。

0138

第1低抵抗プラグ143が形成されているホールの上端部に第6負荷抵抗部131Fが形成され、これが第1電極111と接触することで、第6プラグ105Fを構成していてもよい(図示省略)。

0139

第1負荷抵抗部131Aと第2負荷抵抗部131Bと第3負荷抵抗部131Cと第4負荷抵抗部131Dと第5負荷抵抗部131Eと第6負荷抵抗部131Fとは、任意に組み合わせられうる。

0140

[第3変形例]
図13は、第1実施形態の第3変形例に係る抵抗変化型不揮発性メモリセルの概略構成の一例を示す側方断面図である。

0141

図13に示すように、第3変形例に係る抵抗変化型不揮発性メモリセル140は、抵抗変化素子と電流制御素子とをビアを介さない一体構造で一体的に形成したものである。抵抗変化型不揮発性メモリセル140は、図7の構成から、第2プラグ106が省略され、抵抗変化素子103と電流制御素子104とが一体構造147に置換されている。

0142

一体構造147は以下のように構成されうる。第1プラグ105の上端面を被覆するように、第1層間絶縁層108上には、第5電極145(下部電極、膜厚:例えば5nm以上100nm以下、大きさ:例えば、0.5μm×0.5μm)、電流制御層123、第6電極144(共通電極、膜厚:例えば5nm以上100nm以下、大きさ:例えば、0.5μm×0.5μm)と、抵抗変化層113、第7電極146(上部電極、膜厚:例えば5nm以上100nm以下、大きさ:例えば、0.5μm×0.5μm)とがこの順に積層される。電流制御層123と抵抗変化層113とは、抵抗変化型不揮発性メモリセル100と同様の構成とすることができるので詳細な説明を省略する。第5電極145と電流制御層123と第6電極144とで電流制御素子が構成される。第6電極144と抵抗変化層113と第7電極146とで抵抗変化素子が構成される。

0143

一体構造147を被覆するように第2層間絶縁層109(例えば、シリコン酸化物で構成された膜厚300nm以上500nm以下の層)が形成されている。第2層間絶縁層109を貫通するホールに内接するように、かつ、第7電極146と接触するように形成された、タングステンを主成分とする第3低抵抗プラグ149(直径:例えば50nmΦ以上300nmΦ以下)が形成されている。さらに第3低抵抗プラグ149を被覆するように、第2層間絶縁層109上に第2配線102が形成されている。

0144

本変形例において、第1プラグ105は抵抗変化素子および電流制御素子で構成される一体構造147の下端面に接触している。

0145

電流制御素子と抵抗変化素子から構成される不揮発性メモリセルを、一体構造として作りこむことにより、電流制御素子の上部電極と抵抗変化素子の下部電極を第6電極144として形成することが可能である。また、素子のマスクおよびプラグ部のマスク枚数を低減でき、製造工程も簡略化が可能となる。また、また、不揮発性メモリセルと直列接続した下層部に高抵抗プラグを形成することで、抵抗変化素子の初期ブレイク時の分圧も可能である。

0146

[第4変形例]
図14は、第1実施形態の第4変形例に係る抵抗変化型不揮発性メモリセルの概略構成の一例を示す側方断面図である。

0147

図14に示すように、第4変形例に係る抵抗変化型不揮発性メモリセル141は、第3変形例に係る抵抗変化型不揮発性メモリセル140において、第1プラグ105と第3低抵抗プラグ149とが第1低抵抗プラグ143と第3プラグ107とに置換されている。

0148

それぞれの構成要素は上述したものと同様の構成としうるので、詳細な説明を省略する。

0149

本変形例において、第3プラグ107は抵抗変化素子および電流制御素子で構成される一体構造147の上端面に接触している。

0150

[第5変形例]
図15は、第1実施形態の第5変形例に係る抵抗変化型不揮発性メモリセルの概略構成の一例を示す側方断面図である。

0151

図15に示すように、第5変形例に係る抵抗変化型不揮発性メモリセル142は、第3変形例に係る抵抗変化型不揮発性メモリセル140において、第3低抵抗プラグ149が第3プラグ107に置換されている。

0152

それぞれの構成要素は上述したものと同様の構成としうるので、詳細な説明を省略する。

0153

本変形例において、第1プラグ105は抵抗変化素子および電流制御素子で構成される一体構造147の下端面に接触し、かつ第3プラグ107は抵抗変化素子および電流制御素子で構成される一体構造147の上端面に接触している。

0154

(第2実施形態)
第2実施形態の抵抗変化型不揮発性記憶装置は、ワード線ビット線との交点(立体交差点)に不揮発性記憶部を介在させた、いわゆるクロスポイント型の不揮発性記憶装置である。

0155

本実施形態の抵抗変化型不揮発性記憶装置は、第1配線と、第2配線と、抵抗変化素子と電流制御素子とで構成される抵抗変化型不揮発性メモリセルとを備え、層間絶縁層は、不揮発性メモリセル、プラグ、第1配線、及び第2配線以外の空間を埋めるように形成されている。

0156

本実施形態の抵抗変化型不揮発性記憶装置において、第1配線は、基板上にあり、基板の主面に平行な平面上に互い平行に複数形成され、第2配線は該平面の上方に該平面に平行な面内において互いに平行に且つ複数の第1配線に立体交差するように形成され、複数の第1配線と複数の第2配線との立体交差点のそれぞれに対応して第1配線と第2配線とを電気的に接続するように抵抗変化型不揮発性メモリセルが形成されていてもよい。

0157

本実施形態の抵抗変化型不揮発性記憶装置が備える抵抗変化型不揮発性メモリセルは、第1実施形態またはその変形例の抵抗変化型不揮発性メモリセルを用いることができる。

0158

[不揮発性記憶装置の構成]
図16は、第2実施形態に係る抵抗変化型不揮発性記憶装置の概略構成の一例を示すブロック図である。図17は、図16のA部を拡大した模式的な斜視図である。

0159

図16に示すように、抵抗変化型不揮発性記憶装置200は、半導体基板上にメモリ本体部201を備えており、このメモリ本体部201は、メモリアレイ202と、行選択回路ドライバ203と、列選択回路/ドライバ204と、情報の書き込みを行うための書き込み回路205と、選択ビット線に流れる電流量を検出し、データ「1」または「0」の判別を行うセンスアンプ206と、端子DQを介して入出力データの入出力処理を行うデータ入出力回路207とを備えている。

0160

また、抵抗変化型不揮発性記憶装置200は、外部から入力されるアドレス信号を受け取るアドレス入力回路208と、外部から入力されるコントロール信号に基づいて、メモリ本体部201の動作を制御する制御回路209とをさらに備えている。

0161

メモリアレイ202は、図16及び図17に示すように、半導体基板上に互い平行に形成された複数のワード線WL0,WL1,WL2,…と、これらのワード線WL0,WL1,WL2,…の上方にその半導体基板の主面に平行な面内において互いに平行に、しかも複数のワード線WL0,WL1,WL2,…に立体交差(本実施形態においては直交)するように形成された複数のビット線BL0,BL1,BL2,…とを備えている。

0162

また、これらのワード線WL0,WL1,WL2,…及びビット線BL0,BL1,BL2,…の交点に対応してマトリクス状に設けられた複数の抵抗変化型不揮発性メモリセルM211,M212,M213,M221,M222,M223,M231,M232,M123,…(以下、「メモリセルM211,M212,…」と表す)が設けられている。

0163

なお、図16におけるメモリセルM211,M212,…は、図18において符号150で示されている。この抵抗変化型不揮発性メモリセル150の構成の詳細については後述する。

0164

アドレス入力回路208は、外部回路(図示せず)からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路/ドライバ203へ出力するとともに、列アドレス信号を列選択回路/ドライバ204へ出力する。ここで、アドレス信号は、複数のメモリセルM211,M212,…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号はアドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は同じく列のアドレスを示す信号である。

0165

制御回路209は、情報の書き込みサイクルにおいて、データ入出力回路207に入力された入力データDinに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路205へ出力する。他方、情報の読み出しサイクルにおいて、制御回路209は、読み出し動作を指示する読み出し信号を列選択回路/ドライバ204へ出力する。

0166

行選択回路/ドライバ203は、アドレス入力回路208から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線WL0,WL1,WL2,…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。

0167

また、列選択回路/ドライバ204は、アドレス入力回路208から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線BL0,BL1,BL2,…のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧または読み出し用電圧を印加する。

0168

書き込み回路205は、制御回路209から出力された書き込み信号を受け取った場合、行選択回路/ドライバ203に対して選択されたワード線に対する電圧の印加を指示する信号を出力するとともに、列選択回路/ドライバ204に対して選択されたビット線に対して書き込み用電圧の印加を指示する信号を出力する。

0169

また、センスアンプ206は、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ「1」または「0」の判別を行う。その結果得られた出力データDOは、データ入出力回路207を介して、外部回路へ出力される。

0170

上記のように動作することにより、抵抗変化型不揮発性記憶装置200は、後述する不揮発性メモリセルに対する読み書きを実現する。

0171

なお、図16および図17に示す本実施の形態に係る不揮発性記憶装置におけるメモリアレイを、3次元積み重ねることによって、多層化構造の不揮発性記憶装置を実現することも可能である。このように構成された多層化メモリアレイを設けることによって、超大容量不揮発性記憶装置を実現することが可能となる。

0172

[不揮発性メモリセルの構成]
以下、第2実施形態の不揮発性素子の構成について例示する。

0173

図18は、本発明の第2実施形態に係る抵抗変化型不揮発性メモリセルの構成の一例を示す断面図である。なお、図18には、図17のB部における構成が示されている。図18に示すように、実施の形態2の抵抗変化型不揮発性メモリセル150は、アルミ配線等で構成された下部配線212(第1配線:図16および図17におけるワード線WL1に相当する)と、同じくアルミ配線等で構成され、下部配線212と直交するように配置された上部配線211(第2配線:図16および図17におけるビット線BL1に相当する)との交差部に、下部配線212及び上部配線211とそれぞれ接続するように形成される。この抵抗変化型不揮発性メモリセル150は、下部配線212上に負荷抵抗部を備えた第1プラグ105が形成され、第1プラグ105と直列に接続された、電流制御素子と抵抗変化素子の一体構造147が形成されている。電流制御素子と抵抗変化素子の一体構造147の第5電極145(下部電極)の上には、電流制御層123(例えば、窒化シリコン(SiNz)で構成)が形成されており、その電流制御層123の上には、第6電極144(共通電極:例えば、窒化タンタル(TaN)で構成)が形成されている。第6電極144は、抵抗変化素子の下部電極としても機能する。第6電極144と第7電極146(上部電極:例えば、イリジウムで構成)と、これらの両電極間に挟まれた抵抗変化層113とを備えている。

0174

抵抗変化層113は、第1実施形態の場合と同様に、酸素不足型の遷移金属酸化物で構成された低抵抗層114と、低抵抗層114よりも酸素不足度が低く抵抗が高い高抵抗層115の積層構造で構成されている。低抵抗層114と高抵抗層115とが同種の遷移金属で構成される場合、低抵抗層114の遷移金属酸化物の組成をMOxとし、高抵抗層115の遷移金属酸化物の組成をMOyとした場合、x<yが成立する。本実施の形態では、高抵抗層115及び低抵抗層114は何れもタンタル(Ta)酸化物で構成されており、低抵抗層114の組成をTaOxとし、高抵抗層115の組成をTaOyとした場合に、xが0.8以上1.9以下となり、且つyが2.1以上2.5未満となるように調整される。電流制御素子と抵抗変化素子の一体構造147上には負荷抵抗部を有する第3プラグ107が直列に配置され、第3プラグ107を介して上部配線211と接続されている。ここで、電流制御層123と第5電極145との界面、および、電流制御層123と第6電極144との界面は、ショットキー障壁として機能する。窒化シリコン(SiNz)は窒素組成zに応じてzの値が小さい場合は半導体的な、大きい場合は絶縁体的な振る舞いをする。半導体的な特性を有する場合、絶縁体的な特性を有する場合と比較してより大きな電流が得られる。例えば、SiNzのzの範囲が0<z≦0.85の場合では、電流制御層123の膜厚を調整すると、10000A/cm2以上の電流密度を得ることができる。なお、第5電極145および第6電極144は、窒化シリコン(SiNz)に対し、界面がショットキー障壁として機能する材料であればよい。例えば、抵抗変化層113が抵抗変化する際に流れる電流が発生する熱に対しても安定なTaN以外に、体心立法格子(bcc)構造を有するα−タングステン(W)あるいは窒化チタン(TiN)等の高融点金属やその窒化物も用いることができる。第5電極145及び第6電極144は、同じ材料である必要はなく、異なる材料であってもよい。

0175

本実施の形態では、上述したとおり電流制御層123が半導体層で構成されているため、第5電極145と、電流制御層123と、第6電極144との積層構造がMSM(金属/半導体/金属)ダイオードとして機能する。なお、本発明はこれに限定されるわけではなく、電流制御層123が絶縁体層で構成されており、第5電極145と、電流制御層123と、第6電極144との積層構造がMIM(金属/絶縁体/金属)ダイオードとして機能するようにしてもよい。この場合の絶縁体としては、SiO2、Si3N4、Ta2O5等を用いることができる。

0176

負荷抵抗部を有した第1プラグ105および第3プラグ107は、Ta−SiO2で構成された第1負荷抵抗部131Aおよび第3負荷抵抗部131Cと、Tiで構成された密着層とTiNで構成されたバリア層を形成した後、Wを内部に充填して形成されたものである。

0177

本実施形態に記載した負荷抵抗部を有する負荷抵抗プラグは不揮発性メモリセルの下部と上部の両方に配置したが、下部配線と上部配線との間に形成するビアが全体として負荷抵抗として機能すればよく、負荷抵抗部は上層および下層のどちらか片側のみ形成してもよい。

0178

なお、高抵抗プラグに用いた高抵抗膜として、タンタルシリコン酸化物(Ta−SiO2)を用いたが、その代わりに酸素不足型のタングステン酸化物(WOx)、ニオブ酸化物(NbOx)、あるいはタンタル酸化物(TaOx)等を用いてもよい。

0179

このようなクロスポイント構造では1ビットの電流制御素子が破壊すると、破壊した電流制御素子だけでなく他のビットが誤動作する。さらに、迂回電流(sneak current)が他ビットへ影響し、破壊ビットが機能しなくなる。また、正常動作を行っている素子への迂回電流による書き込みディスターブも発生する。負荷抵抗部をそれぞれのビットに形成することで、電流制御素子の破壊を未然に防止し、初期ブレイク後の安定動作を実現、ばらつきの防止、信頼性を向上させることができる。特に、ギガビット(Gbit)級大容量メモリの一部のビットの誤動作の確率を極めて低減することができるので、大容量の不揮発性メモリを実現することができる。

0180

上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び/又は機能の詳細を実質的に変更できる。

0181

抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置は、初期ブレイク工程において電流制御素子が破壊されにくい、抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置として有用である。

0182

100抵抗変化型不揮発性メモリセル
101 第1配線
102 第2配線
103抵抗変化素子
104電流制御素子
105 第1プラグ
105F 第6プラグ
106 第2プラグ
106E 第5プラグ
107 第3プラグ
107D 第4プラグ
108 第1層間絶縁層
109 第2層間絶縁層
110 第3層間絶縁層
111 第1電極
111’パターン形成前の第1電極層
112 第2電極
112’ パターン形成前の第2電極層
113抵抗変化層
114低抵抗層
114’ パターン形成前の低抵抗層
115高抵抗層
115’ パターン形成前の高抵抗層
121 第3電極
121’ パターン形成前の第3電極層
122 第4電極
122’ パターン形成前の第4電極層
123電流制御層
123’ パターン形成前の電流制御層
130コンタクトホール
131A 第1負荷抵抗部
131B 第2負荷抵抗部
131C 第3負荷抵抗部
131D 第4負荷抵抗部
131E 第5負荷抵抗部
131F 第6負荷抵抗部
132密着層
133バリア層
134充填層
140 抵抗変化型不揮発性メモリセル
141 抵抗変化型不揮発性メモリセル
142 抵抗変化型不揮発性メモリセル
143 第1低抵抗プラグ
144 第6電極
145 第5電極
146 第7電極
147一体構造
148 第2低抵抗プラグ
149 第3低抵抗プラグ
150 抵抗変化型不揮発性メモリセル
200抵抗変化型不揮発性記憶装置
201メモリ本体部
202メモリアレイ
203行選択回路/ドライバ
204列選択回路/ドライバ
205書き込み回路
206センスアンプ
207データ入出力回路
208アドレス入力回路
209制御回路
211 上部配線
212 下部配線
WL0,WL1,WL2,…ワード線
BL0,BL1,BL2,…ビット線
M211,M212,… メモリセル

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ