図面 (/)

技術 故障診断システム、半導体集積回路及び故障診断方法

出願人 ルネサスエレクトロニクス株式会社
発明者 大塚亮
出願日 2011年1月4日 (9年11ヶ月経過) 出願番号 2011-000035
公開日 2012年7月26日 (8年5ヶ月経過) 公開番号 2012-141231
状態 未査定
技術分野 電子回路の試験
主要キーワード 最大段数 故障診断ツール 入力テスト信号 観測端子 セレクタ制御回路 内部チェーン 故障数 故障診断対象
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2012年7月26日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (11)

課題

定数出力端子を用いて、複数の入力信号の中から故障の原因となる信号を特定して故障を診断すること。

解決手段

第1の入力テスト信号と、当該第1の入力テスト信号の期待値である第1の期待値と、のいずれかを選択して出力する第1の選択回路と、第2の入力テスト信号と、第1の選択回路からの出力信号との一致判定結果を出力端子へ出力する第1の論理回路と、を有する第1の圧縮回路と、第1の選択回路により第1の入力テスト信号が選択された際の出力端子からの第1の出力結果がエラーを示す場合に、第1の選択回路に対して第1の期待値を選択させ、第1の出力結果がエラーを示すことに伴い第1の選択回路により第1の期待値が選択された際の出力端子からの第2の出力結果が正常を示す場合に、第1の入力テスト信号をエラーと特定し、第2の出力結果がエラーを示す場合に、第2の入力テスト信号をエラーと特定する選択制御回路とを備える。

概要

背景

LSI(Large Scale Integration)の高集積化、大規模化により、1チップ上のロジックが増大している。これに伴い、テスト容易化設計(DFT:Design For Test)分野において、テストコスト削減を目的に、圧縮スキャンテストステムの適用が必須となってきている。

圧縮スキャンテストシステムは、LSI内部のスキャンチェーンを多数に分割してスキャンシフトサイクルを削減する手段である。圧縮スキャンテストシステムでは、単純に分割数を増やすだけでは、多数の外部観測端子が必要となる。そのため、スキャン入力データ側にスキャンデータを内部スキャンチェーンへ展開する展開器(Decompressor)、出力データ側スキャンテスト結果圧縮する圧縮器(Compactor)を挿入することが一般的である。これにより、内部チェーン数が多数になっても、外部観測端子数を増やさずに、圧縮スキャンテストの実現を可能にしている。

圧縮スキャンテストでは、圧縮器により内部スキャンチェーンの観測値を圧縮して外部端子観測するため、外部観測端子の観測結果から内部で故障を観測したスキャンFFを特定する事が困難となる事が課題である。そのため、どのスキャンFFが故障を観測したかの特定と、それを短時間で行える技術が必要である。

特許文献1には、圧縮スキャンテストにおいて、LSI内部で複数の故障を観測した場合にその故障応答を見逃さないようにする技術が開示されている。特許文献1にかかる技術を用いる事で故障が1つの時には故障診断も可能である。

特許文献1は、外部観測端子p本を有している時に、以下の(1)式を満たすq本の内部スキャンチェーン本数であれば、圧縮器内部にp個のEXOR(またはEXNOR)を実装し、各EXORには内部スキャンチェーンの出力(SO1〜SOq)を互いに疎となるように接続する事で、LSI内部の故障数が1の場合における故障診断を可能とする技術である。
q≦2^p−1 ・・・(1)

図9は、特許文献1にかかる圧縮器900の構成を示すブロック図である。圧縮器900は、排他的論理和回路EOR1〜EOR3を有する。圧縮器900は、外部から受け付けた7本のスキャンチェーン出力SO1〜SO7を、図9に示したように排他的論理和回路EOR1〜EOR3に配線して入力とし、排他的論理和回路EOR1〜EOR3それぞれの出力信号を外部観測端子PO1〜PO3のそれぞれに対して出力する。これにより、スキャンチェーン出力SO1〜SO7までの何れか一つから故障が伝播している場合、その時の外部観測端子PO1〜PO3の応答の組合せが全て異なるため、故障伝播経路が特定できる。

図10は、特許文献1にかかる故障伝播の関係を説明するための図である。すなわち、外部観測端子(PO1、PO2、PO3)の出力値が(0、0、0)を示す場合、スキャンチェーン出力SO1〜SO7のいずれも故障していないことが特定できる。また、外部観測端子(PO1、PO2、PO3)の出力値が(1、0、0)を示す場合、スキャンチェーン出力SO1から故障が伝播していることが特定できる。同様に、外部観測端子(PO1、PO2、PO3)の出力値が(0、1、0)を示す場合、スキャンチェーン出力SO2から故障が伝播しており、外部観測端子(PO1、PO2、PO3)の出力値が(1、1、0)を示す場合、スキャンチェーン出力SO3から故障が伝播しており、外部観測端子(PO1、PO2、PO3)の出力値が(0、0、1)を示す場合、スキャンチェーン出力SO4から故障が伝播しており、外部観測端子(PO1、PO2、PO3)の出力値が(1、0、1)を示す場合、スキャンチェーン出力SO5から故障が伝播しており、外部観測端子(PO1、PO2、PO3)の出力値が(0、1、1)を示す場合、スキャンチェーン出力SO6から故障が伝播しており、外部観測端子(PO1、PO2、PO3)の出力値が(1、1、1)を示す場合、スキャンチェーン出力SO7から故障が伝播していることが特定できる。このように、特許文献1では、EXORの入力信号値に応じて、外部観測端子の応答が一意に決まるため、故障観測経路の特定が可能となる。

特許文献2には、対となる2本のスキャンチェーンを構築し、常に片方のみをスキャンテストし、その時に他方にはテスト対象チェーン期待値を格納しておく事で、外部期待値の作成を容易化できる技術が開示されている。特許文献3には、ハミング符号による誤り検出仕組みを用いたCompactorを構成し、情報ビット検査ビットの値を利用してFAILが伝播してくるスキャンチェーンの特定が可能な技術が開示されている。特許文献4には、高精度なテスタを用いず、安価なテスタでも高速なスキャンテストを実現可能な技術が開示されている。

概要

定数出力端子を用いて、複数の入力信号の中から故障の原因となる信号を特定して故障を診断すること。第1の入力テスト信号と、当該第1の入力テスト信号の期待値である第1の期待値と、のいずれかを選択して出力する第1の選択回路と、第2の入力テスト信号と、第1の選択回路からの出力信号との一致判定結果を出力端子へ出力する第1の論理回路と、を有する第1の圧縮回路と、第1の選択回路により第1の入力テスト信号が選択された際の出力端子からの第1の出力結果がエラーを示す場合に、第1の選択回路に対して第1の期待値を選択させ、第1の出力結果がエラーを示すことに伴い第1の選択回路により第1の期待値が選択された際の出力端子からの第2の出力結果が正常を示す場合に、第1の入力テスト信号をエラーと特定し、第2の出力結果がエラーを示す場合に、第2の入力テスト信号をエラーと特定する選択制御回路とを備える。

目的

圧縮スキャンテストでは、圧縮器により内部スキャンチェーンの観測値を圧縮して外部端子で観測するため、外部観測端子の観測結果から内部で故障を観測したスキャンFFを特定する事が困難となる事が課題である

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1の入力テスト信号と、当該第1の入力テスト信号の期待値である第1の期待値と、のいずれかを選択して出力する第1の選択回路と、第2の入力テスト信号と、前記第1の選択回路からの出力信号との一致判定結果を出力端子へ出力する第1の論理回路と、を有する第1の圧縮回路と、前記出力端子からの出力結果に応じて、前記第1の選択回路における選択を制御する選択制御回路と、を備え、前記選択制御回路は、前記第1の選択回路により前記第1の入力テスト信号が選択された際の前記出力端子からの第1の出力結果がエラーを示す場合に、前記第1の選択回路に対して前記第1の期待値を選択させ、前記第1の出力結果がエラーを示すことに伴い前記第1の選択回路により前記第1の期待値が選択された際の前記出力端子からの第2の出力結果が正常を示す場合に、前記第1の入力テスト信号をエラーと特定し、前記第2の出力結果がエラーを示す場合に、前記第2の入力テスト信号をエラーと特定することを特徴とする故障診断システム

請求項2

第3の入力テスト信号と、当該第3の入力テスト信号の期待値である第2の期待値と、のいずれかを選択して出力する第2の選択回路と、第4の入力テスト信号と、前記第2の選択回路からの出力信号との一致判定結果を前記第1の入力テスト信号として前記第1の圧縮回路へ出力する第2の論理回路と、を有する第2の圧縮回路をさらに備え、前記選択制御回路は、前記第1の入力テスト信号がエラーと特定された場合、さらに、前記第2の選択回路に対して前記第2の期待値を選択させ、前記第1の入力テスト信号がエラーと特定されたことに伴い前記第2の選択回路により前記第2の期待値が選択された際の前記出力端子からの第3の出力結果が正常を示す場合に、前記第3の入力テスト信号をエラーと特定し、前記第3の出力結果がエラーを示す場合に、前記第4の入力テスト信号をエラーと特定することを特徴とする請求項1に記載の故障診断システム。

請求項3

第5の入力テスト信号と、当該第5の入力テスト信号の期待値である第3の期待値と、のいずれかを選択して出力する第3の選択回路と、第6の入力テスト信号と、前記第3の選択回路からの出力信号との一致判定結果を前記第2の入力テスト信号として前記第1の圧縮回路へ出力する第3の論理回路と、を有する第3の圧縮回路をさらに備え、前記選択制御回路は、前記第2の入力テスト信号がエラーと特定された場合、さらに、前記第3の選択回路に対して前記第3の期待値を選択させ、前記第2の入力テスト信号がエラーと特定されたことに伴い前記第3の選択回路により前記第3の期待値が選択された際の前記出力端子からの第4の出力結果が正常を示す場合に、前記第5の入力テスト信号をエラーと特定し、前記第4の出力結果がエラーを示す場合に、前記第6の入力テスト信号をエラーと特定することを特徴とする請求項1又は2に記載の故障診断システム。

請求項4

前記第1の入力テスト信号及び前記第2の入力テスト信号は、スキャンテストにおける異なるスキャンチェーンからの出力に基づく信号であることを特徴とする請求項1乃至3のいずれか1項に記載の故障診断システム。

請求項5

前記第1の論理回路は、EXOR回路又はEXNOR回路であることを特徴とする請求項1乃至4のいずれか1項に記載の故障診断システム。

請求項6

請求項1乃至5のいずれか1項に記載の故障診断システムに使用される半導体集積回路であって、第1の入力テスト信号と、当該第1の入力テスト信号の期待値である第1の期待値と、のいずれかを選択して出力する第1の選択回路と、第2の入力テスト信号と、前記第1の選択回路からの出力信号との一致判定結果を出力端子へ出力する第1の論理回路と、を有する第1の圧縮回路を備えることを特徴とする半導体集積回路。

請求項7

第3の入力テスト信号と、当該第3の入力テスト信号の期待値である第2の期待値と、のいずれかを選択して出力する第2の選択回路と、第4の入力テスト信号と、前記第2の選択回路からの出力信号との一致判定結果を前記第1の入力テスト信号として前記第1の圧縮回路へ出力する第2の論理回路と、を有する第2の圧縮回路をさらに備えることを特徴とする請求項6に記載の半導体集積回路。

請求項8

第5の入力テスト信号と、当該第5の入力テスト信号の期待値である第3の期待値と、のいずれかを選択して出力する第3の選択回路と、第6の入力テスト信号と、前記第3の選択回路からの出力信号との一致判定結果を前記第2の入力テスト信号として前記第1の圧縮回路へ出力する第3の論理回路と、を有する第3の圧縮回路をさらに備えることを特徴とする請求項6又は7に記載の半導体集積回路。

請求項9

前記第1の入力テスト信号及び前記第2の入力テスト信号は、スキャンテストにおける異なるスキャンチェーンからの出力信号に基づく信号であることを特徴とする請求項6乃至8のいずれか1項に記載の半導体集積回路。

請求項10

前記第1の論理回路は、EXOR回路又はEXNOR回路であることを特徴とする請求項6乃至9のいずれか1項に記載の半導体集積回路。

請求項11

第1の入力テスト信号と、当該第1の入力テスト信号の期待値である第1の期待値とのうち当該第1の入力テスト信号を選択して出力し、第2の入力テスト信号と、前記選択された第1の入力テスト信号との一致判定結果を出力端子へ出力し、前記出力端子からの第1の出力結果がエラーを示す場合に、前記第1の期待値を選択し、前記第1の期待値が選択された際の前記出力端子からの第2の出力結果が正常を示す場合に、前記第1の入力テスト信号をエラーと特定し、前記第2の出力結果がエラーを示す場合に、前記第2の入力テスト信号をエラーと特定する故障診断方法

請求項12

第3の入力テスト信号と、当該第3の入力テスト信号の期待値である第2の期待値とのうち当該第3の入力テスト信号を選択して出力し、第4の入力テスト信号と、前記選択された第3の入力テスト信号との一致判定結果を前記第1の入力テスト信号として出力し、前記第1の入力テスト信号がエラーと特定された場合、さらに、前記第2の期待値を選択し、前記第2の期待値が選択された際の前記出力端子からの第3の出力結果が正常を示す場合に、前記第3の入力テスト信号をエラーと特定し、前記第3の出力結果がエラーを示す場合に、前記第4の入力テスト信号をエラーと特定することを特徴とする請求項11に記載の故障診断方法。

請求項13

第5の入力テスト信号と、当該第5の入力テスト信号の期待値である第3の期待値とのうち当該第5の入力テスト信号を選択して出力し、第6の入力テスト信号と、前記選択された第5の入力テスト信号との一致判定結果を前記第2の入力テスト信号として出力し、前記第2の入力テスト信号がエラーと特定された場合、さらに、前記第3の期待値を選択し、前記第3の期待値が選択された際の前記出力端子からの第4の出力結果が正常を示す場合に、前記第5の入力テスト信号をエラーと特定し、前記第4の出力結果がエラーを示す場合に、前記第6の入力テスト信号をエラーと特定することを特徴とする請求項11又は12に記載の故障診断方法。

請求項14

前記第1の入力テスト信号及び前記第2の入力テスト信号は、スキャンテストにおける異なるスキャンチェーンからの出力に基づく信号であることを特徴とする請求項11乃至13のいずれか1項に記載の故障診断方法。

技術分野

0001

本発明は、故障診断システム半導体集積回路及び故障診断方法に関し、特に、複数の入力信号の中から故障の原因となる信号を特定して故障を診断するための故障診断システム、半導体集積回路及び故障診断方法に関する。

背景技術

0002

LSI(Large Scale Integration)の高集積化、大規模化により、1チップ上のロジックが増大している。これに伴い、テスト容易化設計(DFT:Design For Test)分野において、テストコスト削減を目的に、圧縮スキャンテストステムの適用が必須となってきている。

0003

圧縮スキャンテストシステムは、LSI内部のスキャンチェーンを多数に分割してスキャンシフトサイクルを削減する手段である。圧縮スキャンテストシステムでは、単純に分割数を増やすだけでは、多数の外部観測端子が必要となる。そのため、スキャン入力データ側にスキャンデータを内部スキャンチェーンへ展開する展開器(Decompressor)、出力データ側スキャンテスト結果圧縮する圧縮器(Compactor)を挿入することが一般的である。これにより、内部チェーン数が多数になっても、外部観測端子数を増やさずに、圧縮スキャンテストの実現を可能にしている。

0004

圧縮スキャンテストでは、圧縮器により内部スキャンチェーンの観測値を圧縮して外部端子観測するため、外部観測端子の観測結果から内部で故障を観測したスキャンFFを特定する事が困難となる事が課題である。そのため、どのスキャンFFが故障を観測したかの特定と、それを短時間で行える技術が必要である。

0005

特許文献1には、圧縮スキャンテストにおいて、LSI内部で複数の故障を観測した場合にその故障応答を見逃さないようにする技術が開示されている。特許文献1にかかる技術を用いる事で故障が1つの時には故障診断も可能である。

0006

特許文献1は、外部観測端子p本を有している時に、以下の(1)式を満たすq本の内部スキャンチェーン本数であれば、圧縮器内部にp個のEXOR(またはEXNOR)を実装し、各EXORには内部スキャンチェーンの出力(SO1〜SOq)を互いに疎となるように接続する事で、LSI内部の故障数が1の場合における故障診断を可能とする技術である。
q≦2^p−1 ・・・(1)

0007

図9は、特許文献1にかかる圧縮器900の構成を示すブロック図である。圧縮器900は、排他的論理和回路EOR1〜EOR3を有する。圧縮器900は、外部から受け付けた7本のスキャンチェーン出力SO1〜SO7を、図9に示したように排他的論理和回路EOR1〜EOR3に配線して入力とし、排他的論理和回路EOR1〜EOR3それぞれの出力信号を外部観測端子PO1〜PO3のそれぞれに対して出力する。これにより、スキャンチェーン出力SO1〜SO7までの何れか一つから故障が伝播している場合、その時の外部観測端子PO1〜PO3の応答の組合せが全て異なるため、故障伝播経路が特定できる。

0008

図10は、特許文献1にかかる故障伝播の関係を説明するための図である。すなわち、外部観測端子(PO1、PO2、PO3)の出力値が(0、0、0)を示す場合、スキャンチェーン出力SO1〜SO7のいずれも故障していないことが特定できる。また、外部観測端子(PO1、PO2、PO3)の出力値が(1、0、0)を示す場合、スキャンチェーン出力SO1から故障が伝播していることが特定できる。同様に、外部観測端子(PO1、PO2、PO3)の出力値が(0、1、0)を示す場合、スキャンチェーン出力SO2から故障が伝播しており、外部観測端子(PO1、PO2、PO3)の出力値が(1、1、0)を示す場合、スキャンチェーン出力SO3から故障が伝播しており、外部観測端子(PO1、PO2、PO3)の出力値が(0、0、1)を示す場合、スキャンチェーン出力SO4から故障が伝播しており、外部観測端子(PO1、PO2、PO3)の出力値が(1、0、1)を示す場合、スキャンチェーン出力SO5から故障が伝播しており、外部観測端子(PO1、PO2、PO3)の出力値が(0、1、1)を示す場合、スキャンチェーン出力SO6から故障が伝播しており、外部観測端子(PO1、PO2、PO3)の出力値が(1、1、1)を示す場合、スキャンチェーン出力SO7から故障が伝播していることが特定できる。このように、特許文献1では、EXORの入力信号値に応じて、外部観測端子の応答が一意に決まるため、故障観測経路の特定が可能となる。

0009

特許文献2には、対となる2本のスキャンチェーンを構築し、常に片方のみをスキャンテストし、その時に他方にはテスト対象チェーン期待値を格納しておく事で、外部期待値の作成を容易化できる技術が開示されている。特許文献3には、ハミング符号による誤り検出仕組みを用いたCompactorを構成し、情報ビット検査ビットの値を利用してFAILが伝播してくるスキャンチェーンの特定が可能な技術が開示されている。特許文献4には、高精度なテスタを用いず、安価なテスタでも高速なスキャンテストを実現可能な技術が開示されている。

先行技術

0010

特開2005−274500号公報
特開平10−111346号公報
特開2004−012420号公報
特開2004−271438号公報

発明が解決しようとする課題

0011

特許文献1は、LSI内部に故障が1つだけ内在している場合に、内部スキャンチェーン本数qに対して上述した(1)式を満足するp本の外部観測端子と、圧縮器内部にEXOR(もしくはEXNOR)を実装し、各EXORの入力を互いに疎とする事で故障診断を可能とした。また、圧縮スキャンテストにおいては、内部スキャンチェーン数を可能な限り多くし、1本当たりのスキャンチェーン長を短くする事でテストサイクル削減を実現する。

0012

しかしながら、特許文献1には、内部スキャンチェーン本数を増やすにつれて外部観測端子も増えるという問題点がある。例えば、q=100の時、pは最小"7"となる。つまり、外部観測端子が7本必要である。また、q=200の時、pは最小"8"となる。つまり、外部観測端子が8本必要である。さらに、q=400の時、pは最小"9"となる。つまり、外部観測端子が9本必要である。故障診断対象のLSIの回路規模に応じて、故障診断を行うテスタ等の機器をより高機能なものに置き換える必要が発生する。さらに、近年は、LSIが高集積化かつ大規模化しているため、ますます外部観測端子が増えることとなり、故障診断を行うための機器の対応が困難となる。

0013

また、特許文献2にかかる技術は、1個の外部観測端子の結果から対象となるスキャンチェーンの不良の有無を判断する技術である。そのため、内部のスキャンチェーンのどこに故障があるのかを見つけるには、対となる2本のスキャンチェーンを並列にテストできないため、テスト時間が長くなる。尚、特許文献3にかかる技術は、特許文献1と同様に、内部スキャンチェーン本数を多くするにつれて、外部観測端子も多く必要になる。また、特許文献4にかかる技術は、圧縮スキャンテストを対象としたものではない。

課題を解決するための手段

0014

本発明の第1の態様にかかる故障診断システムは、第1の入力テスト信号と、当該第1の入力テスト信号の期待値である第1の期待値と、のいずれかを選択して出力する第1の選択回路と、第2の入力テスト信号と、前記第1の選択回路からの出力信号との一致判定結果を出力端子へ出力する第1の論理回路と、を有する第1の圧縮回路と、前記出力端子からの出力結果に応じて、前記第1の選択回路における選択を制御する選択制御回路と、を備え、前記選択制御回路は、前記第1の選択回路により前記第1の入力テスト信号が選択された際の前記出力端子からの第1の出力結果がエラーを示す場合に、前記第1の選択回路に対して前記第1の期待値を選択させ、前記第1の出力結果がエラーを示すことに伴い前記第1の選択回路により前記第1の期待値が選択された際の前記出力端子からの第2の出力結果が正常を示す場合に、前記第1の入力テスト信号をエラーと特定し、前記第2の出力結果がエラーを示す場合に、前記第2の入力テスト信号をエラーと特定する。

0015

本発明の第2の態様にかかる半導体集積回路は、第1の態様にかかる故障診断システムに使用される半導体集積回路であって、第1の入力テスト信号と、当該第1の入力テスト信号の期待値である第1の期待値と、のいずれかを選択して出力する第1の選択回路と、第2の入力テスト信号と、前記第1の選択回路からの出力信号との一致判定結果を出力端子へ出力する第1の論理回路と、を有する第1の圧縮回路を備える。

0016

本発明の第3の態様にかかる故障診断方法は、第1の入力テスト信号と、当該第1の入力テスト信号の期待値である第1の期待値とのうち当該第1の入力テスト信号を選択して出力し、第2の入力テスト信号と、前記選択された第1の入力テスト信号との一致判定結果を出力端子へ出力し、前記出力端子からの第1の出力結果がエラーを示す場合に、前記第1の期待値を選択し、前記第1の期待値が選択された際の前記出力端子からの第2の出力結果が正常を示す場合に、前記第1の入力テスト信号をエラーと特定し、前記第2の出力結果がエラーを示す場合に、前記第2の入力テスト信号をエラーと特定する。

0017

上述した本発明の第1乃至第3の態様により、第1の入力テスト信号と第2の入力テスト信号とのいずれかがエラーである場合に、1つの出力端子を用いて出力結果を2回判定することにより、エラーである信号を特定することができる。すなわち、1回目の判定では、第1の選択回路が第1の入力テスト信号を選択することで、第1の圧縮回路は、第1の入力テスト信号と第2の入力テスト信号との一致判定を行う。当該一致判定結果(第1の出力結果)がエラーを示す場合にはいずれかの信号がエラーであるため、ここでは、第1の入力テスト信号に代えて第1の選択回路が第1の期待値を選択する。そのため、2回目の判定では、第1の圧縮回路は、第1の期待値と第2の入力テスト信号との一致判定を行う。当該一致判定結果(第2の出力結果)が正常を示す場合には第1の期待値と第2の入力テスト信号との双方が正常であることを示す。つまり、第1の入力テスト信号と第1の期待値との値が異なることを示す。そこで、選択制御回路は、第1の入力テスト信号がエラーであると特定する。逆に、第2の出力結果がエラーを示す場合、第1の期待値と第2の入力テスト信号とのいずれかがエラーであることを示す。ここで、第1の期待値は、正常であるため、選択制御回路は、第2の入力テスト信号がエラーであると特定する。

発明の効果

0018

本発明により、固定数の出力端子を用いて、複数の入力信号の中から故障の原因となる信号を特定して故障を診断するための故障診断システム、半導体集積回路及び故障診断方法を提供することができる。

図面の簡単な説明

0019

本発明の実施の形態1にかかる故障診断システムの構成を示すブロック図である。
本発明の実施の形態1にかかる故障診断方法の処理の流れを示すフローチャートである。
本発明の実施の形態2にかかる故障診断システムの構成を示すブロック図である。
本発明の実施の形態2にかかる故障診断方法の処理の流れを示すフローチャートである。
本発明の実施の形態2にかかる故障診断方法の処理の流れを示すフローチャートである。
本発明の実施の形態3にかかる圧縮スキャンテストシステムの構成を示すブロック図である。
本発明の実施の形態3にかかる圧縮スキャンテストの故障診断処理の流れを示すフローチャートである。
本発明の実施の形態3にかかる故障箇所追跡処理の流れを示すフローチャートである。
関連技術にかかる圧縮器の構成を示すブロック図である。
関連技術にかかる故障伝播の関係を説明するための図である。

実施例

0020

以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略する。

0021

<発明の実施の形態1>
図1は、本発明の実施の形態1にかかる故障診断システム101の構成を示すブロック図である。故障診断システム101は、第1の入力テスト信号SI1と第2の入力テスト信号SI2とのいずれが、故障に基づくエラーを示す信号であるかを特定して故障の診断を行うためのシステムである。第1の入力テスト信号SI1と第2の入力テスト信号SI2とは、故障診断システム101内で発生した信号であるか、故障診断システム101の外部から入力された信号であってもよい。

0022

例えば、故障診断システム101は、故障診断対象の回路(複数の論理回路やフリップフロップ等を含むもの)を内蔵しているものとする。そして、当該故障診断対象の回路における複数のフリップフロップを、スキャンテスト用に直列に接続し、スキャンチェーン出力信号として出力するものスキャンチェーンと呼ぶものとする。このとき、第1の入力テスト信号SI1と第2の入力テスト信号SI2は、2つのスキャンチェーンに対するスキャンテストの結果として出力される出力信号としてもよい。または、第1の入力テスト信号SI1と第2の入力テスト信号SI2は、スキャンチェーンからの出力信号自体ではなく、これらに所定の回路を経由させた信号を用いても構わない。

0023

さらに、故障診断システム101が、2つの信号を出力する外部の回路を故障診断の対象とすることもできる。この場合、第1の入力テスト信号SI1と第2の入力テスト信号SI2は、当該外部の回路における所定のテストの結果として出力される2つの出力信号を用いてもよい。また、第1の入力テスト信号SI1と第2の入力テスト信号SI2は、例えば、"HIGH"及び"LOW"又は"0"及び"1"といった少なくとも二値のいずれかを示す信号であるとよい。

0024

故障診断システム101は、第1の圧縮回路10と、選択制御回路40とを備える。第1の圧縮回路10は、第1の選択回路11と、第1の論理回路12と、出力端子13とを備える。

0025

第1の選択回路11は、第1の入力テスト信号SI1と、第1の入力テスト信号SI1の期待値である第1の期待値SE1と、のいずれかを選択して出力する。第1の論理回路12は、第2の入力テスト信号SI2と、第1の選択回路11からの出力信号との一致判定結果を出力端子13へ出力する。ここで、第1の論理回路12は、入力される2つの信号について値が一致するか否かを判定する。そして、第1の論理回路12は、当該一致判定結果を一つの信号として出力端子13へ出力する。一致判定結果は、例えば、2つの信号の値が一致する場合に正常、不一致の場合にエラーを示す値としてもよいし、それぞれの場合でその逆の値としてもよい。出力端子13は、第1の論理回路12から出力信号を選択制御回路40へ出力するための端子である。

0026

選択制御回路40は、出力端子13からの出力結果に応じて、第1の選択回路10における選択を制御する。すなわち、選択制御回路40は、第1の選択回路11により第1の入力テスト信号SI1が選択された際の出力端子13からの第1の出力結果R1がエラーを示す場合に、第1の選択回路11に対して第1の期待値SE1を選択させる。そして、選択制御回路40は、第1の出力結果R1がエラーを示すことに伴い、第1の選択回路11により第1の期待値SE1が選択された際の出力端子13からの第2の出力結果R2が正常を示す場合に、第1の入力テスト信号SI1をエラーと特定する。また、選択制御回路40は、第2の出力結果R2がエラーを示す場合に、第2の入力テスト信号SI2をエラーと特定する。

0027

図2は、本発明の実施の形態1にかかる故障診断方法の処理の流れを示すフローチャートである。まず、第1の選択回路11は、第1の入力テスト信号SI1を選択する(S11)。そのため、第1の論理回路12は、第1の選択回路11からの出力信号として第1の入力テスト信号SI1を受け付ける。同時に、第1の論理回路12は、第2の入力テスト信号SI2を受け付ける。

0028

次に、第1の論理回路12は、第1の入力テスト信号SI1及び第2の入力テスト信号SI2の一致判定を行う(S12)。そして、第1の論理回路12は、当該一致判定結果を出力端子13へ出力する。

0029

その後、選択制御回路40は、出力端子13から第1の出力結果R1として信号を受け付ける。ここで、選択制御回路40は、第1の出力結果R1がエラーであるか否かを判定する(S13)。第1の出力結果R1がエラーであると判定した場合、選択制御回路40は、第1の選択回路11に対して第1の期待値SE1を選択させる指示を行う。そして、第1の選択回路11は、第1の期待値SE1を選択する(S14)。そのため、第1の論理回路12は、第1の選択回路11からの出力信号として第1の期待値SE1を受け付ける。同時に、第1の論理回路12は、第2の入力テスト信号SI2を受け付ける。このとき、第2の入力テスト信号SI2は、変更されていないことが保証されているものとする。

0030

続いて、第1の論理回路12は、第1の期待値SE1及び第2の入力テスト信号SI2の一致判定を行い、一致判定結果を出力端子13へ出力する。

0031

その後、選択制御回路40は、出力端子13から第2の出力結果R2として信号を受け付ける。ここで、選択制御回路40は、第2の出力結果が正常であるか否かを判定する(S15)。第2の出力結果R2が正常であると判定した場合、選択制御回路40は、第1の入力テスト信号SI1をエラーと特定する(S16)。一方、ステップS15において、第2の出力結果R2がエラーであると判定した場合、選択制御回路40は、第2の入力テスト信号SI2をエラーと特定する(S17)。

0032

ステップS13において、第1の出力結果R1がエラーでない、つまり、正常であると判定した場合、選択制御回路40は、第1及び第2の入力テスト信号SI1及びSI2がいずれも正常と特定する(S18)。

0033

このように、本発明の実施の形態1では、第1の出力結果R1がエラーである場合には、第1の入力テスト信号SI1と第2の入力テスト信号SI2とのいずれかがエラーであることが判明する。そこで、選択制御回路40の制御により、第1の選択回路11において第1の入力テスト信号SI1に代えて第1の期待値SE1を選択させる。これにより、第1の論理回路12が2信号の一致判定を行う際の一方が正常であることが前提となる。そこで、第2の出力結果R2が正常であれば、第1の期待値SE1と共に第2の入力テスト信号SI2も正常であることが確定される。よって、第1の入力テスト信号SI1がエラーであることを特定することができる。逆に、第2の出力結果R2がエラーであれば、第1の期待値SE1と第2の入力テスト信号SI2とのいずれかがエラーであるところ、第1の期待値SE1は正常であるため、第2の入力テスト信号SI2がエラーであることを特定することができる。このため、一つの出力端子13を用いて2信号のいずれがエラーであるかを特定して故障診断を行うことができる。

0034

<発明の実施の形態2>
続いて、本発明の実施の形態1に改良を加えた本発明の実施の形態2について説明する。上述した発明の実施の形態1にかかる故障診断システム101では、第1の入力テスト信号SI1及び第2の入力テスト信号SI2という2つの信号を対象とした。本発明の実施の形態2では、4つの信号を対象としたものである。そして、一つの出力端子を用いて4つの信号におけるエラーを特定するものである。

0035

図3は、本発明の実施の形態2にかかる故障診断システム102の構成を示すブロック図である。本発明の実施の形態2にかかる故障診断システム102は、上述した第1の圧縮回路10の前段に、第1の圧縮回路10と同等の第2の圧縮回路20と第3の圧縮回路30とを接続したものである。

0036

故障診断システム102は、第3の入力テスト信号SI3、第4の入力テスト信号SI4、第5の入力テスト信号SI5及び第6の入力テスト信号SI6という4つの信号といずれかが、故障に基づくエラーを示す信号であるかを特定して故障の診断を行うためのシステムである。第3の入力テスト信号SI3、第4の入力テスト信号SI4、第5の入力テスト信号SI5及び第6の入力テスト信号SI6は、故障診断システム102内で発生した信号であるか、故障診断システム102の外部から入力された信号であってもよい。尚、第3の入力テスト信号SI3、第4の入力テスト信号SI4、第5の入力テスト信号SI5及び第6の入力テスト信号SI6は、上述した実施の形態1にかかる第1の入力テスト信号SI1等と同様に、故障診断システム102が内蔵するスキャンチェーンからのスキャンテストの結果の4つの出力信号や外部の回路における所定のテストの結果として出力される4つの出力信号を用いても構わない。故障診断システム102は、第1の圧縮回路10と、第2の圧縮回路20と、第3の圧縮回路30と、選択制御回路40aとを備える。尚、第1の圧縮回路10は、図1と同等であるため説明を省略する。

0037

第2の圧縮回路20は、第2の選択回路21と、第2の論理回路22とを備える。第3の圧縮回路30は、第3の選択回路31と、第3の論理回路32とを備える。尚、第2の選択回路21及び第3の選択回路31は、第1の選択回路11と同等の機能を有する。また、第2の論理回路22及び第3の論理回路32は、第1の論理回路12と同等の機能を有する。

0038

第2の選択回路21は、第3の入力テスト信号SI3と、第3の入力テスト信号SI3の期待値である第2の期待値SE2と、のいずれかを選択して出力する。第2の論理回路22は、第4の入力テスト信号SI4と、第2の選択回路21からの出力信号との一致判定結果を第1の入力テスト信号SI1として第1の圧縮回路10へ出力する。

0039

第3の選択回路31は、第5の入力テスト信号SI5と、第5の入力テスト信号SI5の期待値である第3の期待値SE3と、のいずれかを選択して出力する。第3の論理回路32は、第6の入力テスト信号SI6と、第3の選択回路31からの出力信号との一致判定結果を第2の入力テスト信号SI2として第1の圧縮回路10へ出力する。

0040

第1の選択回路11は、第2の論理回路22からの出力信号を第1の入力テスト信号SI1として受け付ける。また、第1の論理回路12は、第3の論理回路32からの出力信号を第2の入力テスト信号SI2として受け付ける。

0041

選択制御回路40aは、上述した図1の選択制御回路40と同等の処理を行う。さらに、選択制御回路40aは、以下の処理を行う。選択制御回路40aは、第1の入力テスト信号SI1をエラーと特定した場合、第2の選択回路21に対して第2の期待値SE2を選択させる。そして、選択制御回路40aは、第1の入力テスト信号SI1がエラーと特定されたことに伴い第2の選択回路21により第2の期待値SE1が選択された際の出力端子13からの第3の出力結果R3が正常を示す場合に、第3の入力テスト信号SI3をエラーと特定する。また、選択制御回路40aは、第3の出力結果R3がエラーを示す場合に、第4の入力テスト信号SI4をエラーと特定する。

0042

また、選択制御回路40aは、第2の入力テスト信号SI2をエラーと特定した場合、第3の選択回路31に対して第3の期待値SE3を選択させる。そして、選択制御回路40aは、第2の入力テスト信号SI2がエラーと特定されたことに伴い第3の選択回路31により第3の期待値SE3が選択された際の出力端子13からの第4の出力結果R4が正常を示す場合に、第5の入力テスト信号SI5をエラーと特定する。また、選択制御回路40aは、第4の出力結果R4がエラーを示す場合に、第6の入力テスト信号SI6をエラーと特定する。

0043

図4及び図5は、本発明の実施の形態2にかかる故障診断方法の処理の流れを示すフローチャートである。まず、第2の選択回路21は、第3の入力テスト信号SI3を選択する(S21)。そのため、第2の論理回路22は、第2の選択回路21からの出力信号として第3の入力テスト信号SI3を受け付ける。同時に、第2の論理回路22は、第4の入力テスト信号SI4を受け付ける。

0044

次に、第2の論理回路22は、第3の入力テスト信号SI3及び第4の入力テスト信号SI4の一致判定を行う(S22)。そして、第2の論理回路22は、当該一致判定結果を第1の入力テスト信号SI1として第1の選択回路11へ出力する。

0045

また、ステップS21と並行して、第3の選択回路31は、第5の入力テスト信号SI5を選択する(S23)。そのため、第3の論理回路32は、第3の選択回路31からの出力信号として第5の入力テスト信号SI5を受け付ける。同時に、第3の論理回路32は、第6の入力テスト信号SI6を受け付ける。

0046

次に、第3の論理回路32は、第5の入力テスト信号SI5及び第6の入力テスト信号SI6の一致判定を行う(S24)。そして、第3の論理回路32は、当該一致判定結果を第2の入力テスト信号SI2として第1の論理回路12へ出力する。

0047

続いて、第1の圧縮回路10は、図2のステップS11及びS12と同様に、処理を行う。そして、選択制御回路40aは、第1の出力結果R1がエラーであるか否かを判定する(S13a)。ステップS13aにおいて、第1の出力結果R1がエラーでない、つまり、正常であると判定した場合、選択制御回路40aは、第3〜第6の入力テスト信号SI3〜SI6がいずれも正常と特定する(S18a)。

0048

また、ステップS13aにおいて、第1の出力結果R1がエラーであると判定した場合、選択制御回路40aは、第1の選択回路11に対して第1の期待値SE1を選択させる指示を行う。ここで、第1の期待値SE1は、第3の入力テスト信号SI3及び第4の入力テスト信号SI4がいずれも正常である場合の期待値である。そして、第1の選択回路11は、第1の期待値SE1を選択する(S14)。そのため、第1の論理回路12は、第1の選択回路11からの出力信号として第1の期待値SE1を受け付ける。同時に、第1の論理回路12は、第2の入力テスト信号SI2を受け付ける。このとき、第2の入力テスト信号SI2、すなわち、第5の入力テスト信号SI5及び第6の入力テスト信号SI6の一致判定結果は、変更されていないことが保証されているものとする。

0049

続いて、第1の論理回路12は、第1の期待値SE1及び第2の入力テスト信号SI2の一致判定を行い、一致判定結果を出力端子13へ出力する。

0050

その後、選択制御回路40aは、出力端子13から第2の出力結果R2として信号を受け付ける。ここで、選択制御回路40aは、第2の出力結果が正常であるか否かを判定する(S15a)。第2の出力結果R2が正常であると判定した場合、選択制御回路40aは、第1の入力テスト信号SI1をエラーと特定する(S16a)。一方、ステップS15aにおいて、第2の出力結果R2がエラーであると判定した場合、選択制御回路40aは、第2の入力テスト信号SI2をエラーと特定する(S17a)。

0051

ステップS16aの後、選択制御回路40aは、第2の選択回路21に対して第2の期待値SE2を選択させる指示を行う。そして、第2の選択回路21は、第2の期待値SE2を選択する(S25)。そのため、第2の論理回路22は、第2の選択回路21からの出力信号として第2の期待値SE2を受け付ける。同時に、第2の論理回路22は、第4の入力テスト信号SI4を受け付ける。このとき、第4の入力テスト信号SI4は、変更されていないことが保証されているものとする。そして、第2の論理回路22は、第2の期待値SE2及び第4の入力テスト信号SI4の一致判定結果を第1の入力テスト信号SI1として第1の選択回路11へ出力する。

0052

続いて、選択制御回路40aは、第1の選択回路11に対して第1の入力テスト信号SI1を選択させる指示を行う。そして、第1の選択回路11は、第1の入力テスト信号SI1を選択する(S26)。以降、第1の論理回路12は、第1の入力テスト信号SI1及び第2の入力テスト信号SI2の一致判定を行い、一致判定結果を出力端子13へ出力する。

0053

その後、選択制御回路40aは、出力端子13から第3の出力結果R3として信号を受け付ける。ここで、選択制御回路40aは、第3の出力結果R3が正常であるか否かを判定する(S27)。第3の出力結果R3が正常であると判定した場合、選択制御回路40aは、第3の入力テスト信号SI3をエラーと特定する(S28)。一方、ステップS27において、第3の出力結果R3がエラーであると判定した場合、選択制御回路40aは、第4の入力テスト信号SI4をエラーと特定する(S29)。

0054

ステップS17aの後、選択制御回路40aは、第3の選択回路31に対して第3の期待値SE3を選択させる指示を行う。そして、第3の選択回路31は、第3の期待値SE3を選択する(S30)。そのため、第3の論理回路32は、第3の選択回路31からの出力信号として第3の期待値SE3を受け付ける。同時に、第3の論理回路32は、第6の入力テスト信号SI6を受け付ける。このとき、第6の入力テスト信号SI6は、変更されていないことが保証されているものとする。そして、第3の論理回路32は、第3の期待値SE3及び第6の入力テスト信号SI6の一致判定結果を第2の入力テスト信号SI2として第1の論理回路12へ出力する。以降、第1の論理回路12は、第1の入力テスト信号SI1及び第2の入力テスト信号SI2の一致判定を行い、一致判定結果を出力端子13へ出力する。

0055

その後、選択制御回路40aは、出力端子13から第4の出力結果R4として信号を受け付ける。ここで、選択制御回路40aは、第4の出力結果R4が正常であるか否かを判定する(S31)。第4の出力結果R4が正常であると判定した場合、選択制御回路40aは、第5の入力テスト信号SI5をエラーと特定する(S32)。一方、ステップS31において、第4の出力結果R4がエラーであると判定した場合、選択制御回路40aは、第6の入力テスト信号SI6をエラーと特定する(S33)。

0056

このように、本発明の実施の形態2では、まず、選択回路のうち出力端子13に最も近い第1の選択回路11における選択制御により、第1の圧縮回路10に対する2つの入力信号のいずれかがエラーであるかを特定する。つまり、エラーが特定された側の入力信号を出力している圧縮回路が特定される。そして、当該特定された圧縮回路に入力される2つの入力信号のいずれか一方がエラーであることがわかる。逆に、第1の圧縮回路10に対する他方の圧縮回路へ入力される2つの入力信号については、正常であることが確定される。

0057

そして、当該特定された圧縮回路に含まれる選択回路に対して期待値を選択させる。その結果、出力端子13から出力される出力結果に応じて、当該特定された圧縮回路に入力される入力信号のいずれがエラーであるかを特定することができる。このため、一つの出力端子13を用いて4信号のいずれがエラーであるかを特定して故障診断を行うことができる。

0058

<発明の実施の形態3>
図6は、本発明の実施の形態3にかかる圧縮スキャンテストシステム200の構成を示すブロック図である。圧縮スキャンテストシステム200は、圧縮スキャンテスト回路210と、テスタ220とを備える。圧縮スキャンテスト回路210は、スキャンチェーン211と、圧縮器212と、外部観測端子213と、EXOR入力期待値生成回路214と、セレクタ制御回路215とを備える。

0059

スキャンチェーン211は、複数のスキャンチェーンからそれぞれ出力信号を出力する。スキャンチェーンとは、任意の回路における複数のフリップフロップを、スキャンテスト用に直列に接続し、スキャンチェーン出力信号として出力するものである。尚、図6では、スキャンチェーン出力信号が8つであるが、これに限定されない。

0060

圧縮器212は、スキャンチェーン211からの複数の出力信号を受け付け、これらの信号を一つの信号に圧縮し、外部観測端子213から出力するものである。圧縮器212は、EXOR回路411、412、413、414、421、422及び431と、セレクタ311、312、313、314、321、322及び331とを備える。EXOR回路は、入力される2つの信号の排他的論理和を行い、その結果を出力する。つまり、各EXOR回路は、入力される2つの信号を圧縮して1つの信号として出力する。また、各セレクタは、それぞれ後述するEXOR入力期待値生成回路214から出力される期待値を接続し、後述するセレクタ制御回路215からの制御信号に基づき、2入力のいずれかを選択する。

0061

各EXOR回路は、外部観測端子213からスキャンチェーン211に向けてツリー状に構成されている。また、各EXOR回路の一方の入力には、スキャンチェーン211に基づく出力信号を接続し、他方の入力には、セレクタの出力信号を接続する。そのため、EXOR回路411〜414は、一方の入力にスキャンチェーン出力信号を直接接続し、他方の入力にそれぞれセレクタ311〜314を接続する。セレクタ311〜314のそれぞれは、一方の入力にスキャンチェーン211からのスキャンチェーン出力信号のうちEXOR回路411〜414に接続されていない信号を接続し、他方の入力に、EXOR入力期待値生成回路214から出力される期待値を接続する。

0062

また、EXOR回路421は、一方の入力にEXOR回路411からの出力信号を接続し、他方の入力にセレクタ321を接続する。そして、セレクタ321は、一方の入力にEXOR回路412からの出力信号を接続し、他方の入力に、EXOR入力期待値生成回路214から出力される信号を接続する。また、EXOR回路422は、一方の入力にEXOR回路413からの出力信号を接続し、他方の入力にセレクタ322を接続する。そして、セレクタ322は、一方の入力にEXOR回路414からの出力信号を接続し、他方の入力に、EXOR入力期待値生成回路214から出力される信号を接続する。

0063

そして、EXOR回路431は、一方の入力にEXOR回路421からの出力信号を接続し、他方の入力にセレクタ331を接続する。つまり、EXOR回路431は、第1の入力テスト信号及び前記第2の入力テスト信号を入力するものということができるが、第1の入力テスト信号及び前記第2の入力テスト信号は、スキャンテストにおける異なるスキャンチェーンからの出力に基づく信号であるといえる。そして、セレクタ331は、一方の入力にEXOR回路422からの出力信号を接続し、他方の入力に、EXOR入力期待値生成回路214から出力される信号を接続する。そして、EXOR回路431は、排他的論理和の結果を外部観測端子213へ出力する。これにより、テスタ220は、8つのスキャンチェーン出力信号についてのスキャンテスト結果について、一か所の外部観測端子206から観測することができる。

0064

セレクタ制御回路215は、セレクタ311〜314、321、322及び331のそれぞれに対して信号を選択するための選択制御信号を出力する。このとき、セレクタ制御回路215は、任意の時刻において、複数のセレクタのうちいずれか一つがEXOR入力期待値生成回路214からの期待値の信号を選択させ、他のセレクタには当該期待値の信号を選択させないように選択制御信号を生成して出力する。尚、セレクタ制御回路215は、所定の圧縮スキャンパタンに基づいて選択制御信号を生成するものとする。

0065

EXOR入力期待値生成回路214は、任意の時刻において、セレクタの一方の入力に接続されている信号の期待値を生成する回路である。

0066

テスタ220は、圧縮スキャンテスト回路210内に含まれる所定の回路に対する圧縮スキャンテストを制御する装置である。テスタ220は、外部観測端子213からの出力信号を受け付け、スキャンチェーン211、EXOR入力期待値生成回路214及びセレクタ制御回路215に対して各種制御を行う。テスタ220は、スキャンチェーン211内の複数のスキャンチェーンに対して圧縮スキャンテストの実行を指示する。そして、テスタ220は、外部観測端子213からの出力信号が示す出力結果に応じて、EXOR入力期待値生成回路214に対して期待値の生成を指示する。また、テスタ220は、上記出力結果に応じて、セレクタ制御回路215に対して上述した選択制御信号を生成して出力する。さらに、テスタ220は、上記出力結果に応じて、スキャンチェーン211に対して再度の圧縮スキャンテストの実行を指示する。尚、テスタ220は、例えば、汎用的なコンピュータであるか専用装置であってもよい。

0067

図7は、本発明の実施の形態3にかかる圧縮スキャンテストの故障診断処理の流れを示すフローチャートである。まず、圧縮スキャンテスト回路210は、全てのセレクタがスキャンチェーンの入力を選択するように制御する(S41)。具体的には、テスタ220は、セレクタ制御回路215に対して全てのセレクタがスキャンチェーンの入力を選択するための圧縮スキャンパタンを指定する。そして、セレクタ制御回路215は、圧縮スキャンパタンに基づいて、セレクタ311〜314に対して、スキャンチェーン出力信号を選択させ、セレクタ321、322及び331に対して、前段のEXOR回路からの出力信号を選択させるための選択制御信号を生成し、出力する。その後、テスタ220は、スキャンチェーン211に対して、圧縮スキャンテストの実行を指示する。

0068

次に、テスタ220は、スキャンテスト結果が正常であるか否かを判定する(S42)。ここで、スキャンテスト結果が正常であると判定した場合、テスタ220は、スキャンチェーン211にかかる回路に故障なしと診断する(S43)。そして、圧縮スキャンテストシステム200は、故障診断処理を終了する。

0069

ステップS42において、スキャンテスト結果が正常でないと判定した場合、テスタ220は、FAILアドレス採取する(S44)。つまり、テスタ220は、圧縮スキャンパタン上のFAIL時刻を抽出し、故障診断対象となるパタンアドレスを決定する。そして、採取したパタンアドレスを元に、図8に示す故障箇所追跡処理(S45)に従い、逐次、生成した圧縮スキャンパタンをアップデートして、再スキャンテストを行う。

0070

図8は、本発明の実施の形態3にかかる故障箇所追跡処理の流れを示すフローチャートである。まず、テスタ220は、圧縮スキャンパタンをアップデートする際に使用する変数N及びMの初期設定を行う(S51)。具体的には、"N=1"及び"M=圧縮器212内部のEXORの最大段数"として設定する。図6の例では、"M=3"となる。

0071

次に、テスタ220は、"N=1"であるか否かを判定する(S52)。"N=1"であると判定した場合、すなわち、スキャンテストが初回であった場合、最後段のセレクタ331のみが期待値を選択する(S53)。すなわち、テスタ220は、圧縮スキャンパタンを更新し、セレクタ制御回路215は、外部観測端子213に直結したEXOR回路431に接続されたセレクタ331のみが期待値を選択するように選択制御信号を生成し、出力する。

0072

ステップS52において、"N=1"でないと判定した場合、スキャンテストが2回目以降であった場合、直前のスキャンテスト結果において故障が特定された側のEXOR回路に接続されたセレクタのみが期待値を選択する(S54)。すなわち、テスタ220は、圧縮スキャンパタンを更新し、セレクタ制御回路215は、該当するセレクタのみが期待値を選択するように選択制御信号を生成し、出力する。

0073

その後、テスタ220は、再度、圧縮スキャンテストを実行する。その結果、テスタ220は、再スキャンテスト結果が正常であるか否かを判定する(S55)。再スキャンテスト結果が正常であると判定した場合、テスタ220は、期待値を選択したセレクタ側の入力信号を故障と特定する(S56)。例えば、セレクタ331が期待値を選択していた場合、EXOR回路421に入力される各スキャンチェーン出力信号は正常であることが確定される。そして、この場合、EXOR回路422に入力される各スキャンチェーン出力信号のいずれかがエラーであるといえる。

0074

ステップS55において、再スキャンテスト結果が正常でないと判定した場合、テスタ220は、期待値を選択したセレクタ側ではない側(非セレクタ側)の入力信号を故障と特定する(S57)。例えば、セレクタ331が期待値を選択していた場合、EXOR回路421に入力される各スキャンチェーン出力信号のいずれかがエラーであるといえる。

0075

ここで、テスタ220は、NがMより大きいか否かを判定する(S58)。すなわち、Nが圧縮器212内部のEXORの最大段数以下であるか否かを判定する。NがM以下と判定した場合、テスタ220は、Nに1を加算する(S59)。以降、NがMを超えるまで、ステップS52からS58を繰り返す。

0076

また、ステップS58において、NがMより大きいと判定した場合、図7のステップS46へ進む。外部観測端子213から全てのEXOR回路のツリーを辿って、スキャンチェーン211へ到達しているため、圧縮スキャンパタンのアップデートから再スキャンテストの一連の処理の繰り返しは完了となる。

0077

図7に戻って説明する。テスタ220は、FAILとなったフリップフロップを特定する(S46)。つまり、スキャンテストが不合格となっている原因のスキャンチェーンのフリップフロップを特定する。これにより、圧縮スキャンテストシステム200は、故障診断処理を終了する。

0078

例えば、N=1のとき、EXOR回路のツリー構造における第1段(EXOR回路431)におけるエラーの判定を行い、N=2のとき、第2段(EXOR回路421又は422)におけるエラーの判定を行い、N=3のとき、第3弾(EXOR回路411〜414)におけるエラーの判定を行うことができる。これにより、複数のスキャンチェーン出力信号のうちいずれがエラーであるかについて、一つの外部観測端子213からの出力結果を用いて特定することができる。

0079

このように、上述の診断結果により圧縮スキャンテストが不合格となる原因となっているスキャンチェーンの特定が可能である。また、外部観測端子213から不合格が観測されるテストサイクルから、スキャンチェーンの何番目に不合格の原因があるかが算出できる。そのため、これらの結果を組み合わせる事で、スキャンテストが不合格となっている原因のスキャンチェーンと、不合格となっている原因のフリップフロップを特定することができる。

0080

ここで、本発明の実施の形態3は、以下のように言い換えることができる。すなわち、本発明の実施の形態3は、複数のスキャンチェーンと前記複数のスキャンチェーンのスキャン出力外部出力ピンとの間に圧縮器を備えるスキャンテスト回路である。ここで、前記圧縮器は、複数のEXORがツリー状に構成されている。そして、前記EXORの一方の入力に、当該スキャンチェーンの出力と、ある値に設定された当該スキャンチェーンの出力期待値のいずれかを選択するセレクタを有する。前記セレクタの制御は、前記スキャンテスト回路を用いたスキャンテスト手法において、先ず、全てのセレクタがスキャンチェーンの出力を選択した状態でスキャンテストを実施する。次に、前記スキャンテストの結果が不合格の場合に、前記圧縮器のEXORのツリー構成の最後段からセレクタを順次に前記当該スキャンチェーンの出力期待値を選択して再スキャンテストを実施する。そして、各再スキャンテストの度にテスト結果を観測する。これにより、前記セレクタのどちらの入力にエラーが存在するかを確認する。そして、前記エラーが存在する入力側をバックトレースする如く前記ツリー構成の最前段まで前記再スキャンテストを繰り返す。これにより、圧縮スキャンテストにおいてスキャンテスト結果を観測する外部端子を増やすことなく、スキャンテストが不合格となる原因となっているスキャンチェーンを特定する事が可能となる。

0081

以上のことから、本発明の実施の形態3の効果は、内部スキャンチェーン数に伴う外部観測端子数の増加を必要とせず、排他的論理和回路で圧縮器を構成する圧縮スキャンシステムにおいて故障診断を行うことができることである。その理由は、任意の一つのEXOR回路の一方の入力に、本来伝播するべき期待値を強制的に入力して、外部観測端子の応答を確認する事で、EXOR回路の他方の入力値が正常か否かを判断する事が可能になるからである。そのため、固定数の出力端子を用いて、複数の入力信号の中から故障の原因となる信号を特定して故障を診断することができる。

0082

<その他の発明の実施の形態>
上述した本発明の実施の形態1及び2にかかる第1の論理回路は、EXOR回路又はEXNOR回路であることが望ましい。尚、その他の一致判定結果を出力する論理回路であってもよい。

0083

また、本発明の実施の形態3にかかるEXOR回路は、EXNOR回路であってもよく、セレクタは、それに相当する回路であればよい。

0084

尚、第1の圧縮回路10に相当する末端の回路を複数有しても構わない。その場合であっても、各圧縮回路の前段に、都度、圧縮回路をツリー状に追加すればよい。

0085

尚、3つの入力テスト信号を対象とする場合、本発明の実施の形態2にかかる故障診断システム102において、第2の圧縮回路20又は第3の圧縮回路30は、いずれか一方を用いればよい。または、第4の入力テスト信号SI4又は第6の入力テスト信号SI6のいずれかを期待値の信号としてもよい。

0086

さらに、本発明の実施の形態2にかかる故障診断システム102は、入力される信号の本数の増加に合わせて、前段に圧縮回路を追加することで、一つの出力端子で、複数の信号のエラー箇所を特定できる。すなわち、第3の入力テスト信号SI3、第4の入力テスト信号SI4、第5の入力テスト信号SI5及び第6の入力テスト信号SI6の前段にそれぞれ第2の圧縮回路20と同等の圧縮回路を備えるようにすればよい。

0087

また、本発明の実施の形態2にかかる故障診断システム102において、例えば、第3の圧縮回路30を用いず、第2の圧縮回路20を用いた場合、第2の圧縮回路20の前段に複数の圧縮回路を備えることで、同様の効果を得ることができる。

0088

尚、本発明の実施の形態1及び2にかかる故障診断システム101及び102における各圧縮回路及び選択制御回路は、ハードウェアであるものとして説明をしていたが、これに限定されない。例えば、上述した選択制御回路における各種処理は、コンピュータプログラムにより実装され、汎用的なコンピュータに搭載された記憶装置に記憶され、CPU等の制御手段により当該記憶装置からプログラム読み出して実行することにより実現しても構わない。その場合、当該コンピュータプログラムは、故障診断ツールとして用いることもできる。また、上述した選択制御回路を、図6のように、セレクタ制御回路215とテスタ220のように、ハードウェアとソフトウェアとに分けて実現しても構わない。

0089

尚、本発明の実施の形態3にかかる圧縮スキャンテスト回路210は、外部観測端子213を複数備え、それぞれ異なるスキャンチェーン群からの出力信号を圧縮するようにしても構わない。その場合、それぞれの外部観測端子について、図6に示したようなEXOR回路のツリー構想を備えればよい。

0090

さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。

0091

101故障診断システム
102 故障診断システム
10 第1の圧縮回路
11 第1の選択回路
12 第1の論理回路
13出力端子
20 第2の圧縮回路
21 第2の選択回路
22 第2の論理回路
30 第3の圧縮回路
31 第3の選択回路
32 第3の論理回路
40選択制御回路
40a 選択制御回路
SI1 第1の入力テスト信号
SI2 第2の入力テスト信号
SI3 第3の入力テスト信号
SI4 第4の入力テスト信号
SI5 第5の入力テスト信号
SI6 第6の入力テスト信号
SE1 第1の期待値
SE2 第2の期待値
SE3 第3の期待値
R1 第1の出力結果
R2 第2の出力結果
R3 第3の出力結果
R4 第4の出力結果
200圧縮スキャンテストシステム
210 圧縮スキャンテスト回路
211スキャンチェーン
212圧縮器
213 外部観測端子
214 EXOR入力期待値生成回路
215セレクタ制御回路
220テスタ
311セレクタ
312 セレクタ
313 セレクタ
314 セレクタ
321 セレクタ
322 セレクタ
331 セレクタ
411EXOR回路
412 EXOR回路
413 EXOR回路
414 EXOR回路
421 EXOR回路
422 EXOR回路
431 EXOR回路
900 圧縮器
EOR1〜EOR3排他的論理和回路
SO1〜SO7 スキャンチェーン出力
PO1〜PO3 外部観測端子

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ