図面 (/)

技術 インターポーザおよびそれを用いた半導体装置の製造方法

出願人 新日本無線株式会社
発明者 緒方敏洋井原清一郎平知晃寺崎浩則原慎治
出願日 2010年10月7日 (10年2ヶ月経過) 出願番号 2010-227227
公開日 2012年4月26日 (8年8ヶ月経過) 公開番号 2012-084573
状態 特許登録済
技術分野 半導体または固体装置のマウント 半導体又は固体完全装置の支持
主要キーワード 切断ずれ 単位領域毎 搭載側 実装側 プラズマテレビ 切断除去 照射面側 チップ電極
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2012年4月26日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (7)

課題

レーザー光照射によって貫通孔をする場合であっても、反りの発生がなく、かつ、半導体チップ電極と確実な接続を形成することができるインターポーザおよびそれを用いた半導体装置の製造方法を提供する。

解決手段

インターポーザの基板コア材1に形成される貫通孔が、半導体チップ搭載側から形成される貫通孔と、実装側から形成される貫通孔5bとで構成されている。そして、半導体装置の内部に残る領域には実装側から形成される貫通孔を、ダイシングライン上には半導体チップ搭載側から形成される貫通孔を配置する。

概要

背景

携帯電話等の通信機器液晶プラズマテレビ等の映像機器などの電気電子機器の軽量化、薄型化、小型化の進展に伴い、実装される半導体装置についても、薄型化、小型化の要求が一段と高まっている。具体的には、マザーボードに実装される半導体装置の厚さが、従来は0.6〜0.8mm程度であったものが、0.3〜0.5mm程度まで薄くするように要求されるようになっている。一方、端子数が6程度の半導体装置では、1.0mm□程度以下まで小型化するように要求されるようになっている。

このような要求に対し、CSP(Chip Scale Package)型の半導体パッケージが採用されている。このCSP型の半導体パッケージは、インターポーザと呼ばれる基板上に、複数の半導体チップを搭載して樹脂封止した後、封止樹脂及びインターポーザを切断することで、個々の半導体装置に分離する構成となっている。

このインターポーザは、半導体チップを搭載するチップ搭載側電極実装基板と接続する実装側電極を接続するため、基板コア材貫通孔が形成されており、この貫通孔内に導体を備える構造となっている。ここで、基板コア材が有機基板からなるインターポーザを用いる場合、ドリルを用いた切削レーザー光照射することにより形成するのが一般的である。

有機基板からなるインターポーザにレーザー光を照射して貫通孔を形成する一般的な方法を図3に示す。ガラスクロスを含有したエポキシ樹脂からなる厚さ0.07mm程度の基板コア材1の両面(半導体チップ搭載側と実装基板に接続する実装側)に、それぞれ12μm程度の厚さの搭載側銅箔2a、実装側銅箔3aが形成された基板を用意する(図3a)。次に実装側銅箔3a上にホトレジスト4を全面塗布し、貫通孔形成予定領域の銅箔3aが露出するようにパターニングする。その後、露出する実装側銅箔3aを選択エッチングして基板コア材1の一部を露出させる(3b)。

ホトレジスト4を除去した後、貫通孔形成予定領域の基板コア材1が露出するようにパターニングした実装側銅箔3aをマスクとして使用し、露出する基板コア材1にレーザー光を照射することにより、貫通孔5を形成する(図3c)。一般的にインターポーザは、複数の半導体チップを搭載し、個片化して複数の半導体装置を同時に形成できる構造となっており、1つの半導体装置を構成する単位領域が複数集合した構造となっている。

インターポーザ全体に貫通孔5を形成した(図3d)後、貫通孔に銅などの導体6を充填し、搭載側銅箔2aと実装側銅箔3aを導通させる。その後、搭載側銅箔2aと実装側銅箔3aをパターニングし、チップ搭載側電極2および実装側電極3を形成してインターポーザを形成する(図3e)。

次に、以上のように形成したインターポーザを使用して半導体装置を形成する場合について説明する。インターポーザは、一つの半導体装置を構成する単位領域を複数備えた構造となっているので、その単位領域毎に、チップ搭載側電極2と半導体チップ7の電極8が接続するように実装する。その後、複数の半導体チップ7を一括封止し、ダイシングソーを用いて個々の半導体装置に個片化する。

このように形成された半導体装置の断面図を図4に示す。図4(a)は断面図を示し、図4(b)はチップ搭載側電極2を、図4(c)は実装側電極3をそれぞれ示している。図4(a)の9は樹脂部である。従来の半導体装置は、貫通孔5は、すべて実装側電極3が形成される側から形成されていた。貫通孔5は、すべてチップ搭載側電極2が形成される側から形成される場合もある。このようにインターポーザを用いた半導体装置は、例えば特許文献1に記載されている。

半導体装置の薄型化の要請に伴い、インターポーザを薄くする必要がある。ところが、薄いインターボーザを用いて、レーザー光を照射することにより貫通孔を形成すると、熱の影響により、インターポーザが反ってしまうという問題が生じていた。特に、基板コア材がガラスクロスを含有するエポキシ樹脂から構成されるような有機基板からなるインターポーザでは、基板コア材の厚さが0.2mm程度以下となると、レーザー光の照射による熱の影響によって、照射面側に反りが生じてしまう。

図5は、レーザー光の照射により有機基板が変形する様子を示している。一辺が400mmで、基板コア材の厚さが0.07mm、銅箔の厚さが12μmの有機基板に、直径0.1mm程度の貫通孔を38万個形成すると、図6に従来例として示すように、最大2mm程度の反りが生じてしまうという問題があった。

このような問題を解消するため、本出願人は、基板コア材の表面側および裏面側から貫通孔をする方法を提案した(特願2009−103685号)。

概要

レーザー光の照射によって貫通孔をする場合であっても、反りの発生がなく、かつ、半導体チップの電極と確実な接続を形成することができるインターポーザおよびそれを用いた半導体装置の製造方法を提供する。インターポーザの基板コア材1に形成される貫通孔が、半導体チップ搭載側から形成される貫通孔と、実装側から形成される貫通孔5bとで構成されている。そして、半導体装置の内部に残る領域には実装側から形成される貫通孔を、ダイシングライン上には半導体チップ搭載側から形成される貫通孔を配置する。

目的

本発明は、レーザー光の照射によって貫通孔を形成する場合であっても、反りの発生がなく、かつ、半導体チップの電極と確実な接続を形成することができるインターポーザおよびそれを用いた半導体装置の製造方法を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

複数の半導体チップを搭載し、個片化して半導体装置を形成するために用いられるインターポーザであって、基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、前記基板コア材を貫通する貫通孔と、該貫通孔内に形成された前記チップ搭載側電極と前記実装側電極とを接続する導体とを備え、前記貫通孔は、前記他方の主面側から前記基板コア材が除去されて前記チップ搭載側電極に達する第1の貫通孔と、前記一方の主面側から前記基板コア材が除去されて前記実装側電極に達する第2の貫通孔とからなり、前記第2の貫通孔は、複数の半導体装置に個片化される際、切断除去される領域に配置していることを特徴とするインターポーザ。

請求項2

複数の半導体チップをインターポーザに搭載し、樹脂封止した後、個片化する半導体装置の形成方法において、基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、前記他方の主面側から前記基板コア材が除去され、前記チップ搭載側電極に達する第1の貫通孔と、前記一方の主面側から前記基板コア材が除去され、前記実装側電極に達する第2の貫通孔と、前記第1の貫通孔および前記第2の貫通孔内に形成された前記チップ電極側電極と前記実装側電極とを接続する導体とを備え、前記第2の貫通孔が複数の半導体装置に個片化される際、切断除去される領域に配置されたインターポーザを用意する工程と、前記インターポーザ上に、半導体チップを実装する工程と、前記インターポーザ上に実装した半導体チップを樹脂封止する工程と、前記第2の貫通孔を除去するように前記樹脂封止されたインターポーザを切断して個片化し、複数の半導体装置に分離する工程と、を含むことを特徴とする半導体装置の製造方法。

技術分野

0001

本発明は、有機基板からなるインターポーザおよびそれを用いた半導体装置の製造方法に関する。

背景技術

0002

携帯電話等の通信機器液晶プラズマテレビ等の映像機器などの電気電子機器の軽量化、薄型化、小型化の進展に伴い、実装される半導体装置についても、薄型化、小型化の要求が一段と高まっている。具体的には、マザーボードに実装される半導体装置の厚さが、従来は0.6〜0.8mm程度であったものが、0.3〜0.5mm程度まで薄くするように要求されるようになっている。一方、端子数が6程度の半導体装置では、1.0mm□程度以下まで小型化するように要求されるようになっている。

0003

このような要求に対し、CSP(Chip Scale Package)型の半導体パッケージが採用されている。このCSP型の半導体パッケージは、インターポーザと呼ばれる基板上に、複数の半導体チップを搭載して樹脂封止した後、封止樹脂及びインターポーザを切断することで、個々の半導体装置に分離する構成となっている。

0004

このインターポーザは、半導体チップを搭載するチップ搭載側電極実装基板と接続する実装側電極を接続するため、基板コア材貫通孔が形成されており、この貫通孔内に導体を備える構造となっている。ここで、基板コア材が有機基板からなるインターポーザを用いる場合、ドリルを用いた切削レーザー光照射することにより形成するのが一般的である。

0005

有機基板からなるインターポーザにレーザー光を照射して貫通孔を形成する一般的な方法を図3に示す。ガラスクロスを含有したエポキシ樹脂からなる厚さ0.07mm程度の基板コア材1の両面(半導体チップ搭載側と実装基板に接続する実装側)に、それぞれ12μm程度の厚さの搭載側銅箔2a、実装側銅箔3aが形成された基板を用意する(図3a)。次に実装側銅箔3a上にホトレジスト4を全面塗布し、貫通孔形成予定領域の銅箔3aが露出するようにパターニングする。その後、露出する実装側銅箔3aを選択エッチングして基板コア材1の一部を露出させる(3b)。

0006

ホトレジスト4を除去した後、貫通孔形成予定領域の基板コア材1が露出するようにパターニングした実装側銅箔3aをマスクとして使用し、露出する基板コア材1にレーザー光を照射することにより、貫通孔5を形成する(図3c)。一般的にインターポーザは、複数の半導体チップを搭載し、個片化して複数の半導体装置を同時に形成できる構造となっており、1つの半導体装置を構成する単位領域が複数集合した構造となっている。

0007

インターポーザ全体に貫通孔5を形成した(図3d)後、貫通孔に銅などの導体6を充填し、搭載側銅箔2aと実装側銅箔3aを導通させる。その後、搭載側銅箔2aと実装側銅箔3aをパターニングし、チップ搭載側電極2および実装側電極3を形成してインターポーザを形成する(図3e)。

0008

次に、以上のように形成したインターポーザを使用して半導体装置を形成する場合について説明する。インターポーザは、一つの半導体装置を構成する単位領域を複数備えた構造となっているので、その単位領域毎に、チップ搭載側電極2と半導体チップ7の電極8が接続するように実装する。その後、複数の半導体チップ7を一括封止し、ダイシングソーを用いて個々の半導体装置に個片化する。

0009

このように形成された半導体装置の断面図を図4に示す。図4(a)は断面図を示し、図4(b)はチップ搭載側電極2を、図4(c)は実装側電極3をそれぞれ示している。図4(a)の9は樹脂部である。従来の半導体装置は、貫通孔5は、すべて実装側電極3が形成される側から形成されていた。貫通孔5は、すべてチップ搭載側電極2が形成される側から形成される場合もある。このようにインターポーザを用いた半導体装置は、例えば特許文献1に記載されている。

0010

半導体装置の薄型化の要請に伴い、インターポーザを薄くする必要がある。ところが、薄いインターボーザを用いて、レーザー光を照射することにより貫通孔を形成すると、熱の影響により、インターポーザが反ってしまうという問題が生じていた。特に、基板コア材がガラスクロスを含有するエポキシ樹脂から構成されるような有機基板からなるインターポーザでは、基板コア材の厚さが0.2mm程度以下となると、レーザー光の照射による熱の影響によって、照射面側に反りが生じてしまう。

0011

図5は、レーザー光の照射により有機基板が変形する様子を示している。一辺が400mmで、基板コア材の厚さが0.07mm、銅箔の厚さが12μmの有機基板に、直径0.1mm程度の貫通孔を38万個形成すると、図6に従来例として示すように、最大2mm程度の反りが生じてしまうという問題があった。

0012

このような問題を解消するため、本出願人は、基板コア材の表面側および裏面側から貫通孔をする方法を提案した(特願2009−103685号)。

先行技術

0013

特開2001−352000号公報

発明が解決しようとする課題

0014

先に本出願人が提案した方法によれば、有機基板の反りの問題は解決することができた。しかしながら、貫通孔に導体を充填させる際、一般的な無電解メッキ法を用いると、貫通孔の表面が窪んでしまい、平らにならないという問題が発生した。

0015

半導体チップを搭載する表面側から基板コア材を除去して形成した貫通孔が形成されているチップ搭載側電極にワイヤボンディングを行ったり、フリップチップボンディングを行うと、半導体チップの電極と確実な接続を形成できないという新たな問題が発生してしまった。

0016

本発明は、レーザー光の照射によって貫通孔を形成する場合であっても、反りの発生がなく、かつ、半導体チップの電極と確実な接続を形成することができるインターポーザおよびそれを用いた半導体装置の製造方法を提供することを目的とする。

課題を解決するための手段

0017

上記目的を達成するため、本願請求項1に係るインターポーザは、複数の半導体チップを搭載し、個片化して半導体装置を形成するために用いられるインターポーザであって、基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、前記基板コア材を貫通する貫通孔と、該貫通孔内に形成された前記チップ搭載側電極と前記実装側電極とを接続する導体とを備え、前記貫通孔は、前記他方の主面側から前記基板コア材が除去されて前記チップ搭載側電極に達する第1の貫通孔と、前記一方の主面側から前記基板コア材が除去されて前記実装側電極に達する第2の貫通孔とからなり、前記第2の貫通孔は、複数の半導体装置に個片化される際、切断除去される領域に配置していることを特徴とする。

0018

本願請求項2に係る半導体装置の製造方法は、複数の半導体チップをインターポーザに搭載し、樹脂封止した後、個片化する半導体装置の形成方法において、基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、前記他方の主面側から前記基板コア材が除去され、前記チップ搭載側電極に達する第1の貫通孔と、前記一方の主面側から前記基板コア材が除去され、前記実装側電極に達する第2の貫通孔と、前記第1の貫通孔および前記第2の貫通孔内に形成された前記チップ電極側電極と前記実装側電極とを接続する導体とを備え、前記第2の貫通孔が複数の半導体装置に個片化される際、切断除去される領域に配置されたインターポーザを用意する工程と、前記インターポーザ上に、半導体チップを実装する工程と、前記インターポーザ上に実装した半導体チップを樹脂封止する工程と、前記第2の貫通孔を除去するように前記樹脂封止されたインターポーザを切断して個片化し、複数の半導体装置に分離する工程と、を含むことを特徴とする。

発明の効果

0019

本発明のインターポーザは、基板コア材の薄型化が可能であり、薄型の半導体装置の製造に好適である。また本発明のインターポーザを製造する際には、基板コア材の一方の面からレーザー光を照射して貫通孔を形成する工程と、その裏面からレーザー光を照射して貫通孔を形成する工程とに分けて貫通孔を形成すれば良く、さらにまた、基板コア材の一方の面からレーザー光を照射して形成する貫通孔を、格子状に配置するように設定するだけで良いので、従来の製造装置をそのまま使用することができ、簡便に形成することができる。

0020

本発明の半導体装置の製造方法は、反りのないインターポーザを用いるため、反りに起因する製造工程の不具合、例えば、搬送時のミス、半導体チップの実装時の位置ズレ、切断時の位置ズレなどがなく、歩留まり良く形成することができる。また、ワイヤボンディングやフリップチップボンディングを行うチップ搭載側電極の表面は、常に同じ高さとなるため、ボンディングに係る不具合の発生がなくなり、半導体チップの電極と確実に接続できるという利点がある。

図面の簡単な説明

0021

本発明のインターポーザの製造方法の説明図である。
本発明の半導体装置の説明図である。
従来のインターポーザの製造方法の説明図である。
従来の半導体装置の説明図である。
レーザー光の照射により有機基板が変形する様子を説明する図である。
有機基板の反り量を説明するグラフである。

0022

本発明は、インターポーザを構成する基板コア材に貫通孔を形成する際、表面側からレーザー光を照射して形成する貫通孔と、その裏面側からレーザー光を照射して形成する貫通孔とを備える構成とすることで、インターポーザの反りをなくしている。以下、本発明のインターポーザとそれを用いた半導体装置の製造方法について、詳細に説明する。

0023

まず、本発明のインターポーザについて、その製造工程に従い詳細に説明する。ガラスクロスを含有するエポキシ樹脂からなる厚さ0.07m程度の基板コア材1の両面に、それぞれ20μm程度の厚さの搭載側銅箔2a、実装側銅箔3aが形成された基板を用意する(図1a)。次に搭載側銅箔2a上及び実装側銅箔3a上にホトレジスト4を全面塗布し、貫通孔形成予定領域の銅箔を露出するようにパターニングする。具体的には、搭載側銅箔2aの貫通孔形成予定領域を露出するようにパターニングするため、搭載側銅箔2a側の露光図1c)と実装側銅箔3a側の露光(図1d)を行い、同時に現像することにより両面のパターニングを同時に行うことができる。

0024

ここで、本発明では、実装側銅箔3aの一部を開口して形成する貫通孔が、本発明のインターポーザを使用して半導体装置を形成する際、小片化後に半導体装置の内部に残り、実装側電極とチップ搭載側電極を導通させる位置に配置されるように、ホトレジスト4をパターニングする。一方、搭載側電極2aの一部を開口して形成する貫通孔は、半導体装置を形成する際、切断除去される領域、すなわちダイシングライン上に配置するように、ホトレジスト4をパターニングする。

0025

ホトレジスト4をパターニングした後、露出する搭載側銅箔2aの一部及び実装側銅箔3aの一部をエッチング除去する(図1e)。そして、半導体チップ搭載側に露出する基板コア材1にレーザー光を照射し、貫通孔5aを形成する(図1f)。さらに実装側に露出する基板コア材1にレーザー光を照射し、貫通孔5bを形成する(図1g)。このように本発明では、搭載側から形成する貫通孔5aと、実装側から形成する貫通孔5bを備える構成としている(図1h)。前述の通り、有機基板にレーザー光を照射する場合、照射面側に反りが生じるが、本発明では、有機基板の両面からレーザー光を照射する構成となっているので、反りの発生がなくなる。

0026

本発明では、半導体装置内部に形成される貫通孔5bは、実装する半導体チップの電極の数で決まるため、ダイシングライン上に形成される貫通孔5aの配置や数を適宜設定することで、有機基板の反りが発生しないように調整すればよい。なお、反りの発生を防ぐため、ダイシングライン上に貫通孔5bが配置しても問題はない。

0027

インターポーザ全体に貫通孔5a、5bを形成した後、貫通孔に銅などの導体6を充填し、搭載側銅箔2aと実装側銅箔3aを導通させる(図1i)。その後、搭載側銅箔2aと実装側銅箔3aをパターニングし、チップ搭載側電極2および実装側電極3を形成してインターポーザを完成する(図1j)。以上のように形成したインターポーザは、1つの半導体チップを搭載する単位領域が複数集合した構成となる。また、ダイシングライン上に貫通孔5aが格子状に配列し、貫通孔5aで囲まれた領域内に、貫通孔5bが配置する構成となっている。

0028

なお、このような構成のインターポーザでは、貫通孔5aの配置場所ダイシングレインとなるため、貫通孔5aの形成と同時に、ダイシング工程で使用するアライメントマークとして使用する貫通孔を形成しておくこともできる。アライメントマークとして使用する貫通孔は、半導体装置の製造工程で樹脂封止されない領域に形成するのが好ましい。

0029

次に、第1の実施例で説明したインターポーザを用いた半導体装置の製造方法について説明する。第1の実施例同様、ガラスクロスを含有するエポキシ樹脂からなる厚さ0.07mm程度の基板コア材1の両面に、それぞれ20μm程度の厚さの搭載側銅箔2a、実装側銅箔3aが形成された基板を用意する(図1a)。次に搭載側銅箔2a上及び実装側銅箔3a上にホトレジスト4を全面塗布し、貫通孔形成予定領域の銅箔を露出するようにパターニングする。本発明では、搭載側銅箔2aの貫通孔形成予定領域を露出するようにパターニングするため、搭載側銅箔2a側の露光(図1c)と実装側銅箔3a側の露光(図1d)を行う必要がある。

0030

ホトレジスト4をパターニングした後、露出する搭載側銅箔2aの一部及び実装側銅箔3aの一部をエッチング除去する(図1e)。そして、半導体チップ搭載側に露出する基板コア材1にレーザー光を照射し、貫通孔5を形成する(図1f)。さらに実装側に露出する基板コア材1にレーザー光を照射し、貫通孔5を形成する(図1g)。

0031

インターポーザ全体に貫通孔5a、5bを形成した後、貫通孔に銅などの導体6を充填し、搭載側銅箔2aと実装側銅箔3aを導通させる(図1i)。その後、搭載側銅箔2aと実装側銅箔3aをパターニングし、チップ搭載側電極2および実装側電極3を形成してインターポーザを完成する(図1j)。

0032

次に、一つの半導体装置を構成する単位領域のチップ搭載側電極2に、それぞれ半導体チップ7上に形成した電極8(図2aではバンプ電極となる)を接続する。ここで、本発明では、チップ搭載側電極2に達する貫通孔は、すべて実装側からレーザー光を照射して形成するため、半導体チップ7と接触する表面が窪むようなことはないので、確実に接続することが可能となる。

0033

インターポーザ上に形成されたチップ搭載側電極2に半導体チップを搭載した後、全面を封止樹脂で封止する。その後、例えばダイシングソーを用いて切断する。一般的に0.1mm程度の厚さのダイシングソーを用いて切断する場合、0.1mm程度の幅で切断することができる。そのため、図2aに示すように、ダイシングラインDL上に配置された貫通孔5aは切断除去されることになる。このように個片化することで、複数の半導体装置を形成することができる。

0034

インターポーザに、ダイシングのためのアレイメントマークを形成した場合には、アライメントマークを使用して切断することができ、切断ずれによる歩留まり低下を防ぐことができる利点がある。

0035

図2bに切断後のチップ搭載側電極を、図2cに切断後の実装側電極を示すように、半導体装置内部の残る貫通孔は、実装側から形成された貫通孔5bのみで、半導体チップ搭載側から形成された貫通孔5aは含まれていないことがわかる。貫通孔5aが切断除去されても、個々の半導体装置の有機基板は、小さいため、反りが発生することはない。

実施例

0036

以上説明したように本発明では、薄いインターポーザを用いることにより、半導体装置の薄型化が可能となる。また、インターポーザに反りがないため、半導体チップをチップ搭載側電極に実装する工程、樹脂封止工程、切断工程において、位置ズレ等の発生がなく、歩留まり良く半導体装置を形成することができる。さらにチップ搭載側電極の表面は平らに形成され、窪みが発生することがないので、接続に係る不具合の発生もなくなる。

0037

1;基板コア材、2;チップ搭載側電極、2a;搭載側銅箔、3;実装側電極、3b;実装側銅箔、4;ホトレジスト、5、5a、5b;貫通孔、6;導体、7;半導体チップ、8;電極、9;樹脂部

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社ライジングテクノロジーズの「 電子回路装置及び電子回路装置の製造方法」が 公開されました。( 2020/10/29)

    【課題・解決手段】本発明に係る電子回路装置は、複数層の金属配線層から構成される配線層13と、この配線層13上に形成された感光性樹脂からなる感光性樹脂層21と、この感光性樹脂層21中に配置された第1の電... 詳細

  • 株式会社フジクラの「 多層配線板」が 公開されました。( 2020/10/29)

    【課題】基板間で発生したアウトガスを効率的に排出すること、及び、素子で発生した熱を効率的に排出することが可能な多層配線板を、その構造を徒に複雑化することなく実現する。【解決手段】多層配線板(1)は、第... 詳細

  • ローム株式会社の「 半導体装置、および半導体装置の製造方法」が 公開されました。( 2020/10/29)

    【課題】 多段配置された複数の半導体素子を備える構成としつつ、装置の低背化を図ることが可能な半導体装置およびその製造方法を提供する。【解決手段】 厚さ方向zを向く主面101を有する絶縁膜10と、絶... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ