図面 (/)

技術 PWM制御装置及びモータ制御装置

出願人 日本航空電子工業株式会社
発明者 有田寛史
出願日 2010年3月31日 (9年11ヶ月経過) 出願番号 2010-081645
公開日 2011年10月27日 (8年5ヶ月経過) 公開番号 2011-217022
状態 特許登録済
技術分野 インバータ装置 パルス回路 パルス変調、復調
主要キーワード 最小値近傍 可変ディレイ回路 立ち下がりエッジ検出回路 最大値近傍 パルスオン 時間設定値 PWM制御装置 立ち上がりエッジ検出
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2011年10月27日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (10)

課題

電圧指令に対する出力電圧の不連続な変化を簡易に解消する。

解決手段

PWM信号及び反転PWM信号のパルスオン時間をそれぞれ検出するパルス時間検出器40,50と、パルス時間検出器40,50が検出したパルス時間と所定のデッドタイムを比較し、パルスオン時間がデッドタイム未満の時はそのパルスオン時間を、デッドタイム以上の時はデッドタイムをディレイ時間としてそれぞれ出力する比較回路60,70と、比較回路70からのディレイ時間に基づき、PWM信号の立ち上がりをディレイさせて駆動信号(PWM_U信号)を生成する可変ディレイ回路80と、比較回路60からのディレイ時間に基づき、反転PWM信号の立ち上がりをディレイさせて駆動信号(PWM_nU信号)を生成する可変ディレイ回路90とによってPWM制御装置を構成する。

概要

背景

図6はPWM制御装置の従来構成例を示したものであり、PWM制御装置は三角波発生器11と三角波比較回路12と駆動信号生成回路20とよりなり、駆動信号生成回路20はこの例では反転回路21とディレイ回路22,23とによって構成されている。

三角波発生器11は一定の周期で変動する基準三角波電圧を出力する。三角波比較回路12は三角波発生器11が出力する基準三角波電圧と、上位装置(図示せず)から入力される電圧指令とを比較し、PWM信号を出力する。PWM信号は図7に示したように、基準三角波電圧に対して電圧指令が大きい場合はハイレベル(H)となり、小さい場合はローレベル(L)となる。

PWM信号は駆動信号生成回路20に入力され、駆動信号生成回路20はPWM信号からACモータ駆動制御するインバータ回路(図示せず)のU、V、W相の各アームの2つのスイッチング素子(上アームスイッチング素子、下アームスイッチング素子)を駆動するためのスイッチング素子駆動信号を生成する。2つのスイッチング素子駆動信号はこの例ではU相アームに対する信号をPWM_U信号及びPWM_nU信号として示している。

スイッチング素子をオンさせる場合、上アームスイッチング素子と下アームスイッチング素子のターンオフターンオン時間を考慮し、両方同時にオンとなる短絡を防ぐ時間(デッドタイム)を設ける必要がある。ディレイ回路22,23はこのために設けられており、PWM信号と反転回路21により反転された反転PWM信号はそれぞれディレイ回路22,23に入力される。ディレイ回路22,23では基準クロック信号から一定時間のディレイが設定され、これにより図7に示したようにPWM_U信号及びPWM_nU信号に対してデッドタイム(DT)が形成される。

図8に示した表1はPWMスイッチング周波数を20kHz(周期=50μS)とし、デッドタイムを1μSとした時の電圧指令に対するPWM信号のパルスオン時間(パルス幅)とPWM_U信号、PWM_nU信号のパルスオン時間を示したものであり、図9は電圧指令とアームの出力電圧との関係を示したものである。なお、表1においてPWM信号のパルスオン時間が50μSの場合は、1周期の全期間においてPWM信号はハイレベルであり、立ち上がりは存在しないため、パルスの立ち上がりをディレイさせるデットタイムは設定されず、PWM_U信号のパルスオン時間は50.0μSとなる。また、PWM信号のパルスオン時間が0.0μSの場合は、反転PWM信号のパルスオン時間が50μSとなり、1周期の全期間において反転PWM信号はハイレベルとなって立ち上がりは存在しないため、デットタイムは設定されず、PWM_nU信号のパルスオン時間は50.0μSとなる。

表1よりデッドタイムの影響で電圧指令が基準三角波電圧の最大値近傍の値になっている場合はPWM_U信号のパルスオン時間は48.8μSから50μSに一気に変化し、また電圧指令が基準三角波電圧の最小値近傍の値になっている場合にはPWM_nU信号のパルスオン時間が48.8μSから50μSに一気に変化していることがわかる。このようなパルスオン時間の変化により、アームの出力電圧が最大値もしくは最小値近傍の値になっている場合には図9に示したように電圧指令の変化に対して出力電圧が不連続となる。

このような出力電圧の不連続な変化はモータ制御の不安定さにつながり、よって従来においては例えば電圧指令に対して出力制限をかけ、図9に示したように出力電圧が不連続とならない範囲を制御範囲として使用するといったことが行われていた。

しかしながら、このような方法では供給電源に対して出力電圧を最大まで出力することはできず、つまりACモータを用いたシステムにおいて、モータトルク(動作速度)に制限をかけることになり、供給電源を有効に利用できていないことになる。

これに対し、特許文献1には三角波比較回路を2つ用意し、基準三角波電圧を(+),(−)にオフセットした電圧をそれら三角波比較回路にそれぞれ入力する方式を採用することで、電圧指令が基準三角波電圧の最大値もしくは最小値の近傍にある場合でも電圧指令に対する出力電圧の変化が連続となるようにしたPWM制御装置が記載されている。

概要

電圧指令に対する出力電圧の不連続な変化を簡易に解消する。PWM信号及び反転PWM信号のパルスオン時間をそれぞれ検出するパルス時間検出器40,50と、パルス時間検出器40,50が検出したパルス時間と所定のデッドタイムを比較し、パルスオン時間がデッドタイム未満の時はそのパルスオン時間を、デッドタイム以上の時はデッドタイムをディレイ時間としてそれぞれ出力する比較回路60,70と、比較回路70からのディレイ時間に基づき、PWM信号の立ち上がりをディレイさせて駆動信号(PWM_U信号)を生成する可変ディレイ回路80と、比較回路60からのディレイ時間に基づき、反転PWM信号の立ち上がりをディレイさせて駆動信号(PWM_nU信号)を生成する可変ディレイ回路90とによってPWM制御装置を構成する。

目的

この発明の目的はこの問題に鑑み、コストアップを招くことなく、出力電圧を最大まで連続的に得られるようにしたPWM制御装置を提供する

効果

実績

技術文献被引用数
1件
牽制数
1件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

三角波発生器と、その三角波発生器が出力する基準三角波電圧電圧指令とを比較し、PWM信号を出力する三角波比較回路と、前記PWM信号からアームの2つのスイッチング素子を駆動するためのスイッチング素子駆動信号を生成する駆動信号生成回路とよりなるPWM制御装置において、前記駆動信号生成回路は、前記PWM信号を反転させて反転PWM信号を生成する反転回路と、前記PWM信号のパルスオン時間を検出する第1のパルス時間検出器と、前記反転PWM信号のパルスオン時間を検出する第2のパルス時間検出器と、前記第1のパルス時間検出器が検出したパルスオン時間と所定のデッドタイムとを比較し、パルスオン時間がデッドタイム未満の時はそのパルスオン時間をディレイ時間として出力し、パルスオン時間がデッドタイム以上の時はデッドタイムをディレイ時間として出力する第1の比較回路と、前記第2のパルス時間検出器が検出したパルスオン時間と前記デッドタイムとを比較し、パルスオン時間がデッドタイム未満の時はそのパルスオン時間をディレイ時間として出力し、パルスオン時間がデッドタイム以上の時はデッドタイムをディレイ時間として出力する第2の比較回路と、前記第2の比較回路から出力されるディレイ時間に基づき、前記PWM信号の立ち上がりをディレイさせて第1のスイッチング素子駆動信号を生成する第1の可変ディレイ回路と、前記第1の比較回路から出力されるディレイ時間に基づき、前記反転PWM信号の立ち上がりをディレイさせて第2のスイッチング素子駆動信号を生成する第2の可変ディレイ回路とを備えることを特徴とするPWM制御装置。

請求項2

請求項1記載のPWM制御装置において、前記三角波比較回路はアナログ回路で構成され、前記駆動信号生成回路はディジタル回路で構成されていることを特徴とするPWM制御装置。

請求項3

請求項1又は2記載のPWM制御装置と、そのPWM制御装置が生成するスイッチング素子駆動信号によって駆動制御されるインバータ回路と、そのインバータ回路によって駆動制御されるACモータとからなることを特徴とするモータ制御装置

技術分野

0001

この発明はモータを駆動する際のパルス幅変調(以下、PWMと言う)制御を行うPWM制御装置及びそのPWM制御装置を用いるモータ制御装置に関する。

背景技術

0002

図6はPWM制御装置の従来構成例を示したものであり、PWM制御装置は三角波発生器11と三角波比較回路12と駆動信号生成回路20とよりなり、駆動信号生成回路20はこの例では反転回路21とディレイ回路22,23とによって構成されている。

0003

三角波発生器11は一定の周期で変動する基準三角波電圧を出力する。三角波比較回路12は三角波発生器11が出力する基準三角波電圧と、上位装置(図示せず)から入力される電圧指令とを比較し、PWM信号を出力する。PWM信号は図7に示したように、基準三角波電圧に対して電圧指令が大きい場合はハイレベル(H)となり、小さい場合はローレベル(L)となる。

0004

PWM信号は駆動信号生成回路20に入力され、駆動信号生成回路20はPWM信号からACモータを駆動制御するインバータ回路(図示せず)のU、V、W相の各アームの2つのスイッチング素子(上アームスイッチング素子、下アームスイッチング素子)を駆動するためのスイッチング素子駆動信号を生成する。2つのスイッチング素子駆動信号はこの例ではU相アームに対する信号をPWM_U信号及びPWM_nU信号として示している。

0005

スイッチング素子をオンさせる場合、上アームスイッチング素子と下アームスイッチング素子のターンオフターンオン時間を考慮し、両方同時にオンとなる短絡を防ぐ時間(デッドタイム)を設ける必要がある。ディレイ回路22,23はこのために設けられており、PWM信号と反転回路21により反転された反転PWM信号はそれぞれディレイ回路22,23に入力される。ディレイ回路22,23では基準クロック信号から一定時間のディレイが設定され、これにより図7に示したようにPWM_U信号及びPWM_nU信号に対してデッドタイム(DT)が形成される。

0006

図8に示した表1はPWMスイッチング周波数を20kHz(周期=50μS)とし、デッドタイムを1μSとした時の電圧指令に対するPWM信号のパルスオン時間(パルス幅)とPWM_U信号、PWM_nU信号のパルスオン時間を示したものであり、図9は電圧指令とアームの出力電圧との関係を示したものである。なお、表1においてPWM信号のパルスオン時間が50μSの場合は、1周期の全期間においてPWM信号はハイレベルであり、立ち上がりは存在しないため、パルスの立ち上がりをディレイさせるデットタイムは設定されず、PWM_U信号のパルスオン時間は50.0μSとなる。また、PWM信号のパルスオン時間が0.0μSの場合は、反転PWM信号のパルスオン時間が50μSとなり、1周期の全期間において反転PWM信号はハイレベルとなって立ち上がりは存在しないため、デットタイムは設定されず、PWM_nU信号のパルスオン時間は50.0μSとなる。

0007

表1よりデッドタイムの影響で電圧指令が基準三角波電圧の最大値近傍の値になっている場合はPWM_U信号のパルスオン時間は48.8μSから50μSに一気に変化し、また電圧指令が基準三角波電圧の最小値近傍の値になっている場合にはPWM_nU信号のパルスオン時間が48.8μSから50μSに一気に変化していることがわかる。このようなパルスオン時間の変化により、アームの出力電圧が最大値もしくは最小値近傍の値になっている場合には図9に示したように電圧指令の変化に対して出力電圧が不連続となる。

0008

このような出力電圧の不連続な変化はモータ制御の不安定さにつながり、よって従来においては例えば電圧指令に対して出力制限をかけ、図9に示したように出力電圧が不連続とならない範囲を制御範囲として使用するといったことが行われていた。

0009

しかしながら、このような方法では供給電源に対して出力電圧を最大まで出力することはできず、つまりACモータを用いたシステムにおいて、モータトルク(動作速度)に制限をかけることになり、供給電源を有効に利用できていないことになる。

0010

これに対し、特許文献1には三角波比較回路を2つ用意し、基準三角波電圧を(+),(−)にオフセットした電圧をそれら三角波比較回路にそれぞれ入力する方式を採用することで、電圧指令が基準三角波電圧の最大値もしくは最小値の近傍にある場合でも電圧指令に対する出力電圧の変化が連続となるようにしたPWM制御装置が記載されている。

先行技術

0011

特開2001−218479号公報

発明が解決しようとする課題

0012

ところで、この種のPWM制御装置では例えば20kHz以上といった高速電流ループ応答を必要とする場合、三角波比較回路はディジタル回路ではその実現が困難であり、アナログ回路で一般に構成される。

0013

上述した特許文献1に記載されているPWM制御装置では、出力電圧が最大まで連続的に得られるものとなっているものの、三角波比較回路を2つ用いるものとなっているため、三角波比較回路をアナログ回路で構成した場合には構成部品点数が極めて多くなってしまい、コストアップになるという問題がある。

0014

この発明の目的はこの問題に鑑み、コストアップを招くことなく、出力電圧を最大まで連続的に得られるようにしたPWM制御装置を提供することにあり、さらにそのPWM制御装置を用いたモータ制御装置を提供することにある。

課題を解決するための手段

0015

請求項1の発明によれば、三角波発生器と、その三角波発生器が出力する基準三角波電圧と電圧指令とを比較し、PWM信号を出力する三角波比較回路と、PWM信号からアームの2つのスイッチング素子を駆動するためのスイッチング素子駆動信号を生成する駆動信号生成回路とよりなるPWM制御装置において、駆動信号生成回路は、PWM信号を反転させて反転PWM信号を生成する反転回路と、PWM信号のパルスオン時間を検出する第1のパルス時間検出器と、反転PWM信号のパルスオン時間を検出する第2のパルス時間検出器と、第1のパルス時間検出器が検出したパルスオン時間と所定のデッドタイムとを比較し、パルスオン時間がデッドタイム未満の時はそのパルスオン時間をディレイ時間として出力し、パルスオン時間がデッドタイム以上の時はデッドタイムをディレイ時間として出力する第1の比較回路と、第2のパルス時間検出器が検出したパルスオン時間とデッドタイムとを比較し、パルスオン時間がデッドタイム未満の時はそのパルスオン時間をディレイ時間として出力し、パルスオン時間がデッドタイム以上の時はデッドタイムをディレイ時間として出力する第2の比較回路と、第2の比較回路から出力されるディレイ時間に基づき、PWM信号の立ち上がりをディレイさせて第1のスイッチング素子駆動信号を生成する第1の可変ディレイ回路と、第1の比較回路から出力されるディレイ時間に基づき、反転PWM信号の立ち上がりをディレイさせて第2のスイッチング素子駆動信号を生成する第2の可変ディレイ回路とを備える。

0016

請求項2の発明では請求項1の発明において、三角波比較回路はアナログ回路で構成され、駆動信号生成回路はディジタル回路で構成される。

0017

請求項3の発明によれば、モータ制御装置は請求項1又は2記載のPWM制御装置と、そのPWM制御装置が生成するスイッチング素子駆動信号によって駆動制御されるインバータ回路と、そのインバータ回路によって駆動制御されるACモータとからなる。

発明の効果

0018

この発明によれば、電圧指令に対する出力電圧の不連続な変化を解消することができ、出力電圧を最大まで連続的に得ることができる。

0019

さらに、高速応答化を図る上では三角波比較回路はアナログ回路で構成されるが、従来の三角波比較回路を2つ用いるものと異なり、この発明では三角波比較回路は1つでよく、ディジタル回路で構成される駆動信号生成回路のディジタル回路の構成を変更するだけでよいため、コストアップを招くこともない。

図面の簡単な説明

0020

この発明によるPWM制御装置の一実施例の構成を示すブロック図。
図1における駆動信号生成回路をディジタル回路で構成した場合の回路構成例を示す図。
図2に示した駆動信号生成回路の動作の一例を説明するための図。
電圧指令に対するPWM信号、反転PWM信号、PWM_U信号及びPWM_nU信号のパルスオン時間を示す表。
電圧指令と出力電圧の関係を示すグラフ
PWM制御装置の従来構成例を示すブロック図。
PWM信号の生成及び従来のPWM_U信号、PWM_nU信号を説明するための図。
電圧指令に対するPWM信号及び従来のPWM_U信号、PWM_nU信号のパルスオン時間を示す表。
従来の電圧指令と出力電圧の関係を示すブラフ。

実施例

0021

この発明の実施形態を図面を参照して実施例により説明する。

0022

図1はこの発明によるPWM制御装置の一実施例の機能構成を示したものであり、PWM制御装置は三角波発生器11と三角波比較回路12と駆動信号生成回路100とによって構成されている。三角波比較回路12は図6に示した従来例と同様、三角波発生器11が出力する基準三角波電圧と電圧指令とを比較し、PWM信号を出力する。

0023

PWM信号からスイッチング素子駆動信号を生成する駆動信号生成回路100はこの例ではPWM信号を反転させて反転PWM信号を生成する反転回路30と、第1及び第2のパルス時間検出器40,50と、第1及び第2の比較回路60,70と、第1及び第2の可変ディレイ回路80,90とによって構成されている。PWM信号は反転回路30、第1のパルス時間検出器40及び第1の可変ディレイ回路80に入力される。

0024

第1のパルス時間検出器40はPWM信号のパルスオン時間を検出し、第1の比較回路60に出力する。第1の比較回路60は第1のパルス時間検出器40から入力されたパルスオン時間と、予め設定されている所定のデッドタイム(DT)とを比較し、パルスオン時間がデッドタイム未満の時はそのパルスオン時間をディレイ(Td)時間として出力し、パルスオン時間がデッドタイム以上の時はデッドタイムをディレイ時間(Td)として出力する。

0025

第2のパルス時間検出器50は反転回路30から入力される反転PWM信号のパルスオン時間を検出し、第2の比較回路70に出力する。第2の比較回路70は第2のパルス時間検出器50から入力されたパルスオン時間と、予め設定されているデッドタイムとを比較し、パルスオン時間がデッドタイム未満の時はそのパルスオン時間をディレイ時間として出力し、パルスオン時間がデッドタイム以上の時はデッドタイムをディレイ時間として出力する。

0026

なお、これら第1及び第2のパルス時間検出器40,50における時間の計測は基準クロック信号の立ち上がりまたは立ち下がりを使用して行われ、第1及び第2の比較回路60,70における比較も基準クロック信号を基準として行われる。時間計測分解能を上げるためには基準となるクロックはできるだけ早い方が望ましい。

0027

第2の比較回路70が出力するディレイ時間は第1の可変ディレイ回路80に入力され、第1の可変ディレイ回路80は入力されたディレイ時間に基づき、PWM信号の立ち上がりをディレイさせ、第1のスイッチング素子(上アームスイッチング素子)を駆動するためのPWM_U信号を生成して出力する。

0028

一方、第2の可変ディレイ回路90には反転PWM信号と第1の比較回路60が出力するディレイ時間が入力され、第2の可変ディレイ回路90は入力されたディレイ時間に基づき、反転PWM信号の立ち上がりをディレイさせ、第2のスイッチング素子(下アームスイッチング素子)を駆動するためのPWM_nU信号を生成して出力する。

0029

このように、この例では従来において一定であったPWM_U信号及びPWM_nU信号のデッドタイムを第1及び第2の可変ディレイ回路80,90を用いることによって可変とし、PWM信号及び反転PWM信号のパルスオン時間がそれぞれ予め設定した所定のデッドタイムより短い場合にはそのパルスオン時間をそれぞれディレイ時間とし、つまりデッドタイムとしてPWM_nU信号及びPWM_U信号を生成するものとなっている。これにより、デッドタイムが一定値であったことによって発生していた電圧指令に対する出力電圧の不連続な変化を解消することができ、出力電圧を最大まで連続的に得ることができるものとなっている。

0030

上記のような構成において、三角波比較回路12は高速応答化を図る上ではアナログ回路で構成される。一方、三角波比較回路12の出力(PWM信号)はオン・オフディジタル信号として扱えるため、駆動信号生成回路100は例えばFPGA(Field programmable gate array)やPLD(Programmable Logic device)等のディジタル回路で構成することができる。

0031

図2は駆動信号生成回路100をディジタル回路で構成した場合の回路構成の一例を示したものである。

0032

この例では第1のパルス時間検出器40はHi判断回路41とカウンタ回路42と立ち下がりエッジ検出回路43とよりなり、第2のパルス時間検出器50はHi判断回路51とカウンタ回路52と立ち下がりエッジ検出回路53とよりなる。第1の可変ディレイ回路80は立ち上がりエッジ検出回路81とタイマ回路82とアンド回路83とによって構成され、第2の可変ディレイ回路90は同様に立ち上がりエッジ検出回路91とタイマ回路92とアンド回路93とによって構成されている。

0033

以下、この図2に示した回路の動作について説明する。

0034

Hi判断回路41はPWM信号がHであることを判定し、カウンタ回路42にカウント許可信号を与える。カウンタ回路42はカウント許可信号を受けてカウントアップするように動作し、その結果(カウント値)はカウント値比較回路61に入力される。カウンタ回路42は、PWM信号がLになったことを検出する立ち下がりエッジ検出回路43のカウントクリア信号でカウント値のクリアが行われる。

0035

カウント値比較回路61は、PWM信号がLになったことを検出する立ち下がりエッジ検出回路43から比較許可信号を受け、カウンタ回路42からのカウント値と、予め設定されているディレイ時間設定値(デッドタイム,例えば1μS)を比較し、その大小を判断する。
(カウンタ回路42からのカウント値)≧(カウント値に換算したディレイ時間設定値)の場合、
カウント値比較回路61はディレイ時間としてカウント値に換算したディレイ時間設定値(デッドタイム)をタイマ回路92に出力する。
(カウンタ回路42からのカウント値)<(カウント値に換算したディレイ時間設定値)の場合、
カウント値比較回路61はディレイ時間としてカウンタ回路42からのカウント値をタイマ回路92に出力する。

0036

タイマ回路92はカウント値比較回路61で上記の判断が行われるまでの検出遅れ時間をカウント値に換算した値を、入力されたディレイ時間から差し引いた値をカウント値とし、そのカウント値の時間分だけ、反転PWM信号のオンを禁止させる信号をアンド回路93に出力する。

0037

これら一連検出動作は基準クロック信号を基準として行われているため、PWM信号の立ち下がりを検出する時間の遅れやカウント値比較回路61からタイマ回路92にディレイ時間をセットする時間の遅れが発生するが、検出遅れ時間はあらかじめ見積もることができるので、タイマ回路92で補正する。
アンド回路93には反転回路30から反転PWM信号が入力され、アンド回路93はPWM_nU信号を生成して出力する。タイマ回路92は反転PWM信号がLになったことを検出する立ち下がりエッジ検出回路53のタイマクリア信号でカウント値のクリアが行われる。

0038

以上、PWM_nU信号の生成について説明したが、PWM_U信号も同様にして生成される。

0039

図3は上記のようにして生成されるPWM_nU信号の一例を示したものである。図3では基準クロックは10MHz(周期=100nS)とし、クロックの立ち上がりエッジ時のパルスオン時間を検知するものとしている。

0040

図3においてPWM信号がHのカウント数は6であり、予め設定されたデッドタイム1μSに対してPWM信号のパルスオン時間600nSは短いため、このパルスオン時間がPWM_nU信号の、PWM信号の立ち下がりからのディレイ時間となっている。これに対し、デッドタイムが1μSで一定の従来例の場合、PWM_nU信号はPWM信号の立ち下がりから1μSはパルスオンとならない。

0041

図4に示した表2は図8に示した表1と同様、PWMスイッチング周波数を20kHzとし、デッドタイムを1μSとした時の、上述した例における電圧指令に対するPWM信号、反転PWM信号のパルスオン時間とPWM_U信号、PWM_nU信号のパルスオン時間を示したものであり、図5は電圧指令と出力電圧の関係を示したものである。

0042

これら表2及び図5より、この例では電圧指令に対する出力電圧の不連続な変化が解消され、出力電圧を最大まで連続的に得られることがわかる。

0043

なお、駆動信号生成回路100は前述したように、変更の容易なFPGA等のディジタル回路で構成することができ、つまりこの例における駆動信号生成回路100はFPGA等のディジタル回路の構成を変更するだけで対応することができるので部品点数が増加することはない。

0044

上述したPWM制御装置はACモータの駆動制御に使用され、PWM制御装置と、PWM制御装置が生成するスイッチング素子駆動信号によって駆動制御されるインバータ回路と、そのインバータ回路によって駆動制御されるACモータとによってモータ制御装置が構成される。

0045

11三角波発生器
12三角波比較回路
30反転回路
40 第1のパルス時間検出器
50 第2のパルス時間検出器
60 第1の比較回路
70 第2の比較回路
80 第1の可変ディレイ回路
90 第2の可変ディレイ回路
100 駆動信号生成回路

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ