図面 (/)

技術 液晶表示装置

出願人 エルジーディスプレイカンパニーリミテッド
発明者 宋鴻聲ミン雄基崔秉辰金東一張修赫
出願日 2011年7月13日 (9年10ヶ月経過) 出願番号 2011-154749
公開日 2011年10月27日 (9年6ヶ月経過) 公開番号 2011-215637
状態 特許登録済
技術分野 液晶6(駆動) 液晶表示装置の制御 陰極線管以外の表示装置の制御
主要キーワード 遅延供給 製造業体 累積電圧 外部発振器 減少程度 パルス幅期間 フォーリングエッジ 左側イメージ
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2011年10月27日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

本発明は、直流化残像フリッカーを予防して表示品質を高めるようにした液晶表示装置及びその駆動方法を提供するためのものである。

解決手段

本発明の液晶表示装置は、極性制御信号応答してデータ電圧極性反転させ、ソース出力イネーブル信号に応答してデータラインにデータ電圧を出力するデータ駆動回路と、ゲートパルスゲートラインに供給するゲート駆動回路と、N(Nは、正の定数)の倍数番目フレーム期間の以外の他のフレーム期間の間、上記極性制御信号を1フレーム期間単位で反転させ、上記Nの倍数番目フレーム期間とその以前フレーム期間の間、上記極性制御信号の位相を同一に制御すると共に、上記Nの倍数番目フレーム期間の間、上記ソース出力イネーブル信号のパルス幅を他のフレーム期間より長く制御するPOL/SOEロジック回路とを備える。

概要

背景

液晶表示装置は、ビデオ信号に従って液晶セル光透過率を調節して画像を表示する。アクティブマトリックス(Active Matrix)タイプの液晶表示装置は、図1のように、液晶セル(Clc)毎に形成された薄膜トランジスタ(Thin Film Transistor:TFT)を利用して液晶セルに供給されるデータ電圧スイッチングしてデータを能動的に制御するので、動画表示品質を高めることができる。図1において、図面符号“Cst”は液晶セル(Clc)に充電されたデータ電圧を維持するためのストレージキャパシタ(Storage Capacitor:Cst)、‘DL’はデータ電圧が供給されるデータライン、そして‘GL’はスキャン電圧が供給されるゲートラインを各々意味する。

このような液晶表示装置は、直流オフセット成分を減少させ、液晶劣化を減らすために、隣り合う液晶セルの間で極性反転され、フレーム期間単位で極性が反転されるインバージョン方式(Inversion)により駆動されている。ところが、データ電圧の両極性の中で、どれか1つの極性が長時間優勢的(dominant)に供給されると残像が発生する。このような残像を液晶セルに同一極性電圧が繰り返して充電されるので、“直流化残像(DC Image sticking)”という。

このような例の1つは、液晶表示装置にインターレース(Interlace)方式のデータ電圧が供給される場合である。インターレース方式は、奇数フレーム期間奇数水平ラインの液晶セルに表示される奇数ラインデータ電圧のみを含み、偶数フレーム期間偶数水平ラインの液晶セルに表示されるデータ電圧のみを含む。

図2は、液晶セル(Clc)に供給されるインターレース方式のデータ電圧の一例を示す波形図である。図2のようなデータ電圧が供給される液晶セル(Clc)は、奇数水平ラインに配置された液晶セル中のどれか1つである。

図2を参照すると、液晶セル(Clc)には奇数フレーム期間の間に正極性電圧が供給され、偶数フレーム期間の間に負極性電圧が供給される。インターレース方式において、奇数水平ラインに配置された液晶セル(Clc)に奇数フレーム期間の間のみに高い正極性データ電圧が供給される。このために、4個のフレーム期間の間、図2のボックス内の波形のように、正極性データ電圧が負極性データ電圧に比べて優勢的になって、直流化残像が表れることになる。図3は、インターレースデータによって表れる直流化残像の実験結果を示すイメージである。図3の左側イメージのような円画像をインターレース方式により液晶表示パネルに一定時間の間供給すると、極性がフレーム期間単位で変わるデータ電圧が奇数フレーム偶数フレームとで振幅が変わる。その結果、左側イメージのような円画像の後に液晶表示パネルの全ての液晶セル(Clc)に中間階調、例えば127階調のデータ電圧を供給すると、右側イメージのように円画像のパターンが微かに見える直流化残像が表れる。

直流化残像の他の例として、同一な画像を一定の速度で移動またはスクロールさせると、スクロールされる絵のサイズとスクロール速度(移動速度)との相関関係に従って液晶セル(Clc)に同一極性の電圧が繰り返して蓄積されて直流化残像が表れることができる。このような実施形態は図4の通りである。図4は、斜線パターン文字パターンを一定の速度で移動させる時に表れる直流化残像の実験結果を示すイメージである。

液晶表示装置では、直流化残像により動画表示品質落ちるだけでなく、肉眼輝度差周期的に感じフリッカー(Flicker)現象によっても表示品質が落ちる。したがって、液晶表示装置の表示品質を高めるためには、直流化残像を解決すると共に、フリッカー現象を防止しなければならない。

概要

本発明は、直流化残像とフリッカーを予防して表示品質を高めるようにした液晶表示装置及びその駆動方法を提供するためのものである。本発明の液晶表示装置は、極性制御信号応答してデータ電圧の極性を反転させ、ソース出力イネーブル信号に応答してデータラインにデータ電圧を出力するデータ駆動回路と、ゲートパルスをゲートラインに供給するゲート駆動回路と、N(Nは、正の定数)の倍数番目フレーム期間の以外の他のフレーム期間の間、上記極性制御信号を1フレーム期間単位で反転させ、上記Nの倍数番目フレーム期間とその以前フレーム期間の間、上記極性制御信号の位相を同一に制御すると共に、上記Nの倍数番目フレーム期間の間、上記ソース出力イネーブル信号のパルス幅を他のフレーム期間より長く制御するPOL/SOEロジック回路とを備える。

目的

本発明は、上記の従来技術の問題点を解決しようと案出した発明であって、直流化残像とフリッカーを予防して表示品質を高めるようにした液晶表示装置及びその駆動方法を提供する

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

多数のデータラインと多数のゲートラインが形成され、多数の液晶セルを有する液晶表示パネルと、極性制御信号論理によるデータ電圧極性反転させ、ソース出力イネーブル信号ロー期間に前記データ電圧を前記データラインに供給するデータ駆動回路と、ゲートタイミング制御信号応答し、前記ゲートラインにスキャンパルスを供給するゲート駆動回路と、前記データを分析して前記データがインターレースデータスクロールデータのうち、どれか1つであるかを判断する映像分析回路と、前記ソース出力イネーブル信号を利用して、前記駆動回路を駆動するための電源が発生されるターンオン時点から、その以後の一定期間を含んだエージング期間の間、前記液晶セルのデータ充電量を高め、前記映像分析回路の制御下に前記エージング期間の以後の正常駆動期間の間、前記インターレースデータと前記スクロールデータのうち、どれか1つが入力される時、N(Nは、正の定数)の倍数番目フレーム期間で前記液晶セルのデータ充電量を相対的に低める第1制御部と、前記極性制御信号を利用して、前記映像分析回路の制御下に前記正常駆動期間の間、前記インターレースデータと前記スクロールデータのうち、どれか1つが入力される時、前記Nの倍数番目フレーム期間と直前フレーム期間の間、前記液晶セルに供給されるデータの極性を同一に制御し、前記Nの倍数番目フレーム期間の以外の他のフレーム期間の間、前記液晶セルに供給されるデータの極性を1フレーム期間単位で反転させる第2制御部と、前記ゲートタイミング制御信号を発生する第3制御部とを備えることを特徴とする液晶表示装置

請求項2

前記Nの倍数番目フレーム期間の間、前記ソース出力イネーブル信号のパルスと前記ゲートパルスとは重畳されることを特徴とする請求項1記載の液晶表示装置。

請求項3

前記Nの倍数番目フレーム期間において、前記液晶セルは以前ラインのデータ電圧を充電する第1期間、正極性データ電圧負極性データ電圧との間のチャージシェア電圧共通電圧のうち、どれか1つを充電する第2期間、及び前記以前ラインのデータ電圧と極性が異なる、表示されるデータ電圧を充電する第3期間を含むほぼ1水平期間の間、前記データ電圧を順次に充電することを特徴とする請求項1記載の液晶表示装置。

請求項4

前記1水平期間を100%とする時、前記第1期間は30%〜40%であり、前記第2期間(t2)は0%〜20%であり、前記第3期間は40〜60%であることを特徴とする請求項3記載の液晶表示装置。

請求項5

前記ゲートタイミング制御信号は、前記Nの倍数番目フレーム期間の以外の他のフレーム期間で、第1ゲートシフトクロック信号と第1ゲート出力イネーブル信号と、前記Nの倍数番目フレーム期間で、第1ゲートシフトクロック信号に比べて位相が早い第2ゲートシフトクロック信号と、第1ゲート出力イネーブル信号に比べて位相が早い第2ゲート出力イネーブル信号と、を含むことを特徴とする請求項1記載の液晶表示装置。

請求項6

前記第3制御部は、前記ゲートスタートパルスカウントして、前記Nの倍数番目フレーム期間を指示するNフレーム情報を出力するフレームカウンタと、前記第1ゲートシフトクロック信号の位相を早く調整して、前記第2ゲートシフトクロック信号を発生する第1位相調整部と、前記第1ゲート出力イネーブル信号の位相を早く調整して、前記第2ゲート出力イネーブル信号を発生する第2位相調整部と、前記Nフレーム情報に応答して、前記Nの倍数番目フレーム期間の以前のN−1個のフレーム期間の間、前記第1ゲートシフトクロック信号を前記ゲート駆動回路に供給し、前記Nの倍数番目フレーム期間の間、前記第2ゲートシフトクロック信号を前記ゲート駆動回路に供給する第1マルチプレクサと、前記Nフレーム情報に応答して、前記Nの倍数番目フレーム期間の以前のN−1個のフレーム期間の間、前記第1ゲート出力イネーブル信号を前記ゲート駆動回路に供給し、前記Nの倍数番目フレーム期間の間、前記第2ゲート出力イネーブル信号を前記ゲート駆動回路に供給する第2マルチプレクサと、を備えることを特徴とする請求項5記載の液晶表示装置。

請求項7

前記ゲートタイミング制御信号は、前記ゲート駆動回路内のシフトレジストに入力されて最初に発生される第1スキャンパルスの開始時点を指示するゲートスタートパルスと、前記ゲート駆動回路内のシフトレジストに入力されて、前記ゲートスタートパルスを順次にシフトさせるためのゲートシフトクロック信号と、前記ゲート駆動回路の出力を指示するゲート出力イネーブル信号と、を含むことを特徴とする請求項1記載の液晶表示装置。

請求項8

前記第3制御部は、前記ゲートスタートパルス内に2つの前記ゲートシフトクロックが重畳されるように前記ゲートスタートパルスと重畳されるプリゲートシフトクロックと第1ゲートシフトクロックとを発生した後に、前記プリゲートシフトクロックのライジングエッジに重畳されるプリゲート出力イネーブル信号と、前記プリゲートシフトクロックのフォーリングエッジに重畳される第1ゲート出力イネーブル信号とを発生し、前記データ駆動回路は、前記第1ゲート出力イネーブル信号の以後に前記データ電圧を出力することを特徴とする請求項7記載の液晶表示装置。

請求項9

前記ゲート駆動回路は、前記Nの倍数番目フレーム期間の間、前記ゲートスタートパルス、前記プリゲートシフトクロックと前記第1ゲートシフトクロックとを含んだ変調されたゲートシフトクロック、前記プリゲート出力イネーブル信号と前記第1ゲート出力イネーブル信号とを含んだ変調されたゲート出力イネーブル信号に応答して、前記ゲートラインラインに第1スキャンパルスと第2スキャンパルスとを含んだ一対のスキャンパルスを順次に供給し、第i−1(iは、正の定数)ゲートラインに供給された前記第2スキャンパルスと第iゲートラインに供給された前記第1スキャンパルスとは重畳され、前記第1スキャンパルスに同期されて前記データ駆動回路から出力される前記データ電圧の極性と、前記第2スキャンパルスに同期されて前記データ駆動回路から出力される前記データ電圧の極性とは互いに異なることを特徴とする請求項8記載の液晶表示装置。

技術分野

0001

本発明は、液晶表示装置に関し、特に直流化残像フリッカーを予防して、表示品質を高めるようにした液晶表示装置及びその駆動方法に関する。

背景技術

0002

液晶表示装置は、ビデオ信号に従って液晶セル光透過率を調節して画像を表示する。アクティブマトリックス(Active Matrix)タイプの液晶表示装置は、図1のように、液晶セル(Clc)毎に形成された薄膜トランジスタ(Thin Film Transistor:TFT)を利用して液晶セルに供給されるデータ電圧スイッチングしてデータを能動的に制御するので、動画の表示品質を高めることができる。図1において、図面符号“Cst”は液晶セル(Clc)に充電されたデータ電圧を維持するためのストレージキャパシタ(Storage Capacitor:Cst)、‘DL’はデータ電圧が供給されるデータライン、そして‘GL’はスキャン電圧が供給されるゲートラインを各々意味する。

0003

このような液晶表示装置は、直流オフセット成分を減少させ、液晶劣化を減らすために、隣り合う液晶セルの間で極性反転され、フレーム期間単位で極性が反転されるインバージョン方式(Inversion)により駆動されている。ところが、データ電圧の両極性の中で、どれか1つの極性が長時間優勢的(dominant)に供給されると残像が発生する。このような残像を液晶セルに同一極性電圧が繰り返して充電されるので、“直流化残像(DC Image sticking)”という。

0004

このような例の1つは、液晶表示装置にインターレース(Interlace)方式のデータ電圧が供給される場合である。インターレース方式は、奇数フレーム期間奇数水平ラインの液晶セルに表示される奇数ラインデータ電圧のみを含み、偶数フレーム期間偶数水平ラインの液晶セルに表示されるデータ電圧のみを含む。

0005

図2は、液晶セル(Clc)に供給されるインターレース方式のデータ電圧の一例を示す波形図である。図2のようなデータ電圧が供給される液晶セル(Clc)は、奇数水平ラインに配置された液晶セル中のどれか1つである。

0006

図2を参照すると、液晶セル(Clc)には奇数フレーム期間の間に正極性電圧が供給され、偶数フレーム期間の間に負極性電圧が供給される。インターレース方式において、奇数水平ラインに配置された液晶セル(Clc)に奇数フレーム期間の間のみに高い正極性データ電圧が供給される。このために、4個のフレーム期間の間、図2ボックス内の波形のように、正極性データ電圧が負極性データ電圧に比べて優勢的になって、直流化残像が表れることになる。図3は、インターレースデータによって表れる直流化残像の実験結果を示すイメージである。図3左側イメージのような円画像をインターレース方式により液晶表示パネルに一定時間の間供給すると、極性がフレーム期間単位で変わるデータ電圧が奇数フレーム偶数フレームとで振幅が変わる。その結果、左側イメージのような円画像の後に液晶表示パネルの全ての液晶セル(Clc)に中間階調、例えば127階調のデータ電圧を供給すると、右側イメージのように円画像のパターンが微かに見える直流化残像が表れる。

0007

直流化残像の他の例として、同一な画像を一定の速度で移動またはスクロールさせると、スクロールされる絵のサイズとスクロール速度(移動速度)との相関関係に従って液晶セル(Clc)に同一極性の電圧が繰り返して蓄積されて直流化残像が表れることができる。このような実施形態は図4の通りである。図4は、斜線パターン文字パターンを一定の速度で移動させる時に表れる直流化残像の実験結果を示すイメージである。

0008

液晶表示装置では、直流化残像により動画表示品質落ちるだけでなく、肉眼輝度差周期的に感じるフリッカー(Flicker)現象によっても表示品質が落ちる。したがって、液晶表示装置の表示品質を高めるためには、直流化残像を解決すると共に、フリッカー現象を防止しなければならない。

発明が解決しようとする課題

0009

本発明は、上記の従来技術の問題点を解決しようと案出した発明であって、直流化残像とフリッカーを予防して表示品質を高めるようにした液晶表示装置及びその駆動方法を提供することをその目的とする。

課題を解決するための手段

0010

上記の目的を達成するために、本発明の実施形態に係る液晶表示装置は、データ電圧が供給される多数のデータラインとゲートパルスが供給される多数のゲートラインが形成され、多数の液晶セルを有する液晶表示パネルと、極性制御信号応答してデータ電圧の極性を反転させ、ソース出力イネーブル信号に応答して上記データラインに上記データ電圧を出力するデータ駆動回路と、上記ゲートパルスを上記ゲートラインに供給するゲート駆動回路と、N(Nは正の定数)の倍数番目フレーム期間の以外の他のフレーム期間の間、上記極性制御信号を1フレーム期間単位で反転させ、上記Nの倍数番目フレーム期間とその以前フレーム期間の間、上記極性制御信号の位相を同一に制御すると共に、上記Nの倍数番目フレーム期間の間、上記ソース出力イネーブル信号のパルス幅を他のフレーム期間より長く制御するPOL/SOEロジック回路とを備える。

0011

上記Nの倍数番目フレーム期間の間、上記ソース出力イネーブルパルスと上記ゲートパルスとは重畳される。

0012

上記液晶セルは、上記Nの倍数番目フレーム期間の以外の他のフレーム期間の間、上記データ電圧を充電し、上記第Nフレーム期間の間、共通電圧チャージシェア電圧のうち、どれか1つを充電した後、上記データ電圧を充電する。

0013

上記共通電圧は、上記液晶セルの共通電極に供給される電圧と実質的に等電位電圧であり、上記チャージシェア電圧は隣り合うデータラインに供給される正極性データ電圧と負極性データ電圧の平均電圧である。

0014

上記Nの倍数番目フレーム期間の以外の他のフレーム期間の間に発生される上記ソース出力イネーブル信号のパルス幅を‘1’とする時、上記Nの倍数番目フレーム期間の間に発生される上記ソース出力イネーブル信号のパルス幅はほぼ1.36〜1.71である。

0015

上記液晶表示装置は、全てのフレーム期間の間、1フレーム期間毎に反転される基準極制御信号、上記全てのフレーム期間の間、パルス幅が一定の基準ソース出力イネーブル信号、及び上記ゲートパルスの開始を指示するゲートスタートパルスをフレーム期間の開始時点に1回発生するタイミングコントローラをさらに備える。

0016

上記POL/SOE制御回路は、上記ゲートスタートパルス、上記基準極性制御信号、上記基準ソース出力イネーブル信号、及びクロック信号を利用して、上記Nの倍数番目フレーム期間とその以前フレーム期間の間、同一な位相を有する上記極性制御信号と、上記Nの倍数番目フレーム期間の間、パルス幅が広くなる上記ソース出力イネーブル信号とを発生するロジック部と、上記基準極性制御信号と上記極性制御信号のうち、どれか1つを選択する第1マルチプレクサと、上記基準ソース出力イネーブル信号と上記ソース出力イネーブル信号のうち、どれか1つを選択する第2マルチプレクサとを備える。

0017

上記ロジック部は、上記ゲートスタートパルスをカウントしてフレームカウント情報を発生するフレームカウンタと、上記カウンタの出力を利用して上記Nの倍数番目フレーム期間の開始で反転される極性反転信号を発生する極性反転部と、上記基準極性制御信号と上記極性反転信号を排他的論理和演算して、上記極性制御信号を発生するXORゲートと、上記クロック信号を利用して上記基準ソース出力イネーブル信号のライジングエッジ、パルス幅、及びフォーリングエッジを検出して、タイミング分析信号を発生するタイミング分析部と、上記タイミング分析信号を利用して上記基準ソース出力イネーブル信号のパルス幅より広いパルス幅のソース出力イネーブル信号を発生するパルス幅調整部と、上記フレームカウンタの出力に応答して上記Nの倍数番目フレーム期間の間、上記パルス幅調整部の出力を選択し、上記Nの倍数番目フレーム期間の以外の他のフレーム期間の間、上記基準ソース出力イネーブル信号を選択して、上記ソース出力イネーブル信号を出力する第3マルチプレクサとを備える。

0018

本発明の他の実施形態に係る液晶表示装置は、データ電圧が供給される多数のデータラインとゲートパルスが供給される多数のゲートラインが形成され、多数の液晶セルを有する液晶表示パネルと、入力映像でインターレースデータとスクロールデータのうち、どれか1つを検出する映像分析回路と、極性制御信号に応答してデータ電圧の極性を反転させ、ソース出力イネーブル信号に応答して、上記データラインに上記データ電圧を出力するデータ駆動回路と、上記ゲートパルスを上記ゲートラインに供給するゲート駆動回路と、上記映像分析回路により検出される上記インターレースデータと上記スクロールデータのうち、どれか1つが入力される時、N(Nは、正の定数)の倍数番目フレーム期間の以外の他のフレーム期間の間、上記極性制御信号を1フレーム期間単位で反転させ、上記Nの倍数番目フレーム期間とその以前フレーム期間の間、上記極性制御信号の位相を同一に制御すると共に、上記Nの倍数番目フレーム期間の間、上記ソース出力イネーブル信号のパルス幅を他のフレーム期間より長く制御するPOL/SOEロジック回路とを備える。

0019

本発明の更に他の実施形態に係る液晶表示装置は、多数のデータラインと多数のゲートラインが形成され、多数の液晶セルを有する液晶表示パネルと、極性制御信号に応答してデータ電圧の極性を反転させ、ソース出力イネーブル信号に応答して、上記データ電圧を上記データラインに供給するデータ駆動回路と、上記ゲートラインにスキャンパルスを供給するゲート駆動回路と、上記ソース出力イネーブル信号を利用して上記駆動回路を駆動するための電源が発生されるターンオン時点から、その以後の一定期間を含んだエージング期間の間、上記液晶セルのデータ充電量を高め、上記エージング期間の以後の正常駆動期間の間、N(Nは、正の定数)の倍数番目フレーム期間で上記液晶セルのデータ充電量を相対的に低める第1制御部と、上記極性制御信号を利用して上記正常駆動期間の間、上記Nの倍数番目フレーム期間とその以前フレーム期間の間、上記データ電圧の極性を同一に制御し、上記Nの倍数番目フレーム期間の以外の他のフレーム期間の間、上記データ電圧の極性を1フレーム期間単位で反転させる第2制御部とを備える。

0020

本発明の更にまた他の実施形態に係る液晶表示装置は、多数のデータラインと多数のゲートラインとが形成され、多数の液晶セルを有する液晶表示パネルと、極性制御信号に応答してデータ電圧の極性を反転させ、ソース出力イネーブル信号に応答して上記データ電圧を上記データラインに供給するデータ駆動回路と、上記ゲートラインにスキャンパルスを供給するゲート駆動回路と、上記データを分析して上記データがインターレースデータとスクロールデータのうち、どれか1つであるかを判断する映像分析回路と、上記ソース出力イネーブル信号を利用して上記駆動回を駆動するための電源が発生されるターン−オン時点からその以後の一定期間を含んだエージング期間の間、上記液晶セルのデータ充電量を高め、上記映像分析回路の制御下に上記エージング期間の以後の正常駆動期間の間、上記インターレースデータと上記スクロールデータのうち、どれか1つが入力される時、N(Nは、正の定数)の倍数番目フレーム期間で、上記液晶セルのデータ充電量を相対的に低める第1制御部と、上記極性制御信号を利用して上記映像分析回路の制御下に上記正常駆動期間の間、上記インターレースデータと上記スクロールデータのうち、どれか1つが入力される時、上記Nの倍数番目フレーム期間とその以前フレーム期間の間、上記液晶セルに供給されるデータの極性を同一に制御し、上記Nの倍数番目フレーム期間の以外の他のフレーム期間の間、上記液晶セルに供給されるデータの極性を1フレーム期間単位で反転させる第2制御部とを備える。

0021

本発明の実施形態に係る液晶表示装置の駆動方法は、データ電圧が供給される多数のデータラインとゲートパルスが供給される多数のゲートラインとが形成され、多数の液晶セルを有する液晶表示パネルを有する液晶表示装置の駆動方法であって、極性制御信号に応答してデータ電圧の極性を反転させるステップと、ソース出力イネーブル信号に応答して上記データラインに上記データ電圧を出力するステップと、上記ゲートパルスを上記ゲートラインに供給するステップと、N(Nは、正の定数)の倍数番目フレーム期間の以外の他のフレーム期間の間、上記極性制御信号を1フレーム期間単位で反転させ、上記Nの倍数番目フレーム期間とその以前フレーム期間の間、上記極性制御信号の位相を同一に制御すると共に、上記Nの倍数番目フレーム期間の間、上記ソース出力イネーブル信号のパルス幅を他のフレーム期間より長く制御するステップとを含む。

0022

本発明の他の実施形態に係る液晶表示装置の駆動方法は、データ電圧が供給される多数のデータラインとゲートパルスが供給される多数のゲートラインとが形成され、多数の液晶セルを有する液晶表示パネルを有する液晶表示装置の駆動方法であって、入力映像でインターレースデータとスクロールデータのうち、どれか1つを検出するステップと、極性制御信号に応答してデータ電圧の極性を反転させるステップと、ソース出力イネーブル信号に応答して、上記データラインに上記データ電圧を出力するステップと、上記ゲートパルスを上記ゲートラインに供給するステップと、上記インターレースデータと上記スクロールデータのうち、どれか1つが入力される時、N(Nは、正の定数)の倍数番目フレーム期間の以外の他のフレーム期間の間、上記極性制御信号を1フレーム期間単位で反転させ、上記Nの倍数番目フレーム期間とその以前フレーム期間の間、上記極性制御信号の位相を同一に制御すると共に、上記Nの倍数番目フレーム期間の間、上記ソース出力イネーブル信号のパルス幅を他のフレーム期間より長く制御するステップとを含む。

0023

本発明の更に他の実施形態に係る液晶表示装置の駆動方法は、多数のデータラインと多数のゲートラインとが形成され、多数の液晶セルを有する液晶表示パネルを有する液晶表示装置の駆動方法であって、極性制御信号に応答してデータ電圧の極性を反転させるステップと、ソース出力イネーブル信号に応答して上記データ電圧を上記データラインに供給するステップと、上記ゲートラインにゲートパルスを供給するステップと、上記ソース出力イネーブル信号を利用して電源が発生される時点からその以後の一定期間を含んだエージング期間の間、上記液晶セルのデータ充電量を高めて、上記エージング期間の以後の正常駆動期間の間、N(Nは、正の定数)の倍数番目フレーム期間で上記液晶セルのデータ充電量を相対的に低めるステップと、上記極性制御信号を利用して上記正常駆動期間の間、上記Nの倍数番目フレーム期間とその以前フレーム期間の間、上記データ電圧の極性を同一に制御し、上記Nの倍数番目フレーム期間の以外の他のフレーム期間の間、上記データ電圧の極性を1フレーム期間単位で反転させるステップとを含む。

0024

本発明の更にまた他の実施形態に係る液晶表示装置の駆動方法は、多数のデータラインと多数のゲートラインとが形成され、多数の液晶セルを有する液晶表示パネルを有する液晶表示装置の駆動方法であって、極性制御信号に応答してデータ電圧の極性を反転させるステップと、ソース出力イネーブル信号に応答して上記データ電圧を上記データラインに供給するステップと、上記ゲートラインにスキャンパルスを供給するステップと、上記データを分析して上記データがインターレースデータとスクロールデータのうち、どれか1つであるかを判断するステップと、上記ソース出力イネーブル信号を利用して、電源が発生される時点からその以後の一定期間を含んだエージング期間の間、上記液晶セルのデータ充電量を高めて、上記映像分析回路の制御下に上記エージング期間の以後の正常駆動期間の間、上記インターレースデータと上記スクロールデータのうち、どれか1つが入力される時、N(Nは、正の定数)の倍数番目フレーム期間で、上記液晶セルのデータ充電量を相対的に低くするステップと、上記極性制御信号を利用して上記正常駆動期間の間、上記インターレースデータと上記スクロールデータのうち、どれか1つが入力される時、上記Nの倍数番目フレーム期間とその以前フレーム期間の間、上記液晶セルに供給されるデータの極性を同一に制御し、上記Nの倍数番目フレーム期間の以外の他のフレーム期間の間、上記液晶セルに供給されるデータの極性を1フレーム期間単位で反転させるステップとを含む。

発明の効果

0025

本発明によると、直流化残像とフリッカーを予防することができるので、表示品質を高める効果が得られる。

図面の簡単な説明

0026

液晶表示装置の液晶セルを示す等価回路図である。
インターレースデータの一例を示す波形図である。
インターレースデータによる直流化残像を示す実験結果画面である。
スクロールデータによる直流化残像を示す実験結果画面である。
本発明の第1実施形態に係る液晶表示装置の駆動方法を説明するための図である。
図5に図示されたソース出力イネーブル信号を示す波形図である。
スクロールデータで直流化残像が表れない原理を説明するための図である。
Nの倍数番目フレーム期間で光が増加する実験結果を示す波形図である。
第2ソースイネーブル信号によりNの倍数番目フレーム期間で光が低くなる実験結果を示す波形図である。
インターレースデータで直流化残像が表れない原理を説明するための図である。
本発明の第1実施形態に係る液晶表示装置を示すブロック図である。
図11に図示されたデータ駆動回路を詳細に示すブロック図である。
図12に図示されたディジタルアナログ変換器を詳細に示す回路図である。
図11に図示されたPOL/SOEロジック回路を詳細に示すブロック図である。
図14に図示されたロジック部を詳細に示すブロック図である。
図15に図示されたPOL反転信号、第1及び第2極性制御信号を示す波形図である。
本発明の第2実施形態に係る液晶表示装置の駆動方法を説明するためのフローチャートである。
本発明の第2実施形態に係る液晶表示装置を示すブロック図である。
本発明の第3実施形態に係る液晶表示装置の駆動方法の制御手順を段階的に示すフローチャートである。
本発明の第3実施形態に係る液晶表示装置の駆動方法を説明するためのフレーム構成図である。
エージング期間の間、液晶セルの光波形を示す波形図である。
本発明の第4実施形態に係る液晶表示装置の駆動方法の制御手順を段階的に示すフローチャートである。
図14に図示されたPOL/SOEロジック回路の他の実施形態を詳細に示すブロック図である。
図23に図示された電源電圧とゲートスタートパルスを示す波形図である。
本発明の第5実施形態に係る液晶表示装置の駆動方法を説明するためのフローチャートである。
本発明の第6実施形態に係る液晶表示装置の駆動方法を示すフローチャートである。
本発明の第6実施形態に係る液晶表示装置を示すブロック図である。
図26に図示されたゲート駆動回路のシフトレジストを示すブロック図である。
Nの倍数番目フレーム期間で発生されるゲートタイミング信号とスキャンパルスを示す波形図である。
Nの倍数番目フレーム期間で発生されるゲートタイミング信号とスキャンパルスを示す波形図である。
Nの倍数番目フレーム期間の以外の他のフレーム期間で発生されるゲートタイミング信号とスキャンパルスを示す波形図である。
本発明の第7実施形態に係る液晶表示装置の駆動方法を説明するためのフローチャートである。
本発明の第7実施形態に係る液晶表示装置を示すブロック図である。
本発明の第8実施形態に係る液晶表示装置の駆動方法を段階的に説明するためのフローチャートである。
Nの倍数番目フレーム期間の以外の他のフレーム期間でデータ電圧とスキャンパルスの波形を示す波形図である。
本発明の第8実施形態に係る液晶表示装置の駆動方法において、Nの倍数番目フレーム期間の間、データ電圧とスキャンパルスの波形を示す波形図である。
図26及び図32に図示された第2ロジック回路を詳細に示すブロック図である。
本発明の第8実施形態に係る液晶表示装置の駆動方法において、Nの倍数番目フレーム期間の間、データタイミング制御信号ゲートタイミング制御信号を示す波形図である。
本発明の第9実施形態に係る液晶表示装置の駆動方法を説明するためのフローチャートである。
本発明の第10実施形態に係る液晶表示装置の駆動方法を示すフローチャートである。
本発明の第10実施形態に係る液晶表示装置を示すブロック図である。
図39Bに図示されたロジック回路を詳細に示すブロック図である。
本発明の第11実施形態に係る液晶表示装置の駆動方法を段階的に示すフローチャートである。
本発明の第11実施形態に係る液晶表示装置を示すブロック図である。
図41に図示されたPOL/SOEロジック回路を詳細に示すブロック図である。
図42に図示されたロジック部を詳細に示すブロック図である。
本発明の第12実施形態に係る液晶表示装置を示すブロック図である。
本発明の第12実施形態に係る液晶表示装置において、ゲートタイミング制御信号の変調方法の他の実施形態を示す波形図である。
本発明の第13実施形態に係る液晶表示装置の駆動方法を説明するためのフローチャートである。
本発明の第13実施形態に係る液晶表示装置を示すブロック図である。

実施例

0027

以下、図5乃至図47を参照しつつ本発明の好ましい実施形態を説明する。

0028

図5及び図6を参照すると、本発明の第1実施形態に係る液晶表示装置の駆動方法は、フレーム期間単位で液晶セル(Clc)に充電されるデータ電圧の極性を反転させる。そして、本発明の第1実施形態に係る液晶表示装置の駆動方法は、Nフレーム期間周期で、その以前フレーム期間と同一な極性のデータ電圧で液晶セル(Clc)を充電させる。

0029

‘N’は好ましくは8以上の定数である。これは‘N’を調節してインターレースデータとスクロールデータ全てで直流化残像を確認した実験結果、Nが8以上の定数である時、インターレースデータとスクロールデータ全てで直流化残像が表れないためである。

0030

また、本発明の第1実施形態に係る液晶表示装置の駆動方法は、第1乃至第N−1フレーム期間で第1ソース出力イネーブル信号(Source Output Enable:SOE)を第1パルス幅(W1)で発生させ、第Nフレーム期間で第2ソース出力イネーブル信号(FGDSOE)を第1パルス幅より広い第2パルス幅(W2)で発生させる。第1及び第2ソース出力イネーブル信号(SOE、FGDSOE)は、データ駆動回路の出力を指示するタイミング制御信号である。次に、本発明の第1実施形態に係る液晶表示装置の駆動方法は、第N+1乃至第2N−1フレーム期間で第1ソース出力イネーブル信号(SOE)を第1パルス幅(W1)で発生させ、第2Nフレーム期間で第2ソース出力イネーブル信号(FGDSOE)を第2パルス幅(W2)で発生させる。

0031

第1及び第2ソース出力イネーブル信号(SOE、FGDSOE)のハイ論理区間の間、データ駆動回路は共通電圧(Vcom)やチャージシェア電圧(Charge share voltage)を発生する。共通電圧(Vcom)は、正極性データ電圧と負極性データ電圧の中間電圧である。チャージシェア電圧は、ソース出力イネーブル信号(SOE)のハイ論理区間で正極性データ電圧が供給されるデータラインとそれに隣接するように配置され、負極性データ電圧が供給されるデータラインの短絡により正極性データ電圧と負極性データ電圧の平均値で発生される電圧である。第1及び第2ソース出力イネーブル信号(SOE、FGESOE)のロー論理区間の間、データ駆動回路は正極性データ電圧(+Vdata)または負極性データ電圧(−Vdata)を発生する。

0032

第1乃至第N−1フレーム期間、第N+1乃至第2N−1フレーム期間の間、第1ソース出力イネーブル信号(SOE)のハイ論理区間とゲートパルス(GP)は重畳されないとか、非常に短い時間の間重畳される。このために、第1乃至第N−1フレーム期間、第N+1乃至第2N−1フレーム期間の間、液晶セル(Clc)は、ゲートパルス(GP)によりTFTがターン−オンされる期間の間、正極性データ電圧(+Vdata)、または負極性データ電圧(−Vdata)を充電した後、TFTがターン−オフされた後、ストレージキャパシタ(Cst)によりデータ電圧(+Vdata、−Vdata)を維持する。

0033

第N及び第2Nフレーム期間の間、第2ソース出力イネーブル信号(FGDSOE)のハイ論理区間とゲートパルス(GP)は、相対的に長い時間の間重畳される。このために、第N及び第2Nフレーム期間の間、液晶セル(Clc)はゲートパルス(GP)によりTFTがターン−オンされる期間の間、共通電圧(Vcom)またはチャージシェア電圧を充電した後、データ電圧(+Vdata、−Vdata)を充電する。次に、液晶セル(Clc)は、TFTがターン−オフされた後、ストレージキャパシタ(Cst)によりデータ電圧(+Vdata、−Vdata)を維持する。

0034

全てのフレーム期間に同一階調のデータ電圧(+Vdata、−Vdata)を液晶セル(Clc)に供給すると仮定する時、第N及び第2Nフレーム期間の間、液晶セル(Clc)が第2ソース出力イネーブル信号(FGDSOE)とゲートパルス(GP)の重畳により共通電圧(Vcom)またはチャージシェア電圧を充電したデータ電圧(+Vdata、−Vdata)を充電するので、第N及び第2Nフレーム期間の間、液晶セルの充電量は、第1乃至第N−1フレーム期間、第N+1乃至第2N−1フレーム期間の充電量に比べて小さくなる。

0035

第1ソース出力イネーブル信号(SOE)の第1パルス幅(W1)を1とする時、第2ソース出力イネーブル信号(FGDSOE)の第2パルス幅(W2)はほぼ1.36〜1.71である。これは実験結果、インターレースデータとスクロールデータ全てで直流化残像とフリッカーが表れない第2パルス幅の最適値であるためである。この実験は、第1ソース出力イネーブル信号(SOE)の第1パルス幅(W1)を2.24μsにし、Nフレーム単位で以前フレームと同一な極性でデータ電圧を制御して液晶表示パネルを駆動しながら第2ソース出力イネーブル信号(FGDSOE)の第2パルス幅(W2)を調節して、インターレースデータとスクロールデータ全てで直流化残像とフリッカーを確認した実験である。この実験において、インターレースデータとスクロールデータ全てで直流化残像とフリッカーが表れない第2ソース出力イネーブル信号(FGDSOE)の第2パルス幅(W2)はほぼ3.04μs〜3.84μsに確認された。第2ソース出力イネーブル信号(FGDSOE)の第2パルス幅(W2)が3.04μsより狭ければ、第Nフレーム期間と第2Nフレーム期間で液晶セル(Clc)の充電量減少程度が小さいので、肉眼で画面でフリッカーが感じられ、第2ソース出力イネーブル信号(FGDSOE)の第2パルス幅(W2)が3.84μsより広ければ、第Nフレーム期間と第2Nフレーム期間で液晶セル(Clc)の充電量減少程度が大きいので、肉眼で画面の輝度低下とフリッカーが感じられた。

0036

結局、本発明の第1実施形態に係る液晶表示装置の駆動方法は、毎フレーム期間毎にデータ電圧の極性を反転させ、Nフレーム期間単位でその以前フレーム期間と同一な極性でデータ電圧を制御し、第Nフレーム期間と第2Nフレーム期間でソース出力イネーブル信号(SOE)のパルス幅を増加させて、液晶セル(Clc)の充電量を低める。

0037

図6において、“VClc(SOE)”と“VClc(FGDSOE)”は液晶セル(Clc)の電圧である。

0038

図7乃至図9は、スクロールデータが任意の液晶セル(Clc)に供給される時、直流化残像とフリッカー予防効果を説明するための図である。

0039

図7を参照すると、記号文字フレーム当たりピクセルの速度で移動させ、極性制御信号(Polarity:POL)を利用して8フレーム期間単位でその以前フレームと同一な極性でデータ電圧を制御すると、任意の液晶セル(Clc)は斜線を引いたフレーム期間で記号や文字のデータ電圧を充電し、その電圧が“++”→“‐‐”→“++”→“‐‐”に変わる。したがって、本発明は一定の速度で記号や文字が移動するスクロールデータで、液晶セル(Clc)に充電される電圧の極性が周期的に反転されることで、同一極性の電圧が累積されて表れる直流化残像を予防することができる。

0040

液晶表示パネルの上に配置されたフォトダイオード出力波形である光波形から見られるように、8フレーム期間周期で連続する2つのフレーム期間の間、同一な極性のデータ電圧が反復されるので、そのうち、第2フレーム期間で液晶セルに同一極性のデータ電圧が累積されて、その電圧が大きくなる。このような同一極性の累積電圧により、図7及び図8のように、8フレーム期間周期で表れ、液晶セルに同一極性のデータ電圧が連続して充電される2つのフレーム期間の中で、第2フレーム期間に液晶セル(Clc)の輝度が急激に増加してフリッカーとして見えることができる。このようなフリッカー現象を予防するために、本発明の実施形態に係る液晶表示装置の駆動方法は、第N及び第2Nフレーム期間で、第2ソース出力イネーブル信号(FGDSOE)を利用して液晶セル(Clc)の充電量を低下させて、図9のように輝度の急激な変化を防止する。

0041

図10は、インターレースデータが任意の液晶セル(Clc)に供給される時、直流化残像とフリッカー予防効果を説明するための図である。

0042

図10を参照すると、任意の液晶セル(Clc)にインターレースデータが供給されると、その液晶セル(Clc)には第N−1フレーム期間と第N+1フレーム期間のみに高いデータ電圧が供給され、第Nフレーム期間と第N+2フレーム期間に相対的に低いブラック電圧、あるいは平均電圧が供給される。その結果、第N−1フレーム期間に供給される正極性データ電圧と第N+1フレーム期間に供給される負極性データ電圧とが中和されて液晶セル(Clc)に偏向された極性の電圧が蓄積されない。したがって、本発明の実施形態に係る液晶表示装置は、インターレースデータが供給される時にも直流化残像とフリッカーが表れない。

0043

図11乃至図15は、本発明の第1実施形態に係る液晶表示装置を示す。

0044

図11を参照すると、本発明の第1実施形態に係る液晶表示装置は、液晶表示パネル100、タイミングコントローラ101、POL/SOEロジック回路102、データ駆動回路103、及びゲート駆動回路104を備える。

0045

液晶表示パネル100は、2枚のガラス基板の間に液晶分子が形成される。この液晶表示パネル100は、m個のデータライン(D1乃至Dm)とn個のゲートライン(G1乃至Gn)が交差構造によりマトリックス形態で配置されたm×n個の液晶セル(Clc)を含む。

0046

液晶表示パネル100の下部ガラス基板には、データライン(D1乃至Dm)、ゲートライン(G1乃至Gn)、TFT、TFTに接続された液晶セル(Clc)の画素電極1、及びストレージキャパシタ(Cst)などが形成される。液晶表示パネル100の上部ガラス基板の上にはブラックマトリックスカラーフィルター及び共通電極2が形成される。一方、共通電極2は、TN(Twisted Nematic)モードとVA(Vertical Alignment)モードのような垂直電界駆動方式で上部ガラス基板上に形成され、IPS(In Plane Switching)モードとFFS(Fringe Field Switching)モードのような水平電界駆動方式で画素電極1と共に下部ガラス基板上に形成される。共通電極2には正極性データ電圧と負極性データ電圧との間の共通電圧(Vcom)が供給される。液晶表示パネル100の上部ガラス基板と下部ガラス基板の上には光軸が直交する偏光板が付着され、液晶と接する内面に液晶のプレチルト角を設定するための配向膜が形成される。

0047

タイミングコントローラ101は、垂直/水平同期信号(Vsync、Hsync)、データイネーブル(Data Enable)、クロック信号(CLK)などのタイミング信号の入力を受けて、データ駆動回路103、ゲート駆動回路104、及びPOL/SOEロジック回路102の動作タイミングを制御するための制御信号を発生する。このような制御信号は、ゲートスタートパルス(Gate Start Pulse:GSP)、ゲートシフトクロック信号(Gate Shift Clock:GSC)、ゲート出力イネーブル信号(Gate Output Enable:GOE)、ソーススタートパルス(Source Start Pulse:SSP)、ソースサンプリングクロック(Source Sampling Clock:SSC)、ソース出力イネーブル信号(SOE)、及び第1極性制御信号(POL)を含む。ゲートスタートパルス(GSP)は、1つの画面が表示される1垂直期間中でスキャンが始まる開始水平ラインを指示する。ゲートシフトクロック信号(GSC)は、ゲート駆動回路内のシフトレジストに入力されて、ゲートスタートパルス(GSP)を順次にシフトさせるためのタイミング制御信号であって、TFTのオン(ON)期間に対応するパルス幅で発生される。ゲート出力信号(GOE)は、ゲート駆動回路104の出力を指示する。ソーススタートパルス(SSP)は、データ制御信号DDC)はデータが表示される1水平ラインで開始画素を指示する。ソースサンプリングクロック(SSC)は、ライジング(Rising)またはフォーリング(Falling)エッジに基準してデータ駆動回路103内でデータのラッチ動作を指示する。ソース出力イネーブル信号(Source Output Enable:SOE)は、データ駆動回路103の出力を指示する。第1極性制御信号(Polarity:POL)は、液晶表示パネル100の液晶セル(Clc)に供給されるデータ電圧の極性を指示する。第1極性制御信号(POL)は、1水平期間周期で論理が反転される1ドットインバージョンの極性制御信号や2水平期間周期で論理が反転される2ドットインバージョンの極性制御信号のうち、どれか1つの形態で発生される。このようなタイミングコントローラ101は、120Hzまたは60Hzフレーム周波数でタイミング制御信号を発生して、120Hzまたは60Hz基準に、POL/SOEロジック回路102、データ駆動回路103、及びゲート駆動回路104の動作タイミングを制御する。フレーム周波数は、垂直同期信号(Vsync)に対応する周波数秒当たり画面数を指示する。120Hzフレーム周波数は、1秒当たり120個の画面が液晶表示パネル100に表示されるようにし、60Hzフレーム周波数は、1秒当たり60個の画面が液晶表示パネル100に表示されるようにする。フリッカーは、液晶表示装置が120Hzフレーム周波数で駆動される時、60Hzフレーム周波数に比べて殆ど感じられない。

0048

POL/SOEロジック回路102は、ゲートスタートパルス(GSP)と第1極性制御信号(POL)の入力を受けて、残像とフリッカーを予防するためにNの倍数フレーム期間、即ち、第N及び第2Nフレーム期間で第2極性制御信号(FGDPOL)を発生し、第1極性制御信号(POL)と第2極性制御信号(FGDPOL、POL)のうち、どれか1つを選択的にデータ駆動回路103に供給する。第1極性制御信号(POL)は、図16のように、1水平期間または2水平期間単位で論理が反転され、また、フレーム期間毎にデータ電圧の極性を反転させるために、1フレーム期間単位で論理が反転される。第2極性制御信号(FGDPOL)は、図16のように、Nの倍数番目フレーム期間で以前フレーム期間と同一な極性パターンでデータ電圧の極性を制御するために、Nの倍数番目フレーム期間で以前フレーム期間と同一な位相で発生され、1水平期間または2水平期間単位で論理が反転される。また、POL/SOEロジック回路102は、第1ソース出力イネーブル信号(SOE)と第3クロック信号(CLK3)の入力を受けて、残像とフリッカーを予防するために、Nの倍数番目フレーム期間でパルス幅が広く調整された第2ソース出力イネーブル信号(FGDSOE)を発生し、第1ソース出力イネーブル信号(SOE)と第2ソース出力イネーブル信号(FGDSOE)のうち、どれか1つを選択的にデータ駆動回路103に供給する。第1ソース出力イネーブル信号(SOE)は、全てのフレーム期間で第1パルス幅(W1)で発生される。第2ソース出力イネーブル信号(FGDSOE)は、Nの倍数番目フレーム期間の間、第1パルス幅(W1)より広い第2パルス幅(W2)で発生され、Nの倍数番目フレーム期間の以外の他のフレーム期間で第1パルス幅(W1)で発生される。

0049

本発明の第1実施形態に係る液晶表示装置は、タイミングコントローラ101とPOL/SOEロジック回路102との間に接続されて、第3クロック信号(CLK)を発生するためのマルチプレクサをさらに備える。マルチプレクサは、タイミングコントローラ101の内部発振器から発生される第1クロック信号(CLK1)または外部発振器から供給される第2クロック信号(CLK2)を自身の制御端子に供給される制御信号に従って選択し、選択されたクロック信号(CLK1またはCLK2)を第3クロック信号(CLK3)としてPOL/SOEロジック回路102に供給する。このようなマルチプレクサの制御端子はオプションピンに接続される。オプションピンは、マルチプレクサの制御端子に接続され、製造業体により基底電圧源(GND)または電源電圧(Vcc)に選択的に接続されることができる。例えば、オプションピンが基底電圧源(GND)に接続されると、マルチプレクサは自身の制御端子に“0”の選択制御信号(SEL)が供給されて、第1クロック信号(CLK1)を第3クロック信号(CLK3)として出力し、オプションピンが電源電圧(Vcc)に接続されると、マルチプレクサは自身の制御端子に‘1’の選択制御信号(SEL)が供給されて、第2クロック信号(CLK2)を第3クロック信号(CLK3)として出力する。

0050

データ駆動回路103は、タイミングコントローラ101の制御下にデジタルビデオデータ(RGB)をラッチする。そして、データ駆動回路103は、ディジタルビデオデータを極性制御信号(POL/FGDPOL)に従ってアナログ正極性/負極性ガンマ補償電圧に変換して、正極性/負極性アナログデータ電圧を発生し、そのデータ電圧をデータライン(D1乃至Dm)に供給する。

0051

ゲート駆動回路104は、シフトレジスト、シフトレジストの出力信号を液晶セルのTFT駆動に適合したスイング幅に変換するためのレベルシフタ及びレベルシフタとゲートライン(G1乃至Gn)との間に接続される出力バッファを各々含む多数のゲートドライブ集積回路から構成される。このゲート駆動回路104は、ほぼ1水平期間のパルス幅を有するゲートパルスを順次に出力する。

0052

POL/SOEロジック回路102は、タイミングコントローラ101内に内蔵されることができる。

0053

本発明の第1実施形態に係る液晶表示装置は、タイミングコントローラ101にディジタルビデオデータ(RGB)とタイミング信号(Vsync、Hsync、DE、CLK)を供給するシステム105をさらに備える。

0054

システム105は、放送信号外部機器インターフェース回路、グラフィック処理回路ラインメモリ106などを含んで、放送信号や外部機器から入力される映像ソースからビデオデータを抽出し、そのビデオデータをデジタルに変換してタイミングコントローラ101に供給する。システム105から受信されるインターレース放送信号は、ラインメモリに格納された後に出力される。インターレース放送信号のビデオデータは、奇数フレーム期間に奇数ラインのみに存在し、偶数フレーム期間に偶数ラインのみに存在する。したがって、システム105は、インターレース放送信号を受信すると、ラインメモリ106に格納された有効データの平均値またはブラックデータ値で、奇数フレーム期間の偶数ラインデータ、そして偶数フレームの奇数ラインデータを発生する。このようなシステム105は、デジタルビデオデータと共にタイミング信号(Vsync、Hsync、DE、CLK)をタイミングコントローラ101に供給する。また、システム105は、タイミングコントローラ101、POL/SOEロジック回路102、データ駆動回路103、ゲート駆動回路104、液晶表示パネルの駆動電圧を発生する直流−直流変換器(DC-D Cconvertor)、バックライトユニット光源点灯のためのインバータなどの回路に電源を供給する。

0055

図12及び図13は、データ駆動回路103を詳細に示す回路図である。

0056

図12及び図13を参照すると、データ駆動回路103は、各々k(kは、mより小さな定数)個のデータライン(D1乃至Dk)を駆動する多数のソース集積回路(IntegratedCircuit:IC)を含む。ソース集積回路の各々は、シフトレジスト111、データレジスト112、第1ラッチ113、第2ラッチ114、デジタル/アナログ変換器(以下、“DAC”という)115、チャージシェア回路(Charge Share Circuit)116、及び出力回路117を含む。

0057

シフトレジスタ111は、タイミングコントローラ101からのソーススタートパルス(SSP)をソースサンプリングクロック(SSC)に従ってシフトさせてサンプリング信号を発生する。また、シフトレジスト111は、ソーススタートパルス(SSP)をシフトさせて、集積回路のシフトレジスト111へキャリー信号(CAR)を伝達することになる。データレジスト112は、タイミングコントローラ101により分離された奇数画素のデジタルビデオデータ(RGBodd)と偶数画素のデジタルビデオデータ(RGBeven)を一時格納し、格納されたデータ(RGBodd、RGBeven)を第1ラッチ113に供給する。第1ラッチ113は、シフトレジスト111から順次に入力されるサンプリング信号に応答して、データレジスト112からのデジタルビデオデータ(RGBeven、RGBodd)をサンプリングし、そのデータ(RGBeven、RGBodd)をラッチした後、そのデータを同時に出力する。第2ラッチ114は、第1ラッチ113から入力されるデータを同時にラッチした後、ソース出力イネーブル信号(SOE、FGDSOE)のロー論理期間の間、他の集積回路の第2ラッチ114と同時にディジタルビデオデータを出力する。DAC115は、図13のように、正極性ガンマ基準電圧GH)が供給されるP−デコーダ(PDEC)121、負極性ガンマ基準電圧(GL)が供給されるN−デコーダ(NDEC)122、極性制御信号(FGDPOL/POL)に応答して、P−デコーダ121の出力とN−デコーダ122の出力を選択するマルチプレクサ123を含む。P−デコーダ121は、第2ラッチ114から入力されるデジタルビデオデータをデコードして、そのデータの階調値に該当する正極性ガンマ補償電圧を出力し、N−デコーダ122は、第2ラッチ114から入力されるデジタルビデオデータをデコードして、そのデータの階調値に該当する負極性ガンマ補償電圧を出力する。マルチプレクサ123は、極性制御信号(FGDPOL/POL)に応答して、正極性のガンマ補償電圧と負極性のガンマ補償電圧を選択し、選択された正極性/負極性ガンマ補償電圧をアナログデータ電圧で出力する。チャージシェア回路116は、ソース出力イネーブル信号(SOE、FGDSOE)のハイ論理期間の間、隣り合うデータ出力チャネルを短絡(short)させて、隣り合うデータ電圧の平均値をチャージシェア電圧で出力したり、ソース出力イネーブル信号(SOE、FGDSOE)のハイ論理期間の間、データ出力チャネルに共通電圧(Vcom)を供給して、正極性データ電圧と負極性データ電圧の急激な変化を減らす。出力回路117は、バッファを含んでデータライン(D1乃至Dk)に供給されるアナログデータ電圧の信号減衰を最小化する。

0058

図14及び図15は、POL/SOEロジック回路102を詳細に示す回路図である。

0059

図14を参照すると、POL/SOEロジック回路102は、ロジック部131、及び第1及び第2マルチプレクサ132、133を備える。

0060

ロジック部131は、タイミングコントローラ101からゲートスタートパルス(GSP)、第1極性制御信号(POL)、第1ソース出力イネーブル信号(SOE)、及びクロック信号(CLK3)の入力を受けて、Nの倍数番目フレーム期間に第2極性制御信号(FGDPOL)を発生し、Nの倍数番目フレーム期間に第2ソース出力イネーブル信号(FGDSOE)を発生する。

0061

第1マルチプレクサ132は、自身の制御端子に印加される制御信号の論理値に従って、第1極性制御信号(POL)と第2極性制御信号(FGDPOL)のうち、どれか1つを選択する。

0062

第2マルチプレクサ133は、自身の制御端子に印加される制御信号の論理値に従って、第1ソース出力イネーブル信号(SOE)と第2ソース出力イネーブル信号(FGDSOE)のうち、どれか1つを選択する。

0063

第1及び第2マルチプレクサ132、133の制御端子は、オプションピンに接続される。オプションピンは、第1及び第2マルチプレクサ132、133の制御端子に接続され、製造業体により基底電圧源(GND)または電源電圧(Vcc)に選択的に接続されることができる。例えば、オプションピンが基底電圧源(GND)に接続されると、第1マルチプレクサ132は、自身の制御端子に“0”の選択制御信号(SEL2)が供給されて第2極性制御信号(FGDPOL)を出力し、第2マルチプレクサ133は、自身の制御端子に“0”の選択制御信号(SEL2)が供給されて、第2ソース出力イネーブル信号(FGDSOE)を出力する。オプションピンが電源電圧(Vcc)に接続されると、第1マルチプレクサ132は、自身の制御端子に“1”の選択制御信号(SEL2)が供給されて第1極性制御信号(POL)を出力し、第2マルチプレクサ133は自身の制御端子に“1”の選択制御信号(SEL2)が供給されて第1ソース出力イネーブル信号(SOE)を出力する。

0064

図15及び図16を参照すると、ロジック部131は、フレームカウンタ141、POL反転部142、排他的論理和ゲート(以下、“XOR”という)143、SOEタイミング分析部144、SOE調整部145、及び第3マルチプレクサ146を備える。

0065

フレームカウンタ141は、1フレーム期間の間に1回発生され、1フレーム期間の開始と同時に発生されるゲートスタートパルス(GSP)に応答して、液晶表示パネル100に表示される画像のフレーム数を指示するフレームカウント情報(Fcnt)を出力する。また、フレームカウンタ141は、Nの倍数番目フレーム期間を指示するNフレーム情報を発生する。

0066

POL反転部142は、フレームカウンタ141からのフレームカウント情報(Fcnt)の入力を受けて、そのフレームカウント情報(Fcnt)をNで残り演算して、その演算結果、残りが‘0’となる時点に論理を反転させた出力信号を発生する。この出力信号は、POL反転信号(POLinv)として図16のように、N−1個のフレーム期間の間、ハイ論理(または、ロー論理)を維持し、Nの倍数番目フレーム期間の開始時点にロー論理(または、ハイ論理)に反転される。したがって、POL反転部142から出力されるPOL反転信号(POLinv)は、Nの倍数番目フレーム期間毎にその開始時点を指示する。

0067

XOR143は、第1極性制御信号(POL)とPOL反転信号(POLinv)を排他的論理和演算して、図16のように、N−1の倍数フレーム期間とNフレーム期間で極性パターンが同一であり、その以外の残りフレーム期間でフレーム期間単位で極性パターンが反転される第2極性制御信号(FGDPOL)を発生する。

0068

SOEタイミング分析部144は、クロック信号(CLK3)単位で第1ソース出力イネーブル信号(SOE)を分析して、第1ソース出力イネーブル信号(SOE)のライジングエッジ(rising edge)、パルス幅、及びフォーリングエッジ(falling edge)を検出する。

0069

SOE調整部145は、SOEタイミング分析部144からのSOE情報(Check_SOE)を利用して、Nの倍数番目フレーム期間に第2パルス幅(W2)で第2ソース出力イネーブル信号(FGDSOE)を発生する。

0070

第3マルチプレクサ146は、フレームカウンタ141からのNフレーム情報に従ってNの倍数番目フレーム期間にSOE調整部145の出力を選択し、Nの倍数番目フレーム期間の以外の他のフレーム期間に第1ソース出力イネーブル信号(SOE)を選択して、第2ソース出力イネーブル信号(FGESOE)を発生する。

0071

図17は、本発明の第2実施形態に係る液晶表示装置の駆動方法を説明するためのフローチャートである。

0072

図17を参照すると、本発明の第2実施形態に係る液晶表示装置の駆動方法は、入力データを分析して、その入力データがインターレースデータまたはスクロールデータのように、直流化残像が表れることができるデータであるか否かを判断する(S1、S2)。

0073

ステップS2で、現在入力されるデータが直流化残像が表れることができるデータと判断されると、本発明の第2実施形態は現在フレームがNの倍数番目フレーム期間であるか否かを判断し、Nの倍数番目フレーム期間であれば、第2極性制御信号(FGDPOL)と第2ソース出力イネーブル信号(FGDSOE)を利用して、液晶表示パネルに表示されるデータ電圧の極性を制御する(S3、S4)。

0074

ステップS2で、現在入力されるデータが直流化残像が表れることができるデータでなければ、第1極性制御信号(POL)と第1ソース出力イネーブル信号(SOE)とを利用して、液晶表示パネルに表示されるデータ電圧の極性を制御する(S5)。

0075

図18は、本発明の第2実施形態に係る液晶表示装置を示す。

0076

図18を参照すると、本発明の第2実施形態に係る液晶表示装置は、システム105、液晶表示パネル100、映像分析回路161、タイミングコントローラ101、POL/SOEロジック回路162、データ駆動回路103、及びゲート駆動回路104を備える。この実施形態において、システム105、液晶表示パネル100、タイミングコントローラ101、データ駆動回路103、及びゲート駆動回路104は、前述した第1実施形態と実質的に同一であるので、同一な図面符号を与えて、それに対する詳細な説明を省略する。

0077

映像分析回路161は、現在入力される映像のデジタルビデオデータに対して直流化残像が発生可能なデータであるか否かを判断する。映像分析回路161は、1フレーム映像で隣り合うライン間のデータを比較して、そのライン間のデータが所定のしきい値以上に大きければ、現在入力されるデータをインターレースデータと判断する。また、映像分析回路161は、フレーム単位で各ピクセルのデータを比較して、表示映像で動く画像とその画像の移動速度を検出して、予め設定された速度で動き画像が移動すると、その動き画像が含まれたフレームデータをスクロールデータと判断する。このような映像分析の結果に、映像分析回路161は、インターレースデータ、及びスクロールデータを指示する選択信号(SEL3)を発生し、その選択信号(SEL3)を利用してPOL/SOEロジック回路162を制御する。

0078

POL/SOEロジック回路162は、映像分析回路161からの選択信号(SEL3)の第1論理値に応答して直流化残像が表れることができるデータが入力される時、Nの倍数フレーム期間に第2極性制御信号(FGDPOL)と第2ソース出力イネーブル信号(FGESOE)を発生する。そして、POL/SOEロジック回路162は、映像分析回路161からの選択信号(SEL3)の第2論理値に応答して、直流化残像が表れることができるデータが入力されない時、第1極性制御信号(POL)と第1ソース出力イネーブル信号(SOE)とを発生する。

0079

タイミングコントローラ101、映像分析回路161、及びPOL/SOEロジック回路162は、1チップ集積されることができる。

0080

図19及び図20は、本発明の第3実施形態に係る液晶表示装置の駆動方法を示す。

0081

図19及び図20を参照すると、本発明の第3実施形態に係る液晶表示装置の駆動方法は、電源が入力された直後のエージング期間の間、液晶セルの充電量を増加させ、1フレーム期間単位で液晶セルに充電されるデータ電圧の極性を反転させる。このために、本発明は、エージング期間の間、データ駆動回路に供給されるソース出力イネーブル信号(SOE)のパルス幅を図6のように狭く制御して、液晶セルのデータ充電量を高める(S191及びS192)。また、本発明は、エージング期間の間、データ駆動回路に供給される極性制御信号を図16のような第1極性制御信号(POL)で発生して、1フレーム期間単位でデータ電圧の極性を反転させる(S193)。

0082

エージング期間は、液晶セルの応答特性満足すべき水準に達していない期間であって、液晶表示装置に電源が供給された直後から3〜5分が経過した期間に定義される。このエージング期間は、表示パネル液晶特性に従って変わることができる。

0083

本発明の第3実施形態に係る液晶表示装置の駆動方法は、エージング期間後の正常駆動期間でNの倍数番目フレーム期間とその以前フレーム期間の間、液晶セルに充電されるデータ電圧の極性を同一に制御し、その他の残りフレーム期間の間、1フレーム期間単位で液晶セルに充電されるデータ電圧の極性を反転させる。また、本発明の第3実施形態に係る液晶表示装置の駆動方法は、正常駆動期間でNの倍数番目フレーム期間の間、液晶セルに充電されるデータ電圧の充電量を減少させる。このために、本発明はエージング期間後にNの倍数番目フレーム期間の以外の期間の間、パルス幅が相対的に狭いソース出力イネーブル信号(SOE)を利用して、液晶セルのデータ充電量を高め、Nの倍数番目フレーム期間の間、ソース出力イネーブル信号をパルス幅が相対的に広い第2ソース出力イネーブル信号(FGDSOE)に変換して液晶セルのデータ充電量を相対的に減らす(S194)。そして、本発明はエージング期間後に極性制御信号を図16のような第2極性制御信号(FGDPOL)に変換して、Nの倍数番目フレーム期間と、その以前フレーム期間の間、液晶セルに充電されるデータ電圧の極性を同一に制御し、その他の残りのフレーム期間の間、1フレーム期間単位で液晶セルに充電されるデータ電圧の極性を反転させる(S195)。

0084

エージング期間の間、第2極性制御信号(FGDSOE)を利用して、Nの倍数番目フレーム期間と、その以前フレーム期間の間、液晶セルに充電されるデータ電圧の極性を同一に制御し、その他の残りのフレーム期間の間、1フレーム期間単位で液晶セルに充電されるデータ電圧の極性を反転させながら液晶表示装置を駆動した実験結果、エージング期間の間、図21のように、液晶セルの光波形がアンダーシュート(Under shoot)を含んで輝度が格段に低くなった。このような現象は、エージング期間の間、液晶の応答特性が低いためである。したがって、本発明の第3実施形態に係る液晶表示装置の駆動方法は、エージング期間の間、データ電圧の極性をフレーム毎に反転させ、ソース出力イネーブル信号(SOE)のパルス幅を相対的に狭めて液晶セルのデータ充電量を増加させることによって、エージング期間の間、液晶セルの応答特性と輝度を高める。

0085

図22は、本発明の第4実施形態に係る液晶表示装置の駆動方法の制御手順を段階的に示すフローチャートである。

0086

図20及び22を参照すると、本発明の第4実施形態に係る液晶表示装置の駆動方法は、エージング期間の間、液晶セルの充電量を増加させ、Nの倍数番目フレーム期間とその以前フレーム期間の間、液晶セルに充電されるデータ電圧の極性を同一に制御し、その他の残りのフレーム期間の間、1フレーム期間単位で液晶セルに充電されるデータ電圧の極性を反転させる。このために、本発明は、エージング期間の間、データ駆動回路に供給されるソース出力イネーブル信号(SOE)のパルス幅を図6のように狭く制御して、液晶セルのデータ充電量を高める(S221及びS222)。また、本発明は、エージング期間の間、第2極性制御信号(FGDPOL)でデータ駆動回路から出力されるデータ電圧の極性を制御して、Nの倍数番目フレーム期間とその以前フレーム期間の間、液晶セルに充電されるデータ電圧の極性を同一に制御し、その他の残りのフレーム期間の間、1フレーム期間単位で液晶セルに充電されるデータ電圧の極性を反転させる(S223)。

0087

次に、本発明の第4実施形態に係る液晶表示装置の駆動方法は、エージング期間後に、Nの倍数番目フレーム期間とその以前フレーム期間の間、液晶セルに充電されるデータ電圧の極性を同一に制御し、その他の残りのフレーム期間の間、1フレーム期間単位で液晶セルに充電されるデータ電圧の極性を反転させ、Nの倍数番目フレーム期間の間、液晶セルに充電されるデータ電圧の充電量を減少させる。このために、本発明は、エージング期間後にNの倍数番目フレーム期間の以外の他のフレーム期間の間にパルス幅が狭くて、Nの倍数番目フレーム期間の間にパルス幅が広い第2ソース出力イネーブル信号(FGDSOE)で液晶セルのデータ充電量を減らす(S224)。そして、本発明は、エージング期間後に第2極性制御信号(FGDPOL)を利用して、Nの倍数番目フレーム期間とその以前フレーム期間の間、液晶セルに充電されるデータ電圧の極性を同一に制御し、その他の残りのフレーム期間の間、1フレーム期間単位で液晶セルに充電されるデータ電圧の極性を反転させる(S225)。

0088

本発明の第3及び第4実施形態に係る液晶表示装置の駆動方法は、図11に図示された液晶表示装置で具現される。但し、本発明の第3及び第4実施形態に係る液晶表示装置の駆動方法を具現するために、図11に図示された液晶表示装置でPOL/SOEロジック回路は、図23のようにエージング安定化回路234を備える。

0089

図23を参照すると、POL/SOEロジック回路102は、エージング期間後に、またはエージング期間からゲートスタートパルス(GSP)と第1極性制御信号(POL)の入力を受けて、図16のような第2極性制御信号(FGDPOL)を出力する。また、POL/SOEロジック回路102は、エージング期間後に第1ソース出力イネーブル信号(SOE)と第3クロック信号(CLK3)の入力を受けて、残像とフリッカーを予防するために、Nの倍数番目フレーム期間でパルス幅が広く調整された第2ソース出力イネーブル信号(FGDSOE)を出力し、Nの倍数番目フレーム期間の以外の他の期間でパルス幅が狭い第1ソース出力イネーブル信号(SOE)を出力する。

0090

POL/SOEロジック回路102は、製造業体の選択に従って決まる選択信号(SEL2)により、第1及び第2極性制御信号(FGDPOL)の中のどれか1つと、第1及び第2ソース出力イネーブル信号(SOE、FGDSOE)を選択的にデータ駆動回路103に供給することもできる。

0091

POL/SOEロジック回路102は、ロジック部231、第1及び第2マルチプレクサ232、233、及びエージング安定化回路234を備える。

0092

ロジック部231は、クロック信号(CLK3)、ゲートスタートパルス(GSP)、及び第1ソース出力イネーブル信号(SOE)を利用して、第2ソース出力イネーブル信号(FGDSOE)を発生し、第2極性制御信号(FGDPOL)を出力する。このロジック部231の詳細な回路構成は、図15の通りである。

0093

第1マルチプレクサ232は、エージング安定化回路234の制御下に、第1極性制御信号(POL)と第2極性制御信号(FGDPOL)のうち、どれか1つを選択する。

0094

第2マルチプレクサ233は、エージング安定化回路234の制御下に、第1ソース出力イネーブル信号(SOE)と第2ソース出力イネーブル信号(FGDSOE)のうち、どれか1つを選択する。

0095

使用者がシステム105または液晶表示装置の電源をターン−オンさせると、図24のように、システム105または液晶表示装置からリセット信号(Reset)が発生され、そのリセット信号(Reset)が発生される時点に電源電圧(Vcc)が発生される。エージング安定化回路234は、図24のように、電源電圧(Vcc)の供給期間をゲートスタートパルス(GSP)でカウントしてエージング期間を判断し、そのエージング期間の間、第2マルチプレクサ233をして第1ソース出力イネーブル信号(SOE)を出力するように第2マルチプレクサ233を制御する。そして、エージング安定化回路234は、エージング期間の間、第1マルチプレクサ231をして第1極性制御信号(POL)と第2極性制御信号(FGDPOL)のうち、どれか1つを出力するように第1マルチプレクサ132を制御する。

0096

図25は、本発明の第5実施形態に係る液晶表示装置の駆動方法を説明するためのフローチャートである。

0097

図25を参照すると、本発明の第5実施形態に係る液晶表示装置の駆動方法は、エージング期間の間、第1ソース出力イネーブル信号(SOE)を利用して、データ駆動回路を制御することによって、液晶セルのデータ充電量を高める。また、本発明は、エージング期間の間、第1極性制御信号(POL)を利用して、液晶セルに供給されるデータ電圧の極性を1フレーム期間単位で反転させるとか、第2極性制御信号(FGDPOL)を利用してNの倍数番目フレーム期間とその以前フレーム期間の間、液晶セルに充電されるデータ電圧の極性を同一に制御し、その他の残りのフレーム期間の間、1フレーム期間単位で液晶セルに充電されるデータ電圧の極性を反転させる(S251、S252)。

0098

本発明の第5実施形態に係る液晶表示装置の駆動方法は、エージング期間後に入力データを分析して、その入力データがインターレースデータまたはスクロールデータのように直流化残像が表れることができるデータであるか否かを判断する(S253、S254)。

0099

ステップS254で、本発明の第5実施形態に係る液晶表示装置の駆動方法は、現在入力されるデータが直流化残像が表れることができるデータと判断されると、現在フレーム期間がNの倍数番目フレーム期間であるか否かを判断し、現在フレーム期間がNの倍数番目フレーム期間であれば、第2極性制御信号(FGDPOL)を利用して液晶表示パネルに表示されるデータ電圧の極性を制御し、第2ソース出力イネーブル信号(FGDSOE)を利用して液晶セルのデータ充電量を低く制御する(S255、S256)。

0100

ステップS254で、現在入力されるデータが直流化残像が表れることができるデータでなければ、第1極性制御信号(POL)を利用して液晶表示パネルに表示されるデータ電圧の極性を制御し、第1ソース出力イネーブル信号(SOE)を利用して液晶セルのデータ充電量を高く制御する(S255)。

0101

本発明の第5実施形態に係る液晶表示装置の駆動方法は、図18に図示された液晶表示装置で具現される。但し、本発明の第5実施形態に係る液晶表示装置の駆動方法を具現するために、図18に図示された液晶表示装置において、POL/SOEロジック回路は、図23のようにエージング安定化回路234を備える。

0102

図18及び図25を参照すると、POL/SOEロジック回路162は、図23及び図24のように、電源電圧(Vcc)の供給期間をカウントしてエージング期間を判断し、エージング期間の間、第1及び第2極性制御信号(POL、FGDPOL)のうち、どれか1つを発生し、また、エージング期間の間、第1ソース出力イネーブル信号を出力する。POL/SOEロジック回路162は、エージング期間後に映像分析回路161からの選択信号(SEL3)の第1論理値に応答して、直流化残像が表れることができるデータが入力される時、第2極性制御信号(FGDPOL)と第2ソース出力イネーブル信号(FGESOE)とを出力する。一方、POL/SOEロジック回路162は、エージング期間後に映像分析回路161からの選択信号(SEL3)の第2論理値に応答して、直流化残像が表れることができるデータが入力されないと、第1極性制御信号(POL)と第1ソース出力イネーブル信号(SOE)を発生する。

0103

前述したように、本発明の実施形態に係る液晶表示装置及びその駆動方法は、Nの倍数番目フレーム期間に、その以前フレーム期間と同一な極性パターンでデータ電圧の極性を制御して直流化残像を予防することができ、Nの倍数フレーム期間の間、ソース出力イネーブル信号のパルス幅を広めて液晶セルの充電量を低下させることによって、Nの倍数番目フレーム期間でフリッカーを低める。延いては、本発明の実施形態に係る液晶表示装置及びその駆動方法は、エージング期間の間、液晶セルのデータ電圧充電量を高めて、エージング期間の間、液晶セルの輝度の低下を最小化することができる。

0104

図26Aを参照すると、本発明の第6実施形態に係る液晶表示装置の駆動方法は、デジタルビデオデータと共に入力されるタイミング信号をカウントして、フレーム期間をカウントする(S261)。そして、本発明の第6実施形態に係る液晶表示装置の駆動方法は、フレーム極性を1フレーム期間単位で反転させて、1フレーム期間単位で液晶セル(Clc)に充電されるデータ電圧の極性を反転させ(S262、S263)、Nの倍数番目フレーム期間のフレーム極性をその以前フレーム期間のフレーム極性に維持させる(S262及びS264)。

0105

フレーム極性とは、1フレーム期間内で極性制御信号(Polarity:POL)により決まる液晶セルに充電されるデータ電圧の極性を意味する。極性制御信号(POL)はタイミングコントローラで発生される。本発明は、後述する第2極性制御信号(FGDPOL)を生成して、Nの倍数番目フレーム期間とその以前フレーム期間で液晶セルに供給されるデータ電圧の極性を同一に制御し、その以外の他のフレーム期間で液晶セルに供給されるデータ電圧の極性を1フレーム期間毎に反転させる。第2極性制御信号(FGDPOL)は、Nの倍数番目フレーム期間とその以前フレーム期間で同位相に発生され、その以外の他のフレーム期間の間、1フレーム期間単位で反転される。また、第2極性制御信号(FGDPOL)は、1フレーム期間内で1水平期間または2水平期間単位で論理が反転される。したがって、Nの倍数番目フレーム期間の以前のフレーム期間の間、液晶セルに充電されるデータ電圧は、1フレーム期間単位で極性が反転され(S262、S263)、Nの倍数番目フレーム期間とその以前フレーム期間の間、液晶セルに充電されるデータ電圧の極性は同一に制御される(S262、S264)。

0106

本発明の第6実施形態に係る液晶表示装置の駆動方法は、Nの倍数番目フレーム期間の以外の他のフレーム期間の間、液晶セルの充電量を低下させない(S265)。

0107

これに比べて、2つのフレーム期間の間、同一極性のデータ充電によりNの倍数番目フレーム期間の間、液晶セルの過充電補償するために、本発明の第6実施形態に係る液晶表示装置の駆動方法は、Nの倍数番目フレーム期間の間、他の極性の電圧を液晶セルに一時的に供給して液晶セルの充電量を低下させる(S266)。Nの倍数番目フレーム期間の間、液晶セルの充電量を低下させるために、本発明はゲート駆動回路の動作タイミングを制御するためのゲートタイミング制御信号をNの倍数番目フレーム期間の間、異なるように制御して、ゲート駆動回路から順次に発生されるスキャンパルスを1ゲートライン当たり2つずつ連続して発生させ、隣り合うゲートラインに供給されるスキャンパルスの一部を重畳させる。

0108

図26Bは、本発明の第6実施形態に係る液晶表示装置を示す。

0109

図26を参照すると、本発明の第6実施形態に係る液晶表示装置は、ラインメモリを含んだシステム265、液晶表示パネル100、タイミングコントローラ261、第1ロジック回路262、データ駆動回路263、ゲート駆動回路264、及び第2ロジック回路267を備える。システム265、液晶表示パネル100、及びタイミングコントローラ261などは、前述した実施形態と実質的に同一であるので、これらの構成要素に対する詳細な説明を省略する。

0110

第1ロジック回路262は、ゲートスタートパルス(GSP)と第1極性制御信号(POL)の入力を受けて、残像とフリッカーを予防するためにNの倍数番目フレーム期間の以前のN−1個のフレーム期間で1フレーム期間毎に極性が反転されてNの倍数番目フレーム期間とその以前フレーム期間で極性が同一な第2極性制御信号(FGDPOL)を発生する。第1ロジック回路262は、第1極性制御信号(POL)と第2極性制御信号(FGDPOL)のうち、どれか1つを選択的にデータ駆動回路263に供給することができる。第1極性制御信号(POL)は、図16のように、1水平期間または2水平期間単位で論理が反転され、また、1フレーム期間毎にデータ電圧の極性を反転させるために、1フレーム期間単位で論理が反転される。第2極性制御信号(FGDPOL)は、図16のように、Nの倍数番目フレーム期間で以前フレーム期間と同一な極性パターンでデータ電圧の極性を制御するために、Nの倍数番目フレーム期間の以前のフレーム期間の間、第1極性制御信号(POL)と同一な位相に発生され、Nの倍数番目フレーム期間の間、第1極性制御信号(POL)の逆位相に発生される。この第1ロジック回路262は、選択的に第1極性制御信号(POL)を出力することもできる。

0111

第2ロジック回路267は、Nの倍数番目フレーム期間の間、1水平ライン当たり2つのスキャンパルスが供給され、そのスキャンパルスで、先立った第1スキャンパルスが以前のゲートラインに供給される第2スキャンパルスと重畳されるようにゲートタイミング信号を変調する。ゲートタイミング信号の変調方法は、Nの倍数番目フレーム期間で最初に発生されるゲートシフトクロック(GSC)の前にプリGSPクロック(PreGSC)を発生し、Nの倍数番目フレーム期間で最初に発生されるゲート出力イネーブル信号(GOE)の前にプリGOEクロック(PreGOE)を発生する方法と、Nの倍数番目フレーム期間でゲートスタートパルス(GSP)のパルス幅を増加させる方法とに分けられる。後者のゲートタイミング制御信号変調方法において、タイミングコントローラ261は、データ駆動回路263に供給されるデジタルビデオデータ(RGB)を遅延させて、第1ゲートライン(G1)に供給される第1及び第2スキャンパルスの中で、第2スキャンパルスに第1データを同期させなければならない。

0112

第1及び第2ロジック回路262、267は、タイミングコントローラ261内に内蔵されることができる。

0113

データ駆動回路263は、タイミングコントローラ261の制御下にデジタルビデオデータ(RGBodd、RGBeven)をラッチする。そして、データ駆動回路263は、デジタルビデオデータ(RGBodd、RGBeven)を第2極性制御信号(FGDPOL)に従ってアナログ正極性/負極性ガンマ補償電圧に変換して、正極性/負極性アナログデータ電圧を発生し、そのデータ電圧をデータライン(D1乃至Dm)に供給する。

0114

ゲート駆動回路264は、シフトレジスト、シフトレジストの出力信号を液晶セルのTFT駆動に適合したスイング幅に変換するためのレベルシフタ及びレベルシフタとゲートライン(G1乃至Gn)との間に接続される出力バッファを各々含む多数のゲートドライブ集積回路で構成される。このゲート駆動回路264は、ゲートタイミング制御信号に応答して一対のスキャンパルスをゲートラインに順次に供給する。ここで、一対のスキャンパルスは、連続して発生される第1及び第2スキャンパルスを含み、その中で、第1スキャンパルスは、以前のゲートラインに供給された第2スキャンパルスと少なくとも一部が重畳される。

0115

図27は、ゲート駆動回路264のシフトレジストを示す。

0116

ゲート駆動回路264のシフトレジストは、ゲートシフトクロック(GSC)が共通に供給され、従属的に接続された多数のステージ(ST1乃至STm)を備える。ゲートスタートパルス(GSP)は、スキャンパルスを最も先に発生する第1ステージ(ST1)に入力される。第1ステージ(ST1)は、ゲートスタートパルスがハイ論理電圧を維持する時、ゲートシフトクロック(GSC)に応答してスキャンパルスを発生する。第2乃至第mステージ(ST1)は、以前ステージの出力をスタートパルスとして入力を受け、ゲートシフトクロック(GSC)に応答して、以前ステージの出力を順次にシフトさせて自身の出力端子を通じてスキャンパルスを出力する。

0117

前述したように、本発明は第2ロジック回路267を利用してゲートタイミング制御信号を変調して、シフトレジストの各ステージから第1及び第2スキャンパルスを連続して出力させる。そして、本発明は以前ステージから出力された第2スキャンパルス(SP2)とその次のステージから出力された第1スキャンパルス(SP1)とを重畳させて、Nの倍数番目フレームの間、液晶セルの充電量の低下を誘導する。

0118

図28は、Nの倍数番目フレーム期間の間に発生されるゲートタイミング制御信号の第1実施形態とデータ電圧波形を示す。図28において、“Source output”はデータ駆動回路263から出力されたデータ電圧波形である。データ電圧は、極性制御信号により1水平期間単位で極性が反転される。

0119

図27及び図28を参照すると、Nの倍数番目フレーム期間の間、第2ロジック回路267は、ゲートタイミング制御信号を変調する。

0120

変調されたゲートタイミング制御信号は、第1ゲートシフトクロック(GSC1)の前で発生されたプリゲートシフトクロック(PreGSC)と、第1ゲート出力イネーブル信号(GOE1)の前で発生されたプリゲート出力イネーブル信号(PreGOE)を含む。

0121

プリゲートシフトクロック(PreGSC)は、ゲートスタートパルス(GSP)と殆ど同時に発生される。第1ゲートシフトクロック(GSC1)は、ゲートスタートパルス(GSP)がハイ論理電圧を維持する間、プリゲートシフトクロック(PreGSC)のフォーリングエッジから所定時間後に発生される。したがって、ゲートスタートパルス(GSP)内にプリゲートシフトクロック(PreGSC)と第1ゲートシフトクロック(GSC1)とが重畳される。プリゲート出力イネーブル信号(PreGOE)は、プリゲートシフトクロック(PreGSC)のライジングエッジに重畳され、第1ゲート出力イネーブル信号(GOE1)は、プリゲートシフトクロックのフォーリングエッジと第1ゲートシフトクロック(GSC1)のライジングエッジに重畳される。

0122

ゲート駆動回路264のシフトレジストにおいて、第1ステージ(ST1)は、プリゲートシフトクロック(PreGSC)に応答して、プリゲート出力イネーブル(PreGOE)のフォーリングエッジと第1ゲート出力イネーブル(GOE1)のライジングエッジとの間でプリスキャンパルス(PreSP)を発生する。このプリスキャンパルス(PreSP)に応答して、第1ゲートライン(G1)に接続されたTFTがターン−オンされるが、この際、データ電圧が出力されないので、第1画素行の液晶セルはデータ電圧を充電しない。

0123

次に、第1ゲートシフトクロック(GSC1)が発生される時、ゲートスタートパルス(GSP)がハイ論理電圧を維持しているので、第1ステージ(ST1)は、ゲートスタートパルス(GSP)をシフトさせて、第2スキャンパルス(SP2)を発生すると共に、第2ステージ(ST2)は、第1ステージ(ST1)から出力されたプリスキャンパルス(PreSP)をシフトさせて第1スキャンパルス(SP1)を発生する。この際、第1ゲートライン(G1)に第2スキャンパルス(SP2)が供給されて第1ゲートライン(G1)に接続されたTFTがターン−オンされるので、第1画素行の液晶セルは正極性(または、負極性)の第1データ電圧(Data1)を充電する。これと共に、第2ゲートライン(G2)に第1スキャンパルス(SP1)が供給されて第2ゲートライン(G2)に接続されたTFTがターン−オンされるので、第2画素行の液晶セルは正極性(または、負極性)の第1データ電圧(Data1)を充電する。

0124

次に、第2ゲートシフトクロック(GSC2)が発生される時、ゲートスタートパルス(GSP)がロー論理電圧に反転されているので、第1ステージ(ST1)の出力電圧低電位電源電圧(VSS)または基底電圧(GND)まで放電され、第2ステージ(ST2)は、第2ゲートシフトクロック(GSC2)に応答して第1ステージ(ST1)から出力された第2スキャンパルス(SP2)をシフトさせて第2スキャンパルス(SP2)を発生する。この期間の間、第3ステージ(ST3)は、第2ステージ(ST2)から出力された第2スキャンパルス(SP2)をシフトさせて第1スキャンパルス(SP1)を発生する。この際、第2ゲートライン(G2)に第2スキャンパルス(SP2)が供給されて第2ゲートライン(G2)に接続されたTFTがターン−オンされるので、第2画素行の液晶セルは負極性(または、正極性)の第2データ電圧(Data2)を充電する。これと共に、第3ゲートライン(G3)に第1スキャンパルス(SP1)が供給されて第3ゲートライン(G3)に接続されたTFTがターン−オンされるので、第3画素行の液晶セルは負極性(または、正極性)の第2データ電圧(Data2)を充電する。

0125

このような方法により、ゲート駆動回路264のシフトレジストは、Nの倍数番目フレーム期間の間、一対のスキャンパルス(SP1、SP2)を順次にシフトさせる。以前のゲートラインに供給された第2スキャンパルス(SP2)は、その次のゲートラインに供給された第1スキャンパルス(SP1)と重畳される。したがって、液晶セルは以前の画素行に充電された反対極性データ電圧を充電(pre-charging)した後、そのデータ電圧の極性と反対である、表示しようとするデータ電圧を充電する。以前の画素行に充電された反対極性データ電圧がその次の画素行に充電(pre-charge)される時間は120Hzをフレーム周波数と仮定する時、ほぼ



程度であり、この1ライン充電時間を除外した残りのフレーム期間の間、表示しようとするデータ電圧を維持する。したがって、Nの倍数番目フレーム期間の間、液晶セルは以前画素行の反対極性電圧を一時的に充電した直後に、それと反対極性のデータ電圧を充電するので、充電量が小さくなる。また、Nの倍数番目フレーム期間の間、液晶セルに充電されるデータ電圧は互いに異なる極性を有する2つの電圧を含むので、液晶セルに充電されるデータ電圧の周波数成分も高まる。

0126

図29は、Nの倍数番目フレーム期間の間に発生されるゲートタイミング制御信号とデータ電圧波形の他の例を示す波形図である。図14において、“Source output”はデータ駆動回路263から出力されたデータ電圧波形である。データ電圧は極性制御信号により1水平期間単位で極性が反転される。

0127

図27及び図29を参照すると、Nの倍数番目フレーム期間の間、第2ロジック回路267は、ゲートタイミング制御信号を変調する。変調されたゲートタイミング制御信号は、パルス幅が拡張されたゲートスタートパルス(WGSP)を含む。このゲートスタートパルス(WGSP)のパルス幅期間内で第1及び第2ゲートシフトクロック(GSC1、GSC2)が発生される。

0128

ゲート駆動回路264のシフトレジストにおいて、第1ステージ(ST1)は、第1ゲートシフトクロック(GSC1)に応答して、第1ゲート出力イネーブル(GOE1)のフォーリングエッジと第2ゲート出力イネーブル(GOE2)のライジングエッジとの間で第1スキャンパルス(SP1)を発生する。この第1スキャンパルス(SP1)に応答して、第1ゲートライン(G1)に接続されたTFTがターン−オンされるが、この際、データ電圧が出力されないので、第1画素行の液晶セルはデータ電圧を充電しない。

0129

次に、第2ゲートシフトクロック(GSC2)が発生される時、ゲートスタートパルス(GSP)がハイ論理電圧を維持しているので、第1ステージ(ST2)は、ゲートスタートパルス(GSP)をシフトさせて第2スキャンパルス(SP2)を発生すると共に、第2ステージ(ST2)は、第1ステージ(ST1)から出力された第1スキャンパルス(SP1)をシフトさせて第1スキャンパルス(SP1)を発生する。この際、第1ゲートライン(G1)に第2スキャンパルス(SP2)が供給されて、第1ゲートライン(G1)に接続されたTFTがターン−オンされるので、第1画素行の液晶セルは正極性(または、負極性)の第1データ電圧(Data1)を充電する。これと共に、第2ゲートライン(G2)に第1スキャンパルス(SP1)が供給されて、第2ゲートライン(G2)に接続されたTFTがターン−オンされるので、第2画素行の液晶セルは正極性(または、負極性)の第1データ電圧(Data1)を充電する。

0130

次に、第3ゲートシフトクロック(GSC3)が発生される時、ゲートスタートパルス(GSP)がロー論理電圧に反転されているので、第1ステージ(ST1)の出力電圧は低電位電源電圧(VSS)または基底電圧(GND)まで放電され、第2ステージ(ST2)は第3ゲートシフトクロック(GSC3)に応答して、第1ステージ(ST1)から出力された第2スキャンパルス(SP2)をシフトさせて第2スキャンパルス(SP2)を発生する。この期間の間、第3ステージ(ST3)は、第2ステージ(ST2)から出力された第2スキャンパルス(SP2)をシフトさせて、第1スキャンパルス(SP1)を発生する。この際、第2ゲートライン(G2)に第2スキャンパルス(SP2)が供給されて第2ゲートライン(G2)に接続されたTFTがターン−オンされるので、第2画素行の液晶セルは負極性(または、正極性)の第2データ電圧(Data2)を充電する。これと共に、第3ゲートライン(G3)に第1スキャンパルス(SP1)が供給されて第3ゲートライン(G3)に接続されたTFTがターン−オンされるので、第3画素行の液晶セルは負極性(または、正極性)の第2データ電圧(Data2)を充電する。

0131

このような方法により、ゲート駆動回路264のシフトレジストは、Nの倍数番目フレーム期間の間、一対のスキャンパルス(SP1、SP2)を順次にシフトさせる。以前ゲートラインに供給された第2スキャンパルス(SP2)は、その次のゲートラインに供給された第1スキャンパルス(SP1)と重畳される。したがって、液晶セルは以前の画素行に充電された反対極性データ電圧を充電した直後に、そのデータ電圧の極性と反対である、表示しようとするデータ電圧を充電する。以前の画素行に充電された反対極性データ電圧がその次の画素行に充電(pre-charge)される時間は、120Hzをフレーム周波数と仮定する時、ほぼ



程度であり、この1ライン充電時間を除外した残りのフレーム期間の間、表示しようとするデータ電圧を維持する。したがって、Nの倍数番目フレーム期間の間、液晶セルは以前の画素行に充電された反対極性電圧を一時的に充電した直後に、それと反対極性のデータ電圧を充電するので、充電量が少なくなる。また、Nの倍数番目フレーム期間の間、液晶セルに充電されるデータ電圧は互いに異なる極性を有する2つの電圧を含むので、液晶セルに充電されるデータ電圧の周波数成分も高まる。

0132

図29の実施形態において、第1データ電圧(Data1)は、第1ゲートライン(G1)に供給される第2スキャンパルス(SP2)に同期されなければならないので、タイミングコントローラ261は、第1データ電圧(Data1)に対応するデジタルビデオデータ(RGB)を図13の実施形態に比べて遅延供給しなければならない。

0133

図30は、本発明の第6実施形態に係る液晶表示装置の駆動方法において、Nの倍数番目フレーム期間の以外の他のフレーム期間の間に発生されるゲートタイミング制御信号とデータ電圧波形を示す波形図である。図30において、“Source output”はデータ駆動回路263から出力されたデータ電圧波形である。データ電圧は極性制御信号(POL)により1水平期間単位で極性が反転される。

0134

図27及び図30を参照すると、Nの倍数番目フレーム期間の以外の他のフレーム期間の間、第2ロジック回路267は、ゲートタイミング制御信号を変調せず、バイパス(bypass)する。ゲートスタートパルス(GSP)のパルス幅期間内で第1ゲートシフトクロック(GSC1)のみ発生される。

0135

ゲート駆動回路264のシフトレジストにおいて、第1ステージ(ST1)は、第1ゲートシフトクロック(GSC1)に応答して、第1ゲート出力イネーブル(GOE1)のフォーリングエッジと第2ゲート出力イネーブル(GOE2)のライジングエッジとの間でスキャンパルスを発生する。このスキャンパルス(SP)に応答して第1ゲートライン(G1)に接続されたTFTがターン−オンされるので、第1画素行の液晶セルは正極性(または、負極性)の第1データ電圧(Data1)を充電する。

0136

次に、第2ゲートシフトクロック(GSC2)が発生される時、ゲートスタートパルス(GSP)がロー論理電圧を維持しているので、第1ステージ(ST2)はスキャンパルスを発生せず、第2ステージ(ST2)は第1ステージ(ST1)から出力されたスキャンパルス(SP)をシフトさせる。この際、第2ゲートライン(G2)にスキャンパルス(SP)が供給されて、第2ゲートライン(G2)に接続されたTFTがターン−オンされるので、第2画素行の液晶セルは負極性(または、正極性)の第2データ電圧(Data2)を充電する。

0137

次に、第3ゲートシフトクロック(GSC3)に応答して、第3ステージ(ST3)は第2ステージ(ST2)から出力されたスキャンパルス(SP)をシフトさせる。この際、第3ゲートライン(G3)にスキャンパルス(SP)が供給されて、第3ゲートライン(G3)に接続されたTFTがターン−オンされるので、第3画素行の液晶セルは正極性(または、負極性)の第3データ電圧(Data3)を充電する。

0138

このような方法により、ゲート駆動回路264のシフトレジストは、Nの倍数番目フレーム期間の以外の他のフレーム期間の間、1つのスキャンパルス(SP)を順次にシフトさせる。したがって、液晶セルはスキャンパルスが発生される時、表示しようとするデータ電圧のみを充電するので、充電量が殆ど低下しない。

0139

図31は、本発明の第7実施形態に係る液晶表示装置の駆動方法を説明するためのフローチャートである。

0140

図31を参照すると、本発明の第2実施形態に係る液晶表示装置の駆動方法は、入力データを分析して、その入力データがインターレースデータまたはスクロールデータのように、直流化残像が表れることができるデータであるか否かを判断し、フレーム期間をカウントする(S311、S312)。本発明は、ラインメモリと比較器とを利用して2つのラインデータを繰り返して比較して、隣り合う2つのラインデータが所定のしきい値以上であれば、そのデータをインターレースデータと判断することができる。また、本発明はフレームメモリと比較器とを利用して、以前フレームイメージと現在フレームイメージとを比較して、現在フレームで一定の速度で動く部分を検出してスクロールデータを判断することができる。

0141

現在入力されるデータが直流化残像が表れず、現在フレーム期間がNの倍数番目フレーム期間でなければ、本発明は第1極性制御信号(POL)でデータ電圧の極性を制御し、ゲートタイミング制御信号を変調しない(S313、S314、S316)。したがって、現在入力されるデータが直流化残像が表れず、現在フレーム期間がNの倍数番目フレーム期間でなければ、液晶セルのデータ充電量は反対極性電圧の充電がないので殆ど低下しない。

0142

現在入力されるデータが直流化残像が表れることができるデータであり、現在フレーム期間がNの倍数番目フレーム期間と判断されると、本発明はNの倍数番目フレーム期間の間、第2極性制御信号(FGDPOL)でデータ電圧の極性を制御し、図13または図14のように、ゲートタイミング制御信号を変調する(S313、S315、S317)。したがって、現在入力されるデータが直流化残像が表れることができるデータであり、現在フレーム期間がNの倍数番目フレーム期間と判断されると、液晶セルのデータ充電量は反対極性電圧の充電により低下される。

0143

図32は、本発明の第7実施形態に係る液晶表示装置を示す。

0144

図32を参照すると、本発明の第7実施形態に係る液晶表示装置は、システム265、液晶表示パネル100、映像分析回路321、タイミングコントローラ261、第1ロジック回路322、第2ロジック回路323、データ駆動回路263、及びゲート駆動回路264を備える。この実施形態において、システム265、液晶表示パネル100、タイミングコントローラ261、データ駆動回路263、及びゲート駆動回路264は、前述した第6実施形態と実質的に同一であるので、同一な図面符号を与えてそれに対する詳細な説明を省略する。

0145

映像分析回路321は、現在入力される映像のデジタルビデオデータ(RGB)に対し、直流化残像が発生可能なデータであるか否かを判断する。映像分析回路321は、1フレーム映像で隣り合うラインの間のデータを比較して、そのラインの間のデータが所定のしきい値以上に大きければ、現在入力されるデータをインターレースデータと判断する。また、映像分析回路321はフレーム単位で各ピクセルのデータを比較して、表示映像で動く画像とその画像の移動速度を検出して、予め設定された速度で動き画像が移動すると、その動き画像が含まれたフレームデータをスクロールデータと判断する。

0146

このような映像分析の結果に、映像分析回路321は、インターレースデータ、スクロールデータなど、直流化残像が表れることができるデータであるか否かを指示する第2及び第3選択信号(SEL2)を発生する。

0147

第1ロジック回路322は、図19のように、第2選択信号(SEL2)の第1論理値に応答して、直流化残像が発生しないデータが入力される期間の間、第1極性制御信号(POL)をデータ駆動回路263に供給する。また、第1ロジック回路322は、第2選択信号(SEL2)の第2論理値に応答して、直流化残像が発生可能なデータが入力される期間の間、図19のような第2極性制御信号(FGDPOL)をデータ駆動回路263に供給する。

0148

第2ロジック回路323は、第3選択信号(SEL3)の第1論理値に応答して、直流化残像が発生しないデータが入力される期間の間、ゲートタイミング制御信号を変調せず、そのままゲート駆動回路264に供給する。一方、第2ロジック回路323は、第3選択信号(SEL32)に応答して直流化残像が発生可能なデータが入力されるNの倍数番目フレーム期間の間、図13または図14のように、ゲートタイミング制御信号を変調してゲート駆動回路264に供給する。

0149

タイミングコントローラ261、映像分析回路321、第1ロジック回路322、及び第2ロジック回路323は、1チップで集積されることができる。

0150

図33は、本発明の第8実施形態に係る液晶表示装置の駆動方法を段階的に説明するためのフローチャートである。

0151

図33を参照すると、本発明の第8実施形態に係る液晶表示装置の駆動方法は、デジタルビデオデータと共に入力されるタイミング信号をカウントしてフレーム期間をカウントする(S331)。そして、本発明の第3実施形態に係る液晶表示装置の駆動方法は、フレーム極性を1フレーム期間単位で反転させて、1フレーム期間単位で液晶セル(Clc)に充電されるデータ電圧の極性を反転させ(S332、S333)、Nの倍数番目フレーム期間のフレーム極性をその以前フレーム期間のフレーム極性と同一に制御する(S332及びS334)。フレーム極性とは、1フレーム期間内で極性制御信号(POL、FGDPOL)により決まる1画面の液晶セルの極性、即ち、1つの画面のデータ電圧極性である。したがって、第Nフレーム期間の以前のN−1個のフレーム期間の間、液晶セルに充電されるデータ電圧は1フレーム期間単位で極性が反転され(S332、S333)、第N−1フレーム期間と第Nフレーム期間の間、その液晶セルに充電されるデータ電圧はどの1つの極性に固定される(S332、S334)。同様に、第2Nフレーム期間の以前のN−1個のフレーム期間の間、液晶セルに充電されるデータ電圧は1フレーム期間単位で極性が反転され(S332、S333)、第2N−1フレーム期間と第2Nフレーム期間の間、その液晶セルに充電されるデータ電圧はどの1つの極性に供給される(S332、S334)。

0152

また、本発明の第8実施形態に係る液晶表示装置の駆動方法は、Nの倍数番目フレーム期間の以前のN−1個のフレーム期間の間、フレーム期間毎にデータ電圧とスキャンパルスの位相を同期させて、1水平期間の間、液晶セルに充電されるデータ電圧の極性をどれか1つに固定させる(S335)。これに比べて、Nの倍数番目フレーム期間において、データ電圧とスキャンパルスの位相がずれるように制御して、1水平期間の間、液晶セルに充電されるデータ電圧の極性を正極性(+)から負極性(−)に、または、負極性(−)から正極性(+)に制御する(S336)。結局、第Nフレーム期間の以前のN−1個のフレーム期間の間、各フレーム期間で1水平期間の間、液晶セルに充電されるデータ電圧の充電量に比べて、第Nフレーム期間で液晶セルに充電されるデータ電圧の充電量が低くなる。同様に、第2Nフレーム期間の以前のN−1個のフレーム期間の各フレーム期間で1水平期間の間、液晶セルに充電されるデータ電圧の充電量に比べて、第2Nフレーム期間で1水平期間の間、液晶セルに充電されるデータ電圧の充電量が低くなる。図33において、‘Vlc’はデータ電圧により充電される液晶セルの電圧を意味する。

0153

図34は、本発明の第8実施形態に係る液晶表示装置の駆動方法において、第Nフレーム期間の以前のN−1個のフレーム期間の間に発生されるデータ電圧とスキャンパルスの波形を示す。図34において、“SOURCE OUTPUT”はデータ駆動回路から出力されるデータ電圧(Vdata)の波形であり、1フレーム期間単位で極性が反転される。“GATE OUTPUT”はゲート駆動回路から出力されるスキャンパルス(SP)の波形であり、1スキャンパルスのパルス幅はほぼ1水平期間に該当する。図23のように、第Nフレーム期間の以前のN−1個のフレーム期間の間、各フレーム期間でデータ電圧(Vdata)の波形とスキャンパルス(SP)の波形は位相が同一である。したがって、第Nフレーム期間の以前の各フレーム期間で1水平期間の間、液晶セルの電圧(Vlc)は正極性または負極性にその極性が固定される。

0154

図35は、本発明の第8実施形態に係る液晶表示装置の駆動方法において、第Nフレーム期間、第2Nフレーム期間、第3Nフレーム期間など、Nの倍数番目フレーム期間に発生されるデータ電圧とスキャンパルスの波形を示す。図35において、“SOURCE OUTPUT”は、データ駆動回路から出力されるデータ電圧(Vdata)の波形であり、そのデータ電圧(Vdata)はNの倍数番目フレーム期間の以前のフレーム期間と同一な極性で発生される。“GATE OUTPUT”はゲート駆動回路から出力されるスキャンパルス(SP)の波形であり、1スキャンパルスのパルス幅はほぼ1水平期間に該当する。図34のように、Nの倍数番目フレーム期間の間、データ電圧(Vdata)とスキャンパルス(SP)の位相がずれるように制御される。したがって、Nの倍数番目フレーム期間で、1水平期間の間、液晶セルの電圧(Vlc)は正極性(+)から負極性(−)に変わるとか、負極性(−)から正極性(+)に変わる。図35において、“tlc”は液晶セルにデータ電圧(Vdata)が充電される1水平期間であり、以前ラインのデータ電圧を充電する第1期間(t1)、正極性データ電圧と負極性データ電圧との間のチャージシェア電圧または共通電圧(Vcom)が充電される第2期間(t2)、及び以前ラインのデータ電圧と極性が異なる、表示されるデータ電圧が充電される第3期間(t3)を含む。チャージシェア電圧(Charge share voltage)は、ソース出力イネーブル信号(SOE)のハイ論理区間で正極性データ電圧が供給されるデータラインと、それに隣接するように配置され、負極性データ電圧が供給されるデータラインの短絡(short)により正極性データ電圧と負極性データ電圧の平均値で発生される電圧である。

0155

“tlc”を100%とする時、第1期間(t1)は30%〜40%にならなければならず、第2期間(t2)は0%〜20%にならなければならない。そして、第3期間(t3)は40〜60%にならなければならない。このようなt1、t2及びt3は、直流化残像実験を行った結果、直流化残像が表れないながらも、Nの倍数番目フレーム期間で液晶セル電圧の充電量の低下を減らしてNの倍数番目フレーム期間で画質の低下を減らすことができる最適時間である。

0156

本発明の第8実施形態に係る液晶表示装置の駆動方法は、Nの倍数番目フレーム期間の以前のN−1個のフレーム期間でデータ電圧とスキャンパルスの位相を同期させるために、位相が同期される第1ゲートシフトクロック信号(Gate Shift Clock:GSC1)と第1ゲート出力イネーブル信号(Gate Output Enable:GOE1)でゲート駆動回路の出力を制御する。これに比べて、Nの倍数番目フレーム期間でデータ電圧とスキャンパルスの位相をずれるようにするために、本発明の第3実施形態に係る液晶表示装置の駆動方法は、Nの倍数番目フレーム期間の間、ゲートタイミング制御信号を変調して第2ゲートシフトクロック信号(GSC2)と第2ゲート出力イネーブル信号(GOE2)でゲート駆動回路の出力を制御する。第2ゲートシフトクロック信号(GSC2)は、第1ゲートシフトクロック信号(GSC1)に比べて早いタイミングに発生され、第2ゲート出力イネーブル信号(GOE2)は、第1ゲート出力イネーブル信号(GOE1)に比べて早いタイミングに発生される。

0157

本発明の第8実施形態に係る液晶表示装置は、図26のような駆動回路及びロジック回路を含む。本発明の第8実施形態に係る液晶表示装置の第2ロジック回路267は、ゲートスタートパルス(GSP)、第1ゲートシフトクロック信号(GSC1)、及び第1ゲート出力イネーブル信号(GOE1)を利用してNの倍数番目フレーム期間で液晶セルのデータ電圧充電量を低めるために、第1ゲートシフトクロック信号(GSC1)及び第1ゲート出力イネーブル信号(GOE1)より位相が早い第2ゲートシフトクロック信号(GSC2)及び第2ゲート出力イネーブル信号(GOE2)を発生する。

0158

本発明の第8実施形態に係る液晶表示装置の第2ロジック回路267は、図36のように、フレームカウンタ181、第1位相調整部182、第2位相調整部183、及び第1及び第2マルチプレクサ184、185を備える。

0159

フレームカウンタ181は、ゲートスタートパルス(GSP)をカウントしてNの倍数番目フレーム期間を指示するNフレーム情報(Ncnt)を発生する。

0160

第1位相調整部182は、第1ゲートシフトクロック信号(GSC1)の位相を早く調整して第2ゲートシフトクロック信号(GSC2)を発生する。第2位相調整部182は、第1ゲート出力イネーブル信号(GOE1)の位相を早く調整して第2ゲート出力イネーブル信号(GOE2)を発生する。

0161

第1マルチプレクサ184は、Nフレーム情報(Ncnt)に応答してNの倍数番目フレーム期間の以前のN−1個のフレーム期間の間、第1ゲートシフトクロック信号(GSC1)を出力し、Nの倍数番目フレーム期間の間、第2ゲートシフトクロック信号(GSC2)を出力する。第2マルチプレクサ185は、Nフレーム情報(Ncnt)に応答してNの倍数番目フレーム期間の以前のN−1個のフレーム期間の間、第1ゲート出力イネーブル信号(GOE1)を出力し、Nの倍数番目フレーム期間の間、第2ゲート出力イネーブル信号(GOE2)を出力する。

0162

入力映像の判断結果として発生する第3選択信号(SEL3)に従って、第1及び第2マルチプレクサ184、185は、ゲートシフトクロック信号(GSC1、GSC2)の中のどれか1つと、ゲート出力イネーブル信号(GOE1、GOE2)の中のどれか1つを選択することができる。

0163

図37は、本発明の第8実施形態に係る液晶表示装置の駆動方法において、Nの倍数番目フレーム期間の間、データタイミング制御信号とゲートタイミング制御信号を示す波形図である。

0164

図37を参照すると、Nの倍数番目フレーム期間の間、第2ロジック回路267は位相が早い第2ゲートシフトクロック信号(GSC2)と、位相が早い第2ゲート出力イネーブル信号(GOE2)を出力する。したがって、Nの倍数番目フレーム期間の間、スキャンパルス(SP)とデータ電圧(Vdata)の位相が変わることになる。液晶セルは、Nの倍数番目フレーム期間で1水平期間の間、以前ラインのデータ電圧を充電した後、それと反対極性を有する表示しようとするデータ電圧(Vdata)を充電する。その結果、液晶セルはNの倍数番目フレーム期間の間に充電量が減る。

0165

図38は、本発明の第9実施形態に係る液晶表示装置の駆動方法を説明するためのフローチャートである。

0166

図38を参照すると、本発明の第4実施形態に係る液晶表示装置の駆動方法は、入力データを分析して、その入力データがインターレースデータまたはスクロールデータのように、直流化残像が表れることができるデータであるか否かを判断し、フレーム期間をカウントする(S381、S382)。本発明は、ラインメモリと比較器とを利用して2つのラインデータを繰り返して比較して、隣り合う2つのラインデータが所定のしきい値以上であれば、そのデータをインターレースデータと判断することができる。また、本発明はフレームメモリと比較器とを利用して、以前フレームイメージと現在フレームイメージとを比較して、現在フレームで一定の速度で動く部分を検出してスクロールデータを判断することができる。

0167

現在入力されるデータは直流化残像が表れず、現在フレーム期間がNの倍数番目フレーム期間でなければ、本発明は1フレーム期間単位でフレーム極性を反転させ、1水平期間内に液晶セル電圧(Vlc)の極性をどれか1つに固定させる(S383、S384、S386)。

0168

現在入力されるデータは直流化残像が表れることができるデータであり、現在フレーム期間がNの倍数番目フレーム期間と判断されると、本発明はNの倍数番目フレーム期間のフレーム極性をその以前フレーム期間と同一に制御し、1水平期間内で液晶セル電圧(Vlc)の極性を反転させる(S383、S385、S387)。

0169

図32を参照すると、本発明の第9実施形態に係る液晶表示装置の映像分析回路321は、現在入力される映像のデジタルビデオデータ(RGB)に対して直流化残像が発生可能なデータであるか否かを判断する。映像分析回路321は、1フレーム映像で隣り合うラインの間のデータを比較して、そのラインの間のデータが所定のしきい値以上に大きければ、現在入力されるデータをインターレースデータと判断する。また、映像分析回路321は、フレーム単位で各ピクセルのデータを比較して表示映像で動く画像とその画像の移動速度を検出して、予め設定された速度で動き画像が移動すると、その動き画像が含まれたフレームデータをスクロールデータと判断する。このような映像分析の結果として、映像分析回路321は、インターレースデータ、スクロールデータなど、直流化残像が表れることができるデータを指示する第2及び第3選択信号(SEL2、SEL3)を発生し、その選択信号(SEL2、SEL3)を利用して第1及び第2ロジック回路(202、203)を制御する。

0170

第2ロジック回路323は、第3選択信号(SEL32)に応答して直流化残像が発生しないデータが入力される期間の間、第1ゲートシフトクロック信号(GSC1)と第1ゲート出力イネーブル信号(GOE1)をゲート駆動回路264に供給する。また、第2ロジック回路323は、第3選択信号(SEL32)に応答して直流化残像が発生可能なデータが入力される期間の間、第2ゲートシフトクロック信号(GSC2)と第2ゲート出力イネーブル信号(GOE2)をゲート駆動回路264に供給する。

0171

前述したように、本発明の第7乃至第9実施形態に係る液晶表示装置及びその駆動方法は、Nの倍数番目フレーム期間にその以前フレーム期間と同一な極性パターンでデータ電圧の極性を制御し、Nの倍数番目フレーム期間の間、液晶セルの充電量を低下させるために、ゲートタイミング制御信号を変調する。したがって、本発明は直流化残像を防止することができ、Nの倍数番目フレーム期間の間、液晶セルの充電量を低めてフリッカーを防止することができる。

0172

図39Aを参照すると、本発明の第10実施形態に係る液晶表示装置の駆動方法は、デジタルビデオデータと共に入力されるタイミング信号をカウントして、フレーム期間をカウントする(S391)。そして、本発明の第10実施形態に係る液晶表示装置の駆動方法は、フレーム極性を1フレーム期間単位で反転させて、1フレーム期間単位で液晶セル(Clc)に充電されるデータ電圧の極性を反転させ、かつNの倍数番目フレーム期間のフレーム極性をその以前フレーム期間のフレーム極性に維持させる。

0173

本発明の第10実施形態に係る液晶表示装置の駆動方法は、第2極性制御信号(FGDPOL)を生成して、Nの倍数番目フレーム期間とその以前フレームで液晶セルに供給されるデータ電圧の極性を同一に制御し、その以外の他のフレーム期間で液晶セルに供給されるデータ電圧の極性を1フレーム期間毎に反転させる。第2極性制御信号(FGDPOL)は、Nの倍数番目フレーム期間とその以前フレーム期間で同位相で発生され、その以外の他のフレーム期間の間、1フレーム期間単位で逆位相で発生される。また、第2極性制御信号(FGDPOL)は、1フレーム期間内で1水平期間または2水平期間単位で論理が反転される。

0174

したがって、Nの倍数番目フレーム期間の以前のN−1個のフレーム期間の間、液晶セルに充電されるデータ電圧は、1フレーム期間単位で極性が反転され(S392、S393)、Nの倍数番目フレーム期間とその以前フレーム期間の間、液晶セルに充電されるデータ電圧の極性は同一に制御される(S392、S394)。

0175

本発明の第10実施形態に係る液晶表示装置の駆動方法は、Nの倍数番目フレーム期間の以外の他のフレーム期間の間、液晶セルの充電量を低下させない(S395)。これに比べて、2つのフレーム期間の間、同一極性のデータ充電によりNの倍数番目フレーム期間の間、液晶セルの過充電を補償するために、本発明の第10実施形態に係る液晶表示装置の駆動方法は、Nの倍数番目フレーム期間の間、データ電圧を下り変調して液晶セルの充電量を低下させる(S396)。

0176

図39Bは、本発明の第10実施形態に係る液晶表示装置を示す。

0177

図39Bを参照すると、本発明の第10実施形態に係る液晶表示装置は、ラインメモリ396を含んだシステム395、液晶表示パネル100、タイミングコントローラ391、ロジック回路392、データ駆動回路393、及びゲート駆動回路394を備える。システム395、液晶表示パネル100、タイミングコントローラ391、データ駆動回路393、及びゲート駆動回路394は、前述した実施形態と実質的に同一であるので、これに対する詳細な説明を省略する。

0178

ロジック回路392は、ゲートスタートパルス(GSP)と極性制御信号(POL)の入力を受けて、残像とフリッカーを予防するために、Nの倍数番目フレーム期間の以前のN−1個のフレーム期間で1フレーム期間毎に極性が反転され、Nの倍数番目フレーム期間とその以前フレーム期間で同一な位相を有する第2極性制御信号(FGDPOL)を発生する。このロジック回路392は、第1極性制御信号(POL)と第2極性制御信号(FGDPOL)のうち、どれか1つを選択的にデータ駆動回路393に供給することができる。第1極性制御信号(POL)は、図16のように、1水平期間または2水平期間単位で論理が反転され、また、1フレーム期間毎にデータ電圧の極性を反転させるために1フレーム期間単位で位相が反転される。第2極性制御信号(FGDPOL)は、図16のように、Nの倍数番目フレーム期間で以前フレーム期間と同一な極性パターンでデータ電圧の極性を制御するために、Nの倍数番目フレーム期間の以前のフレーム期間の間、第1極性制御信号(POL)と同一な位相で発生され、Nの倍数番目フレーム期間の間、第1極性制御信号(POL)の逆位相で発生される。また、ロジック回路392は、Nの倍数番目フレーム期間でデータ(RGBodd1、RGBeven1)を下り変調する。例えば、ロジック回路392は、Nの倍数番目フレーム期間に入力されるデータの階調値‘191’を下り変調させて‘127’に変換させる。

0179

タイミングコントローラ391とロジック回路392は、1チップ(One Chip)で集積されることができる。

0180

図40は、図39Bに図示されたロジック回路392を詳細に示す回路図である。

0181

図40を参照すると、ロジック回路392は、フレームカウンタ401、POL反転部402、XORゲート403、マルチプレクサ404、及びデータ変調器405を備える。

0182

フレームカウンタ401は、1フレーム期間の間に1回発生され、1フレーム期間の開始と同時に発生されるゲートスタートパルス(GSP)をカウントして、フレーム数を指示するフレームカウント情報(Fcnt)を発生する。

0183

POL反転部402は、フレームカウンタ401からのフレームカウント情報(Fcnt)の入力を受けて、そのフレームカウント情報(Fcnt)をNで残り演算して、その演算結果、残りが‘0’となる時点に論理を反転させて出力信号を発生する。この出力信号は、POL反転信号(POLinv)であって、図16のように、Nの倍数番目フレーム期間の以前のN−1個のフレーム期間の間、ロー論理(または、ハイ論理)を維持し、Nの倍数番目フレーム期間の開始時点にハイ論理(または、ロー論理)に反転される。したがって、POL反転部402から出力されるPOL反転信号(POLinv)は、Nの倍数番目フレーム期間毎に論理が反転されてNの倍数番目フレーム期間の開始時点を指示する。

0184

XORゲート403は、第1極性制御信号(POL)とPOL反転信号(POLinv)を排他的論理和演算して、図16のような第2極性制御信号(FGDPOL)を発生する。第2極性制御信号(FGDPOL)の極性パターンは、図16のように、N−1の倍数番目フレーム期間でその以前フレーム期間と同一であり、その以外の残りのフレーム期間の間に1フレーム期間単位で反転される。

0185

マルチプレクサ404は、第1選択信号(SEL1)の制御下に、第1極性制御信号(POL)と第2極性制御信号(FGDPOL)のうち、どれか1つを選択する。第1選択信号(SEL1)は、マルチプレクサ404の制御端子に接続されたオプションピンにより決まることができる。オプションピンは、製造業体により基底電圧源(GND)または電源電圧(Vcc)に選択的に接続されることができる。例えば、オプションピンが基底電圧源(GND)に接続されると、マルチプレクサ404は自身の制御端子に“0”の第1選択信号(SEL1)が供給されて第2極性制御信号(FGDPOL)を出力し、オプションピンが電源電圧(Vcc)に接続されると、マルチプレクサ404は自身の制御端子に“1”の第1選択信号(SEL1)が供給されて第1極性制御信号(POL)を出力する。本発明の第10乃至第12実施形態に係る液晶表示装置は、マルチプレクサ404の制御端子には第1選択信号(SEL1)を基底電圧源(GND)に接続させて、マルチプレクサ404をして第2極性制御信号(FGDPOL)を出力するようにマルチプレクサ404を制御する。マルチプレクサ404は、後述する本発明の第13実施形態で、入力映像の判断結果として発生する第4選択信号(SEL4)に従って第1及び第2極性制御信号(POL、FGDPOL)のうち、どれか1つを選択することができる。

0186

データ変調器405は、フレームカウンタ401からのフレームカウント情報(Fcnt)の入力を受けて、そのフレームカウント情報(Fcnt)をNで残り演算して、その演算結果、残りが‘0’となる時点、即ち、Nの倍数番目フレーム期間に入力されるデータ(RGBodd1、RGBeven1)を下り変調させる。このために、データ変調器405は、Nの倍数番目フレーム期間の間、フレームカウント情報(Fcnt)によりイネーブルされ、ルックアップテーブルまたは減算器を利用してデータの階調値を下り変調する。

0187

図41Aは、本発明の第11実施形態に係る液晶表示装置の駆動方法の制御手順を段階的に示す。

0188

図41Aを参照すると、本発明の第11実施形態に係る液晶表示装置の駆動方法は、デジタルビデオデータと共に入力されるタイミング信号をカウントして、フレーム期間をカウントする(S411)。そして、本発明の実施形態に係る液晶表示装置の駆動方法は、フレーム極性を1フレーム期間単位で反転させて、1フレーム期間単位で液晶セル(Clc)に充電されるデータ電圧の極性を反転させ、かつ、Nの倍数番目フレーム期間のフレーム極性をその以前フレーム期間のフレーム極性に維持させる。

0189

本発明の第11実施形態に係る液晶表示装置の駆動方法は、第2極性制御信号(FGDPOL)を生成して、Nの倍数番目フレーム期間とその以前フレームで液晶セルに供給されるデータ電圧の極性を同一に制御し、その以外の他のフレーム期間で液晶セルに供給されるデータ電圧の極性を1フレーム期間毎に反転させる。第2極性制御信号(FGDPOL)は、Nの倍数番目フレーム期間とその以前フレーム期間で同位相で発生され、その以外の他のフレーム期間の間、1フレーム期間単位で逆位相で発生される。また、第2極性制御信号(FGDPOL)は、1フレーム期間内で1水平期間または2水平期間単位で論理が反転される。

0190

したがって、Nの倍数番目フレーム期間の以前のN−1個のフレーム期間の間、液晶セルに充電されるデータ電圧は、1フレーム期間単位で極性が反転され(S412、S413)、Nの倍数番目フレーム期間とその以前フレーム期間の間、液晶セルに充電されるデータ電圧の極性は同一に制御される(S412、S414)。

0191

本発明の第11実施形態に係る液晶表示装置の駆動方法は、Nの倍数番目フレーム期間の以外の他のフレーム期間の間、液晶セルの充電量を低下させない(S415)。これに比べて、2つのフレーム期間の間、同一極性のデータ充電によりNの倍数番目フレーム期間の間、液晶セルの過充電を補償するために、本発明の第2実施形態に係る液晶表示装置の駆動方法は、Nの倍数番目フレーム期間の間、データ電圧を下り変調すると共に、データタイミング制御信号を変調して液晶セルに表示しようとするデータ電圧の極性と反対極性を有する以前ラインのデータ電圧をその液晶セルにプリチャージングさせて液晶セルの充電量を低下させる(S416)。

0192

図41Bは、本発明の第11実施形態に係る液晶表示装置を示す。

0193

図41Bを参照すると、本発明の第11実施形態に係る液晶表示装置は、ラインメモリ396を含んだシステム395、液晶表示パネル100、タイミングコントローラ411、ロジック回路412、データ駆動回路413、及びゲート駆動回路394を備える。システム395、液晶表示パネル100、及びゲート駆動回路394は、前述した実施形態と実質的に同一であるので、同一な図面符号を与えて、それに対する詳細な説明を省略する。

0194

タイミングコントローラ411は、垂直/水平同期信号(Vsync、Hsync)、データイネーブル(Data Enable)、クロック信号(CLK)などのタイミング信号の入力を受けて、データ駆動回路413、ゲート駆動回路394、及びロジック回路412の動作タイミングを制御するためのタイミング制御信号を発生する。このようなタイミング制御信号は、ゲートスタートパルス(GSP)、ゲートシフトクロック信号(GSC)、ゲート出力イネーブル信号(GOE)などのゲートタイミング制御信号を含む。また、タイミング制御信号は、ソーススタートパルス(SSP)、ソースサンプリングクロック(SSC)、第1ソース出力イネーブル信号(SOE)、第1極性制御信号(POL)などのデータタイミング制御信号を含み、第1クロック信号(CLK1)を含む。

0195

ロジック回路412は、ゲートスタートパルス(GSP)と第1極性制御信号(POL)の入力を受けて、残像とフリッカーを予防するために、第2極性制御信号(FGDPOL)を発生し、Nの倍数番目フレーム期間の間、入力されるデータを下り変調させる。また、ロジック回路412は、データタイミング信号を変調してNの倍数番目フレーム期間の間、表示しようとするデータ電圧の極性と反対極性を有する以前ラインのデータ電圧を液晶セルに供給した後、表示しようとするデータ電圧を供給して、Nの倍数番目フレーム期間の間、液晶セルの充電量を低下させる。

0196

本発明の第11実施形態に係る液晶表示装置は、タイミングコントローラ411とロジック回路412との間に接続されて、第3クロック信号(CLK)を発生するためのマルチプレクサをさらに備える。マルチプレクサは、タイミングコントローラ411の内部発振器から発生される第1クロック信号(CLK1)、または外部発振器から供給される第2クロック信号(CLK2)を自身の制御端子に供給される制御信号に従って選択し、選択されたクロック信号(CLK1またはCLK2)を第3クロック信号(CLK3)としてPOL/SOEロジック回路412に供給する。このようなマルチプレクサの制御端子はオプションピンに接続される。オプションピンは、マルチプレクサの制御端子に接続され、製造業体により基底電圧源(GND)または電源電圧(Vcc)に選択的に接続されることができる。例えば、オプションピンが基底電圧源(GND)に接続されると、マルチプレクサは自身の制御端子に“0”の選択制御信号(SEL)が供給されて、第1クロック信号(CLK1)を第3クロック信号(CLK3)として出力し、オプションピンが電源電圧(Vcc)に接続されると、マルチプレクサは自身の制御端子に‘1’の選択制御信号(SEL)が供給されて、第2クロック信号(CLK2)を第3クロック信号(CLK3)として出力する。

0197

データ駆動回路413は、タイミングコントローラ411の制御下に、ロジック回路412から入力されたデジタルビデオデータ(RGBodd2、RGBeven2)をラッチする。そして、データ駆動回路413は、第2極性制御信号(FGDPOL)に従ってデジタルビデオデータ(RGBodd2、RGBeven2)をアナログ正極性/負極性ガンマ補償電圧に変換して、正極性/負極性アナログデータ電圧を発生し、そのデータ電圧をデータライン(D1乃至Dm)に供給する。

0198

タイミングコントローラ411とロジック回路412は、1チップで集積されることができる。

0199

図42及び図43は、図41に図示されたロジック回路412を詳細に示す回路図である。

0200

図42を参照すると、ロジック回路412は、ロジック部421、及び第1及び第2マルチプレクサ422、423を備える。

0201

ロジック部421は、ゲートスタートパルス(GSP)、第1極性制御信号(POL)、第1ソース出力イネーブル信号(SOE)、及びクロック信号(CLK3)の入力を受けて、Nの倍数番目フレーム期間の間、データを下り変調させる。また、ロジック部421は、図14のような第2極性制御信号(FGDPOL)を発生し、Nの倍数番目フレーム期間の間、液晶セルの充電量の低下を誘導するためにデータタイミング信号を変調する。ロジック部421により変調されるタイミング制御信号は、第1ソース出力イネーブル信号(SOE)である。ロジック部421は、Nの倍数番目フレーム期間の間、第1ソース出力イネーブル信号(SOE)のパルス幅を広く調整して、第2ソース出力イネーブル信号(FGDSOE)を発生する。

0202

第1マルチプレクサ422は、制御端子に印加される制御信号の論理値に従って第1極性制御信号(POL)と第2極性制御信号(FGDPOL)のうち、どれか1つを選択する。

0203

第2マルチプレクサ423は、制御端子に印加される制御信号の論理値に従って第1ソース出力イネーブル信号(SOE)と第2ソース出力イネーブル信号(FGDSOE)のうち、どれか1つを選択する。

0204

第1及び第2マルチプレクサ422、423の制御端子はオプションピンに接続される。オプションピンは、第1及び第2マルチプレクサ422、423の制御端子に接続され、製造業体により基底電圧源(GND)または電源電圧(Vcc)に選択的に接続されることができる。例えば、オプションピンが基底電圧源(GND)に接続されると、第1マルチプレクサ422は自身の制御端子に“0”の選択制御信号(SEL2)が供給されて第2極性制御信号(FGDPOL)を出力し、第2マルチプレクサ423は自身の制御端子に“0”の選択制御信号(SEL2)が供給されて第2ソース出力イネーブル信号(FGDSOE)を出力する。オプションピンが電源電圧(Vcc)に接続されると、第1マルチプレクサ422は自身の制御端子に“1”の選択制御信号(SEL2)が供給されて第1極性制御信号(POL)を出力し、第2マルチプレクサ423は自身の制御端子に“1”の選択制御信号(SEL2)が供給されて第1ソース出力イネーブル信号(SOE)を出力する。

0205

本発明の第11実施形態に係る液晶表示装置は、第1及び第2マルチプレクサ182、183を制御して、図16のような第2極性制御信号(FGDPOL)と図6のような第2ソース出力イネーブル信号(FGDSOE)をデータ駆動回路413に供給する。

0206

図43を参照すると、ロジック部421は、フレームカウンタ431、POL反転部432、XORゲート433、SOEタイミング分析部434、SOE調整部435、第3マルチプレクサ436、及びデータ変調器437を備える。

0207

フレームカウンタ431は、1フレーム期間の間に1回発生され、1フレーム期間の開始と同時に発生されるゲートスタートパルス(GSP)に応答して液晶表示パネル100に表示される画像のフレーム数を指示するフレームカウント情報(Fcnt)を出力する。また、フレームカウンタ431は、Nの倍数番目フレーム期間を指示するNフレーム情報(Nth Frame)を発生する。

0208

POL反転部432は、フレームカウンタ431からのフレームカウント情報(Fcnt)の入力を受けて、そのフレームカウント情報(Fcnt)をNで残り演算して、その演算結果、残りが‘0’となる時点に論理を反転させた出力信号を発生する。この出力信号は、POL反転信号(POLinv)であって、図16のように、N−1個のフレーム期間の間、ハイ論理(または、ロー論理)を維持し、第Nフレーム期間の開始時点にロー論理(または、ハイ論理)に反転される。したがって、POL反転部432から出力されるPOL反転信号(POLinv)は、Nの倍数番目フレーム期間毎にその開始時点を指示する。

0209

XORゲート433は、第1極性制御信号(POL)とPOL反転信号(POLinv)を排他的論理和演算して、N−1の倍数番目フレーム期間とその以前フレーム期間で位相が同一であり、その以外の他のフレーム期間で1フレーム期間単位で位相が反転される第2極性制御信号(FGDPOL)を発生する。

0210

SOEタイミング分析部434は、クロック信号(CLK3)単位で第1ソース出力イネーブル信号(SOE)を分析して、第1ソース出力イネーブル信号(SOE)のライジングエッジ(rising edge)、パルス幅、及びフォーリングエッジ(falling edge)を検出する。

0211

SOE調整部435は、SOEタイミング分析部434からのSOE情報(Check_SOE)を利用して、Nの倍数番目フレーム期間の間、第1ソース出力イネーブル信号(SOE)に比べてパルス幅が広いパルスを発生する。

0212

第3マルチプレクサ436は、フレームカウンタ431からのNフレーム情報(Nth Frame)に従ってNの倍数番目フレーム期間の間にSOE調整部435の出力を選択し、Nの倍数番目フレーム期間の以外の他のフレーム期間の間に第1ソース出力イネーブル信号(SOE)を選択して、第2ソース出力イネーブル信号(FGDSOE)を発生する。

0213

データ変調器437は、フレームカウンタ431からのNフレーム情報(Nth Frame)の入力を受けて、Nの倍数番目フレーム期間の間に入力されるデータ(RGBodd1、RGBeven1)を下り変調させる。このために、データ変調器437は、Nの倍数番目フレーム期間の間、Nフレーム情報(Nth Frame)によりイネーブルされ、ルックアップテーブルまたは減算器を利用してデータを下り変調する。

0214

図44は、本発明の第12実施形態に係る液晶表示装置を示す。

0215

図44を参照すると、本発明の第12実施形態に係る液晶表示装置は、ラインメモリ396を含んだシステム395、液晶表示パネル100、タイミングコントローラ441、第1ロジック回路442、データ駆動回路443、ゲート駆動回路444、及び第2ロジック回路447を備える。システム395、液晶表示パネル100、及びタイミングコントローラ441は、前述した実施形態と実質的に同一であるので、それに対する詳細な説明を省略する。

0216

第1ロジック回路442は、図40のような回路を利用して、Nの倍数番目フレーム期間の以前のN−1個のフレーム期間で1フレーム期間毎に位相が反転され、Nの倍数番目フレーム期間とその以前フレーム期間で位相が同一な第2極性制御信号(FGDPOL)を発生する。また、第1ロジック回路442は、Nの倍数番目フレーム期間の間、データ(RGBodd1、RGBeven1)を下り変調する。

0217

第2ロジック回路447は、Nの倍数番目フレーム期間の間、ゲートタイミング制御信号を変調して液晶セルのデータ電圧充電量の低下を誘導する。このゲートタイミング変調により、液晶セルは以前ラインの反対極性データ電圧をプリチャージングさせた後、表示しようとするデータ電圧を充電させる。したがって、液晶セルの充電量は他のフレーム期間に比べてNの倍数番目フレーム期間に少なくなる。

0218

ゲートタイミング信号の変調方法は、図28図29及び図45のような方法がある。

0219

タイミングコントローラ441、及び第1及び第2ロジック回路442、447は1チップで集積されることができる。

0220

データ駆動回路443は、図12及び図13のような集積回路を利用してデジタルビデオデータ(RGBodd2、RGBeven2)をラッチする。そして、データ駆動回路443は、デジタルビデオデータ(RGBodd2、RGBeven2)を第2極性制御信号(FGDPOL)に従ってアナログ正極性/負極性ガンマ補償電圧に変換して正極性/負極性アナログデータ電圧を発生し、そのデータ電圧をデータライン(D1乃至Dm)に供給する。

0221

ゲート駆動回路444は、図27のようなシフトレジスト、シフトレジストの出力信号を液晶セルのTFT駆動に適合したスイング幅に変換するためのレベルシフタ、及びレベルシフタとゲートライン(G1乃至Gn)との間に接続される出力バッファを各々含む多数のゲートドライブ集積回路から構成される。このゲート駆動回路444は、Nの倍数番目フレーム期間の間、変調されたゲートタイミング制御信号に応答して一対のスキャンパルスをゲートラインに順次に供給するとか、スキャンパルスの出力タイミングを早くする。一対のスキャンパルスは、連続して発生される第1及び第2スキャンパルスを含み、この中で、第1スキャンパルスは以前のゲートラインに供給された第2スキャンパルスと少なくとも一部が重畳される。

0222

図45は、ゲートタイミング制御信号の変調方法を示す。図45において、“Source output”は、データ駆動回路443から出力されたデータ電圧波形である。この実施形態において、データ電圧は極性制御信号(FGDPOL)により1水平期間単位で極性が反転される。“GSC2”はNの倍数番目フレーム期間の間、第2ロジック回路447により変調されたゲートシフトクロックであり、“GOE2”はNの倍数番目フレーム期間の間、第2ロジック回路447により変調されたゲート出力イネーブル信号である。

0223

図45を参照すると、第2ロジック回路447は、Nの倍数番目フレーム期間の間、ゲートシフトクロック信号(GSC1)とゲート出力イネーブル信号(GOE1)の位相を早く変調する。したがって、Nの倍数番目フレーム期間の間、スキャンパルス(SP)とデータ電圧(Vdata)の位相が変わることになる。液晶セルはNの倍数番目フレーム期間で1水平期間の間、以前ラインのデータ電圧を充電した後、それと反対極性を有する、表示しようとするデータ電圧を充電する。その結果、液晶セルはNの倍数番目フレーム期間の間に充電量が減る。

0224

図46は、本発明の第13実施形態に係る液晶表示装置の駆動方法を説明するためのフローチャートである。

0225

図46を参照すると、本発明の第13実施形態に係る液晶表示装置の駆動方法は、入力データを分析して、その入力データがインターレースデータまたはスクロールデータのように、直流化残像が表れることができるデータであるか否かを判断し、フレーム期間をカウントする(S461、S462)。本発明の第13実施形態は、ラインメモリと比較器とを利用して2つのラインデータを繰り返して比較して、隣り合う2つのラインデータが所定のしきい値以上であれば、そのデータをインターレースデータと判断することができる。また、本発明の第4実施形態は、フレームメモリと比較器とを利用して以前のフレームイメージと現在フレームイメージとを比較して、現在フレームで一定の速度で動く部分を検出してスクロールデータを判断することができる。

0226

現在入力されるデータが直流化残像が表れず、現在フレーム期間がNの倍数番目フレーム期間でなければ、本発明の第13実施形態は、第1極性制御信号(POL)でデータ電圧の極性を制御し、データ及び/またはタイミング制御信号を変調しない(S463、S464、S466)。したがって、現在入力されるデータが直流化残像が表れず、現在フレーム期間がNの倍数番目フレーム期間でなければ、液晶セルのデータ充電量は反対極性電圧の充電がないので、殆ど低下しない。

0227

現在入力されるデータは直流化残像が表れることができるデータであり、現在フレーム期間がNの倍数番目フレーム期間と判断されると、本発明の第13実施形態は、Nの倍数番目フレーム期間の間、第2極性制御信号(FGDPOL)でデータ電圧の極性を制御し、前述した実施形態に説明された方法のように、データ及び/またはタイミング制御信号を変調する(S463、S465、S467)。したがって、現在入力されるデータは直流化残像が表れることができるデータであり、現在フレーム期間がNの倍数番目フレーム期間と判断されると、液晶セルの充電量は他のフレーム期間に比べて低下する。

0228

図47は、本発明の第13実施形態に係る液晶表示装置を示す。この実施形態において、システム、液晶表示パネル、データ駆動回路、及びゲート駆動回路は、前述した実施形態と実質的に同一であるので、図面で省略される。

0229

図47を参照すると、本発明の第13実施形態に係る液晶表示装置は、タイミングコントローラ471、映像分析部472、データ変調部473、第1タイミング制御信号変調部474、及び第2タイミング制御信号変調部475を備える。

0230

タイミングコントローラ471は、垂直/水平同期信号(Vsync、Hsync)、データイネーブル信号(Data Enable)、クロック信号(CLK)などのタイミング信号の入力を受けて、データ駆動回路、ゲート駆動回路、データ変調部473、及びタイミング制御信号変調部474、475の動作タイミングを制御するためのタイミング制御信号を発生する。タイミング制御信号は、ゲートスタートパルス(GSP1)、ゲートシフトクロック信号(GSC1)、ゲート出力イネーブル信号(GOE1)などのゲートタイミング制御信号を含む。また、タイミング制御信号は、ソーススタートパルス(SSP)、ソースサンプリングクロック(SSC)、ソース出力イネーブル信号(SOE)、極性制御信号(POL)などのデータタイミング制御信号を含む。

0231

映像分析部472は、現在入力される映像のディジタルビデオデータ(RGB)に対して直流化残像が発生可能なデータであるか否かを判断する。映像分析部472は、1フレーム映像で隣り合うラインの間のデータを比較して、そのラインの間のデータが所定のしきい値以上に大きければ、現在入力されるデータをインターレースデータと判断する。また、映像分析部472は、フレーム単位で各ピクセルのデータを比較して、表示映像で動く画像とその画像の移動速度を検出し、予め設定された速度で動き画像が移動すると、その動き画像が含まれたフレームデータをスクロールデータと判断する。

0232

このような映像分析の結果として、映像分析回路472は、インターレースデータ、スクロールデータなど、直流化残像が表れることができるデータが入力される時、データ変調部473、及び第1及び第2タイミング制御信号変調部474、475をイネーブルさせるための選択信号(SEL4、SEL5、SEL6)を発生する。

0233

データ変調部473は、第6選択信号(SEL6)に応答して、直流化残像が表れることができるデータが入力され、現在フレーム期間がNの倍数番目フレーム期間である時、タイミングコントローラ471からのデータ(RGBodd1、RGBeven1)を下り変調する。

0234

第1タイミング制御信号変調部474は、第4選択信号(SEL4)に応答して、直流化残像が表れることができるデータが入力され、現在フレーム期間がNの倍数番目フレーム期間である時、タイミングコントローラ471から入力されるデータタイミング制御信号を変調する。変調されたソース出力イネーブル信号(FGDSOE)は、データ駆動回路に入力されてNの倍数番目フレーム期間の間、液晶セルの充電量の低下を誘導する。変調された極性制御信号(FGDPOL)は、データ駆動回路に入力されて、Nの倍数番目フレーム期間の間、その以前のフレームと同一なフレーム極性パターンでデータ電圧の極性を制御し、Nの倍数番目フレーム期間の以外の他のフレーム期間で1フレーム期間単位でフレーム極性パターンを反転させてデータ電圧の極性を制御する。

0235

第2タイミング制御信号変調部475は、第5選択信号(SEL5)に応答して、直流化残像が表れることができるデータが入力され、現在フレーム期間がNの倍数番目フレーム期間である時、タイミングコントローラ471から入力されるゲートタイミング制御信号を変調する。変調されたゲートスタートパルス(GSP2)、変調されたゲートシフトクロック(GS2)、及び変調されたゲート出力イネーブル信号(GOE2)は、ゲート駆動回路に入力されてNの倍数番目フレーム期間の間、液晶セルの充電量の低下を誘導する。

0236

前述したように、本発明の第10乃至第13実施形態に係る液晶表示装置及びその駆動方法は、Nの倍数番目フレーム期間にその以前フレーム期間と同一な極性パターンでデータ電圧の極性を制御し、Nの倍数番目フレーム期間の間、液晶セルの充電量を低下させるためにデータを変調するとか、タイミング制御信号を変調する。したがって、本発明は直流化残像を防止することができ、Nの倍数番目フレーム期間の間、液晶セルの充電量を低めてフリッカーを防止することができる。

0237

以上、説明した内容により、当業体であれば、本発明の技術思想から外れない範囲で多様な変更及び修正が可能であることが分かる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲により定めるべきである。

0238

上記の目的の他に本発明の他の目的及び利点は添付図面を参照した本発明の好ましい実施形態に対する説明により明白に表れるはずである。

0239

100液晶表示パネル
101、261、391、411、471タイミングコントローラ
102、162、412 POL/SOEロジック回路
103、263、393、413、443データ駆動回路
104264、394、444ゲート駆動回路
111シフトレジスト
112 データレジスト
113 第1ラッチ
114 第2ラッチ
115デジタル/アナログ変換器
116チャージシェア回路
117出力回路
121 P−デコーダ(PDEC)
122 N−デコーダ(NDEC)
123、404マルチプレクサ
131、231、421ロジック部
141、181、401、431フレームカウンタ
142、402、432 POL反転部
143排他的論理和ゲート
144、434 SOEタイミング分析部
145、435 SOE調整部
161、321、472映像分析回路

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社半導体エネルギー研究所の「 表示装置の動作方法」が 公開されました。( 2021/03/18)

    【課題・解決手段】高速に動作する表示装置を提供する。画素が設けられた表示部を有し、表示部は、第1の色の画像と、第2の色の画像と、を表示する機能を有する。第1の画像データと、第1のデータと、を画素に書き... 詳細

  • 株式会社半導体エネルギー研究所の「 半導体装置」が 公開されました。( 2021/03/18)

    【課題】一導電型のTFTによって構成し、かつ、出力信号振幅を正常に得られる回路を提供する。【解決手段】TFTは、CK1にHレベルが入力されてONし、信号出力部(Out)の電位がLレベルに確定される。次... 詳細

  • 株式会社半導体エネルギー研究所の「 半導体装置」が 公開されました。( 2021/03/18)

    【課題】同じ導電型のトランジスタによって構成された双方向シフトレジスタを提供する。【解決手段】シフトレジスタは、第1のフリップフロップが第1のクロック信号に同期した第1の信号を出力し、第2のフリップフ... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ