図面 (/)

技術 クロック信号生成装置及び電子装置

出願人 カシオ電子工業株式会社カシオ計算機株式会社
発明者 小嶋淳
出願日 2010年3月29日 (10年7ヶ月経過) 出願番号 2010-075712
公開日 2011年10月20日 (9年1ヶ月経過) 公開番号 2011-211394
状態 特許登録済
技術分野 発信器の安定化、同期、周波数シンセサイザ
主要キーワード 比較設定値 立ち上がり時期 グラフ線 電圧制御処理 供給回数 クロック信号生成装置 基準クロック発生器 次要求
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2011年10月20日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (10)

課題

目標周波数が変更されても、生成するクロック信号周波数を短時間で目標周波数に一致させるクロック信号生成装置、及び、電子装置を提供することを目的とする。

解決手段

第1制御部は、設定された目標周波数が第1の目標周波数から第2の目標周波数に変更されると、第1の所定のタイミングで、第1設定数として第3の数よりも小さい第5の数を前記第1カウンタに設定するとともに、第2設定数として第4の数よりも小さい第6の数を前記第2カウンタに設定し、第1の所定のタイミングの後の第2の所定のタイミングで、第3の数を前記第1カウンタに設定するとともに、前記第4の数を前記第2カウンタに設定する。

概要

背景

この種の技術として、例えば、特許文献1や特許文献2には、VCO(Voltage Controlled Oscillator)が生成するクロック信号周波数目標周波数と一致している又は高低があることをPLL(Phase Locked Loop)で検出するために、基準の周波数のパルスの数とVCOが生成したクロック信号のパルスの数とをそれぞれ適当な数カウントする技術が開示されている。

概要

目標周波数が変更されても、生成するクロック信号の周波数を短時間で目標周波数に一致させるクロック信号生成装置、及び、電子装置を提供することを目的とする。第1制御部は、設定された目標周波数が第1の目標周波数から第2の目標周波数に変更されると、第1の所定のタイミングで、第1設定数として第3の数よりも小さい第5の数を前記第1カウンタに設定するとともに、第2設定数として第4の数よりも小さい第6の数を前記第2カウンタに設定し、第1の所定のタイミングの後の第2の所定のタイミングで、第3の数を前記第1カウンタに設定するとともに、前記第4の数を前記第2カウンタに設定する。

目的

本発明は、上記問題点に鑑みてなされたものであり、目標周波数が変更されても、生成するクロック信号の周波数を短時間で目標周波数に一致させるクロック信号生成装置、及び、電子装置を提供する

効果

実績

技術文献被引用数
1件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

印加される電圧電圧値に応じた周波数の第1クロック信号を生成するクロック信号生成手段と、前記クロック信号生成手段が生成した前記第1クロック信号のパルスの数を、設定された第1設定数カウントする第1カウンタと、基準となる第2クロック信号のパルスの数を、設定された第2設定数分カウントする第2カウンタと、目標周波数が設定され、設定された目標周波数に応じて、前記第1カウンタ及び前記第2カウンタに、それぞれ、前記第1設定数及び前記第2設定数を設定する第1制御手段と、前記第1カウンタと前記第2カウンタとにカウントを開始させ、前記第1カウンタにおける前記第1設定数分のカウント終了のタイミングと前記第2カウンタにおける前記第2設定数分のカウント終了のタイミングとを比較し、比較した比較結果に応じて前記クロック信号生成手段に印加される前記電圧の電圧値を制御する電圧制御処理を順次行う第2制御手段と、を備え、前記第1設定数と前記第2設定数とは、それぞれ、前記第1クロック信号の周波数が前記目標周波数である場合に、前記第1カウンタと前記第2カウンタとが同時にカウントを開始してから同時にカウント終了する数であり、前記第1制御手段は、設定された前記目標周波数が第1の目標周波数であるときは、前記第1設定数として第1の数を前記第1カウンタに設定するとともに、記第2設定数として第2の数を前記第2カウンタに設定し、設定された前記目標周波数が第2の目標周波数であるときは、前記第1設定数として第3の数を前記第1カウンタに設定するとともに、記第2設定数として第4の数を前記第2カウンタに設定し、設定された前記目標周波数が前記第1の目標周波数から前記第2の目標周波数に変更されると、第1の所定のタイミングで、前記第1設定数として前記第3の数よりも小さい第5の数を前記第1カウンタに設定するとともに、前記第2設定数として前記第4の数よりも小さい第6の数を前記第2カウンタに設定し、前記第1の所定のタイミングの後の第2の所定のタイミングで、前記第3の数を前記第1カウンタに設定するとともに、前記第4の数を前記第2カウンタに設定する、ことを特徴とするクロック信号生成装置

請求項2

前記第1制御手段は、前記目標周波数が前記第1の目標周波数から前記第2の目標周波数に変更されると、前記第2制御手段の代わりに前記クロック信号生成手段に印加される前記電圧の電圧値を、予め設定された所定回数かつ所定の間隔で定期的に変化させ続け、前記第1クロック信号の周波数を前記第2の目標周波数に近づける処理をさらに行い、前記第2制御手段は、前記第1制御手段が前記処理を終了すると、前記第5の数が設定された前記第1カウンタと前記第6の数が設定された前記第2カウンタとを用いて前記電圧制御処理を順次行って、前記電圧の電圧値を前記第1制御手段の代わりに順次行う、ことを特徴とする請求項1に記載のクロック信号生成装置。

請求項3

前記第1制御手段は、前記第5の数が設定された前記第1カウンタと前記第6の数が設定された前記第2カウンタとを用いて順次行われる前記電圧制御処理によって変化する、前記第1クロック信号の周波数が前記第2の目標周波数に達したことを検出すると、前記第3の数を前記第1カウンタに設定し、前記第4の数を前記第2カウンタに設定する、ことを特徴とする請求項1又は2に記載のクロック信号生成装置。

請求項4

前記第2制御手段は、前記比較結果に応じて、前記クロック信号生成手段に印加される前記電圧の電圧値を、上げるか、維持するか、下げるかのいずれかの制御方法によって制御し、前記第1制御手段は、前記第2制御手段による前記制御方法が変化したことを検出することによって、前記第1クロック信号の周波数が前記第2の目標周波数に達したことを検出する、ことを特徴とする請求項3に記載のクロック信号生成装置。

請求項5

前記第5の数及び前記第6の数は前記第3の数及び前記第4の数を、それぞれ、所定数で割った値である、ことを特徴とする請求項1乃至4のいずれか1項に記載のクロック信号生成装置。

請求項6

前記第2の数と前記第4の数とは、同じ数である、ことを特徴とする請求項1乃至5のいずれか1項に記載のクロック信号生成装置。

請求項7

請求項1乃至6のいずれか1項に記載のクロック信号生成装置と、前記クロック信号生成手段が生成した前記クロック信号を使用する処理装置と、を備えることを特徴とする電子装置

技術分野

0001

本発明は、クロック信号生成装置及び電子装置に関する。

背景技術

0002

この種の技術として、例えば、特許文献1や特許文献2には、VCO(Voltage Controlled Oscillator)が生成するクロック信号周波数目標周波数と一致している又は高低があることをPLL(Phase Locked Loop)で検出するために、基準の周波数のパルスの数とVCOが生成したクロック信号のパルスの数とをそれぞれ適当な数カウントする技術が開示されている。

先行技術

0003

特開2000−278104号公報
特開平08−23274号公報

発明が解決しようとする課題

0004

しかし、上記のような技術では、目標周波数が変更された場合、例えば、1,000カウント毎にVCOへの印加電圧を制御しなければならず、VCOが生成するクロック信号の周波数を目標周波数と一致(誤差等も考慮した略一致も適宜含む。本発明ついて同じ。)させるのに時間がかかってしまっていた。例えば、VCOへの印加電圧を1,000段階変化させなければ、クロック信号の周波数が目標周波数と一致しないとすると、クロック信号の周波数が目標周波数に一致までに、数十秒の時間がかかってしまう場合があった。なお、このような問題点は、上記技術において、PLL、VCO以外のものを採用した場合にも生じる。

0005

本発明は、上記問題点に鑑みてなされたものであり、目標周波数が変更されても、生成するクロック信号の周波数を短時間で目標周波数に一致させるクロック信号生成装置、及び、電子装置を提供することを目的とする。

課題を解決するための手段

0006

上記課題を解決するため、本発明の第1の観点に係るクロック信号生成装置は、
印加される電圧電圧値に応じた周波数の第1クロック信号を生成するクロック信号生成手段と、
前記クロック信号生成手段が生成した前記第1クロック信号のパルスの数を、設定された第1設定数分カウントする第1カウンタと、
基準となる第2クロック信号のパルスの数を、設定された第2設定数分カウントする第2カウンタと、
目標周波数が設定され、設定された目標周波数に応じて、前記第1カウンタ及び前記第2カウンタに、それぞれ、前記第1設定数及び前記第2設定数を設定する第1制御手段と、
前記第1カウンタと前記第2カウンタとにカウントを開始させ、前記第1カウンタにおける前記第1設定数分のカウント終了のタイミングと前記第2カウンタにおける前記第2設定数分のカウント終了のタイミングとを比較し、比較した比較結果に応じて前記クロック信号生成手段に印加される前記電圧の電圧値を制御する電圧制御処理を順次行う第2制御手段と、を備え、
前記第1設定数と前記第2設定数とは、それぞれ、前記第1クロック信号の周波数が前記目標周波数である場合に、前記第1カウンタと前記第2カウンタとが同時にカウントを開始してから同時にカウント終了する数であり、
前記第1制御手段は、
設定された前記目標周波数が第1の目標周波数であるときは、前記第1設定数として第1の数を前記第1カウンタに設定するとともに、記第2設定数として第2の数を前記第2カウンタに設定し、
設定された前記目標周波数が第2の目標周波数であるときは、前記第1設定数として第3の数を前記第1カウンタに設定するとともに、記第2設定数として第4の数を前記第2カウンタに設定し、
設定された前記目標周波数が前記第1の目標周波数から前記第2の目標周波数に変更されると、第1の所定のタイミングで、前記第1設定数として前記第3の数よりも小さい第5の数を前記第1カウンタに設定するとともに、前記第2設定数として前記第4の数よりも小さい第6の数を前記第2カウンタに設定し、前記第1の所定のタイミングの後の第2の所定のタイミングで、前記第3の数を前記第1カウンタに設定するとともに、前記第4の数を前記第2カウンタに設定する。

0007

また、本発明の第2の観点に係る電子装置は、
前記クロック信号生成装置と、
前記クロック信号生成手段が生成した前記クロック信号を使用する処理装置と、
を備える。

発明の効果

0008

本発明に係るクロック信号生成装置、及び、電子装置によれば、目標周波数が変更されても、生成するクロック信号の周波数を短時間で目標周波数に一致させることができる。

図面の簡単な説明

0009

本発明の1実施形態に係るクロック信号生成装置の構成を説明するための図である。
本発明の1実施形態に係るクロック信号生成装置の第2制御部が行う処理を説明するための図である。
本発明の1実施形態に係るクロック信号生成装置が行う処理を説明するための図であり、第1クロック信号の周波数、第1制御信号の内容、第1設定数及び第2設定数、D/Aに設定される設定値、設定部の制御主体等の時間変化を説明するための図である。
本発明の1実施形態に係るクロック信号生成装置の第2制御部が行う動作フローを示す図である。
本発明の1実施形態に係るクロック信号生成装置の第1制御部が行う動作フローを示す図である。
本発明の1実施形態に係るクロック信号生成装置の設定部が行う動作フローを示す図である。
本発明の1実施形態に係るクロック信号生成装置における、第1制御部及び第2制御部に制御された第1クロック信号の周波数の変化と時間との関係を二つのクロック信号生成部について示す図である。
本発明の1実施形態に係るプリンタの構成を説明するための図である。
本発明の変形例に係るクロック信号生成装置の第2制御部が制御する第1クロック信号の周波数の時間変化を示す図である。

実施例

0010

本発明に係る1実施形態について図面を参照して説明する。なお、本発明は下記の実施形態(図面の内容も含む。)によって限定されるものではない。下記の実施形態に変更(構成要素の削除も含む)を加えることができるのはもちろんである。また、以下の説明では、本発明の理解を容易にするために、重要でない公知の技術的事項の説明を適宜省略する。

0011

まず、本実施形態に係るクロック信号生成装置100の構成を、図1を参照して説明する。なお、クロック信号生成装置100の各構成要素は、電子回路等によって構成される。

0012

クロック信号生成装置100には目標周波数が設定され、クロック信号生成装置100は、設定された目標周波数を有する第1クロック信号(クロック−パルス)を生成するように動作する。クロック信号生成装置100が生成した第1クロック信号は、例えば、CPU(Central Processing Unit)等の所定の処理を行う処理装置等の供給先に供給される。目標周波数は、クロック信号生成装置100が生成する第1クロック信号の周波数として要求される周波数であり、供給先が必要とする周波数である。供給先は、例えば、第1クロック信号を動作クロック信号として使用する。クロック信号生成装置100は、例えば、前記の処理装置等に内蔵されてもよい。この場合、処理装置等におけるクロック信号生成装置100以外の部分は、適宜クロック信号生成装置100の外部と表現される。

0013

クロック信号生成装置100は、第1制御部101と、第2制御部103と、第1カウンタ105と、第2カウンタ107と、基準信号生成部109と、設定部111と、D/A(デジタルアナログ変換器)113と、クロック信号生成部115と、第1セレクタ117と、レジスタ119と、レジスタ121と、レジスタ123と、レジスタ125と、第2セレクタ127と、レジスタ129と、レジスタ131と、を備える。

0014

第1制御部101には、外部(例えば、前記の供給先)から、目標周波数を指定する第1制御信号が供給される。本実施形態では、第1制御部101に第1制御信号が供給されることによって、この制御信号が指定する目標周波数が第1制御部101に設定される。第1制御部101は、第1クロック信号の周波数が、設定された目標周波数になるように、第2制御部101を制御するとともに、設定部111を制御する。さらに、第1制御部101は、第1セレクタ117と第2セレクタ127とを制御する。第1制御部101は、設定された目標周波数に応じて第1セレクタ117と第2セレクタ127とを制御することによって、第1カウンタ105と第2カウンタ107とに、それぞれ、設定された目標周波数に応じた、第1設定数と第2設定数とを設定する。

0015

第2制御部103は、第1カウンタ105と第2カウンタ107とを制御し、第1カウンタ105と第2カウンタ107とに、それぞれ、第1設定数分又は第2設定数分のパルスの数をカウントさせ、第1カウンタ105における第1設定数分のカウント終了のタイミングと第2カウンタ107における第2設定数分のカウント終了のタイミングとを比較し、比較結果に応じた制御を設定部111に対して行う。なお、この制御は、例えば、比較結果に応じた指示を示す第2制御信号を設定部111に供給することによって行われる。

0016

なお、この第2制御信号は、第1制御部101にも供給される。第1制御部101は、第2制御信号に基づいて、第1セレクタ117と第2セレクタ127とを制御し、第1カウンタ105と第2カウンタ107とにそれぞれ設定されている第1設定数と第2設定数とを変更する。

0017

設定部111は、第2制御部103から供給される第2制御信号に基づいて、つまり、第2制御部103の制御に基づいて、所定の設定値をD/A113に設定する。また、設定部111は、適宜のタイミングで、第2制御部103の代わりに、第1制御部101に制御され、第1制御部101の制御に基づいて、所定の設定値をD/A113に設定する。特に、設定部111は、D/A113に設定した設定値を保持し、第1制御部101又は第2制御部103の制御に基づいて、D/A113に設定した設定値を所定の値(ここでは、1)変化させた設定値をD/A113に設定することで、D/A113に設定した設定値を変化させる。

0018

D/A113は、設定部111によって設定された設定値に応じた電圧値の電圧をクロック信号生成部115に印加する。なお、ここでは、理解を容易にするために、設定値は、16進数で01乃至FFの値を取り得るものとするが、取り得る値は適宜変更でき、例えば、さらに大きな値の範囲を取り得る。

0019

クロック信号生成部115は、印加された電圧(印加電圧)の電圧値に応じた大きさの周波数を有する第1クロック信号を生成し、外部に出力する。

0020

第1セレクタ117は、第1制御部101によって制御され、レジスタ(例えば、フリップフロップ等によって構成される。レジスタについて同じ。)119と、レジスタ121と、レジスタ123と、レジスタ125と、のいずれかに格納されている値を第1設定数として第1カウンタ105に設定する。レジスタ119と、レジスタ121と、レジスタ123と、レジスタ125とには、それぞれ、予め所定の値が格納されているものとする。この値は、例えば、前記の供給先から供給されて格納される。

0021

第1カウンタ105には、第1クロック信号が供給される。第1カウンタ105は、第2制御部103の制御のもと、供給される第1クロック信号のパルスの数を、第1カウンタ105に設定されている第1設定数分カウントし、第1設定数分をカウントすると(カウント終了すると)、第2制御部103にカウント終了を通知する。

0022

第1カウンタ105は、例えば、供給される第1クロック信号の周波数を第1設定数で分周する分周器によって構成される。ここでは、第1設定数は分周比である。第1カウンタ105は、分周した後の信号を第2制御部103に供給する。第2制御部103は、1周期分のパルス信号が供給されたときに(例えば、パルスの立ち上がりから次の立ち上がりまでを検出したときに)、第1クロック信号のパルスが第1設定数分カウントされたことになり、カウント終了を検出する。このように、1周期分のパルス信号が第2制御部103に供給されることによって、カウント終了が第2制御部103に通知される。

0023

基準信号生成部109は、基準となる周波数を有する基準信号である第2クロック信号(クロック−パルス)を生成する。基準信号生成部130は、生成した第2クロック信号を出力する。基準信号生成部130は、例えば、水晶振動子発振回路とを含んで構成される基準クロック発生器によって構成される。本実施形態では、第2クロック信号の周波数は、32KHzであるとする。

0024

第2セレクタ127は、第1制御部101によって制御され、レジスタ129とレジスタ131とのいずれかに格納されている値を第2設定数として第2カウンタ107に設定する。レジスタ129とレジスタ131とには、それぞれ、予め所定の値が格納されているものとする。この値は、例えば、前記の供給先によって格納される。

0025

第2カウンタ107には、第2クロック信号が供給される。第2カウンタ107は、第2制御部103の制御のもと、供給される第2クロック信号のパルスの数を、第2カウンタ107に設定されている第2設定数分カウントし、カウント終了したときに第2制御部103に所定の信号を供給することによって、カウント終了を通知する。

0026

第2カウンタ107は、例えば、供給される第2クロック信号の周波数を第2設定数で分周する分周器によって構成される。ここでは、第2設定数は分周比である。第2カウンタ107は、分周した後の信号を第2制御部103に供給する。第2制御部103は、1周期分のパルス信号が供給されたときに(例えば、パルスの立ち上がりから次の立ち上がりまでを検出したときに)、第2クロック信号のパルスが第2設定数分カウントされたことになり、カウント終了を検出する。このように、1周期分のパルス信号が第2制御部103に供給されることによって、カウント終了が第2制御部103に通知される。

0027

また、基準信号生成部109は、第2クロック信号を、第1制御部101と第2制御部103と設定部111とに供給する。第2クロック信号によって、第1制御部101と第2制御部103と設定部111との同期がとられる。つまり、第2クロック信号は、第1制御部101と第2制御部103と設定部111との動作クロックとして使用される。

0028

本実施形態では、目標周波数は、40MHz又は16MHzである。第1制御信号は、目標周波数として40MHzと16MHzとを指定する信号である。第1制御信号は、High信号Low信号とのいずれかの信号であり、High信号は40MHzを指定するものとし、Low信号は16MHzを指定するものとする。つまり、第1制御信号がHigh信号とLow信号とのどちらかであるかによって、目標周波数として40MHzと16MHzとのいずれかが指定されるものとする。

0029

また、第1設定数と第2設定数とは、それぞれ、第1クロック信号の周波数が制御信号によって指定される目標周波数であった場合に、第1カウンタ105と前記第2カウンタ107とが、それぞれ、同時にパルスの数のカウントを開始してから同時に第1設定数分のカウントと第2設定数分のカウントとを終了する数である。第1クロック信号の目標周波数は後述の第2クロック信号の周波数と基本的に異なるので、第1設定数と第2設定数とは基本的に異なる数である。

0030

本実施形態では、第1設定数の候補として、レジスタ119に「32,000」(16進数では、「7D00」)という値が格納され、レジスタ121に「512,000」(16進数では、「7D000」)という値が格納され、レジスタ123に「80,000」(16進数では、「13880」)という値が格納され、レジスタ125に「1,280,000」(16進数では、「138800」)という値が格納される。

0031

また、本実施形態では、第2設定数の候補として、レジスタ129に「64」(16進数では、「7D00」)という値が格納され、レジスタ131に「1,024」(16進数では、「7D000」)という値が格納される。

0032

第1制御部101は、第1セレクタ117及び第2セレクタ127を制御し、目標周波数が40MHzである場合には、レジスタ125の「1,280,000」を第1設定数として第1カウンタ105に設定し、レジスタ131の「1,024」を第2設定数として第2カウンタ107に設定する。

0033

また、第1制御部101は、第1セレクタ117及び第2セレクタ127を制御し、目標周波数が40MHzである場合、レジスタ123の「80,000」を第1設定数として第1カウンタ105に設定し、レジスタ129の「64」を第2設定数として第2カウンタ107に設定する。この値は、目標周波数が16MHzから40MHzに変更された場合において、「1,280,000」及び「1,024」が設定される前に設定される値である(詳しくは後述する)。

0034

以上のような値が設定されることによって、第1クロック信号の周波数が目標周波数の40MHzである場合に、第1クロック信号のパルスの第1設定数分のカウントと第2クロック信号のパルスの第2設定数分のカウントとが同時に開始されると、これらのカウントは同時に終了する。

0035

また、第1制御部101は、第1セレクタ117及び第2セレクタ127を制御し、目標周波数が16MHzである場合には、レジスタ121の「512,000」を第1設定数として第1カウンタ105に設定し、レジスタ131の「1,024」を第2設定数として第2カウンタ107に設定する。

0036

さらに、第1制御部101は、第1セレクタ117及び第2セレクタ127を制御し、目標周波数が16MHzである場合、レジスタ119の「32,000」を第1設定数として第1カウンタ105に設定し、レジスタ129の「64」を第2設定数として第2カウンタ107に設定する。この値は、目標周波数が40MHzから16MHzに変更された場合において、「512,000」及び「1,024」が設定される前に設定される値である(詳しくは後述する)。

0037

以上のような値が設定されることによって、第1クロック信号の周波数が目標周波数の16MHzである場合に、第1クロック信号のパルスの第1設定数分のカウントと第2クロック信号のパルスの第2設定数分のカウントとが同時に開始されると、これらのカウントは同時に終了する。

0038

第2制御部103は、第1カウンタ105と第2カウンタ107とを制御し、同時にカウントを開始させ、どちらが先にカウントを終了するか(カウント終了が通知されるか)を判別する。つまり、カウント終了の時期が比較される。これによって、第1クロック信号の周波数と目標周波数とが比較される。第2制御部103は、比較した比較結果に応じて設定部111を制御することによって、クロック信号生成部115への印加電圧を制御する(電圧制御処理)。クロック信号生成部115は、印加電圧に応じた周波数を有する第1クロック信号を生成して出力するので、印加電圧の制御によって、第1クロック信号の周波数が目標周波数になるように制御される。

0039

この制御の原理を、図2を参照して説明する。なお、本実施形態では、D/A113は、設定された設定値が大きくなると、クロック信号生成部115に印加する印加電圧の電圧値を大きくし、設定された設定値が小さくなると、クロック信号生成部115に印加する印加電圧の電圧値を小さくする。また、クロック信号生成部115は、印加電圧の電圧値が大きくなると、これに応じて新たに生成する第1クロック信号の周波数を生成する。また、クロック信号生成部115は、印加電圧の電圧値が小さくなると、小さい周波数の第1クロック信号を生成する。

0040

上記のように、第1設定数と第2設定数とは、第1クロック信号の周波数が目標周波数であった場合に、第1カウンタ105と第2カウンタ107とにおいて、第1設定数分のカウントと第2設定数分のカウントとが同時に終了する数である。このため、カウントが同時に終了した場合には、第1クロック信号の周波数は目標周波数となっている(多少の誤差がある場合もある。)。このときは、第1クロック信号の周波数を変更する必要がない。このため、第2制御部103は、カウント終了が第1カウンタ105と第2カウンタ107とから同時(略同時も含む。)に通知された場合は、第2制御信号を設定部111に供給せずに、設定部111がD/A113に設定している設定値を変化させない。

0041

第1カウンタ105の方が早くカウントし終わった場合、第1クロック信号の周波数は目標周波数よりも高い。このとき、第2制御部103は、設定値を下げる指示を示す第2制御信号を設定部111に供給する。設定部111は、この第2制御信号が供給されたときには、現在D/A113に設定している設定値を1減じる。このようにして、第2制御部103は、第1クロック信号の周波数を下げるために、設定部111を制御し、D/A113に設定された設定値を1つ下げる。上述のように、設定値が下がれば、印加電圧が下がり、クロック信号生成部110が新たに生成する第1クロック信号の周波数が下がり、目標周波数に近づく。

0042

第2カウンタ107の方が早くカウントし終わった場合、第1クロック信号の周波数は目標周波数よりも低い。このとき、第2制御部103は、設定値を上げる指示を示す第2制御信号を設定部111に供給する。設定部111は、この第2制御信号が供給されたときには、現在D/A113に設定している設定値を1上げる。このようにして、第2制御部103は、第1クロック信号の周波数を上げるために、設定部111を制御し、D/A113に設定された設定値を1つ上げる。上述のように、設定値が上がれば、印加電圧が上がり、クロック信号生成部110が新たに生成する第1クロック信号の周波数が上がり、目標周波数に近づく。

0043

第2制御部103は、上述した、周波数の比較及び印加電圧の制御を繰り返し行う。これによって、クロック信号生成部110によって順次生成される第1クロック信号の周波数は、目標周波数に徐々に近づいたり、目標周波数となるように調整されたりする。

0044

なお、第1カウンタ105及び第2カウンタ107がカウントするパルスの数(第1設定数及び第2設定数)が多い方が、第1クロック信号の周波数と目標周波数との比較の精度は上がる。これは、カウント開始以降の第1クロック信号のパルスの立ち上がり時期と第2クロック信号のパルスの立ち上がり時期とがずれることがあり、このずれの影響はカウントにおいて第1設定数及び第2設定数が多い方が少なくなるからである。比較の精度が上がれば、第1クロック信号の周波数は、精度良く、目標周波数に一致する。一方で、カウントするパルスの数が少ないと、それだけ、早くカウントが終了するということになるので、比較が早く終了し、第1クロック信号の周波数の制御を素早くできるが、比較の精度が落ちる。これは、前記のずれの影響が出やすくなるからである。

0045

ここで、第1制御部101は、供給された第1制御信号が指定する目標周波数が変更された場合、つまり、設定された目標周波数が変更された場合に所定の動作を行う。この動作例を、図3を参照して説明する。

0046

図3において、T=0のタイミングにおいては、第1制御信号としてHigh信号が第1制御部101に供給されている。このため、40MHzが目標周波数として第1制御部101に設定されている。なお、T=0においては、目標周波数が40MHzに変更されてから十分時間が経過しているものとし、T=0〜T1の期間において、第1カウンタ105には、第1設定数として1,280,000が設定され、第2カウンタ107には、第2設定数として1,024が設定されている。

0047

この期間においては、第2制御部103は、図2を参照して説明した処理を行い、第1クロック信号の周波数を目標周波数である40MHzにするように動作している。そして、この期間においては、目標周波数が40MHzである場合の第1設定数及び第2設定数として、値が大きい方の第1設定数及び第2設定数が、第1カウンタ105及び第2カウンタ107にそれぞれ設定されている。このため、この期間では、精度の良い比較が行われ、第1クロック信号の周波数も40MHz前後で安定している。このときに、D/A113に設定される設定値は、F0〜F1(16進数)で変動しているものとする。

0048

次に、T=T1のタイミングにおいて、第1制御部101に供給されている第1制御信号がHigh信号からLow信号に切り替わったとする。第1制御部101は、この切り替わりを検出することによって、設定されている目標周波数が40MHzから16MHzに変更されたことを検出する。そして、この切り替わりによって、第1制御部101に新たな目標周波数である16MHzが設定される。

0049

第1制御部101は、前記の変更(減少変更)を検出すると、第2制御部103と設定部111とを制御し、第2制御部103の代わりに、設定部103の制御を開始する。第1制御部101が第2制御部103の代わりに設定部111を制御するとき、第2制御部103は動作してもよいし、少なくとも一部が待機してもよいし、少なくとも一部が動作しなくてもよい。例えば、第1制御部101は、第2制御部103を制御して、第2制御部103の少なくとも一部を待機させるか、少なくとも一部の動作を停止させる。第1制御部101が設定部111を制御するときに、第2制御部103の少なくとも一部が待機するか、動作しないことによって、クロック信号生成装置100の消費電力が軽減される。

0050

第1制御部101は、減少変更を検出すると、設定値を下げる指示を示す制御信号を所定の回数(ここでは、180回)かつ所定の間隔で、設定部111に供給する。設定部111は、この制御信号が供給されるたびに、D/A113に設定した設定値を1ずつ下げる。ここでは、減少変更を検出したときの設定値がF0であるとすると、設定値がF0(16進数)から3C(16進数)まで、1ずつ下がる。これによって、クロック信号生成部115に印加される印加電圧が順次下がり、クロック信号生成部115に順次生成される第1クロック信号の周波数は徐々に下がる。このようにして、第1制御部101は、減少変更を検出すると、設定値を強制的に下げ、印加電圧を所定の間隔で下げ続ける。

0051

ここで、設定値を下げる指示を示す制御信号を設定部111に供給する回数は、下がり続ける第1クロック信号の周波数が目標周波数よりも下回らない回数かつ下がり続ける第1クロック信号の周波数が最終的に目標周波数よりも上の周波数になるような回数であるものとする。特に、クロック信号生成部115は、製品毎に性能のバラツキがあるため、同じ電圧を印加したとしても、製品毎に、生成される第1クロック信号の周波数は異なる場合がある。このため、ある程度の余裕を見て、前記の回数を予め設定しておく。

0052

また、第1制御部101は減少変更を検出すると、第1セレクタ117と第2セレクタ127とを制御し、第1設定数と第2設定数とを変更する。ここでは、第1制御部101は、第1セレクタ117と第2セレクタ127とを制御し、第1設定数として32,000を第1カウンタ105に設定し、第2設定数として64を第2カウンタ107に設定する。なお、第1制御部101は、この処理を第1制御部101が所定の回数印加電圧を下げている途中又は下げ終わった時点(T=T2)に行っても良い。

0053

第1制御部101が所定の回数印加電圧を下げると(この時をT=T2とする。)、その後、第1制御部101は、設定部111の制御を中止し、第2制御部103を制御し、第2制御部103に設定部111の制御を再開させる。これによって、第2制御部103は、図2を参照して説明した比較及び設定部111の制御を行う。なお、第2制御部103の少なくとも一部が待機しているか、動作していない場合には、第1制御部101は、第2制御部103を制御し、第2制御部103を動作させる。なお、上記のように、このときに設定されている、第1設定数は32,000であり、第2設定数は64である。第1カウンタ105及び第2カウンタ107は、この数の分だけパルスをカウントする。これらの数は、次に設定される設定数よりも小さい数字(1/16の数字)であり、比較の精度は劣るが、カウントが速く終了するため、第2制御部103は、1回の比較及び設定部111の制御を素早く行うことができる。

0054

T=T2の時点では、第1クロック信号の周波数は目標周波数に達していない。このため、第1クロック信号の周波数が目標周波数に達するまでは、第1カウンタ105のカウントの方が第2カウンタ107よりも早くカウントが終了する(T2〜T3の期間)。このため、第2制御部103は、第1クロック信号の周波数が目標周波数に達するまで、設定値を下げる指示を設定部111に順次供給し、D/A113に設定した設定値を1ずつ下げる。ここでは、設定値が3C(16進数)から1A(16進数)まで、1ずつ下がる。

0055

第1クロック信号の周波数が目標周波数に達する(目標周波数以下になる)と(T=T3)、第1制御部101は、第1セレクタ117と第2セレクタ127とを制御し、第1設定数と第2設定数とを変更する。ここでは、第1制御部101は、第1設定数として512,000を第1カウンタ105に設定し、第2設定数として1,024を第2カウンタ107に設定する。第1制御部101には、第2制御部103から第2制御信号が供給される。第1制御部101は、第2制御部103から第1制御部101に供給される第2制御信号が設定値を下げる指示を示す信号から設定値を上げる指示を示す信号に変化したとき(つまり、第1クロック信号の周波数が目標周波数を下回ったとき)、または、第2制御部103から第1制御部101に供給される第2制御信号が供給されなくなったとき(つまり、第1クロック信号の周波数が目標周波数になったとき)に、第1クロック信号の周波数が目標周波数に達したと判別し、第1設定数と第2設定数とを変更する。

0056

T=T3後、図2を参照して説明した比較及び設定部111の制御は第2制御部103によって引き続き行われる。また、T=T3後、第1制御部101によって、第1設定数が512,000に変更され、第2設定数が1,024に変更されているので、第1カウンタ105及び第2カウンタ107によってカウントされるパルスの数は増えている。このため、T=T3以降、第2制御部103において精度の良い比較が行われる。そして、この期間では、第1クロック信号の周波数が、16MHz前後で安定している。このときに、D/A113に設定される設定値は、誤差等もあり、1A〜1B(16進数)で変動する。

0057

その後、T=T4のタイミングにおいて、第1制御部101に供給されている第1制御信号がLow信号からHigh信号に切り替わったとする。第1制御部101は、この切り替わりを検出することによって、設定されている目標周波数が16MHzから40MHzに変更されたことを検出する。そして、この切り替わりによって、第1制御部101に新たな目標周波数である40MHzが設定される。

0058

第1制御部101は、前記の変更(増加変更)を検出すると、第2制御部103と設定部111とを制御し、第2制御部103の代わりに、設定部103の制御を開始する。この処理の方法は、上記減少変更を検出したときと同様である。

0059

第1制御部101は、増加変更を検出すると、設定値を上げる指示を示す制御信号を所定の回数(ここでは、180回)かつ所定の間隔で、設定部111に供給する。設定部111は、この制御信号が供給されるたびに、D/A113に設定した設定値を1ずつ上げる。ここでは、増加変更を検出したときの設定値が1Bであるとすると、設定値が1B(16進数)からCF(16進数)まで、1ずつ上がる。これによって、クロック信号生成部115に印加される印加電圧が順次上がり、クロック信号生成部115に順次生成される第1クロック信号の周波数は徐々に上がる。このようにして、第1制御部101は、増加変更を検出すると、設定値を強制的に上げ、印加電圧を所定の間隔で上げ続ける。

0060

ここで、設定値を上げる指示を示す制御信号を設定部111に供給する回数は、上がり続ける第1クロック信号の周波数が目標周波数よりも上回らない回数かつ上がり続ける第1クロック信号の周波数が最終的に目標周波数よりも下の周波数になるような回数であるものとする。特に、増加変更の場合と同様、ある程度の余裕を見て、前記の回数を予め設定しておく。

0061

また、第1制御部101は増加変更を検出すると、第1セレクタ117と第2セレクタ127とを制御し、第1設定数と第2設定数とを変更する。ここでは、第1制御部101は、第1セレクタ117と第2セレクタ127とを制御し、第1設定数として80,000を第1カウンタ105に設定し、第2設定数として64を第2カウンタ107に設定する。なお、第1制御部101は、この処理を第1制御部101が所定の回数印加電圧を上げている途中又は上げ終わった時点(T=T5)に行っても良い。

0062

第1制御部101が所定の回数印加電圧を上げると(この時をT=T5とする。)、その後、第1制御部101は、設定部111の制御を中止し、第2制御部103を制御し、第2制御部103の設定部111の制御を行わせる。これも、T=T2のときの制御と同様である。ここで設定されている第1設定数(80,000)及び第2設定数(64)は、次に設定される設定数よりも小さい数字(1/16の数字)であり、比較の精度は劣るが、カウントが速く終了するため、第2制御部103は、1回の比較及び設定部111の制御を素早く行うことができる。

0063

T=T5の時点では、第1クロック信号の周波数は目標周波数に達していない。このため、第1クロック信号の周波数が目標周波数に達するまでは、第2カウンタ107のカウントの方が第1カウンタ105よりも早くカウントが終了する(T5〜T6の期間)。このため、第2制御部103は、第1クロック信号の周波数が目標周波数に達するまで、設定値を上げる指示を設定部111に順次供給し、D/A113に設定した設定値を1ずつ上げる。ここでは、設定値がCF(16進数)からF1(16進数)まで、1ずつ上がる。

0064

第1クロック信号の周波数が目標周波数に達する(目標周波数以上になる)と(T=T6)、第1制御部101は、第1セレクタ117と第2セレクタ127とを制御し、第1設定数と第2設定数とを変更する。ここでは、第1制御部101は、第1設定数として1,280,000を第1カウンタ105に設定し、第2設定数として1,024を第2カウンタ107に設定する。第1制御部101には、第2制御部103から第2制御信号が供給される。第1制御部101は、第2制御部103から第1制御部101に供給される第2制御信号が設定値を上げる指示を示す信号から設定値を下げる指示を示す信号に変化したとき(つまり、第1クロック信号の周波数が目標周波数を上回ったとき)、または、第2制御部103から第1制御部101に供給される第2制御信号が供給されなくなったとき(つまり、第1クロック信号の周波数が目標周波数になったとき)に、第1クロック信号の周波数が目標周波数に達したと判別し、第1設定数と第2設定数とを変更する。

0065

T=T6後、図2を参照して説明した比較及び設定部111の制御は第2制御部103によって引き続き行われる。また、T=T6後、第1制御部101によって、第1設定数が1,280,000に変更され、第2設定数が1,024に変更されているので、第1カウンタ105及び第2カウンタ107によってカウントされるパルスの数は増えている。このため、T=T6後、第2制御部103において精度の良い比較が行われる。そして、この期間では、第1クロック信号の周波数が、40MHz前後で安定している。このときに、D/A113に設定される設定値は、F0〜F1(16進数)で変動する。

0066

以上をふまえ、クロック信号生成装置100の動作の一例をさらに説明する。なお、下記の各部の動作は、電源オフ等によって適宜終了する。また、クロック信号生成装置100が動作を開始すると、設定部111は、例えば、初期の動作として、まず、第1クロック信号の周波数が40MHz程度になるような予め設定されている所定の設定値(例えば、F0(16進数))をD/A113に設定する。これによって、クロック信号生成部115は、動作開始後、40MHz近辺の周波数を有する第1クロック信号を生成するものとする。

0067

まず、第2制御部103の動作について、図4を参照してさらに説明する。また、下記の動作は、クロック信号生成装置100が動作を開始するときに、例えばステップS102から始まる。

0068

第2制御部103は、比較イネーブルについて判別する(ステップS101)。例えば、第2制御部103に、この比較に関しての設定値(以下、比較設定値という。)として「1」が設定されていれば、ここでの判別はYESとする(ステップS101;YES)。例えば、第2制御部103に、比較設定値として「0」が設定されていれば、ここでの判別はNOとする(ステップS101;NO)。

0069

第1制御部101が目標周波数の変更を検出すると(上記参照)、第1制御部101は、第2制御部103に比較設定値として「0」を設定し、第2制御部103を待機させる。これによって、第1制御部101は、第2制御部103を制御し、第2制御部103の代わりに印加電圧の制御を行うことになる。第2制御部103には、通常、比較設定値として「1」が設定されており、第2制御部103が設定部111を制御する。

0070

第2制御部103は、ステップS101の処理でNOと判別した場合(ステップS101;NO)、第2クロック信号の次のパルスが第2制御部103に供給されるまで待機し(ステップS102)、次のパルスが供給されたらステップS101の処理を再度行う。なお、次のパルスが供給されるまでとは、例えば、次のパルスの立ち上がりがあるまで、をいう(以下、第2クロック信号のパルスの供給について同じ。)。ステップS101;NOの処理及びステップS102の処理の繰り返しによって、第2制御部103は、比較設定値として「0」が設定されている限り(「1」が設定されるまで)、待機する。なお、第2制御部103は、ステップS101の処理での判別でNOと判別した場合に、第1カウンタ105と第2カウンタ107とのいずれか少なくとも一方がカウント中であった場合には、カウントを中止させる。

0071

第2制御部103は、ステップS101の処理での判別でYESと判別した場合(ステップS101;YES)、第1カウンタ105及び第2カウンタ107がカウント(例えば、分周)中であるかを判別する(ステップS103)。第2制御部103は、第1カウンタ105及び第2カウンタ107を制御するとともに、カウントの終わりを比較するので、第1カウンタ105又は第2カウンタ107がカウント中であるかを判別できる。カウント終了が通知されていなければ、カウント中となる。

0072

第2制御部103は、第1カウンタ105又は第2カウンタ107がカウント中でないと判別すると(ステップS103;NO)、第2クロック信号の次のパルスが供給されたタイミングで、第1カウンタ105と第2カウンタ107とを制御し、第1カウンタ105に第1クロック信号のパルスの第1設定分の数のカウントを開始させると同時に、第2カウンタ107に第2クロック信号のパルスの第2設定分の数のカウントを開始させ(ステップS104)、ステップS105の処理を行う。

0073

第2制御部103は、第1カウンタ105又は第2カウンタ107がカウント中であると判別すると(ステップS103;YES)、ステップS105の処理を行う。

0074

第2制御部103は、ステップS105の処理において、第2カウンタ107のカウントが終了したかを判別する。第2制御部103は、例えば、第2カウンタ107からカウント終了が通知されていれば、カウントが終了したと判別し(ステップS105;YES)、カウント終了が通知されていなければ、カウントが終了していないと判別する(ステップS105;NO)。

0075

第2制御部103は、第2カウンタ107のカウントが終了していないと判別すると(ステップS105;NO)、第1カウンタ105のカウントが終了しているかを判別する(ステップS106)。第2制御部103は、例えば、第1カウンタ105からカウント終了が通知されていれば、カウントが終了したと判別し(ステップS106;YES)、カウント終了が通知されていなければ、カウントが終了していないと判別する(ステップS106;NO)。

0076

第2制御部103は、第1カウンタ105のカウントが終了していないと判別すると(ステップS106;NO)、ステップS102の処理に戻る。第1カウンタ105のカウントが終了していないと判別する場合、第1カウンタ105及び第2カウンタ107によるカウント開始後(ステップS104)、第1カウンタ105及び第2カウンタ107いずれもカウントが終了していないことになる。このため、第2制御部103は、カウント開始後、第1カウンタ105と第2カウンタ107とのうちの少なくとも一方のカウントが終了するか、比較設定値が変更されるまで、ステップS102、ステップS101、ステップS103;YES、ステップS105;NO、ステップS106;NOの処理を繰り返す。

0077

一方、第2制御部103は、第1カウンタ105のカウントが終了したと判別すると(ステップS106;YES)、第2クロック信号の次のパルスが供給されたタイミングで、設定値を下げる指示を示す第2制御信号を設定部111に供給し、D/A113に設定されている設定値を1下げる(ステップS107)。これによって、印加電圧を下げる。第2カウンタ107のカウントが終了せずに(ステップS105;NO)、第1カウンタ105のカウントが終了した場合(ステップS106;YES)、第1クロック信号の第1設定数分のパルスの数のカウントが第2クロック信号の第2設定数分のパルスの数のカウントよりも早く終わったことになる。この場合、第1クロック信号の周波数が目標周波数よりも高い。このため、第2制御部103は、第1クロック信号の周波数を下げるために、印加電圧を下げる。

0078

また、第2制御部103は、第2カウンタ107のカウントが終了していると判別すると(ステップS105;YES)、第1カウンタ105のカウントが終了しているかを判別する(ステップS108)。この処理の内容は、ステップS106の処理と同様である。

0079

第2制御部103は、第1カウンタ105のカウントが終了したと判別すると(ステップS108;YES)、ステップS102の処理を行う。第2カウンタ107のカウントが終了し(ステップS105;YES)、第1カウンタ105のカウントが終了していれば(ステップS108;YES)、第1カウンタ105によるカウントと第2カウンタ107によるカウントとが同時に終了したことになる。この場合には、クロック信号の周波数が目標周波数と一致しているので、第2制御部103は、印加電圧を変更する必要がないので、比較設定値がそのままである限り、ステップS103、ステップS104、ステップS105等の処理を行い、カウントを再度開始し、目標周波数と第1クロック信号の周波数とを再度比較する(カウントの終了を比較する)。

0080

一方、第2制御部103は、第1カウンタ105のカウントが終了していないと判別すると(ステップS108;NO)、第2クロック信号の次のパルスが基準信号生成部130から第2制御部103に供給されたタイミングで、設定値を上げる指示を示す第2制御信号を設定部111に供給し、D/A113に設定されている設定値を1上げる。これによって、印加電圧を上げる。第2カウンタ107のカウントが終了し(ステップS105;YES)、第1カウンタ105のカウントが終了していない場合(ステップS108;NO)、第2カウンタ107のカウントが早く終わったことになる。この場合、上述のように、第1クロック信号の周波数が目標周波数よりも低い。このため、第2制御部103は、第1クロック信号の周波数を上げるために、印加電圧を上げる。

0081

以上のようにして、第2制御部103は、比較設定値として「1」が設定されているときに、順次、目標周波数と第1クロック信号の周波数とを比較し、比較結果に応じて印加電圧を制御する。これによって、順次生成される第1クロック信号の周波数が目標周波数になるように調整される。なお、上記での、第1カウンタ105と第2カウンタ107とは、それぞれ、その時点での、第1カウンタ105と第2カウンタ107とに設定されている第1設定数と第2設定数とでカウントを行う。

0082

次に、図5を参照して、第1制御部101の動作を説明する。クロック信号生成装置100が動作を開始するとともに、第1制御部101は下記の処理を開始する。第1制御部101は、ステップS201から処理を開始する。

0083

第1制御部101は、第2クロック信号の次のパルスが供給されたタイミングで、設定部111と第2制御部113とに比較設定値として「1」を設定するとともに、第1セレクタ117と第2セレクタ127とを制御し、第1カウンタ105に第1設定数として1,280,000を設定し、第2カウンタ107に第2設定数として1,024を設定する(ステップS201)。なお、前記の数値がすでに設定されている場合、第1制御部101は、すでに設定されている数値については何もしない。

0084

次に、第1制御部101は、外部から供給される第1制御信号がLow信号であるかを判別する(ステップS202)。Low信号でない場合(ステップS202;NO)、第1制御部101は、再度、ステップS201の処理を行う。これによって、第1制御部101は、第1制御信号がLow信号になるまで待機する。待機中、第2制御部103及び設定部111は、第1クロック信号の周波数が目標周波数である40MHzとなるように動作する。

0085

第1制御信号がLow信号である場合(ステップS202;YES)、目標周波数の減少変更を第1制御部101が検知したことなる。この場合、第1制御部101は、第2クロック信号の次のパルスが供給されたタイミングで、第1制御部101は、設定部111と第2制御部103とに比較設定値として「0」を設定するとともに(すでに設定されている場合には何もしない。)、設定部111に設定値を下げる指示を示す制御信号を供給する(ステップS203)。これによって、第1制御部101は、第2制御部103の代わりに設定部111を制御し、設定値を下げる指示を設定部111に出す。

0086

第1制御部101は、ステップS203の処理の後、第2クロック信号の次のパルスが供給されたタイミングまで待機し(ステップS204)、ステップS205の処理を行う。なお、このとき、設定値は変化せずにD/A113によって保持される。

0087

第1制御部101は、ステップS205において、待機を終了するかを判別する。第1制御部101は、例えば、ステップS204の処理を予め設定されている回数繰り返した場合に待機を終了すると判別する(ステップS205;YES)。第1制御部101は、例えば、ステップS205の処理の繰り返しが前記の回数未満の場合に待機を終了しないと判別する(ステップS205;NO)。

0088

第1制御部101は、待機を終了しないと判別すると(ステップS205;NO)、ステップS204の処理を再び行う。このように、第1制御部101は、第2クロック信号の所定数のパルスが供給されるまで、待機する。このような待機によって、第1クロック信号の周波数を下げる時間間隔を十分に取ることができ、第1クロック信号の周波数が順次変化した場合に周波数の変化が早すぎて第1クロック信号の供給先の動作が第1クロック信号の周波数の変化に追いつけなくなるといったことが防止又は軽減される。なお、第2クロック信号の1パルス毎に第1クロック信号の周波数が順次下げられても供給先の動作がこの周波数の変化に対応できるのであれば、ステップS204及びステップS205の処理は省略してもよい。この場合には、第1クロック信号の周波数を目標周波数に素早く近づけることができる。

0089

第1制御部101は、待機を終了すると判別すると(ステップS205;YES)、設定値を下げる指示を示す制御信号を、予め設定されている所定回数図3の場合には、180回)供給したかを判別する(ステップS206)。第1制御部101は、前記の制御信号の供給回数をカウントし、この判別を行う。なお、所定回数は、時間間隔によって表されても良い。前記の制御信号の供給は、一定間隔で行われるため、第1制御部101は、ステップS202の処理でYESと判別したときからの時間を計時し、所定の時間間隔(例えば、前記の制御信号の供給を180回行うような間隔であり、予め設定されているものとする。)を経過した場合にのみ、前記の制御信号の供給を所定回数行ったと判別する(ステップS206;YES)。

0090

第1制御部101は、前記の制御信号の供給を所定回数行っていないと判別すると(ステップS206;NO)、ステップS203の処理を再び行う。このようにして、第1制御部101は、所定回数の間(所定期間の間)、所定の時間間隔で、設定値を下げ続け、印加電圧を下げ続ける。

0091

第1制御部101は、前記の制御信号の供給を所定回数行ったと判別すると(ステップS206;YES)、第2クロック信号の次のパルスが供給されたタイミングで、設定部111と第2制御部113とに比較設定値として「1」を設定するとともに、第1セレクタ117と第2セレクタ127とを制御し、第1カウンタ105に第1設定数として32,000を設定し、第2カウンタ107に第2設定数として64を設定する(ステップS207)。なお、前記の数値がすでに設定されている場合、第1制御部101はその数値については何もしない。

0092

第1制御部101は、次に、第1クロック信号の周波数が目標周波数に達したかを判別する(ステップS208)。この判別は、上記同様、第2制御部103から第1制御部101に供給される第2制御信号に基づいて行われる。第1制御部101は、第2制御信号が設定値を下げる指示を示す信号から設定値を上げる指示を示す信号に変化したとき、または、第2制御信号が供給されなくなったときに、第1クロック信号の周波数が目標周波数に達したと判別し(ステップS208;YES)、第2制御信号が設定値を下げる指示で変わらなければ、目標周波数に達していないと判別する(ステップS208;NO)。

0093

第1制御部101は、次に、第1クロック信号の周波数が目標周波数に達していないと判別すると(ステップS208;NO)、ステップS207の処理を再び行う。このようにして、制御部101は、第1クロック信号の周波数が目標周波数に達するまで待機する。

0094

第1制御部101は、次に、第1クロック信号の周波数が目標周波数に達したと判別すると(ステップS208;YES)、ステップS207の処理を再び行う。第2クロック信号の次のパルスが供給されたタイミングで、設定部111と第2制御部113とに比較設定値として「1」を設定するとともに、第1セレクタ117と第2セレクタ127とを制御し、第1カウンタ105に第1設定数として512,000を設定し、第2カウンタ107に第2設定数として1,024を設定する(ステップS209)。なお、前記の数値がすでに設定されている場合、第1制御部101はその数値については何もしない。

0095

次に、第1制御部101は、外部から供給される第1制御信号がHigh信号であるかを判別する(ステップS210)。High信号でない場合(ステップS210;NO)、第1制御部101は、再度、ステップS209の処理を行う。これによって、第1制御部101は、第1制御信号がHigh信号になるまで待機する。待機中、第2制御部103及び設定部111は、第1クロック信号の周波数が目標周波数である16MHzとなるように動作する。

0096

第1制御信号がHigh信号である場合(ステップS210;YES)、目標周波数の増加変更を第1制御部101が検知したことなる。この場合、第1制御部101は、第2クロック信号の次のパルスが供給されたタイミングで、第1制御部101は、設定部111と第2制御部103とに比較設定値として「0」を設定するとともに(すでに設定されている場合には何もしない。)、設定部111に設定値を上げる指示を示す制御信号を供給する(ステップS211)。これによって、第1制御部101は、第2制御部103の代わりに設定部111を制御し、設定値を上げる指示を設定部111に出す。

0097

第1制御部101は、ステップS211の処理の後、第2クロック信号の次のパルスが供給されたタイミングまで待機し(ステップS212)、ステップS213の処理を行う。なお、このとき、設定値は変化せずにD/A113によって保持される。

0098

第1制御部101は、ステップS213において、待機を終了するかを判別する。第1制御部101は、例えば、ステップS212の処理を予め設定されている回数繰り返した場合に待機を終了すると判別する(ステップS213;YES)。第1制御部101は、例えば、ステップS212の処理の繰り返しが前記の回数未満の場合に待機を終了しないと判別する(ステップS213;NO)。

0099

第1制御部101は、待機を終了しないと判別すると(ステップS213;NO)、ステップS212の処理を再び行う。このように、第1制御部101は、第2クロック信号の所定数のパルスが供給されるまで、待機する。このような待機によって、第1クロック信号の周波数を下げる時間間隔を十分に取ることができ、第1クロック信号の周波数が順次変化した場合に周波数の変化が早すぎて第1クロック信号の供給先の動作が第1クロック信号の周波数の変化に追いつけなくなるといったことが防止又は軽減される。なお、第2クロック信号の1パルス毎に第1クロック信号の周波数が順次上げられても供給先の動作がこの周波数の変化に対応できるのであれば、ステップS212及びステップS213の処理は省略してもよい。この場合には、第1クロック信号の周波数を目標周波数に素早く近づけることができる。

0100

第1制御部101は、待機を終了すると判別すると(ステップS213;YES)、設定値を下げる指示を示す制御信号を予め設定されている所定回数(図3の場合には、180回)供給したかを判別する(ステップS214)。第1制御部101は、前記の制御信号の供給回数をカウントし、この判別を行う。なお、所定回数は、時間間隔によって表されても良い。前記の制御信号の供給は、一定間隔で行われるため、第1制御部101は、ステップS210の処理でYESと判別したときからの時間を計時し、所定の時間間隔(例えば、前記の制御信号の供給を180回行うような間隔であり、予め設定されているものとする。)を経過した場合にのみ、前記の制御信号の供給を所定回数行ったと判別する(ステップS213;YES)

0101

第1制御部101は、前記の制御信号の供給を所定回数行っていないと判別すると(ステップS213;NO)、ステップS211の処理を再び行う。このようにして、第1制御部101は、所定回数の間(所定期間の間)、所定の時間間隔で、設定値を上げ続け、印加電圧を上げ続ける。

0102

第1制御部101は、前記の制御信号の供給を所定回数行ったと判別すると(ステップS214;YES)、第2クロック信号の次のパルスが供給されたタイミングで、設定部111と第2制御部113とに比較設定値として「1」を設定するとともに、第1セレクタ117と第2セレクタ127とを制御し、第1カウンタ105に第1設定数として80,000を設定し、第2カウンタ107に第2設定数として64を設定する(ステップS215)。なお、前記の数値がすでに設定されている場合、第1制御部101はその数値については何もしない。

0103

第1制御部101は、次に、第1クロック信号の周波数が目標周波数に達したかを判別する(ステップS216)。この判別は、上記同様、第2制御部103から第1制御部101に供給される第2制御信号に基づいて行われる。第1制御部101は、第2制御信号が設定値を上げる指示を示す信号から設定値を下げる指示を示す信号に変化したとき、または、第2制御信号が供給されなくなったときに、第1クロック信号の周波数が目標周波数に達したと判別し(ステップS216;YES)、第2制御信号が設定値を上げる指示で変わらなければ、目標周波数に達していないと判別する(ステップS216;NO)。

0104

第1制御部101は、次に、第1クロック信号の周波数が目標周波数に達していないと判別すると(ステップS216;NO)、ステップS215の処理を再び行う。このようにして、制御部101は、第1クロック信号の周波数が目標周波数に達するまで待機する。

0105

第1制御部101は、次に、第1クロック信号の周波数が目標周波数に達したと判別すると(ステップS208;YES)、ステップS201の処理を再び行う。

0106

以上のような動作によって、第1制御部101は、目標周波数の変更を検出すると、まず、第2制御部103の代わりに設定部111を制御して、印加電圧を強制的に所定間隔所定回数分変化させ続け、第1クロック信号の周波数を目標周波数に近づかせる(適宜図3を参照)。これによって、パルスのカウントが行われずに、第1クロック信号の周波数が目標周波数に近づくので、第1クロック信号の周波数を素早く目標周波数に近づけることができる。

0107

また、第1制御部101は、その後に、まず、小さい値の第1設定数と第2設定数とを設定することによって、精度は落ちるが、早くカウントが終了する比較が第2制御部103で行われ、素早く、第1クロック信号の周波数を目標周波数に到達させることができる。そして、その後、第1制御部101は、大きい値の第1設定数と第2設定数とを設定することによって、時間はかかるが精度の良い比較が第2制御部103で行われ、精度良く、第1クロック信号の周波数が目標周波数に一致する。

0108

次に、図6を参照して、設定部111の動作を説明する。クロック信号生成装置100が動作を開始すると、設定部111は下記の動作を開始する。上述のように、第1制御部101には基準信号生成部130から基準信号が供給される。また、設定部111は、クロック信号生成装置100が動作を開始後、前記の初期値をD/A113に設定した後、例えばステップS301の処理から動作する。

0109

設定部111は、比較イネーブルについて判別する(ステップS301)。例えば、設定部111に、比較設定値として「1」が設定されていれば、ここでの判別はYESとする(ステップS301;YES)。例えば、設定部111に、比較設定値として「0」が設定されていれば、ここでの判別はNOとする(ステップS301;NO)。

0110

設定部111は、比較イネーブルについてYESと判別した場合(ステップS301;YES)、つまり、比較設定値として「1」が設定されている場合には、第2制御部103に制御される。そして、この場合、第2制御部103から制御値を下げる指示を示す第2制御信号の供給があるかを判別する(ステップS302)。

0111

設定部111は、前記の第2制御信号の供給があった場合(ステップS302;YES)、ステップS303の処理を行う。

0112

設定部111は、ステップS303の処理において、第2クロック信号の次のパルスが供給されるタイミングで、D/A113に設定している設定値を1下げる。これによって、印加電圧が下がり、新たに生成されるクロック信号の周波数が下がる。設定部111は、この後に、ステップS301の処理を行う。

0113

設定部111は、前記の第2制御信号の供給がない場合(ステップS302;NO)、第2制御部103から制御値を上げる指示を示す第2制御信号の供給があるかを判別する(ステップS304)。

0114

設定部111は、前記の第2制御信号の供給があった場合(ステップS304;YES)、ステップS305の処理を行う。

0115

設定部111は、ステップS305の処理において、第2クロック信号の次のパルスが供給されるタイミングで、D/A113に設定されている設定値を1上げる。これによって、印加電圧の電圧値は上がる。これによって、新たに生成される第1クロック信号の周波数が上がる。設定部111は、この後に、ステップS301の処理を行う。

0116

設定部111は、前記の第2制御信号の供給がなかった場合(ステップS304;NO)、ステップS306の処理を行う。このときは、第2制御信号が第2制御部103から供給されていないことになる。

0117

設定部111は、ステップS306の処理において、第2クロック信号の次のパルスが設定部111に供給されるまで待機し、次のパルスが供給されたらステップS301の処理を再度行う。

0118

設定部111は、比較イネーブルについてNOと判別した場合(ステップS301;NO)、つまり、比較設定値として「0」が設定されている場合には、第1制御部101に制御される。そして、この場合、第1制御部101から制御値を下げる指示を示す制御信号の供給があるかを判別する(ステップS307)。

0119

設定部111は、前記の制御信号の供給があった場合(ステップS307;YES)、ステップS303の処理を行う。

0120

設定部111は、前記の制御信号の供給がない場合(ステップS307;NO)、第1制御部101から制御値を上げる指示を示す制御信号の供給があるかを判別する(ステップS308)。

0121

設定部111は、前記の制御信号の供給があった場合(ステップS308;YES)、ステップS305の処理を行う。

0122

設定部111は、前記の制御信号の供給がなかった場合(ステップS308;NO)、ステップS309の処理を行う。このときは、制御値を変化させる指示が第1制御部101から来ていないことになる。

0123

設定部111は、ステップS309の処理において、基準信号の次のパルスが設定部111に供給されるまで待機し、次のパルスが供給されたらステップS301の処理を再度行う。

0124

このように、設定部111は、第2制御部103と第1制御部101とによって制御され、D/A113に設定された設定値を維持又は増減させ、印加電圧を維持又は増減させ、第1クロック信号の周波数を維持又は増減させる。

0125

本実施形態では、上記の構成によって、第2制御部103は、第1カウンタ105と第2カウンタ107とにパルスの数のカウントを同時に開始させ、第1カウンタ105における第1設定数分のカウント終了のタイミングと第2カウンタ107における第2設定数分のカウント終了のタイミングとを比較し、比較した比較結果に応じてクロック信号生成部115に印加される電圧の電圧値を制御する電圧制御処理を順次行う。

0126

また、本実施形態では、上記の構成によって、第1制御部101は、設定された目標周波数が第1の目標周波数(本実施形態では、40MHz(又は16MHz))であるときは、第1設定数として第1の数(本実施形態では、1,280,000(又は512,000))を第1カウンタ105に設定するとともに、第2設定数として第2の数(本実施形態では、1,024)を第2カウンタ107に設定する第1の設定を行う。

0127

また、本実施形態では、上記の構成によって、第1制御部101は、設定された目標周波数が第2の目標周波数(本実施形態では、16MHz(又は40MHz))であるときは、第1設定数として第3の数(本実施形態では、512,000(又は1,280,000))を第1カウンタ105に設定し、第2設定数として第4の数(本実施形態では、1,024)を第2カウンタ107に設定する第2の設定を行う。

0128

さらに、本実施形態では、上記の構成によって、第1制御部101は、設定された目標周波数が第1の目標周波数から第2の目標周波数に変更されると、第1の所定のタイミング(本実施形態では、後述の、第1制御部101が第2制御部103の代わりに印加電圧の電圧値を定期的に変化させ続けた直後のタイミング)で、第1設定数として第3の数よりも小さい(本実施形態では、1/16)第5の数(本実施形態では、32,000(又は80,0000))を第1カウンタ105に設定するとともに、第2設定数として第4の数よりも小さい第6の数(本実施形態では、64)を第2カウンタ107に設定する第3の設定を行う。その後、第1制御部101は、第1の所定のタイミングの後の第2の所定のタイミング(第1クロック信号の周波数が目標周波数に達した直後のタイミング)で第2の設定を行う。

0129

本実施形態においては、目標周波数が変更されたときに、第3の数よりも小さい第5の数と、第4の数よりも小さい第6の数とがそれぞれ、第1カウンタ105と第2カウンタ107とに設定されるので、精度は落ちるが、早くカウントが終了する比較(低精度の比較)が第2制御部103で行われ、素早く、第1クロック信号の周波数を目標周波数に近づける又は到達させることができる。このため、目標周波数が変更されても、第1クロック信号の周波数を短時間で変更後の目標周波数に一致させることができる。また、本実施形態では、第5の数及び第6の数を用いた場合の電圧制御処理は、第3の数及び第4の数を用いた場合の電圧制御処理に比べて、単純計算で時間が1/16になる。また、第5の数及び第6の数を用いた場合の電圧制御処理の後、第3の数と第4の数とが、それぞれ、第1設定数と第2設定数と、として、第1カウンタ105と第2カウンタ107とに設定されるので、クロック信号の周波数を精度良く目標周波数に一致させることが出来る。

0130

また、本実施形態では、上記構成によって、第1制御部101は、目標周波数が第1の目標周波数から第2の目標周波数に変更されると、第2制御部103の代わりにクロック信号生成部115に印加される電圧の電圧値を、予め設定された所定回数(上記では180回)かつ所定の間隔で定期的に変化(上昇又は下降)させ続け、第1クロック信号の周波数を第2の目標周波数に近づける処理をさらに行い、第2制御部103は、第1制御部101が前記の処理を終了すると、第5の数が設定された第1カウンタ105と第6の数が設定された第2カウンタ107とを用いて電圧制御処理を順次行って、電圧の電圧値を第1制御部101の代わりに順次行う。これによって、第1制御部101が行う前記の処理では、パルスのカウントが行われずに、第1クロック信号の周波数が目標周波数に近づくので、第1クロック信号の周波数をより短時間で目標周波数に一致させることができる。

0131

また、第1クロック信号の周波数が目標周波数に近づいた後に、低精度の比較によって、第1クロック信号の周波数の制御をするので、第1制御部101が行う前記の処理において、順次変化する第1クロック信号の周波数が目標周波数を通り過ぎないように、この処理の期間を短くしても、低精度の比較によって、順次変化する第1クロック信号の周波数を短時間で目標周波数に一致させることが出来る。さらに、低精度の比較によって、第1クロック信号の周波数が大きく目標周波数から外れることも無くなる。

0132

また、本実施形態では、上記構成によって、第5の数が設定された第1カウンタ105と第6の数が設定された第2カウンタ107とを用いて順次行われる電圧制御処理によって変化する、第1クロック信号の周波数が第2の目標周波数に達したことを検出すると、第3の数を第1カウンタ105に設定し、第4の数を第2カウンタ107に設定する。これによって、第1クロック信号の周波数を短時間で目標周波数に一致させることができる。

0133

また、本実施形態では、上記構成によって、第2制御部103は、比較結果に応じて、クロック信号生成部115に印加される電圧の電圧値を、上げるか、維持するか、下げるかのいずれかの制御方法(第2制御信号の供給又は非供給等)によって制御し、第1制御部は、第2制御手段による制御方法が変化(第2制御信号が示す内容の変更又は第2制御信号の供給から非供給)したことを検出することによって、第1クロック信号の周波数が第2の目標周波数に達したことを検出する、これによって、容易に第1クロック信号の周波数が第2の目標周波数に達したことを検出される。

0134

また、上記のように、第5の数及び第6の数は第3の数及び第4の数を、それぞれ、所定数で割った値にするとよい。これによって、第5の数及び第6の数も第1設定数及び第2設定数とすることが出来る。

0135

また、上記のように、第2の数と第4の数とは、同じ数であるとよい。これによって、第2設定数の値の格納場所が少なくてすむ。

0136

なお、第1クロック信号の周波数を変化させるときに、一番早く変化させることが出来るのは、第1制御部101が第2制御部103の代わりに印加電圧を所定回数変化させ続ける場合(以下では、この場合の処理を処理Aという。)である。これは、比較やパルスのカウントが処理Aにおいて行われないからである。このため、目標周波数が変更されたときには、処理Aによって、第1クロック信号の周波数を制御し、目標周波数に近づけ、その後に例えば、低精度の比較(例えば、第5の数及び第6の数でのカウント)を行わずに、高精度の比較(例えば、第3の数及び第4の数でのカウント)を行ってもよい。

0137

しかし、上記の方法では不都合がある。この不都合を図7を参照して説明する。図7は、第1制御部101及び第2制御部102に制御された第1クロック信号の周波数の変化と時間との関係を二つのクロック信号生成部115について示すものである。図7中、グラフ線L1は、一方のクロック信号生成部115についての線であり、グラフL2は、他方のクロック信号生成部115についての線であるものとする。なお、ここでは、目標周波数が16MHzから40MHzに変化した場合について説明するが、目標周波数が40MHzから16MHzに変化した場合についても同じである。

0138

クロック信号生成部115における、印加電圧と生成する第1クロック信号の周波数との関係である電圧−周波数特定は、クロック信号生成部115毎、つまり、製品毎にバラツキがあり、このバラツキある。そして、第1制御部101が処理Aによって第1クロック信号の周波数を変化させたとしても、処理A後における第1クロック信号の周波数は、製品毎に異なることがあることが分かった。このため、第1クロック信号の周波数を目標周波数に一致させるときに、時間差が生じることを発明者は見出した。例えば、図7のグラフ線L1とグラフ線L2のように、処理A後の周波数は、クロック信号生成部115毎によって異なる場合がある。グラフ線L1のように、一方のクロック信号生成部115は、印加電圧に対する第1クロック信号の周波数変化鈍感であり、グラフ線L2のように、他方のクロック信号生成部115は、印加電圧に対する第1クロック信号の周波数変化が敏感である。

0139

ここで、図7の二つのクロック信号生成部115について、同じ期間だけ行った処理A後に、第2制御部103によって高精度の比較を行って周波数を制御する場合、それぞれについての周波数は、例えば、グラフ線L1及びL2における実線のように変化する。また、図7の二つのクロック信号生成部115について、同じ期間だけ行った処理A後に、第2制御部103によって低精度の比較を行って周波数を制御する場合、それぞれについての周波数は、例えば、グラフ線L1及びL2における点線のように変化する。

0140

ここで、低精度の比較の場合には、処理Aの時間を短くしてある。これは、グラフ線L2について、第1クロック信号の周波数が、高精度の比較の場合と低精度の比較の場合とで、略同じ時間に目標周波数に到達するように調整されているからである。また、処理Aの時間(つまり、所定回数)は、順次変化する第1クロック信号の周波数が目標周波数を通り過ぎないように、短めに設定される。

0141

図7を見て分かるように、二つのクロック信号生成部115についての、目標周波数へ到達するまでの時間差は、高精度の比較の場合よりも低精度の比較の場合の方が小さい。これは、低精度の比較の方が、パルスのカウントが少ないために、1回の比較の時間が短いからである。

0142

例えば、前記一方のクロック信号生成部115は、1,200段階の印加電圧の変化(つまり、D/A113に設定される設定値の変化が1,200)によって、生成する第1クロック信号の周波数が16MHzから40MHzに変化するものであり、前記他方のクロック信号生成部115は、800段階の印加電圧の変化(つまり、D/A113に設定される設定値の変化が800)によって、第1クロック信号の周波数が16MHzから40MHzに変化するものであるものとする。

0143

ここで、処理Aにおける印加電圧の変化の回数を、順次変化する第1クロック信号の周波数が目標周波数を通り過ぎないように短めに設定し、780回(つまし、780段階の印加電圧の変化)とした場合に、処理Aと高精度の比較(つまり、第2クロック信号のパルス)とで、第1クロック信号の周波数を16MHzから40MHzに変化させた場合の周波数移行時間を考える。この周波数移行時間は、800段階のクロック信号生成部115(他方のクロック信号生成部115)では、(1/32kHz×780段階)+(1/32kHz×1,024分周×20段階)=0.7秒になり、1,200段階のクロック信号生成部115(一方のクロック信号生成部115)では、(1/32kHz×780段階)+(1/32kHz×1,024分周×420段階)=13.5秒になり、10秒以上の時間差がでてしまうことになる。

0144

次に、本実施形態のように、処理Aと高精度の比較(つまり、第2クロック信号のパルス)とで、第1クロック信号の周波数を16MHzから40MHzに変化させた場合における周波数移行時間を考える。この場合、上記のように、低精度の比較では、第1設定数及び第2設定数が高精度の比較の場合に比べて1/16になる。そして、処理Aにおける印加電圧の変化の回数を、500回(つまし、500段階の印加電圧の変化)とする。この場合、周波数移行時間は、800段階のクロック信号生成部115(他方のクロック信号生成部115)では、(1/32kHz×500段階)+(1/32kHz×1,024分周÷16×300段階)=0.6秒になり、1,200段階のクロック信号生成部115(一方のクロック信号生成部115)では、(1/32kHz×500段階)+(1/32kHz×1,024分周÷16×700段階)=1.4秒になる。このため、本実施形態における構成では、クロック信号生成部115の電圧−周波数特定にバラツキによって生じる、周波数移行時間の差を小さい。このため、クロック信号生成装置100の製品毎の性能のバラツキを軽減することが出来る。このため、クロック信号生成部115の設計の自由度、選択範囲等を広くすることができる。

0145

本実施形態では、クロック信号生成部115が生成する第1クロック信号の周波数を変更する時に、任意の時間で周波数を変更させることができるため、周波数の急激な変化を防止することができる。このため、クロック信号生成装置100を前記の供給先であるCPU等に内蔵させても、そのCPU等の動作に異常をきたすようなことがないような周波数の変化をさせることができる。

0146

また、本実施形態では、第2クロック信号の周波数を低くしても、前記の周波数移行時間を短くすることができるので、第2クロック信号を低くすることによって、消費電力の低減効果が得られる。

0147

また、クロック信号生成部115の電圧−周波数特定にバラツキが生じることを考慮して、処理Aにおける印加電圧の変化の回数(前記の所定回数)を少なくしても、周波数移行時間への影響を少なくすることができる。さらに、前記の所定回数を少なくしても、周波数の移行完了までの時間を短くすることができる。

0148

基準となる第2クロック信号の周波数を高くすれば、周波数移行に必要な時間は少なくなるが、電子回路の性質上、周波数が高ければ高いほど、消費電力も高くなってしまう。本実施形態に係るクロック信号生成装置100では、第2クロック信号を低くしても、第1クロック信号の周波数の目標周波数への移行時間を短くすることができるので、第2クロック信号を低くしてクロック信号生成装置100の消費電力を抑えることができる。さらに、VCOの特性バラツキにも強く、VCOの設計の自由度およびVCOの選択範囲を広くすることができる。

0149

また、本実施形態では、第1クロック信号の周波数の目標周波数への移行時間を短くすることができるので、例えば、二つの目標周波数の高低の差を大きくするができ、一方の目標周波数を低くすることができる。この場合、CPU等の動作クロックの周波数を低くすることによる消費電力の低減効果が期待できる。さらに、本実施形態では、動作クロックの周波数の急激な変化を防止してCPU等の動作が止まることを防止できるので、CPU等が低消費電力状態で待機している時でも、CPU等によるクロック信号生成部115の監視が可能である。

0150

なお、第2制御部103とクロック信号生成部115と設定部111とは、例えば、目標周波数と、クロック信号との周波数を一致させるように動作する電子回路であるPLLの少なくとも一部によって構成される。クロック信号生成部110は、例えば、VCOによって構成される。この場合、第1クロック信号の周波数は、VCOの発振周波数になる。クロック信号生成装置100は、既存のPLL等を利用して容易に構成できる。

0151

本実施形態に係るクロック信号生成装置100は、例えば、この装置が生成したクロック信号が供給され、供給されたクロック信号を動作クロック信号として使用する処理装置とともに、電子装置を構成する。電子装置は、例えば、コンピュータ等の制御部、各種コンピュータ、各種プリンタ900(印刷装置)である。

0152

電子装置の一例として、図8にプリンタ900の構成を示す。

0153

プリンタ900は、例えば、クロック信号生成装置100と、CPU901と、メモリ902と、データ転送制御部904と、印刷装置エンジン905と、オペレーションパネル903と、受信部906と、を備え、LAN907(Local Area Network)に接続されている。

0154

CPU901は、プリンタ900の各構成要素を制御する。CPU901は、メモリ902内のプログラムの指示に基づいて動作する。

0155

メモリ902には、前記のプログラム、印刷データ等の各種データが保存される。

0156

データ転送制御部904は、印刷開始契機に、CPU901に印刷データの一部(例えば、画像における画素一列分のデータ)を順次要求する。CPU901は、この要求に従って、メモリ902から印刷データの一部を読み出し、データ転送制御部904に供給する。データ転送制御部904は、印刷データの一部を所定の制御信号に順次変換し、印刷エンジン905に順次供給する。

0157

印刷エンジン905は、各種プリンタヘッド印刷ドラム等を備え、データ転送制御部904から供給された制御信号に基づいて、前記印刷データが表す画像を用紙等に印刷する。

0158

オペレーションパネル903は、操作画面を表示するとともに、ユーザからの操作を受け付け、受け付けた操作に応じた操作信号をCPU901に供給する。CPU901は、供給された操作信号に応じて所定の処理を行う。

0159

LAN907からは、所定の印刷データが供給される。LAN907から供給される印刷データは、受信部906を介してプリンタ900に供給され、CPU901がメモリ902に格納する。

0160

クロック信号生成装置100は、第1クロック信号を生成し、生成した第1クロック信号をCPU901に供給する。CPU901は、このクロック信号を動作クロックとして使用する。CPU901は、目標周波数を特定する第1制御信号をクロック信号生成装置100に供給する。クロック信号生成装置100に第1制御信号が供給されることで、クロック信号生成装置100に第1制御信号が指定する目標周波数が設定される。クロック信号生成装置100は、設定された目標周波数のクロック信号を生成して出力するように動作する。このようにして、CPU901は、クロック信号の周波数を指定する。

0161

印刷等が行われていないとき、プリンタ900はスリープ状態印刷待機状態)にある。このとき、CPU901は、データ転送制御部904等の動作を停止し、プリンタ900の消費電力を軽減する。このときのCPU901の動作クロックの周波数は高くなくてもよいので、CPU901は、低い目標周波数(例えば、上記では16MHz)をクロック信号生成装置100に要求する。つまり、CPU901は、16MHzを指定する第1制御信号をクロック信号生成装置100に供給する。これによって、クロック信号生成装置100は、16MHzのクロック信号を生成して出力するように動作する。

0162

なお、プリンタ900がスリープ状態にあるとき、CPU901は、例えば、オペレーションパネル903への操作又は受信部906を介してLAN907から供給される印刷データを常に受け付ける。

0163

オペレーションパネル903が操作されるか、LAN907から印刷データが供給されると、プリンタ900は動作状態になり、印刷を開始する。このとき、CPU901は、データ転送制御部904等を動作させるので、動作クロックの周波数は高い必要があり、CPU901は、高い目標周波数(例えば、上記では40MHz)をクロック信号生成装置100に要求する。つまり、CPU901は、40MHzを指定する第1制御信号をクロック信号生成装置100に供給する。これによって、クロック信号生成装置100は、40MHzのクロック信号を生成して出力するように動作する。

0164

プリンタ900は動作状態になると、CPU901はデータ転送制御部904に印刷開始を指示し、データ転送制御部904はこの印刷開始を契機にCPU901に印刷データの一部を順次要求する。これによって、印刷が開始される。

0165

ここで、プリンタ900におけるスリープ状態から動作状態への移行は、短時間行われることが望ましい。さらに、CPU901等の動作が不安定(停止等も含む。)になることは当然避けたい。印刷において、CPU901が不安定になると、再起動等の必要性が生じる。この再起動によって印刷時の印刷データの取りこぼし等が発生し、印刷がうまくいかない場合がある。

0166

プリンタ900に本実施形態におけるクロック信号生成装置100を使用することで、上述のように、このクロック信号生成装置100は目標周波数が変更されたときに、CPU901等の動作を不安定にせずに、又は不安定になることを少なくし、かつ、短時間で第1クロック信号の周波数を目標周波数に一致させることができる。このため、このプリンタ900によれば、印刷時の印刷データの取りこぼし等の発生が防止又は軽減される。また、短時間で第1クロック信号の周波数を目標周波数に一致させることができるため、CPU901はスリープ状態のときに、低い周波数のクロック信号で動作しても、すぐに、動作状態に復帰できる。このため、スリープ状態のときのクロック信号の目標周波数として、低い周波数を採用でき、これによって、スリープ状態におけるプリンタ900の消費電力をより低減できる。

0167

なお、本実施形態におけるクロック信号生成装置100は、プリンタ900に限らず、動作状態、待機状態等の異なる状態を持つことが出来るコンピュータ等の電子装置に用いられる。本実施形態におけるクロック信号生成装置100を採用した電子装置によれば、上記と同様の効果(データの取りこぼし、CPU901等が不安定になることの解消又は軽減、動作状態等への素早い復帰、消費電力の低減等)が得られる。

0168

本発明は、上記実施形態に限られるものではなく様々な変形が可能である。その例を下記に例示する。下記の変形を行っても適宜上記で説明した効果が得られる。
(1)クロック信号生成部110は、印加される電圧が小さくなるに従って、生成するクロック信号の周波数を大きくするものであってもよい。この場合、印加される電圧の増減の扱いが逆になる。
(2)設定部111は、設定される制御値が大きくなると、クロック信号生成部110に印加する電圧を小さくしてもよい。この場合、制御値と印加する電圧との扱いが逆になる。
(3)上記実施形態では、第1制御部101は設定部111を介してクロック信号生成部110に印加される電圧を制御しているが、第1制御部101はクロック信号生成部110に印加される電圧を直接制御してもよい。
(4)上記実施形態では、第2制御部103は設定部111を介してクロック信号生成部110に印加される電圧を制御しているが、第2制御部103はクロック信号生成部110に印加される電圧を直接制御してもよい。
(5)設定部111は、設定値を1ずつ変化させているが、設定値を2以上の値(設定値が取り得る最小単位の値よりも大きい値)で変化させてもよい。これによって、第1制御部101は、より早く、第1クロック信号の周波数を目標周波数に近づけることができる。但し、設定値の変化値を大きくとると、印加電圧の変化も大きくなり、第1クロック信号の周波数の変化も大きくなるが、周波数の変化が大きくなると、第1クロック信号の供給先に悪影響を及ぼす場合がある。このため、設定値を2以上の値で変化させる場合に設定値をどの値で変化させるかは、クロック信号の供給先によって決定する。
(6)第1制御部101が第2制御部103の代わりに印加電圧の電圧値を定期的に変化させ続ける方法、各カウンタに各設定数を設定する方法等は、上記以外の方法であってもよい。
(7)また、第1制御部101が第2制御部103の代わりに印加電圧の電圧値を定期的に変化させ続けるときの変化の回数は、目標周波数を40MHzから16MHzに移行する場合と、目標周波数を16MHzから40MHzに移行する場合とで、異なってもよい。
(8)また、目標周波数は、前記の周波数に限るものではなく、また、目標周波数は、3つ以上あってもよい。この場合には、第1制御信号も各周波数を特定できる信号になる。また、第1カウンタ105に設定される第1設定数の候補及び第2カウンタ107に設定される第2設定数の候補も上記に限られるものではない。
(9)さらに、第2クロック信号の周波数は、上記では理解を容易にするために、32KHzとして説明したが、実際には、32.768KHz等となる。この場合、目標周波数、第1設定数の候補、第2設定数の候補等の各種値は、この周波数にあわせたものに変更される。
(10)低精度の比較における第1設定数及び第2設定数と高精度の比較における第1設定数及び第2設定数との関係は、16分の1にこだわる必要はなく、2の倍数にこだわる必要もない。
(11)図1では、第1設定数の候補及び第2設定数の候補をそれぞれ別のレジスタで管理しているが、高精度の比較に用いられる第1設定数の候補及び第2設定数の候補のレジスタの値を元に、第1制御部101等が、シフト演算にて低精度の比較に用いられる第1設定数の候補及び第2設定数の候補を求めるような構成にしてもよい。第1制御部101は、求めた値を第1カウンタ105と第2カウンタ107とにそれぞれ設定してもよい。また、逆に、低精度の比較のレジスタをシフトして、高精度の比較のレジスタの代わりとしてもよい。このようにして、レジスタの数を減らして、節約してもよい。
(12)第1制御部101が第2制御部103の代わりに印加電圧の電圧値を定期的に変化させ続ける処理を行わなくも良い。つまり、例えば図9に示すように、目標周波数が変更されると、第1制御部101は、上記第5の数及び上記第6の数を第1カウンタ105及び第2カウンタ107のそれぞれに設定し、第2制御部103は直ちに低精度の比較による電圧制御処理を行っても良い(後の処理は上記と同様である)。この場合、第1制御部101は、設定部111及び第2制御部102を適宜制御しなくてもよい。この場合、例えば、図5フローにおいて、ステップS203〜S206及びステップS211〜S214の処理が不要になる。

0169

100・・・クロック信号生成装置、101・・・第1制御部、103・・・第2制御部、105・・・第1カウンタ、107・・・第2カウンタ、109・・・基準信号生成部、111・・・設定部、113・・・D/A、115・・・クロック信号生成部、117・・・第1セレクタ、119・・・レジスタ、121・・・レジスタ、123・・・レジスタ、125・・・レジスタ、127・・・第2セレクタ、129・・・レジスタ、131・・・レジスタ、900・・・プリンタ、901・・・CPU、902・・・メモリ、903・・・オペレーションパネル、904・・・データ転送制御部、905・・・印刷エンジン、906・・・受信部、907・・・LAN

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ