図面 (/)

技術 薄膜トランジスタ及びその製造方法

出願人 三星ディスプレイ株式會社
発明者 朴在佑李制勳延聖珍金連洪
出願日 2011年2月28日 (9年4ヶ月経過) 出願番号 2011-041406
公開日 2011年9月15日 (8年9ヶ月経過) 公開番号 2011-181929
状態 特許登録済
技術分野 再結晶化技術 薄膜トランジスタ
主要キーワード 拡大グラフ 製造信頼性 d軌道 予備層 追加可否 分析グラフ 入力信号ライン 三元系化合物
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2011年9月15日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

薄膜トランジスタ及びその製造方法を提供すること。

解決手段

薄膜トランジスタは基板上に形成されたゲート電極、ゲート電極と重なり、第12族元素と第16族元素(但し、酸素元素は除く)または第13族元素と第15族元素を含む非結晶質多元系化合物(multi−elements compound)を含んで、電子移動度が約0.8cm2/Vs以上の半導体パターン、半導体パターンの第1端部と重なるソース電極、及び半導体パターンの第2端部と重なってソース電極と離隔されたドレイン電極を含む。非結晶質の多元系化合物を半導体パターンに適用することによって薄膜トランジスタの駆動特性を向上させることができる。

概要

背景

一般的に、表示パネルは、各画素領域を駆動するためのスイッチング素子が形成された表示基板と、前記表示基板と対向する対向基板とを含む。前記スイッチング素子としては、薄膜トランジスタ(Thin Film Transistor;TFT)を利用することができる。前記薄膜トランジスタは、ゲート電極と、ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間のチャネルを形成する半導体パターンを含む。前記半導体パターンは非結晶質シリコン(Amorphous Silicon;a−Si)、多結晶シリコン(Poly−Silicon;poly−Si)、酸化物半導体などで形成されている。

概要

薄膜トランジスタ及びその製造方法を提供すること。薄膜トランジスタは基板上に形成されたゲート電極、ゲート電極と重なり、第12族元素と第16族元素(但し、酸素元素は除く)または第13族元素と第15族元素を含む非結晶質多元系化合物(multi−elements compound)を含んで、電子移動度が約0.8cm2/Vs以上の半導体パターン、半導体パターンの第1端部と重なるソース電極、及び半導体パターンの第2端部と重なってソース電極と離隔されたドレイン電極を含む。非結晶質の多元系化合物を半導体パターンに適用することによって薄膜トランジスタの駆動特性を向上させることができる。

目的

本発明ではこのような点に着目し、本発明の目的は、電子移動度が向上し、大型表示装置に適用される薄膜トランジスタを提供する

効果

実績

技術文献被引用数
1件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

基板上に形成されたゲート電極と、前記ゲート電極と重なり、第12族元素及び第16族元素(但し、酸素元素は除く)または第13族元素及び第15族元素を含む非結晶質多元系化合物(multi−elementscompound)を含んでおり、電子移動度が約0.8cm2/Vs以上である半導体パターンと、前記半導体パターンの第1端部と重なるソース電極と、前記半導体パターンの前記第1端部とは別の第2端部と重なり、前記ソース電極と離隔されたドレイン電極と、を含む薄膜トランジスタ

請求項2

前記多元系化合物は、ガリウムヒ素GaAs)、ガリウムアンチモン(GaSb)、ガリウムビスマス(GaBi)、リン化ガリウム(GaP)、リン化インジウムInP)、インジウムヒ素InAs)、インジウムアンチモン(InSb)、インジウムビスマス(InBi)、硫化カドミウムCdS)、カドミウムセレン(CdSe)、カドミウムテルル(CdTe)、硫化亜鉛(ZnS)、亜鉛セレン(ZnSe)、亜鉛テルル(ZnTe)、硫化水銀(HgS)、水銀セレン(HgSe)、水銀テルル(HgTe)、リン化アルミニウム(AlP)、アルミニウムヒ素(AlAs)、アルミニウムアンチモン(AlSb)及びアルミニウムビスマス(AlBi)からなる群から選択された一つを含むことを特徴とする請求項1に記載の薄膜トランジスタ。

請求項3

前記多元系化合物は、インジウムガリウムリン(InGaP)、インジウムガリウムヒ素(InGaAs)、インジウムガリウムアンチモン(InGaSb)、インジウムアルミニウムリン(InAlP)、インジウムアルミニウムヒ素(InAlAs)、インジウムアルミニウムアンチモン(InAlSb)、アルミニウムガリウムリン(AlGaP)、アルミニウムガリウムヒ素(AlGaAs)、アルミニウムガリウムアンチモン(AlGaSb)、リン化ガリウムヒ素(GaAsP)、ガリウムヒ素アンチモン(GaAsSb)、ガリウムヒ素ビスマス(GaAsBi)、リン化ガリウムアンチモン(GaSbP)、ガリウムアンチモンビスマス(GaSbBi)、リン化ガリウムアンチモン(GaSbP)、リン化ガリウムビスマス(GaBiP)、アルミニウムヒ素リン(AlAsP)、アルミニウムヒ素アンチモン(AlAsSb)、アルミニウムヒ素ビスマス(AlAsBi)、アルミニウムアンチモンリン(AlSbP)、アルミニウムアンチモンビスマス(AlSbBi)、アルミニウムアンチモンリン(AlSbP)、アルミニウムビスマスリン(AlBiP)、インジウムヒ素リン(InAsP)、インジウムヒ素アンチモン(InAsSb)、インジウムヒ素ビスマス(InAsBi)、インジウムアンチモンリン(InSbP)、インジウムアンチモンビスマス(InSbBi)、インジウムアンチモンリン(InSbP)、及びインジウムビスマスリン(InBiP)からなる群から選択された一つを含むことを特徴とする請求項1に記載の薄膜トランジスタ。

請求項4

前記多元系化合物は、第2族元素、第3族元素、第4族元素、第5族元素、第6族元素、第7族元素、第8族元素、第9族元素、第10族元素、第11族元素、及び第14族元素からなる群から選択された少なくとも一つの元素ドーパントとしてさらに含むことを特徴とする請求項1から3のいずれか1項に記載の薄膜トランジスタ。

請求項5

前記ドーパントは、ベリリウム(Be)、マグネシウム(Mg)、カルシウム(Ca)、ストロンチウム(Sr)、バリウム(Ba)、ラジウム(Ra)、スカンジウム(Sc)、イットリウム(Y)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオビウム(Nb)、タンタル(Ta)、クロム(Cr)、モリブデン(Mo)、タングステン(W)、マンガン(Mn)、テクネチウム(Tc)、レニウム(Re)、炭素(C)、シリコン(Si)、ゲルマニウム(Ge)、錫(Sn)、鉛(Pb)、銅(Cu)、銀(Ag)、金(Au)、鉄(Fe)、ルテニウム(Ru)、オスミウム(Os)、コバルト(Co)、ロジウム(Rh)、イリジウム(Ir)、ニッケル(Ni)、パラジウム(Pd)、及び白金(Pt)からなる群から選択された少なくとも一つの元素を含むことを特徴とする請求項4に記載の薄膜トランジスタ。

請求項6

前記多元系化合物は、前記多元系化合物1cm3に対して各々1×1013個以上1×1019個以下の炭素原子水素原子、または酸素原子をさらに含むことを特徴とする請求項1から5のいずれか1項に記載の薄膜トランジスタ。

請求項7

基板上に形成されたゲート電極と、第12族元素及び第16族元素(但し、酸素元素は除く)または第13族元素及び第15族元素を含む結晶質と、第12族元素及び第16族元素(但し、酸素元素は除く)または第13族元素及び第15族元素を含む非結晶質とが混合された混合相を有する多元系化合物を含み、前記ゲート電極と重なる半導体パターンと、前記半導体パターンの第1端部と重なるソース電極と、前記半導体パターンの前記第1端部とは別の第2端部と重なり、前記ソース電極と離隔されたドレイン電極と、を含む薄膜トランジスタ。

請求項8

前記結晶質は、グレ−ンサイズ(grainsize)が約0.1nm以上約1um未満である複数のグレーン(grains)を含むことを特徴とする請求項7に記載の薄膜トランジスタ。

請求項9

前記多元系化合物は、ガリウムヒ素(GaAs)、ガリウムアンチモン(GaSb)、ガリウムビスマス(GaBi)、リン化ガリウム(GaP)、リン化インジウム(InP)、インジウムヒ素(InAs)、インジウムアンチモン(InSb)、インジウムビスマス(InBi)、硫化カドミウム(CdS)、カドミウムセレン(CdSe)、カドミウムテルル(CdTe)、硫化亜鉛(ZnS)、亜鉛セレン(ZnSe)、亜鉛テルル(ZnTe)、硫化水銀(HgS)、水銀セレン(HgSe)、水銀テルル(HgTe)、リン化アルミニウム(AlP)、アルミニウムヒ素(AlAs)、アルミニウムアンチモン(AlSb)、及びアルミニウムビスマス(AlBi)からなる群から選択された一つを含むことを特徴とする請求項7または8に記載の薄膜トランジスタ。

請求項10

前記多元系化合物は、インジウムガリウムリン(InGaP)、インジウムガリウムヒ素(InGaAs)、インジウムガリウムアンチモン(InGaSb)、インジウムアルミニウムリン(InAlP)、インジウムアルミニウムヒ素(InAlAs)、インジウムアルミニウムアンチモン(InAlSb)、アルミニウムガリウムリン(AlGaP)、アルミニウムガリウムヒ素(AlGaAs)、アルミニウムガリウムアンチモン(AlGaSb)、リン化ガリウムヒ素(GaAsP)、ガリウムヒ素アンチモン(GaAsSb)、ガリウムヒ素ビスマス(GaAsBi)、リン化ガリウムアンチモン(GaSbP)、ガリウムアンチモンビスマス(GaSbBi)、リン化ガリウムアンチモン(GaSbP)、リン化ガリウムビスマス(GaBiP)、アルミニウムヒ素リン(AlAsP)、アルミニウムヒ素アンチモン(AlAsSb)、アルミニウムヒ素ビスマス(AlAsBi)、アルミニウムアンチモンリン(AlSbP)、アルミニウムアンチモンビスマス(AlSbBi)、アルミニウムアンチモンリン(AlSbP)、アルミニウムビスマスリン(AlBiP)、インジウムヒ素リン(InAsP)、インジウムヒ素アンチモン(InAsSb)、インジウムヒ素ビスマス(InAsBi)、インジウムアンチモンリン(InSbP)、インジウムアンチモンビスマス(InSbBi)、インジウムアンチモンリン(InSbP)、及びインジウムビスマスリン(InBiP)からなる群から選択された一つを含むことを特徴とする請求項7または8に記載の薄膜トランジスタ。

請求項11

前記多元系化合物は、第2族元素、第3族元素、第4族元素、第5族元素、第6族元素、第7族元素、第8族元素、第9族元素、第10族元素、第11族元素、及び第14族元素からなる群から選択された少なくとも一つの元素をドーパントとしてさらに含むことを特徴とする請求項7から10のいずれか1項に記載の薄膜トランジスタ。

請求項12

前記ドーパントは、ベリリウム(Be)、マグネシウム(Mg)、カルシウム(Ca)、ストロンチウム(Sr)、バリウム(Ba)、ラジウム(Ra)、スカンジウム(Sc)、イットリウム(Y)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオビウム(Nb)、タンタル(Ta)、クロム(Cr)、モリブデン(Mo)、タングステン(W)、マンガン(Mn)、テクネチウム(Tc)、レニウム(Re)、炭素(C)、シリコン(Si)、ゲルマニウム(Ge)、錫(Sn)、鉛(Pb)、銅(Cu)、銀(Ag)、金(Au)、鉄(Fe)、ルテニウム(Ru)、オスミウム(Os)、コバルト(Co)、ロジウム(Rh)、イリジウム(Ir)、ニッケル(Ni)、パラジウム(Pd)、及び白金(Pt)からなるから選択された少なくとも一つの元素を含むことを特徴とする請求項11に記載の薄膜トランジスタ。

請求項13

前記半導体パターンの電子移動度は約0.8cm2/Vs以上約3500cm2/Vs以下であることを特徴とする請求項7から12のいずれか1項に記載の薄膜トランジスタ。

請求項14

基板上に形成されたゲート電極と、前記ゲート電極と重なり、第12族元素及び第16族元素(但し、酸素元素は除く)または第13族元素及び第15族元素を含んでおりグレーンサイズが約0.1nm以上約1um未満である複数のグレーン(grains)を含む結晶質の多元系化合物(multi−elementscompound)を含む半導体パターンと、前記半導体パターンの第1端部と重なるソース電極と、前記半導体パターンの前記第1端部とは別の第2端部と重なり、前記ソース電極と離隔されたドレイン電極を含む薄膜トランジスタ。

請求項15

前記多元系化合物は、ガリウムヒ素(GaAs)、ガリウムアンチモン(GaSb)、ガリウムビスマス(GaBi)、リン化ガリウム(GaP)、リン化インジウム(InP)、インジウムヒ素(InAs)、インジウムアンチモン(InSb)、インジウムビスマス(InBi)、硫化カドミウム(CdS)、カドミウムセレン(CdSe)、カドミウムテルル(CdTe)、硫化亜鉛(ZnS)、亜鉛セレン(ZnSe)、亜鉛テルル(ZnTe)、硫化水銀(HgS)、水銀セレン(HgSe)、水銀テルル(HgTe)、リン化アルミニウム(AlP)、アルミニウムヒ素(AlAs)、アルミニウムアンチモン(AlSb)及びアルミニウムビスマス(AlBi)からなる郡から選択された一つを含むことを特徴とする請求項14に記載の薄膜トランジスタ。

請求項16

前記多元系化合物は、インジウムガリウムリン(InGaP)、インジウムガリウムヒ素(InGaAs)、インジウムガリウムアンチモン(InGaSb)、インジウムアルミニウムリン(InAlP)、インジウムアルミニウムヒ素(InAlAs)、インジウムアルミニウムアンチモン(InAlSb)、アルミニウムガリウムリン(AlGaP)、アルミニウムガリウムヒ素(AlGaAs)、アルミニウムガリウムアンチモン(AlGaSb)、リン化ガリウムヒ素(GaAsP)、ガリウムヒ素アンチモン(GaAsSb)、ガリウムヒ素ビスマス(GaAsBi)、リン化ガリウムアンチモン(GaSbP)、ガリウムアンチモンビスマス(GaSbBi)、リン化ガリウムアンチモン(GaSbP)、リン化ガリウムビスマス(GaBiP)、アルミニウムヒ素リン(AlAsP)、アルミニウムヒ素アンチモン(AlAsSb)、アルミニウムヒ素ビスマス(AlAsBi)、アルミニウムアンチモンリン(AlSbP)、アルミニウムアンチモンビスマス(AlSbBi)、アルミニウムアンチモンリン(AlSbP)、アルミニウムビスマスリン(AlBiP)、インジウムヒ素リン(InAsP)、インジウムヒ素アンチモン(InAsSb)、インジウムヒ素ビスマス(InAsBi)、インジウムアンチモンリン(InSbP)、インジウムアンチモンビスマス(InSbBi)、インジウムアンチモンリン(InSbP)、及びインジウムビスマスリン(InBiP)からなる郡から選択された一つを含むことを特徴とする請求項14に記載の薄膜トランジスタ。

請求項17

前記多元系化合物は、第2族元素、第3族元素、第4族元素、第5族元素、第6族元素、第7族元素、第8族元素、第9族元素、第10族元素、第11族元素、及び第14族元素からなる郡から選択された少なくとも一つの元素をドーパントとしてさらに含むことを特徴とする請求項14から16のいずれか1項に記載の薄膜トランジスタ。

請求項18

前記ドーパントは、ベリリウム(Be)、マグネシウム(Mg)、カルシウム(Ca)、ストロンチウム(Sr)、バリウム(Ba)、ラジウム(Ra)、スカンジウム(Sc)、イットリウム(Y)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオビウム(Nb)、タンタル(Ta)、クロム(Cr)、モリブデン(Mo)、タングステン(W)、マンガン(Mn)、テクネチウム(Tc)、レニウム(Re)、炭素(C)、シリコン(Si)、ゲルマニウム(Ge)、錫(Sn)、鉛(Pb)、銅(Cu)、銀(Ag)、金(Au)、鉄(Fe)、ルテニウム(Ru)、オスミウム(Os)、コバルト(Co)、ロジウム(Rh)、イリジウム(Ir)、ニッケル(Ni)、パラジウム(Pd)、及び白金(Pt)からなる郡から選択された少なくとも一つの元素を含むことを特徴とする請求項17に記載の薄膜トランジスタ。

請求項19

基板上にゲート電極を形成する段階と、前記基板に第12族元素及び第16族元素(但し、酸素元素は除く)または第13族元素及び第15族元素を含む多元系化合物(multi−elementscompound)のソース蒸着し、前記多元系化合物を含む半導体層を形成する段階と、前記半導体層をパターニングして前記ゲート電極と重なった半導体パターンを形成する段階と、前記半導体パターンの第1端部と重なったソース電極を形成する段階と、前記半導体パターンの前記第1端部とは別の第2端部と重なっており、かつ前記ソース電極と離隔されたドレイン電極を形成する段階と、を含む薄膜トランジスタの製造方法。

請求項20

前記半導体層を形成する段階は、約100℃〜約500℃のチャンバ内部で遂行されることを特徴とする請求項19に記載の薄膜トランジスタの製造方法。

請求項21

前記半導体層は非結晶質であることを特徴とする請求項19または20に記載の薄膜トランジスタの製造方法。

請求項22

前記半導体層は非結晶質及び結晶質が混合された混合相であることを特徴とする請求項19または20に記載の薄膜トランジスタの製造方法。

請求項23

前記混合相中の結晶質は、グレーンサイズ(grainsize)が約0.1nm以上約1um未満である複数のグレーン(grains)を含むことを特徴とする請求項22に記載の薄膜トランジスタの製造方法。

請求項24

前記半導体層は、グレインサイズ(grainsize)が約0.1nm以上約1um未満である複数のグレーン(grains)を含む結晶質であることを特徴とする請求項19から21のいずれか1項に記載の薄膜トランジスタの製造方法。

請求項25

前記半導体層を形成する段階は、前記基板に非結晶質の多元系化合物を蒸着する段階と、前記基板に蒸着された非結晶質の多元系化合物にレーザー照射して、前記非結晶質の多元系化合物を決定化させる段階と、を含むことを特徴とする請求項19または20に記載の薄膜トランジスタの製造方法。

請求項26

前記非結晶質の多元系化合物を決定化させる段階では、前記非結晶質の多元系化合物の少なくとも一部を結晶質の多元系化合物に変換させることを特徴とする請求項25に記載の薄膜トランジスタの製造方法。

請求項27

前記非結晶質の多元系化合物を決定化させる段階においては、前記非結晶質の一部が結晶質に変化されると共に残りは残留することで、前記半導体層は前記非結晶質及び結晶質の混合相の前記多元系化合物を含むことを特徴とする請求項25に記載の薄膜トランジスタの製造方法。

請求項28

前記半導体層は、パルスレーザー蒸着法(pulselaserdeposition;PLD)、熱蒸着法(thermalevaporation)、分子ビームエピタキシー(molecularbeamepitaxy;MBE)、スパッタ法化学気相蒸着法(chemicalvapordeposition;CVD)、金属有機物化学気相蒸着法(metal−organicchemicalvapordeposition;MOCVD)、及び原子層蒸着法(atomiclayerdeposition;ALD)のうちいずれか一つの方法で形成することを特徴とする請求項19から27のいずれか1項に記載の薄膜トランジスタの製造方法。

請求項29

前記半導体層は、プラズマ化学気相蒸着法(plasmaenhancedchemicalvapordeposition;PECVD)またはプラズマ金属有機物化学気相蒸着法(plasmaenhancedmetal−organicchemicalvapordeposition、PEMOCVD)で形成することを特徴とする請求項19から27のいずれか1項に記載の薄膜トランジスタの製造方法。

請求項30

前記ソースは第12族元素と第16族元素(但し、酸素元素は除く)とを含むことを特徴とする請求項19から29のいずれか1項に記載の薄膜トランジスタの製造方法。

請求項31

前記ソースは第13族元素と第15族元素とを含むことを特徴とする請求項19から29のいずれか1項に記載の薄膜トランジスタの製造方法。

技術分野

0001

本発明は薄膜トランジスタ及びその製造方法に関し、より詳しくは駆動特性を向上させるための薄膜トランジスタ及びその製造方法に関する。

背景技術

0002

一般的に、表示パネルは、各画素領域を駆動するためのスイッチング素子が形成された表示基板と、前記表示基板と対向する対向基板とを含む。前記スイッチング素子としては、薄膜トランジスタ(Thin Film Transistor;TFT)を利用することができる。前記薄膜トランジスタは、ゲート電極と、ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間のチャネルを形成する半導体パターンを含む。前記半導体パターンは非結晶質シリコン(Amorphous Silicon;a−Si)、多結晶シリコン(Poly−Silicon;poly−Si)、酸化物半導体などで形成されている。

先行技術

0003

特開平10−092747号公報
韓国特許第0859723号明細書
米国特許出願公開第2008/0296569号

発明が解決しようとする課題

0004

非結晶質シリコン層は、大型基板上に均一に形成できる長所がある反面、電子移動度が約0.5平方cm2/Vsであるため薄膜トランジスタの駆動特性が低い。電子移動度が数十〜数百平方cm2/Vsの多結晶シリコン層を前記薄膜トランジスタに利用する場合、電子移動度が前記非結晶質シリコンに比べて良いが、前記多結晶シリコン層は非結晶質シリコン層を決定化させる工程が必須となり、大型基板上に前記多結晶シリコン層を均一に形成しにくく、製造費用が高い。

0005

一方、表示装置が段々大型化されるのに伴い信号配線は長くなるため、電気抵抗が増加する。前記電気抵抗の増加はRC信号遅延を発生させる。これを解決するためには、前記信号配線が電気抵抗の低い物質から形成されなければならないが、前記信号配線を形成できる物質は限定的である。また、前記RC信号の遅延を防止するためには、各画素電圧充電されるのにかかる時間を減らさなければならない。前記充電時間を減らすために前記画素の薄膜トランジスタの駆動速度が速くなければならない。従って、前記薄膜トランジスタの半導体パターンの電子移動度が高くなければならないが、前記多結晶シリコン層を大型表示装置に適用しにくく、前記酸化物半導体は製造信頼性が低いという問題点がある。

0006

そこで、本発明ではこのような点に着目し、本発明の目的は、電子移動度が向上し、大型表示装置に適用される薄膜トランジスタを提供することにある。

0007

本発明の他の目的は前記薄膜トランジスタを製造する方法を提供することにある。

課題を解決するための手段

0008

上述の本発明の目的を実現するための一実施形態に係る薄膜トランジスタは、ゲート電極、半導体パターン、ソース電極、及びドレイン電極を含む。ゲート電極は、基板上に形成されている。前記半導体パターンは、前記ゲート電極と重なり、第12族元素及び第16族元素(但し、酸素元素は除く)または第13族元素及び第15族元素を含む非結晶質多元系化合物(multi−elements compound)を含んでおり、電子移動度が約0.8cm2/Vs以上である。前記ソース電極は前記半導体パターンの第1端部と重なり、前記ドレイン電極は前記半導体パターンの前記第1端部とは別の第2端部と重なり、前記ソース電極と離隔される。

0009

前記多元系化合物の具体的な例としては、ガリウムヒ素GaAs)、ガリウムアンチモン(GaSb)、ガリウムビスマス(GaBi)、リン化ガリウム(GaP)、リン化インジウムInP)、インジウムヒ素InAs)、インジウムアンチモン(InSb)、インジウムビスマス(InBi)、硫化カドミウムCdS)、カドミウムセレン(CdSe)、カドミウムテルル(CdTe)、硫化亜鉛(ZnS)、亜鉛セレン(ZnSe)、亜鉛テルル(ZnTe)、硫化水銀(HgS)、水銀セレン(HgSe)、水銀テルル(HgTe)、リン化アルミニウム(AlP)、アルミニウムヒ素(AlAs)、アルミニウムアンチモン(AlSb)またはアルミニウムビスマス(AlBi)等を挙げることができる。

0010

前記多元系化合物は、第2族元素、第3族元素、第4族元素、第5族元素、第6族元素、第7族元素、第8族元素、第9族元素、第10族元素、第11族元素または第14族元素をドーパントとしてさらに含むことができる。

0011

前記多元系化合物は、前記多元系化合物1cm3に対し1×1013個以上1×1019個以下の炭素原子水素原子、または酸素原子をさらに含むことができる。

0012

上述の本発明の目的を実現するための他の実施形態に係る薄膜トランジスタは、半導体パターンが、第12族元素及び第16族元素(但し、酸素元素は除く)、または第13族元素及び第15族元素を含む結晶質と、第12族元素及び第16族元素(但し、酸素元素は除く)、または第13族元素及び第15族元素を含む非結晶質とが混合された混合相を有する多元系化合物を含む。

0013

前記結晶質はグレーンサイズ(grain size)が約0.1nm以上約1um未満である複数のグレーン(grains)を含むことができる。

0014

前記半導体パターンの電子移動度は、約0.8cm2/Vs以上約3500cm2/Vs以下であることができる。

0015

上述の本発明の目的を実現するためのまた他の実施形態に係る薄膜トランジスタは、半導体パターンが、第12族元素及び第16族元素(但し、酸素元素は除く)または第13族元素及び第15族元素を含んでおり、グレーンサイズが約0.1nm以上約1um未満である複数のグレーン(grains)を含む結晶質の多元系化合物を含む。

0016

上述の本発明の他の目的を実現するための一実施形態に係る薄膜トランジスタの製造方法では、以下の段階が含まれる。
・基板上にゲート電極を形成する段階
・基板に第12族元素及び第16族元素(但し、酸素元素は除く)または、第13族元素及び第15族元素を含む多元系化合物のソース蒸着して、多元系化合物を含む半導体層を形成する段階
・前記半導体層をパターニングして前記ゲート電極と重なった半導体パターンを形成段階
・前記半導体パターンの第1端部と重なったソース電極を形成する段階
・前記半導体パターンの第1端部とは別の第2端部と重なっており、かつ前記ソース電極と離隔されたドレイン電極を形成する段階。

0017

一実施形態において、前記半導体層は非結晶質であることができる。他の実施形態において、前記半導体層は非結晶質及び結晶質が混合された混合であることができる。また他の実施形態において、グレーンサイズ(grain size)が約0.1nm以上約1um未満である複数のグレーン(grains)を含む結晶質であることができる。

0018

前記半導体層は、パルスレーザー蒸着法(pulse laser deposition;PLD)、熱蒸着法(thermal evaporation)、分子ビームエピタキシー(molecular beam epitaxy;MBE)、スパッタ法化学気相蒸着法(chemical vapor deposition;CVD)、金属有機物化学気相蒸着法(metal−organic chemical vapour deposition;MOCVD)、及び原子層蒸着法(atomic layer deposition;ALD)のうちいずれか一つの方法で形成されることができる。これとは異なって、前記半導体層はプラズマ化学気相蒸着法(plasma enhanced chemical vapor deposition;PECVD)またはプラズマ金属有機物化学気相蒸着法(plasma enhanced metal−organic chemical vapour deposition;PEMOCVD)で形成されることができる。

発明の効果

0019

このような薄膜トランジスタ及びその製造方法によると、超高速動作特性を有し、製造費用が節減される薄膜トランジスタを形成することができる。前記薄膜トランジスタを表示装置用アレイ基板で適用することによって高解像度の大型表示装置に要求される高周波数駆動特性を得ることができる。

図面の簡単な説明

0020

本発明の第1の実施形態に係る表示基板の平面図である。
図1に示した回路トランジスタ及び画素トランジスタの平面図である。
図2のI−I’ラインに沿って切断した断面図である。
図2のA部分を拡大した拡大断面図である。
図3に示した表示基板の製造方法を説明するための断面図である。
図3に示した表示基板の製造方法を説明するための断面図である。
本発明の第2の実施形態に係る表示基板の拡大断面図である。
本発明の第3の実施形態に係る表示基板の拡大断面図である。
本発明の第4の実施形態に係る表示基板の平面図である。
図9のII−II’ライン及びIII−III’ラインに沿って切断した断面図である。
図10に示した表示基板の製造方法を説明するための断面図である。
図10に示した表示基板の製造方法を説明するための断面図である。
本発明の第5の実施形態に係る表示基板の断面図である。
図13に示した表示基板の製造方法を説明するための断面図である。
図13に示した表示基板の製造方法を説明するための断面図である。
本発明の第6の実施形態に係る表示基板の断面図である。
図16に示した表示基板の製造方法を説明するための断面図である。
図16に示した表示基板の製造方法を説明するための断面図である。
本発明の第7の実施形態に係る表示基板の断面図である。
図19に示した表示基板の製造方法を説明するための断面図である。
図19に示した表示基板の製造方法を説明するための断面図である。
本発明の第8の実施形態に係る表示基板の断面図である。
本発明の第9の実施形態に係る表示基板の断面図である。
図23に示した表示基板の製造方法を説明するための断面図である。
図23に示した表示基板の製造方法を説明するための断面図である。
インジウム−ガリウム−ヒ素半導体層の成膜温度による表面状態を示したSEM写真である。
インジウム−ガリウム−ヒ素半導体層の成膜温度による表面状態を示したSEM写真である。
インジウム−ガリウム−ヒ素半導体層の成膜温度による表面状態を示したSEM写真である。
インジウム−ガリウム−ヒ素半導体層の成膜温度による電圧−電流特性を示したグラフである。
インジウム−ガリウム−ヒ素半導体層の成膜温度による電圧−電流特性を示したグラフである。
インジウム−ガリウム−ヒ素半導体層の成膜温度による電圧−電流特性を示したグラフである。
インジウム−ガリウム−ヒ素半導体層の成膜の厚さによる電圧−電流特性を示したグラフである。
インジウム−ガリウム−ヒ素半導体層の成膜の厚さによる電圧−電流特性を示したグラフである。
インジウム−ガリウム−ヒ素半導体層の成膜の厚さによる電圧−電流特性を示したグラフである。
インジウム−ガリウム−ヒ素半導体層の成膜の厚さによる電圧−電流特性を示したグラフである。
インジウム−ガリウム−ヒ素の結晶相に対するX線分析グラフである。
インジウム−ガリウム−ヒ素半導体層のXPS分析グラフである。
図37に示した分析ピーク拡大グラフである。
熱処理時間によるインジウム−ガリウム−ヒ素半導体層を有する電圧−電流特性を示したグラフである。
熱処理時間によるインジウム−ガリウム−ヒ素半導体層を有する電圧−電流特性を示したグラフである。
熱処理時間によるインジウム−ガリウム−ヒ素半導体層を有する電圧−電流特性を示したグラフである。

実施例

0021

以下、添付した図面を参照して本発明の望ましい実施形態をより詳細に説明する。

0022

<第1の実施形態>
図1は本発明の第1の実施形態に係る表示基板の平面図である。

0023

図1を参照すると、本実施形態に係る表示基板101は、表示領域DAに形成された画素部と、前記表示領域DAを囲む周辺領域PAに形成されたゲート駆動GD、及びデータ駆動DDを含む。

0024

前記画素部は、画素トランジスタPSW及び前記画素トランジスタPSWと電気的に接続された画素電極PEを含む。前記画素部は、前記表示領域DAに形成されたゲートラインGL及びデータラインDLによって囲まれることができる。前記ゲート駆動部GDは、前記画素部にゲート駆動信号を伝達し、複数の第1回路トランジスタTR1を含む。前記データ駆動部DDは、前記画素部にデータ駆動信号を伝達し、複数の第2回路トランジスタTR2を含む。前記画素トランジスタPSWは薄膜トランジスタ(thin film transistor;TFT)であり、前記第1回路トランジスタTR1及び第2回路トランジスタTR2の各々も薄膜トランジスタである。

0025

以下、図2及び図3を参照して、前記画素トランジスタPSW及び前記トランジスタTRについて具体的に説明する。なお、前記第2回路トランジスタTR2は、接続された信号ラインを除いてはその構成が前記第1回路トランジスタTR1と実質的に同一であるため、前記第2回路トランジスタTR2に対する説明は省略し、前記第1回路トランジスタTR1についての説明を行う。

0026

図2図1に示した第1回路トランジスタTR1及び画素トランジスタPSWの平面図であり、図3図2のI−I’ラインに沿って切断した断面図である。

0027

図2及び図3を参照すると、前記画素トランジスタPSWは、前記ゲートラインGLと接続された第1ゲート電極G1、前記データラインDLと接続された第1ソース電極S1、前記第1ソース電極S1と離隔された第1ドレイン電極D1、及び第1半導体パターンAP1を含む。

0028

前記第1半導体パターンAP1は前記第1ゲート電極G1上に形成されて前記第1ゲート電極G1と重なる。前記第1半導体パターンAP1は非結晶質(amorphous)の多元系化合物(multi−elements compound)を含む第1半導体層130aを含む。前記非結晶質の多元系化合物は、互いに異なる2つ以上の元素化学的に結合された化合物であってその相(phase)が非結晶であると定義する。前記多元系化合物は、互いに異なる2つの元素を含む二元系化合物、互いに異なる3つの元素を含む三元系化合物、または互いに異なる4つの元素を含む四元系化合物等であることができる。

0029

一例として、前記多元系化合物は、第12族元素と第16族元素を含むかまたは、第13族元素と第15族元素を含む二元系化合物を含むことができる。なお、前記二元系化合物に酸素が含まれる場合、絶縁層水素によって前記二元系化合物が還元されて前記第1半導体パターンAP1の固有特性変質させることがあるため、前記第16族元素のうち酸素は除く。前記二元系化合物の具体的な例としては、ガリウムヒ素(GaAs)、ガリウムアンチモン(GaSb)、ガリウムビスマス(GaBi)、リン化ガリウム(GaP)、リン化インジウム(InP)、インジウムヒ素(InAs)、インジウムアンチモン(InSb)、インジウムビスマス(InBi)、硫化カドミウム(CdS)、カドミウムセレン(CdSe)、カドミウムテルル(CdTe)、硫化亜鉛(ZnS)、亜鉛セレン(ZnSe)、亜鉛テルル(ZnTe)、硫化水銀(HgS)、水銀セレン(HgSe)、水銀テルル(HgTe)、リン化アルミニウム(AlP)、アルミニウムヒ素(AlAs)、アルミニウムアンチモン(AlSb)またはアルミニウムビスマス(AlBi)等を挙げることができる。

0030

前記二元系化合物中で、ガリウムヒ素(GaAs)、ガリウムアンチモン(GaSb)、リン化インジウム(InP)、インジウムヒ素(InAs)、インジウムアンチモン(InSb)、硫化カドミウム(CdS)、カドミウムセレン(CdSe)、カドミウムテルル(CdTe)、硫化亜鉛(ZnS)、亜鉛セレン(ZnSe)、及び亜鉛テルル(ZnTe)が単結晶の時の電子移動度、有効質量イオン化度、及び非結晶質である時の電子移動度は下記の表1のようである。

0031

<表1>

0032

前記表1を参照すると、前記二元系化合物は非結晶質でも約0.8cm2/Vs以上の電子移動度を有することが分かる。前記二元系化合物の電子移動度は約0.8cm2/Vs以上3500cm2/Vs以下であり、ドーピング元素追加可否により変わることができる。また、非結晶質と結晶質が混合された混合相の二元系化合物の場合、電子移動度はより一層向上されることができる。前記電子移動度は高いほど前記第1半導体パターンAP1を通じて前記第1ソース電極S1から前記第1ドレイン電極D1に電子が移動する速度が速いことを示す。これによって、前記画素トランジスタPSWに非結晶質を含む前記二元系化合物を利用することによって、前記画素トランジスタPSWのRC遅延を最小化させることができる。
なお、非結晶質と結晶質が混合された混合相の二元系化合物とは、非結晶質及び結晶質が共に第12族元素及び第16族元素の組み合わせまたは第13族元素及び第15族元素の組み合わせからなっており、これらが混合されたものを言う。

0033

また、表1に示した前記二元系化合物は、シリコン化合物またはゲルマニウム化合物に比べて相対的にイオン化度が高いことが分かる。元素同士の共有結合のみで連結される共有結合性化合物は前記イオン化度が0であり、前記共有結合性化合物は、非結晶質状態で元素が不規則に配列されることによって互いに隣接する元素間の化学的結合が弱い。具体的に、前記共有結合性化合物の場合には各元素の軌道形態が四面体構造を有することになり、非結晶質状態では各元素が結晶質状態を基準として位置が少しでも変化しても元素間の連結が崩れる。これによって、電子の移動経路無秩序になり電子が前記共有結合性化合物内部での移動が難しくなることによって、前記共有結合性化合物の非結晶質状態では電子移動度が低くなる。反面、これに比べて相対的に高イオン化度を有する前記二元化化合物は、各元素の軌道形態が球形を有することによって非結晶質状態で各元素が結晶質状態を基準として位置が変化しても互いに隣接した元素の軌道が互いに重なる領域があるので、前記電子移動度の減少が前記共有結合性化合物に比べて顕著に少ないことが分かる。

0034

前記三元系化合物は、互いに異なる2つの元素を含む前記二元系化合物に更に他の1つの元素を含む化合物である。前記他の1つの元素は、前記二元系化合物に含まれる2つの元素と異なる元素として第13族元素または第15族元素を含むことができる。前記三元系化合物の具体的な例としては、インジウムガリウムリン(InGaP)、インジウムガリウムヒ素(InGaAs)、インジウムガリウムアンチモン(InGaSb)、インジウムアルミニウムリン(InAlP)、インジウムアルミニウムヒ素(InAlAs)、インジウムアルミニウムアンチモン(InAlSb)、アルミニウムガリウムリン(AlGaP)、アルミニウムガリウムヒ素(AlGaAs)、アルミニウムガリウムアンチモン(AlGaSb)、リン化ガリウムヒ素(GaAsP)、ガリウムヒ素アンチモン(GaAsSb)、ガリウムヒ素ビスマス(GaAsBi)、リン化ガリウムアンチモン(GaSbP)、ガリウムアンチモンビスマス(GaSbBi)、リン化ガリウムアンチモン(GaSbP)、リン化ガリウムビスマス(GaBiP)、アルミニウムヒ素リン(AlAsP)、アルミニウムヒ素アンチモン(AlAsSb)、アルミニウムヒ素ビスマス(AlAsBi)、アルミニウムアンチモンリン(AlSbP)、アルミニウムアンチモンビスマス(AlSbBi)、アルミニウムアンチモンリン(AlSbP)、アルミニウムビスマスリン(AlBiP)、インジウムヒ素リン(InAsP)、インジウムヒ素アンチモン(InAsSb)、インジウムヒ素ビスマス(InAsBi)、インジウムアンチモンリン(InSbP)、インジウムアンチモンビスマス(InSbBi)、インジウムアンチモンリン(InSbP)、及びインジウムビスマスリン(InBiP)等を挙げることができる。

0035

前記四元系化合物は、互いに異なる3つの元素を含む前記三元系化合物に、更に他の1つの元素を含む化合物である。前記他の1つの元素は、前記三元系化合物に含まれる3つの元素と異なる元素として第13族元素または第15族元素を含むことができる。前記四元系化合物の具体的な例としては、インジウムガリウムヒ素リン(InGaAsP)、アルミニウムガリウムヒ素リン(AlGaAsP)、またはアルミニウムインジウムガリウムヒ素リン(AlInAsP)等を挙げることができる。

0036

これとは異なって、前記多元系化合物は互いに異なる5つ以上の元素を含むこともできる。

0037

一方、前記二元系化合物または前記三元系化合物は、各化合物を構成する元素と他のドーパントをさらに含むことができる。前記ドーパントは、第2族元素、第3族元素、第4族元素、第5族元素、第6族元素、第7族元素、第8族元素、第9族元素、第10族元素、第11族元素、または第14族元素を含むことができる。前記ドーパントの具体的な例としては、ベリリウム(Be)、マグネシウム(Mg)、カルシウム(Ca)、ストロンチウム(Sr)、バリウム(Ba)、ラジウム(Ra)、スカンジウム(Sc)、イットリウム(Y)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオビウム(Nb)、タンタル(Ta)、クロム(Cr)、モリブデン(Mo)、タングステン(W)、マンガン(Mn)、テクネチウム(Tc)、レニウム(Re)、炭素(C)、シリコン(Si)、ゲルマニウム(Ge)、錫(Sn)、鉛(Pb)、銅(Cu)、銀(Ag)、金(Au)、鉄(Fe)、ルテニウム(Ru)、オスミウム(Os)、コバルト(Co)、ロジウム(Rh)、イリジウム(Ir)、ニッケル(Ni)、パラジウム(Pd)、または白金(Pt)等を挙げることができる。

0038

再び、図2及び図3を参照すると、前記第1ソース電極S1は、前記第1半導体パターンAP1上に形成され、前記第1半導体パターンAP1の第1端部と重なる。前記第1ドレイン電極D1は前記第1半導体パターンAP1上に形成されて、前記第1半導体パターンAP1の第2端部と重なる。前記第1ソース電極S1及び第1ドレイン電極D1が前記第1半導体パターンAP1と直接的に接触するので、前記第1ソース電極S1及び第1ドレイン電極D1の各々と前記第1半導体層130aの接触抵抗を低くするために、前記第1半導体パターンAP1は、前記第1半導体層130aと前記第1ソース電極S1との間及び前記第1半導体層130aと前記第1ドレイン電極D1との間に配置された第1オーミックコンタクト層130bをさらに含むことができる。

0039

前記第1オーミックコンタクト層130bは、不純物を前記第1半導体層130aの表面に高濃度ドーピングして形成することができる。前記不純物の具体的な例としては、第2族元素、第3族元素、第4族元素、第5族元素、第6族元素、第7族元素、第11族元素、第14族元素、第8族元素、第9族元素、または第10族元素などを挙げることができる。これとは異なって、前記第1オーミックコンタクト層130bは、前記第1半導体層130aと独立的に別途層を前記第1半導体層130a上に蒸着することによって形成することができる。前記独立的な別途層は例えば、テルル(Te)、セレン(Se)等の第16族元素を含むことができる。

0040

一方、前記第1回路トランジスタTR1は、制御信号ラインL1と接続された第2ゲート電極G2、入力信号ラインL2と接続された第2ソース電極S2、出力信号ラインL3と接続された第2ドレイン電極D2、及び第2半導体パターンAP2を含む。前記第2半導体パターンAP2は前記第1半導体パターンAP1と実質的に同一物質で形成される。前記第2半導体パターンAP2は前記第1半導体パターンAP1が形成される工程において同時に形成されることができる。前記第1回路トランジスタTR1は、接続された信号ラインと形成された領域が前記表示基板101の前記周辺領域PAであることを除いては、前記画素トランジスタPSWと同一である。従って、重複する説明は省略する。本発明に係る前記第1回路トランジスタTR1及び第2回路トランジスタTR2に、電子移動度の比較的高い前記非結晶質の多元系化合物を半導体パターンとして利用することによって、前記第1回路トランジスタTR1及び第2回路トランジスタTR2の駆動速度を向上させることができる。

0041

第1絶縁層120は前記第1ゲート電極G1及び前記第2ゲート電極G2を含むベース基板110上に形成される。前記第1絶縁層120は、酸化シリコン酸化アルミニウム酸化チタニウム酸化タンタル及び酸化ジルコニウムのうち少なくとも一つを含む酸化物または窒化シリコンを含む窒化物で形成されることができる。または、前記第1絶縁層120は、酸化物と窒化物が積層された構造を有することができる。前記第1絶縁層120は、その上に形成される前記第1半導体パターンAP1及び第2半導体パターンAP2と直接的に接触するが、前記酸化物または窒化物は前記第1半導体パターンAP1及び第2半導体パターンAP2と化学反応しないので前記第1半導体パターンAP1及び第2半導体パターンAP2の特性が変質することを防止することができる。尚、従来においては、チャネル物質として酸化物半導体を用いた場合に、チャネル層と絶縁層との間の還元反応により半導体パターンの特性が変質するといった問題が生じていた。

0042

第2絶縁層140は、前記第1ソース電極S1及び第2ソース電極S2並びに前記第1ドレイン電極D1及び第2ドレイン電極D2を含む前記ベース基板110上に形成される。前記第2絶縁層140も前記第1絶縁層120のように酸化シリコン、酸化アルミニウム、酸化チタニウム、酸化タンタル、及び酸化ジルコニウムのうち少なくとも一つを含む酸化物または窒化シリコンを含む窒化物で形成されることができる。または、前記第2絶縁層140は酸化物と窒化物が積層される構造を有することができる。

0043

前記画素電極PEは前記第2絶縁層140上に形成される。前記画素電極PEは前記第1絶縁層120及び第2絶縁層140を貫通するコンタクトホールを通じて前記第1ドレイン電極D1と直接的にコンタクトする。これによって、前記画素トランジスタPSWは前記画素電極PEと電気的に連結される。前記第1半導体パターンAP1の電気伝導度が向上することによって前記第1ソース電極S1を通じて前記第1ドレイン電極D1に移動する電子の速度が向上し、これによって、前記RC遅延が減少する。前記RC遅延の最小化によって、前記画素電極PEに充電しようとする目標電荷量を前記画素電極PEに電荷を充電することができる。

0044

図4図2のA部分を拡大した拡大断面図である。

0045

図4を参照すると、前記第1半導体パターンAP1においては、前記多元系化合物は非結晶質であるため、前記多元系化合物が格子を成して定義するグレーン(grain、つまりは結晶粒)を前記第1半導体パターンAP1は含まない。言い換えれば、前記第1半導体パターンAP1は元素が無秩序に配列されている前記多元系化合物を含むので、前記第1半導体パターンAP1はグレーンサイズ(grain size)がほとんど0nmに近いと言える。前記多元系化合物が非結晶質にもかかわらず、前記多元系化合物が本質的にイオン結合と類似な性質を有しているので、共有結合性化合物の非結晶質状態に比べて電子移動度の減少が少なく、従って前記画素トランジスタPSW並びに前記第1回路トランジスタTR1及び第2回路トランジスタTR2の駆動速度を向上させることができる。

0046

以下、図5図6及び図3を参照して本実施形態に係る表示基板の製造方法に対して説明する。

0047

図5及び図6図3に示した表示基板の製造方法を説明するための断面図である。

0048

図5を参照すると、前記ベース基板110上に前記第1ゲート電極G1及び第2ゲート電極G2を形成する。前記第1ゲート電極G1及び第2ゲート電極G2を含む前記ベース基板110上に前記第1絶縁層120を形成する。

0049

続いて、前記第1絶縁層120を含む前記ベース基板110を、薄膜を形成するためのチャンバ内部に配置させる。前記チャンバ内部に配置された前記ベース基板110に前記多元系化合物のソース(source)を提供する。前記ソースは前記多元系化合物を形成するための元素を含む化合物を含む。つまり、本実施形態に係るソースは、第12族元素及び第16族元素の組み合わせ、または第13族元素及び第15族元素の組み合わせからなる化合物で構成されている。
一例として、「XY」という二元系化合物を製造するためにはX元素を含む第1化合物ATS1と、Y元素を含む第2化合物ATS2を前記ベース基板110に提供することができる。前記ソースの種類によって二元系化合物、三元系化合物、四元系化合物などを製造することができる。前記第1化合物ATS1及び第2化合物ATS2の相(phase)により液状ソース固相ソース、及び気相ソースで分類することができる。前記チャンバ内部の温度は約100℃〜約500℃であることができる。前記チャンバ内部の温度により前記多元系化合物の状態が非結晶質か、結晶質か、または結晶質と非結晶質が混合された混合相かに決まる。

0050

具体的に、前記液状ソースを利用する場合、前記液状ソースが前記ベース基板110の表面について流れることによって前記液状ソースと前記ベース基板110とを接触させることができる。これとは異なって、前記液状ソースを受け入れ容器に前記ベース基板110を漬けることによって前記液状ソースと前記ベース基板110とを接触させることもできる。前記ベース基板110が前記液状ソースと接触するようにした後、前記ベース基板110の温度を徐々に低くすることによって非結晶質の前記多元系化合物を含む前記第1半導体層130aを形成することができる。前記固相ソースを利用する場合、パルスレーザー蒸着法(pulse laser deposition;PLD)、熱蒸着法(thermal evaporation)、分子ビームエピタキシー(molecular beam epitaxy;MBE)、またはスパッタ法等によって前記ベース基板110に前記固相ソースを提供して前記第1半導体層130aを形成する。前記気相ソースを利用する場合、化学気相蒸着法(chemical vapor deposition;CVD)、金属有機物化学気相蒸着法(metal−organic chemical vapour deposition;MOCVD)、または原子層蒸着法(atomic layer deposition;ALD)を通じて前記気相ソースを前記ベース基板110に提供して前記第1半導体層130aを形成することができる。これとは異なって、前記第1半導体層130aはプラズマを利用するプラズマ化学気相蒸着法(plasma enhanced chemical vapor deposition;PECVD)またはプラズマ金属有機物化学気相蒸着法(plasma enhanced metal−organic chemical vapour deposition;PEMOCVD)を利用して形成することができる。前記プラズマを利用する場合には、プラズマを利用しない蒸着方法に比べて相対的に低い温度で前記第1半導体層130aを形成することができる。

0051

このように、本発明によると、前記チャンバの温度を調節することによって前記非結晶質の前記多元系化合物を容易に前記ベース基板110上に形成することができる。上述の蒸着法は一般的に大型基板に薄膜を形成する時に利用する装備を用いるので本発明によると大型基板に前記第1半導体層130aを容易に形成することができる。

0052

図6を参照すると、前記第1半導体層130aを含む前記ベース基板110上に前記第1オーミックコンタクト層130bを形成する。前記第1オーミックコンタクト層130bは前記第1半導体層130aと独立的な別途の層であることができる。これとは異なって、前記第1オーミックコンタクト層130bは前記第1半導体層130aの表面に不純物を高濃度でドーピングすることで形成することもできる。

0053

前記第1半導体層130a及び前記第1オーミックコンタクト層130bをパターニングして前記第1半導体パターンAP1及び第2半導体パターンAP2を形成する。前記第1半導体パターンAP1は前記第1ゲート電極G1と重複して形成され、前記第2半導体パターンAP2は前記第2ゲート電極G2と重複して形成される。

0054

前記第1半導体パターンAP1及び第2半導体パターンAP2を含む前記ベース基板110上に前記第1ソース電極S1及び第2ソース電極S2並びに前記第1ドレイン電極D1及び第2ドレイン電極D2を形成する。前記第1ソース電極S1及び第2ソース電極S2並びに前記第1ドレイン電極D1及び第2ドレイン電極D2は、前記第1半導体パターンAP1及び第2半導体パターンAP2を含む前記ベース基板110上にデータ金属層を形成して前記データ金属層をパターニングすることによって形成できる。前記第1ソース電極S1及び前記第1ドレイン電極D1は、前記第1半導体パターンAP1と重なって形成され、前記第2ソース電極S2及び前記第2ドレイン電極D2は、前記第2半導体パターンAP2と重なって形成される。前記データ金属層は金属を含むことができる。前記金属の具体的な例として、クロム(CR)、アルミニウム(Al)、モリブデン(Mo)、チタン(Ti)、銅(Cu)等を挙げることができる。これらは各々単独または混合して使うことができる。前記データ金属層は電気伝導性を有する有機物または無機物を含むことができる。前記有機物の具体的な例としては、ポーリ(硫黄ニトリル)[Poly(sulfurnitrile)]、ポリピロール(Polypyrrole)、ポリ(p−フェニレン)[Poly(p−phenylene)]、ポリ(フェニレンサルファイド)[Poly(phenylene sulfide)]、ポリアニリン(Polyaniline)、ポリ(p−フェニレンビニレン)[Poly(p−phenylene vinylene)]などを含む伝導性ポリマーを挙げることができる。前記無機物の具体的な例としては炭素ナノチューブ(Carbon nano tube;CNT)を挙げることができる。

0055

前記第1ソース電極S1及び第2ソース電極S2並びに前記第1ドレイン電極D1及び第2ドレイン電極D2を含む前記ベース基板110上に前記第2絶縁層140を形成する。前記第1ドレイン電極D1上の前記第1絶縁層120及び第2絶縁層140を除去して前記コンタクトホールを形成する。前記コンタクトホールが形成された前記第1絶縁層120及び第2絶縁層140を含む前記ベース基板110上に前記画素電極PEを形成する。これによって、本実施形態に係る前記表示基板101を製造することができる。

0056

本実施形態によると、前記非結晶質の多元系化合物含む前記半導体層130aは対面性を有する前記表示基板101に均一に形成され、非結晶質の共有結合性半導体に比べて相対的に前記画素トランジスタPSW並びに前記第1回路トランジスタTR1及び第2回路トランジスタTR2の駆動速度を向上させることができる。また、酸化物半導体の場合、前記第1絶縁層120と反応して前記第1半導体パターンAP1及び第2半導体パターンAP2が変質する問題を根本的に防止することができる。従って、前記画素トランジスタPSW並びに前記第1回路トランジスタTR1及び第2回路トランジスタTR2の駆動信頼性を向上させ、前記表示基板101の生産性を向上させることができる。

0057

<第2の実施形態>
本実施形態に係る表示基板102は、第3半導体パターンAP3を除いては図1図3に示した表示基板101と実質的に同一である。従って、本実施形態では、図1図3と、前記第3半導体パターンAP3を示した図7を参照して表示基板102について説明し、図1図3で説明したことと重複する説明は省略する。

0058

図7は本発明の第2の実施形態に係る表示基板の拡大断面図である。

0059

図1図2及び図7を参照すると、本実施形態に係る表示基板102は、表示領域DAに形成された画素トランジスタPSWを含む。前記画素トランジスタPSWは第3半導体パターンAP3を含む。前記第3半導体パターンAP3は第2半導体層130c及び第1オーミックコンタクト層130bを含む。

0060

前記第2半導体層130cは結晶質及び非結晶質の多元系化合物を含む。即ち、前記第2半導体層130cにおける前記多元系化合物は、結晶質と非結晶質が混合された混合相を有する。前記第2半導体層130cにおいては、前記結晶質と前記非結晶質の含有量比は約1:99〜約99:1であることができる。前記結晶質は複数のグレーン(grains、つまりは結晶粒)を含む多結晶で定義する。説明の便宜のために図7で前記グレーンを「CR」と示し、非結晶質は「AM」と示す。なお、非結晶質と結晶質が混合された混合相の二元系化合物とは、非結晶質及び結晶質が共に第12族元素及び第16族元素の組み合わせまたは第13族元素及び第15族元素の組み合わせからなっており、これらが混合されたものを言う。

0061

図7に示した通り、前記第2半導体層130cは前記グレーンCRと前記非結晶質AMが混合されている。前記グレーンCRは前記多元系化合物を構成する元素が規則的に配列されたものであり、互いに隣接したグレーンCR間の配列方向性が異なると、互いに隣接したグレーンCR間にはグレーン境界(grain boundary、つまりは結晶粒界)が形成される。また、互いに隣接したグレーンCRの間に非結晶質の前記多元系化合物が配置された場合には、グレーンCRと前記非結晶質の前記多元系化合物との間でも前記グレーン境界が形成される。前記グレーンCRのそれぞれのグレーンサイズ(つまりは、結晶粒径)は数〜数十マイクロメーターまたはナノメートルであることができる。望ましく、前記グレーンサイズは約0.1nm以上約1um未満であることができる。

0062

前記第2半導体層130cは、前記第1半導体層130aと比較すると、結晶質の多元系化合物をさらに含むことによって前記第1半導体層130aに比べて相対的により高い電子移動度を有することができる。即ち、電子は、非結晶質状態の前記多元系化合物内を移動するのに比べて前記混合相の前記多元系化合物内を移動する方が、速度がより大きい場合がある。

0063

本実施形態に係る表示基板102の製造方法は、図5及び図6で説明した表示基板101の製造方法と前記第2半導体層130cを形成するためのチャンバ内部の温度を除いては実質的に同一である。従って、重複する説明は省略する。前記第2半導体層130cを形成するためのチャンバ内部の温度は、図5での前記非結晶質の前記多元系化合物を形成する第1温度より高い第2温度であることができる。前記第2温度は約100℃〜約500℃であることができる。

0064

これとは異なって、前記第2半導体層130cは、図5で説明した第1半導体層130aを予備層で形成した後、前記予備層にレーザー照射して形成することができる。具体的に、前記非結晶質の多元系化合物を含む予備層を前記ベース基板110上に形成し、前記予備層に前記レーザーを照射することによって前記非結晶質の一部を結晶質にすることができる(即ち、非結晶質の多元系化合物の決定化)。前記レーザーを加える時間が長いほど、前記結晶質を成すグレーンのグレーンサイズが大きくなることができる。これによって、非結晶質及び結晶質の混合相を有する前記多元系化合物を含む前記第2半導体層130cを形成することができる。

0065

本実施形態によれば、前記多元系化合物の別途の結晶質化工程無しでも容易に結晶質と非結晶質が混合された混合相の前記多元系化合物を形成することができる。前記画素トランジスタPSWと周辺領域PAに形成される第1回路トランジスタTR1及び第2回路トランジスタTR2の駆動信頼性を向上させ、前記表示基板102の生産性を向上させることができる。

0066

<第3の実施形態>
本実施形態に係る表示基板103は、第4半導体パターンAP4を除いては図1図3に示した表示基板101と実質的に同一である。従って、本実施形態では、図1図3と、前記第4半導体パターンAP4を示した図8を参照して表示基板103について説明し、図1図3で説明したのと重複する説明は省略する。

0067

図8は本発明の第3の実施形態に係る表示基板の拡大断面図である。

0068

図1図2及び図8を参照すると、本実施形態に係る表示基板103は表示領域DAに形成された画素トランジスタPSWを含む。前記画素トランジスタPSWは第4半導体パターンAP4を含む。前記第4半導体パターンAP4は第3半導体層130d及び第1オーミックコンタクト層130bを含む。

0069

前記第3半導体層130dは結晶質の多元系化合物を含む。前記結晶質は複数のグレーン(grains、つまりは結晶粒)を含む多結晶で定義する。説明の便宜のために図8で前記グレーンを「CR」と示す。前記グレーンCRそれぞれのグレーンサイズ(つまりは、結晶粒径)は約0.1nm以上約1um未満である。前記第3半導体層130dは、前記第2半導体層130cと比較すると、結晶質の多元系化合物の含有量が多いことによって前記第2半導体層130cに比べて相対的により高い電子移動度を有することができる。前記第3半導体層130dの電子移動度は約0.8cm2/Vs以上であることが望ましい。一例として、前記第3半導体層130dが結晶質のガリウムヒ素を含む時、前記ガリウムヒ素の電子移動度は約1cm2/Vs以上である。
なお、結晶質の二元系化合物とは、第12族元素及び第16族元素の組み合わせ、または第13族元素及び第15族元素の組み合わせからなる結晶質の化合物を言う。

0070

また、前記ガリウムヒ素は微量の炭素元素、酸素元素、及び水素元素をさらに含むことができる。前記炭素元素、酸素元素、及び水素元素の各々は、前記ガリウムヒ素を製造する工程上の特性によって、ガリウムヒ素約1cm3に対して約1×1013個/cm3が含まれる。前記炭素元素が約1×1019個/cm3超過すると、ガリウムヒ素のキャリア量が相対的に多くなって半導体よりは導体に近くなる。前記水素元素または酸素元素が約1×1019個/cm3超過すると、逆にガリウムヒ素のキャリア量より不純物量が多くなり、前記キャリアの移動を邪魔して半導体特性が低下する。従って、前記ガリウムヒ素に含まれる前記炭素元素、酸素元素、及び水素元素の含有量は、各々ガリウムヒ素1cm3に対し約1×1013個/cm3以上約1×1019個/cm3以下であることが望ましい。

0071

本実施形態に係る表示基板103の製造方法は、図5及び図6で説明した表示基板101の製造方法と前記第3半導体層130dを形成するためのチャンバ内部の温度を除いては実質的に同一である。従って、重複する説明は省略する。前記第3半導体層130dを形成するためのチャンバ内部の温度は、図5での前記非結晶質の前記多元系化合物を形成する第1温度より高く、前記第2半導体層130cを形成する第2温度よりも高い第3温度であることができる。前記第3温度は約100℃〜約500℃であることができる。

0072

これとは異なって、前記第3半導体層130dは、図5で説明した第1半導体層130aを予備層で形成した後、前記予備層にレーザーを照射して形成することができる。具体的に、前記非結晶質の多元系化合物を含む予備層を前記ベース基板110上に形成し、前記予備層に前記レーザーを照射することによって前記非結晶質を結晶質に変換させることができる。これによって、結晶質の前記多元系化合物を含む前記第3半導体層130dを形成することができる。前記非結晶質の多元系化合物は、前記レーザーの照射時間が長いほど結晶質に変化する比率がより高いこともある。

0073

本実施形態によると、前記多元系化合物の別途の結晶質化工程無しでも容易に結晶質の前記多元系化合物を形成することができる。前記画素トランジスタPSWと周辺領域PAに形成される前記第1回路トランジスタTR1及び第2回路トランジスタTR2の駆動信頼性を向上させ、前記表示基板103の生産性を向上させることができる。

0074

<第4の実施形態>
図9は本発明の第4の実施形態に係る表示基板の平面図である。

0075

図10図9のII−II’ライン及びIII−III’ラインに沿って切断した断面図である。

0076

図9及び図10を参照すると、本実施形態に係る表示基板201はゲートラインGL、データラインDL、電源供給ラインVL、スイッチングトランジスタQs、駆動トランジスタQd、ストレージキャパシタCst、隔壁WA、及び電界発光素子260を含む。前記スイッチングトランジスタQs及び前記駆動トランジスタQdの各々は薄膜トランジスタである。

0077

前記スイッチングトランジスタQsは前記ゲートラインGL及び前記データラインDLと電気的に接続される。前記スイッチングトランジスタQsはスイッチングゲート電極GE1、スイッチングソース電極SE1、スイッチングドレイン電極DE1及び第5半導体パターンAP5を含む。前記第5半導体パターンAP5は前記スイッチングゲート電極GE1上の第3絶縁層220上に形成される。前記第5半導体パターンAP5は第4半導体層230a及び第2オーミックコンタクト層230bを含む。前記第4半導体層230aは、結晶質及び非結晶質の混合相の多元系化合物を含むことができる。前記第4半導体層230aは図7で説明した第2半導体層130cと実質的に同一である。また、前記第2オーミックコンタクト層230bは図4で説明した第1オーミックコンタクト層130bと実質的に同一である。従って、重複する説明は省略する。

0078

前記駆動トランジスタQdは前記スイッチングトランジスタQs及び前記電源供給ラインVLと電気的に接続される。前記駆動トランジスタQdは駆動ゲート電極GE2、駆動ソース電極SE2、駆動ドレイン電極DE2、及び第6半導体パターンAP6を含む。前記駆動ゲート電極GE2は前記スイッチングドレイン電極DE1と電気的に接続される。前記第6半導体パターンAP6は前記駆動ゲート電極GE2上の前記第3絶縁層220上に形成される。前記第6半導体パターンAP6は前記第5半導体パターンAP5と実質的に同一である。従って、重複する説明は省略する。

0079

前記駆動トランジスタQdは有機発光電界素子(organic light emitting diode;OLED)の特性上、前記スイッチングトランジスタQsに比べて相対的に多い量の電子を前記電界発光素子260に提供しなければならない。本発明によると、前記駆動トランジスタQdの第6半導体パターンAP6は前記多元系化合物を用いて形成されているため、前記駆動トランジスタQdは、電子移動度の速い前記第6半導体パターンAP6を通じて前記電界発光素子260に十分な電子を提供することができる。

0080

前記電界発光素子260は、前記駆動トランジスタQdと電気的に接続された画素電極PE、発光層OL、及びカソードCMEを含む。前記画素電極PEは、前記電界発光素子260のアノードとして、前記発光層OLに正孔(hole)を提供し、前記カソードCMEは前記発光層OLに電子を提供し、前記正孔及び前記電子は前記発光層OLで結合してエキシトン(exciton、つまりは励起子)を形成する。前記画素電極PEは反射電極、前記カソードCMEは透過電極であることができる。これとは異なって、前記画素電極PEが透過電極、前記カソードCMEが反射電極であることができる。

0081

前記スイッチングソース電極SE1及びドレイン電極DE1と前記駆動ソース電極SE2及びドレイン電極DE2を含むベース基板210上に第4絶縁層240が形成される。前記隔壁WAは前記ゲートラインGL、前記データラインDL、前記スイッチングトランジスタQs、及び前記駆動トランジスタQd上の前記第4絶縁層240上に形成され、前記画素電極PEの一部を露出させる。前記隔壁WAを通じて露出した前記画素電極PE上に前記発光層OLが形成され、前記カソードCMEは、前記隔壁WA及び前記発光層(OL)と接触して形成されることができる。

0082

図11及び図12図10に示した表示基板の製造方法を説明するための断面図である。

0083

図11を参照すると、ベース基板210上に前記スイッチングゲート電極GE1及び前記駆動ゲート電極GE2を形成する。前記第3絶縁層220を前記スイッチングゲート電極GE1及び前記駆動ゲート電極GE2を含む前記ベース基板210上に形成する。

0084

前記第3絶縁層220上に前記第5半導体パターンAP5及び第6半導体パターンAP6を形成する。前記第5半導体パターンAP5及び第6半導体パターンAP6を形成する工程は、第2の実施形態で説明した第3半導体パターンAP3を形成する工程と実質的に同一である。従って、重複する説明は省略する。本実施形態によると、前記スイッチングトランジスタQsの前記第5半導体パターンAP5と前記駆動トランジスタQdの前記第6半導体パターンAP6を電子移動度が良く且つ大面的に形成できる前記多元系化合物を利用して単一な工程を通じて形成することができる。

0085

図12を参照すると、前記第5半導体パターンAP5及び第6半導体パターンAP6を含む前記ベース基板210上に前記スイッチングソース電極SE1及びドレイン電極DE1並びに前記駆動ソース電極SE2及びドレイン電極DE2を形成する。続いて、前記第4絶縁層240、前記画素電極PE及び前記隔壁WAを次々と形成し、前記隔壁WAのホールHに前記発光層OLを形成する。前記発光層OLが形成された前記ベース基板210上に前記カソードCMEを形成する。

0086

本実施形態によると、前記多元系化合物の別途の結晶質化工程無しでも容易に混合相の前記多元系化合物を形成することができる。前記スイッチングトランジスタQs及び前記駆動トランジスタQdの駆動信頼性を向上させ、前記表示基板201の生産性を向上させることができる。特に、前記電界発光素子260と連結されて前記電界発光素子260を駆動する前記駆動トランジスタQdの電気的特性を向上させることができる。

0087

本実施形態では、前記第5半導体パターンAP5及び前記第6半導体パターンAP6が結晶質及び非結晶質の混合相の多元系化合物を含むことを一例として説明したが、前記第5半導体パターンAP5及び第6半導体パターンAP6の各々は結晶質の多元系化合物を含み、非結晶質の多元系化合物を含むことができる。

0088

以下、第5の実施形態〜第7の実施形態を通じて前記で説明した薄膜トランジスタと異なった構造を有する薄膜トランジスタを説明する。以下では、画素トランジスタの構造を一例として説明するが、前記画素トランジスタの構造は図1及び図2に示した第1回路トランジスタTR1及び第2回路トランジスタTR2、並びに図9及び図10に示したスイッチングトランジスタQs及び駆動トランジスタQdにも同一に適用することができる。

0089

<第5の実施形態>
図13は本発明の第5の実施形態に係る表示基板の断面図である。

0090

図13を参照すると、本実施形態に係る表示基板301は第3ソース電極S3、第3ドレイン電極D3、第7半導体パターンAP7、及び第3ゲート電極G3を含む画素トランジスタPSWと、画素電極PEとを含む。

0091

前記第3ソース電極S3及び第3ドレイン電極D3は、ベース基板310上に形成される。前記第7半導体パターンAP7は前記第3ソース電極S3及び第3ドレイン電極D3上に形成される。前記第7半導体パターンAP7は第5半導体層330b及び第3オーミックコンタクト層330aを含む。前記第3オーミックコンタクト層330aが前記第5半導体層330bの下部に形成される。前記第5半導体層330bは、結晶質及び非結晶質の混合相の多元系化合物を含むことができる。これとは異なって、前記第5半導体層330bは結晶質の多元系化合物を含み、非結晶質の多元系化合物を含むことができる。

0092

前記第7半導体パターンAP7上に第5絶縁層345が形成され、前記第5絶縁層345上に前記第3ゲート電極G3が形成される。前記第3ゲート電極G3上に第6絶縁層350が形成され、前記第6絶縁層350上に前記画素電極PEが形成される。

0093

図14及び図15図13に示した表示基板の製造方法を説明するための断面図である。

0094

図14を参照すると、前記ベース基板310上に前記第3ソース電極S3及び前記第3ドレイン電極D3を形成する。前記第3ソース電極S3及び前記第3ドレイン電極D3を含む前記ベース基板310上に前記第3オーミックコンタクト層330aを形成する。前記第3オーミックコンタクト層330aはテルル(Te)または、セレン(Se)を含むことができる。前記第3オーミックコンタクト層330aが形成された前記ベース基板310上に前記第5半導体層330bを形成する。前記第5半導体層330bを形成する段階は、蒸着対象になる前記ベース基板310に前記第3オーミックコンタクト層330aが形成されたことを除いては第2の実施形態で説明した第2半導体層130cを形成する工程と実質的に同一である。従って、重複する説明は省略する。

0095

図15を参照すると、パターニングされた前記第5半導体層330bを含む前記第7半導体パターンAP7上に前記第5絶縁層345を形成する。前記第5絶縁層345が形成された前記ベース基板310上に前記第3ゲート電極G3を形成する。前記第3ゲート電極G3上に前記第6絶縁層350を形成し、前記画素電極PEを形成する。

0096

本実施形態では、前記第7半導体パターンAP7が結晶質及び非結晶質の混合相の多元系化合物を含むことを一例として説明したが前記第7半導体パターンAP7は結晶質の多元系化合物を含み、非結晶質の多元系化合物を含むことができる。

0097

<第6の実施形態>
図16は本発明の第6の実施形態に係る表示基板の断面図である。

0098

図16を参照すると、本実施形態に係る表示基板302は第4ソース電極S4、第4ドレイン電極D4、第8半導体パターンAP8及び第4ゲート電極G4を含む画素トランジスタPSWと、画素電極PEとを含む。

0099

前記第8半導体パターンAP8はベース基板310上に形成される。前記第8半導体パターンAP8は形成位置を除いては図13で説明した第7半導体パターンAP7と実質的に同一である。従って、重複する説明は省略する。前記第8半導体パターンAP8は、図13に示した第5半導体層330bのみを含み、第3オーミックコンタクト層330aは省略することができる。前記第8半導体パターンAP8上には第7絶縁層347が形成される。

0100

前記第4ゲート電極G4は前記第7絶縁層347上に形成される。前記第4ゲート電極G4上に第8絶縁層355が形成され、前記第8絶縁層355上に前記第4ソース電極S4及び前記第4ドレイン電極D4が形成される。前記第4ソース電極S4及び前記第4ドレイン電極D4は前記第7絶縁層347及び第8絶縁層355を貫通するホールを通じて前記第8半導体パターンAP8と直接的にコンタクトする。前記第4ソース電極S4及び前記第4ドレイン電極D4上に第9絶縁層360が形成され、前記第9絶縁層360のホールを通じて露出した前記第4ドレイン電極D4が前記画素電極PEとコンタクトする。

0101

図17及び図18は、図16に示した表示基板の製造方法を説明するための断面図である。

0102

図17を参照すると、前記ベース基板310上に前記第8半導体パターンAP8を形成する。前記第8半導体パターンAP8を形成する工程は、前記ベース基板310上に直接形成するのを除いては図14で説明した第5半導体層330bを形成する工程と実質的に同一である。従って、重複する説明は省略する。

0103

前記第8半導体パターンAP8を含む前記ベース基板310上に前記第7絶縁層347を形成して、前記第7絶縁層347上に前記第4ゲート電極G4を形成する。続いて、前記第8絶縁層355を形成する。

0104

図18を参照すると、前記第7絶縁層347及び第8絶縁層355を貫通して前記第8半導体パターンAP8の一部を露出させるホールを形成した後、前記第8絶縁層355上に前記第4ソース電極S4及び第4ドレイン電極D4を形成する。続いて、前記第4ソース電極S4及び前記第4ドレイン電極D4上に第9絶縁層360を形成し、前記第9絶縁層360上に前記画素電極PEを形成する。

0105

本実施形態では、前記第8半導体パターンAP8が結晶質及び非結晶質の混合相の多元系化合物を含むことを一例として説明したが前記第8半導体パターンAP8は結晶質の多元系化合物を含み、非結晶質の多元系化合物を含むことができる。

0106

<第7の実施形態>
図19は本発明の第7の実施形態に係る表示基板の断面図である。

0107

図19を参照すると、本実施形態に係る表示基板303は第5ソース電極S5、第5ドレイン電極D5、第9半導体パターンAP9、及び第5ゲート電極G5を含む画素トランジスタPSWと、画素電極PEとを含む。

0108

前記第9半導体パターンAP9はベース基板310上に形成される。前記第9半導体パターンAP9は図16で説明した前記第8半導体パターンAP8と実質的に同一である。従って、重複する説明は省略する。前記第9半導体パターンAP9は図13に示した第5半導体層330bのみを含み、第3オーミックコンタクト層330aは省略されることができる。

0109

前記第9半導体パターンAP9上には前記第5ソース電極S5及び前記第5ドレイン電極D5が形成される。前記第5ソース電極S5及び前記第5ドレイン電極D5上に第10絶縁層349が形成され、前記第10絶縁層349上に前記第5ゲート電極G5が形成される。前記第5ゲート電極G5上に第11絶縁層350が形成され、前記第11絶縁層350上に前記画素電極PEが形成される。

0110

図20及び図21は、図19に示した表示基板の製造方法を説明するための断面図である。

0111

図20を参照すると、前記ベース基板310上に前記第9半導体パターンAP9を形成する。前記第9半導体パターンAP9を形成する工程は、前記第8半導体パターンAP8を形成する工程と実質的に同一である。従って、重複する説明は省略する。

0112

前記第9半導体パターンAP9を含む前記ベース基板310上に前記第5ソース電極S5及び第5ドレイン電極D5を形成する。前記第5ソース電極S5及び第5ドレイン電極D5を含む前記ベース基板310上に前記第10絶縁層349を形成する。

0113

図21を参照すると、前記第10絶縁層349を含む前記ベース基板310上に前記第5ゲート電極G5及び前記第11絶縁層350を次々と形成する。前記第11絶縁層350及び前記第10絶縁層349を貫通して前記第5ドレイン電極D5の一部を露出させるホールを形成した後、前記第11絶縁層350上に前記画素電極を形成する。

0114

本実施形態では、前記第9半導体パターンAP9が結晶質及び非結晶質の混合相の多元系化合物を含むことを一例として説明したが、前記第9半導体パターンAP9は、結晶質の多元系化合物を含むかまたは非結晶質の多元系化合物を含むことができる。

0115

<第8の実施形態>
図22は本発明の第8の実施形態に係る表示基板の断面図である。

0116

図22を参照すると、本実施形態に係る表示基板304は第6ゲート電極G6、第10半導体パターンAP10、第6ソース電極S6及び第6ドレイン電極D6を含む画素トランジスタPSWと、画素電極PEとを含む。前記画素トランジスタPSWは前記第10半導体パターンAP10を除いては、図3で説明した画素トランジスタPSWと実質的に同一である。従って、重複する説明は省略する。

0117

前記第10半導体パターンAP10はオーミックコンタクト層が省略されることによって前記第6ゲート電極G6をカバーする第1絶縁層320と直接的に接触して形成され、前記第6ソース電極S6及び第6ドレイン電極D6は前記第10半導体パターンAP10上に前記第10半導体パターンAP10と直接的に接触して形成された半導体層を含む。前記半導体層は非結晶質の多元系化合物を含む。前記画素トランジスタPSW上に第2絶縁層340が形成されて、前記画素電極PEは前記第2絶縁層340上に形成される。

0118

図22に示した表示基板304の製造方法は、図6に示した第1オーミックコンタクト層130bを第1半導体層130a上に形成する段階を省略したことを除いては図3に示した表示基板101の製造方法と実質的に同一である。従って、重複する説明は省略する。

0119

本実施形態では、前記第10半導体パターンAP10が非結晶質の多元系化合物を含むことを一例として説明したが、前記第10半導体パターンAP10は、結晶質の多元系化合物を含むかまたは、結晶質及び非結晶質の混合相を有する多元系化合物を含むことができる。

0120

一方、図示はしなかったが、図7図8図10及び図13に示した画素トランジスタPSWの各々もオーミックコンタクト層が省略されて半導体パターンが半導体層のみを含むことができる。

0121

<第9の実施形態>
図23は本発明の第9の実施形態に係る表示基板の断面図である。

0122

図23を参照すると、本実施形態に係る表示基板305は第7ゲート電極G7、第11半導体パターンAP11、エッチストッパES、第7ソース電極S7及び第7ドレイン電極D7を含む画素トランジスタPSWと、画素電極PEとを含む。前記画素トランジスタPSWは、前記エッチストッパESをさらに含むのを除いては図3で説明した画素トランジスタPSWと実質的に同一である。従って、重複する説明は省略する。

0123

前記第11半導体パターンAP11は前記第7ゲート電極G7上に形成された第1絶縁層320上に形成された第6半導体層332a及び第4オーミックコンタクト層332bを含む。前記第6半導体層332aは非結晶質、結晶質、または前記非結晶質と前記結晶質との混合相の多元系化合物を含む。

0124

前記エッチストッパESは、前記第11半導体パターンAP11における前記第6半導体層332aと前記第4オーミックコンタクト層332bとの間に形成される。前記エッチストッパESは、前記第4オーミックコンタクト層332bとは異なる他の物質で形成され、前記第4オーミックコンタクト層332bをパターニングする工程において前記第6半導体層332aが除去されないよう、保護する役割を担う。前記エッチストッパESは前記第7ソース電極S7及び第7ドレイン電極D7が互いに離隔された領域に形成される。

0125

図24及び図25図23に示した表示基板の製造方法を説明するための断面図である。

0126

図24を参照すると、ベース基板310上に前記第7ゲート電極G7を形成し、前記第7ゲート電極G7を含むベース基板310上に前記第1絶縁層320、前記第6半導体層332a、前記エッチストッパES及び前記第4オーミックコンタクト層332bを次々と形成する。具体的に、前記第1絶縁層320及び前記第6半導体層332aを次々と形成した後、窒化シリコンまたは酸化シリコンを含む保護膜を形成する。または、前記保護膜は酸化アルミニウム、酸化チタン、酸化タンタル、または酸化ジルコニウムを含むことができる。前記保護膜をパターニングして前記エッチストッパESを形成する。前記保護膜と前記第6半導体層332aの形成物質が互いに異なるので、前記エッチストッパESを形成する工程で前記第6半導体層332aは損傷しない。前記エッチストッパESを含む前記ベース基板310上に前記第4オーミックコンタクト層332bを形成する。前記第6半導体層332a及び前記第4オーミックコンタクト層332bを形成する工程は、図5及び図6で説明したのと実質的に同一である。従って、重複する説明は省略する。

0127

図25を参照すると、前記第4オーミックコンタクト層332b及び前記第6半導体層332aを一つのマスクを利用してパターニングすることによって前記第11半導体パターンAP11を形成することができる。前記第4オーミックコンタクト層332b及び前記第6半導体層332aをパターニングする工程において、前記エッチストッパESにより前記エッチストッパESの下部に配置された前記第6半導体層332aは除去されない。パターニングされた前記第4オーミックコンタクト層332bにより前記エッチストッパESが露出される。

0128

続いて、前記第11半導体パターンAP11を含む前記ベース基板310上に前記第7ソース電極S7及び第7ドレイン電極D7を形成し、第2絶縁層340を形成した後前記画素電極PEを形成する。前記第7ソース電極S7及び第7ドレイン電極D7の間を通じて前記エッチストッパESが露出される。

0129

本実施形態では、前記第11半導体パターンAP11が非結晶質の多元系化合物を含むことを一例として説明したが、前記第11半導体パターンAP11は結晶質の多元系化合物を含むか、または結晶質及び非結晶質の混合相を有する多元系化合物を含むことができる。

0130

以下では、三元系半導体化合物を含む半導体層の特性及びそれを含む薄膜トランジスタの電気的特性を実験を通じて具体的に説明する。

0131

<温度による表面状態評価>
N+タイプのシリコンウェハ上に約1000Åの酸化シリコン層を形成し、インジウム−ガリウム−ヒ素(In−Ga−As)を含む半導体層をMOCVD(metal organic chemical vapor deposition)方式で約450℃、約300℃、及び約250℃で約180Åの厚さで形成し、その表面状態を観察した。その結果を図26図27、及び図28に各々現わす。

0132

図26図28はインジウム−ガリウム−ヒ素の半導体層の成膜温度による表面状態を示したSEM写真である。

0133

図26は半導体層を約450℃で成膜した場合の半導体層表面状態であり、図27は半導体層を約300℃で成膜した場合の半導体層表面状態であり、図28は半導体層を約250℃で成膜した場合の半導体層表面状態を現わす。図26図28を参照すると、成膜温度が低いほどグレーン(grain、つまりは結晶粒)の大きさがますます小さくなって、空き空間(void)もまた減少し、表面の粗度(roughness)も減少することが分かる。

0134

<半導体層の成膜温度によるトランジスタ特性評価>
約450℃、約300℃及び約250℃の各々で成膜された半導体層をパターニングして前記酸化シリコン層上に半導体パターンを形成し、前記半導体パターン上にチタン/金(Ti/Au)の金属層を含むソース電極及びドレイン電極を形成してトランジスタを製造した。前記ウェハに約0V、約10V、約20V、及び約30Vの電圧Vgを印加する時、前記ドレイン電極に印加される電圧Vdsにより前記ソース電極で出力される電流Idsを測定した。その結果を図29図30、及び図31に現わす。

0135

図29図31はインジウム−ガリウム−ヒ素の半導体層の成膜温度による電圧−電流特性を示したグラフである。

0136

図29は約450℃で成膜された半導体パターンを有するトランジスタのグラフであり、図30は約300℃で成膜された半導体パターンを有するトランジスタのグラフであり、図31は約250℃で成膜された半導体パターンを有するトランジスタのグラフである。
図29図31を参照すると、半導体層を成膜する温度が低いほどVgが0Vの場合の電圧−電流曲線に比べて、相対的にVgが増加するほど電圧−電流曲線の傾きが大きくなることが分かる。即ち、前記半導体層を成膜する温度が約450℃の場合より約250℃の場合に変調特性(modulation characteristic)が向上したことが分かる。

0137

<半導体層の成膜の厚さによるトランジスタの特性評価
N+タイプのシリコンウェハ上に約1000Åの酸化シリコン層を形成し、インジウム−ガリウム−ヒ素(In−Ga−As)を含む半導体層をMOCVD(metal organic chemical vapor deposition)方式で約250℃で約150Å、約120Å、約90Å、及び約60Åの厚さで形成し、前記半導体層の各々をパターニングして前記酸化シリコン層上に半導体パターンを形成し、前記半導体パターン上にチタン/金(Ti/Au)金属層を含むソース電極及びドレイン電極を形成してトランジスタを製造した。前記ウェハに約0V、約10V、約20V、及び約30Vの電圧Vgを印加する時、前記ドレイン電極に印加される電圧Vdsにより前記ソース電極で出力される電流Idsを測定した。その結果を図32図33図34、及び図35に示す。

0138

図32図35はインジウム−ガリウム−ヒ素半導体層の成膜の厚さによる電圧−電流特性を示したグラフである。

0139

図32は前記半導体層の厚さが約150Åのトランジスタのグラフであり、図33は前記半導体層の厚さが約120Åのトランジスタのグラフであり、図34は前記半導体層の厚さが約90Åのトランジスタのグラフであり、図35は前記半導体層の厚さが約60Åのトランジスタのグラフである。図32図35を参照すると、前記半導体層の厚さが減少するほど抵抗が増加して電流の大きさは減少するが、ピンチオフ(pinch−off)特性によってVgが0Vの場合の電圧−電流曲線に比べて、相対的にVgが増加するほど電圧−電流曲線の傾きが大きくなることが分かる。即ち、前記半導体層の厚さが約150Åの場合より約60Åの場合に変調特性(modulation characteristic)が向上することが分かる。

0140

<インジウム−ガリウム−ヒ素の結晶相分析
約250℃でMOCVD方式でインジウム−ガリウム−ヒ素の薄膜を形成し、前記薄膜をX線分析した。その結果を図36に示す。

0141

図36はインジウム−ガリウム−ヒ素の結晶相に対するX線分析グラフである。

0142

図36を参照すると、インジウム−ガリウム−ヒ素の薄膜は2シータ(2theta)値が約25、約42、及び約50付近ピークを現わし、これを通じてインジウム−ガリウム−ヒ素の結晶相は結晶化度の低い多結晶(polycrystalline)であることが分かる。

0143

<インジウム−ガリウム−ヒ素の薄膜造成分析
約250℃でMOCVD方式でインジウム−ガリウム−ヒ素の薄膜を形成し、前記薄膜をXPSで分析した。その結果を図37及び図38に示す。

0144

図37はインジウム−ガリウム−ヒ素の半導体層のXPS分析グラフであり、図38図37に示した分析ピークの拡大グラフである。

0145

図37及び図38を参照すると、前記インジウム−ガリウム−ヒ素の薄膜に対するXPS分析グラフにおいて、約285eV、約4445eV、約41.5eV、及び約18.3eV付近でピークが現れる。これを通じて、炭素原子の1s軌道、インジウム原子の3d軌道ヒ素原子の3d軌道、及びインジウム原子の4d軌道を確認することができる。また、ガリウム原子の2p軌道及び3d軌道を確認することができる。これによって、前記薄膜はガリウム対比インジウムの含量が高いインジウム−ガリウム−ヒ素、即ち、インジウム−ヒ素(In−As)に近い造成比を現わす。インジウム−ヒ素の原子含有量はインジウムが約53at%、ヒ素が約47at%であるので、インジウムとヒ素はほとんど1:1であることが分かる。

0146

<インジウム−ガリウム−ヒ素のトランジスタの熱処理特性評価>
N+型シリコンウェハ上にインジウム−ガリウム−ヒ素を含む半導体パターンを含む同一の3つのトランジスタを製造し、これらのうちいずれか一つは熱処理せず、他の約350℃の質素雰囲気対流オーブン(convection oven)で約1時間の間熱処理し、また他の一つは2時間の間熱処理した。それぞれのトランジスタに対して前記ウェハに約0V、約10V、約20V、及び約30Vの電圧Vgを印加する時、ドレイン電極に印加される電圧Vdsによりソース電極で出力される電流Idsを測定した。その結果を図39図40、及び図41に示す。

0147

図39図41は熱処理時間によるインジウム−ガリウム−ヒ素の半導体層を有する電圧−電流特性を示したグラフである。

0148

図39は熱処理しなかったトランジスタのグラフであり、図40は約1時間の間熱処理したトランジスタのグラフであり、図41は約2時間の間熱処理したトランジスタのグラフである。図39図41を参照すると、熱処理時間が増加するほどVgが0Vの場合の電圧−電流曲線に比べて、相対的にVgが増加するほど電圧−電流曲線の傾きが大きくなることが分かる。即ち、約2時間の間熱処理をしたトランジスタが前記トランジスタを熱処理しなかった場合に比べて相対的に変調特性(modulation characteristic)が向上したことが分かる。

0149

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特徴請求の範囲に記載された技術的思想範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。

0150

以上、詳しい説明によると、大型表示装置の薄膜トランジスタ基板高速で駆動できる薄膜トランジスタを形成することができる。これによって、薄膜トランジスタの駆動特性を向上させることができ、製造費用も減少させることができる。前記薄膜トランジスタは液晶表示装置用表示基板、電界発光表示装置用表示基板などに利用できる。

0151

101、102、103、201、301、302、303、304、305表示基板
AP1、AP2、…、AP10、AP11
第1、第2、…、第10、第11半導体パターン
G1〜G7 第1〜第7ゲート電極
S1〜S7 第1〜第7ソース電極
D1〜D7 第1〜第7ドレイン電極
PSW画素トランジスタ
TR1、TR2 第1、第2回路トランジスタ
Qsスイッチングトランジスタ
Qd駆動トランジスタ
PE画素電極
260発光素子
130a、130c、130d、230a、330b、332a
第1〜第6半導体層
130b、230b、330a、332b
第1〜4オーミックコンタクト層
CRグレーン
AM 非結晶質

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ