図面 (/)

技術 設計支援装置、設計支援方法及び設計支援プログラム

出願人 富士通セミコンダクター株式会社
発明者 緒方克哉六川裕幸
出願日 2009年12月24日 (11年2ヶ月経過) 出願番号 2009-292511
公開日 2011年7月7日 (9年7ヶ月経過) 公開番号 2011-134865
状態 特許登録済
技術分野 絶縁ゲート型電界効果トランジスタ 本体に特徴のある半導体装置 ICの設計・製造(配線設計等) CAD
主要キーワード パラメタデータ 相対変動 チャネル中心 素子データ モデル化手法 レイアウト形状 過渡解析 テストベンチ
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2011年7月7日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (8)

課題

複数のゲートが同一の拡散領域内に並列に配置されている場合において、トランジスタにおける、機械的応力による移動度の変動を見積もることを目的とする。

解決手段

開示の装置は、回路データ生成手段と、パラメータ決定手段と、を備える。回路データ生成手段は、半導体集積回路における回路素子レイアウト情報を基に、当該回路素子の物理特性を反映した回路データを生成する。パラメータ決定手段は、同一の拡散領域内に複数のゲートが設けられている場合において、ゲート電極として機能するゲートを有するトランジスタにかかる機械的応力に関するパラメータを、複数のゲートのレイアウト形状に応じて一意に決定する。ここで、回路データ生成手段は、当該パラメータを用いて、トランジスタにおける、機械的応力の影響を反映した移動度を求め、求められた移動度を回路データに反映する。

概要

背景

LSIの設計では、その上流の工程で回路設計が行われた後、この回路設計で得られたデータをもとにレイアウト設計が行われる。回路設計では、LSIの設計仕様に基づいてRTL(Register Transfer Level)設計が行われた後、同RTL記述ベルで作成した設計データをもとにゲートレベル回路データ、いわゆるネットリストが作成される。このネットリストに基づいて、実際のLSIの動作を想定したシミュレーションが行われる。そのため、ネットリストが作成される際には、トランジスタ抵抗素子及び容量素子などの設計データ中の回路素子が実際の回路素子と近づくようにモデル化される。半導体プロセスの微細化が進むにつれ、基本的なデバイス物理を反映しただけの回路素子モデルでは、回路素子の特性を高精度にシミュレーションすることが困難になってきている。このため、回路設計の段階で、回路素子のレイアウトパターンの影響をモデルに反映させることが進められている。

これらの回路素子のうち、トランジスタは、他の回路素子と比較して複雑な物理特性を有する。そのため、トランジスタの複雑な物理特性を回路シミュレータ上で高精度に再現すべく、数多くのトランジスタモデルが提案されている。例えば、トランジスタにおいては、素子分離絶縁膜からトランジスタに及ぼされる機械的応力(以下、「STI応力」と称する)によってその移動度が変動することが知られている。カリフォルニア大学バークレー校により提案されたトランジスタモデルであるBSIM4においては、この移動度の機械的応力依存性が、素子分離絶縁膜の端からチャネル中心までの距離の関数として表されている。

概要

複数のゲートが同一の拡散領域内に並列に配置されている場合において、トランジスタにおける、機械的応力による移動度の変動を見積もることを目的とする。開示の装置は、回路データ生成手段と、パラメータ決定手段と、を備える。回路データ生成手段は、半導体集積回路における回路素子のレイアウト情報を基に、当該回路素子の物理特性を反映した回路データを生成する。パラメータ決定手段は、同一の拡散領域内に複数のゲートが設けられている場合において、ゲート電極として機能するゲートを有するトランジスタにかかる機械的応力に関するパラメータを、複数のゲートのレイアウト形状に応じて一意に決定する。ここで、回路データ生成手段は、当該パラメータを用いて、トランジスタにおける、機械的応力の影響を反映した移動度を求め、求められた移動度を回路データに反映する。

目的

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半導体集積回路における回路素子レイアウト情報を基に、前記回路素子の物理特性を反映した回路データを生成する回路データ生成手段と、同一の拡散領域内に複数のゲートが設けられている場合において、ゲート電極として機能する前記ゲートを有するトランジスタにかかる機械的応力に関するパラメータを、前記複数のゲートのレイアウト形状に応じて一意に決定するパラメータ決定手段と、を備え、前記回路データ生成手段は、前記パラメータを用いて、前記機械的応力の影響を反映した前記トランジスタにおける移動度を求め、求められた前記移動度を前記回路データに反映することを特徴とする設計支援装置

請求項2

前記パラメータ決定手段は、前記複数のゲートのそれぞれの前記拡散領域の端部からの距離の平均値を求め、当該平均値に基づいて前記パラメータを決定することを特徴とする請求項1に記載の設計支援装置。

請求項3

前記パラメータ決定手段は、前記拡散領域内の端部に最も近いゲートと当該端部との間の距離、前記複数のゲートのゲート間隔、及び、前記複数のゲートの本数に対するマップに基づいて、前記パラメータを決定することを特徴とする請求項1に記載の設計支援装置。

請求項4

前記回路データ生成手段は、前記移動度が飽和するときの前記パラメータの値である安全値よりも、前記複数のレイアウト形状に応じて決定された前記パラメータの値の方が小さい場合には、当該パラメータを前記安全値に設定することを特徴とする請求項1乃至3のいずれか一項に記載の設計支援装置。

請求項5

半導体集積回路における回路素子のレイアウト情報を基に、前記回路素子の物理特性を反映した回路データを生成する回路データ生成工程と、同一の拡散領域内に複数のゲートが設けられている場合において、ゲート電極として機能する前記ゲートを有するトランジスタにかかる機械的応力に関するパラメータを、前記複数のゲートのレイアウト形状に応じて一意に決定するパラメータ決定工程と、を備え、前記回路データ生成工程は、前記パラメータを用いて、前記機械的応力の影響を反映した前記トランジスタにおける移動度を求め、求められた前記移動度を前記回路データに反映することを特徴とする設計支援方法

請求項6

コンピュータにより実行されるプログラムであって半導体集積回路における回路素子のレイアウト情報を基に、前記回路素子の物理特性を反映した回路データを生成する回路データ生成手段、同一の拡散領域内に複数のゲートが設けられている場合において、ゲート電極として機能する前記ゲートを有するトランジスタにかかる機械的応力に関するパラメータを、前記複数のゲートのレイアウト形状に応じて一意に決定するパラメータ決定手段、として前記コンピュータを機能させ、前記回路データ生成手段は、前記パラメータを用いて、前記機械的応力の影響を反映した前記トランジスタにおける移動度を求め、求められた前記移動度を前記回路データに反映することを特徴とする設計支援プログラム

技術分野

0001

本発明は、半導体集積回路(LSI)の設計を支援する設計支援装置設計支援方法及び設計支援プログラムに関する。

背景技術

0002

LSIの設計では、その上流の工程で回路設計が行われた後、この回路設計で得られたデータをもとにレイアウト設計が行われる。回路設計では、LSIの設計仕様に基づいてRTL(Register Transfer Level)設計が行われた後、同RTL記述ベルで作成した設計データをもとにゲートレベル回路データ、いわゆるネットリストが作成される。このネットリストに基づいて、実際のLSIの動作を想定したシミュレーションが行われる。そのため、ネットリストが作成される際には、トランジスタ抵抗素子及び容量素子などの設計データ中の回路素子が実際の回路素子と近づくようにモデル化される。半導体プロセスの微細化が進むにつれ、基本的なデバイス物理を反映しただけの回路素子モデルでは、回路素子の特性を高精度にシミュレーションすることが困難になってきている。このため、回路設計の段階で、回路素子のレイアウトパターンの影響をモデルに反映させることが進められている。

0003

これらの回路素子のうち、トランジスタは、他の回路素子と比較して複雑な物理特性を有する。そのため、トランジスタの複雑な物理特性を回路シミュレータ上で高精度に再現すべく、数多くのトランジスタモデルが提案されている。例えば、トランジスタにおいては、素子分離絶縁膜からトランジスタに及ぼされる機械的応力(以下、「STI応力」と称する)によってその移動度が変動することが知られている。カリフォルニア大学バークレー校により提案されたトランジスタモデルであるBSIM4においては、この移動度の機械的応力依存性が、素子分離絶縁膜の端からチャネル中心までの距離の関数として表されている。

0004

特許第4145147号公報
特開2007−123442号公報
特開2004−241529号公報

先行技術

0005

“BSIM4.6.0MOSFETModel User‘s Manual”、<URL: http://www-device.eecs.berkeley.edu/~bsim3/BSIM4/BSIM460/doc/BSIM460_Manual.pdf>

発明が解決しようとする課題

0006

しかしながら、同一の拡散領域内に複数のゲートが配置されている場合には、ゲート電極として機能するゲートを有するトランジスタにおける移動度の変動を算出しようとすると、回路設計者の負担が大きくなる。そのため、回路設計の段階では、複数のゲートが同一の拡散領域内に並列に配置されている場合において、STI応力による移動度の変動を見積もることが難しかった。このため、現状では、回路設計の段階で見積もられたドレイン電流(又はゲート電圧)とレイアウト設計の段階で見積もられたドレイン電流(又はゲート電圧)との間に誤差が生じ、設計の戻りが生じていた。

0007

また、STI応力による移動度の変動の影響を抑えるために、レイアウト設計の段階で、素子分離絶縁膜からトランジスタまでの距離を広げようとすると、レイアウト面積が増大してしまい、コストアップに繋がる可能性がある。

課題を解決するための手段

0008

開示の装置は、回路データ生成手段と、パラメータ決定手段と、を備える。回路データ生成手段、パラメータ決定手段は、例えば、PC(Personal Computer)などのCPU(Central Processing Unit)がプログラムを実行することにより実現される。回路データ生成手段は、半導体集積回路における回路素子のレイアウト情報を基に、当該回路素子の物理特性を反映した回路データ、例えばネットリストを生成する。パラメータ決定手段は、同一の拡散領域内に複数のゲートが設けられている場合において、ゲート電極として機能する当該ゲートを有するトランジスタにかかる機械的応力に関するパラメータを、複数のゲートのレイアウト形状に応じて一意に決定する。回路データ生成手段は、当該パラメータを用いて、機械的応力の影響を反映したトランジスタにおける移動度を求め、求められた移動度を回路データに反映する。

発明の効果

0009

開示の装置によれば、回路設計段階において、同一の拡散領域内に複数のゲートが設けられている場合に、ゲート電極として機能する当該ゲートを有するトランジスタにおける移動度が見積もりやすくなる。

図面の簡単な説明

0010

実施形態に係る設計支援装置のハードウェア構成の一例を示す図である。
トランジスタがモデル化された一例を示す図である。
トランジスタがモデル化された一例を示す図である。
モデル化の第2の方法で用いられるマップの一例を示す図である。
移動度とパラメータとの関係を示すグラフの一例である。
実施形態に係る設計支援装置のシステム構成の一例を示す図である。
実施形態に係る設計支援装置を用いた設計フローの一例を示す図である。

実施例

0011

以下、実施形態の一例について図面を参照しつつ説明する。

0012

[ハードウェア構成]
まず、実施形態に係る設計支援装置100のハードウェア構成の一例について説明する。設計支援装置100は、例えばPDK(Process Design Kit)などの装置である。設計支援装置100は、設計された回路図からネットリストを生成するとともに、トランジスタ、抵抗素子及び容量素子などの回路素子をモデル化して当該ネットリストに反映する。

0013

図1に、設計支援装置100のハードウェア構成の一例を示す。設計支援装置100は、例えばPC(Personal Computer)などのコンピュータであり、CPU(Central Processing Unit)11、ROM(Read Only Memory)12、RAM(Random Access Memory)13及びハードディスク14を有する。また、設計支援装置100は、出力装置15、入力装置16、インターフェース17及びディスクドライブ18を有する。これらの構成要素は、バス10に接続されている。出力装置15は、例えばモニタプリンタなどの出力装置であり、入力装置16は、例えばマウスキーボードなどの入力装置である。インターフェース17は、例えばUSB(Universal Serial Bus)などの外部接続インターフェースである。ディスクドライブ18は、例えばDVD(Digital Versatile Disc)などのディスクを駆動させるためのディスクドライブである。

0014

回路設計段階において、設計者は、回路図作成エディタなどを用いて回路図を作成する。また、設計者は、回路素子のレイアウト情報を設計支援装置100に入力する。設計支援装置100は、設計者により作成された回路図中における回路素子を、レイアウト情報に基づいてモデル化する。そして、設計支援装置100は、回路図からネットリストを生成する際に、モデル化された回路素子の物理特性をネットリストに反映する。具体的には、設計支援装置100において、ROM12などに記憶されているプログラムをCPU11が実行することにより、回路素子のモデル化、及び、モデル化された回路素子の物理特性が反映されたネットリストの生成が行われる。このようにして、回路設計段階において、モデル化された回路素子の物理特性が反映されたネットリストが生成される。

0015

[トランジスタモデル]
次に、回路素子のモデル化の一例として、他の回路素子と比較して複雑な物理特性を有するトランジスタのモデル化について説明する。

0016

図2図3は、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)がモデル化された一例を示す図である。

0017

図2に示すモデル化されたトランジスタでは、矩形状のゲート電極GTが拡散領域22に1つ設けられている。拡散領域22の端部22a、22bの外側には、図示しない素子分離絶縁膜が設けられている。ゲート電極GTはその長辺方向が拡散領域22を横切って配置されている。ここで、拡散領域22の幅はWとなっており、ゲート電極GTの短辺方向の長さはLとなっている。従って、図2に示すトランジスタでは、ゲート長がLとなり、ゲート幅がWとなる。ここで、以下の式(1)に示すように、トランジスタにおけるドレイン電流Idは、移動度u0と、ゲート電極GTの酸化膜圧Coxと、ゲート長L/ゲート幅Wとの積に比例する。

0018

0019

ここで、酸化膜圧Cox及び移動度u0を定数とした場合には、ゲート長L及びゲート幅Wをモデル化することによりドレイン電流Idの値を見積もることができる。

0020

しかしながら、実際には、移動度u0は、素子分離絶縁膜から及ぼされるSTI応力によって変動することが知られている。そのため、移動度u0を定数とすると、後のレイアウト設計段階における回路解析において不具合が見つかり、回路設計段階への作業の戻りが生じる可能性がある。具体的には、回路設計段階で見積もられたドレイン電流とレイアウト設計段階で見積もられたドレイン電流との間に誤差が生じる可能性がある。

0021

そこで、BSIM4によれば、STI応力による移動度の変動を見積もるモデルが提唱されている。具体的には、拡散領域の端部からゲート電極までの距離をパラメータSA、SBとすると、移動度の相対変動ρueffは以下の式(2)、(3)を用いて求められる。

0022

0023

0024

式(2)において、Ldはチャネル長を示している。また、式(3)において、KU0、Kstress_u0は定数である。例えば、図2に示す例では、式(2)のパラメータSAには、拡散領域22の一方の端部22aからゲート電極GTまでの距離SA0が代入され、パラメータSBには、拡散領域22の他方の端部22aからゲート電極GTまでの距離SB0が代入される。

0025

つまり、上述のモデルによれは、移動度の相対変動ρueffは、パラメータSA、SBに依存する、即ち、図2に示す例では、拡散領域22の端部からゲート電極GTまでの距離SA0、SB0に依存することとなる。従って、設計支援装置100は、例えば、レイアウト情報として入力された距離SA0、SB0の値を基に、上述のBSIMで提唱されたモデルを用いることで、移動度の相対変動を算出することができる。これにより、設計支援装置100は、STI応力による影響が反映された移動度を求めることができ、STI応力の影響が反映されたドレイン電流の値を算出することができる。

0026

ここで、図3に示すように、同一の拡散領域22において、複数のゲートが配置された場合を考えてみる。図3に示す例では、ダミーゲートDGTを含む9本のゲートが拡散領域22に並列配置されている。ここで、N=3、5、7に示すゲートがゲート電極GTとして機能し、N=1、2、4、6、8、9に示すゲートがダミーゲートDGTとして機能する。この場合において、拡散領域22の端部22a、22bから各ゲート電極GTまでの距離を夫々求め、それらの距離を基に、各ゲート電極GTを有するトランジスタにおける移動度の変動を夫々見積もるとすると計算が複雑になる。

0027

そこで、実施形態に係る設計支援装置100では、トランジスタのモデル化手法として、同一の拡散領域22における各ゲート電極GTを有するトランジスタについてのパラメータSA、SBを、ゲートのレイアウト形状に応じて一意に決定することとする。以下、パラメータSA、SBをゲートのレイアウト形状に応じて一意に決定する2つの方法について説明する。

0028

まず、第1の方法について説明する。第1の方法では、ダミーゲートDGTを含む全てのゲートについての拡散領域22からの距離の平均値が、各ゲート電極GTについてのパラメータSA、SBとされる。以下、図3を用いて具体的に説明する。

0029

拡散領域22の一方の端部22aに最も近いゲート(ここではN=1のゲート)と当該端部22aとの間の距離をS1、ゲート長をL、ゲート間隔をSDとすると、各ゲートについての端部22aからの距離SA1は以下の式(4)で求められる。

0030

0031

次に、拡散領域22におけるゲートの本数をNGY、拡散領域22の他方の端部22bに最も近いゲート(ここではN=9のゲート)と当該端部22bとの間の距離をS2とすると、各ゲートについての端部22bからの距離SB1は以下の式(5)で求められる。

0032

0033

例えば、N=2のダミーゲートについての距離SA1、SB1は、NGY=9なので、式(4)、(5)を用いて、以下のようにして求められる。

0034

0035

0036

パラメータSA、SBはそれぞれ、距離SA1、SB1の平均値として以下のようにして求められる。

0037

0038

0039

このようにして求められたパラメータSA、SBが、同一の拡散領域における各ゲート電極を有する各トランジスタのパラメータSA、SBとして一意に決定される。つまり、図3の例でいうと、N=3、5、7に示すゲート電極GTを有する各トランジスタのパラメータSA、SBが、距離SA1、SB1の平均値として一意に決定される。

0040

求められたパラメータSA、SBを上述の式(1)から(3)に代入することにより、同一の拡散領域における各ゲート電極GTを有する各トランジスタについて、STI応力の影響が反映された移動度が求められる。図3の例でいうと、N=3、5、7に示すゲート電極GTを有する各トランジスタについて、STI応力の影響が反映された移動度が求められる。

0041

上述の第1の方法を用いる代わりに、次に述べる第2の方法を用いるとしても良い。第2の方法では、距離S1(又はS2)、ゲート間隔SD、拡散領域におけるゲートの本数NGY、及び、パラメータSA(又はSB)のマップに基づいて、パラメータSA(又はSB)が求められる。

0042

図4は、第2の方法で用いられるマップの一例を示す図である。例えば、ある拡散領域において、距離S1=0.1[um]、ゲート間隔SD=0.2[um]、ゲートの本数NGY=9本となっている場合には、図4に示すマップを用いて、SA=1[um]と求められる。なお、マップの値は、予め、シミュレーションや実験などにより求められた適合値である。また、例えば、距離S2=0.1[um]、ゲート間隔SD=0.2[um]、ゲートの本数NGY=9本となっている場合にも、図4に示すマップを用いて、SB=1[um]と求められる。

0043

このようにして求められたパラメータSA、SBが、同一の拡散領域における各ゲート電極を有する各トランジスタのパラメータSA、SBとして一意に決定される。この第2の方法で求められたパラメータSA、SBを上述の式(1)から(3)に代入しても、同一の拡散領域における各ゲート電極を有する各トランジスタについて、STI応力の影響が反映された移動度が求められる。

0044

以上に述べた第1及び第2の方法より分かるように、実施形態に係るモデル化手法では、同一の拡散領域における各ゲート電極を有するトランジスタについてのパラメータSA、SBは、当該拡散領域におけるゲートのレイアウト形状に応じて一意に決定される。このようにすることで、同一拡散領域内における各ゲート電極を有するトランジスタ毎にパラメータSA、SBを求めて移動度を求める場合と比較して、計算を簡易化することができ、移動度が見積もりやすくなる。ここで、第1の方法によれば、S1、S2、NGY、SAの値に応じて計算によりパラメータSA、SBが求められるので、第2の方法と比較して、パラメータSA、SBの精度を高めることができる。一方、第2の方法によれば、第1の方法と比較して、計算を簡易化することができるので、処理を早めることができる。

0045

さらに、実施形態に係る設計支援装置100では、移動度が飽和するときのパラメータSA,SBの値である安全値よりも、上述の手法で求められたパラメータSA、SBの値の方が小さい場合には、当該パラメータSA、SBの値を安全値に設定することとする。以下、図5を用いて説明する。

0046

図5は、移動度とパラメータSA、SBとの関係を示すグラフの一例である。図5を見ると分かるように、パラメータSA、SBが大きくなるほど、移動度の変動量は減少して、最終的には、移動度は飽和する。移動度が飽和したときの飽和値VAに対応するパラメータSA、SBの値DAが安全値である。つまり、パラメータSA、SBが安全値よりも小さい場合には、STI応力による移動度の変動が発生する可能性があるということになる。

0047

そこで、実施形態に係る設計支援装置100では、上述の手法で求められたパラメータSA、SBが安全値よりも小さい場合には、パラメータSA、SBを安全値DAに設定することとする。つまり、設計支援装置100は、回路図中における全てのパラメータSA、SBを安全値DA以上に設定してから、各トランジスタにおける移動度を求めて、ネットリストに反映することとする。このようにして生成されたネットリストは、各トランジスタにおける移動度の変動が抑えられているので、後のレイアウト設計段階で生成されるネットリストと比較して、ドレイン電流の誤差が生じずに済む。

0048

なお、この場合には、設計者は、パラメータSA、SBが安全値DAとなるように、回路図中において、拡散領域22におけるゲートのレイアウト形状を修正する。具体的には、設計者は、パラメータSA,SBが安全値となるように、拡散領域の端部に近いゲートから当該端部までの距離S1、S2、ゲート間隔SDを修正する。このようにすることで、回路設計段階において、拡散領域におけるゲートのレイアウト形状を、移動度の変動が抑えられたレイアウト形状とすることができる。

0049

このように、上述の手法で求められたパラメータSA、SBを安全値以上に設定することにより、回路設計の段階で見積もられたドレイン電流とレイアウト設計の段階で見積もられたドレイン電流との間に誤差が生じるのを防ぐことができる。これにより、レイアウト設計段階から回路設計段階への設計の戻りが生じるのを防ぐことができる。

0050

なお、上述の例では、ダミーゲートDGTが設けられるとしているが、これに限られるものではなく、代わりに、ダミーゲートDGTが設けられずに、複数のゲート電極GTが設けられるとしても良いのは言うまでもない。また、上述の例では、移動度の変動に応じて、ドレイン電流が求められるとしているが、これに限られるものではなく、ゲート電圧が求められるとしても良いのは言うまでもない。

0051

[システム構成]
次に、実施形態に係る設計支援装置100のシステム構成の一例について図6を用いて説明する。

0052

図6に示すように、設計支援装置100は、回路図作成エディタ21と、レイアウトエディタ22と、寄生素子抽出部23と、ネットリスト生成部24と、回路シミュレータ25と、出力結果比較部26と、を有する。これらの構成要素は、図1でいうと、例えば、ROM12などに記憶されているプログラムをCPU11が実行することにより実現される。また、設計支援装置100は、素子データ記憶部31と、パラメタデータ記憶部32と、安全値データ記憶部33と、テストベンチ記憶部34と、を有する。これらの記憶部は、図1でいうと、例えば、ハードディスク14に相当する。

0053

素子データ記憶部31には、トランジスタ、抵抗素子及び容量素子などの回路素子のレイアウト情報が記憶されている。ただし、レイアウト情報のうち、先に述べたS1、S2、SDなどのSTI応力に関係する情報(以下、「パラメータ情報」と称する)は、パラメータデータ記憶部32に記憶されている。

0054

回路図作成エディタ21は、回路設計段階において、設計者が回路図を作成するためのエディタである。設計者は、回路図作成エディタ21を用いて回路図Akを作成する。このとき、回路図中における各回路素子には、素子データ記憶部31に記憶されているレイアウト情報、パラメータデータ記憶部32に記憶されているパラメータ情報が関連付けられる。例えば、トランジスタには、当該トランジスタが配置されている拡散領域のS1、S2、SDなどのSTI応力に関係するパラメータ情報が関連付けられる。回路図Akは、ネットリスト生成部24に入力される。

0055

ネットリスト生成部24は、回路図に基づいて、ネットリストを生成する。例えば、ネットリスト生成部24は、回路図Akに基づいて、2つのネットリストAn、Bnを生成する。ネットリストAnは、回路図Ak中の各トランジスタについて、STI応力による移動度の変動が考慮されていないネットリストである。ネットリストBnは、回路図Ak中の各トランジスタについて、STI応力による移動度の変動が考慮されたネットリストである。ネットリスト生成部24は、ネットリストBnを生成する際に、回路図中の各トランジスタについて、上述したモデル化手法を用いる。

0056

ネットリストBnの生成方法について具体的に説明する。ネットリスト生成部24は、回路図中の各トランジスタについて、S1、S2、SDなどのパラメータ情報を基に、上述したモデル化手法、即ち、第1又は第2の方法を用いてパラメータSA、SBを求める。ここで、ネットリスト生成部24は、求められたパラメータSA、SBのうち、安全値よりも小さいものを検出する。安全値は、安全値データ記憶部33に記憶されている。ネットリスト生成部24は、安全値よりも小さいパラメータSA、SBについて、新たなパラメータSA、SBの値として安全値を設定する。次に、ネットリスト生成部24は、回路図中の各トランジスタについて、パラメータSA、SBを基に移動度を求め、当該移動度を反映してネットリストBnを生成する。このとき、各トランジスタにおけるパラメータSA、SBは、安全値以上となっているので、生成されたネットリストBnは、移動度の変動が抑えられたネットリストとなっている。このことから分かるように、ネットリスト生成部24が、回路データ生成手段及びパラメータ決定手段として機能する。なお、ここで、設計者は、安全値よりも小さいパラメータSA、SBについて、当該パラメータSA,SBが安全値となるように、回路図Akを修正する。例えば、ネットリスト生成部24は、安全値よりも小さなパラメータSA、SBを有するトランジスタのリストを生成して出力する。そして、設計者は、当該リストを確認して、パラメータSA,SBが安全値となるように、当該トランジスタが配置された拡散領域におけるゲートのレイアウト形状を修正する。即ち、設計者は、回路図Akにおける距離S1、S2、ゲート間隔SDを修正する。

0057

回路シミュレータ25は、ネットリストを基に回路解析を行う。例えば、回路シミュレータ25は、ネットリストAn、Bnのそれぞれを基に、トランジスタのドレイン電流(又はゲート電圧)を求めて出力する。具体的には、回路シミュレータ25は、ネットリストAnを基に求められた各トランジスタのドレイン電流(又はゲート電圧)の情報である出力結果Aviを出力する。また、回路シミュレータ25は、ネットリストBnを基に求められた各トランジスタのドレイン電流(又はゲート電圧)の情報である出力結果Bviを出力する。出力結果Avi、Bviは、出力結果比較部26に入力される。また、回路シミュレータ25は、回路設計段階及びレイアウト設計段階にて入力されたネットリストについて、テストベンチ記憶部34に記憶されたテストベンチ記述データを用いて回路特性解析を行う。回路特性解析では、例えば、DC解析、AC解析、過渡解析消費電力解析などの回路出力の特性が解析される。また、テストベンチ記述データは、回路特性解析のための条件が設定されたデータである。

0058

出力結果比較部26は、ドレイン電流(又はゲート電圧)についての出力結果Avi,Bviの差が判定基準よりも大きいトランジスタの情報をレポートとして出力する。ここで、判定基準は、予め、設計者などにより設定されている。

0059

設計者は、出力結果比較部26より出力されたレポートを基に、レポートされたトランジスタのうち、精度を気にしなくても良いトランジスタを選択する。そして設計者は、回路図Akを基に、精度を気にしなくても良いトランジスタについて、安全値にされたパラメータSA、SBを元のパラメータSA、SBに修正して回路図Ak2を作成する。回路図Ak2は、ネットリスト生成部24に入力され、回路シミュレータ25にてDC解析などの回路特性解析が行われる。設計者は、回路特性解析の結果が好ましいものであると判定した場合には、レイアウト設計段階に進む。

0060

レイアウトエディタ22は、レイアウト設計段階において、設計者がレイアウトデータを作成するためのエディタである。設計者は、回路図Ak2を基に、レイアウトエディタ22を用いてレイアウト設計を行い、レイアウトデータLDを生成する。レイアウトデータLDは、寄生素子抽出部23に入力される。

0061

寄生素子抽出部23は、レイアウトデータLDに基づいて、寄生素子を抽出し、当該寄生素子が関連づけられた回路図Ckを出力する。回路図Ckは、ネットリスト生成部24に入力され、寄生素子の影響が反映されたネットリストCnを生成する。ネットリストCnは、回路シミュレータ25に入力される。回路シミュレータ25は、ネットリストCnを基に、各トランジスタのドレイン電流(又はゲート電圧)を求めて、出力結果Cviを出力するとともに、DC解析などの回路特性解析を行う。

0062

[設計フロー]
次に、上述の設計支援装置100を用いた設計フローについて、図7に示すフローチャートを用いて説明する。以下の設計フローでは、回路設計において、パラメータSA、SBを基にトランジスタにおける移動度が見積もられ、当該移動度の変動を抑える修正が回路図に行われてから、レイアウト設計が行われる。以下、具体的に説明する。

0063

まず、ステップS101において、設計者は回路図Akを作成する。このとき、回路図Ak中における各回路素子には、素子データ記憶部31に記憶されているレイアウト情報、パラメータデータ記憶部32に記憶されているパラメータ情報が関連付けられる。この後、ステップS102の処理へ進む。

0064

ステップS102において、ネットリスト生成部24は、回路図Ak中における各トランジスタのパラメータSA、SBを求めるとともに、当該パラメータSA、SBが安全値よりも小さいトランジスタを検出する。続くステップS103において、設計者は、ステップS102で検出されたトランジスタについて、パラメータSA、SBが安全値となるように回路修正を行うため(ステップS103:No)、ステップS101へ戻る。一方、設計者は、回路図Ak中における各トランジスタのパラメータSA、SBが全て安全値以上となっている場合には、回路修正を行わないこととし(ステップS103:Yes)、ステップS104の処理へ進む。

0065

ネットリスト生成部24は、入力された回路図Akを基に、ネットリストAnを作成するとともに(ステップS104)、ネットリストBnを生成する(ステップS107)。先にも述べたように、ネットリストAnは、STI応力による移動度の変動が考慮されていないネットリストである。ネットリストBnは、STI応力による移動度の変動が考慮されたネットリストである。ネットリストAn、Bnは、回路シミュレータ部25に入力される。この後、回路シミュレータ部25は、ネットリストAnについて、ステップS105、S106の処理を行い、ネットリストBnについて、ステップS108、S109の処理を行う。

0066

具体的には、ステップS105において、回路シミュレータ部25は、ネットリストAnを基に、各トランジスタのドレイン電流(又はゲート電圧)を求める。ステップS106において、回路シミュレータ部25は、求められたドレイン電流(又はゲート電圧)の情報を出力結果Aviとして出力する。一方、ステップS108において、回路シミュレータ部25は、ネットリストBnを基に、各トランジスタのドレイン電流(又はゲート電圧)を求める。ステップS109において、回路シミュレータ部25は、求められたドレイン電流(又はゲート電圧)の情報を出力結果Bviとして出力する。この後、出力結果Avi、Bviは、出力結果比較部26に入力され、ステップS109の処理へ進む。

0067

ステップS110において、出力結果比較部26は、ドレイン電流(又はゲート電圧)についての出力結果Avi,Bviの差が判定基準よりも大きいトランジスタの情報をレポートとして出力する。

0068

ステップS111において、設計者は、レポートされたトランジスタのうち、精度を気にしなくても良いトランジスタがあるか否かを判定する。設計者は、精度を気にしなくても良いトランジスタがある場合には、パラメータSA、SBに安全値を適用しない回路修正を行うため(ステップS111:Yes)、ステップS101の処理へ戻る。このとき、設計者は、回路図Akを修正して回路図Ak2を作成することになる。一方、設計者は、精度を気にしなくても良いトランジスタがない場合には、回路修正を行わないこととし(ステップ111:No)、ステップS112の処理へ進む。ステップS112において、回路シミュレータ25は、ネットリストBnを基に回路特性解析を行う。具体的には、回路シミュレータ25は、DC解析などの回路特性解析を行う。ステップS113において、回路シミュレータ25は、回路特性解析の結果を出力する。

0069

ステップS114において、設計者は、回路特性解析の結果に基づいて、回路修正を行うか否かを判定する。設計者は、回路特性解析の結果が好ましいものでなく、回路修正を行うと判断した場合には(ステップS114:Yes)、ステップS101の処理へ戻る。一方、設計者は、回路特性解析の結果が好ましいものであり、回路修正を行わないと判断した場合には(ステップS114:No)、ステップS115の処理へ進む。

0070

ステップS115において、設計者は、ステップS114までの処理で作成、修正された回路図を基に、レイアウト設計を行い、レイアウトデータLDを作成する。レイアウトデータLDは、寄生素子抽出部23に入力される。

0071

ステップS116において、寄生素子抽出部23は、レイアウトデータLDに基づいて、寄生素子を抽出し、当該寄生素子が関連づけられた回路図Ckを出力する。ネットリスト生成部24は、当該回路図Ckを基に、寄生素子の影響が反映されたネットリストCnを生成する。生成されたネットリストCnは、回路シミュレータ25に入力される。

0072

ステップS117において、回路シミュレータ25は、ネットリストCnを基に、回路解析を行う。具体的には、回路シミュレータ25は、各トランジスタのドレイン電流(又はゲート電圧)を求めて、出力結果Cviを出力する。それとともに、回路シミュレータ25は、ネットリストCnを基に、テストベンチ記憶部34に記憶されたテストベンチ記述データを用いて、DC解析などの回路特性解析を行う。

0073

ステップS118において、設計者は、ステップS117の解析を基に、レイアウトデータの修正を行うか否かについて判定し、修正を行う場合には(ステップS118:Yes)、ステップS115の処理へ戻る。なお、このときに修正されるのは、例えばゲート電極に接続された配線の幅などである。ここで、先に述べたように、回路設計段階において生成されたネットリストBnでは、各トランジスタにおける移動度の変動が抑制されている。従って、出力結果Cviと出力結果Bviとの間で、STI応力によるドレイン電流(ゲート電圧)の誤差は生じずに済む。そのため、ここで、トランジスタのゲートのレイアウト形状の修正をおこなうために回路設計段階、つまりステップS101へ作業が戻ることはない。一方、設計者は、修正を行わない場合には(ステップS118:No)、本設計フローを終了する。

0074

以上に述べたことから分かるように、実施形態に係る設計支援装置は、同一の拡散領域内に複数のゲートが設けられている場合において、当該複数のゲートのレイアウト形状に応じて、パラメータSA、SBを決定する。このようにすることで、同一の拡散領域内のゲート電極を有するトランジスタにおける移動度が見積もりやすくなる。

0075

また、実施形態に係る設計支援装置は、パラメータSA、SBが安全値よりも小さい場合には、当該パラメータSA、SBを安全値に設定する。このようにすることで、各トランジスタにおける移動度の変動を抑制したネットリストを生成することができる。これにより、レイアウト設計段階と回路設計段階とで、STI応力によるドレイン電流(ゲート電圧)の誤差が生じるのを防ぐことができ、回路設計段階への作業の戻りを防ぐことができる。

0076

なお、実施形態は、上述した実施形態の例に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能である。

0077

21回路図作成エディタ
22レイアウトエディタ
23寄生素子抽出部
24ネットリスト生成部
25回路シミュレータ
26 出力結果比較部

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ