図面 (/)

この項目の情報は公開日時点(2011年6月9日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (14)

課題

表示パネル実装されたゲート駆動部が消費する消費電力を減少させ、高温でも一定の波形ゲート電圧が出力できる表示パネルを提供する。

解決手段

表示パネルであって、ゲート線を含む表示領域と、ゲート線の一端に接続され、複数のステージを含み、基板上に集積されるゲート駆動部とを有し、前記ステージは、クロック信号、第1低電圧、該第1低電圧より低い第2低電圧、複数の前段ステージのうちの少なくとも一つの前段ステージからの伝達信号、及び、複数の次段ステージのうちの少なくとも二つの次段ステージからの伝達信号の印加を受けて、前記第1低電圧をゲートオフ電圧として有するゲート電圧を出力する。

概要

背景

表示パネルのうちの液晶表示装置は、現在、最も幅広く使用されている平板表示装置の一つであって、画素電極共通電極など電界生成電極(field generating electrode)が形成されている二枚の表示板と、その間に挿入されている液晶層とを含む。

液晶表示装置は、電界生成電極に電圧印加して液晶層に電界を生成し、これを通じて液晶層の液晶分子配列方向を決定し、入射光偏光を制御することによって画像を表示する。表示パネルは、液晶表示装置以外にも、有機発光表示装置プラズマ表示装置、及び電気泳動表示装置などがある。

このような表示装置には、ゲート駆動部及びデータ駆動部が含まれている。この中で、ゲート駆動部は、ゲート線データ線、及び薄膜トランジスタなどと共にパターニングして、パネルの上に集積することができる。このように集積されたゲート駆動部は、別途のゲート駆動用チップを形成する必要がないので、製造コスト節減できるという長所がある。

しかし、このように集積されたゲート駆動部の内部に形成された薄膜トランジスタは、ゲートオフ信号を送出する間に一定の水準漏洩電流が発生して、消費電力が増加するという問題がある。
また、温度によって薄膜トランジスタの半導体(特に、非晶質半導体)が有する特性が変わる問題があり、その結果、高温時に出力されるゲート電圧は一定の波形を有することができず、ノイズが発生する問題がある。

概要

表示パネルに実装されたゲート駆動部が消費する消費電力を減少させ、高温でも一定の波形のゲート電圧が出力できる表示パネルを提供する。表示パネルであって、ゲート線を含む表示領域と、ゲート線の一端に接続され、複数のステージを含み、基板上に集積されるゲート駆動部とを有し、前記ステージは、クロック信号、第1低電圧、該第1低電圧より低い第2低電圧、複数の前段ステージのうちの少なくとも一つの前段ステージからの伝達信号、及び、複数の次段ステージのうちの少なくとも二つの次段ステージからの伝達信号の印加を受けて、前記第1低電圧をゲートオフ電圧として有するゲート電圧を出力する。

目的

本発明は上記従来の表示パネルにおける問題点に鑑みてなされたものであって、本発明の目的は、表示パネルに実装されたゲート駆動部が消費する消費電力を減少させ、高温でも一定の波形のゲート電圧が出力できる表示パネルを提供する

効果

実績

技術文献被引用数
2件
牽制数
5件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

表示パネルであって、ゲート線を含む表示領域と、ゲート線の一端に接続され、複数のステージを含み、基板上に集積されるゲート駆動部とを有し、前記ステージは、クロック信号、第1低電圧、該第1低電圧より低い第2低電圧、複数の前段ステージのうちの少なくとも一つの前段ステージからの伝達信号、及び、複数の次段ステージのうちの少なくとも二つの次段ステージからの伝達信号の印加を受けて、前記第1低電圧をゲートオフ電圧として有するゲート電圧を出力することを特徴とする表示パネル。

請求項2

前記前段及び次段ステージからの伝達信号のローの時の電圧は、前記第2低電圧であることを特徴とする請求項1に記載の表示パネル。

請求項3

最初のステージに印加される少なくとも一つの伝達信号は、走査開始信号であることを特徴とする請求項2に記載の表示パネル。

請求項4

前記表示領域はデータ線をさらに含み、前記表示パネルは、前記データ線に印加されるデータ電圧を供給するデータ駆動部をさらに有し、前記データ駆動部は、前記表示パネルの上側または下側に形成されることを特徴とする請求項1に記載の表示パネル。

請求項5

前記ステージは、入力部、プルアップ駆動部、プルダウン駆動部、出力部、及び伝達信号生成部を含むことを特徴とする請求項4に記載の表示パネル。

請求項6

記入力部、前記プルダウン駆動部、前記出力部、及び前記伝達信号生成部は、第1ノードに接続されることを特徴とする請求項5に記載の表示パネル。

請求項7

前記入力部は、前記複数の前段ステージのうちの少なくとも一つの前段ステージからの伝達信号が入力される第1入力端子と前記第1ノードとの間に接続されることを特徴とする請求項6に記載の表示パネル。

請求項8

前記出力部は、前記ゲート電圧を出力するゲート電圧出力端子と、クロック信号が入力されるクロック入力端子と、前記第1ノードとの間に接続されて、前記第1ノードの電圧に従ってゲート電圧を出力することを特徴とする請求項6に記載の表示パネル。

請求項9

前記伝達信号生成部は、前記伝達信号を出力する伝達信号出力端子と、前記クロック入力端子と、前記第1ノードとの間に接続されて、前記第1ノードの電圧に従って伝達信号を出力することを特徴とする請求項6に記載の表示パネル。

請求項10

前記プルアップ駆動部及び前記プルダウン駆動部は、第2ノードに接続されることを特徴とする請求項6に記載の表示パネル。

請求項11

前記プルダウン駆動部は、前記複数の次段ステージのうちの少なくとも二つの次段ステージからの伝達信号、第1低電圧、及び第2低電圧を入力する各端子と、前記伝達信号出力端子と、前記ゲート電圧出力端子とに接続され、前記第1ノード及び前記第2ノードとも接続されることを特徴とする請求項10に記載の表示パネル。

請求項12

前記プルダウン駆動部は、前記第1ノードをプルダウンさせる構成要素と、前記第2ノードをプルダウンさせる構成要素と、前記伝達信号出力端子をプルダウンさせる構成要素と、前記ゲート電圧出力端子をプルダウンさせる構成要素とを含むことを特徴とする請求項10に記載の表示パネル。

請求項13

前記第1ノードをプルダウンさせる構成要素は、前記複数の次段ステージのうちの少なくとも二つの次段ステージからの伝達信号の内の一つと前記第2ノードの電圧とに従って、前記第1ノードの電圧を前記第2低電圧に下げることを特徴とする請求項12に記載の表示パネル。

請求項14

前記複数の次段ステージのうちの少なくとも二つの次段ステージからの伝達信号のうち、一つの伝達信号によって前記第1ノードの電圧を前記第2低電圧に下げることは、前記複数の次段ステージのうちの少なくとも二つの次段ステージからの伝達信号のうち、一つの伝達信号が制御端子に入力され、入力端子は前記第1ノードと接続される第1トランジスタと、前記第1トランジスタの出力端子が入力端子及び制御端子に接続され、出力端子は前記第2低電圧と接続される第2トランジスタとを通じて行われることを特徴とする請求項13に記載の表示パネル。

請求項15

前記第2ノードをプルダウンさせる構成要素は、前記複数の前段ステージのうちの少なくとも一つ前段ステージからの伝達信号、又は当該ステージの伝達信号に従って前記第2ノードの電圧を前記第2低電圧に下げることを特徴とする請求項12に記載の表示パネル。

請求項16

前記第2ノードをプルダウンさせる構成要素は、前記複数の前段ステージのうちの少なくとも一つ前段ステージからの伝達信号に従って前記第2ノードの電圧を前記第2低電圧に下げ、当該ステージの伝達信号によって前記第2ノードの電圧を前記第1低電圧に下げることを特徴とする請求項12に記載の表示パネル。

請求項17

前記伝達信号出力端子をプルダウンさせる構成要素は、前記第2ノードの電圧に従って前記伝達信号出力端子の電圧を前記第2低電圧に下げることを特徴とする請求項12に記載の表示パネル。

請求項18

前記伝達信号出力端子をプルダウンさせる構成要素は、前記複数の次段ステージのうちの少なくとも二つの次段ステージからの伝達信号のうちの一つによって、前記伝達信号出力端子の電圧を前記第2低電圧に下げることを特徴とする請求項12に記載の表示パネル。

請求項19

前記ゲート電圧出力端子をプルダウンさせる構成要素は、前記第2ノードの電圧、又は前記複数の次段ステージのうちの少なくとも二つの次段ステージからの伝達信号のうちの一つに従って前記ゲート電圧出力端子の電圧を第2低電圧に下げることを特徴とする請求項12に記載の表示パネル。

請求項20

前記プルアップ駆動部は、前記クロック入力端子と、前記プルダウン駆動部と、前記第2ノードとに接続されることを特徴とする請求項10に記載の表示パネル。

請求項21

前記複数の前段ステージのうちの少なくとも一つの前段ステージからの伝達信号は、隣接する前段ステージの伝達信号であるか、あるいは、前記複数の次段ステージのうちの少なくとも二つの次段ステージからの伝達信号は、連続して隣接する二つの次段ステージからの伝達信号であることを特徴とする請求項1に記載の表示パネル。

技術分野

0001

本発明は、表示パネルに関し、特に、集積されたゲート駆動部を有する表示パネルにおいて消費電力を減少させることのできる表示パネルに関する。

背景技術

0002

表示パネルのうちの液晶表示装置は、現在、最も幅広く使用されている平板表示装置の一つであって、画素電極共通電極など電界生成電極(field generating electrode)が形成されている二枚の表示板と、その間に挿入されている液晶層とを含む。

0003

液晶表示装置は、電界生成電極に電圧印加して液晶層に電界を生成し、これを通じて液晶層の液晶分子配列方向を決定し、入射光偏光を制御することによって画像を表示する。表示パネルは、液晶表示装置以外にも、有機発光表示装置プラズマ表示装置、及び電気泳動表示装置などがある。

0004

このような表示装置には、ゲート駆動部及びデータ駆動部が含まれている。この中で、ゲート駆動部は、ゲート線データ線、及び薄膜トランジスタなどと共にパターニングして、パネルの上に集積することができる。このように集積されたゲート駆動部は、別途のゲート駆動用チップを形成する必要がないので、製造コスト節減できるという長所がある。

0005

しかし、このように集積されたゲート駆動部の内部に形成された薄膜トランジスタは、ゲートオフ信号を送出する間に一定の水準漏洩電流が発生して、消費電力が増加するという問題がある。
また、温度によって薄膜トランジスタの半導体(特に、非晶質半導体)が有する特性が変わる問題があり、その結果、高温時に出力されるゲート電圧は一定の波形を有することができず、ノイズが発生する問題がある。

発明が解決しようとする課題

0006

そこで、本発明は上記従来の表示パネルにおける問題点に鑑みてなされたものであって、本発明の目的は、表示パネルに実装されたゲート駆動部が消費する消費電力を減少させ、高温でも一定の波形のゲート電圧が出力できる表示パネルを提供することにある。

課題を解決するための手段

0007

上記目的を達成するためになされた本発明による表示パネルは、表示パネルであって、
ゲート線を含む表示領域と、ゲート線の一端に接続され、複数のステージを含み、基板上に集積されるゲート駆動部とを有し、前記ステージは、クロック信号、第1低電圧、該第1低電圧より低い第2低電圧、複数の前段ステージのうちの少なくとも一つの前段ステージからの伝達信号、及び、複数の次段ステージのうちの少なくとも二つの次段ステージからの伝達信号の印加を受けて、前記第1低電圧をゲートオフ電圧として有するゲート電圧を出力することを特徴とする。

0008

前記前段及び次段ステージからの伝達信号のローの時の電圧は、前記第2低電圧であることが好ましい。
最初のステージに印加される少なくとも一つの伝達信号は、走査開始信号であることが好ましい。
前記表示領域はデータ線をさらに含み、前記表示パネルは、前記データ線に印加されるデータ電圧を供給するデータ駆動部をさらに有し、前記データ駆動部は、前記表示パネルの上側または下側に形成されることが好ましい。
前記ステージは、入力部、プルアップ駆動部、プルダウン駆動部、出力部、及び伝達信号生成部を含むことが好ましい。
記入力部、前記プルダウン駆動部、前記出力部、前記伝達信号生成部は、第1ノードに接続することが好ましい。
前記入力部は、前記複数の前段ステージのうちの少なくとも一つの前段ステージからの伝達信号が入力される第1入力端子と前記第1ノードとの間に接続されることが好ましい。
前記出力部は、前記ゲート電圧を出力するゲート電圧出力端子と、クロック信号が入力されるクロック入力端子と、前記第1ノードとの間に接続されて、前記第1ノードの電圧に従ってゲート電圧を出力することが好ましい。

0009

前記伝達信号生成部は、前記伝達信号を出力する伝達信号出力端子と、前記クロック入力端子と、前記第1ノードとの間に接続されて、前記第1ノードの電圧に従って伝達信号を出力することが好ましい。
前記プルアップ駆動部及び前記プルダウン駆動部は、第2ノードに接続されることが好ましい。
前記プルダウン駆動部は、前記複数の次段ステージのうちの少なくとも二つの次段ステージからの伝達信号、第1低電圧、及び第2低電圧を入力する各端子と、前記伝達信号出力端子と、前記ゲート電圧出力端子とに接続され、前記第1ノード及び前記第2ノードとも接続されることが好ましい。
前記プルダウン駆動部は、前記第1ノードをプルダウンさせる構成要素と、前記第2ノードをプルダウンさせる構成要素と、前記伝達信号出力端子をプルダウンさせる構成要素と、前記ゲート電圧出力端子をプルダウンさせる構成要素とを含むことが好ましい。
前記第1ノードをプルダウンさせる構成要素は、前記複数の次段ステージのうちの少なくとも二つの次段ステージからの伝達信号の内の一つと前記第2ノードの電圧とに従って、前記第1ノードの電圧を前記第2低電圧に下げることが好ましい。
前記複数の次段ステージのうちの少なくとも二つの次段ステージからの伝達信号のうち、一つの伝達信号によって前記第1ノードの電圧を前記第2低電圧に下げることは、前記複数の次段ステージのうちの少なくとも二つの次段ステージからの伝達信号のうち、一つの伝達信号が制御端子に入力され、入力端子は前記第1ノードと接続される第1トランジスタと、前記第1トランジスタの出力端子が入力端子及び制御端子に接続され、出力端子は前記第2低電圧と接続される第2トランジスタとを通じて行われることが好ましい。

0010

前記第2ノードをプルダウンさせる構成要素は、前記複数の前段ステージのうちの少なくとも一つ前段ステージからの伝達信号、又は当該ステージの伝達信号に従って前記第2ノードの電圧を前記第2低電圧に下げることが好ましい。
前記第2ノードをプルダウンさせる構成要素は、前記複数の前段ステージのうちの少なくとも一つ前段ステージからの伝達信号に従って前記第2ノードの電圧を前記第2低電圧に下げ、当該ステージの伝達信号によって前記第2ノードの電圧を前記第1低電圧に下げることが好ましい。
前記伝達信号出力端子をプルダウンさせる構成要素は、前記第2ノードの電圧に従って前記伝達信号出力端子の電圧を前記第2低電圧に下げることが好ましい。
前記伝達信号出力端子をプルダウンさせる構成要素は、前記複数の次段ステージのうちの少なくとも二つの次段ステージからの伝達信号のうちの一つによって、前記伝達信号出力端子の電圧を前記第2低電圧に下げることが好ましい。
前記ゲート電圧出力端子をプルダウンさせる構成要素は、前記第2ノードの電圧、又は前記複数の次段ステージのうちの少なくとも二つの次段ステージからの伝達信号のうちの一つに従って前記ゲート電圧出力端子の電圧を第2低電圧に下げることが好ましい。
前記プルアップ駆動部は、前記クロック入力端子と、前記プルダウン駆動部と、前記第2ノードとに接続されることが好ましい。
前記複数の前段ステージのうちの少なくとも一つの前段ステージからの伝達信号は、隣接する前段ステージの伝達信号であるか、あるいは、前記複数の次段ステージのうちの少なくとも二つの次段ステージからの伝達信号は、連続して隣接する二つの次段ステージからの伝達信号であることが好ましい。

発明の効果

0011

本発明に係る表示パネルによれば、各ステージの内部をゲートオフ電圧より低い電位に下げて、電流漏れを減らすことで、低消費電力を有し、高温でも伝達信号を通じて印加されるリップルを減らして、高温でも一定のゲートオン電圧を出力するという効果がある。 また、低温でもさらに低い電圧を印加しても動作でき、寿命延長するという効果がある。

図面の簡単な説明

0012

本発明の一実施形態に係る表示パネルの平面図である。
図1のゲート駆動部及びゲート線をさらに詳細に示したブロック図である。
図2における一つのステージ及び一つのゲート線を拡大して示した回路図である。
図3に示す本発明の実施形態に係るゲート駆動部を用いた場合の消費電力を従来技術に係る消費電力と比較したグラフである。
本発明の他の実施形態に係る表示パネルの平面図である。
図5のゲート駆動部及びゲート線をさらに詳細に示したブロック図である。
図6における一つのステージ及び一つのゲート線を拡大して示した回路図である。
図7に示す本発明の実施形態に係るゲート駆動部をを用いた場合の消費電力を従来技術に係る消費電力と比較したグラフである。
従来技術に係るゲート駆動部においてゲート電圧を出力する第1トランジスタに流れる電流をクロック信号(CKV)を基準として示すグラフである。
図7に示す本発明の実施形態に係るゲート駆動部において第1トランジスタに流れる電流をクロック信号(CKV)を基準として示すグラフである。
図7に示す本発明の実施形態を用いた場合と従来技術とを比べて高温での特性を示したグラフである。
図7に示す本発明の実施形態を用いた場合と従来技術とを比べて低温での特性を示したグラフである。
図7に示す本発明の実施形態を用いた場合と従来技術とを比べて寿命に対する特性を示したグラフである。

実施例

0013

次に、本発明に係る表示パネルを実施するための形態の具体例を図面を参照しながら説明する。

0014

図面において、種々の層及び領域を明確に表現するために厚さを拡大して示した。明細書の全体にわたって類似する部分に対しては同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるという時、これは他の部分の“すぐ上”にある場合だけでなく、その中間に他の部分がある場合も含む。一方、ある部分が他の部分の“すぐ上”にあるという時には、中間に他の部分がないことを意味する。

0015

図1は、本発明の一実施形態に係る表示パネルの平面図である。
図1に示すように、本発明の一実施形態に係る表示パネル100は、画像を表示する表示領域300、及び表示領域300のゲート線にゲート電圧を印加するゲート駆動部500を含む。
また、表示領域300のデータ線は、表示パネル100に付着されたフレキシブル印刷回路フィルムFPC;flexible printed circuit film)450の上に形成されたデータドライバIC460からデータ電圧の印加を受ける。一方、ゲート駆動部500及びデータドライバIC460は信号制御部600によって制御される。

0016

フレキシブル印刷回路フィルム450の外側には印刷回路基板400(PCB;printed circuit board)が形成されて、信号制御部600からの信号をデータドライバIC460及びゲート駆動部500に伝達する。信号制御部600から提供される信号としては、第1クロック信号(CKV)、第2クロック信号(CKVB)、及びスキャン示信号(STVP)などの信号と、特定レベルの低電圧(Vss1、Vss2)を提供する信号を含む。

0017

表示領域300は、液晶表示パネルの場合には、薄膜トランジスタ(Trsw)、液晶キャパシタ(Clc)、及び維持キャパシタ(Cst)などを含み、図1では液晶表示パネルを例に挙げて示している。一方、有機発光表示パネルでは薄膜トランジスタ及び有機発光ダイオードを含み、その他の表示パネルでは薄膜トランジスタなどの素子を含んで、表示領域300を形成する。以下には、液晶表示パネルを例に挙げて説明する。

0018

表示領域300は、複数のゲート線(G1〜Gn)及び複数のデータ線(D1〜Dm)を含み、複数のゲート線(G1〜Gn)及び複数のデータ線(D1〜Dm)は互いに絶縁されて交差している。
画素(PX)には、薄膜トランジスタ(Trsw)、液晶キャパシタ(Clc)、及び維持キャパシタ(Cst)を含む。

0019

薄膜トランジスタ(Trsw)の制御端子は一つのゲート線に接続され、薄膜トランジスタ(Trsw)の入力端子は一つのデータ線に接続され、薄膜トランジスタ(Trsw)の出力端子は液晶キャパシタ(Clc)の一側端子及び維持キャパシタ(Cst)の一側端子に接続される。液晶キャパシタ(Clc)の他側端子は共通電極に接続され、維持キャパシタ(Cst)の他側端子は信号制御部600から印加される維持電圧(Vcst)の印加を受ける。

0020

複数のデータ線(D1〜Dm)は、データドライバIC460からデータ電圧の印加を受け、複数のゲート線(G1〜Gn)は、ゲート駆動部500からゲート電圧の印加を受ける。
データドライバIC460は、表示パネル100の上側または下側に形成されて、縦方向に延長されたデータ線(D1〜Dm)と接続するが、図1の実施形態ではデータドライバIC460が表示パネル100の上側に位置する実施形態を示している。

0021

ゲート駆動部500は、クロック信号(CKV、CKVB)、スキャン開示信号(STVP)及びゲートオフ電圧に相当する第1低電圧(Vss1)と、ゲートオフ電圧より低い第2低電圧(Vss2)の印加を受けて、ゲート電圧(ゲートオン電圧及びゲートオフ電圧)を生成し、ゲート線(G1〜Gn)に順次にゲートオン電圧を印加する。

0022

ゲート駆動部500に印加されるクロック信号(CKV、CKVB)、スキャン開示信号(STVP)、第1低電圧(Vss1)、及び第2低電圧(Vss2)は、図1に示すように最外角側にあり、ゲート駆動部500側に位置するフレキシブル印刷回路フィルム450を通じてゲート駆動部500に印加される。このような信号は、外部または信号制御部600から印刷回路基板400を通じてフレキシブル印刷回路フィルム450に伝達される。
以上では、表示パネルの全体的な構造について説明した。
以下、本発明と係るゲート駆動部500及びゲート線(G1〜Gn)を中心に説明する。

0023

図2は、図1のゲート駆動部及びゲート線をさらに詳細に示したブロック図である。
図2では、ゲート駆動部500をブロック化して詳細に説明する。
図2において、表示領域300を抵抗(Rp)とキャパシタ(Cp)に示した。

0024

これは、ゲート線(G1〜Gn)、液晶キャパシタ(Clc)、及び維持キャパシタ(Cst)は、それぞれ抵抗値及びキャパシタンスを有し、これらを全て合わせて、一つの抵抗(Rp)及び一つのキャパシタ(Cp)に表したものである。ステージ(SRn)から出力されたゲート電圧はゲート線を通じて伝達される。ゲート線は、図2に示すように、回路的には抵抗(Rp)とキャパシタンス(Cp)を有するものと表すことができる。これらの値は、一つのゲート線が全体的に有する値であり、表示領域300の構造及び特性によって他の値を有することができる。
以下、ゲート駆動部500について説明する。

0025

ゲート駆動部500は、互いに従属的に接続された複数のステージ(SR1、SR2、SR3、SR4、・・・)を含む。各ステージ(SR1、SR2、SR3、SR4、・・・)は、三つの入力端子(IN1、IN2、IN3)、一つのクロック入力端子(CK)、二つの電圧入力端子(Vin1、Vin2)、ゲート電圧を出力するゲート電圧出力端子(OUT)、及び伝達信号出力端子(CRout)を含む。

0026

まず、第1入力端子(IN1)は前段ステージの伝達信号出力端子(CRout)と接続して、前段ステージの伝達信号(CR)の印加を受けるが、最初のステージは前段ステージが存在しないので、第1入力端子(IN1)にスキャン開示信号(STVP)の印加を受ける。

0027

第2入力端子(IN2)は、次段ステージの伝達信号出力端子(CRout)と接続して、次段ステージの伝達信号(CR)の印加を受ける。また、第3入力端子(IN3)は次段ステージの次の段のステージの伝達信号出力端子(CRout)と接続して、次段ステージの次の段のステージの伝達信号(CR)の印加を受ける。

0028

番目ゲート線(Gn)に接続されたステージ(SRn;図示せず)は、次段ステージ及び次段ステージの次の段のステージから伝達信号(CR)を受信するためにダミーステージを二つ形成する。ダミーステージ(SRn+1、SRn+2;図示せず)は、他のステージ(SR1〜SRn)と異なり、ダミーゲート電圧を生成して出力するステージである。
つまり、他のステージ(SR1〜SRn)から出力されたゲート電圧は、ゲート線を通じて伝達しながら、画素にデータ電圧が印加されて、画像を表示するようにするが、ダミーステージ(SRn+1、SRn+2)はゲート線に接続しない構成とすることもでき、ゲート線と接続しても、画像を表示しないダミー画素(図示せず)のゲート線と接続していて、画像を表示するのに使用しないことも可能である。

0029

クロック端子(CK)にはクロック信号が印加されるが、複数のステージのうちの奇数番目ステージのクロック端子(CK)には第1クロック(CKV)が印加され、偶数番目ステージのクロック端子(CK)には第2クロック(CKVB)が印加される。第1クロック(CKV)と第2クロック(CKVB)は、互いに位相が反対になるクロック信号である。

0030

第1電圧入力端子(Vin1)にはゲートオフ電圧に相当する第1低電圧(Vss1)が印加され、第2電圧入力端子(Vin2)には第1低電圧(Vss1)より低い第2低電圧(Vss2)が印加される。第1低電圧(Vss1)及び第2低電圧(Vss2)の電圧値は、実施形態によって多様なものがあり得、本実施形態においては、第1低電圧(Vss1)値として−5Vを使用し、第2低電圧(Vss2)値として−10Vを使用する。

0031

次に、ゲート駆動部500の動作について説明する。
まず、第1ステージ(SR1)は、クロック入力端子(CK)を通じて外部から提供される第1クロック信号(CKV)を、第1入力端子(IN1)を通じてスキャン開示信号(STVP)を、第1及び第2電圧入力端子(Vin1、Vin2)には第1及び第2低電圧(Vss1、Vss2)を、そして第2及び第3入力端子(IN2、IN3)を通じて第2ステージ(SR2)及び第3ステージ(SR3)からそれぞれ提供される伝達信号(CR)を受信して、最初のゲートラインにゲート電圧出力端子(OUT)を通じてゲートオン電圧を出力する。また、伝達信号出力端子(CRout)では伝達信号(CR)を出力して第2ステージ(SR2)の第1入力端子(IN1)に伝達する。

0032

第2ステージ(SR2)は、クロック入力端子(CK)を通じて外部から提供される第2クロック信号(CKVB)を、第1入力端子(IN1)を通じて第1ステージ(SR1)の伝達信号(CR)を、第1及び第2電圧入力端子(Vin1、Vin2)には第1及び第2低電圧(Vss1、Vss2)を、そして第2及び第3入力端子(IN2、IN3)を通じて第3ステージ(SR3)及び第4ステージ(SR4)からそれぞれ提供される伝達信号(CR)を受信して、二番目ゲートラインにゲート電圧出力端子(OUT)を通じてゲートオン電圧を出力する。また、伝達信号出力端子(CRout)では伝達信号(CR)を出力して、第3ステージ(SR3)の第1入力端子(IN1)及び第1ステージ(SR1)の第2入力端子(IN2)に伝達する。

0033

また、第3ステージ(SR3)は、クロック入力端子(CK)を通じて外部から提供される第1クロック信号(CKV)を受信し、第1入力端子(IN1)を通じて第2ステージ(SR2)の伝達信号(CR)を、第1及び第2電圧入力端子(Vin1、Vin2)には第1及び第2低電圧(Vss1、Vss2)を、そして第2及び第3入力端子(IN2、IN3)を通じて第4ステージ(SR4)及び第5ステージ(SR5)からそれぞれ提供される伝達信号(CR)を受信して、三番目ゲートラインにゲート電圧出力端子(OUT)を通じてゲートオン電圧を出力する。また、伝達信号出力端子(CRout)では伝達信号(CR)を出力して、第4ステージ(SR4)の第1入力端子(IN1)、第1ステージ(SR1)の第3入力端子(IN3)、及び第2ステージ(SR2)の第2入力端子(IN2)に伝達する。

0034

上記と同様の方法により、n番目ステージ(SRn)は、クロック入力端子(CK)を通じて外部から提供される第2クロック信号(CKVB)を受信し、第1入力端子(IN1を通じて第(n−1)ステージ(SR2)の伝達信号(CR)を、第1及び第2電圧入力端子(Vin1、Vin2)には第1及び第2低電圧(Vss1、Vss2)を、そして第2及び第3入力端子(IN2、IN3)を通じて第(n+1)ステージ(SRn+1;ダミーステージ)及び第(n+2)ステージ(SRn+2;ダミーステージ)からそれぞれ提供される伝達信号(CR)を受信して、n番目ゲートラインにゲート電圧出力端子(OUT)を通じてゲートオン電圧を出力する。また、伝達信号出力端子(CRout)では伝達信号(CR)を出力して、第(n+1)ステージ(SRn+1;ダミーステージ)の第1入力端子(IN1)、第(n−2)ステージ(SRn−2)の第3入力端子(IN3)、及び第(n−1)ステージ(SRn−1)の第2入力端子(IN2)に伝達する。

0035

図2を参照して全体的なゲート駆動部500のステージ(SR)の接続構造について説明した。
以下、図3を参照して、一つのゲート線に接続されたゲート駆動部のステージ(SR)の構造についてさらに詳細に説明する。
図3は、図2における一つのゲート線に接続されている一つのステージ(SR)を拡大して示した回路図である。

0036

図3に示すように、本実施形態に係るゲート駆動部500の各ステージ(SR)は、入力部511、プルアップ駆動部512、伝達信号生成部513、出力部514、及びプルダウン駆動部515を含む。

0037

入力部511は、一つのトランジスタ(第4トランジスタ(Tr4))を含み、第4トランジスタ(Tr4)の入力端子及び制御端子は第1入力端子(IN1)に共通接続ダイオード接続)されており、出力端子は第1ノード(以下、Q接続点)と接続されている。入力部511は、第1入力端子(IN1)にハイ電圧が印加される場合、これをQ接続点に伝達する役割を果たす。

0038

プルアップ駆動部512は、二つのトランジスタ(第7トランジスタ(Tr7)、第12トランジスタ(Tr12))を含む。まず、第12トランジスタ(Tr12)の制御端子と入力端子は共通接続され、クロック端子(CK)を通じて第1クロック信号(CKV)または第2クロック信号(CKVB)を受信し、出力端子が第7トランジスタ(Tr7)の制御端子及びプルダウン駆動部515に接続されている。

0039

一方、第7トランジスタ(Tr7)の入力端子もクロック端子(CK)に接続されており、出力端子が第2ノード(以下、Q’接続点)に接続されており、Q’接続点を通過してプルダウン駆動部515に接続されている。第7トランジスタ(Tr7)の制御端子は、第12トランジスタ(Tr12)の出力端子及びプルダウン駆動部515に接続されている。ここで、第7トランジスタ(Tr7)の入力端子と制御端子との間、及び制御端子と出力端子との間にはそれぞれ寄生キャパシタ(図示せず)が形成される。

0040

このようなプルアップ駆動部512は、クロック端子(CK)からハイ(high)信号が印加されると、ハイ(high)信号が、第12トランジスタ(Tr12)を通じて第7トランジスタ(Tr7)の制御端子及びプルダウン駆動部515に伝達される。第7トランジスタ(Tr7)に伝達されたハイ(high)信号は、第7トランジスタ(Tr7)をターンオンさせ、その結果、クロック端子(CK)から印加されたハイ(high)信号をQ’接続点に印加する。

0041

伝達信号生成部513は、一つのトランジスタ(第15トランジスタ(Tr15))を含む。第15トランジスタ(Tr15)の入力端子にはクロック端子(CK)が接続され、第1クロック信号(CKV)または第2クロック信号(CKVB)が入力され、制御端子は、入力部511の出力、つまり、Q接続点に接続され、出力端子は伝達信号(CR)を出力する伝達信号出力端子(CRout)と接続している。

0042

ここで、制御端子と出力端子との間には寄生キャパシタ(図示せず)が形成される。第15トランジスタ(Tr15)の出力端子は、伝達信号出力端子(CRout)だけでなく、プルダウン駆動部515と接続して、第2低電圧(Vss2)の印加を受ける。その結果、伝達信号(CR)のロー(low)の時の電圧値は第2低電圧(Vss2)値を有する。

0043

出力部514は、一つのトランジスタ(第1トランジスタ(Tr1))、及び一つのキャパシタ(第1キャパシタ(C1))を含む。第1トランジスタ(Tr1)の制御端子はQ接続点と接続され、入力端子はクロック端子(CK)を通じて第1クロック信号(CKV)または第2クロック信号(CKVB)を受信し、制御端子と出力端子との間には第1キャパシタ(C1)が形成され、出力端子はゲート電圧出力端子(OUT)と接続されている。また、出力端子はプルダウン駆動部515と接続され、第1低電圧(Vss1)の印加を受ける。その結果、ゲートオフ電圧の電圧値は第1低電圧(Vss1)値を有する。このような出力部514は、Q接続点での電圧及び第1クロック信号(CKV)によってゲート電圧を出力する。

0044

プルダウン駆動部515は、ステージ(SR)上に存在する電荷を除去して、ゲートオフ電圧及び伝達信号(CR)のロー(low)電圧が円滑に出力されるようにするための部分で、Q接続点の電位を低くする役割、Q’接続点の電位を低くする役割、伝達信号(CR)に出力される電圧を下げる役割、及びゲート線に出力される電圧を下げる役割を果たす。
プルダウン駆動部515は、10個のトランジスタ(第2トランジスタ(Tr2)、第3トランジスタ(Tr3)、第5トランジスタ(Tr5)、第6トランジスタ(Tr6)、第8トランジスタ〜第11トランジスタ(Tr8〜Tr11)、第13トランジスタ(Tr13)、及び第16トランジスタ(Tr16)を含む。

0045

まず、Q接続点をプルダウンさせるトランジスタについて説明する。
Q接続点をプルダウンさせるトランジスタは、第6トランジスタ(Tr6)、第9トランジスタ(Tr9)、第10トランジスタ(Tr10)、及び第16トランジスタ(Tr16)である。
第6トランジスタ(Tr6)は、第3入力端子(IN3)と制御端子が接続され、出力端子は第2電圧入力端子(Vin2)と接続され、入力端子はQ接続点と接続されている。したがって、第6トランジスタ(Tr6)は次段ステージの次の段のステージから印加される伝達信号(CR)によってターンオンされて、Q接続点の電圧を第2低電圧(Vss2)に下げる役割を果たす。

0046

第9トランジスタ(Tr9)及び第16トランジスタ(Tr16)は共に動作してQ接続点をプルダウンさせ、第9トランジスタ(Tr9)の制御端子は第2入力端子(IN2)と接続され、入力端子はQ接続点と接続され、出力端子は第16トランジスタ(Tr16)の入力端子及び制御端子と接続されている。第16トランジスタ(Tr16)は、制御端子及び入力端子が第9トランジスタ(Tr9)の出力端子と接続(ダイオード接続)されており、出力端子は第2電圧入力端子(Vin2)と接続されている。したがって、第9トランジスタ(Tr9)及び第16トランジスタ(Tr16)は次段ステージから印加される伝達信号(CR)によってターンオンされて、Q接続点の電圧を第2低電圧(Vss2)に下げる役割を果たす。

0047

第10トランジスタ(Tr10)の入力端子はQ接続点と接続され、出力端子は第2電圧入力端子(Vin2)と接続され、制御端子はQ’接続点(Q接続点の電圧と反対位相を有して、反転端ともいう)と接続されている。したがって、第10トランジスタ(Tr10)は、Q’接続点がハイ電圧を有する一般的な区間では、続けてQ接続点の電圧を第2低電圧(Vss2)に下げており、Q’接続点の電圧がロー(low)の時に限ってQ接続点の電圧を下げない役割を果たす。Q接続点の電圧が低くなれない時に、当該ステージはゲートオン電圧及び伝達信号(CR)を出力する。

0048

プルダウン駆動部515において、Q’接続点をプルダウンさせるトランジスタについて説明する。Q’接続点をプルダウンさせるトランジスタは、第5トランジスタ(Tr5)、第8トランジスタ(Tr8)、及び第13トランジスタ(Tr13)である。
第5トランジスタ(Tr5)の制御端子は第1入力端子(IN1)と接続され、入力端子はQ’接続点と接続され、出力端子は第2電圧入力端子(Vin2)と接続されている。その結果、前段ステージの伝達信号(CR)によってQ’接続点の電圧を第2低電圧(Vss2)に下げる役割を果たす。

0049

また、第8トランジスタ(Tr8)は、当該ステージの伝達信号出力端子(CRout)と接続された制御端子、Q’接続点に接続された入力端子、及び第2電圧入力端子(Vin2)と接続された出力端子を有する。その結果、当該ステージの伝達信号(CR)によってQ接続点の電圧を第2低電圧(Vss2)に下げる役割を果たす。

0050

第13トランジスタ(Tr13)は、当該ステージの伝達信号出力端子(CRout)と接続された制御端子、プルアップ駆動部512の第12トランジスタ(Tr12)の出力端子と接続された入力端子、及び第2電圧入力端子(Vin2)と接続された出力端子を有する。その結果、当該ステージの伝達信号(CR)によってプルアップ駆動部512の内部の電位を第2低電圧(Vss2)に下げ、プルアップ駆動部512と接続されたQ’接続点の電圧も第2低電圧(Vss2)に下げる役割を果たす。
つまり、第13トランジスタ(Tr13)は、厳密には、プルアップ駆動部512の内部電荷を第2低電圧(Vss2)側に排出させる役割を果たすが、プルアップ駆動部512がQ’接続点とも接続しているので、Q’接続点の電圧がプルアップされないように、間接的にQ’接続点の電圧を第2低電圧(Vss2)に下げることに役立つ。

0051

次に、プルダウン駆動部515から伝達信号(CR)に出力される電圧を下げる役割を果たすトランジスタについて説明する。伝達信号(CR)に出力される電圧を下げる役割を果たすトランジスタは第11トランジスタ(Tr11)である。
第11トランジスタ(Tr11)は、Q’接続点と接続された制御端子、伝達信号出力端子(CRout)と接続された入力端子、及び第2電圧入力端子(Vin2)と接続された出力端子を有する。その結果、Q’接続点の電圧がハイ(high)の場合、伝達信号出力端子(CRout)の電圧を第2低電圧(Vss2)に下げ、その結果、伝達信号(CR)がロー(low)レベルに変わる。

0052

次に、プルダウン駆動部515からゲート線に出力される電圧を下げる役割を果たすトランジスタについて説明する。ゲート線に出力される電圧を下げる役割を果たすトランジスタは、第2トランジスタ(Tr2)及び第3トランジスタ(Tr3)である。
第2トランジスタ(Tr2)は、第2入力端子(IN2)に接続する制御端子、ゲート電圧出力端子(OUT)と接続される入力端子、及び第1電圧入力端子(Vin1)と接続する出力端子を有する。その結果、次段ステージの伝達信号(CR)が出力されると、出力されるゲート電圧を第1低電圧(Vss1)に変える。
第3トランジスタ(Tr3)は、Q’接続点に接続する制御端子、ゲート電圧出力端子(OUT)と接続する入力端子、及び第1電圧入力端子(Vin1)と接続する出力端子を有する。その結果、Q’接続点の電圧がハイ(high)の場合、出力されるゲート電圧を第1低電圧(Vss1)に変える。

0053

プルダウン駆動部515では、ゲート電圧出力端子(OUT)だけを第1低電圧(Vss1)に下げ、Q接続点、Q’接続点、及び伝達信号出力端子(CRout)は、第1低電圧(Vss1)より低い第2低電圧(Vss2)に下げる。
その結果、ゲートオン電圧と伝達信号(CR)のハイ(high)での電圧は同一の電圧を有することができるが、ゲートオフ電圧と伝達信号(CR)のロー(low)での電圧は互いに異なる電圧値を有する。つまり、ゲートオフ電圧は第1低電圧(Vss1)値を有し、伝達信号(CR)のロー(low)電圧値は第2低電圧(Vss2)値を有する。

0054

ゲート電圧及び伝達信号(CR)は多様な電圧値を有することができ、本実施形態においては、ゲートオン電圧は25V、ゲートオフ電圧及び第1低電圧(Vss1)は−5Vを有し、伝達信号(CR)のハイ(high)電圧は25V、ロー(low)電圧及び第2低電圧(Vss2)は−10Vを有する。

0055

総合して述べると、一つのステージ(SR)は、Q接続点での電圧によって、伝達信号生成部513、出力部514が動作して、伝達信号(CR)のハイ(high)電圧及びゲートオン電圧を出力し、前段、次段、及び次段の次の段の伝達信号(CR)によって、伝達信号(CR)はハイ(high)電圧から第2低電圧(Vss2)に下がり、ゲートオン電圧は第1低電圧(Vss1)に下がって、ゲートオフ電圧になる。

0056

ここで、一つのステージ(SR)は、低消費電力で駆動されるため、次段だけでなく、その次の段の伝達信号(CR)によってもQ接続点の電圧を第2低電圧(Vss2)に下げ、第2低電圧(Vss2)がゲートオフ電圧である第1低電圧(Vss1)より低くて、他のステージから印加された伝達信号(CR)がリップル(ripple)またはノイズを含んで、電圧が変わっても第2低電圧(Vss2)値が十分に低くて、ステージに含まれているトランジスタが漏洩電流を流すことがなく、電力消費量が減少するという長所がある。

0057

図4は、図3に示す本発明の実施形態に係るゲート駆動部を用いた場合の消費電力を従来技術に係る消費電力と比較したグラフである。
図4において、Aは図3に示す本発明の実施形態に係るゲート駆動部を用いた場合の消費電力であり、Bは従来技術に係る消費電力である。

0058

Aは、複数の棒グラフで表現されており、これは複数の実施形態を通じて実験した結果であるという点を示し、189mWというのは、図3に示す本発明の実施形態に係るゲート駆動部を用いた場合の平均消費電力である。一方、従来技術に係るゲート駆動部の消費電力は、一般に、430mWと知られている。これによって半分以上の消費電力を減少させることができることが分かる。

0059

ステージ(SR)に形成されているトランジスタ(Tr1〜Tr13、Tr15、Tr16)はNMOSトランジスタとすることができ、トランジスタ(Tr1〜Tr13、Tr15、Tr16)がPMOSで形成される場合、制御端子に印加される電圧がロー(low)の時にトランジスタ(Tr1〜Tr13、Tr15、Tr16)がオンになり得る。

0060

以下、図5図7を参照して、本発明の他の実施形態に係る表示パネルについて説明する。
まず、図5においては、図1と異なり、データドライバIC460は表示パネル100の下側に形成されている実施形態を示している。
これは、図6及び図7に示す本発明の実施形態が図5に示す本発明の実施形態に限定されるという意味ではなく、図1及び図5に示す本発明の実施形態の全てにおいて使用可能であるが、図1と異なる図5に示す本発明の実施形態もあることを示すために、別途の図5を用いたものである。

0061

図5は、本発明の他の実施形態に係る表示パネルの平面図である。
図5は、図1とほぼ同一であるが、但し、データドライバIC460が表示パネル100の下側に形成されている点だけが異なる。これに反し、図1に示す本発明の実施形態ではデータドライバIC460が表示パネル100の上側に位置する実施形態を示している。図2及び図3のゲート駆動部と、図6及び図7のゲート駆動部とは、図1及び図5の表示パネルの構造の全てにおいて使用可能である。

0062

図6は、図5のゲート駆動部及びゲート線をさらに詳細に示したブロック図で、図2と同一の信号特性を有する。つまり、ゲート駆動部500に形成された各ステージ(SR)に入力される信号及び出力される信号は同一である。
図6は、ゲート駆動部500の全体的な接続関係及び動作を示すので、もう一度説明すれば、下記と通りである。

0063

ゲート駆動部500は、互いに従属的に接続された複数のステージ(SR1、SR2、SR3、SR4、…)を含む。各ステージ(SR1、SR2、SR3、SR4、…)は三個の入力端子(IN1、IN2、IN3)、一つのクロック入力端子(CK)、二つの電圧入力端子(Vin1、Vin2)、ゲート電圧を出力するゲート電圧出力端子(OUT)、及び伝達信号出力端子(CRout)を含む。

0064

まず、第1入力端子(IN1)は前段ステージの伝達信号出力端子(CRout)に接続され、前段ステージの伝達信号(CR)の印加を受けるが、最初のステージは前段ステージが存在しないので、第1入力端子(IN1)にスキャン開示信号(STVP)の印加を受ける。
第2入力端子(IN2)は、次段ステージの伝達信号出力端子(CRout)に接続され、次段ステージの伝達信号(CR)の印加を受ける。また、第3入力端子(IN3)は、次段ステージの次の段のステージの伝達信号出力端子(CRout)に接続され、次段ステージの次の段のステージの伝達信号(CR)の印加を受ける。

0065

n番目ゲート線(Gn)に接続されたステージ(SRn;図示せず)は、次段ステージ及び次段ステージの次の段のステージから伝達信号(CR)を受信するために、ダミーステージを二つ形成する。ダミーステージ(SRn+1、SRn+2;図示せず)は、他のステージ(SR1〜SRn)と異なり、ダミーゲート電圧を生成して出力するステージである。つまり、他のステージ(SR1〜SRn)から出力されたゲート電圧はゲート線を通じて伝達しながら、画素にデータ電圧が印加されて、画像を表示するようにするが、ダミーステージ(SRn+1、SRn+2)はゲート線に接続しないことができ、ゲート線と接続しても、画像を表示しないダミー画素(図示せず)のゲート線と接続していて、画像を表示するのに使用しないことも可能である。

0066

クロック端子(CK)にはクロック信号が印加されるが、複数のステージのうちの奇数番目ステージのクロック端子(CK)には第1クロック(CKV)が印加され、偶数番目ステージのクロック端子(CK)には第2クロック(CKVB)が印加される。第1クロック(CKV)と第2クロック(CKVB)は、互いに位相が反対になるクロック信号である。

0067

第1電圧入力端子(Vin1)にはゲートオフ電圧に相当する第1低電圧(Vss1)が印加され、第2電圧入力端子(Vin2)には第1低電圧(Vss1)より低い第2低電圧(Vss2)が印加される。第1低電圧(Vss1)及び第2低電圧(Vss2)の電圧値は、実施形態によって多様なものがあり得、本実施形態においては、第1低電圧(Vss1)値として−5Vを使用し、第2低電圧(Vss2)値として−10Vを使用する。

0068

次に、ゲート駆動部500の動作について説明する。
まず、第1ステージ(SR1)は、クロック入力端子(CK)を通じて外部から提供される第1クロック信号(CKV)を、第1入力端子(IN1)を通じてスキャン開示信号(STVP)を、第1及び第2電圧入力端子(Vin1、Vin2)には第1及び第2低電圧(Vss1、Vss2)を、そして第2及び第3入力端子(IN2、IN3)を通じて第2ステージ(SR2)及び第3ステージ(SR3)からそれぞれ提供される伝達信号(CR)を受信して、最初のゲートラインにゲート電圧出力端子(OUT)を通じてゲートオン電圧を出力する。また、伝達信号出力端子(CRout)では伝達信号(CR)を出力して、第2ステージ(SR2)の第1入力端子(IN1)に伝達する。

0069

第2ステージ(SR2)は、クロック入力端子(CK)を通じて外部から提供される第2クロック信号(CKVB)を、第1入力端子(IN1)を通じて第1ステージ(SR1)の伝達信号(CR)を、第1及び第2電圧入力端子(Vin1、Vin2)には第1及び第2低電圧(Vss1、Vss2)を、そして第2及び第3入力端子(IN2、IN3)を通じて第3ステージ(SR3)及び第4ステージ(SR4)からそれぞれ提供される伝達信号(CR)を受信して、二番目ゲートラインにゲート電圧出力端子(OUT)を通じてゲートオン電圧を出力する。また、伝達信号出力端子(CRout)では伝達信号(CR)を出力して、第3ステージ(SR3)の第1入力端子(IN1)及び第1ステージ(SR1)の第2入力端子(IN2)に伝達する。

0070

また、第3ステージ(SR3)は、クロック入力端子(CK)を通じて外部から提供される第1クロック信号(CKV)を受信し、第1入力端子(IN1)を通じて第2ステージ(SR2)の伝達信号(CR)を、第1及び第2電圧入力端子(Vin1、Vin2)には第1及び第2低電圧(Vss1、Vss2)を、そして第2及び第3入力端子(IN2、IN3)を通じて第4ステージ(SR4)及び第5ステージ(SR5)からそれぞれ提供される伝達信号(CR)を受信して、三番目ゲートラインにゲート電圧出力端子(OUT)を通じてゲートオン電圧を出力する。また、伝達信号出力端子(CRout)では伝達信号(CR)を出力して、第4ステージ(SR4)の第1入力端子(IN1)、第1ステージ(SR1)の第3入力端子(IN3)、及び第2ステージ(SR2)の第2入力端子(IN2)に伝達する。

0071

上記と同様の方法により、n番目ステージ(SRn)は、クロック入力端子(CK)を通じて外部から提供される第2クロック信号(CKVB)を受信し、第1入力端子(IN1を通じて第(n−1)ステージ(SR2)の伝達信号(CR)を、第1及び第2電圧入力端子(Vin1、Vin2)には第1及び第2低電圧(Vss1、Vss2)を、そして第2及び第3入力端子(IN2、IN3)を通じて第(n+1)ステージ(SRn+1;ダミーステージ)及び第(n+2)ステージ(SRn+2;ダミーステージ)からそれぞれ提供される伝達信号(CR)を受信して、n番目ゲートラインにゲート電圧出力端子(OUT)を通じてゲートオン電圧を出力する。また、伝達信号出力端子(CRout)では伝達信号(CR)を出力して、第(n+1)ステージ(SRn+1;ダミーステージ)の第1入力端子(IN1)、第(n−2)ステージ(SRn−2)の第3入力端子(IN3)、及び第(n−1)ステージ(SRn−1)の第2入力端子(IN2)に伝達する。

0072

図6を参照して全体的なゲート駆動部500のステージ(SR)の接続構造について説明した。
以下、図7を参照して、一つのゲート線に接続されたゲート駆動部のステージ(SR)の構造についてさらに詳細に説明する。
図7は、図6における一つのゲート線に接続されている一つのステージ(SR)を拡大して示した回路図である。

0073

図7に示すように、本実施形態に係るゲート駆動部500の各ステージ(SR)は、入力部511、プルアップ駆動部512、伝達信号生成部513、出力部514、及びプルダウン駆動部515を含む。

0074

入力部511は、一つのトランジスタ(第4トランジスタ(Tr4))を含み、第4トランジスタ(Tr4)の入力端子及び制御端子は第1入力端子(IN1)に共通接続(ダイオード接続)されており、出力端子は第1ノード(以下、Q接続点)と接続されている。入力部511は、第1入力端子(IN1)にハイ電圧が印加される場合、これをQ接続点に伝達する役割を果たす。

0075

プルアップ駆動部512は、二つのトランジスタ(第7トランジスタ(Tr7)、第12トランジスタ(Tr12))を含む。まず、第12トランジスタ(Tr12)の制御端子と入力端子は共通接続され、クロック端子(CK)を通じて第1クロック信号(CKV)または第2クロック信号(CKVB)を受信し、出力端子が第7トランジスタ(Tr7)の制御端子及びプルダウン駆動部515に接続されている。

0076

一方、第7トランジスタ(Tr7)の入力端子もクロック端子(CK)に接続されており、出力端子が第2ノード(以下、Q’接続点)に接続されており、Q’接続点を通過してプルダウン駆動部515に接続されている。第7トランジスタ(Tr7)の制御端子は、第12トランジスタ(Tr12)の出力端子及びプルダウン駆動部515に接続されている。ここで、第7トランジスタ(Tr7)の入力端子と制御端子との間、及び制御端子と出力端子との間には、それぞれ寄生キャパシタ(図示せず)が形成される。

0077

このようなプルアップ駆動部512は、クロック端子(CK)からハイ(high)信号が印加されると、ハイ(high)信号が第12トランジスタ(Tr12)を通じて第7トランジスタ(Tr7)の制御端子及びプルダウン駆動部515に伝達される。第7トランジスタ(Tr7)に伝達されたハイ(high)信号は第7トランジスタ(Tr7)をターンオンさせ、その結果、クロック端子(CK)から印加されたハイ(high)信号をQ’接続点に印加する。

0078

伝達信号生成部513は、一つのトランジスタ(第15トランジスタ(Tr15))を含む。第15トランジスタ(Tr15)の入力端子にはクロック端子(CK)が接続され、第1クロック信号(CKV)または第2クロック信号(CKVB)が入力され、制御端子は、入力部511の出力、つまり、Q接続点と接続され、出力端子は伝達信号(CR)を出力する伝達信号出力端子(CRout)と接続している。

0079

ここで、制御端子と出力端子との間には寄生キャパシタ(図示せず)が形成される。第15トランジスタ(Tr15)の出力端子は、伝達信号出力端子(CRout)だけでなく、プルダウン駆動部515と接続して、第2低電圧(Vss2)の印加を受ける。その結果、伝達信号(CR)のロー(low)の時の電圧値は、第2低電圧(Vss2)値を有する。

0080

出力部514は、一つのトランジスタ(第1トランジスタ(Tr1))及び、一つのキャパシタ(第1キャパシタ(C1))を含む。第1トランジスタ(Tr1)の制御端子はQ接続点と接続され、入力端子はクロック端子(CK)を通じて第1クロック信号(CKV)または第2クロック信号(CKVB)を受信し、制御端子と出力端子との間には第1キャパシタ(C1)が形成され、出力端子はゲート電圧出力端子(OUT)と接続されている。また、出力端子はプルダウン駆動部515と接続され、第1低電圧(Vss1)の印加を受ける。その結果、ゲートオフ電圧の電圧値は、第1低電圧(Vss1)値を有する。このような出力部514は、Q接続点での電圧及び第1クロック信号(CKV)により、ゲート電圧を出力する。

0081

プルダウン駆動部515は、ステージ(SR)上に存在する電荷を除去して、ゲートオフ電圧及び伝達信号(CR)のロー(low)電圧が円滑に出力されるようにするための部分で、Q接続点の電位を低くする役割、Q’接続点の電位を低くする役割、伝達信号(CR)に出力される電圧を下げる役割、及びゲート線に出力される電圧を下げる役割を果たす。

0082

プルダウン駆動部515は、11個のトランジスタ(第2トランジスタ(Tr2)、第3トランジスタ(Tr3)、第5トランジスタ(Tr5)、第6トランジスタ(Tr6)、第8トランジスタ〜第11トランジスタ(Tr8〜Tr11)、第13トランジスタ(Tr13)、第16トランジスタ(Tr16)、及び第17トランジスタ(Tr17))を含む。

0083

まず、Q接続点をプルダウンさせるトランジスタについて説明する。
Q接続点をプルダウンさせるトランジスタは、第6トランジスタ(Tr6)、第9トランジスタ(Tr9)、第10トランジスタ(Tr10)、及び第16トランジスタ(Tr16)である。
第6トランジスタ(Tr6)は、第3入力端子(IN3)と制御端子が接続され、出力端子は第2電圧入力端子(Vin2)と接続され、入力端子はQ接続点と接続されている。したがって、第6トランジスタ(Tr6)は次段ステージの次の段のステージから印加される伝達信号(CR)によってターンオンされて、Q接続点の電圧を第2低電圧(Vss2)に下げる役割を果たす。

0084

第9トランジスタ(Tr9)及び第16トランジスタ(Tr16)は共に動作して、Q接続点をプルダウンさせ、第9トランジスタ(Tr9)の制御端子は第2入力端子(IN2)と接続され、入力端子はQ接続点と接続され、出力端子は第16トランジスタ(Tr16)の入力端子及び制御端子と接続されている。第16トランジスタ(Tr16)は、制御端子及び入力端子が第9トランジスタ(Tr9)の出力端子と接続(ダイオード接続)しており、出力端子は第2電圧入力端子(Vin2)と接続されている。したがって、第9トランジスタ(Tr9)及び第16トランジスタ(Tr16)は、次段ステージから印加される伝達信号(CR)によってターンオンされて、Q接続点の電圧を第2低電圧(Vss2)に下げる役割を果たす。

0085

第10トランジスタ(Tr10)の入力端子はQ接続点と接続され、出力端子は第2電圧入力端子(Vin2)と接続され、制御端子はQ’接続点(Q接続点の電圧と反対位相を有して反転端ともいう)と接続されている。したがって、第10トランジスタ(Tr10)は、Q’接続点がハイ電圧を有する一般的な区間では、続けてQ接続点の電圧を第2低電圧(Vss2)に下げており、Q’接続点の電圧がロー(low)の時に限ってQ接続点の電圧を下げない役割を果たす。Q接続点の電圧が低くなれない時に、当該ステージはゲートオン電圧及び伝達信号(CR)を出力する。

0086

プルダウン駆動部515において、Q’接続点をプルダウンさせるトランジスタについて説明する。Q’接続点をプルダウンさせるトランジスタは、第5トランジスタ(Tr5)、第8トランジスタ(Tr8)、及び第13トランジスタ(Tr13)である。
第5トランジスタ(Tr5)の制御端子は第1入力端子(IN1)と接続され、入力端子はQ’接続点と接続され、出力端子は第2電圧入力端子(Vin2)と接続されている。その結果、前段ステージの伝達信号(CR)により、Q’接続点の電圧を第2低電圧(Vss2)に下げる役割を果たす。

0087

また、第8トランジスタ(Tr8)は、当該ステージの伝達信号出力端子(CRout)と接続された制御端子、Q’接続点に接続された入力端子、及び第1電圧入力端子(Vin1)と接続された出力端子を有する。その結果、当該ステージの伝達信号(CR)により、Q接続点の電圧を第1低電圧(Vss1)に下げる役割を果たす。

0088

第13トランジスタ(Tr13)は、当該ステージの伝達信号出力端子(CRout)と接続された制御端子、プルアップ駆動部512の第12トランジスタ(Tr12)の出力端子と接続された入力端子、及び第1電圧入力端子(Vin1)と接続された出力端子を有する。その結果、当該ステージの伝達信号(CR)により、プルアップ駆動部512の内部の電位を第1低電圧(Vss1)に下げ、プルアップ駆動部512と接続されたQ’接続点の電圧も第1低電圧(Vss1)に下げる役割を果たす。

0089

つまり、第13トランジスタ(Tr13)は、厳密には、プルアップ駆動部512の内部電荷を第1低電圧(Vss1)側に排出させる役割を果たすが、プルアップ駆動部512がQ’接続点とも接続しているので、Q’接続点の電圧がプルアップされないように、間接的にQ’接続点の電圧を第1低電圧(Vss1)に下げることに役立つ。

0090

図7を参照すると、第8トランジスタ(Tr8)及び第13トランジスタ(Tr13)の出力端子は、図3に示した実施形態とは異なって、図7の実施形態では第1低電圧(Vss1)が印加される第1電圧入力端子(Vin1)と接続されている。

0091

次に、プルダウン駆動部515において、伝達信号(CR)に出力される電圧を下げる役割を果たすトランジスタについて説明する。伝達信号(CR)に出力される電圧を下げる役割を果たすトランジスタは、第11トランジスタ(Tr11)及び第17トランジスタ(Tr17)である。

0092

第11トランジスタ(Tr11)は、Q’接続点と接続された制御端子、伝達信号出力端子(CRout)と接続された入力端子、及び第2電圧入力端子(Vin2)と接続された出力端子を有する。その結果、Q’接続点の電圧がハイ(high)の場合、伝達信号出力端子(CRout)の電圧を第2低電圧(Vss2)に下げ、その結果、伝達信号(CR)がロー(low)レベルに変わる。

0093

第17トランジスタ(Tr17)は、図3に示した実施形態では含まれていないトランジスタで、第2入力端子(IN2)に接続された制御端子、伝達信号出力端子(CRout)と接続された入力端子、及び第2電圧入力端子(Vin2)と接続された出力端子を有する。その結果、次段ステージの伝達信号(CR)により、伝達信号出力端子(CRout)の電圧を第2低電圧(Vss2)に下げる役割を果たす。第17トランジスタ(Tr17)は、第11トランジスタ(Tr11)の動作を補助する役割を果たすために、次段ステージの伝達信号(CR)に基づいて動作するように構成されている。

0094

次に、プルダウン駆動部515からゲート線に出力される電圧を下げる役割を果たすトランジスタについて説明する。ゲート線に出力される電圧を下げる役割を果たすトランジスタは、第2トランジスタ(Tr2)及び第3トランジスタ(Tr3)である。
第2トランジスタ(Tr2)は、第2入力端子(IN2)と接続される制御端子、ゲート電圧出力端子(OUT)と接続される入力端子、及び第1電圧入力端子(Vin1)と接続される出力端子を有する。その結果、次段ステージの伝達信号(CR)が出力されると、出力されるゲート電圧を第1低電圧(Vss1)に変える。
第3トランジスタ(Tr3)は、Q’接続点と接続される制御端子、ゲート電圧出力端子(OUT)と接続される入力端子、及び第1電圧入力端子(Vin1)と接続される出力端子を有する。その結果、Q’接続点の電圧がハイ(high)の場合、出力されるゲート電圧を第1低電圧(Vss1)に変える。

0095

プルダウン駆動部515から伝達信号(CR)に出力される電圧を下げる動作、及びゲート線に出力される電圧を下げる動作は、それぞれ二つのトランジスタによって行われ、第2入力端子(IN2)に接続して、次段ステージの伝達信号(CR)によって動作するか、または、Q接続点の電圧によって動作して、同一のタイミングで動作する。しかしながら、伝達信号(CR)に出力される電圧は第2低電圧(Vss2)に下げ、ゲートオフ電圧は第1低電圧(Vss1)に下げて、伝達信号(CR)のロー(low)の時の電圧がゲートオフ電圧より低くなる。

0096

プルダウン駆動部515においては、ゲート電圧出力端子(OUT)だけを第1低電圧(Vss1)に下げ、Q接続点及び伝達信号出力端子(CRout)は第1低電圧(Vss1)より低い第2低電圧(Vss2)に下げる。その結果、ゲートオン電圧と伝達信号(CR)のハイ(high)での電圧は同一の電圧を有することができるが、ゲートオフ電圧と伝達信号(CR)のロー(low)での電圧は互いに異なる電圧値を有する。
つまり、ゲートオフ電圧は第1低電圧(Vss1)値を有し、伝達信号(CR)のロー(low)電圧値は第2低電圧(Vss2値)を有する。一方、Q’接続点の場合には、第8トランジスタ(Tr8)及び第13トランジスタ(Tr13)によって第1低電圧(Vss1)に下がり、第5トランジスタ(Tr5)によって第2低電圧(Vss2)に下がる。

0097

ゲート電圧及び伝達信号(CR)は多様な電圧値を有することができ、本実施形態においては、ゲートオン電圧は25V、ゲートオフ電圧及び第1低電圧(Vss1)は−5Vを有して、伝達信号(CR)のハイ(high)電圧は25V、ロー(low)電圧及び第2低電圧(Vss2)は−10Vを有する。

0098

総合して述べると、一つのステージ(SR)は、Q接続点での電圧により、伝達信号生成部513、及び出力部514が動作して、伝達信号(CR)のハイ(high)電圧及びゲートオン電圧を出力し、前段、次段、及び次段の次の段の伝達信号(CR)により、伝達信号(CR)はハイ(high)電圧から第2低電圧(Vss2)に下がり、ゲートオン電圧は第1低電圧(Vss1)に下がってゲートオフ電圧になる。

0099

ここで、一つのステージ(SR)は低消費電力で駆動されるために、次段だけでなく、その次の段の伝達信号(CR)によってもQ接続点の電圧を第2低電圧(Vss2)に下げ、第2低電圧(Vss2)がゲートオフ電圧である第1低電圧(Vss1)より低いので、他のステージから印加された伝達信号(CR)がリップル(ripple)またはノイズを含んで電圧が変わっても、第2低電圧(Vss2)値が十分に低くて、ステージに含まれているトランジスタが漏洩電流を流すことがなく、電力消費量が減少するという長所がある。

0100

図8は、図7に示す本発明の実施形態に係るゲート駆動部を用いた場合の消費電力を従来技術に係る消費電力と比較したグラフである。
図8において、A’は図7に示す本発明の実施形態に係るゲート駆動部を用いた場合の消費電力であり、Bは従来技術に係る消費電力である。

0101

A’は複数の棒グラフで表現されており、これは複数の実施形態を通じて実験した結果であるという点を示し、183.5mWは図7に示す本発明の実施形態に係るゲート駆動部を用いた場合の平均消費電力である。一方、従来技術に係るゲート駆動部の消費電力は、一般に、430mWと知られている。これによって半分以上の消費電力を減少させることができることが分かる。

0102

図4と比較すると、図7に示す本発明の実施形態は、平均消費電力が183.5mWであるので、図3の実施形態(平均消費電力は189mW)より平均消費電力が小さいことが確認できる。これは、第17トランジスタ(Tr17)を追加形成して、ゲート電圧出力端子(Out)と同一のタイミングに伝達信号出力端子(CRout)も低電圧に変えて、回路の内部における漏洩電流をより減少できるためであると判断される。

0103

ステージ(SR)に形成されるトランジスタ(Tr1〜Tr13、Tr15〜Tr17)はNMOSトランジスタとすることができる。トランジスタ(Tr1〜Tr13、Tr15〜Tr17)がPMOSに形成される場合、制御端子に印加される電圧がロー(low)の時にトランジスタ(Tr1〜Tr13、Tr15〜Tr17)がオンされ得る。

0104

上述したように、図3に示す実施形態は、図1に示す実施形態(データ駆動部がパネルの上部に位置する場合)や図5に示す実施形態(データ駆動部がパネルの下部に位置する場合)で全て実施可能であるという点と、図7に示す実施形態も図1に示す実施形態や図5に示す実施形態で全て実施可能であるという点を言及した。

0105

但し、図5に示す実施形態のような構造においては、フレキシブル印刷回路フィルム(FPC)に沿って印加される信号(第1クロック信号(CKV)、第2クロック信号(CKVB)、スキャン開示信号(STVP)、第1低電圧(Vss1)、及び第2低電圧(Vss2))が、下部から上部に移動するようになり、上部に位置する第1ゲート線(G1)からゲートオン電圧が印加されることによって、高温で長期間使用する場合、ノイズが発生する可能性が高い。

0106

このような環境で図3に示す実施形態と図5に示す実施形態をそれぞれ使用する場合、図5に示す実施形態に比べて図3に示す実施形態は相対的に高温でノイズが発生する恐れがある。これは、第17トランジスタ(Tr17)のように伝達信号(CR)を一度さらに第2低電圧(Vss2)に変えないため、伝達信号(CR)にリップルが発生する可能性が高いためである。しかし、図3に示す実施形態が、高温でノイズが発生する可能性は既存のゲート駆動部に比べて顕著に少ない。

0107

以下、図7に示す本発明の実施形態を中心に消費電力、高温特性低温特性、及び寿命に対して、従来技術と比較して説明する。
図9は、従来技術に係るゲート駆動部において、ゲート電圧を出力する第1トランジスタに流れる電流をクロック信号(CKV)を基準として示すグラフであり、図10は、図7に示す実施形態に係るゲート駆動部において、第1トランジスタに流れる電流をクロック信号(CKV)を基準として示すグラフである。

0108

図9から分かるように、従来技術に係るゲート駆動部の第1トランジスタ(Tr1)においては、クロック信号(CKV)が変わる時に−45μmまで変動するが、図10に示すように、図7のゲート駆動部の第1トランジスタ(Tr1)は−15μmまでの変動に済む。その結果、各ステージ(SR)で使用される電流が、本発明に係る実施形態では著しく少ないことが分かり、その結果、消費電力も半分以上減少することが分かる。消費電力が半分以上減少することは、図4及び図8に既に示した。

0109

一方、以下には、高温での特性、低温での特性、及び寿命に対する特性について説明する。
まず、図11は、従来のゲート駆動部と図7に示す本発明の実施形態の高温特性を比較したグラフである。
図11において、横軸は電圧×温度値標準化(normalization)して示しており、縦軸はノイズが含まれる比率を示す。図11でα値は、一般に、ゲート駆動部として使用可能な基準を示す。

0110

図11から分かるように、従来技術及び本発明に係る実施形態は、全て一般的な基準(α)ではノイズがないことが分かる。しかし、従来技術に係るゲート駆動部は、高温及び使用する電圧値が基準(α)を少しでも越せば、ノイズが急増することを確認することができる。
これに反し、図7に示す本発明の実施形態のゲート駆動部は、一定範囲の間では依然としてノイズが含まれないことが分かる。図3の実施形態も図7の実施形態に準ずる特性を有する。したがって、本発明に係るゲート駆動部は、高温特性が画期的に向上することが確認できる。

0111

図12は、従来のゲート駆動部と図7に示す本発明の実施形態のゲート駆動部の低温特性を比較したグラフである。
図12において、横軸は温度を示し、縦軸はゲートオン電圧(Von)のマージンを示す。つまり、グラフに表示された地点以下の電圧では、ゲート駆動部が動作しないことを示す。

0112

図12から分かるように、従来のゲート駆動部及び図7に示す本発明の実施形態のゲート駆動部は常温では同一のゲートオン電圧(Von)マージンを有する。しかし、低温に向かうほどゲートオン電圧(Von)のマージンでは差が発生して、図7に示す本発明の実施形態においては低温でも低い電圧だけで駆動が可能であるが、従来のゲート駆動部は相対的に高い電圧を印加することによって駆動が可能であることが分かる。
図3の実施形態も図7の実施形態に準ずる特性を有する。したがって、本発明によるゲート駆動部は、低温特性も従来技術に比べて向上することが確認できる。

0113

図13は、従来のゲート駆動部と図7に示す本発明の実施形態のゲート駆動部の寿命を比較したグラフである。
図13において、横軸は使用した時間(aging time)であり、縦軸はゲートオン電圧(Von)マージンを示す。また、図13でVonセッティングは、一般に、ゲート駆動部で使用する電圧セッティング値を示す。図13において、グラフの電圧値がVonセッティング値より高まれば、一般に印加する電圧によってはゲート駆動部を駆動できず、その結果、ゲート駆動部の寿命が終わる。

0114

図13のグラフを得るための実験においては、より簡単に寿命が終わるようにするために、一般に印加する電圧よりも高い電圧をゲート駆動部に印加(約130%程度の電圧値を印加)し、高温で実験した。その結果、より短時間で長期間実験した結果を得ることができるためである。

0115

図13においては、従来のゲート駆動部及び図7に示す本発明の実施形態のいずれにおいても、時間が経過するほど、ゲートオン電圧(Von)がVonセッティング値に向かって増加することが確認できる。しかし、時間が経過しても従来技術に係るゲート駆動部が高い値を有するため、より早く寿命が終わるということが予測できる。特に、図13において、200時間以上経過した後のセッティング値と比較した結果、図7に示す本発明の実施形態がセッティング値が低いにもかかわらず、約10%程度の多くの差を有している。その結果、従来技術に係るゲート駆動部に比べ、本発明の方が画期的に寿命が長いことが確認できる。

0116

図13には示していないが、現在、図3及び図7に係る本発明のゲート駆動部は5000時間以上の寿命テストを通過した状態である。

0117

尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

0118

100表示パネル
300 表示領域
400印刷回路基板
450フレキシブル印刷回路フィルム
460データドライバIC
500ゲート駆動部
511 入力部
512プルアップ駆動部
513伝達信号生成部
514 出力部
515プルダウン駆動部
600信号制御部
SR1、SR2、…ステージ
Tr1〜Tr16 第1トランジスタ〜第16トランジスタ
IN1、IN2、IN3 (第1〜第3)入力端子
CKクロック入力端子
Vin1、Vin2 (第1、第2)電圧入力端子
OUTゲート電圧出力端子
CRout 伝達信号出力端子

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社半導体エネルギー研究所の「 表示システム」が 公開されました。( 2020/10/29)

    【課題・解決手段】解像度の高い表示システムを提供する。表示品位の高い表示システムを提供する。処理部及び表示部を有する表示システムである。処理部には、第1の画像信号が供給される。処理部は、第1の画像信号... 詳細

  • 株式会社ジャパンディスプレイの「 液晶表示装置」が 公開されました。( 2020/10/29)

    【課題】表示品質の低下を抑制することが可能な液晶表示装置を提供することにある。【解決手段】実施形態に係る液晶表示装置は、発光色が異なる複数の光源と、複数の光源によって照明される液晶層を含む表示パネルと... 詳細

  • TianmaJapan株式会社の「 表示装置及びその制御方法」が 公開されました。( 2020/10/29)

    【課題】表示装置におけるデータ信号の伝送における障害に対する耐性を高める。【解決手段】表示装置は、基板上の画素回路と、基板上で画素回路へのデータ信号を伝送するデータ線と、データ線と異なる基板上のモニタ... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ