図面 (/)

技術 情報伝送システム、情報伝送装置及びプログラム

出願人 富士ゼロックス株式会社
発明者 坪田浩和
出願日 2009年7月21日 (11年5ヶ月経過) 出願番号 2009-170601
公開日 2011年2月10日 (9年10ヶ月経過) 公開番号 2011-029729
状態 特許登録済
技術分野 通信制御 有線伝送方式及び無線の等化,エコーの低減
主要キーワード 使用距離 通信確立用 変更順序 擬似乱数パターン リンク不可 プリエンファシス量 シリアル伝送システム 疑似ランダムパターン
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2011年2月10日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (8)

課題

一対の伝送路以外に設定情報調整用の別な伝送路を設けることなく、一対の伝送路を情報の伝送に適切な伝送品質に調整できる情報伝送システム情報伝送装置及びプログラムを提供する。

解決手段

通信確立を行う際に、通信の確立を要求する第1情報を送信させ、当該第1情報の送信開始後、一対の伝送路で順に通信を確立するために必要な予め定められた期間を経過してもスレーブ側から第1情報が受信されない場合、信号波形を整形する設定情報を変更して第1情報を再度送信させる制御を行う。

概要

背景

特許文献1には、第1のポートと第2のポート間で伝送路を介してシリアルデータの送受信を行うシリアル伝送システムであって、第1のポートは、データを受信する受信部と、受信データの信号品質を測定する信号品質測定部と、測定結果に基づき、第2のポートの送信出力補正要求データを生成する補正要求データ生成部と、生成された補正要求データを送信する送信部と、を有し、第2のポートは、データを送信する送信部と、第1のポートからの補正要求データを受信する受信部と、受信した補正要求データを基に送信部の送信出力の設定を変更する設定部と、を有するシリアル伝送システムが記載されている。

特許文献2には、第1回路と、第2回路と、差動伝送線路とを有し、第1回路は、パラレル信号シリアル信号へ変換するシリアライザと、所定のアルゴリズムに従い擬似ランダムパターンを発生する擬似乱数発生器と、シリアル信号を入力信号として差動伝送線路へ選択出力する出力バッファとを有するものであって、第2回路は、シリアル信号をパラレル信号へ変換するデシリアライザと、差動伝送線路から入力される信号を増幅しデシリアライザへ出力する入力バッファと、比較器とを有するものであって、比較器は、差動伝送線路を介し出力された擬似乱数パターンと、アルゴリズムにより発生させたパターンとを比較し比較結果を出力するものであって、比較結果に基づいて、出力バッファのプリエンファシス量を調整する転送装置が記載されている。

特許文献3には、送信画情報の送受信を行うファクシミリ装置において、受信したトレーニング信号からエラービット数を検出する検出部と、検出したエラービット数の許容できる値を設定する許容値設定部と、該許容値設定部に設定された値を超えるエラービット数を算出して送出する応答部とを具備し、該応答部は検出部で検出されたエラービット数が許容値設定部に設定された値を超えたとき、許容値設定部に設定された値を超えるエラービット数を算出し、算出したエラービット数値を送信元に送出するファクシミリ装置が記載されている。

概要

一対の伝送路以外に設定情報調整用の別な伝送路を設けることなく、一対の伝送路を情報の伝送に適切な伝送品質に調整できる情報伝送システム情報伝送装置及びプログラムを提供する。通信確立を行う際に、通信の確立を要求する第1情報を送信させ、当該第1情報の送信開始後、一対の伝送路で順に通信を確立するために必要な予め定められた期間を経過してもスレーブ側から第1情報が受信されない場合、信号波形を整形する設定情報を変更して第1情報を再度送信させる制御を行う。

目的

本発明は、一対の伝送路以外に設定情報調整用の別な伝送路を設けることなく、一対の伝送路を情報の伝送に適切な伝送品質に調整できる情報伝送システム、情報伝送装置及びプログラムを提供する

効果

実績

技術文献被引用数
2件
牽制数
1件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

情報をシリアル伝送する一対の伝送路の一方に伝送されるように情報を送信する第1送信手段、前記一対の伝送路の他方を伝送される情報を受信する第1受信手段、設定された第1設定情報に応じて前記第1送信手段から送信される情報の信号波形又は前記第1受信手段で受信される情報の信号波形の少なくとも一方を整形する第1波形整形手段、及び通信確立を行う際に、通信の確立を要求する予め定められた第1情報を前記第1送信手段から送信させ、当該第1情報の送信開始後、前記一対の伝送路で順に通信を確立するために必要な予め定められた期間を経過しても前記第1受信手段で前記第1情報が受信されない場合、前記第1設定情報を変更して前記第1情報を前記第1送信手段から再度送信させる制御を行う第1制御手段を備えた第1情報伝送装置と、前記一対の伝送路の一方を伝送される情報を受信する第2受信手段、前記一対の伝送路の他方に伝送されるように情報を送信する第2送信手段、設定された第2設定情報に応じて前記第2送信手段から送信される情報の信号波形又は前記第2受信手段で受信される情報の信号波形の少なくとも一方を整形する第2波形整形手段、及び前記第2受信手段で前記第1情報が受信された場合、前記第2設定情報を変更して前記第1情報を前記第2送信手段から送信させる制御を行う第2制御手段を備えた第2情報伝送装置と、を有する情報伝送システム

請求項2

前記第1送信手段及び前記第2送信手段は、伝送路での損失に関わらず通信可能な水準で情報が伝送される第1伝送速度又は当該第1伝送速度よりも速い第2伝送速度に伝送速度を切り替え可能とされ、前記第1制御手段は、通信の確立を行う際に、前記第1送信手段から前記第1情報を前記第1伝送速度で送信させた後に前記第1送信手段の伝送速度を第2伝送速度に切り替え、前記第2制御手段は、前記第2受信手段で前記第1情報が受信された場合、前記第2送信手段から前記第1情報を前記第1伝送速度で送信させた後に前記第2送信手段の伝送速度を第2伝送速度に切り替える、請求項1記載の情報伝送システム。

請求項3

前記第1制御手段は、前記第1送信手段から前記第2波形整形手段に設定する第2設定情報を前記第1伝送速度で送信させ、前記第2制御手段は、前記第2受信手段で受信された第2設定情報を前記第2波形整形手段に設定する請求項2記載の情報伝送システム。

請求項4

前記一対の伝送路の伝送品質検査する検査手段を有し、前記第1制御手段は、伝送速度を前記第2伝送速度とした状態で前記検査手段による検査の結果、前記一対の伝送路の一方の伝送品質が情報の伝送に不適な予め定められた水準以下の場合、前記第1送信手段から情報を送信する伝送速度を前記第1伝送速度とし、前記第2制御手段は、伝送速度を前記第2伝送速度とした状態で前記検査手段による検査の結果、前記一対の伝送路の他方の伝送品質が前記水準以下の場合、前記第2送信手段から情報を送信する伝送速度を前記第1伝送速度とする請求項2又は請求項3記載の情報伝送システム。

請求項5

情報をシリアルに伝送する一対の伝送路の一方に伝送されるように情報を送信する送信手段と、前記一対の伝送路の他方を伝送される情報を受信する受信手段と、設定された設定情報に応じて前記送信手段から送信される情報の信号波形又は前記受信手段で受信される情報の信号波形の少なくとも一方を整形する波形整形手段と、通信の確立を行う際に、通信の確立を要求する予め定められた第1情報を前記送信手段から送信させ、当該第1情報の送信開始後、前記一対の伝送路で順に通信を確立するために必要な予め定められた期間を経過しても前記受信手段で前記第1情報が受信されない場合、前記設定情報を変更して前記第1情報を前記送信手段から再度送信させる制御を行う制御手段と、を備えた情報伝送装置。

請求項6

情報をシリアルに伝送する一対の伝送路の一方を伝送される情報を受信する受信手段と、前記一対の伝送路の他方に伝送されるように情報を送信する送信手段と、設定された設定情報に応じて前記送信手段から送信される情報の信号波形又は前記受信手段で受信される情報の信号波形の少なくとも一方を整形する波形整形手段と、前記受信手段で通信の確立を要求する予め定められた第1情報が受信された場合、前記設定情報を変更して前記第1情報を前記送信手段から送信させる制御を行う制御手段と、を備えた情報伝送装置。

請求項7

コンピュータを、通信の確立を行う際に、情報をシリアルに伝送する一対の伝送路の一方に情報を送信する送信手段から通信の確立を要求する予め定められた第1情報を送信させ、当該第1情報の送信開始後、前記一対の伝送路で順に通信を確立するために必要な予め定められた期間を経過しても前記一対の伝送路の他方を伝送される情報を受信する受信手段で前記第1情報が受信されない場合、前記送信手段から送信される情報の信号波形又は前記受信手段で受信される情報の信号波形の少なくとも一方を整形する波形整形手段の設定情報を変更して前記第1情報を前記送信手段から再度送信させる制御を行う制御手段として機能させるためのプログラム

請求項8

コンピュータを、情報をシリアルに伝送する一対の伝送路の一方を伝送される情報を受信する受信手段で通信の確立を要求する予め定められた第1情報が受信された場合、前記一対の伝送路の他方に情報を送信する送信手段から送信される情報の信号波形又は前記受信手段で受信される情報の信号波形の少なくとも一方を整形する波形整形手段の設定情報を変更して前記送信手段から前記第1情報を送信させる制御を行う制御手段として機能させるためのプログラム。

技術分野

0001

この発明は、情報伝送システム情報伝送装置及びプログラムに関する。

背景技術

0002

特許文献1には、第1のポートと第2のポート間で伝送路を介してシリアルデータの送受信を行うシリアル伝送システムであって、第1のポートは、データを受信する受信部と、受信データの信号品質を測定する信号品質測定部と、測定結果に基づき、第2のポートの送信出力補正要求データを生成する補正要求データ生成部と、生成された補正要求データを送信する送信部と、を有し、第2のポートは、データを送信する送信部と、第1のポートからの補正要求データを受信する受信部と、受信した補正要求データを基に送信部の送信出力の設定を変更する設定部と、を有するシリアル伝送システムが記載されている。

0003

特許文献2には、第1回路と、第2回路と、差動伝送線路とを有し、第1回路は、パラレル信号シリアル信号へ変換するシリアライザと、所定のアルゴリズムに従い擬似ランダムパターンを発生する擬似乱数発生器と、シリアル信号を入力信号として差動伝送線路へ選択出力する出力バッファとを有するものであって、第2回路は、シリアル信号をパラレル信号へ変換するデシリアライザと、差動伝送線路から入力される信号を増幅しデシリアライザへ出力する入力バッファと、比較器とを有するものであって、比較器は、差動伝送線路を介し出力された擬似乱数パターンと、アルゴリズムにより発生させたパターンとを比較し比較結果を出力するものであって、比較結果に基づいて、出力バッファのプリエンファシス量を調整する転送装置が記載されている。

0004

特許文献3には、送信画情報の送受信を行うファクシミリ装置において、受信したトレーニング信号からエラービット数を検出する検出部と、検出したエラービット数の許容できる値を設定する許容値設定部と、該許容値設定部に設定された値を超えるエラービット数を算出して送出する応答部とを具備し、該応答部は検出部で検出されたエラービット数が許容値設定部に設定された値を超えたとき、許容値設定部に設定された値を超えるエラービット数を算出し、算出したエラービット数値を送信元に送出するファクシミリ装置が記載されている。

先行技術

0005

特開2008−146457号公報
特開2008−22392号公報
特開平9−214720号公報

発明が解決しようとする課題

0006

本発明は、一対の伝送路以外に設定情報調整用の別な伝送路を設けることなく、一対の伝送路を情報の伝送に適切な伝送品質に調整できる情報伝送システム、情報伝送装置及びプログラムを提供することを目的とする。

課題を解決するための手段

0007

請求項1に記載の発明の情報伝送システムは、情報をシリアルに伝送する一対の伝送路の一方に伝送されるように情報を送信する第1送信手段、前記一対の伝送路の他方を伝送される情報を受信する第1受信手段、設定された第1設定情報に応じて前記第1送信手段から送信される情報の信号波形又は前記第1受信手段で受信される情報の信号波形の少なくとも一方を整形する第1波形整形手段、及び通信確立を行う際に、通信の確立を要求する予め定められた第1情報を前記第1送信手段から送信させ、当該第1情報の送信開始後、前記一対の伝送路で順に通信を確立するために必要な予め定められた期間を経過しても前記第1受信手段で前記第1情報が受信されない場合、前記第1設定情報を変更して前記第1情報を前記第1送信手段から再度送信させる制御を行う第1制御手段を備えた第1情報伝送装置と、前記一対の伝送路の一方を伝送される情報を受信する第2受信手段、前記一対の伝送路の他方に伝送されるように情報を送信する第2送信手段、設定された第2設定情報に応じて前記第2送信手段から送信される情報の信号波形又は前記第2受信手段で受信される情報の信号波形の少なくとも一方を整形する第2波形整形手段、及び前記第2受信手段で前記第1情報が受信された場合、前記第2設定情報を変更して前記第1情報を前記第2送信手段から送信させる制御を行う第2制御手段を備えた第2情報伝送装置と、を有している。

0008

また、請求項2に記載の発明は、請求項1記載の発明において、前記第1送信手段及び前記第2送信手段が、伝送路での損失に関わらず通信可能な水準で情報が伝送される第1伝送速度又は当該第1伝送速度よりも速い第2伝送速度に伝送速度を切り替え可能とされ、前記第1制御手段が、通信の確立を行う際に、前記第1送信手段から前記第1情報を前記第1伝送速度で送信させた後に前記第1送信手段の伝送速度を第2伝送速度に切り替え、前記第2制御手段が、前記第2受信手段で前記第1情報が受信された場合、前記第2送信手段から前記第1情報を前記第1伝送速度で送信させた後に前記第2送信手段の伝送速度を第2伝送速度に切り替える。

0009

また、請求項3に記載の発明は、請求項2記載の発明において、前記第1制御手段が、前記第1送信手段から前記第2波形整形手段に設定する第2設定情報を前記第1伝送速度で送信させ、前記第2制御手段が、前記第2受信手段で受信された第2設定情報を前記第2波形整形手段に設定する。

0010

また、請求項4に記載の発明は、請求項2又は請求項3の発明において、前記一対の伝送路の伝送品質を検査する検査手段を有し、前記第1制御手段が、伝送速度を前記第2伝送速度とした状態で前記検査手段による検査の結果、前記一対の伝送路の一方の伝送品質が情報の伝送に不適な予め定められた水準以下の場合、前記第1送信手段から情報を送信する伝送速度を前記第1伝送速度とし、前記第2制御手段が、伝送速度を前記第2伝送速度とした状態で前記検査手段による検査の結果、前記一対の伝送路の他方の伝送品質が前記水準以下の場合、前記第2送信手段から情報を送信する伝送速度を前記第1伝送速度とする。

0011

一方、請求項5に記載の発明の情報伝送装置は、情報をシリアルに伝送する一対の伝送路の一方に伝送されるように情報を送信する送信手段と、前記一対の伝送路の他方を伝送される情報を受信する受信手段と、設定された設定情報に応じて前記送信手段から送信される情報の信号波形又は前記受信手段で受信される情報の信号波形の少なくとも一方を整形する波形整形手段と、通信の確立を行う際に、通信の確立を要求する予め定められた第1情報を前記送信手段から送信させ、当該第1情報の送信開始後、前記一対の伝送路で順に通信を確立するために必要な予め定められた期間を経過しても前記受信手段で前記第1情報が受信されない場合、前記設定情報を変更して前記第1情報を前記送信手段から再度送信させる制御を行う制御手段と、を備えている。

0012

また、請求項6に記載の発明の情報伝送装置は、情報をシリアルに伝送する一対の伝送路の一方を伝送される情報を受信する受信手段と、前記一対の伝送路の他方に伝送されるように情報を送信する送信手段と、設定された設定情報に応じて前記送信手段から送信される情報の信号波形又は前記受信手段で受信される情報の信号波形の少なくとも一方を整形する波形整形手段と、前記受信手段で通信の確立を要求する予め定められた第1情報が受信された場合、前記設定情報を変更して前記第1情報を前記送信手段から送信させる制御を行う制御手段と、を備えている。

0013

一方、請求項7に記載の発明のプログラムは、コンピュータを、通信の確立を行う際に、情報をシリアルに伝送する一対の伝送路の一方に情報を送信する送信手段から通信の確立を要求する予め定められた第1情報を送信させ、当該第1情報の送信開始後、前記一対の伝送路で順に通信を確立するために必要な予め定められた期間を経過しても前記一対の伝送路の他方を伝送される情報を受信する受信手段で前記第1情報が受信されない場合、前記送信手段から送信される情報の信号波形又は前記受信手段で受信される情報の信号波形の少なくとも一方を整形する波形整形手段の設定情報を変更して前記第1情報を前記送信手段から再度送信させる制御を行う制御手段として機能させる。

0014

また、請求項8に記載の発明のプログラムは、情報をシリアルに伝送する一対の伝送路の一方を伝送される情報を受信する受信手段で通信の確立を要求する予め定められた第1情報が受信された場合、前記一対の伝送路の他方に情報を送信する送信手段から送信される情報の信号波形又は前記受信手段で受信される情報の信号波形の少なくとも一方を整形する波形整形手段の設定情報を変更して前記送信手段から前記第1情報を送信させる制御を行う制御手段として機能させる。

発明の効果

0015

請求項1、請求項5、請求項6、請求項7及び請求項8に記載の発明によれば、一対の伝送路以外に設定情報調整用の別な伝送路を設けることなく、一対の伝送路を情報の伝送に適切な伝送品質に調整できる。

0016

また、請求項2に記載の発明によれば、通信の確立を行う際に、伝送路での損失に関わらず通信を行える。

0017

また、請求項3に記載の発明によれば、伝送路での損失に関わらず第1情報伝送装置側から第2情報伝送装置側の設定情報を調整できる。

0018

また、請求項4に記載の発明によれば、一対の伝送路の伝送品質が情報の伝送に不適な水準であっても通信が行える。

図面の簡単な説明

0019

実施の形態に係る情報伝送システムの全体的な概略構成を示すブロック図である。
デバイス間で通信を確立する際の流れを示す模式図である。
実施の形態に係る情報伝送システムにおけるデバイス間で通信を確立する際の情報の流れを示す模式図である。
実施の形態に係る情報伝送システムにおけるデバイス間で通信の確立できない場合の情報の流れを示す模式図である。
実施の形態に係る情報伝送システムにおけるデバイス間で伝送品質検査時にエラーが頻繁に発生する場合の情報の流れを示す模式図である。
実施の形態に係る情報伝送システムで通信を確立しようとした場合のマスタとなるデバイスでの情報伝送処理の流れを示すフローチャートである。
実施の形態に係る情報伝送システムで通信を確立しようとした場合のスレーブとなるデバイスでの情報伝送処理の流れを示すフローチャートである。

実施例

0020

以下、図面を参照して、本発明の実施の形態について詳細に説明する。なお、以下では、2つのデバイス間で情報の送受信を行う情報伝送システムに本発明を適用した場合について説明する。

0021

図1には、実施の形態に係る情報伝送システム10の全体的な概略構成を示すブロック図が示されている。なお、デバイス12とデバイス14は略同様の構成であるため、以下では情報を送信する送信側については主にデバイス12の構成を用いて説明し、情報を受信する送信側については主にデバイス14の構成を用いて説明する。デバイス14の送信側でデバイス12の送信側と同一の部分及びデバイス12の受信側でデバイス14の受信側と同一の部分には同一符号を付して説明を省略する。また、以下の説明において、デバイス12とデバイス14の対応する部分を区別する必要がある場合はデバイス12側の符号の末尾に「A」を付し、デバイス14側の符号の末尾に「B」を付す。

0022

情報伝送システム10は、デバイス12とデバイス14とが一対の伝送路16(16A、16B)で接続されている。伝送路16Aは、デバイス12からデバイス14へ情報を伝送するための伝送路であり、伝送路16Bは、デバイス14からデバイス12へ情報を伝送するための伝送路である。各伝送路16は、それぞれ2本の線路により構成され、差動信号が伝送される差動線路とされている。伝送路16Aと伝送路16Bは、4本の線路を束ねて外部から被覆を被せることで1本のケーブルとしてもよく、伝送路16Aと伝送路16Bでそれぞれ2本の線路を束ねて2本のケーブルとしてもよく、また、本実施の形態では、伝送路16A、16Bをそれぞれ1つとしたが複数並列化することによりデバイス間のデータ伝送高速化を図ってもよい。

0023

デバイス12は、デバイスの目的に応じて設計された処理回路20と、外部デバイスとの情報の送受信を制御する通信制御部22とを備えている。通信制御部22は、通信制御用プロトコルが搭載されており、ハード制御よるフロー制御により通信に関する動作を制御する。通信制御部22には、処理回路20から送信対象とする情報が入力される。また、通信制御部22は、外部デバイスから送信された情報を処理回路20へ出力する。

0024

通信制御部22には、処理回路20から送信対象とする情報が入力される。また、通信制御部22は、外部デバイスから送信された情報を処理回路20へ出力する。

0025

また、デバイス12は、情報を送信する送信側に、8B/10Bエンコーダ(8B/10B)30と、パラレルシリアル変換部(P/S)32と、信号変換部34とを備えている。通信制御部22の送信する情報の出力側には8B/10Bエンコーダ30が接続され、8B/10Bエンコーダ30の出力側にはパラレル/シリアル変換部32が接続され、パラレル/シリアル変換部32の出力側には信号変換部34が接続されている。

0026

8B/10Bエンコーダ30は、通信制御部22から入力されたデータに対して8B/10Bエンコードを行う。8B/10Bエンコードは、8ビットの情報に対して、10ビットのパターンを複数予め記憶しており、シリアルデータ上で1または0の均等なバランスとなるように変換するパターンを選択する。8B/10Bエンコードは、データ内にクロックの情報を盛り込むため、データの伝送に別途クロック信号を用意する必要がなくなり、配線ルーティングが容易となり、クロック−データ間の時間差も発生しなくなる。

0027

パラレル/シリアル変換部32は、8B/10Bエンコーダ30でエンコードされたデータをシリアルのビット列に変換して信号変換部34に出力する。

0028

信号変換部34は、パラレル/シリアル変換部32から入力したデジタルのビット列を電気信号に変換して伝送路16へ出力する。ここで、近年の微小化技術により8B/10Bエンコーダ30までは1.0V程度で動作している。信号変換部34は、1.0V程度で動作するデジタルのデータを3.3Vなどの電気信号に増幅して出力する。信号変換部34には、送信波形整形部36が設けられている。送信波形整形部36は、設定されたパラメータ(設定情報)に応じて伝送路16へ出力される信号波形のの部分的な増幅(プリエンファシス)又は信号波形のの部分的な減衰ディエンファシス)の少なくとも一方を行なうことにより信号波形の整形を行う。

0029

また、デバイス14は、情報を受信する受信側に、信号変換部40と、シリアル/パラレル変換部(S/P)42と、8B/10Bデコーダ(10B/8B)44とを備えている。信号変換部40の出力側にはシリアル/パラレル変換部42が接続され、シリアル/パラレル変換部42の出力側には8B/10Bデコーダ44が接続され、8B/10Bデコーダ44の出力側には通信制御部22が接続されている。

0030

信号変換部40は、伝送路16から受信される電気信号をデジタルのシリアルデータに変換する。この信号変換部40には、受信波形整形部46が設けられている。受信波形整形部46は、イコライザを内蔵しており、設定されたパラメータ(設定情報)に応じて、受信される信号波形を部分的に強調したり、逆に部分的に減衰させて信号波形を整形する。

0031

シリアル/パラレル変換部42は、信号変換部40で変換されたシリアルデータをパラレルのビット列に変換して、8B/10Bデコーダ44に出力する。

0032

8B/10Bデコーダ44は、シリアル/パラレル変換部42で変換されたパラレルデータに対して8B/10Bデコードを行い、通信制御部22へ出力する。

0033

さらに、デバイス12は、テストパターン記憶部50と、テストパターン生成部52と、テストパターン判定部54と、パラメータ制御部56とを備えている。テストパターン生成部52は通信制御部22、パラレル/シリアル変換部32及びテストパターン記憶部50に接続されている。テストパターン判定部54はシリアル/パラレル変換部42及びテストパターン記憶部50に接続されている。パラメータ制御部56は通信制御部22、送信波形整形部36、受信波形整形部46、テストパターン生成部52、及びテストパターン判定部54に接続されている。

0034

テストパターン記憶部50には、伝送品質の検査を行う際に、通信制御部22からテストパターンを示すパターン情報が記憶される。テストパターン情報は、テストパターン自体の情報であってもよく、テストパターンを導き出す演算式などの情報であってもよい。

0035

テストパターン生成部52は、テストパターン記憶部50に記憶されたパターン情報により示されるテストパターンの伝送品質検査用のデータを生成し、当該伝送品質検査用のデータをパラレル/シリアル変換部32に出力する。この伝送品質検査用のデータは、伝送品質を検査するため、少なくとも一部で1ビット毎に各ビットの値を変えている。パラレル/シリアル変換部32は、テストパターン生成部52から伝送品質検査用のデータが入力した場合、入力したデータをシリアルのビット列に変換して信号変換部34に出力する。

0036

テストパターン判定部54は、シリアル/パラレル変換部42から入力されるデータを、テストパターン記憶部50に記憶されたパターン情報により示されるテストパターンのデータと比較してBER(Bit Error Rate)を求め、通信制御部22及びパラメータ制御部56へ出力する。

0037

パラメータ制御部56は、送信波形整形部36と受信波形整形部46のパラメータの設定を制御している。パラメータ制御部56は、テストパターン判定部54による伝送品質の検査に基づいて通信可能な伝送品質となるように送信波形整形部36と受信波形整形部46のパラメータを設定する。この送信波形整形部36と受信波形整形部46に設定するパラメータとしては、例えば、伝送品質が最も高いものを設定してもよく、伝送品質が予め定められて通信可能な水準以上のものから選択して設定してもよい。

0038

さらにまた、デバイス12は、PLL(Phase Locked Loop)回路60を備えている。通信制御部22、8B/10Bエンコーダ30、8B/10Bデコーダ44、テストパターン記憶部50、テストパターン生成部52、テストパターン判定部54、パラメータ制御部56及びPLL回路60には、外部の発振器62から予め定めた周波数のクロック信号が動作クロックとして供給されている。PLL回路60は、カウンタを内蔵しており、当該カウンタに予め定められた範囲で整数値が設定可能とされている。PLL回路60は、供給されたクロック信号の周波数をカウンタに設定された整数値倍した周波数で同期発振して整数倍のクロック信号を発生させる。発生したクロック信号は、パラレル/シリアル変換部32、シリアル/パラレル変換部42へ動作クロックとして供給される。なお、図1では発振器62から通信制御部22、8B/10Bエンコーダ30、8B/10Bデコーダ44、テストパターン記憶部50、テストパターン生成部52、テストパターン判定部54、及びパラメータ制御部56へのクロック信号線を省略している。

0039

PLL回路60は、通信制御部22に接続され、内蔵されたカウンタに通信制御部22から値が設定される。これにより、通信制御部22が、PLL回路60に接続されPLL回路60に内蔵されたカウンタの設定値を変えることにより、発生させるクロック信号の周波数を変わり、情報の伝送速度も変わる。すなわち、デバイス12は、伝送路16を介して情報を伝送する伝送速度が変更可能とされている。

0040

次に、本実施の形態に係る情報伝送システム10の作用を説明する。

0041

デバイス12は、デバイス14へ情報を伝送しようとした場合、伝送路16Aへ予め定めた通信確立用の情報を繰り返し送信してデバイス14へ通信の確立を要求する。一方、デバイス14は、デバイス12へ情報を伝送しようとした場合、伝送路16Bへ予め定めた通信確立用の情報を繰り返し送信してデバイス12へ通信の確立を要求する。例えば、PCIExpressでは、この通信確立用の情報としてK28.5のデータが用いられる。

0042

例えば、通信確立用の情報としてK28.5を使用した場合、図2に示すように、送信側は、通信確立要求としてK28.5のデータを繰り返し送信する。受信側は、受信データをK28.5のデータと照合して合致する位置の頭出し(所謂、アライメント調整)を行い、合致した位置に基づいてデータの同期制御などを行って通信を確立する。

0043

ところで、伝送路16は、種類、使用距離、及び用途によって信号波形の損失特性が異なる。また、伝送路16は、伝送速度を一定(例えば5Gbps)に保ったままケーブル長を変化させると、ケーブル損失により信号波形が変化し、伝送速度が高いほど通信の確立が困難となる。また、通信が確立されても、伝送速度が高いほどエラービットが多く発生し、伝送品質が悪くなる。

0044

そこで、本実施の形態に係る情報伝送システム10では、図3に示すように、例えば、デバイス12をマスタとし、デバイス14をスレーブとして通信を確立する場合、最初に、伝送路16での損失に関わらず通信可能な水準で情報が伝送される比較的遅い第1伝送速度(例えば、2.5Gbps)で通信を確立し、マスタからスレーブへパラメータを通知する通信を行う。そして、第1伝送速度での通信を遮断後、通知されたパラメータを設定し、第1伝送速度よりも速い第2伝送速度(例えば、5Gbps)での通信の確立を試みる

0045

通信が確立したか否かを確認する方法としては、例えば、デバイス12をマスタとし、デバイス14をスレーブとして通信を確立する場合、最初に伝送路16Aを介してデバイス12からデバイス14へ通信確立用の情報を繰り返し送信して伝送路16A側の通信の確立を要求する。そして、伝送路16A側の通信が確立したら、その通信の確立をトリガーとして、次に伝送路16Bを介してデバイス14からデバイス12へ通信確立用の情報を繰り返し送信して通信の確立を要求し、伝送路16B側の通信の確立を行なう。

0046

これにより、デバイス12は、伝送路16B側で通信が確立されれば、伝送路16A及び伝送路16Bの双方向での通信が確立したことを意味するため、送受信共に特別な信号伝達は不要である。

0047

双方向での通信の確立後、伝送品質を検査するため伝送路16A及び伝送路16Bで互いにテストパターンのデータを送信してBERを求める。

0048

このテストパターンは、変化点の多いものやエラーとなりやすいパターンを選択したもので、BERの検査のため、少なくとも一部で1ビット毎に各ビットの値を変えている。

0049

ところで、BERの検出によく用いられるテストパターンとしてはPRBS疑似ランダムパターン:Pseudo Random Bit Sequence)が知られている。8B10B変換を行っている場合には、PRBS 27−1 が用いられる。PRBS 27−1 は、127通りのテストパターンのデータを伝送して伝送品質を検査する。

0050

本実施の形態では、PRBS27−1を用いて伝送品質を検査しており、送信側は、127通りのテストパターンのデータを予め定められた順に送信する。受信側は、受信されるデータを対応するテストパターンのデータと比較してBERを求める。

0051

ところで、伝送路16に第2伝送速度で情報を伝送した場合、上述したようにケーブル損失により信号波形が変化して通信の確立できない場合がある。

0052

この場合、図4に示すように、デバイス12は、伝送路16Aを介してデバイス14へ通信確立用の情報の送信を開始したタイミングからの時間を計時し、通信確立用の情報の送信開始後、伝送路16A及び伝送路16Bの双方向で順に通信を確立するために必要な予め定められた期間Tを経過しても伝送路16Bで通信確立用の情報が受信されない場合、リンク不可として扱い、再度遅い第1伝送速度で通信を確立して、送信波形整形部36と受信波形整形部46に設定する別のパラメータを通知する。

0053

なお、例えば、PCIExpressでは、通信確立の時間を100msとしている。PCI Expressの通信確立の時間を参考にした場合、上記予め定められた期間Tは、往復時間を加味して、例えば、200msとなる。本実施の形態では、通信確立用の情報の送信開始後、200msを経過しても通信が確立されなけなればタイムアウトしてリンク不可と取り扱う。

0054

また、例えば、周囲の環境やタイミングなどで偶然に第2伝送速度で通信が確立してしまうケースも考えられる。

0055

この場合、図5に示すように、第2伝送速度で通信確立後、テストパターンのデータが送信されるが、リンクできるかできないかの微妙な状況では、テストパターンでの伝送品質検査時にエラーが頻繁に発生する。

0056

このようにエラーが頻繁に発生する場合、再度遅い第1伝送速度で通信を確立して別なパラメータを通知するようにしてもよい。

0057

次に、通信を確立しようとした場合を処理の流れをマスタとなるデバイスでの処理とスレーブとなるデバイスでの処理とに分けて詳細に説明する。

0058

図6には、通信を確立しようとした場合のマスタとなるデバイスでの情報伝送処理の流れが示されている。

0059

テップ100では、PLL回路60に内蔵されたカウンタの値を変えて伝送速度を第1伝送速度に設定する。

0060

ステップ102では、通信確立用の情報としてK28.5のデータを予め定められた回数(例えば、10回)一方の伝送路16(デバイス12がマスタ、デバイス14がスレーブである場合は伝送路16A、デバイス14がマスタ、デバイス12がスレーブである場合は伝送路16B)を介してスレーブへ送信する。

0061

ステップ104では、他方の伝送路16(デバイス12がマスタ、デバイス14がスレーブである場合は伝送路16B、デバイス14がマスタ、デバイス12がスレーブである場合は伝送路16A)を介して伝送された受信データをK28.5のデータと照合し、合致する部分があるか否かを判定し、肯定判定となった場合はステップ106へ移行し、否定判定となった場合は再度ステップ102へ移行して通信確立用の情報の受信待ちを行う。

0062

ステップ106では、合致した位置に基づいてデータの同期制御などを行って第1伝送速度で通信を確立する。ここで、スレーブから通信確立用の情報が受信されて通信が確立されれば、双方向での通信が確立したことを意味するため、別な伝送経路は不要である。

0063

ステップ108では、伝送品質の検査に用いるテストパターンを示すパターン情報、及びスレーブ側の送信波形整形部36と受信波形整形部46に設定するパラメータを一方の伝送路16を介してスレーブへ送信する。ここで、スレーブ側の送信波形整形部36と受信波形整形部46に設定するパラメータは、ステップ108及び後述するステップ136の処理毎に予め定められた順に変更する。

0064

ステップ110では、自デバイスの送信波形整形部36と受信波形整形部46にパラメータを設定する。ここで、マスタ側の送信波形整形部36と受信波形整形部46に設定するパラメータは、ステップ110及び後述するステップ138の処理毎に予め定められた順に変更する。ここで、同じ伝送路16を伝送される信号波形を整形する信波形整形部36のパラメータと受信波形整形部46のパラメータを同時に変更した場合、どちらのパラメータの変更が伝送品質の変化に大きく寄与したか判別できない場合がある。そこで、送信波形整形部36のパラメータと受信波形整形部46のパラメータを一方側からずつ又は交互に変わるように変更順序を定めることが好ましい。

0065

ステップ112では、第1伝送速度での通信を遮断する。

0066

ステップ114では、PLL回路60に内蔵されたカウンタの値を変えて伝送速度を第2伝送速度に変更する。

0067

ステップ116では、通信確立用の情報としてK28.5のデータを予め定められた回数(例えば、10回)一方の伝送路16を介してスレーブへ送信する。

0068

ステップ118では、他方の伝送路16を介してスレーブから通信確立用の情報を受信されたか否かを判定し、肯定判定となった場合はステップ122へ移行し、否定判定となった場合はステップ120へ移行する。

0069

ステップ120では、上記ステップ116で通信確立用の情報の送信を開始してから予め定められた期間(例えば、200ms)を経過したか否かを判定し、肯定判定となった場合はステップ100へ移行し、否定判定となった場合はステップ116へ移行する。

0070

ステップ122では、合致した位置に基づいてデータの同期制御などを行って第2伝送速度で通信を確立する。

0071

ステップ124では、伝送品質の検査を行う。この伝送品質の検査では、パターン情報により示されるテストパターンのデータを生成し、生成したテストパターンのデータを一方の伝送路16へ送信する。また、伝送品質の検査では、他方の伝送路16で受信されるデータをパターン情報により示されるテストパターンのデータと比較してBERを求める。

0072

ステップ126では、全テストパターンの送信が完了したか否かを判定し、肯定判定となった場合はステップ128へ移行し、否定判定となった場合はステップ124へ移行する。

0073

ステップ128では、上記ステップ124の処理により得られた伝送品質の検査結果において伝送品質が情報の伝送に不適な予め定められた水準以下であるか否かを判定し、肯定判定となった場合はステップ130へ移行し、否定判定となった場合はステップ132へ移行する。

0074

ステップ130では、第2伝送速度での通信を遮断し、ステップ100へ移行して再度第1伝送速度で通信を行う。

0075

ステップ132では、スレーブ側から第2伝送速度での通信が遮断されたか否かを判定し、肯定判定となった場合はステップ100へ移行して再度第1伝送速度で通信を行い、否定判定となった場合はステップ134へ移行する。

0076

ステップ134では、パラメータの変更が全パターン完了した否かを判定し、肯定判定となった場合はステップ140へ移行し、否定判定となった場合はステップ136へ移行する。

0077

ステップ136では、スレーブの送信波形整形部36と受信波形整形部46に次に設定するパラメータを送信する。

0078

ステップ138では、自デバイスの送信波形整形部36と受信波形整形部46に次のパラメータを設定し、ステップ124へ移行する。

0079

ステップ140では、伝送品質の検査終了を示す検査終了情報を送信する。

0080

ステップ142では、伝送品質の検査結果に基づいて通信可能な伝送品質となる送信波形整形部36と受信波形整形部46のパラメータを求める。

0081

ステップ144では、上記ステップ142で求めたパラメータを送信波形整形部36と受信波形整形部46に設定して処理を終了する。

0082

一方、図7には、通信を確立しようとした場合のスレーブとなるデバイスでの情報伝送処理の流れが示されている。

0083

ステップ150では、PLL回路60に内蔵されたカウンタの値を変えて伝送速度を第1伝送速度とする。

0084

ステップ152では、一方の伝送路16を介して伝送された受信データをK28.5のデータと照合し、合致する部分があるか否かを判定し、肯定判定となった場合はステップ154へ移行し、否定判定となった場合は再度ステップ152へ移行して通信確立用の情報の受信待ちを行う。

0085

ステップ154では、合致した位置に基づいてデータの同期制御などを行って第1伝送速度で通信を確立する。

0086

ステップ156では、通信確立用の情報を予め定められた回数他方の伝送路16を介してマスタへ送信する。

0087

ステップ158では、一方の伝送路16を介してマスタから送信されるパターン情報、及びスレーブ側の送信波形整形部36と受信波形整形部46に設定するパラメータの受信待ちを行う。

0088

ステップ160では、ステップ158で受信されたパラメータを自デバイスの送信波形整形部36と受信波形整形部46に設定する。

0089

ステップ162では、第1伝送速度での通信を遮断する。

0090

ステップ164では、PLL回路60に内蔵されたカウンタの値を変えて伝送速度を第2伝送速度に変更する。

0091

ステップ166では、一方の伝送路16を介して伝送された受信データをK28.5のデータと照合し、合致する部分があるか否かを判定し、肯定判定となった場合はステップ170へ移行し、否定判定となった場合はステップ168へ移行する。

0092

ステップ168では、上記ステップ166の通信確立用の情報の受信待ちを開始してから予め定められた期間(例えば、200ms)を経過したか否かを判定し、肯定判定となった場合はステップ150へ移行し、否定判定となった場合はステップ166へ移行する。

0093

ステップ170では、合致した位置に基づいてデータの同期制御などを行って第2伝送速度で通信を確立する。

0094

ステップ172では、伝送品質の検査を行う。この伝送品質の検査では、上記ステップ156で受信したパターン情報により示されるテストパターンのデータを生成し、生成したテストパターンのデータを他方の伝送路16を介してマスタへ送信する。また、伝送品質の検査では、一方の伝送路16を介してマスタから受信されるデータを上記ステップ156で受信したパターン情報により示されるテストパターンのデータと比較してBERを求める。

0095

ステップ174では、全テストパターンの送信が完了したか否かを判定し、肯定判定となった場合はステップ176へ移行し、否定判定となった場合はステップ172へ移行する。

0096

ステップ176では、上記ステップ172の処理により得られた伝送品質の検査結果において伝送品質が情報の伝送に不適な予め定められた水準以下であるか否かを判定し、肯定判定となった場合はステップ180へ移行し、否定判定となった場合はステップ178へ移行する。

0097

ステップ178では、第2伝送速度での通信を遮断し、ステップ150へ移行して再度第1伝送速度で通信を行う。

0098

ステップ180では、マスタ側から第2伝送速度での通信が遮断されたか否かを判定し、肯定判定となった場合はステップ150へ移行して再度第1伝送速度で通信を行い、否定判定となった場合はステップ182へ移行する。

0099

ステップ182では、伝送品質の検査終了を示す検査終了情報を受信されたかを判定し、肯定判定となった場合はステップ188へ移行し、否定判定となった場合はステップ184へ移行する。

0100

ステップ184では、一方の伝送路16を介してマスタから送信されるスレーブ側の送信波形整形部36と受信波形整形部46に設定する次のパラメータの受信待ちを行う。

0101

ステップ186では、ステップ184で受信されたパラメータを自デバイスの送信波形整形部36と受信波形整形部46に設定し、ステップ172へ移行する。

0102

ステップ188では、伝送品質の検査結果に基づいて通信可能な伝送品質となる送信波形整形部36と受信波形整形部46のパラメータを求める。

0103

ステップ190では、上記ステップ188で求めたパラメータを送信波形整形部36と受信波形整形部46に設定して処理を終了する。

0104

なお、上記実施の形態では、伝送品質の検査を行う毎に、マスタがスレーブ側の送信波形整形部36と受信波形整形部46に設定するパラメータをスレーブに送信する場合について説明したが、本発明はこれに限定されるものではない。例えば、マスタが複数のパラメータとパラメータの選択順序を示す順序情報を複数回伝送品質の検査する毎にスレーブに送信するようにし、スレーブが順序情報に示される選択順序でパラメータを変えて複数回伝送品質の検査を連続して行うようにしてもよい。また、予めパラメータの変更順序が定められており、マスタ及びスレーブに各パラメータに関する情報を記憶している場合、マスタはスレーブへパラメータをに送信する必要がない。

0105

また、マスタの通信制御部22は、以前に良好な伝送品質が得られたパラメータを記憶しておき、記憶したパラメータ及び記憶したパラメータに近いパラメータから選択するようにしてもよい。

0106

また、上記実施の形態では、各デバイスの送信側に送信波形整形部36を設け、受信側に受信波形整形部46を設けた場合について説明したが、本発明はこれに限定されるものではない。例えば、送信波形整形部36又は受信波形整形部46の何れか一方のみを設けたものとしてもよい。

0107

また、上記実施の形態では、テストパターンとしてPRBS27−1を用いた場合について説明したが、テストパターンはこれに限定されるものではない。

0108

また、上記実施の形態では、通信確立用の情報としてK28.5を用いた場合について説明したが、通信確立用の情報はこれに限定されるものではない。

0109

また、上記実施の形態に係る図6及び図7に示した各情報伝送処理のプログラムは、HDD(ハード・ディスクドライブ)等の記憶装置に予め記憶しておく形態の他、ROM等の記憶素子に予め記憶しておく形態、CD−ROMやDVD−ROM等のコンピュータ読み取り可能な記憶媒体に格納された状態で提供される形態、有線又は無線による通信手段を介して配信される形態等に適用することができる。

0110

10情報伝送システム
12デバイス
14 デバイス
16、16A、16B伝送路
22通信制御部
30 8B/10Bエンコーダ
32シリアル変換部
34信号変換部
36送信波形整形部
40 信号変換部
42パラレル変換部
44 8B/10Bデコーダ
46受信波形整形部
50テストパターン記憶部
52テストパターン生成部
54 テストパターン判定部
56パラメータ制御部
60 PLL回路

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ