図面 (/)

技術 出力回路および転送制御方法

出願人 富士通株式会社
発明者 鴇田浩司
出願日 2009年6月30日 (11年6ヶ月経過) 出願番号 2009-156345
公開日 2011年1月20日 (9年11ヶ月経過) 公開番号 2011-013863
状態 未査定
技術分野 情報転送方式
主要キーワード LIFO 情報蓄積量 一次メモリ 転送制御ステップ モニタデータ FIFO方式 二次記憶 出力速度
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2011年1月20日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (10)

課題

複数のメモリ間でデータを転送する場合に、オーバーフローによるデータの破棄を防ぐ。

解決手段

本願の開示する技術は、データを記憶する複数の一次メモリと、各一次メモリに記憶されたデータを集約して出力する一つの2次メモリと、に記憶されたデータの蓄積量に応じて、各一次メモリに記憶されたデータを2次メモリに転送する転送制御部を備える。そのため、出力回路は、各1次メモリおよび2次メモリに記憶されたデータの量を考慮して、各一次メモリから2次メモリへデータの転送を行うので、各メモリのオーバーフローを防止し、データの破棄を防止することができる。

概要

背景

近年、情報処理の速度が高速化するに従って、情報処理を実行する情報処理回路内でのデータ転送速度が高速化している。このような情報処理回路は、回路内で転送しているデータを外部装置に対して出力する場合には、通信規格制約により、データの転送速度を回路内でのデータ転送速度より遅い速度に変換して出力する。

データ転送速度を変換する技術として、情報処理回路のデータを複数のメモリに記憶し、データの転送速度を変換してデータの出力を行う技術が知られている(例えば、特許文献1参照)。例えば、このような技術を用いて、ASIC(Application Specific IntegratedCircuit)の内部状態を示すモニタデータを出力し、ASICの実機評価が行われている。

ここで、ASICの実機評価について一例を挙げて説明する。ASICは、実機評価を行うための出力回路を有している。出力回路は、複数の1次メモリと、一つの2次メモリとを有している。図7に例示するように、出力回路は、1次メモリである記憶部A、記憶部B、記憶部Cを有し、2次メモリである記憶部Dを有している。ここで、図7は、従来技術を説明するための図(1)である。

例えば、一次メモリである記憶部A、記憶部B、記憶部Cは、最大4つのモニタデータをそれぞれ記憶する。また、例えば、2次メモリである記憶部Dは、最大6つのモニタデータを記憶する。まず、出力回路は、複数のユニットから不規則に受信したモニタデータを各1次メモリに記憶する。次に、時間多重部は、各1次メモリに記憶されたモニタデータをラウンドロビン方式で2次メモリに一つずつ転送する。

例えば、時間多重部は、記憶部Aおよび記憶部Bがモニタデータを記憶している場合には、記憶部Aに記憶されたモニタデータを記憶部Dに1つ転送する。次に、時間多重部は、記憶部Bに記憶されたモニタデータを記憶部Dに1つ転送する。また、出力部は、2次メモリである記憶部Dに転送されたモニタデータを外部装置へ順次出力する。

ここで、記憶部Dは、すでに6つのモニタデータを記憶している場合には、新たなモニタデータが転送されてきたとしても、転送されたモニタデータを記憶せずに破棄する。また、各一次メモリは、新たなモニタデータが各ユニットから送信されてきたとしても、すでに4つのデータを記憶している場合には、当該送信されたモニタデータを記憶せずに破棄する。

概要

複数のメモリ間でデータを転送する場合に、オーバーフローによるデータの破棄を防ぐ。本願の開示する技術は、データを記憶する複数の一次メモリと、各一次メモリに記憶されたデータを集約して出力する一つの2次メモリと、に記憶されたデータの蓄積量に応じて、各一次メモリに記憶されたデータを2次メモリに転送する転送制御部を備える。そのため、出力回路は、各1次メモリおよび2次メモリに記憶されたデータの量を考慮して、各一次メモリから2次メモリへデータの転送を行うので、各メモリのオーバーフローを防止し、データの破棄を防止することができる。

目的

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

情報を一時的に記憶する複数の一次記憶部と、前記各一次記憶部から転送された前記情報を一時的に記憶する一つの二次記憶部と、前記各一次記憶部ごとに記憶されている前記情報の蓄積量を比較し、最も多くの前記情報を記憶している前記一次記憶部から前記二次記憶部へ前記情報を転送する処理を制御する転送制御部と、前記二次記憶部に記憶された前記情報を出力する出力部と、を備えることを特徴とする出力回路

請求項2

前記転送制御部は、前記二次記憶部に記憶されている前記情報の蓄積量が所定の閾値以上の場合には、前記各一次記憶部に記憶されている前記情報を転送する処理を待ち合わせ、前記二次記憶部に記憶されている前記情報の蓄積量が所定の閾値未満の場合には、前記各一次記憶部ごとに記憶されている前記情報の蓄積量を比較し、最も多くの前記情報を記憶している前記一次記憶部から前記二次記憶部へ前記情報を転送する処理を制御することを特徴とする請求項1に記載の出力回路。

請求項3

情報を一時的に記憶する複数の一次記憶部と、前記各一次記憶部から転送された前記情報を一時的に記憶する一つの二次記憶部とを有する回路が前記各一次記憶部に記憶された情報を前記二次記憶部へ転送する方法であって、前記各一次記憶部ごとに記憶されている前記情報の蓄積量を比較し、最も多くの前記情報を記憶している前記一次記憶部から前記二次記憶部へ前記情報を転送する処理を制御する転送制御ステップを含む事を特徴とする転送制御方法

請求項4

前記転送制御ステップは、前記二次記憶部に記憶されている前記情報の蓄積量が所定の閾値以上の場合には、前記各一次記憶部に記憶されている前記情報を転送する処理を待ち合わせ、前記二次記憶部に記憶されている前記情報の蓄積量が所定の閾値未満の場合には、前記各一次記憶部ごとに記憶されている前記情報の蓄積量を比較し、最も多くの前記情報を記憶している前記一次記憶部から前記二次記憶部へ前記情報を転送する処理を制御することを特徴とする請求項3に記載の転送制御方法。

技術分野

0001

本発明は、出力回路および転送制御方法に関する。

背景技術

0002

近年、情報処理の速度が高速化するに従って、情報処理を実行する情報処理回路内でのデータ転送速度が高速化している。このような情報処理回路は、回路内で転送しているデータを外部装置に対して出力する場合には、通信規格制約により、データの転送速度を回路内でのデータ転送速度より遅い速度に変換して出力する。

0003

データ転送速度を変換する技術として、情報処理回路のデータを複数のメモリに記憶し、データの転送速度を変換してデータの出力を行う技術が知られている(例えば、特許文献1参照)。例えば、このような技術を用いて、ASIC(Application Specific IntegratedCircuit)の内部状態を示すモニタデータを出力し、ASICの実機評価が行われている。

0004

ここで、ASICの実機評価について一例を挙げて説明する。ASICは、実機評価を行うための出力回路を有している。出力回路は、複数の1次メモリと、一つの2次メモリとを有している。図7に例示するように、出力回路は、1次メモリである記憶部A、記憶部B、記憶部Cを有し、2次メモリである記憶部Dを有している。ここで、図7は、従来技術を説明するための図(1)である。

0005

例えば、一次メモリである記憶部A、記憶部B、記憶部Cは、最大4つのモニタデータをそれぞれ記憶する。また、例えば、2次メモリである記憶部Dは、最大6つのモニタデータを記憶する。まず、出力回路は、複数のユニットから不規則に受信したモニタデータを各1次メモリに記憶する。次に、時間多重部は、各1次メモリに記憶されたモニタデータをラウンドロビン方式で2次メモリに一つずつ転送する。

0006

例えば、時間多重部は、記憶部Aおよび記憶部Bがモニタデータを記憶している場合には、記憶部Aに記憶されたモニタデータを記憶部Dに1つ転送する。次に、時間多重部は、記憶部Bに記憶されたモニタデータを記憶部Dに1つ転送する。また、出力部は、2次メモリである記憶部Dに転送されたモニタデータを外部装置へ順次出力する。

0007

ここで、記憶部Dは、すでに6つのモニタデータを記憶している場合には、新たなモニタデータが転送されてきたとしても、転送されたモニタデータを記憶せずに破棄する。また、各一次メモリは、新たなモニタデータが各ユニットから送信されてきたとしても、すでに4つのデータを記憶している場合には、当該送信されたモニタデータを記憶せずに破棄する。

先行技術

0008

特開平09−149051号公報

発明が解決しようとする課題

0009

しかし、上記したラウンドロビン方式でデータを転送する技術では、1次メモリに記憶されたデータを2次メモリへ転送する場合には、各メモリによって記憶されたデータの量にかかわらず、1次メモリに記憶されたデータを一つずつ2次メモリへ転送する。そのため、ASICは、2次メモリが新たなデータを記憶することができない場合にも、1次メモリに記憶されたデータを転送してしまうので、転送されたデータが破棄されてしまい、データの欠損が発生するという問題があった。

0010

また、上記したラウンドロビン方式でデータを転送する技術では、一つの1次メモリに連続したデータが送信された場合にも、各メモリによって記憶されたデータの量にかかわらず、ラウンドロビン方式でデータを転送する。そのため、1次メモリの記憶容量を超える前に記憶されたデータの転送を行う事ができないので、データが破棄されてしまい、データの欠損が発生するという問題があった。

0011

一例として、上記したラウンドロビン方式を用いたASICのデータ転送処理について図8および図9を用いて説明する。ここで、図8は、従来技術を説明するための図(2)である。また、図9は、従来技術を説明するための図(3)である。図8および図9に示した「a1」から「a6」は、記憶部Aに送信されたモニタ信号Aを示している。また、「b1」から「b6」は、記憶部Bに送信されたモニタ信号Bを示している。また、「c1」から「c6」は、記憶部Cに送信されたモニタ信号Cを示している。

0012

一次記憶部である記憶部A、記憶部Bおよび記憶部Cは、記憶容量として、最大4つのモニタデータをそれぞれ記憶する。また、二次記憶部である記憶部Dは、記憶容量として、最大6つのモニタデータを記憶する。図8および図9に示した各記憶部容量は、各記憶部にいくつのモニタデータが記憶されているかを表している。また、図8および図9に示した出力は、各時点において出力されるデータを表している。また、図8および図9の下部には、記憶部Dに記憶されたデータが模式的に表されている。

0013

図8および図9に示した場合には、ASICは、各1次記憶部に記憶されたデータをラウンドロビン方式で2次記憶部である記憶部Dに転送する。また、記憶部Dに転送された各データは、転送された速度の半分の速度で記憶部Dに記憶された順に出力される。

0014

図8の「A」に示した場合には、各1次メモリに4つずつのデータが送信されている。ASICは、各メモリに記憶されたデータの量にかかわらず、ラウンドロビン方式で1次メモリに記憶されたデータを2次メモリに転送する。

0015

そのため、ASICは、2次メモリの記憶容量に余裕がない場合でも、1次メモリから2次メモリに対してデータをラウンドロビン方式で転送する。その結果、2次メモリである記憶部Dは、図8の「B」に示すように、転送されたデータを記憶することができずに破棄してしまう。結果として、データの欠損を発生させてしまうという問題があった。

0016

また、図9に例示した場合には、記憶部Cに対してデータ「c1」〜「c6」が連続して送信されている。しかし、ASICは、各メモリに記憶されたデータの量にかかわらず、ラウンドロビン方式で各1次メモリに記憶されたデータを2次メモリに転送する。そのため、図9の「A」に示すように、記憶部Cはデータ「c6」を記憶することができずに破棄する。結果として、上記したラウンドロビン方式でデータを転送する技術は、図9の「B」に示すように、データの欠損を発生させてしまうという問題があった。

0017

このように、上記したラウンドロビン方式でデータを転送する技術では、全メモリを有効に用いることができないため、記憶容量に余裕があるにもかかわらず、データを欠損させてしまうという問題があった。

0018

開示の技術は、上記に鑑みてなされたものであって、複数の1次メモリと1つの2次メモリと有する情報出力回路が有する全メモリを効果的に用いて、データの破棄を防ぐことができる。

課題を解決するための手段

0019

本願の開示する出力回路は、複数の一次記憶部と、一つの二次記憶部とを有し、各一次記憶部ごとに記憶されている情報の蓄積量を比較し、最も多くの情報を記憶している一次記憶部から二次記憶部へ情報を転送する処理を制御する。そして、出力回路は、二次記憶部に記憶された情報を出力する。

発明の効果

0020

本願の開示する出力回路は、複数の1次メモリおよび2次メモリが有する記憶容量を最大限利用することができるので、データの破棄を防ぐことができる。

図面の簡単な説明

0021

図1は、実施例1に係る出力回路を表すブロック図である。
図2は、実施例2に係る出力回路の実装位置例を表す図である。
図3は、実施例2に係る出力回路を説明するためのブロック図である。
図4は、実施例2に係る出力回路が実行する処理を説明するための図(1)である。
図5は、実施例2に係る出力回路が実行する処理を説明するための図(2)である。
図6は、実施例2に係る処理の流れを表すフローチャートである。
図7は、従来技術を説明するための図(1)である。
図8は、従来技術を説明するための図(2)である。
図9は、従来技術を説明するための図(3)である。

0022

以下に添付図面を参照して、本願に係る出力回路および転送制御方法の実施例を詳細に説明する。

0023

以下の実施例では、出力回路の構成および処理の流れを順に説明する。

0024

まず最初に、図1を用いて、出力回路の構成について説明する。ここで、図1は、実施例1に係る出力回路を表すブロック図である。出力回路1は、一次記憶部2、一次記憶部3、一次記憶部4、を有している。また、出力回路1は、転送制御部5、二次記憶部6、出力部7を有している。

0025

各一次記憶部2〜4は、それぞれ外部回路8〜10と接続されている。各一次記憶部2〜4は、各外部回路8〜10から送信される情報を記憶する。二次記憶部6は、転送制御部5によって転送された情報を記憶する。出力部7は、二次記憶部6に記憶された情報を出力する。

0026

転送制御部5は、各一次記憶部2〜4が記憶している情報蓄積量を比較し、最も多くの情報を記憶している一次記憶部が記憶している情報を二次記憶部6へ転送する処理を制御する。

0027

[実施例1の効果]
上述してきたように、実施例1に係る出力回路は、各一次記憶部2〜4が記憶している情報蓄積量に応じて、各一次記憶部2〜4から二次記憶部6に情報を転送する。そのため、出力回路は、各一次記憶部2〜4が記憶する情報があふれるのを防ぐ。結果として、実施例1に係る出力回路は、情報の破棄を防ぐことができる。

0028

以下の実施例2では、本願に係る出力回路の実施例としてASICの実機評価に係る出力回路の構成および処理の流れについて説明する。最初に、図2を用いて、出力回路の実装位置の例について説明する。ここで、図2は、実施例2に係る出力回路の実装位置例を表す図である。

0029

出力回路1Aは、ASIC20の実機評価のために、ASIC20の内部に設置される。出力回路1Aは、内部回路A21,内部回路B22,内部回路C23から不定期に出力されるモニタ信号A、モニタ信号B、モニタ信号Cを取得し、各モニタ信号を時間多重し、転送速度を変換し、ASIC20の外部に出力する。

0030

次に、図3を用いて、実施例2に係る出力回路1Aの構成について説明する。ここで、図3は、実施例2に係る出力回路を説明するためのブロック図である。出力回路1Aは、一次記憶部A12、一次記憶部B13、一次記憶部C14、転送制御部15、二次記憶部16、出力部17を有している。

0031

各一次記憶部12〜14は、各内部回路からモニタ信号A〜Cとして送信されたデータを記憶する。二次記憶部16は、各一次記憶部12〜14から転送されたデータを記憶する。出力部17は、二次記憶部16に記憶されたデータを、二次記憶部16が記憶した順に外部装置24に対して出力する。

0032

各一次記憶部12〜14および二次記憶部16は、1単位時間あたり1つのデータを記憶する。また、出力部17は、二次記憶部16に記憶されたデータを、2単位時間あたり1つの速度で出力する。また、各一次記憶部12〜14は、各内部回路21〜23から不規則に送信されるデータを記憶する。また、転送制御部15は、1単位時間あたり1つのデータを転送する。

0033

転送制御部15は、各一次記憶部12〜14に記憶されたデータの蓄積量と、二次記憶部16に記憶されたデータの蓄積量とに応じて、各一次記憶部12〜14に記憶されたデータを二次記憶部16へ1つ転送する処理を制御する。ここで、転送制御部15は、記憶部に記憶されたデータを二次記憶部16へ転送する場合には、一次記憶部が有するデータのうち、一番最初に記憶されたデータを転送する。

0034

例えば、転送制御部15は、一次記憶部A12に記憶されたデータを二次記憶部16へ転送する場合には、一次記憶部A12に記憶されたデータの中で一番最初に記憶されたデータを二次記憶部16へ転送する。

0035

また、転送制御部15は、二次記憶部16に記憶されたデータ蓄積量が、所定の閾値以上の場合には、各一次記憶部12〜14に記憶されたデータを二次記憶部16へ転送する処理を待ち合わせるように制御する。また、転送制御部15は、二次記憶部16に記憶されたデータ蓄積量が、所定の閾値未満の場合には、各一次記憶部12〜14に記憶されたデータを二次記憶部16へ一つ転送する。

0036

具体的には、転送制御部15は、二次記憶部16が新たなデータを記憶することができる場合には、各一次記憶部12〜14に記憶されたデータを二次記憶部16へ転送する。また、転送制御部15は、二次記憶部16が新たなデータを記憶することができない場合には、各一次記憶部12〜14に記憶されたデータを転送しない。

0037

例えば、転送制御部15は、二次記憶部16に6つのデータが記憶されている場合には、各一次記憶部12〜14に記憶されたデータを二次記憶部16へ転送しない。一方、転送制御部15は、二次記憶部16に5つ以下のデータが記憶されている場合には、各一次記憶部12〜14に記憶されたデータから1つを二次記憶部16へ送信する。

0038

また、転送制御部15は、各一次記憶部12〜14に記憶されているデータの蓄積量を比較し、最も多くのデータを記憶している一次記憶部から二次記憶部16へデータを一つ転送する。例えば、転送制御部15は、一次記憶部A12が2つのデータを記憶し、一次記憶部B13および一次記憶部C14がそれぞれ1つのデータを記憶している場合には、一次記憶部A12に記憶されたデータのうち1つを二次記憶部16へ転送する。

0039

ここで、転送制御部15は、同量のデータを記憶している一次記憶部が複数存在し、他の一次記憶部よりも多くのデータを記憶している場合には、同量のデータを記憶している一次記憶部からラウンドロビン方式でデータを二次記憶部16へ転送する。

0040

例えば、転送制御部15は、一次記憶部A12および一次記憶部B13がそれぞれ3つのデータを記憶しており、一次記憶部C14が1つのデータを記憶していた場合には、一次記憶部A12が有するデータを二次記憶部16へ転送する。次に、転送制御部15は、新たなデータが各一次記憶部12〜14に記憶されなかった場合には、一次記憶部B13のデータを二次記憶部16へ送信する。

0041

次に、図4を用いて、出力回路1Aが二次記憶部16に記憶されたデータの量に応じて、各一次記憶部12〜14に記憶されたデータの転送を行う処理について説明する。ここで、図4は、実施例2に係る出力回路が実行する処理を説明するための図(1)である。

0042

まず、一次記憶部A12は、内部回路A21より送信されたデータ「a1」を記憶する。転送制御部15は、二次記憶部16に記憶されたデータの量が「0」であるので、一次記憶部A12に記憶されたデータ「a1」を二次記憶部16へ転送する。出力部17は、二次記憶部16に記憶されたデータ「a1」を出力する。

0043

ここで、転送制御部15は、一次記憶部A12および一次記憶部B13に同量のデータが記憶された場合には、ラウンドロビン方式を用いて、各一次記憶部12〜14に記憶されたデータを転送する。例えば、転送制御部15は、一次記憶部A12にデータ「a2」が記憶され、一次記憶部B13にデータ「b2」が記憶された場合には、まず一次記憶部A12に記憶されたデータ「a2」を二次記憶部16へ転送する。その後、転送制御部15は、一次記憶部B13に記憶されたデータ「b2」を二次記憶部16へ転送する。

0044

次に、各内部回路21〜23は、図4中Aに示すように、各一次記憶部12〜14に対して「a3」〜「a6」、「b3」〜「b6」、「c1」〜「c4」までのデータを連続で送信している。転送制御部15は、二次記憶部16に記憶されたデータの量を計測し、二次記憶部16が新たなデータを記憶できる場合には、各一次記憶部12〜14に記憶されたデータを1つずつ転送する。

0045

ここで、転送制御部15は、各一次記憶部12〜14に記憶されたデータの量に応じて、各一次記憶部12〜14に記憶されたデータを転送する。図4に示した場合には、転送制御部15は、各データを「a3」「b3」「c1」「a4」「b4」「c2」「a5」「b5」「c3」「a6」「b6」「c4」の順に二次記憶部16へ転送する。

0046

ここで、二次記憶部16は、データ「b6」を記憶した時点で記憶容量の上限である6つのデータを記憶しているため、新たなデータを記憶することができない。そこで、転送制御部15は、図4中Bに示すように、データ「b6」の次に転送されるデータ「c4」の転送処理を待ち合わせる。そして、転送制御部15は、二次記憶部16に新たなデータを記憶する空き容量が発生した場合には、データ「c4」の転送処理を実行する。

0047

二次記憶部16は、出力部17がデータ「c2」の出力を終了し、次のデータ「a5」を出力している場合には、新たなデータを記憶することができる。転送制御部15は、二次記憶部16が新たなデータを記憶することができるので、二次記憶部16に対してデータ「c4」を転送する。

0048

次に、図5を用いて、転送制御部15が各一次記憶部12〜14に記憶されたデータの量に応じて、各一次記憶部12〜14に記憶されたデータを転送する処理の流れについて説明する。ここで、図5は、実施例2に係る出力回路が実行する処理を説明するための図(2)である。

0049

図5中Aに示した場合には、一次記憶部A12と一次記憶部C14は、同時にデータ「a3」および「c1」を記憶している。そのため、転送制御部15は、ラウンドロビン方式を用いて、一次記憶部A12に記憶されたデータ「a3」を二次記憶部16へ転送する。

0050

次に、一次記憶部C14は、新たにデータ「c2」を記憶している。また、一次記憶部B13は、データ「b3」を記憶している。ここで、転送制御部15は、各一次記憶部12〜14に記憶されたデータの量を比較する。すると、一次記憶部C14に2つのデータが記憶され、一次記憶部B13に1つのデータが記憶されているので、転送制御部15は、一次記憶部C14に記憶されたデータから優先して二次記憶部16へ転送する。

0051

具体的には、転送制御部15は、一次記憶部C14に記憶されたデータ「c1」を二次記憶部16へ転送する。次に、一次記憶部C14は、新たなデータ「c3」を記憶している。そのため、転送制御部15は、各一次記憶部12〜14に記憶されたデータの量を比較し、最も多くのデータを記憶している一次記憶部C14のデータのうち最も先に記憶されたデータ「c2」を転送する。

0052

以下、転送制御部15は、各一次記憶部12〜14に記憶されたデータの量を比較し、最も多くのデータを記憶している一次記憶部から、データを一つずつ転送する。そのため、図5中Bに示すように、転送制御部15は、一次記憶部C14に記憶されたデータを優先的に二次記憶部16へ転送する。結果として、出力回路1Aは、各一次記憶部12〜14に連続したデータが送信された場合にも、各一次記憶部12〜14のオーバーフローを防ぐ。

0053

次に、図6を用いて、出力回路1Aが行う処理の流れについて説明する。ここで、図6は、実施例2に係る処理の流れを表すフローチャートである。出力回路1Aは、各一次記憶部12〜14のいずれかに対して、データが送信されたことをトリガとして処理を開始する。

0054

まず、出力回路1Aは、各内部回路から各一次記憶部12〜14に対してデータが送信されたかどうかを判別する(ステップS101)。出力回路1Aは、各一次記憶部12〜14に対してデータが送信された場合には(ステップS101肯定)、当該データを記憶する一次記憶部が新たなデータを記憶できるかを判定する(ステップS102)。

0055

各一次記憶部が新たなデータを記憶することができない場合には(ステップS102否定)、出力回路1Aは、送信されてきたデータを破棄する(ステップS103)。その後、出力回路1Aは、処理をステップS105へ進める。

0056

一方、出力回路1Aは、送信されたデータを一次記憶部が記憶することができる場合には(ステップS102肯定)、送信されたデータを一次記憶部に格納する(ステップS104)。一方、出力回路1Aは、新たなデータが送信されてこない場合には(ステップS101否定)、処理をステップS105へ進める。

0057

次に、転送制御部15は、各一次記憶部12〜14にデータが記憶されているかを判別する(ステップS105)。各一次記憶部12〜14にデータが記憶されていない場合には(ステップS105否定)、転送制御部15は、データの転送を行わない(ステップS110)。その後、出力回路1Aは、処理をステップS112へ進める。

0058

一方、転送制御部15は、各一次記憶部12〜14のいずれかにデータが記憶されている場合には(ステップS105肯定)、二次記憶部16に記憶されているデータの蓄積量を計測し、二次記憶部16が新たなデータを記憶できるか判別する(ステップS106)。

0059

転送制御部15は、二次記憶部16が新たなデータを記憶できない場合には(ステップS106否定)、データの転送を行わない(ステップS110)。その後、出力回路1Aは、処理をステップS112へ進める。一方、転送制御部15は、二次記憶部16が新たなデータを記憶できる場合には(ステップS106肯定)、各一次記憶部12〜14に記憶されたデータの蓄積量を比較し、一番多くのデータを記憶している一次記憶部が複数あるかを判別する(ステップS107)。

0060

ここで、転送制御部15は、同じ量のデータを記憶した一次記憶部が複数存在し、他の一次記憶部よりも多くのデータを記憶している場合には(ステップS107肯定)、当該複数の一次記憶部からラウンドロビン方式で一次記憶部を選択する(ステップS109)。一方、転送制御部15は、最も多くのデータを記憶した一次記憶部が1つだけの場合には(ステップS107否定)、最も多くのデータを記憶した一次記憶部を選択する(ステップS108)。

0061

次に、転送制御部15は、選択された一時記憶部から二次記憶部16へデータを1つ転送する(ステップS111)。出力部17は、二次記憶部16にデータが記憶されているかどうかを判別する(ステップS112)。

0062

出力部17は、二次記憶部16にデータが記憶されている場合には(ステップS112肯定)、二次記憶部16に記憶された順にデータを出力する(ステップS114)。一方、出力部17は、二次記憶部16にデータが記憶されていない場合には(ステップS112否定)、データを出力しない(ステップS113)。その後、出力回路1Aは処理を終了する。

0063

[実施例2の効果]
上述したように、実施例2に係る出力回路1Aは、各一次記憶部12〜14に記憶されたデータの蓄積量と、二次記憶部16に記憶されたデータの蓄積量とに応じて、各一次記憶部12〜14に記憶されたデータを二次記憶部16に転送する処理を制御する。そのため、出力回路1Aは、各一次記憶部12〜14および二次記憶部16が有する記憶容量を最大限利用することができる。結果として、出力回路1Aは、データの破棄を防ぐことができる。

0064

また、出力回路1Aは、各一次記憶部12〜14に記憶されたデータを二次記憶部16へ転送する場合には、二次記憶部16に記憶されているデータの蓄積量が所定の閾値以上の場合には、データの転送処理を待ち合わせる。また、出力回路1Aは、二次記憶部16に記憶されているデータの蓄積量が所定の閾値未満の場合には、各一次記憶部12〜14に記憶されたデータのうち一つを二次記憶部16に転送する処理を実行する。

0065

そのため、出力回路1Aは、二次記憶部16に新たなデータを転送した場合に、転送されたデータが破棄されることを防ぐことができる。

0066

また、出力回路1Aは、各一次記憶部12〜14に記憶されたデータを二次記憶部16へ転送する場合には、各一次記憶部12〜14のなかで一番多くのデータを記憶している記憶部から優先的にデータを転送する。そのため、出力回路1Aは、特定の記憶部へ連続するデータが送信された場合には、当該記憶部から優先的にデータを転送することができる。結果として、各一次記憶部12〜14のオーバーフローを防止し、データが破棄されることを防ぐことができる。

0067

結果として、実施例2に係る出力回路1Aは、各一次記憶部12〜14および二次記憶部16の記憶容量を最大限用いることができるため、ASICの実機評価に用いられた場合には、モニタデータの破棄を防ぐことができる。よって、実施例2に係る出力回路1Aは、実機評価の信頼性が低下することを防ぐことができる。

0068

これまで実施例1、および実施例2について説明したが、上述した実施例1および実施例2以外にも様々な異なる形態にて実施されてよいものである。そこで、以下では実施例3として本実施例に含まれる他の実施例を説明する。

0069

(1)出力回路について
これまで、本願に係る出力回路の実施例としてASICの実機評価に用いられる出力回路を説明した。しかし、本願に係る出力回路はこれに限定されるものではない。例えば、無線データ通信に用いる出力回路として実施されても良い。

0070

出力回路が設置される装置内でのデータ転送速度と、出力速度とに差がある場合には、本願の目的および効果を奏することができるからである。

0071

(2)転送制御部の処理について
実施例2に係る転送制御部15は、各一次記憶部に記憶されたデータの量を判別する前に、二次記憶部が新たなデータを記憶することができるかどうかを判別していた。しかし、本願に係る転送制御部は、これに限定されるものではなく、例えば、各一次記憶部に記憶されたデータの量を判別した後に、二次記憶部が新たなデータを記憶することができるかどうかを判別してもよい。

0072

転送制御部は、各一次記憶部および二次記憶部に記憶されたデータの量に応じた転送処理を行う事ができれば、目的を達することができるからである。

0073

また、実施例2に係る転送制御部15は、各一次記憶部に記憶されたデータ蓄積量および二次記憶部に記憶されたデータ蓄積量に応じて、各一次記憶部に記憶されたデータを二次記憶部へ転送していた。しかし、実施例に係る転送制御部は、これに限定されるものではなく、例えば、各一次記憶部に記憶されたデータ蓄積量もしくは二次記憶部に記憶されたデータ蓄積量のいずれかに応じて、各一次記憶部に記憶されたデータを二次記憶部へ転送しても良い。

0074

(3)記憶部について
実施例1および実施例2に係る各一次記憶部は、それぞれ1種類のモニタ信号を受信していた。例えば、実施例2に係る一次記憶部Aは、内部回路Aから送信されるモニタ信号のみを受信していた。しかし、実施例に係る各一次記憶部は、これに限定されるものではなく、例えば、1つの一次記憶部は、複数の回路から送信されるモニタ信号を受信しても良い。出力回路は、一次記憶部および二次記憶部を効率的に用いることができれば、モニタ信号の破棄を防ぐことができるからである。

0075

また、実施例1および実施例2に係る出力回路は、3つの一次記憶部を有していた。しかし、実施例に係る出力回路はこれに限定されるものではなく、例えば、4つ以上の一次記憶部を有していてもよく、2つもしくは1つの一次記憶部を有していてもよい。

0076

(4)出力方法について
実施例に係る出力回路は、各一次記憶部に記憶されたデータを二次記憶部へ転送する場合には、各一次記憶部に記憶された順番にデータを転送するFIFO(First In First Out)方式を用いていた。また、実施例に係る出力回路は、二次記憶部に記憶されたデータを出力する場合には、二次記憶部に記憶された順番にデータを出力するFIFO方式を用いていた。しかし、実施例は、これに限定されるものではなく、例えば、LIFO(Last In First Out)方式等別の方法であってもよい。

実施例

0077

(5)プログラム
なお、本実施例で説明した出力回路は、あらかじめ用意されたプログラムをパーソナルコンピュータワークステーションなどのコンピュータで実行することによって実現することができる。このプログラムは、インターネットなどのネットワークを介して配布することができる。また、このプログラムは、ハードディスクフレキシブルディスクFD)、CD−ROM、MO、DVDなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行することもできる。

0078

1出力回路
1A 出力回路
2一次記憶部
3 一次記憶部
4 一次記憶部
5転送制御部
6二次記憶部
7 出力部
8外部回路
9 外部回路
10 外部回路
12 一次記憶部A
13 一次記憶部B
14 一次記憶部C
15 転送制御部
16 二次記憶部
17 出力部
20ASIC
21内部回路A
22 内部回路B
23 内部回路C
24 外部装置

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • セイコーエプソン株式会社の「 回路装置、回路装置の判定方法および電子機器」が 公開されました。( 2020/10/29)

    【課題】切断の誤判定を防止しつつ、構成の複雑化を回避する。【解決手段】回路装置は、パケットの電流を増幅して、USB規格のバスに出力するパケット出力回路と、バスに送信されたパケットの振幅レベルが所定の期... 詳細

  • キヤノン株式会社の「 情報処理装置」が 公開されました。( 2020/10/29)

    【課題】機能ブロック間でデータの受け渡しを行う構成において、タイミング設計が容易となるように、機能ブロックに対するクロック供給を行う。【解決手段】同期関係にある複数の機能ブロックと、それぞれが、カウン... 詳細

  • 新唐科技股ふん有限公司の「 安全装置、安全方法、安全システム、及び安全設備」が 公開されました。( 2020/10/29)

    【課題】周辺デバイス間のトランザクションを保護するための方法およびシステムを提供する。【解決手段】本発明の安全装置は、インターフェースと、プロセッサーとを備え、インターフェースは、ホスト及び第2デバイ... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ