図面 (/)

技術 欠陥クラスタを有する基板内に形成された薄層の転写のための改善された方法

出願人 ソイテック
発明者 ネイレ,エリックコノンチュク,オレグ
出願日 2006年10月27日 (14年0ヶ月経過) 出願番号 2009-533968
公開日 2010年3月11日 (10年8ヶ月経過) 公開番号 2010-507918
状態 特許登録済
技術分野 アニール SOI,アクティブマトリクス、SOS
主要キーワード 利用タイプ 排除領域 標準結晶 アニール操作 埋設層 欠陥特性 先行ステップ 表面条件
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2010年3月11日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (19)

解決手段

ドナー基板から転写された層を備える半導体構造を形成する方法は、結果として得られる構造が欠陥に関して向上された品質を有するように提供され、それから得られる構造を生じさせる。例えば、絶縁体の構造上に半導体(SeOI)を形成する方法は、第1密度欠陥クラスタを有するドナー基板(1)を形成するステップと、絶縁層(30)を形成するステップと、前記ドナー基板(1)から前記絶縁層(30)を上に有する支持基板(2)に薄層(10)を転写するステップと、転写された前記薄層(10)をキュアして前記欠陥クラスタの前記第1密度を第2密度に低減させるステップと、を備え、前記絶縁層(30)の形成ステップが、転写される前記薄層(10)に接触する酸素バリア層(4)を形成する工程を備え、前記キュア中に前記酸素バリア層が前記薄層に向かう酸素拡散を制限する。

概要

背景

SeOI構造は、半導体材料からなる薄層支持基板との間に挿入された絶縁層を含むように形成される。SMARTUT登録商標)タイプの複数の製造方法は、本発明タイプの製造方法の一例である。これらの複数の製造方法は、本発明の少なくとも幾つかの実施形態に対応する。

SMARTCUT(登録商標)プロセスを用いるSeOI構造、特に内部の薄層が非常に薄い(典型的には400nm)SeOI構造の製造には、欠陥クラスタ(vacancy cluster)(例えば、結晶起因欠陥(crystal originated particle)ないしはCOPとして知られている)形の如何なる成長欠陥を有しない初期ドナー基板を使用することが必要である。ドナー基板内の欠陥クラスタの存在は、最終のSeOI構造の薄層の厚さより大きいサイズを有する欠陥を生じさせることがある。結果として生じるこれらの“貫通”欠陥は、これらの欠陥の一つを含むSeOI構造の一部分において形成された要素は作動しないので、致命的である。したがって、これらの貫通欠陥の存在は、最終の構造上に作られる要素の品質を制御するパラメーターである。よって、貫通欠陥の存在を最小限にすることが不可欠である。欠陥クラスタのサイズが薄層の厚さに比べて意味がある程に薄層の厚さが薄い場合には、明らかに貫通欠陥の問題は特に重要となることが分かる。

SeOI基板内の貫通欠陥の数を制限するため、従来からしばしば用いられてきた一つの解決手段は、非常に高い結晶学的な品質を有すると共に低密度のCOPを有する初期基板を用いることである。

典型的に、初期基板はCZ引き上げ(CZochralski pulling)のプロセスによって得られたインゴットから切り出すことにより形成される。引き上げの速度及びインゴットの冷却速度の制御は欠陥クラスタタイプの欠陥の量を低減するための手段になる。従って、殆どCOPを有さない初期基板は、非常に特殊な引き上げの条件、特に、非常に遅い引き上げ(very slow pulling)(欠陥数が非常に少ないので、当業者において完全に近い結晶(near perfect crystal)と呼ばれるものを得るための非常に遅い引き上げとして呼ばれる引き上げ法)を用いたCZ法によって得られたインゴットから切り出すことで形成される。

概要

ドナー基板から転写された層を備える半導体構造を形成する方法は、結果として得られる構造が欠陥に関して向上された品質を有するように提供され、それから得られる構造を生じさせる。例えば、絶縁体の構造上に半導体(SeOI)を形成する方法は、第1密度の欠陥クラスタを有するドナー基板(1)を形成するステップと、絶縁層(30)を形成するステップと、前記ドナー基板(1)から前記絶縁層(30)を上に有する支持基板(2)に薄層(10)を転写するステップと、転写された前記薄層(10)をキュアして前記欠陥クラスタの前記第1密度を第2密度に低減させるステップと、を備え、前記絶縁層(30)の形成ステップが、転写される前記薄層(10)に接触する酸素バリア層(4)を形成する工程を備え、前記キュア中に前記酸素バリア層が前記薄層に向かう酸素拡散を制限する。 f

目的

従って、少なくとも、例えば、改良された欠陥特性及びプロセス効率を有するSeOI構造を形成するために、より有効な欠陥クラスタの溶解を有する改良された方法を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1密度欠陥クラスタを有するドナー基板(1)を形成するステップと、絶縁層(30)を形成するステップと、前記ドナー基板(1)から前記絶縁層(30)を上に有する支持基板(2)に薄層(10)を転写するステップと、転写された前記薄層(10)をキュアして前記欠陥クラスタの前記第1密度を第2密度に低減させるステップと、を備える、絶縁構造(20)上に半導体を形成する方法において、前記絶縁層(30)の形成ステップが、転写される前記薄層(10)に接触する酸素バリア層(4)を形成する工程を備え、前記キュア中に前記酸素バリア層が前記薄層に向かう酸素拡散を制限することを特徴とする方法。

請求項2

前記絶縁層(30)は前記酸素バリア層(4)を含み、転写前に前記酸素バリア層が前記ドナー基板の表面上又は前記支持基板の表面上に形成される請求項1に記載の方法。

請求項3

前記絶縁層(30)の形成ステップが、前記支持基板(2)と前記酸素バリア層(4)との間に配置される埋設層(3)を形成する工程を更に備え、前記絶縁層(30)が前記埋設層(3)及び前記酸素バリア層(4)を備える請求項1に記載の方法。

請求項4

前記埋設層(3)が、前記支持基板(2)の表面上に形成される請求項3に記載の方法。

請求項5

前記埋設層(3)が、前記支持基板(2)の表面を熱酸化することで形成される請求項3に記載の方法。

請求項6

前記埋設層(3)が、堆積によって前記支持基板(2)の表面上に形成される請求項3に記載の方法。

請求項7

前記酸素バリア層(4)が、前記支持基板(2)上に形成された前記埋設層(3)上に形成されており、前記薄層(10)が前記ドナー基板(1)から前記酸素バリア層(4)上に転写される請求項4〜6の何れか一項に記載の方法。

請求項8

前記酸素バリア層(4)が、前記ドナー基板(1)の表面上に形成される請求項3に記載の方法。

請求項9

前記酸素バリア層(4)が、前記薄層と共に前記支持基板上に転写される請求項6に記載の方法。

請求項10

前記埋設層(3)が、前記支持基板の表面上に形成される請求項9に記載の方法。

請求項11

前記埋設層(3)が、前記酸素バリア層(4)上に形成される請求項8に記載の方法。

請求項12

前記酸素バリア(4)及び前記埋設層(3)が、前記薄層(10)と共に前記支持基板上に転写される請求項9に記載の方法。

請求項13

前記酸素バリア層(4)が、窒化シリコン層を堆積することで形成される請求項1〜12の何れか一項に記載の方法。

請求項14

前記堆積が、プラズマ強化化学気相成長により行われる請求項13に記載の方法。

請求項15

前記キュアが、転写後に得られた前記絶縁構造(20)に対して熱アニールを施すことで行われる請求項1〜14の何れか一項に記載の方法。

請求項16

前記熱アニールが、非酸素雰囲気の下で行われる請求項15に記載の方法。

請求項17

前記熱アニールが、純水素純アルゴン、又は水素及びアルゴンの混合物を含む雰囲気で行われる請求項16に記載の方法。

請求項18

前記熱アニールが、急速加熱処理であるか、又は炉の中で行われる請求項17に記載の方法。

請求項19

前記熱アニールが、水素及び塩酸を含む雰囲気の下で行われるスムージングアニールである請求項16に記載の方法。

請求項20

前記ドナー基板(1)中にウイークネスゾーン(60)を形成して転写される前記薄層(10)を画成するステップと、前記ドナー基板(1)、前記絶縁層(30)及び前記支持基板(2)を結合させるステップと、前記ウイークネスゾーン(60)で前記ドナー基板を分離するステップと、を更に備える請求項1〜19の何れか一項に記載の方法。

請求項21

前記ドナー基板が、少なくとも0.75mm/minの速度で引き上げられるインゴットから切り出すことで形成される請求項1〜20の何れか一項に記載の方法。

請求項22

前記ドナー基板は、0.14μmより大きな欠陥に関して0.01/cm2未満の第1密度を有し、前記キュアステップ後に転写された前記薄層は0.75/cm2以下の第2密度を有する請求項21に記載の方法。

請求項23

前記ドナー基板は、0.2μmより大きな欠陥に関して1.5/cm2より大きな第1密度を有し、前記キュアステップ後に転写された前記薄層は0.075/cm2以下の第2密度を有する請求項21に記載の方法。

請求項24

前記ドナー基板に電気回路を形成するために前記ドナー基板から更なる薄層を分離するステップを更に備える請求項1に記載の方法。

技術分野

0001

本発明は、半導体の製造方法及び材料に関する。特に、SeOI(semiconductor on insulator)の材料と半導体構造の処理速度、半導体構造の効率及び半導体構造の品質における改善とに関する。

0002

本発明は、ドナー基板から支持基板半導体材料薄膜転写することによって構造を形成する製造方法に関する。用途の一つの分野は、エレクトロニクスオプティクス及びオプトエレクトロニクスのための基板として機能するSeOI構造、例えばSOI(silicon on insulator)構造に関する。

背景技術

0003

SeOI構造は、半導体材料からなる薄層と支持基板との間に挿入された絶縁層を含むように形成される。SMARTUT登録商標)タイプの複数の製造方法は、本発明タイプの製造方法の一例である。これらの複数の製造方法は、本発明の少なくとも幾つかの実施形態に対応する。

0004

SMARTCUT(登録商標)プロセスを用いるSeOI構造、特に内部の薄層が非常に薄い(典型的には400nm)SeOI構造の製造には、欠陥クラスタ(vacancy cluster)(例えば、結晶起因欠陥(crystal originated particle)ないしはCOPとして知られている)形の如何なる成長欠陥を有しない初期のドナー基板を使用することが必要である。ドナー基板内の欠陥クラスタの存在は、最終のSeOI構造の薄層の厚さより大きいサイズを有する欠陥を生じさせることがある。結果として生じるこれらの“貫通”欠陥は、これらの欠陥の一つを含むSeOI構造の一部分において形成された要素は作動しないので、致命的である。したがって、これらの貫通欠陥の存在は、最終の構造上に作られる要素の品質を制御するパラメーターである。よって、貫通欠陥の存在を最小限にすることが不可欠である。欠陥クラスタのサイズが薄層の厚さに比べて意味がある程に薄層の厚さが薄い場合には、明らかに貫通欠陥の問題は特に重要となることが分かる。

0005

SeOI基板内の貫通欠陥の数を制限するため、従来からしばしば用いられてきた一つの解決手段は、非常に高い結晶学的な品質を有すると共に低密度のCOPを有する初期基板を用いることである。

0006

典型的に、初期基板はCZ引き上げ(CZochralski pulling)のプロセスによって得られたインゴットから切り出すことにより形成される。引き上げの速度及びインゴットの冷却速度の制御は欠陥クラスタタイプの欠陥の量を低減するための手段になる。従って、殆どCOPを有さない初期基板は、非常に特殊な引き上げの条件、特に、非常に遅い引き上げ(very slow pulling)(欠陥数が非常に少ないので、当業者において完全に近い結晶(near perfect crystal)と呼ばれるものを得るための非常に遅い引き上げとして呼ばれる引き上げ法)を用いたCZ法によって得られたインゴットから切り出すことで形成される。

発明が解決しようとする課題

0007

より簡単な及び/又はより速い引き上げプロセスによって得られたインゴットから切り出すことで形成した基板は、比較的に欠陥クラスタをより多く有し、したがって、目標とされる用途の分野(オプティクス、エレクトロニクス、オプトエレクトロニクス等)に課せられる条件に適合しないと思われる。

0008

例えば、“非常に遅い引き上げ”タイプの引き上げ法により0.5mm/min未満の速度で得られた完全に近い結晶から切り出すことで形成された基板は、典型的に0.045個/cm2〜0.075個/cm2(ウェーハ周囲に5mmの排除領域が考慮された表面積660cm2を有する直径300mmのウェーハにおいて、0.1μmより大きなCOPが30個〜50個存在することに等しい)のCOP(0.1μmより大きなもの)の密度を有する。これに対して、標準の引き上げ(standard pulling)により“非常に遅い引き上げ”タイプの引き上げ法の速度の1.2〜1.5倍速い速度で得られた基板は、1.5個/cm2〜4.5個/cm2(直径300mmのウェーハにおいて、0.1μmより大きなCOPが1000個〜3000個存在することに等しい)のCOP(0.1μmより大きなもの)の密度を有する。

0009

引き上げの際のインゴット冷却速度は、結晶学的な品質に影響を及ぼす別途要因であることに注意されたい。確かに、高い冷却速度(“急速冷却”として呼ばれる引き上げ法)は欠陥の密度の増加を伴う。そのため、“急速冷却”タイプの引き上げ法により得られたインゴットから切り出すことで得られた基板も本発明の応用分野において課された条件に適合しない。

0010

高品質の基板(“非常に遅い引き上げ”タイプのCZ引き上げ法による殆どCOPを有しない完全に近い結晶)の製造効率は、より簡単な及び/又はより速い引き上げプロセスを用いた基板の製造効率より著しく低い。従って、“非常に遅い引き上げ”タイプの引き上げ法によるほぼ完全な基板の製造には著しく費用がかかり、そのため典型的にそのコストは標準のCZ引き上げ法によって得られた基板のコストより30%高い。

0011

SOI構造を作るためのプロセスにおける初期基板として、COPの数を減らすために事前熱処理された標準の基板を使用することも提案されてきたことに注意されたい。しかし、事前の熱処理の使用は満足的ではない。この熱処理は、初期基板の表面特性を変化させる(そして、特に表面の粗さを増加させる)。その結果、初期基板を支持基板に結合(bonding)する際に問題(特に、結合品質の劣化)が生じ得る。更に、事前の熱処理は“スリップライン(slip line)”タイプの欠陥又は酸素沈殿物(oxygen precipitates)を発生させることができ、SMARTCUT(登録商標)タイプのプロセスにおいて通常用いられる初期基板の再利用を不可能にすることがある。

0012

半導体構造の欠陥クラスタ特性を改良するために、第1密度の欠陥クラスタを有するドナー基板を備え、ドナー基板から支持基板へ薄層を転写し、転写された薄層をキュアしてクラスタの第1密度を第2密度に低減させる絶縁構造上の半導体を形成する方法を譲受人は米国特許出願公開第2006/0172508号明細書に提案した。

0013

特に、転写された薄層のキュアには構造に対して熱アニールを行うことが含まれる。

0014

米国特許出願公開第2006/0172508号明細書に開示の方法によれば、明らかなように、半導体材料からなる薄層をドナー基板から支持基板に転写することにより作られた基板のコスト、及び特にSeOI基板のコストが削減される。より詳細には、米国特許出願公開第2006/0172508号明細書に開示の方法は、SMARTCUT(登録商標)タイプの転写プロセスにおいて、完全に近い結晶を得るために“非常に遅い引き上げ”タイプの引き上げ法と比べてより費用効果のあるCZ引き上げ法によって得られたインゴットから切り出すことで形成された初期基板の使用を可能とする。同時に、(上述した事前の熱処理の使用に起因する)如何なる結合又は再利用タイプの問題に直面することなく、予想通りの用途に適合する薄層の結晶の質を維持する。

0015

しかし、本願の発明者は、米国特許出願公開第2006/0172508号明細書において、キュアステップ、典型的には熱アニールステップは、所定の限界を有し得ることを示した。

0016

典型的に、欠陥クラスタは、数百オングストローム〜数千オングストロームの範囲内のサイズを有する空孔(cavities)であり、欠陥クラスタの内壁が、薄い酸化シリコン層でコートされている。このコーティングは、キュアステップの熱アニールが有効となり得るまでに溶かされなければならない。

0017

キュアステップの熱アニールは、薄層の厚さにおいて酸素濃度の熱的なバランスに繋がる副作用を有するように思われる。確かに、熱アニールによって酸素、特に絶縁性埋設層内に存在する酸素は薄層へ拡散して欠陥クラスタの内壁に移動する。

0018

薄層を可能なかぎり薄くすることに加えて、薄層の自由面へ向かう酸素、特に埋設層の酸素の拡散は、米国特許出願公開第2006/0172508号明細書に記載の方法による欠陥クラスタの溶解の効果を低減させ得る。

0019

従って、少なくとも、例えば、改良された欠陥特性及びプロセス効率を有するSeOI構造を形成するために、より有効な欠陥クラスタの溶解を有する改良された方法を提供することが有益となる。

課題を解決するための手段

0020

本発明の原理に沿って、絶縁構造上に半導体を形成する方法は、改善された欠陥クラスタ溶解特性、及びその方法から得られる構造を提供する。

0021

本発明に係る半導体を形成する方法は第1密度の欠陥クラスタを有するドナー基板を形成するステップと、絶縁層を形成するステップと、前記ドナー基板から前記絶縁層を上に有する支持基板に薄層を転写するステップと、転写された前記薄層をキュアして前記欠陥クラスタの前記第1密度を第2密度に低減させるステップと、転写される前記薄層に接触する酸素バリア層を絶縁層の一部分として形成するステップを備え、前記キュア中に前記酸素バリア層が前記薄層に向かう酸素の拡散を制限する。

0022

以下は、本発明の態様を制限するものではなく、幾つかの好適な態様のリストを与える。
−前記絶縁層は前記酸素バリア層を含み、転写前に前記酸素バリア層が前記ドナー基板の表面上又は前記支持基板の表面上に形成される。
−前記絶縁層の形成ステップが、前記支持基板と前記酸素バリア層との間に配置される埋設層を形成する工程を更に備え、前記絶縁層が前記埋設層及び前記酸素バリア層を備える。
−前記絶縁層が、前記支持基板の表面上に形成される。
−前記絶縁層が、前記支持基板の表面を熱酸化することで形成される。
−前記絶縁層が、堆積によって前記支持基板の表面上に形成される。
−前記酸素バリア層が、前記支持基板上に形成された前記埋設層上に形成されており、前記薄層が前記ドナー基板から前記酸素バリア層上に転写される。
−前記酸素バリア層が、前記ドナー基板の表面上に形成される。
−前記酸素バリア層が、前記薄層と共に前記支持基板上に転写される。
−前記絶縁層が、前記支持基板の表面上に形成される。
−前記絶縁層が、前記酸素バリア層上に形成される。
−前記酸素バリア及び前記絶縁層が、前記薄層と共に前記支持基板上に転写される。
−前記酸素バリア層が、窒化シリコン層を堆積することで形成される。
−前記堆積が、プラズマ強化化学気相成長により行われる。
−前記キュアが、転写後に得られた前記絶縁構造に対して熱アニールを施すことで行われる。
−前記熱アニールが、非酸素雰囲気の下で行われる。
−前記熱アニールが、純水素純アルゴン、又は水素及びアルゴンの混合物を含む雰囲気で行われる。
−前記熱アニールが、急速加熱処理であるか、又は炉の中で行われる。
−前記熱アニールが、水素及び塩酸を含む雰囲気の下で行われるスムージングアニール(smoothing annealing)である。
−この方法は、前記ドナー基板中にウイークネスゾーンを形成して転写される前記薄層を画成するステップと、前記ドナー基板、前記絶縁層及び前記支持基板を結合させるステップと、前記ウイークネスゾーンで前記ドナー基板を分離するステップと、を更に備える。
−前記ドナー基板が、少なくとも0.75mm/minの速度で引き上げられるインゴットから切り出すことで形成される。
−前記ドナー基板は、0.14μmより大きな欠陥に関して0.01/cm2未満の第1密度を有し、前記キュアステップ後に転写された前記薄層は0.75/cm2以下の第2密度を有する。
−前記ドナー基板は、0.2μmより大きな欠陥に関して1.5/cm2より大きな第1密度を有し、前記キュアステップ後に転写された前記薄層は0.075/cm2以下の第2密度を有する。
−この方法は、前記ドナー基板に電気回路を形成するために前記ドナー基板から更なる薄層を分離するステップを更に備える。

図面の簡単な説明

0023

図1a図1fは、本発明に係る方法の第1の実施形態の各ステップを示す図であり、薄層の転写前に、埋設層を支持基板の表面上に形成し、且つ酸素バリア層をドナー基板の表面上に形成する。
図2a図2fは、本発明に係る方法の第2の実施形態の各ステップを示す図であり、薄層の転写前に、埋設層を前記支持基板の表面上に形成し、且つ酸素バリア層を埋設層上に形成する。
図3a図3fは、本発明に係る方法の第3の実施形態の各ステップを示す図であり、薄層の転写前に、酸素バリア層をドナー基板の表面上に形成し、且つ埋設層を酸素バリア層上に形成する。

実施例

0024

本発明は、絶縁構造上に半導体を形成する方法に関する。幾つかの実施形態において、本発明は、特にSMARTCUT(登録商標)タイプの転写プロセスに関する。主なステップを、以下において言及する。

0025

SMARTCUT(登録商標)転写プロセスにおいて、異なる図を参照して、薄層10が作られる半導体材料のドナー基板1は、核種(species)の注入露出され(矢印6により現れている)、ドナー基板1の厚さ内にウイークネスゾーン60が生成される。その後、注入が行われたドナー基板1の表面は、支持基板2と密接な接触状態に至る。その後、ドナー基板の部分を生成するウイークネスゾーンの高さでドナー基板は分離され、これによりドナー基板が支持基板上に転写され、支持基板上に薄層10が形成される。

0026

SeOI構造を作る際に、絶縁層30が薄層と支持基板との間に挿入される。

0027

本発明の内容は、米国特許出願公開第2006/0172508号明細書に記載の発明の内容に類似する。特に、“非常に遅い引き上げ”タイプのCZ引き上げ法により得された完全に近い結晶のインゴットから切り出すことでドナー基板を形成する必要は必ずしもない。これに対して、一つの有利な実施形態において、ドナー基板は、遅い引き上げにより得られたインゴットから切り出すことで形成された完全に近い結晶内に存在するクラスタの平均サイズより小さい平均サイズを有する欠陥クラスタを形成する引き上げ法により得られた半導体材料のインゴットから切り出すことで形成され得る。

0028

一つの可能な実施形態によれば、本発明に係る製造方法は、ドナー基板の準備のための先行ステップを備える。ドナー基板の準備のための先行ステップは、遅い引き上げにより得られた完全に近い結晶内に存在するクラスタの平均サイズより小さい平均サイズを有する欠陥クラスタを形成する引き上げ法により半導体材料のインゴットを作るための操作と、そのインゴット内のドナー基板を切り出すための操作とを含む。上述した引き上げ法は“非常に遅い引き上げ”タイプの引き上げ法と比べて、さほど高価ではないという利点を有する。例えば、このタイプの引き上げ法は、通常“低欠陥結晶(low defect crystal)”と呼ばれる結晶、又は“標準結晶(standard crystal)”と呼ばれる結晶を得るための速いCZ引き上げ(fast CZ pulling)又は急速冷却(fast cooling)を含む。

0029

1つの有利な実施形態によれば、ドナー基板が得られるインゴットを引き上げする際に、窒素ドーピングが実行され得る。このタイプの窒素ドーピングは、転写薄層からCOPを除去するためのキュアステップ(後述する)を容易にする。確かに、インゴットの窒素ドーピングは、より小さなCOP(明らかに、より大きいな密度を有する)の生成手段となると共に熱処理によってよりキュアされやすくする。好ましくは、インゴットを引き上げる際に実行される窒素ドーピングは、1014〜5×1015窒素原子数/cm3を導くために適している。

0030

1つの好適な実施形態によれば、ドナー基板に関して上述した態様で、特に標準のCZ引き上げ法により形成されたインゴットから切り出すことで、支持基板も準備される。支持基板も窒素ドーピングされるものとすることができる。

0031

CZプロセスにおける半導体材料のインゴットの引き上げ速度及び/又は冷却速度の関数としてのCOPのサイズ及びCOPの密度の変化については、図1及び米国特許出願公開第2006/0172508号明細書の対応する説明が参照され得る。概略的には、遅い引き上げ又は非常に遅い引き上げにより得られたインゴットから切り出された基板は低密度の大きなCOPを有する一方、標準の引き上げ又は速い引き上げにより得られたインゴットから切り出された基板は高密度の小さなCOPを有する。同様に、インゴットの冷却速度の制御はCOPのサイズ及び密度の制御手段となる。従って、インゴットの急速冷却は、欠陥のサイズを低減させるが、欠陥の密度を増加させる。

0032

以下の説明において、完全に近い結晶(例えば、“速い引き上げ”タイプの引き上げ法で得られたもののようなもの)内に存在するクラスタのサイズより小さな平均サイズを有する欠陥クラスタを生成する引き上げ法の一例が用いられる。本発明はこの引き上げ法に限定されず、如何なる引き上げ法をも含むように拡張されるものとすることができる。本発明は意味のある数のCOPを有する基板を生じさせる如何なる引き上げ法に対しても有利であるが、完全に近い結晶の基板を得るための引き上げ法と比べてより経済的であるものとする。

0033

このように、“非常に遅い引き上げ”と比べて非常に経済的である“速い引き上げ”タイプのCZ引き上げ法による支持基板の準備は、高密度の小さなCOPを有する初期基板を提供する。

0034

速い引き上げタイプのCZ法プロセス(非常に遅い引き上げとは異なる)によりドナー基板が作られる場合において、薄層の転写の前にドナー基板に対してCOPのサイズを増加するステップが行われない限り、支持基板上への転写直後に薄層は貫通欠陥を生成しやすいCOPを有しない。速い引き上げによっては、小さなCOP(明らかに高密度を有する)だけをドナー基板が有し、その小さなCOPは恐らく転写された薄層の全体の厚さを貫通しない。しかし、従来SMARTCUT(登録商標)タイプの転写プロセス中に実行された幾つかの操作は、COPのサイズを増加することができ、これに伴って貫通欠陥が形成される。例えば、酸化基礎清浄及び研磨は、COPに対して影響を及ぼし、特にすべての方向でCOPsの壁をエッチングすることでCOPのサイズを増加させる。

0035

したがって、本発明に係るSeOI基板の製造において、貫通欠陥の形成を避けるために、COPのサイズを増加させることができると共に、これに伴い貫通欠陥を生成することになる如何なる工程(酸化、基礎清浄及び研磨のようなもの)も転写の前にドナー基板に対して行われない。

0036

従来、SMARTCUT(登録商標)のプロセスがSeOIタイプの基板の製造に用いられるときは、転写後であって薄層と支持基板との間に挿入される絶縁層を形成するためにドナー基板を核種の注入に露出させる前に、典型的にはドナー基板に対して熱酸化を行う。ドナー基板酸化ステップにおいて、ドナー基板の表面上の材料のみならずCOPの壁上の材料が消費される。その後に、COPのサイズは、生成された酸素の厚さの大きさと同じオーダで増加する。更に、材料の消費に関連して、熱酸化の効果はその後に表面に転写されるCOPの体積統合することである。従って、SeOI基板の従来の実施形態では、転写前におけるドナー基板の熱酸化によってCOPのサイズを増加させることができ、その結果、転写後の貫通欠陥が生じる。一方、既に言及したように、小さなCOPを生成するだけである(又は、より正確には約0.14μmより大きなCOPの密度が0.01個/cm2未満であるもので、これは300mmウェーハにおいて0.14μmより大きなCOPが単に幾つか存在することに等しい)速い引き上げでは、転写前(又は、より一般的には転写前にCOPのサイズを増加することができる如何なる操作の用いる前)にドナー基板に酸化が不足していれば、通常そのCOPは転写直後に貫通欠陥を形成するのに十分ではないことになる。

0037

本発明に係るSeOI基板の製造において、貫通欠陥の形成を避けるために、ドナー基板はCOPのサイズを増加することができる如何なる操作も転写前には受けない。

0038

特に、絶縁層は、上述したように、ドナー基板を熱酸化する従来の方法では形成されない。このように、本発明に係るプロセスは、転写前に、薄層内に存在する欠陥クラスタのサイズを増加させないような方法で行われた絶縁層の形成ステップを含む。

0039

本発明によれば、添付する図を参照して、絶縁層30を形成するステップが行われるSeOI構造を形成する方法であって、絶縁層形成ステップが転写された薄層10に接触する酸素バリア層4を形成する工程を備える方法が提案される。

0040

以下に開示される第1、第2及び第3の実施形態によれば、絶縁層30を形成するステップは、絶縁層30が埋設層3及び酸素バリア層4の両方を備えるように、支持基板2と酸素バリア層4との間に配置される埋設層3を形成する工程を更に備える。

0041

別の実施形態によれば、絶縁層30は酸素バリア層4を含み、酸素バリア層が転写前にドナー基板の表面上又は支持基板の表面上に形成される。

0042

図1a〜図1f及び図2a図2fにおいて示されるように、第1及び第2の可能な実施形態によれば、埋設層3は支持基板2上に形成される。

0043

埋設層3は、例えば、支持基板(ドナー基板より)を熱酸化することで形成されるものとすることができる。

0044

埋設層3は、ドナー基板上に堆積によって形成されるものとすることもできる。例えば、このタイプの堆積は、減圧化学気相成長(low pressure chemical vapor deposition:LPCVD)技術、例えばシラン及び酸素を含む雰囲気の下で高温において(high temperature oxide:HTO)又はテトラエトキシシラン(TEOS:Si(OC2H5)4)の前駆物質を含む雰囲気で且つ低温において、行われるものとすることができる。

0045

支持基板上に堆積された埋設層3は、酸化層(SiO2のようなもの)に限定されず、如何なるのタイプの絶縁層、例えばダイヤモンド又は窒化シリコン層(Si3N4層のようなもの)のようなSeOI製造分野において従来用いられる層にまで拡張される。

0046

図3a図3fに示されるように、第3の好適な実施形態によれば、埋設層3はドナー基板1の側上に形成され得る。しかし、この場合には、埋設層3は支持基板の表面の直上に形成されない。確かに、酸素バリア層4がドナー基板の表面上に形成され、酸素バリア層4が埋設層3及びドナー基板1の間に配置される(図3d参照)。

0047

第3の実施形態において、埋設層3は酸素バリア層4上に例えば堆積によって形成される。例えは国際公開第2006/029651号パンフレットにおいて開示されているように、堆積は、テトラエトキシシランの前駆物質を含む雰囲気の下で、LPCVDを用いて行われるものとすることができる。

0048

第1及び第2の実施形態と同様に、第3の実施形態に係る酸素バリア層4上に堆積された埋設層3は、酸化層(SiO2のようなもの)に限定されず、如何なるタイプの絶縁層、例えばダイヤモンド又は窒化シリコン層(Si3N4層のようなもの)のようなSeOI製造分野において従来用いられる層にまで拡張される。

0049

本発明の第1、第2及び第3の実施形態に係る製造方法は、酸素バリア層4を形成する工程を更に備える。酸素バリア層4は、転写後に得られるSeOI構造20において、埋設層3と転写された薄層10との間に配置される。この酸素バリア層4は、より正確に言えば、酸素層バリア4が酸素拡散に対する“バリア”を形成するように選択された、低い酸素拡散率を有する材料で作られる。

0050

第1及び第3の実施形態において、酸素バリア層4はドナー基板1の表面上に形成される(図1d及び3dそれぞれを参照)。

0051

第2の実施形態において、酸素バリア層4は、支持基板2上に形成された埋設層3の表面上に形成される(図2cを参照)。

0052

酸素バリア層4は、例えば堆積(ドナー基板1上、又は支持基板2上に形成される埋設層3上への堆積)により形成され、この堆積はLPCVDにより実行され得る。

0053

酸素バリア層4は、低い酸素拡散率で公知の材料、Si3N4層のような窒化シリコン層(SixNy層)であることが好適である。

0054

別途の実施形態において、絶縁層30が酸素バリア層4を含むことに関しては既に検討された。この実施形態は酸素バリア層4及び埋設層3が互いに同じ材料(例えば窒化シリコン)で作られた場合に関する第2及び第3の実施形態の変形例としてみることもできると記されている。

0055

特に、本変形例において、酸素バリア層4及び埋設層3が単一層(絶縁層30)を形成するように、支持基板上(第2の実施形態)又はドナー基板上に(第3の実施形態)例えば窒化シリコンのLPCVD堆積で、酸素バリア層4を形成する工程及び埋設層3を形成する工程が同時に行われるものとすることができる。

0056

本発明の好適な実施形態に係るSMARTCUT(登録商標)タイプの転写プロセスの一般的な説明に戻る。ドナー基板は、その厚さ内にウイークネスゾーン60を生成するのに適した核種の注入に露出される(図1d、2d、及び3dにおいて矢印6で表わされている)。

0057

ドナー基板1の上面上に形成された酸素バリア層4上に埋設層3が形成される第3の実施形態において、核種の注入はスタック{埋設層+酸素バリア層}(図3dを参照)を通り抜けて行われるものとすることができる。この場合において、埋設層3は、注入が行われるドナー基板の表面を保護する保護層として機能するものとすることができる。

0058

一つの好適な実施形態によれば、埋設層は、保護層として機能するように、注入前にドナー基板上に堆積される。埋設層は、注入後にドナー基板と支持基板とが接触するに至る前に除去される。

0059

第3の実施形態において、酸素バリア層4を通り抜けて注入が実行されることもでき、埋設層3は注入後に酸素バリア層4上に形成される。

0060

上述した本発明の好適な実施形態の変形例として、他の注入技術(いくつかの核種の共注入、プラズマによる注入)及び/又は他の薄層転写技術が用いられてもよい。

0061

更に、大きなCOP(典型的に約0.14μmより大きい)の準欠如(quasi−absence)は、慣例上に転写可能なもの(ドナー基板が大きな欠陥を有するとき)より薄い無欠陥層を転写する手段を提供する。薄層における貫通欠陥の存在は、ドナー基板中のCOPのサイズに直接的に関連する。

0062

従って、本発明において、注入パラメーター転写層が約0.15μm以上の厚さを有するように調節されるとすることができる。

0063

本発明の好適な実施形態の説明に戻る。ドナー基板及び支持基板はその後に密接に接触するにこととなり、その後にドナー基板はウイークネスゾーン60の高さで分離される。このように、支持基板上にドナー基板の一部分が転写され、支持基板2上に薄層10が形成される(図1f図2f及び図3fを参照)。支持基板2は、支持基板と転写された薄層10との間に配置された絶縁層30、及び転写された薄層10と接触する酸素バリア層4を有する

0064

結合は、接触するに至る基板の一面又は両面に対してプラズマ活性処理を実行することで促進され得る。これはウイークネスゾーン60が共注入により得られた場合に特に有利である。共注入は、場合によっては結合ステップをより敏感にさせ得る。

0065

結合エネルギーを強化するために、ドナー基板の表面及び支持基板の表面が密接に接触するに至る前に、ドナー基板及び支持基板の各接触表面を洗浄するための処理が行われるとすることができる。しかし、本発明において、そのような洗浄処理は処理された表面の低減されたエッチングを提供するためだけであり、よってCOPに対して限られた影響だけを有する(特に、図2dの覆いがいないドナー基板を洗浄するとき)。洗浄は、RCAウェット洗浄タイプの化学表面処理により行われるものとすることができる。このRCA処理の活動性(aggression)は、例えば、ケミカルバスの温度、露出時間、又は製品濃度をモニターすることで、僅かな量だけのエッチングが行われるように制御されるものとすることができる。特に、洗浄処理された表面のエッチング速度が制限されている(一分当り数オングストローム)ことをモニターすることは価値があり、この観点において、僅かな量のエッチングを生じさせるだけのために洗浄処理は適合され得る。

0066

支持基板及びドナー基板の洗浄及び結合に関しては、 “electrochemical society proceeding”のVol.2001−3にO.Rayssacらによって発表された、“SOIからSOIMへの技術;特定の半導体プロセスへの応用”という題が付いている論文を参照として挙げることができる。この論文には、(SiO2/Si3N4)、(Si3N4/Si3N4)、(Si3N4/Si)及び(Si/SiO2)表面を接触させることで結合された構造が開示されている。

0067

適切な結合を可能とするために、表面準備ステップとして化学機械的なステップが窒化シリコン層へ適用され得る。

0068

米国特許出願公開第2006/0172508号明細書の方法と同様に、本発明に係る製造方法は、転写後に転写された薄層10内に存在する欠陥クラスタ(ないしはCOP)をキュアするためのステップを更に備える。キュアステップは、転写直後において行われることが好適であり、状況によってはCOP(例えば、薄層の犠牲酸化のようなもの)のサイズを増加させ得る如何なる操作前に行われることが好適である。

0069

可能な一つの実施形態によれば、キュアステップは、転写後に得られた構造に熱処理を施すことにより行われる。このキュアステップは、ドナー基板から小さなCOPの支持基板へ転写された薄層をキュアすることができる。

0070

5μmまでの厚さを有する層内に存在するCOPは、例えば非酸化雰囲気の下で、アニールによりキュアされるものとすることができる。その層の体積内に存在する侵入型(interstitial)の原子高移動度性は、その後に除去されるCOPで結晶の再構成を可能とする。例えば、分離後に得られた構造の非酸化雰囲気の下でのアニールは、転写後に得られた構造が個別的に熱処理される高温RTP(repid thermal process:急速加熱処理)アニール、又は異なる構造がバッチにおいて処理されると共に炉の中で実行される熱アニールとすることができる。

0071

急速加熱処理のアニールは、純水素、純アルゴン又は水素/アルゴン混合物を含む雰囲気の下で行われるRTA(rapid treatment annealing)タイプとすることができる。アニール温度は典型的に1050℃〜1250℃の範囲内であり、アニール時間は典型的に60秒未満である。炉中でのアニールは、900℃〜1200℃の範囲内の温度で、数時間にわたり、純水素、純アルゴン、又は水素/アルゴンの混合物の雰囲気の下で行われるものとすることができる。

0072

更なる熱アニールの別度の実施例は、例えば公表された米国特許出願公開第2002/090818号明細書に開示されているもののように、水素及び塩酸を含む雰囲気の下で行われるスムージングアニールである。

0073

このタイプのスムージングアニールは、RTAタイプの急速アニール(fast annelaing)、又はエピタキシャル装置タイプ(数秒〜数分の範囲内の継続時間)とすることができ、分離後に得られた構造はその後に個別的に処理され得る。スムージングアニールは炉中において(数時間のオーダで)行われるものとすることができ、異なる構造は異なるバッチにおいて処理され得る。

0074

熱アニールによるこのキュアのサーマルバジェット(thermal budget)(すなわち、特にアニール期間及び温度)は、選択されたアニールタイプ、COPのサイズ(上記において示されているように、特に、引き上げの速度及び冷却速度に依存する)、薄層の厚さ及び窒素がドープされたか否かの関数として適合される。キュアアニーリングはCOPをより小さくするときに更に有効であることに注目されたい。

0075

これらのアニール操作は、薄層の表面におけるスムージング効果(滑らかな非酸化表面上の結晶の再構成による)を有することに注意されたい。

0076

従って、この熱アニールステップによれば、薄層内のCOPの密度は低減される。

0077

更に、転写後に得られた構造20において、アニールによるキュアステップが終了される際に、酸素の拡散、特に埋設層3(例えば、酸化シリコン等で作られた場合)から薄層10に向かう酸素の拡散は酸素バリア層4によって制限される。

0078

従って、埋設層からの酸素は転写された薄層10内のCOP(及び、特にCOPの内壁)に達しないことも可能であり、従ってキュアステップのCOP溶解効率が向上される。

0079

絶縁層30が酸素バリア層4からなる実施形態においては、酸素が薄層10に向って移動する埋設層が存在しないので、COP溶解効率がさらに向上されことも記されている。

0080

更に、酸素バリア層4は、酸素バリア層4が薄層10及び/又は埋設層3(存在する場合)及び/又は支持基板2のエッチング特性と異なるエッチング特性を有することができる点において有利であることも分かる。従って、選択的なエッチング操作を実行されることができ、例えば薄層10等をエッチングすることなく酸素バリア層4の材料をエッチングすることができる。そのような選択的なエッチング動作は、FinFetデバイスのようなデバイス形成において有用となり得る。

0081

一旦処理されると、SOIウェーハ20を最終基板に結合することによって、酸素バリア層は最終基板上に転写される。確かに、その後、初期支持ウェーハ2は機械的に研磨され及び/又は化学的にエッチングされ、除去されることができる。この場合において、酸素バリア層は、絶縁層に結合された有効なエッチングストップ層として機能するので有効となり得る。

0082

SMARTCUT(登録商標)タイプの転写プロセスの認められた利点の一つは、ドナー基板の再利用の可能性である。ドナー基板の再利用は、新たな能動層(active layer)が形成されて転写される新たなドナー基板を形成するため、又は新たな支持基板を作るためである。この発明において、支持基板上への薄層の転写後に、基板の再利用を可能とする(すなわち、転写プロセスにおいて基板を再利用する)ように適合されたドナー基板の処理ステップが製造方法に含まれるとすることができる。

0083

この処理ステップは、米国特許出願公開第2006/0172508号明細書に説明されているものに類似する。以下、一般的に、どのように実行されるかについて説明する。

0084

第1の実施形態によれば、処理ステップはドナー基板内に存在する欠陥クラスタのサイズを増加することができる操作を経ることなく実行され、ドナー基板がドナー基板として再度用いられることができるように、ドナー基板の再利用を可能とするのに適合される。例えば、この処理ステップは、適合された研磨操作(CMP)及び/又は洗浄操作を含むことができ、COPへの制限された影響を有する方法で行われ、欠陥クラスタのサイズを増加させない。

0085

第2の実施形態によれば、この処理ステップは、絶縁体性の基板上に新たな半導体を製造する際に支持基板としてドナー基板が用いられることができるように、ドナー基板の再利用を可能とするのに適合される。この場合には、処理ステップは分子結合互角表面条件(典型的に,5オングストロームの平均二乗偏差(RMS)より小さな表面の粗さが要求される)を回復するようにデザインされる。再利用処理ステップの際に、再利用される基板の厚さのうち除去される材料の量は10μm未満に制限されなければならず、最終的なSeOIウェーハ(再利用後)の厚さが課された厚さの範囲(典型的には775μmのウェーハに対して±10μm)以内に残存する。第2の実施形態においては、再利用処理中に行われ得る操作の選択に関してより大きな自由度が提供される。支持基板内のCOPのサイズ及び密度は、最終のSeOI基板の品質への制限された影響を有するだけである。従って、最初の基板内のCOPの密度と同等の又はより大きなCOPの密度を有する基板を用いることができる(例えば、1.5個/cm2又は3個/cm2より大きく、それぞれは300mmウェーハにおいて、1000個以上又は2000個以上のCOPが存在することと同等である)。

0086

明らかなように、本発明は、説明及び開示された実施形態に限定されることなく、当業者によって変更又は修正され得る。

0087

特に、SOI基板を作るために、ドナー基板はシリコンインゴットから切り出されることで明らかに形成される。

0088

更に、本発明はCZ引き上げ法のプロセスに制限されず、インゴット引き上げの如何なるタイプのプロセスも用いられ得る。

0089

本発明は、所定のウェーハ直径に制限されず、すべてのウェーハ直径において適用されるものとする。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 信越半導体株式会社の「 半導体デバイスの形成方法」が 公開されました。( 2020/09/24)

    【課題】 利便性の良い、イオン注入欠陥の残留を防止する半導体デバイスの形成方法を提供することを目的とする。【解決手段】 本発明は、上記目的を達成するためになされたものであり、半導体デバイスの形成方... 詳細

  • 国立大学法人名古屋大学の「 窒化物半導体装置の製造方法」が 公開されました。( 2020/09/24)

    【課題】窒化物半導体においてp型領域を形成するための技術を提供する。【解決手段】窒化物半導体装置の製造方法は、窒化物半導体基板の一部にn型不純物を第1濃度で含んだn型領域を形成する工程を備える。窒化物... 詳細

  • 国立大学法人名古屋大学の「 窒化物半導体装置の製造方法」が 公開されました。( 2020/09/24)

    【課題】窒化物半導体においてp型領域を形成するための技術を提供する。【解決手段】窒化物半導体装置の製造方法は、窒化物半導体基板の表面近傍にp型不純物を配置する不純物配置工程を備える。窒化物半導体基板を... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ