図面 (/)

技術 信号処理システム、信号処理モジュール、及びこれらの動作方法

出願人 富士通株式会社
発明者 滝口和幸
出願日 2009年6月15日 (10年9ヶ月経過) 出願番号 2009-142221
公開日 2010年12月24日 (9年2ヶ月経過) 公開番号 2010-287159
状態 拒絶査定
技術分野 演算装置一般 マイクロコンピュータ 並列プロセッサ
主要キーワード 再構成指示 制御処理モジュール 演算ユニット間 構成情報管理テーブル 格納アドレス情報 各構成情報 コンフィグレーションデータ 処理実施
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2010年12月24日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (12)

課題

解決手段

信号処理システムは、信号処理の対象となる対象データに対して、処理内容を識別する処理内容識別情報付加情報として付加して送信する制御手段と、送信されたデータに付加された処理内容識別情報を判別し、判別した処理内容識別情報に対応する信号処理回路構成情報に基づいて信号処理回路を再構成し、再構成された信号処理回路によって送信データに含まれる対象データの処理を行う信号処理手段と、を備えることにより、上記課題の解決を図る。

概要

背景

画像処理信号処理は、大量のデータを高速かつリアルタイムで行う必要がある。信号処理の特徴である単純な処理を繰り返し行なう場合、汎用CPUでは処理の効率が悪い。そのため、FPGA(Field Programmable Gate Array)またはASIC(Application Specific IntegratedCircuit)を用いた専用ハードウェアにより処理が行なわれている。

図1は、従来の信号処理システム101の処理の流れを示す。図2は、従来の信号処理システム1の処理フローを示す。図1は、信号処理モジュール103としてDRP(Dynamic Reconfigurable Processor)を用いた場合の例である。

まず、CPU(Central Processing Unit)モジュール102は、データバス105を介して、信号処理回路再構成を行うことができる信号処理モジュール103に対して、信号処理回路の再構成を指示する(S101)。例えば、CPUモジュール102は、信号処理モジュール103に対して、構成情報C1を用いて信号処理回路の再構成を実施するように指示する。

信号処理モジュール103は、CPUモジュール102からの再構成指示を受信すると、信号処理デバイス104は、その再構成指示に対応する構成情報を用いて、回路の再構成を実施する(S102)。回路の再構成が完了すると、信号処理モジュール103は、CPUモジュール102に対して、再構成が完了した旨を通知する(S103)。

信号処理デバイスの回路構成の変更の対象となる全ての信号処理モジュール103の回路の再構成が完了するまで、S101〜S103が繰り返される(S104)。
それらの全ての信号処理モジュール103の回路の再構成が完了すると、CPUモジュール102は信号処理モジュール103に処理データ111を送信する(S105)。

信号処理モジュール103は、CPUモジュール102からの処理データを受信すると、その処理データ111について処理を実行する(S106)。処理完了後、信号処理モジュール103は、CPUモジュール102に処理結果112を送信する(S107)。

このように、DRPやFPGA等の信号処理デバイスは、内部に保持した回路情報コンフィグレーションデータ)を用いて信号処理回路を再構成することにより複数の機能を実現することができる。

概要

信号処理モジュールの処理内容の変更の際の、CPUモジュールと信号処理モジュール間手続きを簡素化した信号処理システムを提供する。信号処理システムは、信号処理の対象となる対象データに対して、処理内容を識別する処理内容識別情報付加情報として付加して送信する制御手段と、送信されたデータに付加された処理内容識別情報を判別し、判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、再構成された信号処理回路によって送信データに含まれる対象データの処理を行う信号処理手段と、を備えることにより、上記課題の解決をる。

目的

本発明では、信号処理モジュールの処理内容の変更におけるCPUモジュールと信号処理モジュール間の手続きを簡素化した信号処理システムを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

信号処理の対象となる対象データに対して、処理内容識別する処理内容識別情報付加情報として付加して送信する制御手段と、前記送信されたデータに付加された前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路構成情報に基づいて信号処理回路を再構成し、該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行う信号処理手段と、を備えることを特徴とする信号処理システム

請求項2

前記制御手段は、複数の前記処理内容識別情報を付加情報として前記対象データに付加し、前記信号処理手段は、前記付加情報に含まれる前記処理内容識別情報を順次判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、次に判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理することを特徴とする請求項1に記載の信号処理システム。

請求項3

前記制御手段は、前記処理内容識別情報と、該処理内容識別情報に対応する構成情報に基づいて再構成される信号処理回路による処理後の対象データの格納先アドレスを表す処理結果格納アドレスとを対にして前記付加情報とし、前記信号処理手段は、前記付加情報に含まれる前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、該処理内容識別情報と対となる処理結果格納アドレスへ送信することを特徴とする請求項1に記載の信号処理システム。

請求項4

制御処理モジュールを含む信号処理システムにおいて用いられる信号処理モジュールであって、信号処理の対象となる対象データに対して処理内容を識別する処理内容識別情報を付加情報として付加して送信されたデータを取得する取得手段と、前記取得したデータに付加された前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行う信号処理手段と、を備えることを特徴とする信号処理モジュール。

請求項5

前記信号処理手段は、前記付加情報に含まれる複数の処理内容識別情報を順次判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、次に判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理することを特徴とする請求項4に記載の信号処理モジュール。

請求項6

前記付加情報は、前記処理内容識別情報と、該処理内容識別情報に対応する構成情報に基づいて再構成される信号処理回路による処理後の対象データの格納先のアドレスを表す処理結果格納アドレスとを対になるようにして構成されており、前記信号処理手段は、前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、該処理内容識別情報の対となる処理結果格納アドレスへ送信することを特徴とする請求項4に記載の信号処理モジュール。

請求項7

制御モジュールにより、信号処理の対象となる対象データに対して処理内容を識別する処理内容識別情報を付加情報として付加して送信し、信号処理モジュールにより、前記送信されたデータに付加された前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行うことを特徴とする信号処理システムの動作方法

請求項8

制御処理モジュールを含む信号処理システムにおいて用いられる信号処理モジュールの動作方法であって、信号処理の対象となる対象データに対して処理内容を識別する処理内容識別情報を付加情報として付加して送信されたデータを取得し、前記取得したデータに付加された前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行うことを特徴とする信号処理モジュールの動作方法。

技術分野

0001

本発明は、制御装置及び再構成可能な信号処理装置により信号処理を行なう信号処理システムに関する。

背景技術

0002

画像処理や信号処理は、大量のデータを高速かつリアルタイムで行う必要がある。信号処理の特徴である単純な処理を繰り返し行なう場合、汎用CPUでは処理の効率が悪い。そのため、FPGA(Field Programmable Gate Array)またはASIC(Application Specific IntegratedCircuit)を用いた専用ハードウェアにより処理が行なわれている。

0003

図1は、従来の信号処理システム101の処理の流れを示す。図2は、従来の信号処理システム1の処理フローを示す。図1は、信号処理モジュール103としてDRP(Dynamic Reconfigurable Processor)を用いた場合の例である。

0004

まず、CPU(Central Processing Unit)モジュール102は、データバス105を介して、信号処理回路の再構成を行うことができる信号処理モジュール103に対して、信号処理回路の再構成を指示する(S101)。例えば、CPUモジュール102は、信号処理モジュール103に対して、構成情報C1を用いて信号処理回路の再構成を実施するように指示する。

0005

信号処理モジュール103は、CPUモジュール102からの再構成指示を受信すると、信号処理デバイス104は、その再構成指示に対応する構成情報を用いて、回路の再構成を実施する(S102)。回路の再構成が完了すると、信号処理モジュール103は、CPUモジュール102に対して、再構成が完了した旨を通知する(S103)。

0006

信号処理デバイスの回路構成の変更の対象となる全ての信号処理モジュール103の回路の再構成が完了するまで、S101〜S103が繰り返される(S104)。
それらの全ての信号処理モジュール103の回路の再構成が完了すると、CPUモジュール102は信号処理モジュール103に処理データ111を送信する(S105)。

0007

信号処理モジュール103は、CPUモジュール102からの処理データを受信すると、その処理データ111について処理を実行する(S106)。処理完了後、信号処理モジュール103は、CPUモジュール102に処理結果112を送信する(S107)。

0008

このように、DRPやFPGA等の信号処理デバイスは、内部に保持した回路情報コンフィグレーションデータ)を用いて信号処理回路を再構成することにより複数の機能を実現することができる。

先行技術

0009

特開平11−83559号公報
特開2001−7883号公報
特開2006−18539号公報
特開2008−90360号公報

発明が解決しようとする課題

0010

しかしながら、専用のハードウェアにより複数の機能を実現する場合、より多くのハードウェアリソースが必要となり、装置の大型化や消費電力の増大につながっていた。また、機能の追加や変更を容易に行なうことはできないといった問題が生じていた。

0011

また、図1及び図2で説明したように、信号処理モジュールの処理内容を変更する場合、CPUモジュールが信号処理モジュールに対して事前に回路の再構成についての指示を行ない、信号処理モジュール内の信号処理デバイス内部の信号処理回路の再構成が完了した後に処理を再開する必要がある。そのため、複数の信号処理デバイスにより同時に信号処理を行なう場合には、複数の信号処理モジュールへの再構成指示、信号処理モジュールからの再構成完了通知の確認等、CPUモジュールが複数の信号処理モジュールを別途管理する必要があった。そのため、信号処理回路の再構成時の制御が複雑になっていた(例えば、特許文献1)。

0012

上記課題に鑑み、本発明では、信号処理モジュールの処理内容の変更におけるCPUモジュールと信号処理モジュール間手続きを簡素化した信号処理システムを提供する。

課題を解決するための手段

0013

信号処理システムは、信号処理の対象となる対象データに対して、処理内容を識別する処理内容識別情報付加情報として付加して送信する制御手段と、前記送信されたデータに付加された前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行う信号処理手段と、を備えることを特徴とする。

0014

制御処理モジュールを含む信号処理システムにおいて用いられる信号処理モジュールは、信号処理の対象となる対象データに対して処理内容を識別する処理内容識別情報を付加情報として付加して送信されたデータを取得する取得手段と、前記取得したデータに付加された前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行う信号処理手段と、を備えることを特徴とする。

0015

信号処理システムの動作方法では、制御モジュールにより、信号処理の対象となる対象データに対して処理内容を識別する処理内容識別情報を付加情報として付加して送信し、信号処理モジュールにより、前記送信されたデータに付加された前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行うことを特徴とする。

0016

制御処理モジュールを含む信号処理システムにおいて用いられる信号処理モジュールの動作方法では、信号処理の対象となる対象データに対して処理内容を識別する処理内容識別情報を付加情報として付加して送信されたデータを取得し、前記取得したデータに付加された前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行うことを特徴とする。

発明の効果

0017

開示の信号処理システムによれば、信号処理モジュールの処理内容の変更の際の、CPUモジュールと信号処理モジュール間の手続きを簡素化することができる。

図面の簡単な説明

0018

従来の信号処理システム101の処理の流れを示す。
従来の信号処理システム1の処理フロー図を示す。
第1の実施形態における信号処理システム1の構成の一例を示す。
第1の実施形態における複数の処理に対して必要となる構成情報の対応を示す構成情報管理テーブル10の例である。
第1の実施形態におけるCPUモジュール2から信号処理モジュール3へ送信される処理データ(送信データ20)の構造を示す。
第1の実施形態における信号処理システム1の処理の流れを示す。
第1の実施形態における信号処理システム1の動作フローを示す。
第1の実施形態における信号処理モジュール3の内部構成を示す。
第2の実施形態における信号処理システム51の構成の一例を示す。
第3の実施形態におけるCPUモジュール2から信号処理モジュール3へ、又はある信号処理モジュール3から他の信号処理モジュールへ送信される処理データ(送信データ60)の構造を示す。
第3の実施形態における信号処理システム1の動作フローを示す。

実施例

0019

<第1の実施形態>
図3は、本実施形態における信号処理システム1の構成の一例を示す。信号処理システム1において、CPUモジュール2と信号処理モジュール3(3−1〜3−n)は、データバス(例えばPCIバス等)5によって接続されている。なお、m,n,oは、任意の整数である。

0020

図3において、CPUモジュール2は、処理データ11(11−1〜11−m)を有する。信号処理モジュール3−1〜3−nは、構成情報C1〜Coの構成情報を有する。構成情報は、論理回路の回路情報(コンフィグレーションデータ)である。このような内部の回路情報を用いて回路を再構成することにより、信号処理モジュール3は複数の機能を実現することができる。

0021

処理データ11(11−1〜11−m)は、データバス5を経由してCPUモジュール2から信号処理モジュール3に転送される。信号処理モジュール3は、その送信された処理データ11について処理を実行する。その処理結果は、信号処理モジュール3からCPUモジュール2に転送される。

0022

信号処理モジュール3は、信号処理を行なうための信号処理デバイス(例えば、DRP)4(4−1〜4−n)と、信号処理を行うための複数の構成情報C(C1〜Co)を有する。

0023

図4は、本実施形態における、信号処理モジュールに行わせる処理と、各処理に対して必要となる構成情報との対応関係を示す構成情報管理テーブル10の例である。構成情報管理テーブル10は、CPUモジュール2内のメモリに格納されている。構成情報管理テーブル10において、処理内容識別情報1,2,3には、各構成情報を識別する情報、すなわち処理内容識別情報が設定される。

0024

図4の場合には、処理P1を実行する場合には、例えば、構成情報C1,C2が必要であるとする。また、処理P2を実行する場合には、例えば、構成情報C3,C4,C5が必要であるとする。処理P3を実行する場合には、例えば、構成情報C6が必要であるとする。

0025

この場合、図4に示すように、処理P1について、処理内容識別情報1には構成情報C1に対応する処理内容識別情報ID−C1が予め設定されている。処理内容識別情報2には構成情報C2に対応する処理内容識別情報ID−C2が予め設定されている。処理内容識別情報数には処理P1における処理内容識別情報の数「2」が予め設定されている。

0026

処理P2について、処理内容識別情報1には構成情報C3に対応する処理内容識別情報ID−C3が予め設定されている。処理内容識別情報2には構成情報C4に対応する処理内容識別情報ID−C4が予め設定されている。処理内容識別情報3には構成情報C5に対応する処理内容識別情報ID−C5が予め設定されている。処理内容識別情報数には処理P2における処理内容識別情報の数「3」が予め設定されている。

0027

処理P3について、処理内容識別情報1には構成情報C6に対応する処理内容識別情報ID−C6が予め設定されている。処理内容識別情報数には処理P3における処理内容識別情報の数「1」が予め設定されている。

0028

図5は、本実施形態におけるCPUモジュール2から信号処理モジュール3へ送信される処理データ(送信データ20)の構造を示す。送信データ20は、ヘッダ情報21と、処理データ11とから構成される。ヘッダ情報21は、処理内容識別情報数22、処理内容識別情報1〜n(23)、処理結果格納アドレス24、送信先アドレス(不図示)を含む。

0029

処理内容識別情報数22は、ヘッダ情報21に設定された処理内容識別情報23の数が設定される。処理内容識別情報23は、構成情報管理テーブル10から読み出された処理内容識別情報である。処理結果格納アドレス24には、信号処理モジュール3により処理されて出力された処理結果の格納先アドレス(例えば、CPUモジュール2のメモリ上のアドレス)が格納される。

0030

図6は、本実施形態における信号処理システム1の処理の流れを示す。図7は、本実施形態における信号処理システム1の動作フローを示す。
CPUモジュール2内のメモリは、処理データ11、処理結果データ12、及び構成情報管理テーブル10を記憶する領域を有する1つ以上のメモリを有している。このメモリには、予め処理データ11と構成情報管理テーブル10が格納されている。

0031

信号処理モジュール3は、回路を再構成する部分である信号処理デバイス4、複数のメモリ等で構成される。信号処理デバイス4は、複数の演算ユニットと、それらの演算ユニットの配線部分、及び回路構成の制御を行う再構成制御回路等を含む。それらのメモリには、回路の再構成のための演算ユニット間配線情報(構成情報)C1,C2,・・・,Cnが格納されている。

0032

まず、CPUモジュール2は、処理実施中でない信号処理モジュール3を検索する(S1)。処理実施中でない信号処理モジュール3が検索されると、CPUモジュール2は構成情報管理テーブル10から、実施したい処理に必要となる信号処理回路の構成情報Cに対応する処理内容識別情報数、処理内容識別情報を取得する(S2)。例えば、図4において、処理P1を実施する場合、CPUモジュール2は、構成情報管理テーブル10から、処理内容識別情報数「2」、及び処理内容識別情報「ID−C1」,「ID−C2」を取得する。

0033

CPUモジュール2は、図5で説明したように、処理データ11に対して、構成情報管理テーブル10から取得した情報(処理内容識別情報、処理内容識別情報数)と、処理結果が格納されるアドレス情報をヘッダ情報21として付加する(S3)。例えば、CPUモジュール2は、処理内容識別情報数22として「2」、処理内容識別情報23として「ID−C1」,「ID−C2」、処理結果格納アドレス24としてCPUモジュール2内のメモリの所定のアドレスが設定されたヘッダ情報21を生成する。そして、CPUモジュール2はこの生成したヘッダ情報21を処理データ11に付加する。

0034

CPUモジュール2は、データバス5を介して、S1で検索した信号処理モジュール3に対して、そのヘッダ情報21を付加した処理データ11を送信データ20として、送信する(S4)。

0035

なお、S1において処理実施中でない信号処理モジュール3が複数検索された場合、CPUモジュール2は予め定めた順番に従って、それぞれの信号処理モジュール3に対してS2−S4を行って送信データ20を送信する。

0036

信号処理モジュール3は、その送信データ20を受信し、ヘッダ情報21を読み込む(S5)。そのヘッダ情報21に基づいて、信号処理モジュール3は、処理内容識別情報を判別する。信号処理モジュール3は、自身の有するメモリから、その判別した処理内容識別情報に対応する構成情報Cを読み出す。

0037

例えば、信号処理モジュール3は、ヘッダ情報21の先頭側から順に処理内容識別情報を読み出し、最初の処理内容識別情報「ID−C1」を判別する。それから、信号処理モジュール3は、信号処理モジュール3内のメモリから処理内容識別情報「ID−C1」に対応する構成情報C1を読み出す。

0038

信号処理モジュール3は、その読み出した構成情報Cに基づいて信号処理デバイス4の回路の再構成を実行する(S6)。上記の例の場合、信号処理モジュール3は、構成情報C1を用いて、信号処理デバイス4内の演算ユニット間の配線状態を変更し、信号処理デバイス4の回路を再構成する。

0039

再構成処理の終了後、信号処理モジュール3は、送信データ20から処理データ11を取り出し、再構成後の信号処理デバイス4を用いて、その処理データ11を入力データとして処理を実行する(S7)。

0040

ヘッダ情報21内の各処理内容識別情報に対応する構成情報の全てについて、S6〜S7の処理を行う(S8)。例えば、上記の例の場合、信号処理モジュール3は、構成情報C1を用いて再構成された信号処理デバイス4によって、処理データ11について処理を行ない、その処理後の処理データ11−C1を出力する。その後、信号処理モジュール3は、処理内容識別情報「ID−C2」に対応する構成情報C2を用いて再構成された信号処理デバイス4によって、処理データ11−C1について処理を行ない、その処理後の処理データ11−C2を処理結果データとして出力する。

0041

ヘッダ情報内の各処理内容識別情報に対応する構成情報の全てについての処理の終了後、信号処理モジュール3は、ヘッダ情報21の処理結果格納アドレス24に処理結果データ12を、データバス5を介して、CPUモジュール2へ送信する(S9)。CPUモジュール2は、その処理結果データを受信して、その処理結果データ12を処理結果格納アドレスで特定されるメモリ上の所定の領域に格納する。

0042

図8は、本実施形態における信号処理モジュール3の内部構成の一例を示す。信号処理モジュール3は、メモリ31、入力データ転送制御回路34、信号処理デバイス4、出力データ転送制御回路35を含む。

0043

メモリ31には、構成情報格納領域32と処理データ格納領域33がある。構成情報格納領域32には、前記処理内容識別情報と、該処理内容識別情報に対応する信号処理回路を再構成するための構成情報C(C1〜Cm)が格納されている。処理データ格納領域33には、CPUモジュール2から送信された送信データ20をヘッダ情報21−1〜21−nと、処理データ11−1〜11−nとに分割した状態で格納することができる。

0044

入力データ転送制御回路34は、データバス5から入力された送信データ20を信号処理デバイス4へ転送する。
信号処理デバイス4は、送信データ20の処理内容識別情報に対応する構成情報を用いて、信号処理デバイス4内の回路の再構成を行う。それから、信号処理デバイス4は、その再構成された回路に、送信データ20の処理データ11を入力して、処理を行う。

0045

信号処理デバイス4は、データ入力処理回路41、信号処理回路42、データ出力処理回路43、再構成制御回路44、構成情報を格納する構成情報記憶領域45を含む。構成情報記憶領域45に格納できない構成情報Cは、メモリ31上の構成情報格納領域に格納されている。

0046

データ入力処理回路41は、入力データ転送制御回路34から入力された送信データ20をヘッダ情報21と処理データ11とに分けて、メモリ31に転送する。メモリ31に転送されたヘッダ情報21と処理データ11はそれぞれ、処理データ格納領域33に格納される。

0047

再構成制御回路44は、処理データ格納領域33から読み出されたヘッダ情報21の処理内容識別情報を判別し、その処理内容識別情報に対応する構成情報Cを構成情報記憶領域45または構成情報格納領域32から取得する。再構成制御回路44は、その取得した構成情報Cを用いて信号処理回路42を再構成する。

0048

信号処理回路42は、複数の演算ユニットと、演算ユニットの配線部分等を含む。信号処理回路42は、構成情報Cに基づいて再構成制御回路44の制御により、回路が再構成される。再構成された信号処理回路42は、処理データ格納領域33から読み出されたヘッダ情報21に対応する処理データ11を読み込み、その処理データ11について処理を実行する。ヘッダ情報21に含まれる各処理内容識別情報に対応する構成情報Cに基づいて再構成された信号処理回路42により、処理データが処理されるまで、信号処理回路42の再構成とその再構成された信号処理回路42による処理データについての信号処理が繰り返される。その処理結果データは、データ出力処理回路43へ出力される。

0049

データ出力処理回路43は、その処理結果データに対応するヘッダ情報21の処理結果格納アドレスを送信先アドレスとしたヘッダ情報を生成する。データ出力処理回路43は、その生成したヘッダ情報21を処理結果データに付加し、出力データ転送制御回路35へ送信する。

0050

出力データ転送制御回路35は、データ出力処理回路43から送信された処理結果データをデータバス5に出力する。処理結果データは、生成されたヘッダ情報の送信アドレスに基づいて、その送信先へ送信される。

0051

データ入力処理回路41、信号処理回路42、データ出力処理回路43はそれぞれ、独立して動作することができる。そのため、信号処理回路42による処理実施中でも、データ入力処理回路41は新しい処理データを受信することができる。またデータ出力処理回路43による処理結果の出力中であっても、再構成された信号処理回路42は新たな処理を開始することができる。

0052

上述の通り、信号処理モジュール3は全ての処理に必要な信号処理回路の構成情報を保有している。そして、CPUモジュール2は、処理データ11に、処理内容識別情報と処理結果を格納するアドレス情報とを含むヘッダ情報21を付加し、送信データ20として信号処理モジュール3に送信する。送信データ20を受け取った信号処理モジュール3は、ヘッダ情報21から処理内容識別情報を判別し、該当する回路の構成情報Cを用いて信号処理デバイスの再構成を実施した後に、受信データの処理を行なう。

0053

例えば、信号処理デバイスの1つであるDRPは、起動時あるいはリセット時にコンフィグレーションデータを読み込むFPGAと異なり、動作中においても瞬時に再構成を行なうことができる。したがって、信号処理モジュールに処理データを割り当てるに際し、事前に信号処理デバイスの再構成を行なわなくてもよい。

0054

また、このような信号処理回路システムでは、CPUモジュールが再構成可能な信号処理モジュールに信号処理デバイスの再構成を指示したり、信号処理デバイスの再構成の完了を確認したり等、CPUモジュールが再構成可能な複数の信号処理モジュールを個別に管理しなくてもよい。そのため、複数の信号処理の実施において、各信号処理モジュールへの処理データの割当に際し、CPUモジュールはそれらの信号処理モジュールの管理が軽減される。

0055

また、DRP等の信号処理モジュールを用いた場合、同一ハードウェア上で複数機能を用いる処理に対応可能な信号処理システムの実現が可能となる。また、そのような信号処理モジュールに処理内容の識別情報として複数の情報を持たせることにより、1回のデータ転送において複数の処理を実行することができる。

0056

<第2の実施形態>
第1の実施形態ではCPUモジュール2と信号処理モジュール3をデータバス5により接続している信号処理システムについて説明した。それに対して、第2の実施形態では、CPUモジュール2および信号処理モジュール3をネットワークで接続した信号処理システムについて説明する。なお、第1の実施形態と同一の構成、処理については、同一の符号を付し、その説明を省略する。

0057

図9は、本実施形態における信号処理システム51の構成の一例を示す。図9の信号処理システム51は、図3の信号処理システム1において、CPUモジュール2と信号処理モジュール3を接続していたデータバス5を、イーサネット登録商標)等のネットワーク52に置き換えたものである。
これにより、ネットワークを介した大規模な信号処理システム51についても、第1の実施形態と同様の効果を得ることができる。

0058

<第3の実施形態>
第3の実施形態では、ヘッダ情報に処理内容識別情報と処理結果格納アドレス情報を複数付加し、複数の信号処理モジュールを使用してパイプライン処理を行なう信号処理システムについて説明する。信号処理システムの構成は第1又は第2の実施形態と同様である。なお、第1又は第2の実施形態と同一の構成、処理については、同一の符号を付し、その説明を省略する。

0059

図10は、本実施形態におけるCPUモジュール2から信号処理モジュール3へ、又はある信号処理モジュール3から他の信号処理モジュールへ送信される処理データ(送信データ60)の構造を示す。

0060

送信データ60は、ヘッダ情報61と、処理データ11とから構成される。ヘッダ情報61は、ヘッダサイズ62と、複数対の処理内容識別情報63(63−1〜63−n)と処理結果格納アドレス(64−1〜64−n)を含む。

0061

ヘッダ情報62には、複数対の処理内容識別情報63(63−1〜63−n)と処理結果格納アドレス(64−1〜64−n)とのデータサイズの合計が設定される。
処理内容識別情報63(63−1〜63−n)は、構成情報管理テーブル10から読み出された処理内容識別情報である。各処理結果格納アドレス63−i(1≦i≦n)には、対となる処理内容識別情報に対応する構成情報に基づいて再構成された信号処理デバイスによって処理された後の処理データの格納先のアドレスが設定される。なお、処理内容識別情報63−1に対応する構成情報に基づいて最初に再構成を行う信号処理モジュールのアドレスも、不図示ではあるが、ヘッダ情報61に含まれる。

0062

図11は、本実施形態における信号処理システム1の動作フローを示す。まず、CPUモジュール2は、処理実施中でない信号処理モジュール3を検索する(S11)。なお、信号処理モジュールには、予め優先順位が定められている。

0063

処理実施中でない信号処理モジュール3が検索されると、CPUモジュール2は構成情報管理テーブル10から、実施したい処理に必要となる信号処理回路の構成情報Cに対応する処理内容識別情報を取得する(S12)。

0064

CPUモジュール2は、図10で説明したように、処理データ11に対して構成情報管理テーブル10から取得した情報と処理結果が格納されるアドレス情報を付加し、送信データ60を作成する(S13)。

0065

すなわち、処理実施中でない信号処理モジュール3が複数検索された場合、CPUモジュール2は、優先順位に従ってそれらの信号処理モジュール3に順番を設定し、図10で説明したように、処理内容識別情報i(1≦i≦n)と、処理結果格納アドレス63−iとの対をヘッダ情報に追加する。処理結果格納アドレス63−i(1≦i≦n)には、対となる処理内容識別情報に対応する構成情報に基づいて再構成された信号処理デバイスによって処理された後の処理データの格納先のアドレスが設定される。なお、処理内容識別情報63−1に対応する構成情報に基づいて最初に再構成を行う信号処理モジュール(すなわち、上記で設定された順番における第1番目の信号処理モジュール3)のアドレスも、不図示ではあるが、ヘッダ情報61に含まれる。また、処理結果格納アドレスnには、最終的な処理結果の格納先のアドレス(例えば、CPUモジュール2のメモリ上のアドレス)が格納される。

0066

CPUモジュール2は、データバス5を介して、S11で作成したヘッダ情報61を付加した処理データ11を送信データ60として、送信する(S14)。
信号処理モジュール3は、その送信データ60を受信し、ヘッダ情報61を読み込む(S15)。そのヘッダ情報61に基づいて、信号処理モジュール3における再構成制御回路44は、先頭の処理内容識別情報を判別する。再構成制御回路44は、構成情報記憶領域45または構成情報格納領域32から、その判別した処理内容識別情報に対応する構成情報Cを読み出す。

0067

再構成制御回路44は、その読み出した構成情報Cに基づいて信号処理回路42の回路の再構成を実行する(S16)。
再構成された信号処理回路42は、ヘッダ情報61に対応する処理データ11を読み込み、その処理データ11について処理を実行する(S17)。その処理結果データは、データ出力処理回路43へ出力される。

0068

データ出力処理回路43は、ヘッダ情報61から、先頭の一対の処理内容識別情報63−1と処理結果格納アドレス64−1を削除して、2番目の対の処理内容識別情報63−2と処理結果格納アドレス64−2を先頭にし、ヘッダサイズを再計算したものを新たなヘッダ情報61として生成する(S19)。なお、送信先のアドレスは、上記で削除した処理結果格納アドレス64−1である。データ出力処理回路43は、その生成したヘッダ情報61を処理結果データに付加し、出力データ転送制御回路35へ送信する。

0069

出力データ転送制御回路35は、データ出力処理回路43から送信された処理結果データをデータバス5に出力する。処理結果データは、生成されたヘッダ情報の送信アドレスに基づいて、その送信先である他の信号処理モジュール3へ送信される(S20)。

0070

ヘッダ情報61内の各処理内容識別情報に対応する構成情報の全てについてS15〜S20の処理を行う(S18)。
ヘッダ情報内の各処理内容識別情報に対応する構成情報の全てについての処理の終了後、最後に処理を実施した信号処理モジュール3は、ヘッダ情報61の処理結果格納アドレスに処理結果データ12を、データバス5を介して、CPUモジュール2へ送信する(S21)。CPUモジュール2は、その処理結果データを受信して、その処理結果データを処理結果格納アドレスで特定されるメモリ上の所定の領域に格納する。

0071

本実施形態によれば、所定の処理データを再構成可能な複数の信号処理モジュールによって順次処理をさせる場合にも、第1の実施形態による効果と同様の効果を得ることができる。

0072

なお、第1〜第3の実施形態において信号処理デバイスとしてDRPを用いたが、これに限定されず、例えば信号処理回路のみ部分に再構成が可能なFPGAや、CPLD(Complex Programmable Logic Device)を用いてもよい。

0073

上述の通り、第1〜第3の実施形態における信号処理システムは、制御手段と、信号処理手段とを含む。
制御手段は、信号処理の対象となる対象データに対して、処理内容を識別する処理内容識別情報を付加情報として付加して送信する。制御手段は、例えば上記の実施形態で言えば、CPUモジュール2に対応する。前記制御手段は、所定の処理を構成する1以上の信号処理のそれぞれに対応する信号処理回路を構成するための構成情報を識別する処理内容識別情報が格納された格納手段を有している。格納手段は、例えば上記の実施形態で言えば、構成情報管理テーブル10に対応する。

0074

信号処理手段は、前記送信されたデータに付加された前記処理内容識別情報を判別する。それから、信号処理手段は、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成する。さらに、信号処理手段は、該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行う。
信号処理手段は、例えば上記の実施形態で言えば、信号処理モジュール3に対応する。
このように構成することにより、信号処理モジュールの処理内容の変更の際の、CPUモジュールと信号処理モジュール間の手続きを簡素化することができる。

0075

第1の実施形態によれば、前記制御手段は、複数の前記処理内容識別情報を付加情報として前記対象データに付加することができる。この場合、前記信号処理手段は、前記付加情報に含まれる前記処理内容識別情報を順次判別する。それから、前記信号処理手段は、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、次に判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理することができる。

0076

より具体的には、前記信号処理手段は、取得手段、構成情報格納手段、信号処理回路、再構成制御手段を含む。取得手段は、前記制御手段から送信されたデータを取得する。取得手段は、例えば上記の実施形態で言えば、入力データ転送制御回路34に対応する。

0077

構成情報格納手段は、前記処理内容識別情報と、該処理内容識別情報に対応する信号処理回路の構成情報とが格納されている。構成情報格納手段は、例えば上記の実施形態で言えば、構成情報格納領域32または構成情報記憶領域45に対応する。

0078

信号処理回路は、信号処理を行う回路の再構成をすることができると共に、再構成後の回路を用いて前記対象データを処理する。信号処理回路は、例えば上記の実施形態で言えば、信号処理回路42に対応する。

0079

再構成制御手段は、前記取得したデータの付加情報に含まれる処理内容識別情報を順次判別し、該判別した処理内容識別情報に対応する構成情報を前記構成情報格納手段から取得し、該取得した構成情報を用いて前記信号処理回路の再構成を制御する。再構成制御手段は、例えば上記の実施形態で言えば、再構成制御回路44に対応する。

0080

この場合、前記再構成後の信号処理回路は、再構成前の信号処理回路により処理された前記対象データを、処理することができる。
このように構成することにより、ヘッダ情報に複数の処理内容識別情報を付加することにより、1回の処理データの転送で複数の処理を実行することができる。

0081

第2の実施形態によれば、前記制御手段と前記信号処理手段とはネットワークを介して接続されている。このように構成することにより、ネットワークを介した大規模な信号処理システム51についても、ヘッダ情報に複数の処理内容識別情報を付加することにより、1回の処理データの転送で複数の処理を実行することができる。

0082

第3の実施形態によれば、制御手段は、処理内容識別情報と、該処理内容識別情報に対応する構成情報に基づいて再構成される信号処理回路による処理後の対象データの格納先のアドレスを表す処理結果格納アドレスとを対にして付加情報とすることができる。この場合、信号処理手段は、付加情報に含まれる前記処理内容識別情報を判別する。それから、信号処理手段は、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、該処理内容識別情報と対となる処理結果格納アドレスへ送信することができる。

0083

より具体的には、前記信号処理手段は、取得手段、構成情報格納手段、信号処理回路、再構成制御手段、付加情報編集手段、送信手段を含む。取得手段は、前記制御手段から送信されたデータを取得する。取得手段は、例えば上記の実施形態で言えば、入力データ転送制御回路34に対応する。

0084

構成情報格納手段は、前記処理内容識別情報と、該処理内容識別情報に対応する信号処理回路の構成情報とが格納されている。構成情報格納手段は、例えば上記の実施形態で言えば、構成情報格納領域32または構成情報記憶領域45に対応する。

0085

信号処理回路は、信号処理を行う回路の再構成をすることができると共に、再構成後の回路を用いて前記対象データを処理する。信号処理回路は、例えば上記の実施形態で言えば、信号処理回路42に対応する。

0086

再構成制御手段は、前記取得したデータの付加情報に含まれる処理内容識別情報を判別し、該判別した処理内容識別情報に対応する構成情報を前記構成情報格納手段から取得し、該取得した構成情報を用いて前記信号処理回路を再構成する。再構成制御手段は、例えば上記の実施形態で言えば、再構成制御回路44に対応する。

0087

付加情報編集手段は、前記再構成後の信号処理回路による前記対象データの処理後、前記付加情報から、当該再構成の基となった構成情報に対応する処理内容識別情報と、該処理内容識別情報と対となる処理結果格納アドレスとを削除して付加情報を編集し、該編集した付加情報を該処理後の対象データに付加することができる。付加情報編集手段は、例えば上記の実施形態で言えば、データ出力処理回路43に対応する。

0088

送信手段は、前記編集された付加情報を付加された前記処理後の対象データを、前記削除された処理結果格納アドレスへ送信することができる。送信手段は、例えば上記の実施形態で言えば、出力データ転送制御回路35に対応する。

0089

さらに、信号処理手段は、前記処理結果格納アドレスへ送信された前記対象データを受信すると、前記処理内容識別情報を判別する。その信号処理手段は、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、該処理内容識別情報の対となる処理結果格納アドレスへ送信することができる。
このように構成することにより、1回の処理データの転送で、再構成可能な複数の信号処理モジュールによって順次処理をさせることができる。

0090

第1〜第3の実施形態によれば、処理データを再構成可能な各信号処理モジュールに処理させるに際し、別途、処理内容の再構成のための手順を踏まなくてもよく、信号処理回路の再構成を実施することができる。すなわち、ヘッダ情報に複数の処理内容識別情報を付加することにより、1回の処理データの転送で複数の処理を実行することができる。そのため、データ転送時のオーバヘッドを低減することができる。

0091

また、第1〜第3の実施形態に係る信号処理回路の再構成を行うシステムでは、複数の信号処理モジュールへの信号処理デバイスの再構成指示、信号処理モジュールからの再構成完了通知の確認等、CPUモジュールが複数の信号処理モジュールを個別に管理しなくてもよい。その代わりに、信号処理モジュール側で、CPUモジュールから依頼された処理内容を判別してくれる。

0092

よって、CPUモジュールは個別に信号処理モジュールの再構成に関する管理をしなくてもよく、信号処理モジュールに対して処理内容の異なるデータを送信することができる。そのため、ハードウェアリソースを効率的に利用でき、かつ容易に信号処理デバイスの内部構成を変更可能な信号処理システムを実現することが可能となる。
なお、本発明は、以上に述べた実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の構成または実施形態を取ることができる。

0093

以上の実施形態に関し、更に以下の付記を開示する。
(付記1)
信号処理の対象となる対象データに対して、処理内容を識別する処理内容識別情報を付加情報として付加して送信する制御手段と、
前記送信されたデータに付加された前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行う信号処理手段と、
を備えることを特徴とする信号処理システム。
(付記2)
前記制御手段は、複数の前記処理内容識別情報を付加情報として前記対象データに付加し、
前記信号処理手段は、前記付加情報に含まれる前記処理内容識別情報を順次判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、次に判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理する
ことを特徴とする付記1に記載の信号処理システム。
(付記3)
前記信号処理手段は、
前記制御手段から送信されたデータを取得する取得手段と、
前記処理内容識別情報と、該処理内容識別情報に対応する信号処理回路の構成情報とが格納された構成情報格納手段と、
信号処理を行う回路の再構成をすることができると共に、再構成後の回路を用いて前記対象データを処理する信号処理回路と、
前記取得したデータの付加情報に含まれる処理内容識別情報を順次判別し、該判別した処理内容識別情報に対応する構成情報を前記構成情報格納手段から取得し、該取得した構成情報を用いて前記信号処理回路の再構成を制御する再構成制御手段と、
を備え、
前記再構成後の信号処理回路は、再構成前の信号処理回路により処理された前記対象データを、処理する
ことを特徴とする付記2に記載の信号処理システム。
(付記4)
前記制御手段は、前記処理内容識別情報と、該処理内容識別情報に対応する構成情報に基づいて再構成される信号処理回路による処理後の対象データの格納先のアドレスを表す処理結果格納アドレスとを対にして前記付加情報とし、
前記信号処理手段は、前記付加情報に含まれる前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、該処理内容識別情報と対となる処理結果格納アドレスへ送信する
ことを特徴とする付記1に記載の信号処理システム。
(付記5)
前記信号処理手段は、
前記制御手段から送信されたデータを取得する取得手段と、
前記処理内容識別情報と、該処理内容識別情報に対応する信号処理回路の構成情報とが格納された構成情報格納手段と、
信号処理を行う回路の再構成をすることができると共に、再構成後の回路を用いて前記対象データを処理する信号処理回路と、
前記取得したデータの付加情報に含まれる処理内容識別情報を判別し、該判別した処理内容識別情報に対応する構成情報を前記構成情報格納手段から取得し、該取得した構成情報を用いて前記信号処理回路を再構成する再構成制御手段と、
前記再構成後の信号処理回路による前記対象データの処理後、前記付加情報から、当該再構成の基となった構成情報に対応する処理内容識別情報と、該処理内容識別情報と対となる処理結果格納アドレスとを削除して付加情報を編集し、該編集した付加情報を該処理後の対象データに付加する付加情報編集手段と、
前記編集された付加情報を付加された前記処理後の対象データを、前記削除された処理結果格納アドレスへ送信する送信手段と、
を備えることを特徴とする付記4に記載の信号処理システム。
(付記6)
前記信号処理手段は、前記処理結果格納アドレスへ送信された前記対象データを受信すると、前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、該処理内容識別情報の対となる処理結果格納アドレスへ送信する
ことを特徴とする付記5に記載の信号処理システム。
(付記7)
前記制御手段は、所定の処理を構成する1以上の信号処理のそれぞれに対応する信号処理回路を構成するための構成情報を識別する処理内容識別情報が格納された格納手段を備える
ことを特徴とする付記1から6のうちいずれか1項に記載の信号処理システム。
(付記8)
前記制御手段と前記信号処理手段とはネットワークを介して接続されている
ことを特徴とする付記1〜7のうちいずれか1項に記載の信号処理システム。
(付記9)
制御処理モジュールを含む信号処理システムにおいて用いられる信号処理モジュールであって、
信号処理の対象となる対象データに対して処理内容を識別する処理内容識別情報を付加情報として付加して送信されたデータを取得する取得手段と、
前記取得したデータに付加された前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行う信号処理手段と、
を備えることを特徴とする信号処理モジュール。
(付記10)
前記信号処理手段は、前記付加情報に含まれる複数の処理内容識別情報を順次判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、次に判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理する
ことを特徴とする付記9に記載の信号処理モジュール。
(付記11)
前記信号処理モジュールは、さらに、
前記処理内容識別情報と、該処理内容識別情報に対応する信号処理回路の構成情報とが格納された構成情報格納手段と、
を備え、
前記信号処理手段は、
信号処理を行う回路の再構成をすることができると共に、再構成後の回路を用いて前記対象データを処理する信号処理回路と、
前記取得したデータの付加情報に含まれる処理内容識別情報を順次判別し、該判別した処理内容識別情報に対応する構成情報を前記構成情報格納手段から取得し、該取得した構成情報を用いて前記信号処理回路の再構成を制御する再構成制御手段と、
を備え、
前記再構成後の信号処理回路は、再構成前の信号処理回路により処理された前記対象データを、処理する
ことを特徴とする付記10に記載の信号処理モジュール。
(付記12)
前記付加情報は、前記処理内容識別情報と、該処理内容識別情報に対応する構成情報に基づいて再構成される信号処理回路による処理後の対象データの格納先のアドレスを表す処理結果格納アドレスとを対になるようにして構成されており、
前記信号処理手段は、前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、該処理内容識別情報の対となる処理結果格納アドレスへ送信する
ことを特徴とする付記9に記載の信号処理モジュール。
(付記13)
前記信号処理モジュールは、さらに、
前記処理内容識別情報と、該処理内容識別情報に対応する信号処理回路の構成情報とが格納された構成情報格納手段と、
を備え、
前記信号処理手段は、
信号処理を行う回路の再構成をすることができると共に、再構成後の回路を用いて前記対象データを処理する信号処理回路と、
前記取得したデータの付加情報に含まれる処理内容識別情報を判別し、該判別した処理内容識別情報に対応する構成情報を前記構成情報格納手段から取得し、該取得した構成情報を用いて前記信号処理回路を再構成する再構成制御手段と、
前記再構成後の信号処理回路による前記対象データの処理後、前記付加情報から、当該再構成の基となった構成情報に対応する処理内容識別情報と、該処理内容識別情報と対となる処理結果格納アドレスとを削除して付加情報を編集し、該編集した付加情報を該処理後の対象データに付加する付加情報編集手段と、
前記編集された付加情報を付加された前記処理後の対象データを、前記削除された処理結果格納アドレスへ送信する送信手段と、
を備えることを特徴とする付記12に記載の信号処理モジュール。
(付記14)
前記信号処理手段は、前記処理結果格納アドレスへ送信された前記対象データを受信すると、前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、該処理内容識別情報の対となる処理結果格納アドレスへ送信する
ことを特徴とする付記13に記載の信号処理モジュール。
(付記15)
制御モジュールにより、信号処理の対象となる対象データに対して処理内容を識別する処理内容識別情報を付加情報として付加して送信し、
信号処理モジュールにより、前記送信されたデータに付加された前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行う
ことを特徴とする信号処理システムの動作方法。
(付記16)
前記制御モジュールにより、複数の前記処理内容識別情報を付加情報として前記対象データに付加し、
前記信号処理モジュールにより、前記付加情報に含まれる前記処理内容識別情報を順次判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、次に判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理する
ことを特徴とする付記15に記載の信号処理システムの動作方法。
(付記17)
前記制御モジュールにより、前記処理内容識別情報と、該処理内容識別情報に対応する構成情報に基づいて再構成される信号処理回路による処理後の対象データの格納先のアドレスを表す処理結果格納アドレスとを対にして前記付加情報とし、
前記信号処理モジュールにより、前記付加情報に含まれる前記処理内容識別情報を順次判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、該処理内容識別情報と対となる処理結果格納アドレスへ送信する
ことを特徴とする付記15に記載の信号処理システムの動作方法。
(付記18)
前記信号処理モジュールにより、
前記送信されたデータの付加情報に含まれる処理内容識別情報を判別し、
前記判別した処理内容識別情報に対応する構成情報を用いて前記信号処理回路を再構成し、
前記再構成後の信号処理回路による前記対象データの処理後、前記付加情報から、当該再構成の基となった構成情報に対応する処理内容識別情報と、該処理内容識別情報と対となる処理結果格納アドレスとを削除して付加情報を編集し、該編集した付加情報を該処理後の対象データに付加し、
前記編集された付加情報を付加された前記処理後の対象データを、前記削除された処理結果格納アドレスへ送信する
ことを特徴とする付記17に記載の信号処理システムの動作方法。
(付記19)
前記信号処理モジュールにより、前記処理結果格納アドレスへ送信された前記対象データを受信すると、前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、該処理内容識別情報の対となる処理結果格納アドレスへ送信する
ことを特徴とする付記18に記載の信号処理システムの動作方法。
(付記20)
制御処理モジュールを含む信号処理システムにおいて用いられる信号処理モジュールの動作方法であって、
信号処理の対象となる対象データに対して処理内容を識別する処理内容識別情報を付加情報として付加して送信されたデータを取得し、
前記取得したデータに付加された前記処理内容識別情報を判別し、
該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、
該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行う
ことを特徴とする信号処理モジュールの動作方法。

0094

1信号処理システム
2CPUモジュール
3(3−1〜3−n)信号処理モジュール
4(4−1〜4−n)信号処理デバイス
5データバス
10構成情報管理テーブル
11(11−1〜11−m) 処理データ
12処理結果データ
20送信データ
21ヘッダ情報
22処理内容識別情報数
23 処理内容識別情報
24 処理結果格納アドレス
31メモリ
32構成情報格納領域
33処理データ格納領域
34 入力データ転送制御回路
35 出力データ転送制御回路
41データ入力処理回路
42信号処理回路
43データ出力処理回路
44再構成制御回路
45 構成情報記憶領域
51 信号処理システム
52 ネットワーク

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社東芝の「 監視回路、監視システム、モータ制御システム」が 公開されました。( 2019/09/12)

    【課題】複数の信号処理部の処理動作を監視する監視回路、監視システム、及びモータ制御システムを提供する。【解決手段】監視回路1は、トリガ判定回路11、トリガテーブル12を含む。トリガ判定回路は、複数の信... 詳細

  • 株式会社リコーの「 画像形成装置」が 公開されました。( 2019/09/12)

    【課題】SoCのクロック信号の動作周波数が低下している際には、エンジン側を動作させず、SoCが通常モードに復帰した後に、エンジンを動作させることにある。【解決手段】エンジン制御部1は、メモリ3にアクセ... 詳細

  • 株式会社東芝の「 モータ制御システム」が 公開されました。( 2019/09/12)

    【課題】ユーザが所定の制御処理以外の制御処理をモータ制御システム上で実現する。【解決手段】一つの実施形態によれば、モータ制御システムは、主制御部、モータ制御部、調停回路を含む。主制御部は、モータ制御プ... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ