図面 (/)

技術 等価性検証プログラム、等価性検証プログラムを記録したコンピュータ読み取り可能な記録媒体、等価性検証装置、および等価性検証方法

出願人 匠ソリューションズ株式会社
発明者 堀米春輝岩本正美
出願日 2009年6月8日 (12年8ヶ月経過) 出願番号 2009-137754
公開日 2010年12月16日 (11年2ヶ月経過) 公開番号 2010-282593
状態 未査定
技術分野 ICの設計・製造(配線設計等) CAD
主要キーワード 疑似動作 波形イメージ 性能検証 ハードウェア言語 ランダム波 差動端子 テストパ 低域通過濾波器
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2010年12月16日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (7)

課題

アナログ回路とその特性モデルとの等価性を効果的かつ容易に検証することができる等価性検証プログラム、等価性検証プログラムを記録したコンピュータ読み取り可能な記録媒体等価性検証装置、および等価性検証方法を提供する。

解決手段

アナログ回路およびその特性モデルについてそれぞれ自動的に検証環境構築し(ステップS120)、構築した検証環境に基づきGUIを用いてテストシナリオを作成する(ステップS130)。次いで、作成したテストシナリオからシミュレーションを行い(ステップS140)、得られたシミュレーションログから等価性を判断するための情報を表として記載したテキストデータに変換し(ステップS150)、比較する(ステップS160)。

概要

背景

近年、SOC(System on Chip)と呼ばれる数百万ゲート以上の大規模集積回路が開発されている。SOCは、従来であれば複数の半導体集積回路で実現していた処理システムを1チップ集積化したものであり、一般に、アナログ回路デジタル回路が混在して集積される。

ところが、従来のアナログ回路の開発手法は、仕様作成、設計、検証において、全て目視で確認する場合が多かった。この手法は、ここ20年程変化しておらず、そのため技術者の経験やスキルに頼った設計が行われてきた。また、年々アナログ回路の機能は複雑化してきており、デジタル回路もとりこまれるようになった。更に、アナログ回路のシミュレーションは、SPICE(Software Process Improvement Capability determination)などの回路シミュレータにより行われてきたが、これは性能検証主体であるため、機能検証出荷試験については十分でなかった。その結果、SOCで生じる不具合の大半は、アナログ回路に起因するものであった。

また、SOC全体でのシミュレーション時には、アナログ回路の疑似動作を行うライブラリを用いる場合があるが、ライブラリが十分に検証されていないため、ライブラリとアナログ回路の動作が一致していないことが多く、十分な検証をすることができなかった。なお、SOC全体でのシミュレーション時にアナログ回路を使用することも可能であるが、膨大なシミュレーション時間が必要となり、現実的ではない。

このような状況の中、AHDL(Analog Hardware Description Language)と呼ばれるアナログ用のハードウェア記述言語標準化された。この言語は、アナログ回路の機能を記述することが可能であり、かつ比較的シミュレーション速度も速い。よって、この言語を用いてアナログ回路の特性モデルを作成し、SOC全体でのシミュレーションを行うようにすれば、作業効率を向上させ、シミュレーションの再現性も高めることができる。

概要

アナログ回路とその特性モデルとの等価性を効果的かつ容易に検証することができる等価性検証プログラム、等価性検証プログラムを記録したコンピュータ読み取り可能な記録媒体等価性検証装置、および等価性検証方法を提供する。アナログ回路およびその特性モデルについてそれぞれ自動的に検証環境構築し(ステップS120)、構築した検証環境に基づきGUIを用いてテストシナリオを作成する(ステップS130)。次いで、作成したテストシナリオからシミュレーションを行い(ステップS140)、得られたシミュレーションログから等価性を判断するための情報を表として記載したテキストデータに変換し(ステップS150)、比較する(ステップS160)。

目的

そこで、アナログ回路とその特性モデルとの等価性を簡単に検証できる方法およびシステムの開発が望まれていた

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

アナログ回路とその特性モデルとの等価性を検証するために、コンピュータを、アナログ回路とその特性モデルについて共通のテストシナリオからそれぞれシミュレーションを行うシミュレーション手段と、シミュレーション手段により得られたシミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したテキストデータに変換するテキストデータ変換手段と、テキストデータ変換手段により得られたテキストデータを比較する比較手段として機能させることを特徴とする等価性検証プログラム

請求項2

コンピュータを、更に、前記シミュレーションを行うための検証環境を自動的に生成する検証環境構築手段として機能させることを特徴とする請求項1記載の等価性検証プログラム。

請求項3

コンピュータを、更に、前記シミュレーションを行う際のテストシナリオをGUIグラフィカルユーザインターフェース)を利用して生成するテストシナリオ生成手段として機能させることを特徴とする請求項1または請求項2記載の等価性検証プログラム。

請求項4

前記テストシナリオ生成手段では、GUIを利用して各端子に関して比較するか否かの選択を受け付けることを特徴とする請求項3記載の等価性検証プログラム。

請求項5

前記テストシナリオ生成手段では、GUIを利用して各端子に関して負荷を付加するか否かの選択を受け付けることを特徴とする請求項3または請求項4記載の等価性検証プログラム。

請求項6

前記テストシナリオ生成手段では、GUIを利用して入力形態の選択を受け付けることを特徴とする請求項3から請求項5のいずれか1に記載の等価性検証プログラム。

請求項7

前記テストシナリオ生成手段では、GUIを利用してバス化された複数端子に対してまとめて入力形態の選択を受け付けることを特徴とする請求項6記載の等価性検証プログラム。

請求項8

前記テストシナリオ生成手段では、GUIを利用して差動端子である2つの端子に対してまとめて入力形態の選択を受け付けることを特徴とする請求項6記載の等価性検証プログラム。

請求項9

前記テストシナリオ生成手段では、GUIを利用して入力サイクル毎に入力形態の選択を受け付けることを特徴とする請求項6記載の等価性検証プログラム。

請求項10

前記テストシナリオ生成手段では、GUIを利用してシミュレーション時間毎に入力形態の選択を受け付けることを特徴とする請求項6記載の等価性検証プログラム。

請求項11

前記テストシナリオ生成手段では、受け付けた入力形態のパラメータから波形イメージグラフとして表示することを特徴とする請求項6から請求項10のいずれか1に記載の等価性検証プログラム。

請求項12

前記テストシナリオ生成手段では、GUIを利用して作成したテストシナリオを自動的にアナログ用のハードウェア記述言語に変換することを特徴とする請求項3から請求項11のいずれか1に記載の等価性検証プログラム。

請求項13

前記シミュレーション手段では、GUIを利用して作成したテストシナリオから、アナログ回路またはその特性モデルについてそれぞれ単体でシミュレーションを行うことを特徴とする請求項3から請求項12のいずれか1に記載の等価性検証プログラム。

請求項14

前記シミュレーション手段では、端子情報電圧値電流値周波数特性利得値、時間、およびアサーション結果をログ出力することを特徴とする請求項1から請求項13のいずれか1に記載の等価性検証プログラム。

請求項15

前記シミュレーション手段では、サンプリング周期毎にログ出力することを特徴とする請求項1から請求項14のいずれか1に記載の等価性検証プログラム。

請求項16

前記シミュレーション手段では、指定された時間の値をログ出力することを特徴とする請求項1から請求項14のいずれか1に記載の等価性検証プログラム。

請求項17

前記シミュレーション手段では、アナログ回路とその特性モデルとの出力遅延誤差を埋めるために、設定した電圧値、電流値、利得値、または、周波数に比較する端子が達した時からログ出力することを特徴とする請求項1から請求項16のいずれか1に記載の等価性検証プログラム。

請求項18

前記シミュレーション手段では、フィルター出力端子に付加し、フィルター後の値をログ出力することを特徴とする請求項1から請求項17のいずれか1に記載の等価性検証プログラム。

請求項19

前記テキストデータ変換手段では、端子情報、電圧値、電流値、周波数特性、利得値、および時間を自動的にシミュレーションログから表に変換することを特徴とする請求項1から請求項18のいずれか1に記載の等価性検証プログラム。

請求項20

前記比較手段では、電圧値または電流値が設定された誤差範囲であるか否かに基づき比較することを特徴とする請求項1から請求項19のいずれか1に記載の等価性検証プログラム。

請求項21

前記比較手段では、周波数または時間が設定された誤差範囲であるか否かに基づき比較することを特徴とする請求項1から請求項20のいずれか1に記載の等価性検証プログラム。

請求項22

前記比較手段では、アナログ端子に加えて、デジタル端子での比較も行うことを特徴とする請求項1から請求項21のいずれか1に記載の等価性検証プログラム。

請求項23

前記比較手段では、複数の端子をまとめたバスの値として比較を行うことを特徴とする請求項1から請求項22のいずれか1に記載の等価性検証プログラム。

請求項24

前記比較手段では、2つの差動端子をまとめて論理値として比較を行うことを特徴とする請求項1から請求項23のいずれか1に記載の等価性検証プログラム。

請求項25

アナログ回路とその特性モデルとの等価性を検証するために、コンピュータを、アナログ回路とその特性モデルについて共通のテストシナリオからそれぞれシミュレーションを行うシミュレーション手段と、シミュレーション手段により得られたシミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したテキストデータに変換するテキストデータ変換手段と、テキストデータ変換手段により得られたテキストデータを比較する比較手段として機能させることを特徴とする等価性検証プログラムを記録したコンピュータ読み取り可能な記録媒体

請求項26

コンピュータを、更に、前記シミュレーションを行うための検証環境を自動的に生成する検証環境構築手段として機能させることを特徴とする請求項25記載の等価性検証プログラムを記録したコンピュータ読み取り可能な記録媒体。

請求項27

コンピュータを、更に、前記シミュレーションを行う際のテストシナリオをGUI(グラフィカルユーザインターフェース)を利用して生成するテストシナリオ生成手段として機能させることを特徴とする請求項25または請求項26記載の等価性検証プログラムを記録したコンピュータ読み取り可能な記録媒体。

請求項28

アナログ回路とその特性モデルとの等価性を検証する等価性検証装置であって、アナログ回路とその特性モデルについて共通のテストシナリオからそれぞれシミュレーションを行うシミュレーション手段と、シミュレーション手段により得られたシミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したテキストデータに変換するテキストデータ変換手段と、テキストデータ変換手段により得られたテキストデータを比較する比較手段とを備えたことを特徴とする等価性検証装置。

請求項29

前記シミュレーションを行うための検証環境を自動的に生成する検証環境構築手段を更に備えたことを特徴とする請求項28記載の等価性検証装置。

請求項30

前記シミュレーションを行う際のテストシナリオをGUI(グラフィカルユーザインターフェース)を利用して生成するテストシナリオ生成手段を更に備えたことを特徴とする請求項28または請求項29記載の等価性検証装置。

請求項31

アナログ回路とその特性モデルとの等価性を検証する等価性検証方法であって、アナログ回路とその特性モデルについて共通のテストシナリオからそれぞれシミュレーションを行うシミュレーション手順と、シミュレーション手順により得られたシミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したテキストデータに変換するテキストデータ変換手順と、テキストデータ変換手順により得られたテキストデータを比較する比較手順とを含むことを特徴とする等価性検証方法。

請求項32

前記シミュレーションを行うための検証環境を自動的に生成する検証環境構築手順を更に含むことを特徴とする請求項31記載の等価性検証方法。

請求項33

前記シミュレーションを行う際のテストシナリオをGUI(グラフィカルユーザインターフェース)を利用して生成するテストシナリオ生成手順を更に含むことを特徴とする請求項31または請求項32記載の等価性検証方法。

請求項34

前記テストシナリオ生成手順では、GUIを利用して各端子に関して比較するか否かを選択することを特徴とする請求項33記載の等価性検証方法。

請求項35

前記テストシナリオ生成手順では、GUIを利用して各端子に関して負荷を付加するか否かを選択することを特徴とする請求項33または請求項34記載の等価性検証方法。

請求項36

前記テストシナリオ生成手順では、GUIを利用して入力形態を選択することを特徴とする請求項33から請求項35のいずれか1に記載の等価性検証方法。

請求項37

前記テストシナリオ生成手順では、GUIを利用してバス化された複数端子に対してまとめて入力形態を選択することを特徴とする請求項36記載の等価性検証方法。

請求項38

前記テストシナリオ生成手順では、GUIを利用して差動端子である2つの端子に対してまとめて入力形態を選択することを特徴とする請求項36記載の等価性検証方法。

請求項39

前記テストシナリオ生成手順では、GUIを利用して入力サイクル毎に入力形態を選択することを特徴とする請求項36記載の等価性検証方法。

請求項40

前記テストシナリオ生成手順では、GUIを利用してシミュレーション時間毎に入力形態を選択することを特徴とする請求項36記載の等価性検証方法。

請求項41

前記テストシナリオ生成手順では、選択した入力形態のパラメータから波形イメージをグラフとして表示することを特徴とする請求項36から請求項40のいずれか1に記載の等価性検証方法。

請求項42

前記テストシナリオ生成手順では、GUIを利用して作成したテストシナリオを自動的にアナログ用のハードウェア記述言語に変換することを特徴とする請求項33から請求項41のいずれか1に記載の等価性検証方法。

請求項43

前記シミュレーション手順では、GUIを利用して作成したテストシナリオから、アナログ回路またはその特性モデルについてそれぞれ単体でシミュレーションを行うことを特徴とする請求項33から請求項42のいずれか1に記載の等価性検証方法。

請求項44

前記シミュレーション手順では、端子情報、電圧値、電流値、周波数特性、利得値、時間、およびアサーション結果をログ出力することを特徴とする請求項31から請求項43のいずれか1に記載の等価性検証方法。

請求項45

前記シミュレーション手順では、サンプリング周期毎にログ出力することを特徴とする請求項31から請求項44のいずれか1に記載の等価性検証方法。

請求項46

前記シミュレーション手順では、指定された時間の値をログ出力することを特徴とする請求項31から請求項44のいずれか1に記載の等価性検証方法。

請求項47

前記シミュレーション手順では、アナログ回路とその特性モデルとの出力遅延の誤差を埋めるために、設定した電圧値、電流値、利得値、または、周波数に比較する端子が達した時からログ出力することを特徴とする請求項31から請求項46のいずれか1に記載の等価性検証方法。

請求項48

前記シミュレーション手順では、フィルターを出力端子に付加し、フィルター後の値をログ出力することを特徴とする請求項31から請求項47のいずれか1に記載の等価性検証方法。

請求項49

前記テキストデータ変換手順では、端子情報、電圧値、電流値、周波数特性、利得値、および時間を自動的にシミュレーションログから表に変換することを特徴とする請求項31から請求項48のいずれか1に記載の等価性検証方法。

請求項50

前記比較手順では、電圧値または電流値が設定された誤差範囲であるか否かに基づき比較することを特徴とする請求項31から請求項49のいずれか1に記載の等価性検証方法。

請求項51

前記比較手順では、周波数または時間が設定された誤差範囲であるか否かに基づき比較することを特徴とする請求項31から請求項50のいずれか1に記載の等価性検証方法。

請求項52

前記比較手順では、アナログ端子に加えて、デジタル端子での比較も行うことを特徴とする請求項31から請求項51のいずれか1に記載の等価性検証方法。

請求項53

前記比較手順では、複数の端子をまとめたバスの値として比較を行うことを特徴とする請求項31から請求項52のいずれか1に記載の等価性検証方法。

請求項54

前記比較手順では、2つの差動端子をまとめて論理値として比較を行うことを特徴とする請求項31から請求項53のいずれか1に記載の等価性検証方法。

技術分野

0001

本発明は、アナログ回路とその特性モデルとの等価性を検証するための等価性検証プログラム、等価性検証プログラムを記録したコンピュータ読み取り可能な記録媒体等価性検証装置、および等価性検証方法に関する。

背景技術

0002

近年、SOC(System on Chip)と呼ばれる数百万ゲート以上の大規模集積回路が開発されている。SOCは、従来であれば複数の半導体集積回路で実現していた処理システムを1チップ集積化したものであり、一般に、アナログ回路とデジタル回路が混在して集積される。

0003

ところが、従来のアナログ回路の開発手法は、仕様作成、設計、検証において、全て目視で確認する場合が多かった。この手法は、ここ20年程変化しておらず、そのため技術者の経験やスキルに頼った設計が行われてきた。また、年々アナログ回路の機能は複雑化してきており、デジタル回路もとりこまれるようになった。更に、アナログ回路のシミュレーションは、SPICE(Software Process Improvement Capability determination)などの回路シミュレータにより行われてきたが、これは性能検証主体であるため、機能検証出荷試験については十分でなかった。その結果、SOCで生じる不具合の大半は、アナログ回路に起因するものであった。

0004

また、SOC全体でのシミュレーション時には、アナログ回路の疑似動作を行うライブラリを用いる場合があるが、ライブラリが十分に検証されていないため、ライブラリとアナログ回路の動作が一致していないことが多く、十分な検証をすることができなかった。なお、SOC全体でのシミュレーション時にアナログ回路を使用することも可能であるが、膨大なシミュレーション時間が必要となり、現実的ではない。

0005

このような状況の中、AHDL(Analog Hardware Description Language)と呼ばれるアナログ用のハードウェア記述言語標準化された。この言語は、アナログ回路の機能を記述することが可能であり、かつ比較的シミュレーション速度も速い。よって、この言語を用いてアナログ回路の特性モデルを作成し、SOC全体でのシミュレーションを行うようにすれば、作業効率を向上させ、シミュレーションの再現性も高めることができる。

先行技術

0006

特開2006−31277号公報

発明が解決しようとする課題

0007

しかしながら、アナログ回路の特性モデルを用いてSOC全体でのシミュレーションをしても、特性モデルとアナログ回路との等価性がなければ十分な検証を行うことができないという問題があった。また、アナログ回路とその特性モデルの等価性を検証するにしても、特性モデル開発者と等価性検証者が異なることがあり、等価性検証者がアナログ用のハードウェア記述言語に不慣れな場合には簡単に検証することができないという問題もあった。そこで、アナログ回路とその特性モデルとの等価性を簡単に検証できる方法およびシステムの開発が望まれていた。

0008

なお、特許文献1は、アナログ回路とその特性モデルの等価性を検証する方法に関するものであり、アナログ回路またはその機能モデルから回路用検証ベクタを抽出し、この検証ベクタをテスト対象回路入力可能なテスト回路を作成して、これらテスト回路および検証ベクタを用いてアナログ回路および機能モデルの検証を行いその結果を比較する方法が記載されている。しかし、比較の仕方については具体的な記載がなく、また、本発明とは検証ベクタの作成方法も異なる。

0009

本発明は、このような問題に基づきなされたものであり、アナログ回路とその特性モデルとの等価性を効果的かつ容易に検証することができる等価性検証プログラム、等価性検証プログラムを記録したコンピュータ読み取り可能な記録媒体、等価性検証装置、および等価性検証方法を提供することを目的とする。

課題を解決するための手段

0010

本発明の等価性検証プログラムは、アナログ回路とその特性モデルとの等価性を検証するために、コンピュータを、アナログ回路とその特性モデルについて共通のテストシナリオからそれぞれシミュレーションを行うシミュレーション手段と、シミュレーション手段により得られたシミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したテキストデータに変換するテキストデータ変換手段と、テキストデータ変換手段により得られたテキストデータを比較する比較手段として機能させるためのものである。

0011

本発明の等価性検証プログラムを記録したコンピュータ読み取り可能な記録媒体は、アナログ回路とその特性モデルとの等価性を検証するために、コンピュータを、アナログ回路とその特性モデルについて共通のテストシナリオからそれぞれシミュレーションを行うシミュレーション手段と、シミュレーション手段により得られたシミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したテキストデータに変換するテキストデータ変換手段と、テキストデータ変換手段により得られたテキストデータを比較する比較手段として機能させるためのものである。

0012

本発明の等価性検証装置は、アナログ回路とその特性モデルとの等価性を検証するものであって、アナログ回路とその特性モデルについて共通のテストシナリオからそれぞれシミュレーションを行うシミュレーション手段と、シミュレーション手段により得られたシミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したテキストデータに変換するテキストデータ変換手段と、テキストデータ変換手段により得られたテキストデータを比較する比較手段とを備えたものである。

0013

本発明の等価性検証方法は、アナログ回路とその特性モデルとの等価性を検証するものであって、アナログ回路とその特性モデルについて共通のテストシナリオからそれぞれシミュレーションを行うシミュレーション手順と、シミュレーション手順により得られたシミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したテキストデータに変換するテキストデータ変換手順と、テキストデータ変換手順により得られたテキストデータを比較する比較手順とを含むものである。

発明の効果

0014

本発明の等価性検証プログラム、等価性検証プログラムを記録したコンピュータ読み取り可能な記録媒体、等価性検証装置、および等価性検証方法によれば、シミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したテキストデータに変換するようにしたので、アナログ回路とその特性モデルに不一致箇所があった場合に、その不一致箇所を素早く特定することができる。よって、アナログ回路とその特性モデルとの等価性を容易かつ効果的に検証することができる。

0015

特に、シミュレーションを行うための検証環境を自動的に生成するようにすれば、検証環境を容易に立ち上げることができる。よって、検証者の熟練度に依存せずに容易かつ効果的に検証を行うことができる。

0016

また、シミュレーションを行う際のテストシナリオをGUIグラフィカルユーザインターフェース)を利用して生成するようにすれば、テストシナリオを視覚的または直観的に容易に作成することができる。よって、検証者の熟練度に依存せずに容易かつ効果的に検証を行うことができる。

0017

更に、テストシナリオの生成において、GUIを利用して各端子に関して比較するか否かを選択するようにすれば、効果的にアナログ回路とその特性モデルを比較することができる。

0018

加えて、テストシナリオの生成において、GUIを利用して、各端子に関して負荷を付加するか否かを選択するようにすれば、または、入力形態を選択するようにすれば、または、バス化された複数端子に対してまとめて入力形態を選択するようにすれば、または、差動端子である2つの端子に対してまとめて入力形態を選択するようにすれば、または、入力サイクル毎に入力形態を選択するようにすれば、または、シミュレーション時間毎に入力形態を選択するようにすれば、様々なパターンに対しての比較をすることができる。

0019

更にまた、テストシナリオの生成において、入力形態のパラメータから波形イメージグラフとして表示するようにすれば、容易に入力形態を検討することができ、容易にテストシナリオを作成することができる。

0020

加えてまた、テストシナリオの生成において、GUIを利用して作成したテストシナリオを自動的にアナログ用のハードウェア記述言語に変換するようにすれば、容易にテストシナリオを作成することができる。

0021

更にまた、シミュレーションにおいて、GUIを利用して作成したテストシナリオから、アナログ回路またはその特性モデルについてそれぞれ単体でシミュレーションを行うようにすれば、アナログ回路またはその特性モデルの単体検証を容易に行うことができる。

0022

加えてまた、シミュレーションにおいて、端子情報電圧値電流値周波数特性利得値、時間、およびアサーション結果をログ出力するようにすれば、または、サンプリング周期毎にログ出力するようにすれば、または、指定された時間の値をログ出力するようにすれば、または、アナログ回路とその特性モデルとの出力遅延誤差を埋めるために、設定した電圧値、電流値、利得値、または、周波数に比較する端子が達した時からログ出力するようにすれば、または、フィルター出力端子に付加し、フィルター後の値をログ出力するようにすれば、シミュレーションの結果を効果的に比較することができる。

0023

更にまた、シミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報として、端子情報、電圧値、電流値、周波数特性、利得値、および時間を自動的に表に変換するようにすれば、シミュレーションの結果を効果的に比較することができる。

0024

加えてまた、シミュレーションの結果を電圧値または電流値が設定された誤差範囲であるか否かに基づき比較するようにすれば、または、周波数または時間が設定された誤差範囲であるか否かに基づき比較するようにすれば、または、アナログ端子に加えて、デジタル端子での比較も行うようにすれば、または、複数の端子をまとめたバスの値として比較を行うようにすれば、または、2つの差動端子をまとめて論理値として比較を行うようにすれば、効果的に比較することができる。

図面の簡単な説明

0025

本発明の一実施の形態に係る等価性検証装置のシステム構成図である。
図1に示した等価性検証装置により実行される処理のフローを表わす図である。
図2に示した検証環境構築手順のフローを表わす図である。
図2に示したテストシナリオ作成手順のフローを表わす図である。
図2に示したテストシナリオを作成する際に用いるGUIの構成図である。
図2に示したスコアボード作成手順により作成されるスコアボードの構成図である。

実施例

0026

以下、本発明の実施の形態について図面を参照して詳細に説明する。

0027

図1は、本発明の一実施の形態に係るアナログ回路とその特性モデルとの等価性を検証する等価性検証装置10のシステム構成図である。この等価性検証装置10は、例えば、メインメモリ11と、中央処理装置12と、ファイル装置13と、入力装置14と、出力装置15とを備えている。

0028

メインメモリ11には、等価性検証プログラムが記録されている。等価性検証プログラムは、例えば、コンピュータ読み取り可能な記録媒体に記録されたものをコピーしてもよく、また、インターネットなどのコンピュータネットワークを用いてダウンロードしてもよい。

0029

中央処理装置12は、メインメモリ11の等価性検証プログラムの指令を受け、アナログ回路とその特性モデルについて共通のテストシナリオからそれぞれシミュレーションを行うシミュレーション手段と、シミュレーション手段により得られたシミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したテキストデータに変換するテキストデータ変換手段と、テキストデータ変換手段により得られたテキストデータを比較する比較手段として機能するようになっている。また、中央処理装置12は、メインメモリ11の等価性検証プログラムの指令を受け、必要に応じて、シミュレーションを行うための検証環境を自動的に生成する検証環境生成手段およびシミュレーションを行う際のテストシナリオをGUIを利用して生成するテストシナリオ生成手段としても機能するようになっている。

0030

ファイル装置13には、例えば、等価性を検証するアナログ回路とその特性モデルが記録される。

0031

図2は、等価性検証装置10により実行される処理のフローであり、図3は、図2に示した検証環境構築手順のフローであり、図4は、図2に示したテストシナリオ作成手順のフローである。この等価性検証装置10では、まず、例えば、等価性を検証するアナログ回路とその特性モデルが入力装置14から入力され、ファイル装置13に記録される(入力手順;ステップS110)。アナログ回路は、例えば、HSPICE記述またはSPECTRE記述などのSPICEネットリストデータで入力し、特性モデルは、例えば、アナログ用のハードウェア記述言語で書かれたデータで入力する。

0032

次いで、中央処理装置12は、メインメモリ11中の等価性検証プログラムの指令を受け、例えば、ファイル装置13に記録されているアナログ回路およびその特性モデルを参照して、例えば、CシェルスクリプトとPerlスクリプトにより、アナログ回路およびその特性モデルについてそれぞれ自動的に検証環境を構築する(検証環境構築手順;ステップS120)。なお、このとき用いるプログラミング言語は、CシェルスクリプトおよびPerlスクリプトに限らず、Bash、Tcsh、Awk、C、C++、VB、VBA、JAVA(登録商標)などの他のプログラミング言語を用いても良い。

0033

検証環境構築手順(ステップS120)では、例えば、図3に示したように、まず、アナログ回路およびその特性モデルを参照して、それぞれについてディレクトリファイル構造を形成する(ステップS121)。次いで、それぞれについて、シミュレーション時に使用するハードウェア言語で書かれたモジュール群テストパーツとして用意する(ステップS122)。続いて、それぞれについて、シミュレーションおよび比較を行う実行スクリプトを用意する(ステップS123)。そののち、それぞれについて、シミュレーション用のトップネットを作成する(ステップS124)。次いで、アナログ回路またはその特性モデルとトップネットとを結線する(ステップS125)。続いて、アナログ回路およびその特性モデルのそれぞれについて、テストシナリオ作成用に端子情報を記載したテキストデータを作成する(ステップS126)。これにより検証環境が構築される。

0034

続いて、中央処理装置12は、メインメモリ11中の等価性検証プログラムの指令を受け、例えば、検証環境構築手順(ステップS120)において構築した検証環境に基づき、アナログ回路およびその特性モデルについてそれぞれテストシナリオを作成する(テストシナリオ作成手順;ステップS130)。テストシナリオ作成手順(ステップS130)では、例えば、GUIを用い、検証者により、比較する出力端子、サンプリングする時間間隔、入力形態、アサーション、負荷の有無、比較誤差範囲などの検証に必要な情報が入力される。

0035

具体的には、例えば図4に示したように、まず、検証環境構築手順(ステップS120)において作成された端子情報をGUIに取り込む(ステップS131)。図5は、テストシナリオを作成する際に用いるGUIの構成例である。これは、例えば、Excelシートを用いたものであるが、C、C++、VB、JAVA(登録商標)などのプログラミング言語を用いてGUIを形成しても良い。

0036

次いで、このGUIを用い、検証者により、シミュレーションにおけるパラメータ、例えば、シナリオ名、入力周期ステップ数などを設定する(ステップS132)。続いて、GUIを用い、検証者により、負荷情報比較制御入力制御などの端子情報を設定する(ステップS133)。負荷情報は、例えば、各端子に関して負荷を付加するか否かの情報であり、負荷ありか負荷なしかを選択できるようになっている。

0037

比較制御は、例えば、各端子に関して比較するか否かの制御であり、比較制御ありか比較制御なしかを選択できるようになっている。比較制御ありの場合には、例えば、サンプリングする時間間隔、自動遅延の有無、遅延時間、LPF低域通過濾波器)の有無なども設定する。

0038

入力制御は、例えば、入力形態の制御であり、入力形態を選択して入力できるようになっている。入力形態としては、Sine波、Cos波、矩形波三角波ランダム波減衰波、あるいは変調波などの考え得るすべての入力形態が挙げられる。入力形態を設定した場合には、例えば、オフセット電圧振幅電圧などのパラメータも設定する。この場合、選択した入力形態のパラメータから波形イメージをグラフとして表示するようにしてもよい。

0039

次に、GUIを用い、検証者により、時間軸に対する入力制御および出力制御を設定する(ステップS134)。例えば、バス化された複数端子に対してまとめて入力形態を選択するようにしてもよく、差動端子である2つの端子に対してまとめて入力形態を選択するようにしてもよく、入力サイクル毎に入力形態を選択するようにしてもよく、シミュレーション時間毎に入力形態を選択するようにしてもよい。また、出力制御としては、アサーション、または比較誤差範囲などの検証結果を判断するための条件を入力する。出力制御についても、入力制御と同様に、例えば、バス化された複数端子に対してまとめて設定するようにしてもよく、差動端子である2つの端子に対してまとめて設定するようにしてもよく、入力サイクル毎に設定するようにしてもよく、シミュレーション時間毎に設定するようにしてもよい。なお、図5では、入力サイクル毎に入力形態を選択すると共に出力制御も設定する場合を示している。

0040

検証に必要な情報の選択が終了したのち、GUIを利用して作成したテストシナリオを、例えば、Verilog−AおよびVerilog−AMS、Spice記述のアナログ用のハードウェア記述言語に、VBAにより自動的に変換する(ステップS135)。その際、C、C++、VB、JAVA(登録商標)などのプログラミング言語を用いても良い。これによりテストシナリオが得られる。

0041

そののち、中央処理装置12は、メインメモリ11中の等価性検証プログラムの指令を受け、例えば、アナログ回路とその特性モデルについて、テストシナリオ作成手順(ステップS130)において作成した共通のテストシナリオからそれぞれシミュレーションを行い、シミュレーションログを出力する(シミュレーション手順;ステップS140)。なお、共通のテストシナリオというのは、例えば、シミュレーションログを比較できるように条件などを同じように設定して作成されたテストシナリオという意味合いである。シミュレーションには、一般的に知られているツールを用いることができる。また、シミュレーションン手順(ステップS140)では、アナログ回路またはその特性モデルについてそれぞれ単体でシミュレーションを行うことが好ましい。

0042

シミュレーションログとしては、例えば、端子情報、電圧値、電流値、周波数特性、利得値、時間、およびアサーション結果をログ出力する。その際、サンプリング周期毎にログ出力するようにしてもよく、指定された時間の値をログ出力するようにしてもよい。更に、シミュレーションログの出力においては、アナログ回路とその特性モデルとの出力遅延の誤差を埋めるために、設定した電圧値、電流値、利得値、または、周波数に比較する端子が達した時からログ出力するようにすることが好ましく、また、フィルターを出力端子に付加し、フィルター後の値をログ出力するようにしてもよい。なお、これらは、例えば、テストシナリオ作成手順(ステップS130)において検証者により設定される。

0043

次いで、中央処理装置12は、メインメモリ11中の等価性検証プログラムの指令を受け、例えば、シミュレーション手順(ステップS140)において得られたシミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したスコアボードと呼ぶテキストデータに変換する(テキストデータ変換手順;ステップS150)。テキストデータ変換手順(ステップS150)では、例えば、アナログ回路とその特性モデルについてそれぞれ得られたシミュレーションログを例えばPerlスクリプトを用いて自動的にひとつのスコアボードに変換する。なお、Bash、Tcsh、Awk、C、C++、VB、VBA、JAVA(登録商標)などの他のプログラミング言語を用いても良い。

0044

図6にスコアボードの例を示す。スコアボードでは、例えば、アナログ回路とその特性モデルとの等価性を判断するための情報として、端子情報、電圧値、電流値、周波数特性、利得値、および時間などを自動的にシミュレーションログから表に変換する。

0045

続いて、中央処理装置12は、メインメモリ11中の等価性検証プログラムの指令を受け、例えば、テキストデータ変換手順(ステップS150)において得られたテキストデータを比較する(比較手段;ステップS160)。例えば、アナログ回路とその特性モデルについて得られたデータを比較し、その差異が設定された比較誤差範囲であれば等価性あり、比較誤差範囲外であれば等価性なしと判断する。具体的には、電圧値または電流値が設定された比較誤差範囲であるか否かに基づき比較するようにしてもよく、周波数または時間が設定された比較誤差範囲であるか否かに基づき比較するようにしてもよい。比較誤差範囲は、例えば、テストシナリオ作成手順(ステップS130)において検証者により設定される。

0046

また、比較手段(ステップS160)では、アナログ端子に加えて、デジタル端子での比較も行うようにしてもよく、複数の端子をまとめたバスの値として比較を行うようにしても、2つの差動端子をまとめて論理値として比較を行うようにしてもよい。比較は、例えば、Perlスクリプトにより行う。なお、比較実行においても、Bash、Tcsh、Awk、C、C++、VB、VBA、JAVA(登録商標)などの他のプログラミング言語を用いてもよい。比較結果は、例えば、テキストデータとしてまたはモニタ上に出力する。これにより、アナログ回路とその特性モデルの等価性が確認される。

0047

このように本実施の形態によれば、シミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したテキストデータに変換するようにしたので、アナログ回路とその特性モデルに不一致箇所があった場合に、その不一致箇所を素早く特定することができる。よって、アナログ回路とその特性モデルとの等価性を容易かつ効果的に検証することができる。

0048

特に、シミュレーションを行うための検証環境を自動的に生成するようにすれば、検証環境を容易に立ち上げることができる。よって、検証者の熟練度に依存せずに容易かつ効果的に検証を行うことができる。

0049

また、シミュレーションを行う際のテストシナリオをGUIを利用して生成するようにすれば、テストシナリオを視覚的または直観的に容易に作成することができる。よって、検証者の熟練度に依存せずに容易かつ効果的に検証を行うことができる。

0050

更に、テストシナリオの生成において、GUIを利用して各端子に関して比較するか否かを選択するようにすれば、効果的にアナログ回路とその特性モデルを比較することができる。

0051

加えて、テストシナリオの生成において、GUIを利用して、各端子に関して負荷を付加するか否かを選択するようにすれば、または、入力形態を選択するようにすれば、バス化された複数端子に対してまとめて入力形態を選択するようにすれば、または、差動端子である2つの端子に対してまとめて入力形態を選択するようにすれば、または、入力サイクル毎に入力形態を選択するようにすれば、シミュレーション時間毎に入力形態を選択するようにすれば、様々なパターンに対しての比較をすることができる。

0052

更にまた、テストシナリオの生成において、入力形態のパラメータから波形イメージをグラフとして表示するようにすれば、容易に入力形態を検討することができ、容易にテストシナリオを作成することができる。

0053

加えてまた、テストシナリオの生成において、GUIを利用して作成したテストシナリオを自動的にアナログ用のハードウェア記述言語に変換するようにすれば、容易にテストシナリオを作成することができる。

0054

更にまた、シミュレーションにおいて、GUIを利用して作成したテストシナリオから、アナログ回路またはその特性モデルについてそれぞれ単体でシミュレーションを行うようにすれば、アナログ回路またはその特性モデルの単体検証を容易に行うことができる。

0055

加えてまた、シミュレーションにおいて、端子情報、電圧値、電流値、周波数特性、利得値、時間、およびアサーション結果をログ出力するようにすれば、または、サンプリング周期毎にログ出力するようにすれば、または、指定された時間の値をログ出力するようにすれば、または、アナログ回路とその特性モデルとの出力遅延の誤差を埋めるために、設定した電圧値、電流値、利得値、または、周波数に比較する端子が達した時からログ出力するようにすれば、または、フィルターを出力端子に付加し、フィルター後の値をログ出力するようにすれば、シミュレーションの結果を効果的に比較することができる。

0056

更にまた、シミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報として、端子情報、電圧値、電流値、周波数特性、利得値、および時間を自動的に表に変換するようにすれば、シミュレーションの結果を効果的に比較することができる。

0057

加えてまた、シミュレーションの結果を電圧値または電流値が設定された誤差範囲であるか否かに基づき比較するようにすれば、または、周波数または時間が設定された誤差範囲であるか否かに基づき比較するようにすれば、または、アナログ端子に加えて、デジタル端子での比較も行うようにすれば、または、複数の端子をまとめたバスの値として比較を行うようにすれば、または、2つの差動端子をまとめて論理値として比較を行うようにすれば、効果的に比較することができる。

0058

以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、等価性検証プログラムは、コンピュータを検証環境生成手段およびテストシナリオ生成手段として機能させるように構成されていなくてもよく、別途作成されたテストシナリオを用いるようにしてもよい。

0059

アナログ回路とその特性モデルの等価性を検証する際に用いることができる。

0060

10…等価性検証装置、11…メインメモリ、12…中央処理装置、13…ファイル装置、14…入力装置、15…出力装置

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ