図面 (/)

技術 自己相関検出器及び自己相関検出方法

出願人 沖電気工業株式会社
発明者 渡辺竜一岩村英志
出願日 2009年3月19日 (11年9ヶ月経過) 出願番号 2009-068046
公開日 2010年10月7日 (10年2ヶ月経過) 公開番号 2010-226175
状態 未査定
技術分野 時分割方式以外の多重化通信方式
主要キーワード 自己相関成分 クロック遅延量 変化過程 ゲート出力信号 ピーク成分 自己相関検出 可変遅延器 初期化過程
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2010年10月7日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (7)

課題

データ信号クロック信号の間の遅延調整の自動化を可能にする。

解決手段

相関部20、ゲート部30、クロック遅延部40、ゲート遅延部50及びデータ識別判定部60を備えて構成される。データ識別判定部は、記憶部64、クロック遅延変更手段72、ゲート遅延変更手段74及び強度比較手段76を備える。クロック遅延変更手段は、クロックパルスに与えるクロック遅延量を変更する。ゲート遅延変更手段は、ゲートパルスに与えるゲート遅延量を変更する。強度比較手段は、ゲート部の出力強度を記憶部64に格納されている保存強度と比較して、出力強度が保存強度より大きい場合に、出力強度、クロック遅延量及びゲート遅延量を、それぞれ保存強度、保存クロック遅延量及び保存ゲート遅延量として記憶部に格納する。

概要

背景

図6を参照して、32チャネルの10/100BASE−TXの信号を符号分割多重(CDM)により多重する光通信ネットワークについて説明する(例えば、非特許文献1参照)。

光通信ネットワーク1100は、波長分割多重WDM)技術と、符号分割多重(CDM)技術を組み合わせた、受動型光加入者ネットワークPON:Passive Optical Network)、すなわちWDM−CDM−PONシステムである。基幹ネットワークに近い中央局1110に局側装置(OLT)1200が配置され、加入者側ユーザ端末装置(ONU)1300が配置されている。ONU1300側には波長フィルタ1120が設けられ、中央局1110と波長フィルタ1120の間が1本の光ファイバ1130で接続されている。中央局1110からONU1300に向けて送られたWDM−CDM信号は、波長フィルタ1120で波長ごとに分岐され、それぞれ光カプラ1400に送られる。

光カプラ1400には、複数のONU1300が接続されている。この1つの光カプラ1400に接続されているONU群と、1つのOLT1200とで1つのグループが構成される。

この1つのグループ内の通信は、CDM技術を用いて、ONU1300からOLT1200に向かう上り通信、及びOLT1200からONU1300に向かう下り通信とで同一の波長を使用して行われる。一方、各グループには、それぞれ異なる波長が割り当てられていて、波長フィルタ1120と、中央局1110内に設けられた局内フィルタ1122とで波長分離あるいは波長多重が行われる。

OLT1200はインタフェース1210を備えており、基幹ネットワークとの間でパケット送受信フレームの生成及びパケットの抽出などを行う。各エンコーダ1232−1〜32には、32種類の符号が割り当てられている。エンコーダ1232−1〜32は、下り方向のフレームを変換して符号拡散信号を生成する。符号拡散信号は、加算多重器1240で加算されることにより、符号分割多重(CDM)信号が生成される。このCDM信号は光モジュール1250でCDM光信号に変換されて、ONU1300に対して送信される。各OLT1200で生成されたCDM光信号は、局内フィルタ1122で波長多重されてWDM−CDM信号としてONU1300に向けて送られる。

WDM−CDM信号は波長フィルタ1120で波長分離されて、分離された各CDM光信号が光カプラ1400に送られる。CDM光信号は、光カプラ1400で32分岐された後、各ONU1300に送られる。

各ONU1300では、光モジュール1350によりCDM光信号がCDM電気信号に変換された後、CCD相関器1384及びコンパレータ1386を備えるデコーダ1382に送られる。

CCD相関器1384は、デコーダ1382に割り当てられた符号をCDM電気信号に対して畳み込み演算する。コンパレータ1386は、CCD相関器1384での畳み込み演算の結果から下り方向のフレームを再生する。その後、インタフェース1310を経てフレームから抽出されたパケットはユーザ端末に送られる。

一方、ユーザ端末からの信号は、ONU1300のインタフェース1310で受信され、エンコーダ1332で符号化された後、光モジュール1350で光信号に変換される。この光信号が、光カプラ1400で多重されCDM光信号となり、さらに波長フィルタ1120で波長多重されてWDM−CDM信号として、中央局1110に送られる。このWDM−CDM信号は、局内フィルタ1122でCDM光信号に波長分離された後、OLT1200に送られる。

OLT1200では、光モジュール1250でCDM光信号をCDM電気信号に変換し、この電気信号を分配器1270で分配して、各デコーダ1282−1〜32に送る。デコーダ1282−1〜32は、ONU1300が備えるデコーダ1382と同様にそれぞれCCD相関器とコンパレータで構成され、電気信号から上りフレームを再生する。この上りフレームから抽出された上りパケットは、インタフェース1210を経て、基幹ネットワークへ送信される。

概要

データ信号クロック信号の間の遅延調整の自動化を可能にする。相関部20、ゲート部30、クロック遅延部40、ゲート遅延部50及びデータ識別判定部60を備えて構成される。データ識別判定部は、記憶部64、クロック遅延変更手段72、ゲート遅延変更手段74及び強度比較手段76を備える。クロック遅延変更手段は、クロックパルスに与えるクロック遅延量を変更する。ゲート遅延変更手段は、ゲートパルスに与えるゲート遅延量を変更する。強度比較手段は、ゲート部の出力強度を記憶部64に格納されている保存強度と比較して、出力強度が保存強度より大きい場合に、出力強度、クロック遅延量及びゲート遅延量を、それぞれ保存強度、保存クロック遅延量及び保存ゲート遅延量として記憶部に格納する。

目的

これらの遅延調整は、受信器が構成される度に行われるため、遅延調整の自動化が望まれている

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

符号分割多重信号に対して畳み込み演算して、相関信号を生成する相関部と、遅延ゲート信号のパルスの有無に応じて、前記相関信号の通過及び遮断切り換えゲート部と、クロックパルスクロック遅延量遅延を与えた遅延クロック信号を生成して、該遅延クロック信号を前記相関部に送るクロック遅延部と、ゲートパルスゲート遅延量の遅延を与えた前記遅延ゲート信号を生成して、該遅延ゲート信号を前記ゲート部に送るゲート遅延部と、データ識別判定部とを備え、前記データ識別判定部は、保存強度保存クロック遅延量及び保存ゲート遅延量が格納される記憶部と、前記クロック遅延量を変更するクロック遅延変更手段と、前記ゲート遅延量を変更するゲート遅延変更手段と、前記ゲート部から出力されるゲート出力信号出力強度を前記保存強度と比較して、前記出力強度が前記保存強度より大きい場合に、前記出力強度、前記クロック遅延量及び前記ゲート遅延量を、それぞれ、保存強度、保存クロック遅延量及び保存ゲート遅延量として前記記憶部に格納する強度比較手段と、前記記憶部から読み出した前記保存クロック遅延量を新たにクロック遅延量とするとともに、前記記憶部から読み出した前記保存ゲート遅延量を新たにゲート遅延量とする遅延量設定手段と、前記クロック遅延量の情報を含むクロック制御信号を生成して、該クロック制御信号を前記クロック遅延部に送るクロック制御信号生成部と、前記ゲート遅延量の情報を含むゲート制御信号を生成して、該ゲート制御信号を前記ゲート遅延部に送るゲート制御信号生成部とを備えることを特徴とする自己相関検出器

請求項2

前記相関部は、並列に接続された第1電荷結合素子相関器及び第2電荷結合素子相関器を有しており、前記符号分割多重信号は、第1CDM信号及び第2CDM信号に2分岐され、前記第1CDM信号は、前記第1電荷結合素子相関器に送られ、前記第2CDM信号は、前記第2電荷結合素子相関器に送られ、前記相関部は、前記第1電荷結合素子相関器及び前記第2電荷結合素子相関器の出力が加算された信号を、前記相関信号として出力し、前記クロック遅延部は、クロックパルスに遅延を与える可変遅延器と、前記可変遅延器で遅延されたクロックパルスを2分岐して、互いに相補的な第1及び第2の遅延クロック信号を生成する差動出力器とを備えることを特徴とする請求項1に記載の自己相関検出器。

請求項3

前記クロック遅延変更手段は、前記クロック遅延量を最小クロック遅延量から最大クロック遅延量まで順次に変化させ、前記ゲート遅延変更手段は、前記ゲート遅延量を最小ゲート遅延量から最大ゲート遅延量まで順次に変化させ、前記ゲート遅延変更手段で、ゲート遅延量を順次に変化させる際のゲート遅延変化量が前記最大クロック遅延量で与えられることを特徴とする請求項1又は2に記載の自己相関検出器。

請求項4

符号分割多重信号に対して畳み込み演算して、相関信号を生成する相関部と、遅延ゲート信号のパルスの有無に応じて、前記相関信号の通過及び遮断を切り換えるゲート部と、クロックパルスにクロック遅延量の遅延を与えた遅延クロック信号を生成して、該遅延クロック信号を前記相関部に送るクロック遅延部と、ゲートパルスにゲート遅延量の遅延を与えた前記遅延ゲート信号を生成して、該遅延ゲート信号を前記ゲート部に送るゲート遅延部と、データ識別判定部とを備える自己相関検出器の前記データ識別判定部で実施される自己相関検出方法であって、ゲート遅延量を最小ゲート遅延量に変更するゲート初期化過程と、クロック遅延量を最小クロック遅延量に変更するクロック初期化過程と、前記ゲート部から受け取ったゲート出力信号の出力強度を記憶部から読み出した保存強度と比較して、前記出力強度が前記保存強度より大きい場合に、前記出力強度、前記クロック遅延量及び前記ゲート遅延量を、それぞれ、保存強度、保存クロック遅延量及び保存ゲート遅延量として記憶部に格納する強度比較過程と、クロック遅延量を変化させるクロック遅延変化過程と、前記クロック遅延量が、最大クロック遅延量以上であるか否かを判定するクロック遅延判定過程と、前記クロック遅延判定過程での判定の結果、前記クロック遅延量が最大クロック遅延量以上である場合に行われる、ゲート遅延量を変化させるゲート遅延変化過程と、前記ゲート遅延量が、最大ゲート遅延量以上であるか否かを判定するゲート遅延判定過程と、前記ゲート遅延判定過程での判定の結果、前記ゲート遅延量が前記最大ゲート遅延量以上である場合に行われる、前記保存クロック遅延量及び前記保存ゲート遅延量を、それぞれクロック遅延量及びゲート遅延量として設定する遅延量設定過程とを備え、前記クロック遅延判定過程での判定の結果、前記クロック遅延量が前記最大クロック遅延量より小さい場合は、前記強度比較過程を行い、前記ゲート遅延判定過程での判定の結果、前記ゲート遅延量が前記最大ゲート遅延量より小さい場合は、前記クロック初期化過程を行うことを特徴とする自己相関検出方法。

請求項5

前記ゲート遅延変化過程で、ゲート遅延量を順次に変化させるゲート遅延変化量が前記最大クロック遅延量で与えられることを特徴とする請求項4に記載の自己相関検出方法。

技術分野

0001

この発明は、符号分割多重方式を用いた受動型光加入者ネットワーク受信器等に用いられる自己相関検出器及び自己相関検出方法に関する。

背景技術

0002

図6を参照して、32チャネルの10/100BASE−TXの信号を符号分割多重(CDM)により多重する光通信ネットワークについて説明する(例えば、非特許文献1参照)。

0003

光通信ネットワーク1100は、波長分割多重WDM)技術と、符号分割多重(CDM)技術を組み合わせた、受動型光加入者ネットワーク(PON:Passive Optical Network)、すなわちWDM−CDM−PONシステムである。基幹ネットワークに近い中央局1110に局側装置(OLT)1200が配置され、加入者側ユーザ端末装置(ONU)1300が配置されている。ONU1300側には波長フィルタ1120が設けられ、中央局1110と波長フィルタ1120の間が1本の光ファイバ1130で接続されている。中央局1110からONU1300に向けて送られたWDM−CDM信号は、波長フィルタ1120で波長ごとに分岐され、それぞれ光カプラ1400に送られる。

0004

光カプラ1400には、複数のONU1300が接続されている。この1つの光カプラ1400に接続されているONU群と、1つのOLT1200とで1つのグループが構成される。

0005

この1つのグループ内の通信は、CDM技術を用いて、ONU1300からOLT1200に向かう上り通信、及びOLT1200からONU1300に向かう下り通信とで同一の波長を使用して行われる。一方、各グループには、それぞれ異なる波長が割り当てられていて、波長フィルタ1120と、中央局1110内に設けられた局内フィルタ1122とで波長分離あるいは波長多重が行われる。

0006

OLT1200はインタフェース1210を備えており、基幹ネットワークとの間でパケット送受信フレームの生成及びパケットの抽出などを行う。各エンコーダ1232−1〜32には、32種類の符号が割り当てられている。エンコーダ1232−1〜32は、下り方向のフレームを変換して符号拡散信号を生成する。符号拡散信号は、加算多重器1240で加算されることにより、符号分割多重(CDM)信号が生成される。このCDM信号は光モジュール1250でCDM光信号に変換されて、ONU1300に対して送信される。各OLT1200で生成されたCDM光信号は、局内フィルタ1122で波長多重されてWDM−CDM信号としてONU1300に向けて送られる。

0007

WDM−CDM信号は波長フィルタ1120で波長分離されて、分離された各CDM光信号が光カプラ1400に送られる。CDM光信号は、光カプラ1400で32分岐された後、各ONU1300に送られる。

0008

各ONU1300では、光モジュール1350によりCDM光信号がCDM電気信号に変換された後、CCD相関器1384及びコンパレータ1386を備えるデコーダ1382に送られる。

0009

CCD相関器1384は、デコーダ1382に割り当てられた符号をCDM電気信号に対して畳み込み演算する。コンパレータ1386は、CCD相関器1384での畳み込み演算の結果から下り方向のフレームを再生する。その後、インタフェース1310を経てフレームから抽出されたパケットはユーザ端末に送られる。

0010

一方、ユーザ端末からの信号は、ONU1300のインタフェース1310で受信され、エンコーダ1332で符号化された後、光モジュール1350で光信号に変換される。この光信号が、光カプラ1400で多重されCDM光信号となり、さらに波長フィルタ1120で波長多重されてWDM−CDM信号として、中央局1110に送られる。このWDM−CDM信号は、局内フィルタ1122でCDM光信号に波長分離された後、OLT1200に送られる。

0011

OLT1200では、光モジュール1250でCDM光信号をCDM電気信号に変換し、この電気信号を分配器1270で分配して、各デコーダ1282−1〜32に送る。デコーダ1282−1〜32は、ONU1300が備えるデコーダ1382と同様にそれぞれCCD相関器とコンパレータで構成され、電気信号から上りフレームを再生する。この上りフレームから抽出された上りパケットは、インタフェース1210を経て、基幹ネットワークへ送信される。

先行技術

0012

G.C.Gupta et al.,“HybridWDM−CDM−PONfor Ultra Long Reach Access Network”,European Conference on Optical Communication ECOC We3,pp.147,2006年9月

発明が解決しようとする課題

0013

ここで、従来のPONシステムにおいては、CCD相関器に入力されるデータ信号と、CCD相関器を駆動するクロック信号との間の遅延調整は、受信器の外部に出力された出力信号自己相関成分モニタしながら、手動で行われていた。

0014

これらの遅延調整は、受信器が構成される度に行われるため、遅延調整の自動化が望まれている。

0015

この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、データ信号とクロック信号の間の遅延調整の自動化を可能にする自己相関検出器及び自己相関検出方法を提供することにある。

課題を解決するための手段

0016

上述した目的を達成するために、この発明の自己相関検出器は、相関部と、ゲート部と、クロック遅延部と、ゲート遅延部と、データ識別判定部とを備えて構成される。

0017

相関部は、符号分割多重信号に対して畳み込み演算して、相関信号を生成する。ゲート部は、遅延ゲート信号のパルスの有無に応じて、相関信号の通過及び遮断切り換える。クロック遅延部は、クロックパルスクロック遅延量遅延を与えた遅延クロック信号を生成して、この遅延クロック信号を相関部に送る。ゲート遅延部は、ゲートパルスゲート遅延量の遅延を与えた遅延ゲート信号を生成して、この遅延ゲート信号をゲート部に送る。

0018

データ識別判定部は、記憶部と、クロック遅延変更手段と、ゲート遅延変更手段と、強度比較手段と、遅延量設定手段と、クロック制御信号生成部と、ゲート制御信号生成部とを備える。記憶部には、保存強度保存クロック遅延量及び保存ゲート遅延量が格納される。クロック遅延変更手段は、クロック遅延量を変更する。ゲート遅延変更手段は、ゲート遅延量を変更する。強度比較手段は、ゲート部から出力されるゲート出力信号出力強度を保存強度と比較して、出力強度が保存強度より大きい場合に、出力強度、クロック遅延量及びゲート遅延量を、それぞれ、保存強度、保存クロック遅延量及び保存ゲート遅延量として記憶部に格納する。遅延量設定手段は、記憶部から読み出した保存クロック遅延量を新たにクロック遅延量とするとともに、記憶部から読み出した保存ゲート遅延量を新たにゲート遅延量とする。クロック制御信号生成部は、クロック遅延量の情報を含むクロック制御信号を生成して、このクロック制御信号をクロック遅延部に送る。ゲート制御信号生成部は、ゲート遅延量の情報を含むゲート制御信号を生成して、このゲート制御信号をゲート遅延部に送る。

0019

また、この発明の自己相関検出器の好適実施形態によれば、相関部は、並列に接続された第1電荷結合素子相関器及び第2電荷結合素子相関器を有しており、ゲート遅延部は、可変遅延器と、差動出力器とを備えるのが良い。

0020

相関部に入力された符号分割多重信号は、第1CDM信号及び第2CDM信号に2分岐される。第1CDM信号は、第1電荷結合素子相関器に送られ、また、第2CDM信号は、第2電荷結合素子相関器に送られる。相関部は、第1電荷結合素子相関器及び第2電荷結合素子相関器の出力が加算された信号を、相関信号として出力する。

0021

クロック遅延部が備える可変遅延器は、クロックパルスに遅延を与える。また、差動出力器は、可変遅延器で遅延されたクロックパルスを2分岐して、互いに相補的な第1及び第2の遅延クロック信号を生成する。

0022

このとき、クロック遅延変更手段は、クロック遅延量を0から最大クロック遅延量まで順次に変化させ、ゲート遅延変更手段は、ゲート遅延量を0から最大ゲート遅延量まで順次に変化させ、ゲート遅延変更手段で、ゲート遅延量を順次に変化させるゲート遅延変化量が、最大クロック遅延量で与えられるのが良い。

0023

また、上述した目的を達成するために、この発明の自己相関検出方法は上述の自己相関検出器で実施され、以下の過程を備えている。

0024

先ず、ゲート初期化過程において、ゲート遅延量を0に変更する。次に、クロック初期化過程において、クロック遅延量を0に変更する。次に、強度比較過程において、ゲート部から受け取ったゲート出力信号の出力強度を保存強度と比較して、出力強度が保存強度より大きい場合に、出力強度、クロック遅延量及びゲート遅延量を、それぞれ、保存強度、保存クロック遅延量及び保存ゲート遅延量として記憶部に格納する。次に、クロック遅延変化過程において、クロック遅延量を変化させる。次に、クロック遅延判定過程において、クロック遅延量が、最大クロック遅延量以上であるか否かを判定する。

0025

クロック遅延判定過程での判定の結果、クロック遅延量が最大クロック遅延量より小さい場合は、再び、強度比較過程を行う。一方、クロック遅延判定過程での判定の結果、クロック遅延量が最大クロック遅延量以上である場合は、ゲート遅延変化過程において、ゲート遅延量を変化させる。

0026

次に、ゲート遅延判定過程において、ゲート遅延量が、最大ゲート遅延量以上であるか否かを判定する。

0027

ゲート遅延判定過程での判定の結果、ゲート遅延量が最大ゲート遅延量より小さい場合は、再び、クロック初期化過程を行う。一方、ゲート遅延判定過程での判定の結果、ゲート遅延量が最大ゲート遅延量以上である場合は、遅延量設定過程において、保存クロック遅延量及び保存ゲート遅延量を、それぞれクロック遅延量及びゲート遅延量として設定する。

0028

このとき、ゲート遅延変化過程でゲート遅延量を順次に変化させるゲート遅延変化量が、最大クロック遅延量で与えられるのが良い。

発明の効果

0029

この発明の自己相関検出器及び自己相関検出方法によれば、ゲート遅延量及びクロック遅延量を順次に変化させながら、ゲート部の出力強度が最大になるゲート遅延量及びクロック遅延量を取得するデータ識別判定部を備えている。このため、符号分割多重信号とクロック信号の間の遅延調整の自動化が可能になる。

0030

また、この発明の自己相関検出器及び自己相関検出方法によれば、クロック遅延部において、最大クロック遅延量の範囲での遅延調整を行い、ゲート遅延部で、最大ゲート遅延量の範囲での遅延調整を行う。この最大ゲート遅延量は、例えば、データ周期で与えられ、最大クロック遅延量は、ゲート幅で与えられる。このため、最大遅延量の小さいクロック遅延部では、ゲート幅より短い時間変化量で変化させ、最大遅延量の大きいゲート遅延部では、ゲート幅程度の長い時間変化量で変化させることができる。

0031

CDM信号の各チップとクロックのタイミングを合わせるには、例えば8nsec程度の範囲内で、数psec程度の精度での調整が必要になる場合がある。この発明の自己相関検出器及び自己相関検出方法では、ゲート遅延部で粗調整を行い、クロック遅延部で微調整を行うので、簡単な構成で容易に自己相関検出を行い、遅延調整を行うことが可能になる。

図面の簡単な説明

0032

自己相関検出器の概略構成図である。
自己相関検出方法の処理フローを示す図である。
自己相関検出処理を模式的に示す図(1)である。
自己相関検出処理を模式的に示す図(2)である。
自己相関検出処理を模式的に示す図(3)である。
従来の光通信ネットワークの概略図である。

実施例

0033

以下、図を参照して、この発明の実施の形態について説明するが、各図はこの発明が理解できる程度に概略的に示したものに過ぎない。また、数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。

0034

(自己相関検出器)
図1を参照して、自己相関検出器について説明する。自己相関検出器10は、例えば、受動型光加入者ネットワーク(PON:Passive Optical Network)の局側装置(OLT:Optical Line Terminal)やユーザ端末装置(ONU:Optical Network Unit)のデコーダの部分に用いられる。

0035

自己相関検出器10は、相関部20、ゲート部30、クロック遅延部40、ゲート遅延部50、データ識別判定部60及びデータ復元部90を備えて構成される。

0036

自己相関検出器10には、データ信号として、符号分割多重(CDM:Code Division Multiplexing)信号(図中、矢印S101で示す。)が入力される。CDM信号S101は、相関部20に送られる。

0037

相関部20は、電荷結合素子(CCD:Charge Coupled Device)相関器を備えて構成される。相関部20は、CDM信号S101に対して、畳み込み演算を行い、相関信号(図中、矢印S121で示す。)を生成する。

0038

この実施形態では、相関部20は、並列に接続された、第1CCD相関器(CCD1)22及び第2CCD相関器(CCD2)24を有している。相関部20に送られたCDM信号S101は、第1CDM信号(図中、矢印S103で示す。)及び第2CDM信号(図中、矢印S105で示す。)に2分岐される。2分岐された一方の第1CDM信号S103は、第1CCD相関器22に送られる。また、2分岐された他方の第2CDM信号S105は、第2CCD相関器24に送られる。

0039

第1CCD相関器22は、第1CDM信号S103に対して畳み込み演算を行う。また、第2CCD相関器24は、第2CDM信号S105に対して畳み込み演算を行う。第1CCD相関器22及び第2CCD相関器24の出力は加算されて、加算された信号が相関信号S121として相関部20から出力される。

0040

第1CCD相関器22及び第2CCD相関器24を駆動するためのクロックパルス(図中、矢印S111で示す。)は、自己相関検出器10の外部から入力され、クロック遅延部40を経て相関部20に送られる。

0041

なお、クロックパルスS111は、任意好適な従来周知のクロック抽出回路(図示を省略する。)を用いて、CDM信号S101から抽出することができる。この場合、CDM信号S101を、自己相関検出器10に入力される前に2分岐して、一方を自己相関検出器10に送り、他方をクロック抽出回路に送ればよい。また、CDM信号のチップレートに対応する周波数発振器を用いて、クロックパルスS111を生成しても良い。

0042

この実施形態では、第1CCD相関器22及び第2CCD相関器24は、異なるビットのチップに対して相関処理を行う。例えば、第1CCD相関器22が奇数番目のチップに対して相関処理を行い、第2CCD相関器24が偶数番目のチップに対して相関処理を行う。このように、第1CCD相関器22及び第2CCD相関器24は、それぞれ、CDM信号を構成するチップの半分に対して相関処理を行う。このため、第1CCD相関器22及び第2CCD相関器24を駆動するのに用いられるクロックパルスS111の周波数は、CDM信号S101のチップレートの1/2で与えられる。例えば、CDM信号S101のチップレートが2[Gbps]のとき、クロックパルスS111の周波数を1[GHz]にすればよい。なお、周波数を1/2にするためには、従来周知の分周器を用いれば良い。

0043

ゲート部30は、遅延ゲート信号(図中、矢印S151で示す。)のパルスの有無に応じて、相関信号S121の通過及び遮断を切り換える。遅延ゲート信号S151は、データレートで与えられるデータ周期Tdataごとにパルスを有している。このパルスの幅がいわゆるゲート幅Wgateである。

0044

例えば、データレートが125[Mbps]のとき、データ周期Tdataは8[nsec](=1/125[Mbps])になる。また、CDM信号の符号長が16である場合、1つのデータは、16個のチップで構成されることになり、チップレートは2[Gbps](=125[Mbps]×16)になる。

0045

ゲート幅Wgateは、例えば、チップ幅で与えられる。チップレートが2[Gbps]の場合は、ゲート幅Wgateは、500[psec](=1/2[GHz])とする。なお、ゲート幅Wgateは、相関信号の雑音等により、チップ幅とは異なる値に設定しても良い。例えば雑音が少ない場合は、ゲート幅Wgateを広くしても相関信号の自己相関ピークを認識できる。ゲート幅Wgateを広くすると、後述する自己相関検出の時間を短縮することが可能になる。一方、雑音が多い場合は、ゲート幅Wgateを狭くして、雑音成分をより確実に除去すれば良い。

0046

ゲート部30の出力であるゲート出力信号(図中、矢印S131で示す。)は、相関信号S121を、遅延ゲート信号S151のパルスで抜き出した信号であり、データ識別判定部60に送られる。なお、ゲート出力信号S131はデータ復元部90にも送られる。通常の通信が行われる際には、データ復元部90で復元された復元データ(図中、矢印S191で示す。)が用いられる。

0047

クロック遅延部40は、クロックパルスS111にクロック遅延量Aの遅延を与えた遅延クロック信号を生成して、遅延クロック信号を相関部20に送る。クロック遅延部40は、可変遅延器42及び差動出力器44を備えて構成される。可変遅延器42は、クロックパルスS111に所定の遅延を与える機能を有していれば良く、光遅延器など任意好適な従来周知のものを用いれば良い。なお、可変遅延器42での遅延量(クロック遅延量)Aは、データ識別判定部60から受け取るクロック制御信号(図中、矢印S161で示す。)によって設定される。

0048

差動出力器44は、可変遅延器42で遅延されたクロックパルスを2分岐して、互いに相補的な第1遅延クロック信号(図中、矢印S143で示す。)及び第2遅延クロック信号(図中、矢印S145で示す。)を生成する。第1遅延クロック信号S143は、相関部20に送られて、第1CCD相関器22を駆動する。また、第2遅延クロック信号S145は、相関部20に送られて、第2CCD相関器24を駆動する。差動出力器44は、クロックパルスを2分岐し、両者の位相差を「π」にする機能を有していれば良く、任意好適な従来周知のものを用いることができる。

0049

なお、第1遅延クロック信号S143及び第2遅延クロック信号S145が、第1CCD相関器22及び第2CCD相関器24に入力される際の位相差を「π」にするため、相関部20に、位相検波器と、第1遅延クロック信号S143及び第2遅延クロック信号S145の位相を調整する可変遅延器とをさらに設けても良い。

0050

ゲート遅延部50は、ゲートパルス(図中、矢印S113で示す。)にゲート遅延量Bの遅延を与えた遅延ゲート信号S151を生成して、この遅延ゲート信号S151をゲート部30に送る。ゲート遅延部50は、クロック遅延部40と同様に可変遅延器を備えて構成すれば良い。なお、ゲート遅延部50での遅延量(ゲート遅延量)Bは、データ識別判定部60から受け取るゲート制御信号(図中、矢印S163で示す。)によって設定される。

0051

データ識別判定部60は、A/D変換部62、記憶部64、クロック制御信号生成部66、ゲート制御信号生成部68及び制御部70を備えて構成される。

0052

制御部70は、例えば、中央処理装置(CPU:Central Processing Unit)で構成される。また、記憶部64は、RAM(Random Access Memory)及びROM(Read Only Memory)等で構成される。制御部70は、例えば、記憶部64に格納されているプログラムを実行して、機能手段として、クロック遅延変更手段72、ゲート遅延変更手段74、強度比較手段76及び遅延量設定手段78を実現する。

0053

A/D変換部62は、データ識別判定部60に送られたゲート出力信号S131を、アナログ信号からデジタル信号に変換して、制御部70に送る。

0054

クロック制御信号生成部66は、制御部70から、クロック遅延量Aの情報を受け取り、クロック制御信号S161を生成する。クロック制御信号生成部66は、クロック制御信号S161をクロック遅延部40に送る。クロック制御信号S161を受けたクロック遅延部40は、クロックパルスS111をクロック遅延量Aだけ遅延させるように、遅延量を設定する。

0055

ゲート制御信号生成部68は、制御部70から、ゲート遅延量Bの情報を受け取り、ゲート制御信号S163を生成する。ゲート制御信号生成部68は、ゲート制御信号S163をゲート遅延部50に送る。ゲート制御信号S161を受けたゲート遅延部50は、ゲートパルスS113をゲート遅延量Bだけ遅延させるように、遅延量を設定する。

0056

記憶部64には、上述したプログラムに加えて、保存強度、保存クロック遅延量及び保存ゲート遅延量が更新可能に格納される。ここで、保存強度は、ゲート部30から出力されるゲート出力信号S131の最大値である。また、保存クロック遅延量及び保存ゲート遅延量は、それぞれ保存強度が得られたときの、クロック遅延量及びゲート遅延量である。

0057

クロック遅延変更手段72は、クロックパルスに与えるクロック遅延量Aを、所定の初期値である最小クロック遅延量Aminから最大クロック遅延量Amaxの範囲内で変更する。クロック遅延変更手段72は、変更したクロック遅延量Aをクロック制御信号生成部66に送る。この最小クロック遅延量Aminは、例えば、0とされる。また、最大クロック遅延量Amaxは、例えば、最小クロック遅延量Aminに、遅延ゲート信号S151のゲート幅Wgateを加えたものとして与えられる。

0058

ゲート遅延変更手段74は、ゲートパルスに与えるゲート遅延量Bを所定の初期値である最小ゲート遅延量Bminから最大ゲート遅延量Bmaxの範囲内で変更する。ゲート遅延変更手段74は、変更したゲート遅延量Bをゲート制御信号生成部66に送る。この最小ゲート遅延量Bminは、例えば、0とされる。この最大ゲート遅延量Bmaxは、例えば、最小ゲート遅延量BminにCDM信号S101のデータ周期Tdataを加えたもので与えられる。

0059

強度比較手段76は、ゲート部30から、A/D変換部62を経て受け取った、ゲート出力信号S131の出力強度を、記憶部64から読み出した保存強度と比較する。なお、ここでは、出力強度は、ゲート出力信号S131のピーク値を示す。出力強度と保存強度の比較の結果、出力強度が保存強度より大きい場合に、出力強度を保存強度として記憶部64に格納すると共に、この出力強度が得られたときのクロック遅延量及びゲート遅延量を、それぞれ、保存クロック遅延量及び保存ゲート遅延量として記憶部64に格納する。

0060

遅延量設定手段78は、記憶部64から保存クロック遅延量を読出し、この読み出した保存クロック遅延量を新たにクロック遅延量Aとして、クロック制御信号生成部66に送る。また、遅延量設定手段78は、記憶部64から保存ゲート遅延量を読出し、この読み出した保存ゲート遅延量を新たにゲート遅延量Bとして、ゲート制御信号生成部68に送る。

0061

(自己相関検出方法)
図2を参照して、自己相関検出方法について説明する。

0062

この自己相関検出方法は、新たにネットワークを構成したときや、復元データにエラーが発生したときなど、不定期に行っても良いし、定期的に行っても良い。

0063

自己相関検出が開始されると、先ず、ステップ(以下、ステップをSで表す。)10のゲート初期化過程において、ゲート遅延変更手段74はゲート遅延量Bを最小ゲート遅延量Bminに変更する。ゲート遅延部50は、ゲートパルスS113に対して、ゲート遅延量B(ここでは、Bmin)の遅延を与えた遅延ゲート信号S151を生成して、ゲート部30に送る。

0064

次に、S20のクロック初期化過程において、クロック遅延変更手段72は、クロック遅延量Aを最小クロック遅延量Aminに変更する。このとき、クロック遅延部40は、クロックパルスS111に対して、クロック遅延量A(ここでは、Amin)の遅延を与えた遅延クロック信号S143及びS145を生成して、相関部20に送る。

0065

次に、S30の強度比較過程において、強度比較手段76は、ゲート部30から、A/D変換部62を経て受け取ったゲート出力信号S131の出力強度を、記憶部64から読み出した保存強度と比較する。比較の結果、出力強度が保存強度より大きい場合は、出力強度、クロック遅延量及びゲート遅延量を、それぞれ、保存強度、保存クロック遅延量及び保存ゲート遅延量として記憶部64に格納する。

0066

強度比較過程S30を行った後、S40のクロック遅延変化過程において、クロック遅延変更手段72は、クロック遅延量Aにクロック遅延変化量ΔAを加えたA+ΔAを、新たにクロック遅延量Aとする。なお、クロック遅延変化量ΔAは、例えば、チップレートの10倍に対応する時間に設定される。

0067

次に、S50のクロック遅延判定過程において、クロック遅延変更手段72は、クロック遅延量Aが、予め設定された最大クロック遅延量Amax以上であるか否かを判定する。

0068

クロック遅延判定過程S50での判定の結果、クロック遅延量Aが最大クロック遅延量Amaxより小さい場合(No)は、再び、強度比較過程S30を行う。一方、クロック遅延判定過程S50での判定の結果、クロック遅延量Aが最大クロック遅延量Amax以上である場合(Yes)は、続いて、S60のゲート遅延変化過程を行う。

0069

ゲート遅延変化過程S60では、ゲート遅延変更手段74が、ゲート遅延量Bに、ゲート遅延変化量ΔBを加えたB+ΔBを、新たにゲート遅延量Bとする。なお、ゲート遅延変化量ΔBは、ゲート幅Wgateに対応する時間に設定される。

0070

次に、S70のゲート遅延判定過程において、ゲート遅延変更手段74は、ゲート遅延量Bが、予め設定された最大ゲート遅延量Bmax以上であるか否かを判定する。

0071

ゲート遅延判定過程S70での判定の結果、ゲート遅延量Bが最大ゲート遅延量Bmaxより小さい場合(No)は、再び、クロック初期化過程S20を行う。一方、ゲート遅延判定過程S60での判定の結果、ゲート遅延量Bが最大ゲート遅延量Bmax以上である場合は、続いて、S80の遅延量設定過程を行う。

0072

遅延量設定過程S80では、遅延量設定手段78は、記憶部64から、保存クロック遅延量を読み出し、この保存クロック遅延量を、新たにクロック遅延量Aとして設定して、このクロック遅延量Aの情報をクロック制御信号生成部66に送る。また、遅延量設定手段78は、記憶部64から、保存ゲート遅延量を読み出し、この保存ゲート遅延量を、新たにゲート遅延量Bとして設定して、このゲート遅延量の情報をゲート制御信号生成部68に送る。

0073

クロック遅延量A及びゲート遅延量Bの設定が完了すると、自己相関検出処理が完了する。

0074

図3〜5を参照して、自己相関検出について説明する。出力信号の強度が最も大きくなるのは、CDM信号S103及びS105とクロック信号S143及びS145のタイミングが合っていて、自己相関成分であるピーク成分と、ゲート信号のタイミングがあっている場合である。ここで、CDM信号とクロック信号のタイミングが合うとは、クロック信号の立ち上がり時刻と、CDM信号の1チップの開始の時刻が一致していることをいうものとする。また、自己相関成分とゲート信号のタイミングが合うとは、ゲート信号に含まれるゲートパルスのパルス幅に、自己相関成分が含まれることをいう。

0075

図3は、CDM信号S103及びS105とクロック信号S143及びS145のタイミングが合っておらず、また、自己相関成分(図中、Iで示す。)とゲート信号S151のタイミングがいずれも合っていない状態を示している。図3では、CDM信号S103及びS105の1チップの中ほどでクロック信号S143及びS145が立ち上がっている。このため、自己相関成分(I)のピーク値Vpeakは閾値Vthよりも小さい。

0076

図4は、CDM信号S103及びS105とクロック信号S143及びS145のタイミングが合っておらず、自己相関成分(I)とゲート信号S151のタイミングが合っている状態を示している。図4では、図3に比べて、クロック信号の立ち上がり時刻が早くなっていて、データ信号の1チップの前半でクロック信号が立ち上がっている。この場合、自己相関成分(I)のピーク値Vpeakは、図3に示す場合よりも高くなっているが、閾値Vthよりも小さい。

0077

図5は、CDM信号S103及びS105とクロック信号S143及びS145のタイミングが合っており、また、自己相関成分(I)とゲート信号S151のタイミングが合っている状態を示している。図5では、データ信号の1周期開始時刻と同時に、クロック信号が立ち上がっている。このため、自己相関成分(I)のピーク値Vpeakは、閾値Vthよりも大きくなる。

0078

ここで、図3〜5に示した閾値Vthは、各図における自己相関成分(I)のピーク値Vpeakを比較するのに示している。

0079

上述した自己相関検出器及び自己相関検出方法によれば、ゲート遅延量及びクロック遅延量を順次に変化させながら、ゲート部の出力強度が最大になるゲート遅延量及びクロック遅延量を取得するデータ識別判定部を備えている。このため、符号分割多重信号とクロック信号の間の遅延調整の自動化が可能になる。

0080

また、クロック遅延部において、ゲート幅の範囲での遅延調整を行い、ゲート遅延部で、データ周期の範囲での遅延調整を行うと、最大遅延量の小さい可変遅延器では、チップ周期程度の短い時間変化量で変化させ、最大遅延量の大きい可変遅延器では、ゲート幅程度の長い時間変化量で変化させることができる。

0081

CDM信号の各チップとクロックのタイミングを合わせるには、例えば8nsec程度の範囲内で、数psec程度の精度での調整が必要になる場合がある。この発明の自己相関検出器及び自己相関検出方法では、ゲート遅延部で粗調整を行い、クロック遅延部で微調整を行うので、簡単な構成で容易に調整を行うことが可能になる。

0082

10自己相関検出器
20相関部
22 第1CCD相関器(CCD1)
24 第2CCD相関器(CCD2)
30ゲート部
40クロック遅延部
42可変遅延器
44差動出力器
50ゲート遅延部
60データ識別判定部
62 A/D変換部
64 記憶部
66クロック制御信号生成部
68ゲート制御信号生成部
70 制御部
72 クロック遅延変更手段
74 ゲート遅延変更手段
76強度比較手段
78遅延量設定手段
90データ復元部

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ