図面 (/)

技術 光データリンク

出願人 住友電気工業株式会社
発明者 田中康祐
出願日 2009年1月15日 (12年1ヶ月経過) 出願番号 2009-006690
公開日 2010年7月29日 (10年6ヶ月経過) 公開番号 2010-166309
状態 拒絶査定
技術分野 計算機・クロック 通信制御
主要キーワード シリーズデータ 指示信号線 動作クロック速度 オープンドレインバッファ シリアルクロック線 リード情報 Dフリップフロップ シリアルメモリ
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2010年7月29日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

課題

クロックストレッチすることなく外部機器とI2C通信を行うことができる光データリンクを提供する。

解決手段

シリアルクロック線(SCL)におけるシリアルクロック信号SCLのレベルがHレベルの時に、シリアルデータ線(SDA)におけるシリアルデータ信号SDAのレベルがHレベルからLレベルに変化したことを検知すると、内部機器12’の動作クロック速度を上げ、高速な実行が必要な処理を完了した時点で内部機器12’の動作クロック速度を元の状態に下げる動作クロック速度制御部13を備えている。

概要

背景

各種制御データを記憶するEEPROM(Electrically Erasable and Programmable Read Only Memory)等の内部機器と、外部機器とがI2C(Inter-IntegratedCircuit)通信バスを介してデータ通信を行うことができる光データリンクが提案されている。この光データリンクは、外部との光通信を行う光信号送受信部の他に、外部機器との通信制御を実現するためのマイクロプロセッサを利用した内部機器を備えている。

図4は、I2C通信が可能な光データリンク10と外部機器2とを接続した機能ブロック図である。光データリンクの光信号送受信部11は、送信用型光モジュール(TOSA:Transmitter Optical Sub-Assembly)、受信用小型光モジュール(ROSA:Receiver Optical Sub-Assembly)等から構成される。内部機器12は、EEPROMや通信制御用IC等から構成され、外部機器2とI2C通信バスBを介して通信するスレーブデバイスとして機能する。
外部機器2は、I2C通信バスBを介して光データリンク1の内部機器12を外部から制御するマスターデバイスとして機能する。

内部機器12及び外部機器2は、例えば、非特許文献1に開示されているようにシリアルクロック線(SCL)とシリアルデータ線(SDA)との2本の信号線から構成されるI2C通信バスBの接続ポート(図示省略)を備え、当該I2C通信バスBを介して双方向のデータ通信が可能である。シリアルクロック線におけるシリアルクロック信号SCL及びシリアルデータ線におけるシリアルデータ信号SDAの信号レベルは、各々プルアップ抵抗RによってプルアップされたHレベルに維持される。

従って、シリアルクロック信号SCLのレベル状態は、原則、外部機器2が備えるオープンドレインバッファによって変化されるが、必要に応じて内部機器12が備えるオープンドレインバッファによっても変化される。また、シリアルデータ信号SDAのレベル状態は、外部機器2又は内部機器12が備えるオープンドレインバッファによって変化される。

次に、I2C通信処理について、図5、図6、図8に示すタイミングチャート、及び、図7に示すフロー図を用いて説明する。外部機器2と内部機器12においてデータ送受信が実行されていない間(通信開始前)は、図5の符号Y1で示すように、シリアルクロック信号SCL及びシリアルデータ信号SDAのレベルは、共にプルアップ抵抗RによってHレベルに維持されている。

このような状態において、外部機器2が、内部機器12との通信を開始しようとすると、符号Y2で示すように、シリアルクロック信号SCLのレベルをHレベルに維持したまま、シリアルデータ信号SDAのレベルをHレベルからLレベルに変化させる処理、いわゆるスタートコンディションを実行する。一方、内部機器12は、前記の外部機器2からのシリアルデータ信号SDAがHレベルからLレベルに変化したことを検出する。このようにすることで、外部機器2は、内部機器12との通信を開始することができる。

続けて、外部機器2は、符号Y3で示すように、シリアルデータ信号SDAのレベルを変化させて、スレーブアドレスと称する7ビットのスレーブアドレス識別情報(内部機器12のアドレス情報A7〜A1)を送信する。前記情報の送信後、外部機器2は、符号Y4で示すように、データ送信の方向を示す1ビットのリード(R)/ライト(W)情報を送信する。R情報は、内部機器12から外部機器2へのデータ送信を示し、W情報は、外部機器2から内部機器12へのデータ送信を示す。

内部機器12側では、受信したスレーブアドレス識別情報とリード情報解析し、外部機器2が送信したデータを、内部機器12が応答(受信)する必要があるデータであると判定すると、符号Y5で示すように、シリアルクロック信号SCLのレベルがLレベルからHレベルに変化する間に、シリアルデータ信号SDAのレベルをLレベルにする(ACK返信)。内部機器12が、応答する必要がないと判定すると、図6の符号Y6で示すように、シリアルクロック信号SCLのレベルがLレベルからHレベルに変化する間に、シリアルデータ信号SDAのレベルをHレベルにする(NAK返信)。

外部機器2は、続くシリアルクロック信号SCLが立ち上がってHレベルに変化すると、シリアルデータ信号SDAのレベルを検知する。この場合、Lレベルを検知したら(ACK受信)、シリアルデータ信号SDAのレベルを変化させることによって次のデータを内部機器12に送信する。このデータ送信は1バイト単位で行われ、内部機器12は、適切な受信データを受信すると、前述のようにACKを外部機器2に返信する。以後、これらの送信、受信、返信を繰り返し、所定のデータ通信が行われる。

前記シリアルデータ信号SDAのレベルの検知において、外部機器2が検知したレベルがHレベルの場合には(NAK受信)、内部機器12が反応していないと判定し、通信中断処理やリトライ処理を実行する。上記のアドレス情報などの受信後に実行されるACK/NAK返信については、例えば、非特許文献2に開示されている。

ところで、図7に示すフロー図のように、内部機器12は、外部機器2が送信したデータを受信するが(ステップS11)、その後、内部機器12が、受信したデータを上記のように解析し応答する必要があると判定しても(ステップS12)、ACKを外部機器2に返信するまでには、当該受信データの解析処理などに時間が掛かり、シリアルクロック信号SCLのレベルがLレベルからHレベルに変化する間に、シリアルデータ信号SDAのレベルをLレベルにする(ACK返信)ことができない場合がある。このような場合、通常、内部機器12は、外部機器2に対していわゆる「WAIT」をかけ、ACK返信することが行われている(ステップS13)。以後、前述のように、内部機器12は、I2Cデータ受信を継続する(ステップS14)。

「WAIT」の具体例を説明すると、図8の符号Y7で示すように、内部機器12が、シリアルクロック信号SCLのレベルをLレベルにして、外部機器2に対してACK(又はNAK)返信が遅れることを通知する(クロックストレッチといわれている)。その後、内部機器12における解析処理などが終了すると、シリアルクロック信号SCLのレベルをLレベルからHレベルに変化させてACK返信を行う。

内部機器12との通信を終了する場合には、外部機器2は、シリアルクロック信号SCLのレベルをHレベルに維持し、シリアルデータ信号SDAのレベルをLレベルからHレベルに変化させる処理、いわゆるストップコンディションを実行する。このようにすることで、外部機器2は、内部機器12との通信を終了することができる。

なお、前述のI2C通信においては、スタートコンディションとストップコンディションを除き、外部機器2は、シリアルクロック信号SCLのレベルがLレベルのときにのみ、シリアルデータ信号SDAのレベルを変化させる。

概要

クロックストレッチすることなく外部機器とI2C通信を行うことができる光データリンクを提供する。シリアルクロック線(SCL)におけるシリアルクロック信号SCLのレベルがHレベルの時に、シリアルデータ線(SDA)におけるシリアルデータ信号SDAのレベルがHレベルからLレベルに変化したことを検知すると、内部機器12’の動作クロック速度を上げ、高速な実行が必要な処理を完了した時点で内部機器12’の動作クロック速度を元の状態に下げる動作クロック速度制御部13を備えている。

目的

本発明は、かかる実情に鑑みてなされたものであり、省電力を図りつつ、クロックストレッチすることなく外部機器とI2C通信を行うことができる光データリンクを提供する

効果

実績

技術文献被引用数
1件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

シリアルクロック線シリアルデータ線とから構成されるI2C通信バスを介して外部機器データ送受信を行う内部機器を備えた光データリンクであって、前記シリアルクロック線におけるシリアルクロック信号のレベルがHレベルの時に、前記シリアルデータ線におけるシリアルデータ信号のレベルがHレベルからLレベルに変化したことを検知すると、前記内部機器の動作クロック速度を上げ、高速な実行が必要な処理を完了した時点で前記内部機器の動作クロック速度を元の状態に下げる動作クロック速度制御部を備えたことを特徴とする光データリンク。

技術分野

0001

本発明は、I2C通信バスを介して外部機器データ送受信を行う内部機器を備えた光データリンクに関する。

背景技術

0002

各種制御データを記憶するEEPROM(Electrically Erasable and Programmable Read Only Memory)等の内部機器と、外部機器とがI2C(Inter-IntegratedCircuit)通信バスを介してデータ通信を行うことができる光データリンクが提案されている。この光データリンクは、外部との光通信を行う光信号送受信部の他に、外部機器との通信制御を実現するためのマイクロプロセッサを利用した内部機器を備えている。

0003

図4は、I2C通信が可能な光データリンク10と外部機器2とを接続した機能ブロック図である。光データリンクの光信号送受信部11は、送信用型光モジュール(TOSA:Transmitter Optical Sub-Assembly)、受信用小型光モジュール(ROSA:Receiver Optical Sub-Assembly)等から構成される。内部機器12は、EEPROMや通信制御用IC等から構成され、外部機器2とI2C通信バスBを介して通信するスレーブデバイスとして機能する。
外部機器2は、I2C通信バスBを介して光データリンク1の内部機器12を外部から制御するマスターデバイスとして機能する。

0004

内部機器12及び外部機器2は、例えば、非特許文献1に開示されているようにシリアルクロック線(SCL)とシリアルデータ線(SDA)との2本の信号線から構成されるI2C通信バスBの接続ポート(図示省略)を備え、当該I2C通信バスBを介して双方向のデータ通信が可能である。シリアルクロック線におけるシリアルクロック信号SCL及びシリアルデータ線におけるシリアルデータ信号SDAの信号レベルは、各々プルアップ抵抗RによってプルアップされたHレベルに維持される。

0005

従って、シリアルクロック信号SCLのレベル状態は、原則、外部機器2が備えるオープンドレインバッファによって変化されるが、必要に応じて内部機器12が備えるオープンドレインバッファによっても変化される。また、シリアルデータ信号SDAのレベル状態は、外部機器2又は内部機器12が備えるオープンドレインバッファによって変化される。

0006

次に、I2C通信処理について、図5図6図8に示すタイミングチャート、及び、図7に示すフロー図を用いて説明する。外部機器2と内部機器12においてデータ送受信が実行されていない間(通信開始前)は、図5の符号Y1で示すように、シリアルクロック信号SCL及びシリアルデータ信号SDAのレベルは、共にプルアップ抵抗RによってHレベルに維持されている。

0007

このような状態において、外部機器2が、内部機器12との通信を開始しようとすると、符号Y2で示すように、シリアルクロック信号SCLのレベルをHレベルに維持したまま、シリアルデータ信号SDAのレベルをHレベルからLレベルに変化させる処理、いわゆるスタートコンディションを実行する。一方、内部機器12は、前記の外部機器2からのシリアルデータ信号SDAがHレベルからLレベルに変化したことを検出する。このようにすることで、外部機器2は、内部機器12との通信を開始することができる。

0008

続けて、外部機器2は、符号Y3で示すように、シリアルデータ信号SDAのレベルを変化させて、スレーブアドレスと称する7ビットのスレーブアドレス識別情報(内部機器12のアドレス情報A7〜A1)を送信する。前記情報の送信後、外部機器2は、符号Y4で示すように、データ送信の方向を示す1ビットのリード(R)/ライト(W)情報を送信する。R情報は、内部機器12から外部機器2へのデータ送信を示し、W情報は、外部機器2から内部機器12へのデータ送信を示す。

0009

内部機器12側では、受信したスレーブアドレス識別情報とリード情報解析し、外部機器2が送信したデータを、内部機器12が応答(受信)する必要があるデータであると判定すると、符号Y5で示すように、シリアルクロック信号SCLのレベルがLレベルからHレベルに変化する間に、シリアルデータ信号SDAのレベルをLレベルにする(ACK返信)。内部機器12が、応答する必要がないと判定すると、図6の符号Y6で示すように、シリアルクロック信号SCLのレベルがLレベルからHレベルに変化する間に、シリアルデータ信号SDAのレベルをHレベルにする(NAK返信)。

0010

外部機器2は、続くシリアルクロック信号SCLが立ち上がってHレベルに変化すると、シリアルデータ信号SDAのレベルを検知する。この場合、Lレベルを検知したら(ACK受信)、シリアルデータ信号SDAのレベルを変化させることによって次のデータを内部機器12に送信する。このデータ送信は1バイト単位で行われ、内部機器12は、適切な受信データを受信すると、前述のようにACKを外部機器2に返信する。以後、これらの送信、受信、返信を繰り返し、所定のデータ通信が行われる。

0011

前記シリアルデータ信号SDAのレベルの検知において、外部機器2が検知したレベルがHレベルの場合には(NAK受信)、内部機器12が反応していないと判定し、通信中断処理やリトライ処理を実行する。上記のアドレス情報などの受信後に実行されるACK/NAK返信については、例えば、非特許文献2に開示されている。

0012

ところで、図7に示すフロー図のように、内部機器12は、外部機器2が送信したデータを受信するが(ステップS11)、その後、内部機器12が、受信したデータを上記のように解析し応答する必要があると判定しても(ステップS12)、ACKを外部機器2に返信するまでには、当該受信データの解析処理などに時間が掛かり、シリアルクロック信号SCLのレベルがLレベルからHレベルに変化する間に、シリアルデータ信号SDAのレベルをLレベルにする(ACK返信)ことができない場合がある。このような場合、通常、内部機器12は、外部機器2に対していわゆる「WAIT」をかけ、ACK返信することが行われている(ステップS13)。以後、前述のように、内部機器12は、I2Cデータ受信を継続する(ステップS14)。

0013

「WAIT」の具体例を説明すると、図8の符号Y7で示すように、内部機器12が、シリアルクロック信号SCLのレベルをLレベルにして、外部機器2に対してACK(又はNAK)返信が遅れることを通知する(クロックストレッチといわれている)。その後、内部機器12における解析処理などが終了すると、シリアルクロック信号SCLのレベルをLレベルからHレベルに変化させてACK返信を行う。

0014

内部機器12との通信を終了する場合には、外部機器2は、シリアルクロック信号SCLのレベルをHレベルに維持し、シリアルデータ信号SDAのレベルをLレベルからHレベルに変化させる処理、いわゆるストップコンディションを実行する。このようにすることで、外部機器2は、内部機器12との通信を終了することができる。

0015

なお、前述のI2C通信においては、スタートコンディションとストップコンディションを除き、外部機器2は、シリアルクロック信号SCLのレベルがLレベルのときにのみ、シリアルデータ信号SDAのレベルを変化させる。

先行技術

0016

UM10204 I2C-bus specification and user manual(THEI2C-BUSSPECIFICATION),P.7 Fig.2
C8051F41x(Silicon Laboratories),P.204 Figure 21.7

発明が解決しようとする課題

0017

ところで、内部機器に用いられる代表的なスレーブデバイスであるシリアルメモリは、M24Cxxシリーズデータシート,STMicroelectronics P.22 Table 15に示されているようにクロックストレッチすることなくACK返信を行うものもある。それ故、このような内部機器に対応するために、外部機器の中には、内部機器によるクロックストレッチが発生しないことを前提機能設計されているものがある。このようにクロックストレッチ非対応の外部機器とI2C通信を行う場合、内部機器は、データを受信してからACKを返信するまでの処理時間を極力短縮し、クロックストレッチせずにACK返信を行うことが必要になる。この場合、クロックストレッチせずにACK返信を行うようにすればよいが、これにはクロック速度を上げる必要がある。

0018

一方、光データリンクにおいては、省電力の要請から、プロセッサ等の内部機器の動作クロック速度を常時低速にしたり、プロセッサが実行する命令内容の中にNOP(No OPeration)命令がある場合には、動作クロックを停止させることが行われている。しかし、このようにすると、内部機器において、データを受信してからACKを返信するまでの処理時間が長くなり、クロックストレッチを行う必要が生じる。すなわち、省電力を図ることとクロックストレッチせずにACK返信を行うことは、相容れないという問題がある。

0019

本発明は、かかる実情に鑑みてなされたものであり、省電力を図りつつ、クロックストレッチすることなく外部機器とI2C通信を行うことができる光データリンクを提供することを目的とする。

課題を解決するための手段

0020

本発明による光データリンクは、シリアルクロック線とシリアルデータ線とから構成されるI2C通信バスを介して外部機器とデータ送受信を行う内部機器を備えた光データリンクである。シリアルクロック線におけるシリアルクロック信号のレベルがHレベルの時に、シリアルデータ線におけるシリアルデータ信号のレベルがHレベルからLレベルに変化したことを検知すると、内部機器の動作クロック速度を上げ、高速な実行が必要な処理を完了した時点で内部機器の動作クロック速度を元の状態に下げる動作クロック速度制御部を備えている。

発明の効果

0021

本発明によれば、外部機器とI2C通信開始時に、内部機器の動作クロック速度を上げ、高速処理の不要時には通常の動作クロック速度に下げるので、省電化を図りながら、クロックストレッチすることなく外部機器とI2C通信を実行することが可能となる。

図面の簡単な説明

0022

本発明に係わる光データリンク、及び、外部機器の機能ブロック図である。
内部機器の動作クロック速度制御を説明するためのタイミングチャートである。
内部機器の動作クロック速度制御を説明するためのフロー図である。
従来技術の光データリンク、及び、外部機器の機能ブロック図である。
I2C通信を説明するためのタイミングチャートの一例である。
I2C通信におけるNAK返信を説明するためのタイミングチャートの一例である。
I2C通信処理を説明するためのフロー図である。
I2C通信におけるクロックストレッチを説明するためのタイミングチャートの一例である。

実施例

0023

本発明に詳細について、図1及び図2を参照しながら説明する。図1は、本発明に係る光データリンク1及び外部機器2の機能ブロック図である。図2は、光データリンク1の内部機器の動作クロック速度制御を説明するためのタイミングチャートである。なお、図4に示した機能ブロックと同一の機能を有する機能ブロックについては、同一の符号を付してその説明を省略する。

0024

本発明による光データリンクは、図1に示すように、光信号送受信部11の他に内部機器12’と当該内部機器12’のクロック速度を制御する動作クロック速度制御部13を備えている。動作クロック速度制御部13には、シリアルクロック線(SCL)とシリアルデータ線(SDA)が接続され、動作クロック速度制御部13と内部機器12’とは指示信号線(S)によって接続されている。

0025

内部機器12’は、図4で説明したのと同様に外部機器2との間で双方向のI2C通信を実行する。通信を実行するに際して、動作クロック速度制御部13は、シリアルクロック信号SCLのレベルがHレベルに維持されている状態の時に、シリアルデータ信号SDAのレベルがHレベルからLレベルに変化したこと(スタートコンディション)を検知すると、内部機器12’の動作クロック速度を上げるように制御する。他方、動作クロック速度制御部13は、上記のスタートコンディションから始まるI2C通信に係わる一連の処理が終了した時点で内部機器12’の動作クロック速度を元の状態に下げるように、制御する。

0026

動作クロック速度制御部13は、様々な回路構成、例えば、Dフリップフロップ(Delay Flip-Flop)回路を採用することができる。この場合、Dフリップフロップ回路を、信号の立ち下がりエッジ動作型に構成する。また、シリアルクロック信号SCLを、前記回路のデータ入力端子に入力し、シリアルデータ信号SDAを前記回路のクロック入力端子に入力する。そして、前記回路の出力立ち上がりで、前記指示信号Sを出力する(割り込みを発生)。

0027

上記した内部機器12’における動作クロック速度の制御について、図2に示すタイミングチャートを参照しながら詳細に説明する。ここで、図5で説明したように、外部機器2からのシリアルクロック信号SCLのY1とシリアルデータ信号SDAのY2により、スタートコンディションが実行されたとする。

0028

動作クロック速度制御部13は、符号X1でスタートコンディションが実行されると同時に、このスタートコンディションを検知する。これにより、動作クロック速度制御部13は、符号X2で示すように、内部機器12’に、動作クロック速度を上げるように指示する指示信号(割り込み信号)を出力する。前記指示信号を受信した内部機器12’は、符号X3で示すように、当該機器12’の動作クロック速度を上げて(動作クロック速度:低速→高速)、通信および通信内容に伴う一連の処理を実行する。

0029

その後、符号X4で示すように、外部機器2からのI2C通信はストップコンディションによって終了する。内部機器12’は、通信終了後もその通信内容により、必要に応じて高速処理を実行し、高速処理が終了した時点で動作クロック速度制御部13は、符号X5で示すように、内部機器12’に、動作クロック速度を元の状態に下げるように指示する指示信号を出力する(前記動作クロック速度を上げるように指示する指示信号のレベルをLレベルにする)。
前記指示信号を受信した内部機器12’は、符号X6で示すように、当該機器12’の動作クロック速度を元の状態に下げて(動作クロック速度:高速→低速)、省電力状態にする。

0030

内部機器12’における動作クロック速度の制御処理フローについて、図3に示すフロー図を参照しながら詳細に説明する。
動作クロック速度制御部13が、スタートコンディションを検知すると(ステップS1)、内部機器12’に、動作クロック速度を上げるように指示する指示信号を出力する。前記指示信号を受信した内部機器12’は、当該機器12’の動作クロック速度を上げる(ステップS2)。その後、スタートコンディションの実行が終了する(ステップS3)。

0031

内部機器12’は、外部機器2が送信したデータを受信し(ステップS4)、その後、内部機器12’が、受信したデータを解析し応答する必要があると判定すると(ステップS5)、ACKを外部機器2に返信する(ステップS6)。以後、内部機器12’は、I2Cデータ受信を継続する(ステップS7)。

0032

その後、ストップコンディションによってI2C通信が終了すると(ステップS8)、内部機器12’は高速処理を終了する場合もあるが、通信内容により必要に応じてさらに高速でデータ処理を行う必要がある場合もある。いずれにせよ、内部機器12’が高速処理を終了した時点で自らの動作クロック速度を下げるか、または動作クロック速度制御部13へ高速処理終了を知らせる出力をおこない、この出力を受けた動作クロック速度制御部13が内部機器12’へ動作クロック速度を下げるように指示する指示信号を出力する。前記指示信号を受信した内部機器12’は、当該機器12’の動作クロック速度を元の状態に下げる(ステップS9)。以上で、外部機器2と内部機器12’との、I2Cデータ通信と通信内容に伴う内部機器12’の一連の高速処理が完了する(ステップS10)。

0033

このようにすることで、外部機器2と内部機器12’間においてI2C通信と通信内容にともなう一連に高速処理を行わない間は動作クロック速度を低くして省電力を図ることができる。他方、外部機器2と内部機器12’との間で、I2C通信と通信内容にともなう一連の高速処理を実行する間は動作クロック速度を上げることができるので、クロックストレッチを発生することなく外部機器に対応させることができる。

0034

1,10…光データリンク、11…光信号送受信部、12,12’…内部機器、13…動作クロック速度制御部、2…外部機器。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 三菱電機株式会社の「 通信装置、通信システム、及びプログラム」が 公開されました。( 2020/12/17)

    【課題・解決手段】第1PHY部(121)は、物理層における信号の送受信を担い、通信ケーブル(601)を介して通信装置(101)の第2PHY部(142)と信号の送受信を行い、第2PHY部(142)に対し... 詳細

  • 華為技術有限公司の「 データ配信方法及び配信サーバ」が 公開されました。( 2020/12/17)

    【課題・解決手段】この開示は、データ配信方法及び配信サーバを提供し、ネットワーク技術の分野に属する。その方法は、アップストリームノードが送信する第1のアップストリームデータパケット及び第2のアップスト... 詳細

  • 三菱電機株式会社の「 電気機器、通信システム、及び制御方法」が 公開されました。( 2020/12/17)

    【課題・解決手段】機器(100)は、管理装置(200)と通信する。機器(100)は、予め決められた通信速度よりも通信速度が遅いネットワークを介して、管理装置(200)からデータを受信する受信部(110... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ