図面 (/)

技術 高性能テスターインタフェースモジュール

出願人 テラダイン・インコーポレーテッド
発明者 パーリッシュ,フランクベーズィズ,アラシュカステラノ,デレクルコルスト,アーサー・イートンプソン,ドナルド・エリックベッカー,ジョナサン・エム
出願日 2009年9月28日 (12年3ヶ月経過) 出願番号 2009-222000
公開日 2010年2月12日 (11年10ヶ月経過) 公開番号 2010-032531
状態 特許登録済
技術分野 電子回路の試験
主要キーワード 高周波障害 グランドケーブル 経路構造 成形チップ 不合格判定 圧縮係合 内側空洞 電子機器回路
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2010年2月12日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (6)

課題

テスターチャネル密度を最大にしながら、ポゴピンを使用せず高い帯域幅信号性能を有するテスターインタフェースを提供する。

解決手段

複数のテスター電子機器チャネルデバイスインタフェースボード取外し可能に連結するためのモジュラーテスターインタフェースにおいて、少なくとも1つのハーネスアッセンブリは、複数の同軸ケーブル52とコネクタハウジングを備えており、同軸ケーブルは、それぞれ、中心導体と、中心導体の周り同軸で形成され誘電体の層58によって形成され、コネクタハウジングには、先端がインタフェース係合面を形成するように、ケーブル遠位端を収容して互いに近接した関係で固定するための内側空洞が設けられており、相互接続部は、ハーネスアッセンブリとデバイスインタフェースボードの間に配置されており、複数の導体を含んでおり、ケーブルの遠位端を圧縮係合させるように形成されている。

概要

背景

一般的に半導体テスターと呼ばれている自動テスト装置は、半導体デバイスの製造に重要な役割を担っている。この装置を使って、ウェーハの段階と実装されたデバイスの段階の両方で、各デバイスの機能テストを行うことができる。デバイスのオペラビリティと性能を大量生産規模で確認することによって、デバイスの製造元は高品質製品高値で売ることができる。

ある従来型自動テストシステムは、コンピューター駆動のテスト制御器と、高負荷多重ケーブル制御器電気的に接続されているテストヘッドを備えている。マニプレーターは、テストヘッドを機械的に運ぶ。テストヘッドは、一般的に、1つ又は複数の試験対象デバイス(DUT)の各I/Oピン又は接点へのテスト信号又はパターンを生成するのに必要なピン電子機器を搭載する複数のチャネルカードを有している。

テストヘッドの主要な目的の1つは、チャネルカードのピン電子機器をできるだけDUTに近く配置して信号が伝播しなければならない距離を最小化することである。テストヘッドをDUTにインタフェースする信号経路の長さと構造は、一般的にテスターインタフェースと呼ばれ、信号遅延信号損失に直接影響を及ぼす。従って、ピン電子機器をDUTに相互連結するテスターインタフェースの方式は、半導体テスターの達成可能精度に関し重要な役割を果たす。

図1に従来型高性能テスターインタフェースの一例を示すが、このテスターインタフェースは、複数の同軸ケーブル14の終端を収容するコネクタモジュール12を有している。各ケーブルの信号導体(図示せず)は、一般的にはポゴピン16として知られているコンプライアンスのあるばね付勢された接点と連結しており、一方、各ケーブルシールドは信号ポゴバレルと連結している。信号ポゴバレルは、接地接続としてサイドステップ方式でモジュール12と接続している。接地ポゴピンアッセンブリ18は、信号ポゴバレルに接続しており、接地経路デバイスインタフェースボード(DIB、図示せず)まで繋いでいる。通常は、複数の接地経路が各信号経路囲み高周波障害を最小にする。

上記の従来型ポゴベースのテスターインタフェースは、その意図した用途では上手く作動するが、欠点の1つは、約1ギガヘルツにある実際の帯域幅障害である。そのような高周波では、信号経路特性送信線エミュレートし、一般的には整合50オーム環境を必要とする。50オームから外れると、信号劣化が起こりタイミングが不正確になったりすることも多い。テスターが不正確だと、閾値レベル付近で作動するデバイスを不適切不合格判定することにもなる。

上記のような従来型のインタフェース信号経路構造には、一般的に、特性インピーダンスに影響を与える膨大な数の接続部と不連続部とがある。この構造は、高周波でしばしば反射を起こし、約1ギガヘルツの周波数で信号を実質的に劣化させる。従って、従来型のポゴピンインタフェース方式は、1ギガヘルツ及びそれ以上の範囲で半導体デバイスを高速及び高精度で試験するのにはお薦めできない。

従来型のポゴピンは、更に、多チャネルカウントテスターでは密度の問題を起こす。例えば、1024個のピン半導体デバイスの各ピンを試験するには、テスターは少なくとも1024個のチャネルを有していなければならない(1つのピンに1つのチャネル)と一般的には理解されている。そのような多数の信号チャネルには接地及び電力接続も必要なので、テスターとDUTとの間をインタフェースするための接続部が6000を上回ることも多い。代表的中心間距離約0.150インチとすれば、6000個の従来型ポゴピンの達成可能な密度又は「ピッチ」では、望ましくない大きなDIBが必要になる。これは、利用できるクリーンルーム空間を最大化するために非常に能率の良い「フットプリント」を必要としている多くの半導体デバイス製造業者には受け入れられない。更に、これにより、信号をDUTとやり取りするのにDIB上に長いトレースも必要となる。

従来型ポゴピンを使用しないテスターインタフェースに関する1つの提案が、サイトウに発行された米国特許第5,944,548号に開示されている。この特許は、中間に配置されているオーバーサイズの開口が形成された取り付け部材を使用した浮動同軸コネクタ方式を開示している。開口には、ばね部材が入っており、雄型コネクタと噛み合うように雌型コネクタを付勢している。開口は、噛み合った同軸コネクタが僅かに回転できるように形成されており、標準的な接続をする際の障害を最小化すると主張している。

この構造は、それが意図した用途では役に立つように見えるが、プローブカードの端部で各テスターチャネルに比較的大きな同軸コネクタを実装すると、チャネル密度及び全体的なテスターフットプリントのサイズに関する上記問題を解決できない。

概要

テスターチャネルの密度を最大にしながら、ポゴピンを使用せず高い帯域幅信号性能を有するテスターインタフェースを提供する。複数のテスター電子機器チャネルをデバイスインタフェースボードに取外し可能に連結するためのモジュラーテスターインタフェースにおいて、少なくとも1つのハーネスアッセンブリは、複数の同軸ケーブル52とコネクタハウジングを備えており、同軸ケーブルは、それぞれ、中心導体と、中心導体の周り同軸で形成され誘電体の層58によって形成され、コネクタハウジングには、先端がインタフェース係合面を形成するように、ケーブルの遠位端を収容して互いに近接した関係で固定するための内側空洞が設けられており、相互接続部は、ハーネスアッセンブリとデバイスインタフェースボードの間に配置されており、複数の導体を含んでおり、ケーブルの遠位端を圧縮係合させるように形成されている。

目的

テストヘッドの主要な目的の1つは、チャネルカードのピン電子機器をできるだけDUTに近く配置して信号が伝播しなければならない距離を最小化することである

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

複数のテスター電子機器チャネルデバイスインタフェースボード取外し可能に連結するための、少なくとも1つのハーネスアッセンブリと、コンプライアンスのある相互接続部とを備えているモジュラーテスターインタフェースアッセンブリにおいて、前記少なくとも1つのハーネスアッセンブリは、複数の同軸ケーブルコネクタハウジングを備えており、前記複数の同軸ケーブルは、それぞれ、中心導体と、前記中心導体の周り同軸で形成され誘電体の層によって前記中心導体から分離されているシールドとを有しているボデーと、前記ボデーと実質的に同様に形成され、前記中心導体と前記シールドの遠位先端に配置されているそれぞれの成形導体パッドを含んでいる遠位先端と、を備えており、前記コネクタハウジングには、前記遠位先端がインタフェース係合面を形成するように、前記ケーブルの遠位端を収容して互いに近接した関係で固定するための内側空洞が設けられており、前記コンプライアンスのある相互接続部は、前記ハーネスアッセンブリと前記デバイスインタフェースボードの間に配置されており、前記コンプライアンスのある相互接続部は、複数の導体を含んでおり、前記ケーブルの遠位端を圧縮係合で係合させるように形成されている、テスターインタフェースアッセンブリ。

請求項2

前記デバイスインタフェースボードは、ロードボードを含んでいる、請求項1に記載のテスターインタフェースアッセンブリ。

請求項3

前記デバイスインタフェースボードは、プローブカードを含んでいる、請求項1に記載のテスターインタフェースアッセンブリ。

請求項4

前記少なくとも1つのハーネスアッセンブリは、複数のハーネスアッセンブリを含んでいる、請求項1に記載のテスターインタフェースアッセンブリ。

請求項5

複数の半導体テスターピン電子機器回路を、デバイスインタフェースボード上に配置されているコンプライアンスのある相互接続部の列にインタフェースするためのハーネスアッセンブリにおいて、複数の同軸ケーブルであって、前記同軸ケーブルは、それぞれ、中心導体と、前記中心導体の周りに同軸に形成され誘電体の層によって前記中心導体から分離されているシールドとを有しているボデーと、前記ボデーと実質的に同様に形成され、前記中心導体と前記シールドの遠位先端に配置されているそれぞれの成形導体パッドを含んでいる遠位先端と、を備えている、複数の同軸ケーブルと、前記各遠位先端がインタフェース係合面を形成するように、前記各ケーブルの遠位端を収容して互いに近接した関係で固定するための内側空洞が設けられているハウジングと、を備えているハーネスアッセンブリ。

請求項6

前記複数の同軸ケーブルの先端部分は、それぞれ、薄い環状の静電放電ポリマーの層で形成されており、前記中心導体と前記シールドとの間に填り込んでいる、請求項5に記載のハーネス

請求項7

複数のテスターチャネルをデバイスインタフェースボードにインタフェースする方法において、テスターピン電子機器からの複数の同軸ケーブルをDIBへ経路指定する段階と、コンプライアンスのある相互接続部を前記同軸ケーブルと前記DIBとの間に介在させる段階と、から成る方法。

請求項8

ESD抵抗同軸ケーブルを製作する方法において、シールド内に同軸に配置されている中心導体を備えて形成され、前記中心導体と前記シールドの間に同軸に挿入された誘電体を含んでいるケーブルボデーを有する型式の同軸ケーブルの長さを選択する段階であって、前記ケーブルはそれぞれの近位端と遠位端を含んでいる、同軸ケーブルの長さを選択する段階と、前記誘電体の一部を前記遠位端で溶解して、前記中心導体と前記シールドとの間に環状の空洞を形成する段階と、静電放電ポリマーの層を前記空洞内に堆積する段階と、前記中心導体及び前記シールドと共に接点を形成する段階と、から成る方法。

技術分野

0001

本発明は、概括的には半導体デバイス試験するための自動テスト装置に、厳密には、半導体テスターハンドリング装置電気的に連結するためのテスターインタフェースモジュールに関する。

背景技術

0002

一般的に半導体テスターと呼ばれている自動テスト装置は、半導体デバイスの製造に重要な役割を担っている。この装置を使って、ウェーハの段階と実装されたデバイスの段階の両方で、各デバイスの機能テストを行うことができる。デバイスのオペラビリティと性能を大量生産規模で確認することによって、デバイスの製造元は高品質製品高値で売ることができる。

0003

ある従来型自動テストシステムは、コンピューター駆動のテスト制御器と、高負荷多重ケーブル制御器と電気的に接続されているテストヘッドを備えている。マニプレーターは、テストヘッドを機械的に運ぶ。テストヘッドは、一般的に、1つ又は複数の試験対象デバイス(DUT)の各I/Oピン又は接点へのテスト信号又はパターンを生成するのに必要なピン電子機器を搭載する複数のチャネルカードを有している。

0004

テストヘッドの主要な目的の1つは、チャネルカードのピン電子機器をできるだけDUTに近く配置して信号が伝播しなければならない距離を最小化することである。テストヘッドをDUTにインタフェースする信号経路の長さと構造は、一般的にテスターインタフェースと呼ばれ、信号遅延信号損失に直接影響を及ぼす。従って、ピン電子機器をDUTに相互連結するテスターインタフェースの方式は、半導体テスターの達成可能精度に関し重要な役割を果たす。

0005

図1に従来型高性能テスターインタフェースの一例を示すが、このテスターインタフェースは、複数の同軸ケーブル14の終端を収容するコネクタモジュール12を有している。各ケーブルの信号導体(図示せず)は、一般的にはポゴピン16として知られているコンプライアンスのあるばね付勢された接点と連結しており、一方、各ケーブルシールドは信号ポゴバレルと連結している。信号ポゴバレルは、接地接続としてサイドステップ方式でモジュール12と接続している。接地ポゴピンアッセンブリ18は、信号ポゴバレルに接続しており、接地経路デバイスインタフェースボード(DIB、図示せず)まで繋いでいる。通常は、複数の接地経路が各信号経路囲み高周波障害を最小にする。

0006

上記の従来型ポゴベースのテスターインタフェースは、その意図した用途では上手く作動するが、欠点の1つは、約1ギガヘルツにある実際の帯域幅障害である。そのような高周波では、信号経路特性送信線エミュレートし、一般的には整合50オーム環境を必要とする。50オームから外れると、信号劣化が起こりタイミングが不正確になったりすることも多い。テスターが不正確だと、閾値レベル付近で作動するデバイスを不適切不合格判定することにもなる。

0007

上記のような従来型のインタフェース信号経路構造には、一般的に、特性インピーダンスに影響を与える膨大な数の接続部と不連続部とがある。この構造は、高周波でしばしば反射を起こし、約1ギガヘルツの周波数で信号を実質的に劣化させる。従って、従来型のポゴピンインタフェース方式は、1ギガヘルツ及びそれ以上の範囲で半導体デバイスを高速及び高精度で試験するのにはお薦めできない。

0008

従来型のポゴピンは、更に、多チャネルカウントテスターでは密度の問題を起こす。例えば、1024個のピン半導体デバイスの各ピンを試験するには、テスターは少なくとも1024個のチャネルを有していなければならない(1つのピンに1つのチャネル)と一般的には理解されている。そのような多数の信号チャネルには接地及び電力接続も必要なので、テスターとDUTとの間をインタフェースするための接続部が6000を上回ることも多い。代表的中心間距離約0.150インチとすれば、6000個の従来型ポゴピンの達成可能な密度又は「ピッチ」では、望ましくない大きなDIBが必要になる。これは、利用できるクリーンルーム空間を最大化するために非常に能率の良い「フットプリント」を必要としている多くの半導体デバイス製造業者には受け入れられない。更に、これにより、信号をDUTとやり取りするのにDIB上に長いトレースも必要となる。

0009

従来型ポゴピンを使用しないテスターインタフェースに関する1つの提案が、サイトウに発行された米国特許第5,944,548号に開示されている。この特許は、中間に配置されているオーバーサイズの開口が形成された取り付け部材を使用した浮動同軸コネクタ方式を開示している。開口には、ばね部材が入っており、雄型コネクタと噛み合うように雌型コネクタを付勢している。開口は、噛み合った同軸コネクタが僅かに回転できるように形成されており、標準的な接続をする際の障害を最小化すると主張している。

0010

この構造は、それが意図した用途では役に立つように見えるが、プローブカードの端部で各テスターチャネルに比較的大きな同軸コネクタを実装すると、チャネル密度及び全体的なテスターフットプリントのサイズに関する上記問題を解決できない。

先行技術

0011

米国特許第5,944,548号

発明が解決しようとする課題

0012

必要とされながら未だに入手できていないのは、テスターチャネルの密度を最大にしながら、従来型のポゴピンを使用せず高い帯域幅信号性能を提供するテスターインタフェースである。これらの能力は、結果として、半導体デバイスの試験に掛かるコストを最小化すると考えられる。本発明のテスターインタフェースモジュールはこれらの要求を満たす。

課題を解決するための手段

0013

本発明のテスターインタフェースモジュールは、チャネル密度を最大化し、テスターインタフェースの信頼性を大幅に向上させながら、高帯域幅でも半導体デバイスを高精度で試験できるようにする。これに伴い、試験コストが下がり、テスター性能が向上することになる。

0014

上記利点を実現するために、本発明のある形態は、複数のテスター電子チャネルをデバイスインタフェースボードと連結するためのテスターインタフェースアッセンブリを備えている。テスターインタフェースアッセンブリは、複数の同軸ケーブルを有する少なくとも1つのハーネスアッセンブリを含んでおり、各ケーブルは中心導体シールドを備えたボデーを有している。シールドは、中心導体の周囲に同軸に形成されており、誘導体の層によって中心導体から分離されている。各ケーブルは、更に、実質的にボデーと同様に形成されている遠位先端を含んでおり、中心導体及びシールドの遠位先端上に配置されている各成形導体パッドを備えている。ハーネスは、各遠位先端がインタフェース係合面を形成するように、各ケーブルの遠位端を収容して互いに近接した関係で固定するための内側空洞が設けられたハウジングを使用している。コンプライアンスのある相互接続部が、ハーネスアッセンブリとデバイスインタフェースボードの間に設けられており、ケーブルの遠位端を係合面に沿って係合するために形成されている複数の導体を備えている。

0015

別の形態では、本発明は、高周波信号を送信するための同軸ケーブルを備えている。同軸ケーブルは、中心導体と、前記中心導体の周りに同軸に形成され誘導体層によって前記中心導体から分離されているシールドとを有するボデーを含んでいる。遠位先端は、ボデーと実質的に同様に形成されており、誘導体は環状の静電放電ポリマーの層を含んでいる。

0016

更に別の形態では、本発明は、複数のテスターチャネルをデバイスインタフェースボード(DIB)とインタフェースする方法を含んでいる。本方法は、複数の同軸ケーブルをテスターピン電子機器からDIBへ経路指定する段階と、同軸ケーブルとDIBの間にコンプライアンスのある相互接続部を設ける段階とを含んでいる。

0017

本発明のこの他の特徴及び利点は、添付図面と合わせて以下の詳細な説明を読めば、明白になるであろう。

図面の簡単な説明

0018

図1は、従来型インタフェースモジュールの部分斜視図である。
図2は、本発明のテスターインタフェースモジュール経由でハンドリング装置と連結されている半導体テストヘッドブロック図である。
図3は、複数の相互接続されたテスターモジュールの部分斜視図である。
図4は、図2図4と図示されている領域の断面図である。
図5は、本発明のテスターインタフェースモジュールを製作する段階について述べている流れ図である。

実施例

0019

本発明は、以下の更に詳細な説明及び添付図面を参照すれば、更によく理解されるであろう。
図2に本発明のテスターインタフェースモジュールを、全体として番号50で示すが、このテスターインタフェースモジュール50は、半導体テスターテストヘッド内のチャネルカードからの複数のチャネルを、(プロバー又はハンドラのような)ハンドリング装置の一部として含まれているデバイスインタフェースボード(DIB)へ電気的に連結する。以下に更に詳細に説明するように、本モジュール独特な構造を有しているため、従来のポゴピンを使用することなく、優れた精度、チャネル密度、及びテスター信号に関する信号帯域幅が達成される。

0020

図2図3及び図4に示すように、本発明の第1の実施形態によるテスターインタフェースモジュール50は、複数のハーネス状の同軸ケーブル52を含んでいる。各ケーブルは、中央導体54(図4)を有する型式のケーブルであり、中央導体は二重シールド56及び57(図4)で同心状に覆われており、円筒状の誘電材料の層58によってシールドから絶縁されている。最良の結果を得るために、二重シールドは、銀メッキされた銅テープに銀メッキされた導線ブレードを同心状に巻き付けて形成されている。ケーブルは、薄い絶縁体59で外装されている。導体密度を最大化するためには、マルチフレックス86として販売されている型式のケーブルが適しており、SuhnerMultiflex社から入手可能である。

0021

各ケーブル52の近位端は、高密度の同軸コネクタ(図示せず)内で終結しており、コネクタは、テストヘッド内に配置されているバックプレーンアッセンブリ(図示せず)に連結している。バックプレーンアッセンブリは、テストヘッドチャネルカードとインタフェースしている。

0022

束ねられたケーブル52の遠位端は、金属ハウジング60(図2及び図3)内でハイピッチな関係で終結し、高密度のハーネス構造体を形成している。ハウジングは、間隔を空けて設けられた穴の列で形成された細長長方形のブロック(図2)を備えており、ケーブルの遠位端を収容するためのレセプタクルを形成している。以下に更に詳細に説明するが、ケーブルの遠位端は、ケーブルの先端が係合面を形成するように、ハウジング内に挿入されている。

0023

図4に詳細に示すように、各ケーブルの遠位端は、コンプライアンスのある部材80内に形成されている対応位置合わせされた接点と係合するようになっている成形チップ部分62(括弧で示されている)を備えている。シールドの外周にはフェルール63が取り付けられている。フェルールと中心導体54の間の相対直径の変化を補正するため、筒状の接点65が中心導体の端部回りにはんだ付けされ、その直径を大きくしている。中心導体と接地シールドの間の間隔が狭く、比較的大きな電圧信号が送信されるため、各同軸ケーブルチップ部分62は、静電放電(ESD)ポリマーの環状ウェーハ形状の層70を備えている。ポリマーは、中心導体54とシールド56の間の高電圧瞬時バーストを電気的に分散させる。中央導体とシールドの間に環状に堆積されるポリマーは、Littelfuse社から入手可能なDes PlainesILである。コンプライアンスのある部材80に対する電気接点を信頼性のあるものとするために、中心導体とシールドの遠位先端は、銅72、ニッケル73、及び金74の第1及び第2層でメッキされている。

0024

図4を更によく見ると、コンプライアンスのある部材80は、プローブカード82の上方に配置され、実質的に垂直に立って導体84を僅かに離間する点在する圧縮性材料で形成されている介在物を備えている。この様な構造体の1つは、フジポリ社から入手可能である。別の構造体を信越社から入手可能であり、これは0.004x0.004mmグリッド内(導体間の相対間隔)に直径0.001mmの複数の導体を含んでいる。どちらの構成も、個々のケーブル接点72、73、74と十分に接触し、下に配置されているプローブカードの接点86に信号を送るのに適している。締め付け装置(図示せず)は、コンプライアンスのある部材を、ケーブルのチップ部分62とプローブカード表面82との間で圧縮して保持する。

0025

図5に示すように、テスターインタフェースモジュール50は、ハーネスアッセンブリとして1つの方法に従って製作することができ、当業者周知のように、最初にステップ100でケーブルが切断され、ステップ102で近位端が各同軸コネクタ内で終結する。しかし、ケーブルの遠位端は、以下の処理段階に従って統合ユニットとして処理される。先ずステップ104で、ケーブルの遠位端は、各ハウジングの穴の中に挿入され、ステップ106で、正確に間隔を空けた関係で固定される。ステップ108で、適した封入剤がケーブルの束に塗布され、ケーブルをハウジング内に接着する。ステップ110で材料が硬化した後、ステップ112で、ハウジングの遠位先端をフライス加工して係合面を形成する。次にステップ114で、係合面をエッチング液又は他の適した物質に曝して、同軸のケーブル誘電体の薄い層を溶解し、それぞれに環状の空洞を形成する。次にステップ116で、ESDポリマー材料を、形成された空洞内に中心導体54とシールド56を覆わないように堆積、封入して硬化させる。ESDポリマー材掛けた後、ステップ118、120、122で、露出している中心導体とシールドを先ず銅層でメッキし、次にニッケル層でメッキし、最後に金の層でメッキする。

0026

各信号経路に関する寸法パラメーターを最適化して電気抵抗をできるだけ50オームに近づけ、伝播している信号の劣化を最小化する。これを達成するのに必要な正確な寸法取りは、所望の用途によって変わる。しかしながら、そのような設計パラメーターは、当業者には周知である。

0027

特に図2に示すように、作動前に、複数のモジュールがコンプライアンスのある部材80上に配置され、コネクタ要素経由で取り付けられ、1つの統合インタフェースユニットが形成される。一旦配置されると、締め付け装置(図示せず)がモジュールを適所に固定し、モジュールとプローブカード表面との間でコンプライアンスのある部材を圧縮する。位置決めは、従来の整列技術を使って、統合インタフェースユニットをロードボード、プロバー又はハンドラと直接的又は間接的に整列させることにより達成される。

0028

作動時には、半導体テスターチャネルカードは、高周波信号を生成して1つ又は複数のDUTに適用し、同じDUIからの高周波信号を捕捉し受信する。各チャネルへの信号は、バックプレーンアッセンブリを通り、各インタフェースモジュール信号ケーブルと前記信号ケーブルに隣接するグランドケーブルに沿ってギガヘルツの周波数で送信される。各テスターチャネル信号は、同軸ケーブルの中心導体に沿って送られ、その下に位置決めされて細かに間隔を空けて配置されているコンプライアンスのある部材の導体の列、続いて対応する下に配置されているプローブカード接点との接続部を通って伝播する。コンプライアンスは、ケーブル中心導体とシールドの間の相対的な間隔の変化が最小となるように機能するので、信号性能と精度は最適なレベルに維持される。

0029

本発明の発明人は、更に、本発明のテスターインタフェースモジュールを使えば、ケーブルが高密度なためより垂直な方向の信号経路が実現でき、インタフェース内の水平方向のストリップ線路の必要性が減ることを発見した。ストリップ線路のトレースによってテスター信号に損失が生じることを考えると、このことは重要である。

0030

当業者には、本発明によって多くの利益と利点がもたらされることを理解頂けるであろう。特に重要なのは、中心導体とシールドの間に相対的な同軸間隔を実質的に維持し、頑強で信頼性の高い構造を形成するコンプライアンスのある部材を提供することによって、従来のポゴピンを削除することができるという点である。これらの特徴は、テスターの帯域幅と精度を画期的に改良する。更に、本テスターインタフェースモジュールのモジュール性は、プローブカード又はDIBレベルにおける高密度のチャネル統合方式を実現し、コストを低下させ、フットプリントアプリケーションを削減する。

0031

以上、本発明を具体的に示しその好適な実施形態に関して説明してきたが、当業者には理解頂けるように、本発明の精神及び範囲から逸脱することなく、形態及び詳細において様々な変更を加えることができる。例えば、本明細書の説明の多くはプロバーの利用に焦点を絞っているが、ハンドラの利用も本発明の範囲内にあることを意図している旨理解されたい。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社東芝の「 半導体装置」が 公開されました。( 2021/09/27)

    【課題】故障検出率を向上できる半導体装置を提供する。【解決手段】一実施形態の半導体装置(100)は、第1信号及び第2信号を生成可能な制御回路(110)と、第1信号に基づいて、クロック信号の供給又は供給... 詳細

  • 東芝メモリ株式会社の「 半導体装置、検査用部品、および検査装置」が 公開されました。( 2021/09/27)

    【課題】検査に関するコストの低減を図ることができる半導体装置、検査用部品、および検査装置を提供することである。【解決手段】実施形態の半導体装置は、基板と、複数の外部接続端子と、半導体部品と、絶縁部とを... 詳細

  • テクトロニクス・インコーポレイテッドの「 被試験デバイスの認識方法及び試験測定システム」が 公開されました。( 2021/09/27)

    【課題】被測定デバイス(DUT)と、DUTの測定されたデータを簡単に関連付けできるようにする。【解決手段】通信デバイス102のカメラで、DUT124の写真を撮影すると、試験測定システム100中の通信デ... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ