図面 (/)

技術 撮像装置、及び撮像装置の制御方法

出願人 キヤノン株式会社
発明者 根岸典央
出願日 2008年7月18日 (12年5ヶ月経過) 出願番号 2008-187909
公開日 2010年2月4日 (10年10ヶ月経過) 公開番号 2010-028487
状態 特許登録済
技術分野 光信号から電気信号への変換
主要キーワード バッファストレージ 高エネルギー電磁波 ストレージセル ゲート電極群 後発的 構造的欠陥 キズ情報 テスト撮影
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2010年2月4日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (15)

課題

点滅性欠陥を有する画素検出精度を向上するとともに、点滅性欠陥を有する画素を検出するための時間を短縮する。

解決手段

撮像装置は、複数の画素が配列された画素配列と、前記画素配列から信号を読み出す読み出し部と、前記画素配列が遮光された状態で前記画素配列から前記読み出し部により読み出された信号を用いて、前記画素配列における欠陥画素を検出する検出手段と、前記検出手段により検出された欠陥画素の信号を、前記検出された欠陥画素に隣接する画素の信号を用いて補間する補間手段とを備え、前記読み出し部は、前記検出手段による欠陥画素の検出を行うための検出モードにおいて、1フレーム期間中に前記画素配列から欠陥が発生しやすい条件で信号を読み出す。

概要

背景

デジタルカメラなどの撮像装置には、CCDイメージセンサーなどの撮像センサが用いられることが多い。撮像センサでは、複数の画素が配列された画素配列から出力される画像信号暗電流成分が重畳することがある。画素から出力される画像信号に暗電流成分が多く含まれると、その画像信号により得られる画像の画質劣化する。

撮像センサの画素配列において、出力する信号に暗電流成分が多く含まれるような画素は、欠陥画素と称される。撮像センサにおける画素配列中に数個のレベルで欠陥画素が含まれている場合であっても、画素配列から出力される信号により得られる画像の画質が大きく損なわれてしまう。欠陥画素は、撮像センサの製造時に、または宇宙線などの高エネルギー電磁波により後発的に、画素に欠陥が生じることで発生すると考えられ、一度検出されたら少なくとも同じ温度条件下において常に検出されると考えられている。

そこで、欠陥画素に対する対策として、次のような処理が有効であると考えられている。一定条件下同一温度、同一蓄積時間、遮光下)で画素配列から画像信号を1フレーム分だけ出力させ、その1フレーム分の画像信号から一定以上のレベルを示す信号に対応した画素を欠陥画素として検出する。そして、欠陥画素として検出された画素の信号を、その画素の周辺画素の信号を用いて補間する。

一方、特許文献1に記載されるように、欠陥画素として検出されたときと同一の条件下(同一温度、同一蓄積時間、遮光下)にあっても、繰り返し読み出しを行った場合に、読み出される信号のレベルが極端増減する欠陥画素もある。このような画素は、あるときは正常画素、またあるときは欠陥画素というようにあたかも点滅する欠陥(点滅性欠陥)を有する画素のように振舞う。

それに対して、特許文献1には、撮像素子において、複数フレームの画像信号を用いて点滅性欠陥を有する画素を検出することが提案されている。
特開2003−37781号公報

概要

点滅性欠陥を有する画素の検出精度を向上するとともに、点滅性欠陥を有する画素を検出するための時間を短縮する。撮像装置は、複数の画素が配列された画素配列と、前記画素配列から信号を読み出す読み出し部と、前記画素配列が遮光された状態で前記画素配列から前記読み出し部により読み出された信号を用いて、前記画素配列における欠陥画素を検出する検出手段と、前記検出手段により検出された欠陥画素の信号を、前記検出された欠陥画素に隣接する画素の信号を用いて補間する補間手段とを備え、前記読み出し部は、前記検出手段による欠陥画素の検出を行うための検出モードにおいて、1フレーム期間中に前記画素配列から欠陥が発生しやすい条件で信号を読み出す。

目的

本発明の目的は、点滅性欠陥を有する画素の検出精度を向上するとともに、点滅性欠陥を有する画素を検出するための時間を短縮することにある。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

複数の画素が配列された画素配列と、前記画素配列から信号を読み出す読み出し部と、前記画素配列が遮光された状態で前記画素配列から前記読み出し部により読み出された信号を用いて、前記画素配列における欠陥画素を検出する検出手段と、前記検出手段により検出された欠陥画素の信号を、前記検出された欠陥画素に隣接する画素の信号を用いて補間する補間手段と、を備え、前記読み出し部は、前記検出手段による欠陥画素の検出を行うための検出モードにおいて、1フレーム期間中に前記画素配列から欠陥が発生しやすい条件で信号を読み出すことを特徴とする撮像装置

請求項2

前記読み出し部は、前記検出モードにおいて、1フレーム期間中に前記画素配列から信号を複数回読み出すことを特徴とする請求項1に記載の撮像装置。

請求項3

前記読み出し部は、前記画素配列から信号を読み出すためのゲート電極を含み、前記検出モードにおける前記ゲート電極に供給される電圧は、撮影を行う撮影モードにおける前記ゲート電極に供給される電圧より高いことを特徴とする請求項1又は2に記載の撮像装置。

請求項4

複数の画素が配列された画素配列と、前記画素配列から信号を読み出す読み出し部と、前記画素配列が遮光された状態で前記画素配列から前記読み出し部により読み出された信号を用いて、前記画素配列における欠陥画素を検出する検出手段と、前記検出手段により検出された欠陥画素の信号を、前記検出された欠陥画素に隣接する画素の信号を用いて補間する補間手段とを有する撮像装置の制御方法であって、駆動モードを、前記検出手段による欠陥画素の検出を行うための検出モードに設定する工程と、前記検出モードにおいて、1フレーム期間中に前記画素配列から欠陥が発生しやすい条件で信号を読み出すように、前記読み出し部を制御する工程と、を備えたことを特徴とする撮像装置の制御方法。

技術分野

0001

本発明は、撮像装置、及び撮像装置の制御方法に関する。

背景技術

0002

デジタルカメラなどの撮像装置には、CCDイメージセンサーなどの撮像センサが用いられることが多い。撮像センサでは、複数の画素が配列された画素配列から出力される画像信号暗電流成分が重畳することがある。画素から出力される画像信号に暗電流成分が多く含まれると、その画像信号により得られる画像の画質劣化する。

0003

撮像センサの画素配列において、出力する信号に暗電流成分が多く含まれるような画素は、欠陥画素と称される。撮像センサにおける画素配列中に数個のレベルで欠陥画素が含まれている場合であっても、画素配列から出力される信号により得られる画像の画質が大きく損なわれてしまう。欠陥画素は、撮像センサの製造時に、または宇宙線などの高エネルギー電磁波により後発的に、画素に欠陥が生じることで発生すると考えられ、一度検出されたら少なくとも同じ温度条件下において常に検出されると考えられている。

0004

そこで、欠陥画素に対する対策として、次のような処理が有効であると考えられている。一定条件下同一温度、同一蓄積時間、遮光下)で画素配列から画像信号を1フレーム分だけ出力させ、その1フレーム分の画像信号から一定以上のレベルを示す信号に対応した画素を欠陥画素として検出する。そして、欠陥画素として検出された画素の信号を、その画素の周辺画素の信号を用いて補間する。

0005

一方、特許文献1に記載されるように、欠陥画素として検出されたときと同一の条件下(同一温度、同一蓄積時間、遮光下)にあっても、繰り返し読み出しを行った場合に、読み出される信号のレベルが極端増減する欠陥画素もある。このような画素は、あるときは正常画素、またあるときは欠陥画素というようにあたかも点滅する欠陥(点滅性欠陥)を有する画素のように振舞う。

0006

それに対して、特許文献1には、撮像素子において、複数フレームの画像信号を用いて点滅性欠陥を有する画素を検出することが提案されている。
特開2003−37781号公報

発明が解決しようとする課題

0007

しかし、特許文献1に記載された方法では、複数フレームの画像信号を取得するので、点滅性欠陥を有する画素を検出しその画素の信号を補間する工程(欠陥画素調整工程)に多くの時間がかかってしまう。そのため、カメラの製造工程(欠陥画素調整工程)でのタクト延長されることとなり、製造コストの増加につながってしまう。

0008

本発明の目的は、点滅性欠陥を有する画素の検出精度を向上するとともに、点滅性欠陥を有する画素を検出するための時間を短縮することにある。

課題を解決するための手段

0009

本発明の第1側面に係る撮像装置は、複数の画素が配列された画素配列と、前記画素配列から信号を読み出す読み出し部と、前記画素配列が遮光された状態で前記画素配列から前記読み出し部により読み出された信号を用いて、前記画素配列における欠陥画素を検出する検出手段と、前記検出手段により検出された欠陥画素の信号を、前記検出された欠陥画素に隣接する画素の信号を用いて補間する補間手段とを備え、前記読み出し部は、前記検出手段による欠陥画素の検出を行うための検出モードにおいて、1フレーム期間中に前記画素配列から欠陥が発生しやすい条件で信号を読み出すことを特徴とする。

0010

本発明の第2側面に係る撮像装置の制御方法は、複数の画素が配列された画素配列と、前記画素配列から信号を読み出す読み出し部と、前記画素配列が遮光された状態で前記画素配列から前記読み出し部により読み出された信号を用いて、前記画素配列における欠陥画素を検出する検出手段と、前記検出手段により検出された欠陥画素の信号を、前記検出された欠陥画素に隣接する画素の信号を用いて補間する補間手段とを有する撮像装置の制御方法であって、駆動モードを、前記検出手段による欠陥画素の検出を行うための検出モードに設定する工程と、前記検出モードにおいて、1フレーム期間中に前記画素配列から欠陥が発生しやすい条件で信号を読み出すように、前記読み出し部を制御する工程とを備えたことを特徴とする。

発明の効果

0011

本発明によれば、点滅性欠陥を有する画素の検出精度を向上することができるとともに、点滅性欠陥を有する画素を検出するための時間を短縮することができる。

発明を実施するための最良の形態

0012

デジタルカメラで発生するキズは大きく2つに分けることが出来る。1つは、撮像センサを製造する際に構成されてしまった構造的欠陥に起因する先天的キズである。もう1つは、宇宙線などの高エネルギー電磁波により、デジタルカメラに搭載された撮像センサの一部が破壊されることで発生する後天的キズである。先天的キズは、デジタルカメラの製造工程におけるキズ調整工程でキズの検出を行っている。後天的キズは、デジタルカメラの使用中に自動的にキズを検出する機能「自動調整機能」を予めデジタルカメラに搭載しておき、これをユーザーの使用の妨げにならないタイミング(起動時や電源FF時)に定期的に動作させることでキズの検出を行っている。

0013

それに対して、点滅キズ(点滅性欠陥を有する画素)は、撮像センサの画素において欠陥準位トラップされている電子が、画素から信号を読み出す際に画素に発生する電界等をトリガーとして確率的に発生していると考えられる。

0014

遮光画像複数回撮影した場合の点滅キズの振る舞いの例を、図12を用いて説明する。図12では、横軸撮影回数を示し、縦軸信号レベルを示す。遮光画像を撮影しているため、点滅キズから出力される信号は、本来、信号レベルが0(または0付近)であるはずが、1回目、3回目、4回目・・・と不定期に高い信号レベルを示している。

0015

図12に示すように、点滅キズは、或る時は正常画素、また或る時はキズ(欠陥画素)として振舞うため、従来のようにただ1回のキズ検出では見過されてしまい、確実に検出・補間が行えない。

0016

次に、本発明が解決しようとする課題について説明する。図1は、撮像装置400の構成を示す図である。

0017

撮像装置400は、例えば、デジタルカメラ、ビデオカムコーダである。撮像装置400は、次の構成要素を備える。

0018

レンズ部401は、入射した光を屈折させて、撮像センサ406の画素配列(撮像面)に被写体の像を形成する。

0019

第1駆動部402は、レンズ部401を駆動することにより、ズーム動作フォーカス動作を行う。

0020

メカニカルシャッタ403は、光路上においてレンズ部401の手前に設けられ、露出を制御する。メカニカルシャッタ403は、撮像センサ406を所定時間露光した後、遮光する機能を有する。

0021

絞り405は、光路上においてレンズ部401と撮像センサ406との間に設けられ、レンズ部401を通過後に撮像センサ406へ導かれる光の量を調節する。

0022

第2駆動部404は、メカニカルシャッタ403を駆動することにより、メカニカルシャッタ403を開閉する。また、第2駆動部404は、絞り405を駆動することにより、絞り405の開度を調節する。

0023

撮像センサ406は、画素配列に形成された被写体の像を画像信号に変換する。撮像センサ406は、例えば、CCD(電荷結合素子イメージセンサーである。撮像センサ406は、その画像信号(アナログ信号)を画素配列から読み出して出力する。

0024

AFE(アナログフロントエンド)407は、撮像センサ406から出力された画像信号を受ける。AFE407は、受けた画像信号(アナログ信号)に対して所定のアナログ信号処理を行うことにより、画像信号(デジタル信号)を生成する。所定のアナログ信号処理は、例えば、CDS(相関2重サンプリング)処理、調整されたゲインでの増幅処理、A/D変換処理を含む。画像信号(デジタル信号)は、R、G1、G2、Bの信号として取り込まれる。AFE407は、生成した画像信号(デジタル信号)を撮像信号処理回路408へ供給する。

0025

撮像信号処理回路408は、AFE407から出力された画像信号(デジタル信号)を受ける。撮像信号処理回路408は、受けた画像信号(デジタル信号)に対して各種の補正圧縮等の演算処理を行うことにより、画像データを生成する。この画像データは、第1メモリ部410、表示部413、外部I/F部415、全体制演算部411、及び記録媒体制御I/F部412などへ供給される。

0026

第1メモリ部410は、撮像信号処理回路408に接続されており、撮像信号処理回路408から出力された画像データを一時的に記憶する。

0027

表示部413は、撮像信号処理回路408から出力された画像データを受ける。表示部413は、受けた画像データを表示用の画像信号に変換し、表示用の画像信号に応じた画像をLCD等の表示部材に表示する。

0028

外部I/F部415は、撮像信号処理回路408に接続されている。これにより、撮像信号処理回路408から出力された画像データを、外部I/F部415を介して外部機器パソコン等)へ転送する。外部I/F部415は、外部機器と通信を行うために為のインターフェースである。

0029

タイミング発生部409は、撮像センサ406、及び撮像信号処理回路408に接続されている。これにより、撮像センサ406、及び撮像信号処理回路408へタイミング信号を供給する。そして、撮像センサ406、及び撮像信号処理回路408がタイミング信号に同期して動作する。

0030

操作部417は、ユーザーから所定の指示を受け付ける。所定の指示は、例えば、撮像装置の設定情報を変更するための指示、被写体を撮影する指示などを含む。操作部417は、受け付けた指示を全体制御演算部411へ供給する。

0031

第2メモリ部416は、撮像装置の設定情報を格納(記憶)している。撮像装置の設定情報は、例えば、露出条件ズーム位置、駆動モード等である。

0032

全体制御演算部411は、操作部417から受けた指示に基づいて、各部を全体的に制御する。

0033

例えば、全体制御演算部411は、撮像装置の設定情報を変更するための指示を受けた場合、第2メモリ部416にアクセスして、第2メモリ部416に記憶された撮像装置の設定情報を書き換える。

0034

例えば、全体制御演算部411は、被写体を撮影する指示を受けた場合、第2メモリ部416にアクセスして、第2メモリ部416に記憶された撮像装置の設定情報に基づいて、各部を制御して撮影動作を実現する。

0035

記録媒体制御I/F部412には、記録媒体414が取り外し可能に接続されている。これにより、撮像信号処理回路408から出力された画像データを、記録媒体制御I/F部412を介して記録媒体414へ記録する。あるいは、記録媒体414に記録された画像データを、記録媒体制御I/F部412を介して撮像信号処理回路408へ供給する。なお、記録媒体414は、例えば、半導体メモリを含むメモリーカードである。

0036

次に、撮像センサ406の構成を、図2を用いて説明する。図2は、撮像センサ406の構成を示す図である。

0037

撮像センサ406は、画素配列PA及び読み出し部207を備える。

0038

画素配列PAでは、複数の画素が行方向及び列方向に配列されている。画素配列PAは、有効領域EAとOB領域とを有する。OB領域は、常に遮光された領域である。有効領域EA及び遮光領域の各画素201は、光電変換部及びカラーフィルタを含む。光電変換部は、入射した光に応じた電荷を発生させて蓄積する。光電変換部は、例えば、フォトダイオードであり、半導体基板における第1の導電型(例えば、P型)のウエル領域に囲まれた第1の導電型と反対の導電型である第2の導電型(例えば、N型)の半導体領域である。画素201の半導体領域内や画素201の半導体領域と読み出し部207との間の領域に欠陥が含まれる場合、その光電変換部を含む画素から出力される信号に基づいて、撮像信号処理回路408(図1参照)は、その画素を欠陥画素として検出することになる。なお、カラーフィルタについては、後述する。

0039

読み出し部207は、垂直転送部202、水平転送部203、電荷電圧変換部208、及び出力部204を含む。

0040

垂直転送部202は、画素配列PAから信号を読み出し垂直方向に転送するための第1のゲート電極群、読み出した信号をバッファストレージセル205に保持させるための第2のゲート電極を含む。垂直転送部202は、バッファストレージセル205から水平転送部203へ信号を転送するための第3のゲート電極とを含む。垂直転送部202は、例えば、垂直転送CCDである。

0041

垂直転送部202は、第1のゲート電極群へ供給された電圧(V系駆動パルス;φV1、φV2、φV3、φV4)に応じて、画素配列PAから信号(電荷)を読み出しバッファストレージセル205へ向けて垂直方向に転送する。垂直転送部202は、第2のゲート電極へ供給された電圧(駆動パルスφBS)に応じて、転送された信号(電荷)をバッファストレージセル205に一時的に保持させる。そして、垂直転送部202は、第3のゲート電極(トランスファゲート206)へ供給された電圧(駆動パルスφTG)に応じて、バッファストレージセル205に保持された信号(電荷)を水平転送部203へ転送する。

0042

水平転送部203は、垂直転送部202から転送された信号を水平方向に転送するための第4のゲート電極群を含む。水平転送部203は、例えば、水平転送CCDである。

0043

水平転送部203は、第4のゲート電極群へ供給された電圧(H系駆動パルス;φH1、φH2)に応じて、垂直転送部202から転送された信号を電荷電圧変換部208へ向けて水平方向に転送する。

0044

電荷電圧変換部208は、転送された電荷を電圧に変換する。電荷電圧変換部208は、例えば、フローティングディフュージョンである。

0045

出力部204は、電荷電圧変換部208の電圧に応じた信号を信号線(図示せず)へ出力する。出力部204は、例えば、出力アンプである。

0046

次に、各画素201に含まれるカラーフィルタについて、図3を用いて説明する。図3は、カラーフィルタの配列を示す図である。

0047

各画素201(図2)において、カラーフィルタは、上記した光電変換部の鉛直上方に配されている。カラーフィルタは、所定の波長(赤(R)、緑(G)、青(B)の波長)の光が光電変換部へ入射するように、その波長の光を選択的に透過する。

0048

複数の画素における複数のカラーフィルタは、図3に示すように、行方向及び列方向に配列されている。図3には、第1のカラーフィルタを赤(R)、第2のカラーフィルタを緑(G)、第3のカラーフィルタを緑(G)、第4のカラーフィルタを青(B)とした場合を示している。この複数のカラーフィルタの配列は、原色のカラーフィルタ配列のなかでも、とくに、ベイヤ配列と呼ばれるもので、高い解像度と優れた色再現性を備えたカラーフィルタ配列である。

0049

次に、撮像装置の動作(キズ検出シーケンス)について、図13を用いて説明する。図13は、撮像装置の動作(キズ検出シーケンス)を示すフローチャートである。

0050

テップS500では、全体制御演算部411が、キズ検出を開始すべきだと判断すると、キズ検出シーケンスの動作を開始する。全体制御演算部411は、駆動モードをキズ検出モードM0に設定する。

0051

ステップS501では、全体制御演算部411が、第2駆動部404に指令を出して、絞り405を閉じる。これにより、撮像センサ406における画素配列PAは、遮光状態になる。また、全体制御演算部411は、AFE407にアクセスしてゲインを所定値G1に設定する。すなわち、全体制御演算部411は、キズ検出条件を設定する。

0052

ステップS502では、全体制御演算部411が、タイミング発生部409を介して撮像センサ406を制御する。これにより、撮像センサ406における画素配列PAの各画素201は、所定の蓄積時間Tで電荷蓄積動作を行う。

0053

読み出し部207(図2参照)は、上述のように、第1のゲート電極群へ供給された電圧(V系駆動パルス)に応じて、画素配列PAから信号(電荷)を読み出す。

0054

例えば、図14タイミングチャートに示すように、読み出し部207では、撮影を行う撮影モードにおけるゲート電極に供給される電圧と同様の値V0の電圧601が第1のゲート電極群へ1回だけ供給される。これにより、読み出し部207は、各フレーム期間(1st Field〜5th Field)において、有効領域から(ドットで示す)信号602を読み出したり、OB領域の画素から(斜線で示す)信号603を読み出したりする。

0055

そして、撮像センサ406は、読み出した信号に基づいて、遮光画像信号を生成し出力する。

0056

撮像信号処理回路408は、AFE407経由で遮光画像信号を撮像センサ406から受け取る。撮像信号処理回路408は、遮光画像信号に基づいて遮光画像データを生成する。すなわち、全体制御演算部411は、テスト撮影動作を行うように、各部を制御する。テスト撮影動作は、遮光画像を取得するためにテスト的に行う撮影であるテスト撮影を実現するための動作である。

0057

ステップS503では、撮像信号処理回路408が、画素配列PAにおける既に対象となっていない所定の画素を対象画素として選択する。撮像信号処理回路408は、遮光画像データにおける対象画素のデータとその周辺の画素のデータとを比較する。撮像信号処理回路408は、対象画素の信号レベルが周辺の画素の信号レベルの平均値と比べ所定の値Th以上高い場合に、対象画素がキズであると判定する。撮像信号処理回路408は、対象画素の信号レベルが周辺の画素の信号レベルの平均値と比べ所定の値Th0以上高くない場合に、対象画素がキズでないと判定する。

0058

撮像信号処理回路408は、対象画素がキズである(キズ有り)と判定した場合、処理をステップS504へ進め、対象画素がキズでない(キズ無し)と判定した場合、処理をステップS505へ進める。

0059

ステップS504では、撮像信号処理回路408が、対象画素のアドレスキズアドレスとするとともに、対象画素のキズ検出回数を1だけインクリメントして、第1メモリ部410に一時的に仮記憶させる。すなわち、撮像信号処理回路408は、キズアドレスとキズ検出回数と対応付けて第1メモリ部410に仮記憶させる。

0060

ステップS505では、撮像信号処理回路408が、画素配列PAにおける全ての画素に対してキズ検出を行ったか否かを判断する。撮像信号処理回路408は、全ての画素に対してキズ検出を行った(YES)と判断した場合、処理をステップS506へ進め、全ての画素に対してキズ検出を行っていない(NO)と判断した場合、処理をステップS503へ進める。

0061

ステップS506では、撮像信号処理回路408が、N(正の整数)フレーム分の遮光画像データに対してキズ検出を行ったか否かを判断する。例えば、撮像信号処理回路408は、10フレーム分の遮光画像データに対してキズ検出を行ったか否かを判断する。撮像信号処理回路408は、Nフレーム分の遮光画像データに対してキズ検出を行った(YES)と判断した場合、処理をステップS507へ進める。撮像信号処理回路408は、Nフレーム分の遮光画像データに対してキズ検出を行っていない(NO)と判断した場合、処理をステップS502へ進める。

0062

ステップS507では、全体制御演算部411が、第1メモリ部410に仮記憶されたキズアドレスとキズ検出回数とが対応づけられたキズ情報を取得する。全体制御演算部411は、キズ情報におけるキズ検出回数がM(N以下の正の整数)回以上であるキズアドレスを特定する。例えば、全体制御演算部411は、キズ情報におけるキズ検出回数が2回以上であるキズアドレスを特定する。全体制御演算部411は、特定したキズアドレスを最終的なキズアドレスとして第2メモリ部416に記憶(登録)させる。

0063

ステップS508では、全体制御演算部411が、操作部417を介して撮影指示を受け付けると、撮影動作を行うように各部を制御する。

0064

例えば、全体制御演算部411は、撮像センサ406から出力された画像信号に対して撮像信号処理回路408が補間処理を行うように、撮像信号処理回路408を制御する。これにより、撮像信号処理回路408は、第2メモリ部416からキズアドレスの情報を取得するとともに、撮像センサ406から出力された画像信号におけるキズアドレスの画素の信号を、その画素に隣接する画素の信号を用いて補間する。

0065

このように、図13に示すキズ検出シーケンスでは、複数フレームの画像信号を取得するので、点滅性欠陥を有する画素を検出しその画素の信号を補間する工程(欠陥画素調整工程)に多くの時間がかかってしまう。そのため、カメラの製造工程(欠陥画素調整工程)でのタクトが延長されることとなり、製造コストの増加につながってしまう。

0066

次に、第1実施形態に係る撮像装置について説明する。

0067

第1実施形態に係る撮像装置は、その基本的な構成は図1に示された構成と同様であるが、その動作(キズ検出モードM1)が、図13に示された動作(キズ検出モードM0)と異なる。

0068

すなわち、第1実施形態に係る撮像装置は、図4に示すように、図13に示された動作と次の点で異なる動作を行う。図4は、第1実施形態に係る撮像装置の動作(キズ検出シーケンス)を示すフローチャートである。

0069

ステップS700では、全体制御演算部411が、操作部417を介して電源投入の指示を受け付ける。全体制御演算部411は、電源投入の指示に応じて、各部をアクティブな状態にする。全体制御演算部411は、駆動モードをキズ検出モードM1に設定する。すなわち、第1実施形態に係る撮像装置は、電源投入時に自動的にキズ検出処理を行う自動調整機能を有する。

0070

ステップS702では、全体制御演算部411が、タイミング発生部409を介して撮像センサ406を制御する。これにより、撮像センサ406における画素配列PAの各画素201は、所定の蓄積時間Tで電荷蓄積動作を行う。

0071

読み出し部207(図2参照)は、第1のゲート電極群へ供給された電圧(V系駆動パルス)に応じて、画素配列PAから信号(電荷)を複数回読み出す。すなわち、読み出し部207は、画素配列PAから欠陥が発生しやすい条件で信号を読み出す。

0072

例えば、図5のタイミングチャートに示すように、読み出し部207では、撮影を行う撮影モードにおけるゲート電極に供給される電圧と同様の値V0の電圧101が第1のゲート電極群へ複数回供給される。これにより、読み出し部207は、各フレーム期間(1st Field〜5th Field)において、有効領域から(ドットで示す)信号602を読み出したり、OB領域の画素から(斜線で示す)信号603を読み出したりする。

0073

そして、撮像センサ406は、読み出した信号に基づいて、遮光画像信号を生成し出力する。

0074

撮像信号処理回路408は、AFE407経由で遮光画像信号を撮像センサ406から受け取る。撮像信号処理回路408は、遮光画像信号に基づいて遮光画像データを生成する。すなわち、全体制御演算部411は、テスト撮影動作を行うように、各部を制御する。

0075

ステップS703では、撮像信号処理回路408が、画素配列PAにおける既に対象となっていない所定の画素を対象画素として選択する。撮像信号処理回路408は、遮光画像データにおける対象画素のデータとその周辺の画素のデータとを比較する。撮像信号処理回路408は、対象画素の信号レベルが周辺の画素の信号レベルの平均値と比べ所定の値Th以上高い場合に、対象画素がキズであると判定する。撮像信号処理回路408は、対象画素の信号レベルが周辺の画素の信号レベルの平均値と比べ所定の値Th1以上高くない場合に、対象画素がキズでないと判定する。すなわち、撮像信号処理回路408(における検出手段)は、画素配列PAにおける欠陥画素(キズ)を検出する。

0076

なお、所定の値Th1は、図13における所定の値Th0と同じ値であっても良いし、所定の値Th0より大きな値であってもよい。複数回読み出した場合、画素201から読み出された信号(電荷)が垂直転送部202において加算されることを考慮したほうが好ましい場合もあるからである。

0077

撮像信号処理回路408は、対象画素がキズである(キズ有り)と判定した場合、処理をステップS704へ進め、対象画素がキズでない(キズ無し)と判定した場合、処理をステップS705へ進める。

0078

ステップS704では、撮像信号処理回路408が、対象画素のアドレスをキズアドレスとして全体制御演算部411へ供給する。全体制御演算部411は、第2メモリ部416にアクセスして、供給されたキズアドレスと、第2メモリ部416に格納されている以前検出されたキズアドレスとを比較する。全体制御演算部411は、供給されたキズアドレスと同一のキズアドレスが第2メモリ部416に既に格納されている(YES)場合、処理をステップS705へ進める。全体制御演算部411は、供給されたキズアドレスと同一のキズアドレスが第2メモリ部416に格納されていない(NO)場合、処理をステップS707へ進める。

0079

ステップS707では、全体制御演算部411が、供給されたキズアドレスを最終的なキズアドレスとして第2メモリ部416に記憶(登録)させる。

0080

ステップS705では、撮像信号処理回路408が、画素配列PAにおける全ての画素に対してキズ検出を行ったか否かを判断する。撮像信号処理回路408は、全ての画素に対してキズ検出を行った(YES)と判断した場合、処理を終了し、全ての画素に対してキズ検出を行っていない(NO)と判断した場合、処理をステップS703へ進める。

0081

ステップS708では、全体制御演算部411が、操作部417を介して撮影指示を受け付けると、撮影動作を行うように各部を制御する。

0082

例えば、全体制御演算部411は、撮像センサ406から出力された画像信号に対して撮像信号処理回路408が補間処理を行うように、撮像信号処理回路408を制御する。これにより、撮像信号処理回路408(における補間手段)は、第2メモリ部416からキズアドレスの情報を取得するとともに、撮像センサ406から出力された画像信号におけるキズアドレスの画素の信号を、その画素に隣接する画素の信号を用いて補間する。

0083

このように、本実施形態では、撮像センサにおける読み出し部が、キズ検出モードM1において、1フレーム期間中に画素配列PAから信号を複数回読み出す。すなわち、複数回読み出しパルスを使うことで、画素の半導体領域内や画素の半導体領域と読み出し部との間の領域における欠陥にトラップされている電子を放出させるトリガーである電界を複数回発生させる。これにより、1フレーム期間中における点滅キズの発生確率を向上させることができる。このため、1フレームの画像信号から点滅性欠陥(点滅キズ)を検出する場合であっても、点滅性欠陥を有する画素の検出精度を向上させることが可能となる。すなわち、本実施形態によれば、点滅性欠陥を有する画素の検出精度を向上することができるとともに、点滅性欠陥を有する画素を検出するための時間を短縮することができる。

0084

したがって、短い検出時間で点滅キズを含むキズの検出を行うことができるため、カメラ起動時にキズの自動調整を行う場合であってもカメラ起動時の待ち時間が長いことによる使用感を悪化を最小限に抑えることが出来る。また、1回の撮影で精度良く点滅キズを含むキズの検出を行うことができるため、キズの自動調整の頻度を少なく抑えることが可能となる。

0085

言い換えれば、キズの検出時に、読み出しパルスを複数回加えることで、キズの検出時間をほとんど増加させることなく点滅キズを含むキズを精度良く検出・補間し、デジタルカメラにおける画像の画質向上を図ることができる。

0086

次に、第2実施形態に係る撮像装置について説明する。以下では、第1実施形態と異なる部分を中心に説明する。

0087

第2実施形態に係る撮像装置は、その基本的な構成は図1に示された構成と同様であるが、その動作(キズ検出モードM1)が、図13に示された動作(キズ検出モードM0)と異なる。

0088

すなわち、第2実施形態に係る撮像装置は、図6に示すように、図13に示された動作と次の点で異なる動作を行う。図6は、第2実施形態に係る撮像装置の動作(キズ検出シーケンス)を示すフローチャートである。

0089

ステップS800では、全体制御演算部411が、操作部417を介して電源OFFの指示を受け付ける。全体制御演算部411は、駆動モードをキズ検出モードM1に設定する。すなわち、第1実施形態に係る撮像装置は、電源OFF時に自動的にキズ検出処理を行う自動調整機能を有する。

0090

ステップS808では、全体制御演算部411が、電源OFFの指示に応じて、各部をノンアクティブな状態にする。すなわち、全体制御演算部411は、終了動作を行う。

0091

このように、本実施形態では、短い検出時間で点滅キズを含むキズの検出を行うことができるため、カメラの電源OFF時にキズの自動調整を行う場合であってもカメラの電源OFFまでの待ち時間が長いことによる使用感を悪化を最小限に抑えることが出来る。

0092

また、1回の撮影で精度良く点滅キズを含むキズの検出を行うことができるため、キズの自動調整の頻度を少なく抑えることが可能となる。

0093

次に、第3実施形態に係る撮像装置について説明する。以下では、第1実施形態と異なる部分を中心に説明する。

0094

第3実施形態に係る撮像装置は、その基本的な構成は図1に示された構成と同様であるが、その動作(キズ検出モードM2)が、図13に示された動作(キズ検出モードM0)と異なる。

0095

すなわち、第3実施形態に係る撮像装置は、図7に示すように、図13に示された動作と次の点で異なる動作を行う。図7は、第3実施形態に係る撮像装置の動作(キズ検出シーケンス)を示すフローチャートである。

0096

ステップS1002では、全体制御演算部411が、タイミング発生部409を介して撮像センサ406を制御する。これにより、撮像センサ406における画素配列PAの各画素201は、所定の蓄積時間Tで電荷蓄積動作を行う。

0097

読み出し部207(図2参照)は、第1のゲート電極群へ供給された電圧(V系駆動パルス)に応じて、画素配列PAから信号(電荷)を読み出す。ここで、キズ検出モードM2における第1のゲート電極に供給される電圧は、撮影を行う撮影モードにおける第1のゲート電極に供給される電圧より高い。すなわち、読み出し部207は、画素配列PAから欠陥が発生しやすい条件で信号を読み出す。

0098

例えば、図8のタイミングチャートに示すように、読み出し部207では、撮影を行う撮影モードにおけるゲート電極に供給される電圧より高い値αV0(α>1)の電圧1001が第1のゲート電極群へ供給される。これにより、読み出し部207は、各フレーム期間(1st Field〜5th Field)において、有効領域から(ドットで示す)信号1002を読み出したり、OB領域の画素から(斜線で示す)信号1003を読み出したりする。

0099

そして、撮像センサ406は、読み出した信号に基づいて、遮光画像信号を生成し出力する。

0100

撮像信号処理回路408は、AFE407経由で遮光画像信号を撮像センサ406から受け取る。撮像信号処理回路408は、遮光画像信号に基づいて遮光画像データを生成する。すなわち、全体制御演算部411は、テスト撮影動作を行うように、各部を制御する。

0101

このように、本実施形態では、撮像センサにおける読み出し部の第1のゲート電極へ、キズ検出モードM2において、撮影モードにおける供給される電圧よりも高い電圧が供給される。すなわち、高電圧の読み出しパルスを使うことで、画素の半導体領域内や画素の半導体領域と読み出し部との間の領域における欠陥にトラップされている電子を放出させるトリガーである電界を大きな値で発生させる。これにより、1フレーム期間中における点滅キズの発生確率を向上させることができる。このため、1フレームの画像信号から点滅性欠陥(点滅キズ)を検出する場合であっても、点滅性欠陥を有する画素の検出精度を向上させることが可能となる。すなわち、本実施形態によれば、点滅性欠陥を有する画素の検出精度を向上することができるとともに、点滅性欠陥を有する画素を検出するための時間を短縮することができる。

0102

したがって、短い検出時間で点滅キズを含むキズの検出を行うことができるため、カメラ起動時にキズの自動調整を行う場合であってもカメラ起動時の待ち時間が長いことによる使用感を悪化を最小限に抑えることが出来る。

0103

また、1回の撮影で精度良く点滅キズを含むキズの検出を行うことができるため、キズの自動調整の頻度を少なく抑えることが可能となる。

0104

次に、第4実施形態に係る撮像装置について説明する。以下では、第1実施形態と異なる部分を中心に説明する。

0105

第4実施形態に係る撮像装置は、その基本的な構成は図1に示された構成と同様であるが、その動作(キズ検出モードM3)が、図13に示された動作(キズ検出モードM0)と異なる。

0106

すなわち、第4実施形態に係る撮像装置は、図9に示すように、図13に示された動作と次の点で異なる動作を行う。図9は、第4実施形態に係る撮像装置の動作(キズ検出シーケンス)を示すフローチャートである。

0107

ステップS1102では、全体制御演算部411が、タイミング発生部409を介して撮像センサ406を制御する。これにより、撮像センサ406における画素配列PAの各画素201は、所定の蓄積時間Tで電荷蓄積動作を行う。

0108

読み出し部207(図2参照)は、第1のゲート電極群へ供給された電圧(V系駆動パルス)に応じて、画素配列PAから信号(電荷)を複数回読み出す。ここで、キズ検出モードM2における第1のゲート電極に供給される電圧は、撮影を行う撮影モードにおける第1のゲート電極に供給される電圧より高い。

0109

例えば、図10のタイミングチャートに示すように、読み出し部207では、撮影を行う撮影モードにおけるゲート電極に供給される電圧より高い値αV0(α>1)の電圧1101が第1のゲート電極群へ複数回供給される。これにより、読み出し部207は、各フレーム期間(1st Field〜5th Field)において、有効領域から(ドットで示す)信号1102を読み出したり、OB領域の画素から(斜線で示す)信号1103を読み出したりする。

0110

そして、撮像センサ406は、読み出した信号に基づいて、遮光画像信号を生成し出力する。

0111

撮像信号処理回路408は、AFE407経由で遮光画像信号を撮像センサ406から受け取る。撮像信号処理回路408は、遮光画像信号に基づいて遮光画像データを生成する。すなわち、全体制御演算部411は、テスト撮影動作を行うように、各部を制御する。

0112

このように、本実施形態では、撮像センサにおける読み出し部が、キズ検出モードM1において、1フレーム期間中に画素配列PAから信号を複数回読み出す。また、撮像センサにおける読み出し部の第1のゲート電極へ、キズ検出モードM2において、撮影モードにおける供給される電圧よりも高い電圧が供給される。すなわち、高電圧の複数回の読み出しパルスを使うことで、画素の半導体領域内や画素の半導体領域と読み出し部との間の領域における欠陥にトラップされている電子を放出させるトリガーである電界を大きな値で複数回発生させる。これにより、1フレーム期間中における点滅キズの発生確率を向上させることができる。このため、1フレームの画像信号から点滅性欠陥(点滅キズ)を検出する場合であっても、点滅性欠陥を有する画素の検出精度を向上させることが可能となる。すなわち、本実施形態によれば、点滅性欠陥を有する画素の検出精度を向上することができるとともに、点滅性欠陥を有する画素を検出するための時間を短縮することができる。

0113

次に、第5実施形態に係る撮像装置について説明する。以下では、第1実施形態と異なる部分を中心に説明する。

0114

第5実施形態に係る撮像装置は、その基本的な構成は図1に示された構成と同様であるが、その動作(キズ検出モードM3)が、図13に示された動作(キズ検出モードM0)と異なる。

0115

すなわち、第5実施形態に係る撮像装置は、図11に示すように、図13に示された動作と次の点で異なる動作を行う。図11は、第5実施形態に係る撮像装置の動作(キズ検出シーケンス)を示すフローチャートである。

0116

ステップS903では、撮像信号処理回路408が、対象画素がキズである(キズ有り)と判定した場合、処理をステップS904へ進め、対象画素がキズでない(キズ無し)と判定した場合、処理をステップS705へ進める。それ以外の点は、ステップS703(図4参照)における処理と同様である。

0117

ステップS904では、撮像信号処理回路408が、対象画素のアドレスをキズアドレスとして全体制御演算部411へ供給する。全体制御演算部411は、供給されたキズアドレスを最終的なキズアドレスとして第2メモリ部416に記憶(登録)させる。

0118

このように、本実施形態では、対象画素のアドレスがキズアドレスとして判定された場合に、既にそのアドレスが第2メモリ部に格納(登録)されているかどうか確認することなく格納(登録)する。これにより、点滅性欠陥を有する画素を検出するための時間をさらに短縮することができる。

0119

したがって、さらに短い検出時間で点滅キズを含むキズの検出を行うことができるため、デジタルカメラの製造工程におけるキズ調整工程を延長することでコストアップすることなく、点滅キズを含むキズを精度良く検出・補間を行うことができる。

図面の簡単な説明

0120

撮像装置の構成を示す図。
撮像センサの構成を示す図。
カラーフィルタの配列を示す図。
第1実施形態に係る撮像装置の動作(キズ検出モードM1におけるキズ検出シーケンス)を示すフローチャート。
撮像装置のキズ検出モードM1における動作を示すタイミングチャート。
第2実施形態に係る撮像装置の動作(キズ検出モードM1におけるキズ検出シーケンス)を示すフローチャート。
第3実施形態に係る撮像装置の動作(キズ検出モードM2におけるキズ検出シーケンス)を示すフローチャート。
撮像装置のキズ検出モードM2における動作を示すタイミングチャート。
第4実施形態に係る撮像装置の動作(キズ検出モードM3におけるキズ検出シーケンス)を示すフローチャート。
撮像装置のキズ検出モードM3における動作を示すタイミングチャート。
第5実施形態に係る撮像装置の動作(キズ検出モードM3におけるキズ検出シーケンス)を示すフローチャート。
点滅キズの出力信号レベルの変動の例を示した図。
撮像装置の動作(キズ検出モードM0におけるキズ検出シーケンス)を示すフローチャート。
撮像装置のキズ検出モードM0における動作を示すタイミングチャート。

符号の説明

0121

400 撮像装置

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社半導体エネルギー研究所の「 撮像装置」が 公開されました。( 2020/10/29)

    【課題】フォトセンサを有する表示装置において、フォトセンサの出力が変化し、撮像品質が低下することを防ぐ画素構成とすることを課題の一つとする。【解決手段】FDの電位の変化を抑えるため、FDと信号線との寄... 詳細

  • シャープ株式会社の「 撮像装置」が 公開されました。( 2020/10/29)

    【課題】位相差AFの精度を従来よりも向上させる。【解決手段】撮像装置(100)において、画素アレイ(10)には、異なる偏光特性を有する偏光フィルタを備えた複数の位相差画素によって、偏光ユニットが構成さ... 詳細

  • キヤノン株式会社の「 撮像装置および撮像装置の制御方法」が 公開されました。( 2020/10/29)

    【課題】動きのある被写体のずれを防止し、ダイナミックレンジを拡大する。【解決手段】アナログデジタル変換部は、第1の転送部と第2の転送部により光電変換部に蓄積されている電荷が第3の保持部に転送された電荷... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ