図面 (/)

この項目の情報は公開日時点(2010年1月28日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (10)

課題

薄膜トランジスタを有する表示基板を提供する。

解決手段

表示基板は、基板と、基板上に設けられるゲート電極と、ゲート電極上に設けられる半導体パターンと、半導体パターン上に設けられるソース電極と、半導体パターン上に設けられてソース電極と離間するドレーン電極と、ソース電極及びドレーン電極上に設けられてソース電極及びドレーン電極をカバーする絶縁膜と、絶縁膜上に設けられて半導体パターンと整列される導電膜パターンと、ドレーン電極と電気的に接続される画素電極と、基板上に設けられて導電膜パターンと電気的に接続されるストレージ電極とを含む。

概要

背景

一般的に、表示装置用アレイ基板として作用する表示基板は、基板と、前記基板上に設けられる複数の薄膜トランジスタと、薄膜トランジスタと一対一で対応して薄膜トランジスタと電気的に接続される画素電極とを含む。

薄膜トランジスタは、画素電極側に提供されるデータ信号スイッチングするために特定条件下導体になる半導体物質を含む。半導体物質には、シリコン広範囲に使われ、半導体物質にシリコンの他にも有機物半導体及び酸化物半導体が使われている。

酸化物半導体は、電気移動度の特性に優れており、薄膜トランジスタのスイッチング特性を向上させることができるが、酸化物半導体を構成する元素組成比率によって薄膜トランジスタのスイッチング特性が異なる。

概要

薄膜トランジスタを有する表示基板を提供する。表示基板は、基板と、基板上に設けられるゲート電極と、ゲート電極上に設けられる半導体パターンと、半導体パターン上に設けられるソース電極と、半導体パターン上に設けられてソース電極と離間するドレーン電極と、ソース電極及びドレーン電極上に設けられてソース電極及びドレーン電極をカバーする絶縁膜と、絶縁膜上に設けられて半導体パターンと整列される導電膜パターンと、ドレーン電極と電気的に接続される画素電極と、基板上に設けられて導電膜パターンと電気的に接続されるストレージ電極とを含む。

目的

本発明は、上述の問題点に鑑みてなされたもので、その目的は、スレッショルド電圧を容易に変更することができる薄膜トランジスタを有する表示基板を提供する

効果

実績

技術文献被引用数
1件
牽制数
5件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

基板と、前記基板上に設けられるゲート電極と、前記ゲート電極の上部に設けられる半導体パターンと、前記半導体パターン上に設けられるソース電極と、前記ソース電極と離間して前記半導体パターン上に設けられるドレーン電極と、前記ソース電極及び前記ドレーン電極上に設けられて前記ソース電極及び前記ドレーン電極をカバーする絶縁膜と、前記絶縁膜上に設けられて前記半導体パターンと整列される導電膜パターンと、前記ドレーン電極と電気的に接続される画素電極と、前記基板上に設けられて前記画素電極と重畳し、前記導電膜パターンと電気的に接続されるストレージ電極と、を含むことを特徴とする表示基板

請求項2

前記半導体パターンは、酸化物半導体を含むことを特徴とする請求項1に記載の表示基板。

請求項3

前記基板上に設けられ、前記ゲート電極と電気的に接続されるゲートラインと、前記ゲートラインと絶縁されて前記基板の上部に設けられるデータラインと、前記ストレージ電極及び前記導電膜パターンと電気的に接続され前記ストレージ電極及び前記導電膜パターン側に共通電圧を提供するストレージラインと、をさらに含むことを特徴とする請求項1に記載の表示基板。

請求項4

前記導電膜パターン及び前記画素電極は、前記表示基板の同一層上に形成されて互いに同一の物質で形成されることを特徴とする請求項3に記載の表示基板。

請求項5

前記ストレージライン及び前記ストレージ電極は、互いに離間し、前記導電膜パターンは、前記ストレージ電極及び前記ストレージラインを電気的に接続されることを特徴とする請求項4に記載の表示基板。

請求項6

前記ゲート電極、前記半導体パターン、前記ソース電極、及び前記ドレーン電極によって定義される薄膜トランジスタスレッショルド電圧は、前記共通電圧の大きさによって調節されることを特徴とする請求項3に記載の表示基板。

請求項7

前記共通電圧の大きさが増加するほど前記スレッショルド電圧の大きさが減少し、前記共通電圧の大きさが減少するほど前記スレッショルド電圧の大きさが増加することを特徴とする請求項6に記載の表示基板。

請求項8

平面上で前記ストレージ電極は、前記データライン及び前記データラインを間に置いて接する画素電極と重畳することを特徴とする請求項3に記載の表示基板。

請求項9

基板と、前記基板上に設けられ第1共通電圧が提供される導電膜パターンと、前記導電膜パターン上に設けられ前記導電膜パターンをカバーする第1絶縁膜と、前記第1絶縁膜上に設けられ前記導電膜パターンと整列されたソース電極と、前記第1絶縁膜上に設けられ前記導電膜パターンと整列されたドレーン電極と、前記ソース電極及び前記ドレーン電極上に設けられる半導体パターンと、前記半導体パターン上に設けられる第2絶縁膜と、前記第2絶縁膜上に設けられて前記半導体パターンと重畳するゲート電極と、を含むことを特徴とする表示基板。

請求項10

基板と、前記基板上に設けられるゲート電極と、前記ゲート電極の上部に設けられる半導体パターンと、前記半導体パターン上に設けられるソース電極と、前記ソース電極と離間して前記半導体パターン上に設けられるドレーン電極と、前記ソース電極及び前記ドレーン電極上に設けられて前記ソース電極及び前記ドレーン電極をカバーする絶縁膜と、前記絶縁膜上に設けられて前記半導体パターンと重畳し、前記ゲート電極と電気的に接続される導電膜パターンと、を含むことを特徴とする表示基板。

技術分野

0001

本発明は、表示基板に関し、より詳細には、薄膜トランジスタを有する表示基板に関する。

背景技術

0002

一般的に、表示装置用アレイ基板として作用する表示基板は、基板と、前記基板上に設けられる複数の薄膜トランジスタと、薄膜トランジスタと一対一で対応して薄膜トランジスタと電気的に接続される画素電極とを含む。

0003

薄膜トランジスタは、画素電極側に提供されるデータ信号スイッチングするために特定条件下導体になる半導体物質を含む。半導体物質には、シリコン広範囲に使われ、半導体物質にシリコンの他にも有機物半導体及び酸化物半導体が使われている。

0004

酸化物半導体は、電気移動度の特性に優れており、薄膜トランジスタのスイッチング特性を向上させることができるが、酸化物半導体を構成する元素組成比率によって薄膜トランジスタのスイッチング特性が異なる。

先行技術

0005

韓国特許出願公開第2004−0098296号明細書
韓国特許出願公開第2002−0053613号明細書

発明が解決しようとする課題

0006

本発明は、上述の問題点に鑑みてなされたもので、その目的は、スレッショルド電圧を容易に変更することができる薄膜トランジスタを有する表示基板を提供することである。

課題を解決するための手段

0007

上述の目的を達成するため、本発明による表示基板は、基板と、基板上に設けられるゲート電極と、ゲート電極の上部に設けられる半導体パターンと、半導体パターン上に設けられるソース電極と、ソース電極と離間して半導体パターン上に設けられるドレーン電極と、ソース電極及びドレーン電極上に設けられる絶縁膜と、絶縁膜上に設けられて半導体パターンと整列される導電膜パターンとを含む。また、表示基板は、ドレーン電極と電気的に接続される画素電極と、基板上に設けられて画素電極と重畳するストレージ電極とを含み、ストレージ電極は、導電膜パターンと電気的に接続される。

0008

本発明の一実施形態によると、ゲート電極、ソース電極、ドレーン電極、及び半導体パターンにより定義される薄膜トランジスタにおいて、導電膜パターンは、絶縁膜を間に置いて半導体パターンと整列されるので、導電膜パターンは、薄膜トランジスタのトップゲート電極として作用することができる。その結果、薄膜トランジスタのスレッショルド電圧は、導電膜パターン側に提供される共通電圧の大きさによって調節することができる。

0009

上述の目的を達成するため、本発明による他の表示基板は、基板と、基板上に設けられて第1共通電圧が提供される導電膜パターンと、導電膜パターン上に設けられて導電膜パターンをカバーする第1絶縁膜と、第1絶縁膜上に設けられて導電膜パターンと整列されるソース電極と、ソース電極と離間するドレーン電極と、ソース電極及びドレーン電極上に設けられる半導体パターンと、半導体パターン上に設けられる第2絶縁膜と、第2絶縁膜上に設けられて半導体パターンと整列されるゲート電極とを含む。

0010

ゲート電極、ソース電極、ドレーン電極、及び半導体パターンにより定義される薄膜トランジスタにおいて、導電膜パターンは、第1絶縁膜を間に置いて半導体パターンと整列されるので、導電膜パターンは、薄膜トランジスタのボトムゲート電極として作用することができる。その結果、薄膜トランジスタのスレッショルド電圧は、導電膜パターン側に提供される第1共通電圧の大きさによって調節することができる。

0011

上述の目的を達成するため、本発明によるまた他の表示基板は、基板と、基板上に設けられるゲート電極と、ゲート電極の上部に設けられる半導体パターンと、半導体パターン上に設けられるソース電極と、ソース電極と離間して半導体パターン上に設けられるドレーン電極と、ソース電極及びドレーン電極上に設けられソース電極及びドレーン電極をカバーする絶縁膜と、絶縁膜上に設けられて半導体パターンと重畳してゲート電極と電気的に接続される導電膜パターンとを含む。

発明の効果

0012

薄膜トランジスタを有する表示基板において、薄膜トランジスタのスレッショルド電圧が半導体物質によって変化しても、導電膜パターン側に提供される共通電圧の大きさを調節して薄膜トランジスタのスレッショルド電圧を容易に調節することができる。

図面の簡単な説明

0013

本発明の第1実施形態による表示基板の平面図である。
図1のI-I'線に沿って切断した断面図である。
図1のII-II'線に沿って切断した断面図である。
本発明の第2実施形態による表示基板の平面図である。
図4のI-I'線に沿って切断した断面図である。
図4のII-II'線に沿って切断した断面図である。
本発明の第3実施形態による表示基板の平面図である。
図7のI-I'線に沿って切断した断面図である。
図7のII-II'線に沿って切断した断面図である。

実施例

0014

以下、添付した図面を参照して本発明の実施形態を詳細に説明するようにする。前述した本発明の目的、特徴及び効果は、添付した図面と関連する実施形態を通じて容易に理解されるはずである。但し、本発明は、ここで説明される実施形態に限定されるものではなく、多様な形態に応用して変形が可能である。下記の実施形態は、本発明によって開示された技術思想をより明確にし、かつ、本発明が属する分野で平均的な知識を有した当業者に本発明の技術思想が十分に伝えられるように提供されることである。従って、本発明の範囲が下記の実施形態によって限定されるものではない。一方、下記の実施形態と共に提示された図面は、明確な説明のために多少簡略化され、或いは誇張された記載が含まれている。また、図面上で同一の参照符号を付した部分は同一の構成要素を示すものとする。

0015

図1は、本発明の第1実施形態による表示基板の平面図であり、図2は、図1のI-I'に沿って切断した断面図であり、図3は、II-II'に沿って切断した断面図である。

0016

図1図3に示すように、表示基板200は、液晶表示装置のような表示装置に使われるアレイ基板である。表示基板200は、基板100と、ゲートラインGLと、データラインDLと、ストレージラインSLと、ストレージ電極STと、画素PXLとを含む。また、画素PXLは、薄膜トランジスタTR及び薄膜トランジスタTRと電気的に接続される画素電極PEを含む。一方、表示基板200上には、複数の画素が設けられるが、画素の各々は、同一の構造を有するので、図1では1つの画素PXLを例示し、残りの画素に対する説明は省略する。

0017

ゲートラインGLは、第1方向D1に延長されて基板100上に設けられ、薄膜トランジスタTRをターンオンさせるゲート信号伝送する。データラインDLは、シリコン酸化物SiOxまたはシリコン窒化物SiNxのような絶縁物を含む第1絶縁膜110を間に置いてゲートラインGL上に設けられ、画素電極PE側に提供されるデータ信号を伝送する。また、データラインDLは、第1方向D1と直交する第2方向D2に延長されてゲートラインGLと交差する。

0018

ストレージラインSLは、第1方向D1に延長されて共通電圧を伝送し、ストレージラインSLは、ゲートラインGLと離間して設けられる。本発明の一実施形態では、ストレージラインSL及びゲートラインGLは、同一の物質で構成することができる。ストレージラインSL及びゲートラインGLが同一の物質で構成される場合には、ストレージラインSLは、1つのフォトリソグラフィ工程を利用してゲートラインGLと共に形成することができ、その結果、製造工程におけるステップを減少することができ製造費用節減できる。

0019

ストレージ電極STは、第2方向D2に延長される第1枝(branch)部及び第1方向D1に延長される(stem)部を含んでおり、U字形状に構成されている。ストレージ電極STは、導電膜パターン151によってストレージラインSLと電気的に接続される。

0020

ストレージ電極STは、データラインDL、画素電極PE、及びデータラインDLを間に置いて画素電極PEと隣接した異なる画素電極と平面上で重畳されてストレージキャパシタを形成する。表示基板200が液晶表示装置用アレイ基板に使われる場合に、ストレージキャパシタは、画素電極PE側に提供されるデータ信号を一定時間維持させることに使用される。

0021

導電膜パターン151は、第1コンタクト孔CH1でストレージ電極STと電気的に接続され、導電膜パターン151は、第2コンタクト孔CH2でストレージラインSLと電気的に接続される。従って、ストレージラインSLを通じて伝送される共通電圧は、ストレージ電極ST側に提供されてストレージキャパシタを形成することに使用できる。

0022

薄膜トランジスタTRは、ゲート電極GEと、ドレーン電極DEと、ソース電極SEと、半導体パターンAPと、導電膜パターン151とを含む。薄膜トランジスタTRは、ゲートラインGLからゲート信号が提供されてターンオンされてデータラインDLから画素電極PE側に伝送されるデータ信号をスイッチングする。

0023

ゲート電極GEは、ゲートラインGLから分岐して基板100上に設けられる。半導体パターンAPは、第1絶縁膜110上に設けられてゲート電極GEと重畳する。半導体パターンAPは、GaInZnO(GIZO)、MgAlOx、MgZnOx、及びZnOのような酸化物半導体を含む。

0024

ソース電極SEは、データラインDLから分岐して半導体パターンAP上に設けられる。また、ソース電極SEは、ドレーン電極DEと離間して半導体パターンAP上に設けられる。本発明の実施形態では、ソース電極SEは、ドレーン電極DEの3個の側部を囲むC字形状を有する。また、本発明の実施形態では、ソース電極SE及びドレーン電極DEの上には、シリコン酸化物のような絶縁物を含む第2絶縁膜120が設けられる。

0025

上述のように、導電膜パターン151は、ストレージラインSLとストレージ電極STを電気的に接続するとともに、第2絶縁膜120上に半導体パターンAPと重畳するように設けることにより、薄膜トランジスタTRのトップゲート電極の役割をすることができる。従って、薄膜トランジスタTRは、ゲート電極GEをボトムゲート電極とし、導電膜パターン150をトップゲート電極にとするデュアルゲート型薄膜トランジスタ構造とすることができる。

0026

導電膜パターン151はストレージラインSLと電気的に接続されるので、ストレージラインSLによって伝送される共通電圧が提供される。その結果、共通電圧の大きさによって薄膜トランジスタTRのスレッショルド電圧が変更される。

0027

0028

表1に示すように、ゲート電極GE側に提供される電圧が一定である場合、共通電圧の大きさが変更されると、薄膜トランジスタTRのスレッショルド電圧が変更される。より詳細には、導電膜パターン151に印加される共通電圧が−10V〜20V範囲内で増加する際、薄膜トランジスタTRのスレッショルド電圧は、23V〜−21V範囲内で減少する。

0029

一般的に、薄膜トランジスタが酸化物半導体に形成されるアクティブパターン及び1つのゲート電極を有する場合、薄膜トランジスタのスレッショルド電圧は、酸化物半導体の物質によって異なる。本発明の第1実施形態のように、導電膜パターン151の共通電圧の大きさを調節することで、薄膜トランジスタのスレッショルド電圧を調節できるので、酸化物半導体物質によって異なるスレッショルド電圧を容易に調節することができる。

0030

0031

表2は、ゲート電極GE側に提供される電圧が−20Vに一定であり、導電膜パターン151に印加される共通電圧が各々5V、−5V、及び−10Vである際、測定時間による薄膜トランジスタのスレッショルド電圧の変化量を示す。

0032

表2に示すように、導電膜パターン151に印加される共通電圧が5Vである際、駆動時間が増加することによってスレッショルド電圧は、0V〜−16V範囲内で変化する。また、導電膜パターン151に印加される共通電圧が−5Vである際、駆動時間が増加することによってスレッショルド電圧は、0V〜−4.4V範囲内で変化する。また、導電膜パターン151に印加される共通電圧が−10Vである際、駆動時間が増加することによってスレッショルド電圧は、0V〜−0.26V範囲内で変化して、共通電圧が−10Vである際のスレッショルド電圧の変化量は、共通電圧が−5V及び5Vである際の共通電圧の変化量より小さい。

0033

一般的に、薄膜トランジスタが酸化物半導体に形成されるアクティブパターン及び1つのゲート電極を有し、ゲート電極側に陰のゲート電圧を提供する際、駆動時間が増加することによって薄膜トランジスタのスレッショルド電圧が持続的に低くなる問題点が発生されうる。しかし、本発明の第1実施形態のように、導電膜パターン151側に提供される共通電圧の大きさを調節して、駆動時間が増加することによって薄膜トランジスタTRのスレッショルド電圧が変化する程度を調節できる。

0034

一方、画素電極PEは、第3コンタクト孔CH3でドレーン電極DEと電気的に接続される。画素電極PEは、導電膜パターン151と同一の物質を含むことができ、画素電極PEは、導電膜パターン151と同一の層上に形成することができる。本発明の実施形態では、画素電極PE及び導電膜パターン151は、インジウムティオキサイド又はインジウムジンクオキサイドのような透明な導電物質に1つのフォトリソグラフィ工程を利用して同時に形成することができる。

0035

図4は、本発明の第2実施形態による表示基板の平面図であり、図5は、図4のI-I'に沿って切断した断面図であり、図6は、II-II'に沿って切断した断面図である。図4図6を説明することにおいて、上述の本発明の第1実施形態で説明された構成要素に対しては、図面符号併記し、構成要素に対する重複説明は省略する。

0036

図4図6に示すように、表示基板201は、基板100と、ゲートラインGLと、データラインDLと、ストレージラインSLと、ストレージ電極STと、共通電圧ラインCLと、導電膜パターン152と、接続電極BEと、画素PXLとを含み、画素PXLは、薄膜トランジスタTRと、薄膜トランジスタTRと電気的に接続される画素電極PEとを含む。

0037

共通電圧ラインCLは、第2方向D2に延長される。また、共通電圧ラインCLは、第1共通電圧を伝送する。ストレージラインSLは、第2方向D2と垂直である第1方向D1に延長されて第1共通電圧と別途に制御される第2共通電圧を伝送し、ゲートラインGLと離間して設けられる。また、ストレージ電極STは、第2方向D2に延長されて接続電極BEによってストレージラインSLと電気的に接続される。その結果、ストレージ電極STは、ストレージラインSLから第2共通電圧が提供されて画素電極PEと共にストレージキャパシタを形成する。

0038

接続電極BEは、第2コンタクト孔CH2でストレージ電極STと電気的に接続され、第3コンタクト孔CH3でストレージ電極SLと電気的に接続される。接続電極BEは、画素電極PEと同一の物質を含むことができる。接続電極BE及び画素電極PEが同一の物質を含む場合には、接続電極BE及び画素電極PEは、インジウムティンオキサイドまたはインジウムジンクオキサイドのような、透明な導電物質に1つのフォトリソグラフィ工程を利用して同時に形成することができる。

0039

薄膜トランジスタTRは、導電膜パターン152と、ソース電極SEと、ドレーン電極DEと、半導体パターンAPと、ゲート電極GEとを含む。薄膜トランジスタTRは、ゲートラインGLからゲート信号が提供されてターンオンし、データラインDLから画素電極PE側に伝送されるデータ信号をスイッチングする。

0040

導電膜パターン152は、共通電圧ラインCLから分岐されて基板100上に設けられる。導電膜パターン152上には、第1絶縁膜110が設けられる。ソース電極SEは、導電膜パターン152と重畳されるように第1絶縁膜110上に設けられ、ドレーン電極DEは、ソース電極SEと離間して導電膜パターン152と重畳するように第1絶縁膜110上に設けられる。

0041

半導体パターンAPは、ソース電極SE及びドレーン電極DE上に設けられ、半導体パターンAP上には、第2絶縁膜120が設けられる。また、ゲート電極GEは、第2絶縁膜120上に半導体パターンAPと重畳されるように設けられ、ゲート電極GE上には、薄膜トランジスタTRをカバーする第3絶縁膜130が設けられる。

0042

一方、導電膜パターン152は、半導体パターンAPと重畳するように基板100上に設けられて薄膜トランジスタTRのボトムゲート電極の役割をする。従って、薄膜トランジスタTRは、ゲート電極GEをトップゲート電極とし、導電膜パターン152をボトムゲート電極とするデュアルゲート型薄膜トランジスタ構造とすることができる。

0043

導電膜パターン152は、共通電圧ラインCLから分岐されるので、共通電圧ラインCLによって伝送される第1共通電圧が提供されることができる。従って、上述の本発明の第1実施形態のように、第1共通電圧の大きさを調節して薄膜トランジスタTRのスレッショルド電圧を調節することができるのみではなく、駆動時間が増加することによって薄膜トランジスタTRのスレッショルド電圧が変化する程度を最小化させることができる。

0044

再び、図1を参照すると、本発明の第1実施形態では、薄膜トランジスタTRのトップゲート電極に作用する導電膜パターン151は、共通電圧を伝送するストレージラインSLと電気的に接続される。共通電圧は、薄膜トランジスタTRのスレッショルド電圧を変更させることに使われるのみではなく、ストレージキャパシタを形成することに使われる。従って、共通電圧の大きさを調節する際、共通電圧の大きさは、ストレージキャパシタを形成することに容易な範囲内で選択することが望ましい。

0045

しかし、本発明の第2実施形態では、導電膜パターン152は、第2共通電圧を伝送するストレージラインSLと電気的に接続されず、第2共通電圧と相異する第1共通電圧を伝送する共通電圧ラインCLから分岐される。従って、第1共通電圧は、薄膜トランジスタTRのスレッショルド電圧のみを変更することに使用することができる。即ち、第1共通電圧の大きさを調節する際、第1共通電圧の大きさは、ストレージキャパシタを形成することと関係なく、調節することができる。また、第1共通電圧の大きさは、薄膜トランジスタTR側に提供されるゲートオフ電圧と同一とすることができる。第1共通電圧の大きさがゲートオフ電圧と同一である場合に、外部からゲートオフ電圧が提供されるラインは、第1共通電圧を伝送する共通電圧ラインと電気的に接続することができる。

0046

画素電極PEは、第1コンタクト孔CH1でドレーン電極DEと電気的に接続される。画素電極PEは、接続電極BEと同一の物質を含むことができる。画素電極PE及び接続電極BEが同一の物質を含む場合には、画素電極PE及び接続電極BEは、インジウムティンオキサイドまたはインジウムジンクオキサイドのような透明な導電物質に1つのフォトリソグラフィ工程を利用して同時に形成することができる。

0047

図7は、本発明の第3実施形態による表示基板の平面図であり、図8は、図7のI-I'に沿って切断した断面図であり、図9は、図7のII-II'に沿って切断した断面図である。図7図9を説明することにおいて、上述の本発明の第1実施形態で説明された構成要素に対しては図面符号を併記し、構成要素に対する重複した説明は省略する。

0048

図7図9に示すように、表示基板202は、基板100と、ゲートラインGLと、データラインDLと、ストレージラインSLと、ストレージ電極STと、接続電極BEと、画素PXLとを含む。また、画素PXLは、薄膜トランジスタTRと、薄膜トランジスタTRと第2コンタクト孔CH2から電気的に接続される画素電極PEとを含む。

0049

接続電極BEは、ストレージラインSL及びストレージ電極STを電気的に接続される。接続電極BEは、第3コンタクト孔CH3でストレージ電極STと電気的に接続され、第4コンタクト孔CH4でストレージラインSLと電気的に接続される。接続電極BEは、画素電極PEと同一の物質で構成できる。接続電極BE及び画素電極PEが同一の物質である場合には、接続電極BE及び画素電極PEは、インジウムティンオキサイドまたはインジウムジンクオキサイドのような透明な導電物質に1つのフォトリソグラフィ工程を利用して同時に形成されることができる。

0050

薄膜トランジスタTRは、ゲート電極GEと、ドレーン電極DEと、ソース電極SEと、半導体パターンAPと、導電膜パターン150とを含む。薄膜トランジスタTRは、ゲートラインGLからゲート信号が提供されてターンオンしてデータラインDLから画素電極PE側に伝送されるデータ信号をスイッチングする。

0051

ゲート電極GEは、ゲートラインGLから分岐して基板100上に設けられる。半導体パターンAPは、第1絶縁膜110上に設けられてゲート電極GEと重畳する。ドレーン電極DEは、データラインDLから分岐し、半導体パターンAP上に設けられる。また、ソース電極SEは、ドレーン電極DEと離間して半導体パターンAP上に設けられる。また、ソース電極SE及びドレーン電極DE上には、シリコン酸化物のような絶縁物を含む第2絶縁膜120が設けられる。

0052

導電膜パターン150は、半導体パターンAPと重畳されて第2絶縁膜120上に設けられ、第1コンタクト孔CH1でゲートラインGLと電気的に接続されて薄膜トランジスタTRのトップゲート電極の役割をする。従って、薄膜トランジスタTRは、ゲート電極GEをボトムゲート電極とし、導電膜パターン150をトップゲート電極とするデュアルゲート型薄膜トランジスタ構造とすることができる。

0053

上述のように、導電膜パターン150及びゲート電極GEは、互いに電気的に接続されるので、導電膜パターン150及びゲート電極GE側に同一の極性の電圧が提供される。薄膜トランジスタTRのトップゲート電極に作用する導電膜パターン150とボトムゲート電極に作用するゲート電極GE側に同一の極性の電圧が印加される場合、薄膜トランジスタTRがサチュレーションする時点でオン電流電流量を増加することができ、薄膜トランジスタTRがオフされる時点でオフ電流の電流量を減少することができる。

0054

導電膜パターン150は、画素電極PE及び接続電極BEと同一の物質で構成することができる。導電膜パターン150、画素電極PE及び接続電極BEが同一の物質で構成される場合には、画素電極PE、接続電極BE、及び導電膜パターン150は、インジウムティンオキサイド及びインジウムジンクオキサイドのような透明な導電物質に1つのフォトリソグラフィ工程を利用して同時に形成することができる。

0055

以上、実施形態を参照して説明したが、当該技術分野の熟練された当業者は特許請求の範囲に記載された本発明の思想及び領域から抜け出さない範囲内で本発明を多様に修正及び変更することができる。

0056

100基板
151導電膜パターン
200表示基板
PE画素電極
CL共通電圧ライン
GLゲートライン
DLデータライン
TR薄膜トランジスタ
BE接続電極
SLストレージライン
STストレージ電極
PXL 画素

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ