図面 (/)

技術 波形等化回路

出願人 株式会社日立製作所
発明者 小野豪一山下寛樹
出願日 2008年5月30日 (12年7ヶ月経過) 出願番号 2008-142502
公開日 2009年12月10日 (11年0ヶ月経過) 公開番号 2009-290672
状態 特許登録済
技術分野 直流方式デジタル伝送 有線伝送方式及び無線の等化,エコーの低減
主要キーワード 伝送線路損失 差動ペア信号 選出回路 バックプレーン基板 パルス形 電流加算回路 特性誤差 カレントスイッチ回路
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2009年12月10日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (14)

課題

データ伝送通信品質低コストで向上可能な波形等化回路を提供する。

解決手段

データ伝送システム送信回路内に、カレントスイッチ回路600、電流加算回路610、および遷移検出回路61,62を設ける。遷移検出回路61,62は、差動対となる送信データ信号(63,64)の遷移を検出する。カレントスイッチ回路600は、送信データ信号(63,64)を受けて、それに応じた駆動電流負荷抵抗601,602に流し、差動対となる出力データ信号(67,68)を出力する。電流加算回路610は、遷移検出回路61,62からの検出信号(65,66)を受けて、それに応じた駆動電流を負荷抵抗601,602に対して加算する。これによって、遷移が強調された出力データ信号(67,68)が伝送線路に入力される。

概要

背景

図2は、一般的なデータ伝送システムの概略図である。データ伝送システムは、送信回路11、伝送線路12,13、受信回路14から構成される。容量15,16は、送信回路11の出力端子負荷容量を示している。図2では、差動信号ステムを例にしているがシングルエンド信号システムでも構わない。データ伝送システムでは、送信データ信号が送信回路11を経由して送信される。送信回路11の出力信号17は、例えばバックプレーン基板などの伝送線路12を介して、受信回路14に到達する。

ここで、伝送線路12の出力信号18は、伝送線路12での減衰反射クロストークなどにより、入力信号(17)に比べ波形が減衰し、また、波形に歪みが生じる。図4は、伝送線路12の損失特性の一例である。一般に、伝送線路損失周波数特性は、信号の高周波成分ほど高い減衰が生じるロウパスフィルタの特性を持つ。図3は、図4のような伝送損失特性を持つ伝送線路における、1ビットのみ‘1’を送信する場合の入力波形21と出力波形22である。伝送線路の減衰特性により、出力波形22の振幅が減少し、波形に歪みが生じる。また、波形の立ち上がり立下り時間が増加する。これにより、この波形歪みが次シンボルに混合し、データ受信を困難にするISI(Inter Symbol Interference)が生じる。受信回路14では、信号18から元の送信データ復元する。

図2に示すようなデータ伝送システムにおいて、送信側のデータ出力回路では、伝送線路での信号の減衰等による通信品質の悪化を補償するため、通常、波形等化機能が用いられている。具体的には、伝送線路での信号の減衰を予め見越して、その減衰を打ち消す様に送信データ信号の波形形状を強調してデータを送信している。

この種の従来技術として、例えば、特許文献1では、概略的に図5に示すような送信側のデータ出力回路が用いられている。図5の出力回路は、1データシンボル時間(1ビットのデータを送信するのに許容される最大時間、データレート逆数)分の遅延回路41,42、駆動力調整機能を持った出力バッファ43,44,45、波形加算器46から構成される。ここでは、送信データ信号が3経路に分けられ、3データシンボル分の駆動力を調整した波形を加算することにより、波形等化を実現する例を示している。この出力回路では、出力バッファ43には送信データ信号が直接入力され、出力バッファ44,45にはそれぞれ1シンボル時間遅延、2シンボル時間遅延した送信データ信号が入力される。波形加算器46では、出力バッファ43,44,45の出力信号が加算され、伝送線路へ出力される。波形等化の制御量は、波形加算するデータシンボル数と、出力バッファ43,44,45の駆動力を変化させることにより調整可能である。このように、シンボル時間単位での波形を加算することで、シンボルポイントのISIを低減することができる。

また、例えば、特許文献2には、第1の増幅回路、第2の増幅回路、フィルタ回路逆相加算回路などを備え、受信回路内で用いられるイコライザ回路が記載されている。入力信号は、第1の増幅回路で増幅されると共に、フィルタ回路を介して第2の増幅回路で増幅され、逆相加算回路は、第1の増幅回路の出力から第2の増幅回路の出力を減算して出力する。フィルタ回路は、少なくとも積分回路を含み、低域通過型フィルタ帯域通過型フィルタで構成される。これによって、逆相加算回路からは、入力信号の高域成分がより強調された信号が得られる。
特表2007−515130号公報
特開2007−129619号公報

概要

データ伝送の通信品質を低コストで向上可能な波形等化回路を提供する。データ伝送システムの送信回路内に、カレントスイッチ回路600、電流加算回路610、および遷移検出回路61,62を設ける。遷移検出回路61,62は、差動対となる送信データ信号(63,64)の遷移を検出する。カレントスイッチ回路600は、送信データ信号(63,64)を受けて、それに応じた駆動電流負荷抵抗601,602に流し、差動対となる出力データ信号(67,68)を出力する。電流加算回路610は、遷移検出回路61,62からの検出信号(65,66)を受けて、それに応じた駆動電流を負荷抵抗601,602に対して加算する。これによって、遷移が強調された出力データ信号(67,68)が伝送線路に入力される。

目的

本発明はこのような問題を解決するためになされたものであり、その目的の一つは、データ伝送の通信品質を低コストで向上可能な波形等化回路を提供することである。本発明の前記ならびにそれ以外の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

効果

実績

技術文献被引用数
2件
牽制数
2件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

送信回路伝送線路受信回路からなるデータ伝送システムの送信回路に設けられ、送信データ信号に対して波形等化を行い、その結果となる出力データ信号を前記伝送線路に出力する出力回路と、前記送信データ信号の遷移を検出する遷移検出回路とを備え、前記出力回路は、前記波形等化を行う際に、前記遷移検出回路からの検出信号を用いて前記送信データ信号の遷移を強調する動作を行い、この遷移が強調された信号を前記出力データ信号として出力することを特徴とする波形等化回路

請求項2

請求項1記載の波形等化回路において、前記出力回路は、カレントスイッチ回路電流加算回路を備え、前記カレントスイッチ回路は、前記送信データ信号の電圧値に応じた第1駆動電流を流す第1トランジスタと、前記第1トランジスタに電気的に結合され、前記第1駆動電流が印加される負荷部とを備え、前記電流加算回路は、前記負荷部に電気的に結合され、前記遷移検出回路からの検出信号の電圧値に応じた第2駆動電流を流し、前記第2駆動電流を前記負荷部に印加する第2トランジスタを備え、前記負荷部は、前記第1駆動電流に前記2駆動電流を加算した電流電圧に変換することで前記出力データ信号を出力することを特徴とする波形等化回路。

請求項3

請求項2記載の波形等化回路において、前記遷移検出回路は、前記送信データ信号の遷移を受けて検出パルス信号を出力し、前記検出パルス信号の電圧振幅パルス出力時間のどちらか一方あるいは両方を予め定めた設定信号に基づいて可変制御可能な構成となっていることを特徴とする波形等化回路。

請求項4

請求項3記載の波形等化回路において、前記遷移検出回路は、一端に前記送信データ信号が入力され、他端が前記電流加算回路の前記第2トランジスタに電気的に結合される容量と、前記容量の他端と固定電位となる第1電源との間に挿入された抵抗とを備え、前記抵抗の値ならびに前記容量の値のどちらか一方あるいは両方が前記設定信号に基づいて可変制御可能な構成となっていることを特徴とする波形等化回路。

請求項5

請求項4記載の波形等化回路において、前記抵抗は、トランジスタによって実現されることを特徴とする波形等化回路。

請求項6

請求項4記載の波形等化回路において、前記出力回路は、第2電源によって動作し、前記第1電源と前記第2電源は、異なる電圧値となっていることを特徴とする波形等化回路。

請求項7

送信回路と伝送線路と受信回路からなる差動データ伝送ステムの送信回路に設けられ、送信データ信号および反転送信データ信号に対して波形等化を行い、その結果となる出力データ信号および反転出力データ信号を前記伝送線路に出力する出力回路と、前記送信データ信号の遷移を検出した際に第1検出信号を出力し、前記反転送信データ信号の遷移を検出した際に第2検出信号を出力する遷移検出回路とを備え、前記出力回路は、前記波形等化を行う際に、前記遷移検出回路からの前記第1および前記第2検出信号を用いて前記送信データ信号および前記反転送信データ信号の遷移を強調する動作を行い、この遷移が強調された信号を前記出力データ信号および前記反転出力データ信号として出力することを特徴とする波形等化回路。

請求項8

請求項7記載の波形等化回路において、前記出力回路は、カレントスイッチ回路と電流加算回路を備え、前記カレントスイッチ回路は、第1負荷部および第2負荷部と、前記送信データ信号によってオンオフ状態が制御され、前記第1負荷部と電気的に結合される第1トランジスタと、前記反転送信データ信号によってオン・オフ状態が制御され、前記第2負荷部と電気的に結合される第2トランジスタとを備え、前記電流加算回路は、前記第1検出信号によってオン・オフ状態が制御され、前記第1負荷部と電気的に結合される第3トランジスタと、前記第2検出信号によってオン・オフ状態が制御され、前記第2負荷部と電気的に結合される第4トランジスタとを備え、前記第1負荷部は、前記第1トランジスタと前記第3トランジスタに流れる電流を加算した電流を電圧に変換することで前記反転出力データ信号を出力し、前記第2負荷部は、前記第2トランジスタと前記第4トランジスタに流れる電流を加算した電流を電圧に変換することで前記出力データ信号を出力することを特徴とする波形等化回路。

請求項9

請求項8記載の波形等化回路において、前記第1検出信号および前記第2検出信号のそれぞれはパルス信号であり、前記遷移検出回路は、前記パルス信号の電圧振幅とパルス出力時間のどちらか一方あるいは両方を予め定めた設定信号に基づいて可変制御可能な構成となっていることを特徴とする波形等化回路。

請求項10

請求項9記載の波形等化回路において、前記遷移検出回路は、前記設定信号に基づいて、前記第1検出信号の電圧振幅と前記第2検出信号の電圧振幅を異なる値に設定するか、または前記第1検出信号のパルス出力時間と前記第2検出信号のパルス出力時間を異なる値に設定するか、もしくは前記第1検出信号の電圧振幅およびパルス出力時間と前記第2検出信号の電圧振幅およびパルス出力時間をそれぞれ異なる値に設定することを特徴とする波形等化回路。

請求項11

請求項10記載の波形等化回路において、前記遷移検出回路は、一端に前記送信データ信号が入力され、他端が前記電流加算回路の前記第3トランジスタに電気的に結合される第1容量と、前記第1容量の他端と固定電位となる第1電源との間に挿入された第1抵抗と、一端に前記反転送信データ信号が入力され、他端が前記電流加算回路の前記第4トランジスタに電気的に結合される第2容量と、前記第2容量の他端と固定電位となる第2電源との間に挿入された第2抵抗とを備え、前記第1容量、前記第2容量、前記第1抵抗、および前記第2抵抗の一部の値または全ての値が前記設定信号に基づいて可変制御可能な構成となっていることを特徴とする波形等化回路。

請求項12

請求項10記載の波形等化回路において、前記遷移検出回路は、一端に前記送信データ信号が入力され、他端が前記電流加算回路の前記第3トランジスタに電気的に結合される第1容量と、前記第1容量の他端と固定電位となる第1電源との間に挿入された第1抵抗と、一端に前記反転送信データ信号が入力され、他端が前記電流加算回路の前記第4トランジスタに電気的に結合される第2容量と、前記第2容量の他端と固定電位となる第2電源との間に挿入された第2抵抗と、前記設定信号に基づいて前記第1容量の他端か前記第2容量の他端のいずれかに接続される可変電流源とを有することを特徴とする波形等化回路。

技術分野

0001

本発明は、波形等化回路に関し、特に、データ伝送システムにおける送信側の波形等化回路に適用して有益な技術に関するものである。

背景技術

0002

図2は、一般的なデータ伝送システムの概略図である。データ伝送システムは、送信回路11、伝送線路12,13、受信回路14から構成される。容量15,16は、送信回路11の出力端子負荷容量を示している。図2では、差動信号ステムを例にしているがシングルエンド信号システムでも構わない。データ伝送システムでは、送信データ信号が送信回路11を経由して送信される。送信回路11の出力信号17は、例えばバックプレーン基板などの伝送線路12を介して、受信回路14に到達する。

0003

ここで、伝送線路12の出力信号18は、伝送線路12での減衰反射クロストークなどにより、入力信号(17)に比べ波形が減衰し、また、波形に歪みが生じる。図4は、伝送線路12の損失特性の一例である。一般に、伝送線路損失周波数特性は、信号の高周波成分ほど高い減衰が生じるロウパスフィルタの特性を持つ。図3は、図4のような伝送損失特性を持つ伝送線路における、1ビットのみ‘1’を送信する場合の入力波形21と出力波形22である。伝送線路の減衰特性により、出力波形22の振幅が減少し、波形に歪みが生じる。また、波形の立ち上がり立下り時間が増加する。これにより、この波形歪みが次シンボルに混合し、データ受信を困難にするISI(Inter Symbol Interference)が生じる。受信回路14では、信号18から元の送信データ復元する。

0004

図2に示すようなデータ伝送システムにおいて、送信側のデータ出力回路では、伝送線路での信号の減衰等による通信品質の悪化を補償するため、通常、波形等化機能が用いられている。具体的には、伝送線路での信号の減衰を予め見越して、その減衰を打ち消す様に送信データ信号の波形形状を強調してデータを送信している。

0005

この種の従来技術として、例えば、特許文献1では、概略的に図5に示すような送信側のデータ出力回路が用いられている。図5出力回路は、1データシンボル時間(1ビットのデータを送信するのに許容される最大時間、データレート逆数)分の遅延回路41,42、駆動力調整機能を持った出力バッファ43,44,45、波形加算器46から構成される。ここでは、送信データ信号が3経路に分けられ、3データシンボル分の駆動力を調整した波形を加算することにより、波形等化を実現する例を示している。この出力回路では、出力バッファ43には送信データ信号が直接入力され、出力バッファ44,45にはそれぞれ1シンボル時間遅延、2シンボル時間遅延した送信データ信号が入力される。波形加算器46では、出力バッファ43,44,45の出力信号が加算され、伝送線路へ出力される。波形等化の制御量は、波形加算するデータシンボル数と、出力バッファ43,44,45の駆動力を変化させることにより調整可能である。このように、シンボル時間単位での波形を加算することで、シンボルポイントのISIを低減することができる。

0006

また、例えば、特許文献2には、第1の増幅回路、第2の増幅回路、フィルタ回路逆相加算回路などを備え、受信回路内で用いられるイコライザ回路が記載されている。入力信号は、第1の増幅回路で増幅されると共に、フィルタ回路を介して第2の増幅回路で増幅され、逆相加算回路は、第1の増幅回路の出力から第2の増幅回路の出力を減算して出力する。フィルタ回路は、少なくとも積分回路を含み、低域通過型フィルタ帯域通過型フィルタで構成される。これによって、逆相加算回路からは、入力信号の高域成分がより強調された信号が得られる。
特表2007−515130号公報
特開2007−129619号公報

発明が解決しようとする課題

0007

例えば、図5で説明したように、データ伝送システムにおける送信側出力回路では、シンボル時間単位で遅延した波形を加算することで、シンボル時間単位の波形等化を実現している。しかし、データ伝送速度を更に高速化していくと、図4の損失特性に示すように、より高周波成分の信号が減衰する上に、信号遷移に許容される1シンボル分時間は減少することになる。従って、送信データ信号が遷移した際の出力回路の出力信号の遷移にかかる時間が1シンボル時間の数倍にもなり、データ伝送が加速度的に困難になる。ある伝送速度より高速な伝送システムでは、もはや伝送線路の損失にかかわらず、出力バッファの出力インピーダンスパッド等による負荷容量による伝送損失のみで送信信号は大きく減衰されるため、データ伝送がほぼ不可能になる。

0008

このような伝送損失の大きな高速データ伝送システムにおいて、従来の波形等化技術を用いて伝送を行うには、加算する波形の数を増加させる必要がある。しかし、これは回路規模設計工数といったコスト面の増大や消費電力の増大等を招く。また、減衰量が大きすぎるため、従来のシンボル時間単位の波形等化では、加算する波形の数を増加させても、1シンボル時間以内に出力回路の出力信号の波形遷移を完了させることが困難である。

0009

本発明はこのような問題を解決するためになされたものであり、その目的の一つは、データ伝送の通信品質を低コストで向上可能な波形等化回路を提供することである。本発明の前記ならびにそれ以外の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

課題を解決するための手段

0010

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

0011

すなわち、本発明の代表的な実施の形態による波形等化回路は、送信データ信号の遷移を検出する遷移検出回路と、伝送線路の損失を打ち消すように、遷移検出回路の検出信号を用いて送信データ信号の遷移を強調して、外部に出力する出力回路を備えて構成される。また、本発明の他の代表的な実施の形態による波形等化回路は、差動信号となる送信データ信号対の遷移を検出し、各信号対毎の検出信号を出力する遷移検出回路と、伝送線路の損失を打ち消すように、遷移検出回路の各検出信号を用いて送信データ信号対のそれぞれの遷移を強調して、外部に出力する出力回路を備えて構成される。さらに、遷移検出回路は、各信号対毎に出力する検出信号の大きさに差をつけることで、差動信号間オフセット電圧等の補償も可能な構成となっている。

発明の効果

0012

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、データ伝送の通信品質の向上が低コストで実現可能になる。

発明を実施するための最良の形態

0013

以下、本発明の実施の形態を図面に基づいて詳細に説明する。実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

0014

また、以下の実施の形態において、要素の数等(個数数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

0015

まず、本発明の主な実施の形態による波形等化回路に関し、以下、その構成を簡単に説明する。

0016

本実施の形態による波形等化回路は、入力された送信データ信号に対して波形等化を行い、その結果となる出力データ信号を出力する出力回路と、送信データ信号の遷移を検出する遷移検出回路とを備えるものとなっている。そして、この出力回路は、波形等化を行う際に遷移検出回路からの検出信号を用いて送信データ信号の遷移を強調する動作を行い、この遷移が強調された結果となる出力データ信号を出力するものとなっている。これによって、伝送線路による高周波帯域の減衰を補償する波形等化を簡単な回路構成(すなわち低コスト)で実現でき、データ伝送の通信品質を向上させることが可能となる。

0017

ここで、前記出力回路は、より具体的には、例えば、カレントスイッチ回路電流加算回路とから構成される。カレントスイッチ回路は、送信データ信号の電圧値に応じた駆動電流を流すトランジスタと、このトランジスタに電気的に結合され、このトランジスタに流れる駆動電流を電圧に変換する負荷部とを備える。一方、電流加算回路は、前記負荷部に電気的に結合され、遷移検出回路からの検出信号の電圧値に応じた駆動電流を流し、この駆動電流を前記負荷部に流れる駆動電流に加算(減算)するトランジスタを備える。

0018

また、前記遷移検出回路は、送信データ信号の遷移を受けて検出パルス信号を出力し、この検出パルス信号の電圧振幅パルス幅パルス出力時間)のどちらか一方あるいは両方を外部からの設定によって制御可能な構成となっている。これによって、様々な伝送線路の特性に応じて柔軟に波形等化を実現可能となる。

0019

前記遷移検出回路は、より具体的には、例えば、一端に送信データ信号が入力され他端が電流加算回路のトランジスタに結合された容量と、この容量の他端と遷移検出回路の電源との間に挿入された抵抗とからなる所謂微分回路で構成されたものとなっている。そして、この抵抗の値ならびに容量の値のどちらか一方あるいは両方が外部からの設定によって制御可能な構成となっている。なお、この抵抗は、例えば、単数または複数のトランジスタによって実現することもできる。また、前記出力回路の電源と前記遷移検出回路の電源は、それぞれ電圧値が異なるものにすることが望ましく、これによって波形等化の効果を強化することができる。

0020

さらに、本実施の形態による波形等化回路は、前述したような構成を備えつつ、送信データ信号および反転送信データ信号が入力され、これらに対して波形等化を行い、その結果となる出力データ信号および反転出力データ信号を出力する差動回路構成となっている。この場合、前述したカレントスイッチ回路は、差動対となる2個のトランジスタと、各トランジスタに電気的に結合される2個の負荷部を備え、電流加算回路は、前記2個の負荷部にそれぞれ電気的に結合され差動対となる2個のトランジスタを備える。そして、遷移検出回路は、送信データ信号の遷移を検出し、その遷移の方向に応じた極性の第1検出パルス信号を出力すると共に、反転送信データ信号の遷移を検出し、その遷移の方向に応じた極性の第2検出パルス信号を出力する。電流加算回路内の差動トランジスタ対は、この第1および第2検出パルス信号を差動入力として動作し、一方の負荷部の駆動電流を加算し、他方の負荷部の駆動電流を減算する。このように、差動構成の波形等化回路を用いることで、より高速な伝送システムに対応可能となり、その上で適切な波形等化を低コストで実現可能となる。

0021

また、この差動回路構成による波形等化回路は、第1検出パルス信号と第2検出パルス信号に関し、その電圧振幅の絶対値およびパルス幅(パルス出力時間)の大きさのいずれか一方または両方が異なるように構成されたものとなっている。これは、例えば、遷移検出回路を前述したような容量と抵抗で構成した場合、第1検出パルス信号に対応する容量値または抵抗値と第2検出パルス信号に対応する容量値または抵抗値とを外部からの設定によって異なる値に制御すればよい。または、第1検出パルス信号に対応する容量の電流加算回路側ノードと第2検出パルス信号に対応する容量の電流加算回路側ノードのいずれか一方のノードと、遷移検出回路の電源もしくは接地ノードとの間に電流源接続可能な構成とすればよい。このように、第1検出パルス信号と第2検出パルス信号に差を持たせることで、伝送線路の差動信号特性や増幅回路のオフセット電圧などを補償できる。

0022

次にこれらの構成を含んだ波形等化回路のより具体的な構成に関し、以下の実施の形態で詳細に説明する。

0023

(実施の形態1)
図1は、本発明の実施の形態1による波形等化回路において、その構成例を示す回路図である。本実施の形態による波形等化回路は、前述した図2のデータ伝送システムにおける送信回路11に含まれるものとなっている。図1の波形等化回路(送信回路または送信側出力回路)は、遷移検出回路61,62、カレントスイッチ回路600、電流加算回路610とから構成される。本実施の形態では、差動回路を例に説明するが、シングルエンド回路を使用してもよい。カレントスイッチ回路600と電流加算回路610の両回路は、差動データ入力信号を伝送線路に出力する出力バッファを構成する。

0024

カレントスイッチ回路600は、負荷抵抗601,602、NMOSトランジスタ603,604、電流源605から構成される。また、電流加算回路610は、NMOSトランジスタ611,612、可変電流源613から構成される。送信データ信号63および反転送信データ信号64からなる差動データ入力信号620の論理値により、カレントスイッチ回路600内のNMOSトランジスタ603,604の一方がオンし、他方がオフし、出力データ信号68および反転出力データ信号67からなる差動データ出力信号621を確定する。電流加算回路610は、当該出力バッファの駆動力を制御するために設けられたものであり、カレントスイッチ回路600の差動データ出力信号621に接続され、差動データ出力信号621を駆動する電流を加算する。

0025

送信データ信号63および反転送信データ信号64は、それぞれ、カレントスイッチ回路600のNMOSトランジスタ603および604のゲート端子に接続される。また、送信データ信号63および反転送信データ信号64は、それぞれ、遷移検出回路61および62にも接続され、遷移検出回路61および62の出力が、それぞれ、電流加算回路610のNMOSトランジスタ611および612のゲート端子に接続される。遷移検出回路61は、送信データ信号63のデータの遷移を検出する回路であり、遷移検出回路62は、反転送信データ信号64のデータの遷移を検出する回路である。遷移検出回路61,62は、共に同様の回路構成となっており、詳細は後述するが、共通の設定データ信号69に基づいて動作特性を設定可能となっている。

0026

図7に、遷移検出回路61,62の動作波形の一例を示す。図7の波形71は、遷移検出回路61の入力である送信データ信号63を示している。また、波形72は、遷移検出回路61の出力である図1におけるノード65の波形を示している。図7では、送信データ信号63として、デジタル信号“00011110”が入力された場合を例として示している。遷移検出回路61は、送信データ信号63が0から1、または1から0に遷移したことを検出し、その時にパルス信号を出力する回路である。

0027

遷移検出回路61は、送信データ信号63の遷移がない時(送信データ信号が0または1が連続する時)、一定電圧V0を出力する。送信データ信号63が0から1に遷移する時、最大電圧V0+Vhとなるパルス信号を出力する。逆に、送信データ信号63が1から0に遷移する時、最小電圧V0−Vlとなるパルス信号を出力する。VhとVlは後述するように、設定データ信号69に基づいて制御することが可能である。遷移検出回路61の出力(ノード65)は、送信データ信号の遷移時に電圧V0から電圧V0+Vhまたは電圧V0−Vlに遷移した後、徐々に元の電圧であるV0に収束していく。図7に示すこの元の電圧V0に収束する時間Twも、後述するように設定データ信号69に基づいて制御可能である。なお、遷移検出回路62は、反転送信データ信号64を対象として遷移検出回路61と同様の動作を行う。

0028

図8は、遷移検出回路61,62の構成例の一つである。遷移検出回路61,62は、容量値が可変あるいは固定である容量81と、抵抗値が可変あるいは固定である抵抗82とから構成される。容量81は、遷移検出回路61,62のそれぞれにおいて入力と出力の間に挿入され、抵抗82は出力と電源83の間に挿入される。図7の波形72の電圧V0は、電源83の電圧に等しい。入力信号は容量81を介して出力に接続されているので、入力信号に変化があった場合のみ、入力信号と同じ電圧方向に変化する信号が出力される。これに対して、入力信号が一定の場合は、電圧V0が出力される。

0029

図7に示すように、遷移検出回路61,62が出力する電圧は、入力信号が0から1へ遷移する時には電圧V0+Vhであり、1から0へ遷移する時には電圧V0−Vlである。出力信号がV0から変化した場合、抵抗82を介して電源83と容量81の間で電荷充放電が行われ、出力電圧は徐々に電圧V0に接近していく。前述した設定データ信号69に該当する容量値設定データ信号89aおよび/または抵抗値設定データ信号89bにより容量81の容量値と抵抗82の抵抗値のいずれか一方または両方を変化させることで、図7の波形72の電圧V0+Vhや電圧V0−Vlと、パルス信号の頂点から定常電圧V0に戻る時間Twを制御することができる。

0030

図9は、遷移検出回路61,62の別の構成例であり、図8の抵抗82の代わりにトランジスタを用いたものである。遷移検出回路61,62は、容量値が可変あるいは固定である容量91と、サイズが可変あるいは固定であるPMOSトランジスタ92およびNMOSトランジスタ93とから構成される。容量91は、遷移検出回路61,62のそれぞれの入力と出力の間に挿入される。PMOSトランジスタ92とNMOSトランジスタ93は、ソースドレイン間が出力と電源94との間に挿入される。PMOSトランジスタ92のゲートは入力に、NMOSトランジスタ93のゲートは出力に接続される。図7の波形72の電圧V0は電源94の電圧に等しい。入力信号が遷移した時の振る舞いは、図8の場合とほぼ同様なので、以下簡単に省略する。

0031

図9の構成例において、出力信号がV0から変化した場合に容量91の電荷を充放電するのは、PMOSトランジスタ92およびNMOSトランジスタ93である。容量91の容量値は設定データ信号69に該当する容量値設定データ信号99aで設定可能となっている。PMOSトランジスタ92およびNMOSトランジスタ93は、それぞれ、設定データ信号69に該当する回路定数設定データ信号[A]99bおよび回路定数設定データ信号[B]99cに応じて例えばゲート幅等を設定可能となっており、これに伴いソース−ドレイン間の抵抗値を可変設定可能となっている。PMOSトランジスタ92は、入力が1から0に遷移する際に主体的に動作し、NMOSトランジスタ93は、入力が0から1に遷移する際に主体的に動作する。なお、遷移検出回路61,62の電源電圧と、カレントスイッチ回路600の電源電圧は、同じ電圧でも異なる電圧にしてもよい。遷移検出回路61,62の電源電圧をカレントスイッチ回路600の電源電圧と異なる電圧にすると、波形等化の効果をより強化することができる。

0032

本実施の形態における送信回路の簡単な動作内容を以下に説明する。前述したように、送信データ信号63、反転送信データ信号64はデジタル信号であり、また、それぞれの信号の遷移検出信号(ノード65,66)はアナログ信号である。遷移検出信号(65,66)は、送信データ信号63および反転送信データ信号64の非遷移時は電圧V0を出力し、遷移時にはある形状のパルス信号を出力する。カレントスイッチ回路600内のNMOSトランジスタ603,604は、送信データ信号63および反転送信データ信号64によりどちらか一方がオンし、他方がオフする。NMOSトランジスタ603,604のオフしたトランジスタ側ドレイン端子(すなわちカレントスイッチ回路600の出力データ信号67あるいは68)は、カレントスイッチ回路600の電源電圧をハイレベルとして出力し、一方のオフしたトランジスタ側のドレイン端子はある電圧をローレベルとして出力する。この時、カレントスイッチ回路600が出力しようとするローレベル電圧は、「[カレントスイッチ回路600の電源電圧]−[負荷抵抗601あるいは602の抵抗値]×[電流源605の電流値]」、である。

0033

送信データ信号63、および反転送信データ信64が、それぞれ、0から1、および1から0に遷移する場合を例に動作を説明すると、NMOSトランジスタ603がオフ状態からオンし、NMOSトランジスタ604がオン状態からオフする。よって、カレントスイッチ回路600は、反転出力データ信号67にローレベルを、出力データ信号68にハイレベルを、ある遷移時間をもって出力しようとする。

0034

電流加算回路610は、送信データ信号63、および反転送信データ信号64が遷移した時に、カレントスイッチ回路600による出力データ信号(67,68)の遷移に用いる電流を加算し、出力データ信号(67,68)の遷移時間を短縮する役割を担う。遷移検出回路61,62により、NMOSトランジスタ611,612のゲートには、送信データ信号(63,64)の非遷移時において電圧V0が入力され、遷移時においてパルス信号が入力される。送信データ信号の非遷移時には、NMOSトランジスタ611,612共にオンするため、負荷抵抗601,602に流れる電流は、カレントスイッチ回路600による電流に電流加算回路610による電流が加算される。よって、出力データ信号(67,68)の電圧値は、カレントスイッチ回路600が出力する電圧より、「[NMOSトランジスタ611,612に流れる電流]×[負荷抵抗601,602の抵抗値]」の電圧分だけ引下げられる。

0035

送信データ信号(63,64)の遷移時には、遷移検出回路61,62によってパルス信号が生成され、出力データ信号(67,68)の電圧値は次のようになる。電圧V0より高い電圧が入力されるNMOSトランジスタ(611又は612)が接続される方の出力データ信号(67又は68)の電圧は、強く引き下げられることになる。すなわち、短い時間で出力がより低いローレベルに遷移させられることになる。なぜなら、送信データ信号の遷移時には非遷移時より、負荷抵抗に流れていた電流が増加するためである。一方、電圧V0より低い電圧が入力されるNMOSトランジスタが接続される方の出力データ信号の電圧は、強く引き上げられることになる。すなわち、短い時間で出力がより高いハイレベルに遷移させられることになる。なぜなら、非遷移時より負荷抵抗に流れていた電流が減少するためである。

0036

先ほどの送信データ信号の入力を例に示すと、NMOSトランジスタ611は非遷移時より強くオンし、カレントスイッチ回路600によりローレベルを出力しようとしている反転出力データ信号67を更に強く引き下げる。一方、NMOSトランジスタ612は非遷移時より弱くオン、又はオフし、カレントスイッチ回路600によりハイレベルを出力しようとしている出力データ信号68を更に強く引き上げる。これにより、送信データ信号(63,64)の遷移時に、出力バッファの出力データ信号(67,68)の遷移時間を短縮することができ、信号遷移を強調した信号を送信することができる。

0037

また、前述したように、遷移検出回路61,62を構成する素子の値を制御することにより、パルス信号の高さ方向、および時間方向を制御できる。パルス信号の高さ方向を制御することにより、遷移時に加算または減算する電流値を制御することができる。つまり、出力データ信号(67,68)の信号遷移時間と出力電圧値を制御できる。また、パルス信号の時間方向を制御することにより、電流加算または減算を持続させる期間を制御することができ、伝送線路によって異なるISIによる通信品質劣化に対して、最適な波形等化を行うことができる。

0038

図6は、図1の波形等化回路の動作概念を示す説明図である。図6に示すように、伝送線路は、ロウパスフィルタ(LPF)特性を備え、高周波帯域において著しくゲインの低下を引き起こす。そうすると、伝送線路の受信端で波形の歪みが生じ、伝送されるデータが高速になるほど良質なデータ伝送が困難となる。図1の遷移検出回路61,62を介して電流加算回路610を駆動すると、遷移検出回路61,62のハイパスフィルタHPF)特性により、伝送線路への送信データ信号の遷移時(すなわち送信データ信号の高周波帯域)において予めゲインを加算できるため、伝送線路による高周波帯域でのゲイン低下を補償することができる。これによって、データ伝送の品質を向上でき、データ伝送の高速化に対応可能となる。

0039

以上のように、送信データ信号の信号遷移を強調した信号を送信することによって、送信回路での波形等化が可能である。また、遷移検出回路61,62が出力するパルス信号の電圧方向、および時間方向を変化させることにより、波形等化の効果を制御し、伝送線路の特性に応じた最適な波形等化を適用することが可能である。

0040

(実施の形態2)
図10は、本発明による実施の形態2の波形等化回路において、その構成例を示す回路図である。図10に示す波形等化回路は、図2に示したデータ伝送システムにおける送信側の波形等化回路に関する。図2に示すデータ伝送システムの概要は、既に説明したので省略する。また、図10において、実施の形態1で説明した図1と同様の構成部分については同じ番号を付し、その説明は省略する。

0041

図10の波形等化回路(送信回路または送信側出力回路)は、遷移検出部101、カレントスイッチ回路600、電流加算回路610とから構成され、遷移検出部101は、遷移検出回路[1]102aと遷移選出回路[2]102bを含んで構成される。本実施の形態では、差動回路を例に説明するが、シングルエンド回路を使用してもよい。カレントスイッチ回路600と、電流加算回路610の構成は、実施の形態1と同様なので、その説明を省略する。

0042

波形等化回路には、送信データ信号63、およびその反転信号である反転送信データ信号64が差動信号として入力される。送信データ信号63、および反転送信データ信号64はデジタル信号である。送信データ信号63、および反転送信データ信号64は、それぞれ、カレントスイッチ回路600のNMOSトランジスタ603および604のゲート端子に接続される。また、送信データ信号63および反転送信データ信号64は、それぞれ、遷移検出回路[1]102aおよび遷移検出回路[2]102bにも接続され、その出力となるノード103および104が、それぞれ電流加算回路610のNMOSトランジスタ611および612のゲート端子に接続される。

0043

遷移検出回路[1]102aおよび遷移検出回路[2]102bは、それぞれ、送信データ信号63および反転送信データ信号64のデータの遷移を検出する回路である。遷移検出回路[1]102aおよび遷移検出回路[2]102bは、それぞれ、設定データ信号[1]69aおよび設定データ信号[2]69bによって特性の設定が可能となっている。本実施の形態2では、実施の形態1の場合と異なり、遷移検出回路[1]102aと遷移検出回路[2]102bの構成がそれぞれ異なるか、または共に同一構成であるが、設定データ信号[1]69aと設定データ信号[2]69bの設定値が異なっていることが主要な特徴となっている。

0044

図11に、遷移検出回路[1]102aと遷移検出回路[2]102bの動作波形の一例を示す。図11の波形111および112は、それぞれ、遷移検出回路[1]102aおよび[2]102bの入力である送信データ信号63および反転送信データ信号64を示している。また、波形113は、遷移検出回路[1]102aの出力である図10におけるノード103の波形を示している。同様に、波形114は、遷移検出回路[2]102bの出力である図10におけるノード104の波形を示している。図11では、送信データ信号63として、デジタル信号“00011110”が入力された場合を例として示している。遷移検出回路[1]102aおよび[2]102bは、送信データ信号63および反転送信データ信号64が0から1、または1から0に遷移したことを検出し、その時にパルス信号を出力する回路である。

0045

遷移検出回路[1]102aの出力と遷移検出回路[2]102bの出力との相違は、送信データ信号(63,64)の検出結果であるパルス信号の形状が、電圧方向と時間方向のどちらか、あるいはその両方で異なる点である。このように、出力するパルス信号の形状に予め差を生じさせることで、トランジスタの製造ばらつきによる回路のオフセット電圧や、伝送線路での差動ペア信号特性誤差補正することが可能となる。

0046

遷移検出回路[1]102a,[2]102bは、送信データ信号(63,64)の遷移がない時(送信データ信号が0または1が連続する時)、一定電圧V0を出力する。送信データ信号(63,64)が0から1に遷移する時、遷移検出回路[1]102aは、最大電圧V0+Vh1となるパルス信号を出力し、遷移検出回路[2]102bは、V0+Vh2となるパルス信号を出力する。逆に、送信データ信号(63,64)が1から0に遷移する時、遷移検出回路[1]102aおよび遷移検出回路[2]102bは、それぞれ、最小電圧V0−Vl1およびV0−Vl2となるパルス信号を出力する。Vh1,Vh2とVl1,Vl2は、後述するように設定データ信号[1]69a,[2]69bによって制御することが可能である。遷移検出回路[1]102a,[2]102bの出力ノード103,104は、送信データ遷移時に電圧V0から電圧V0+Vh1,V0+Vh2または電圧V0−Vl1,V0−Vl2に遷移した後、徐々に元の電圧であるV0に収束していく。この元の電圧V0に収束する時間Tw1,Tw2も、後述するように設定データ信号[1]69a,[2]69bによって制御可能である。

0047

図12は、図11の遷移検出部101の構成例の他の一つである。図12の遷移検出部101aは、遷移検出回路126a,126bによって構成される。遷移検出回路126aは、容量値が可変あるいは固定である容量121aと、抵抗値が可変あるいは固定である抵抗122aとから構成される。容量121aは、一端に送信データ信号63が入力され、他端(ノード103)に電流加算回路610のNMOSトランジスタ611のゲートが接続される。抵抗122aは、ノード103と電源123の間に接続される。同様に、遷移検出回路126bは、容量値が可変あるいは固定である容量121bと、抵抗値が可変あるいは固定である抵抗122bとから構成される。容量121bは、一端に反転送信データ信号64が入力され、他端(ノード104)に電流加算回路610のNMOSトランジスタ612のゲートが接続される。抵抗122bは、ノード104と電源124の間に接続される。

0048

容量121aは、容量値設定データ信号[1]129aで容量値を設定でき、抵抗122aは、抵抗値設定データ信号[1]129bで抵抗値を設定できる。容量121bは、容量値設定データ信号[2]129cで容量値を設定でき、抵抗122bは、抵抗値設定データ信号[2]129dで抵抗値を設定できる。容量値設定データ信号[1]129aおよび抵抗値設定データ信号[1]129bは、図10の設定データ信号[1]69aに該当し、容量値設定データ信号[2]129cおよび抵抗値設定データ信号[2]129dは、図10の設定データ信号[2]69bに該当する。

0049

ここで、遷移検出回路126a,126bのそれぞれが出力するパルス信号に差を付けるため、容量値設定データ信号[1]129aと容量値設定データ信号[2]129cを異なる値とするか、または抵抗値設定データ信号[1]129bと抵抗値設定データ信号[2]129dを異なる値に設定するか、あるいはその両方を異なる値に設定する。図11の波形113および114の電圧V0は電源123,124の電圧に等しい。送信データ信号(63,64)は容量121a,121bを介して出力されるので、送信データ信号に変化があった場合のみ、送信データ信号と同じ電圧方向に変化するパルス信号がノード103,104に出力される。これに対して、送信データ信号が一定の場合は、電圧V0が出力される。動作の詳細は、遷移検出回路126a,126bのそれぞれが出力するパルス形状が異なること以外は、実施の形態1の場合と同様なので省略する。このように、容量121a,121bの容量値と、抵抗122a,122bの抵抗値を可変制御することで、図11の波形113,114の電圧V0+Vh1,V0+Vh2や電圧V0−Vl1,V0−Vl2と、パルス信号の頂点から定常電圧V0に戻る時間Tw1,Tw2を制御することができる。

0050

図13は、図11の遷移検出部101の構成例の他の一つである。図13の遷移検出部101bは、遷移検出回路136a,136bと可変電流源137とスイッチ回路135によって構成される。遷移検出回路136aは、容量値が可変あるいは固定である容量131aと、抵抗値が可変あるいは固定である抵抗132aとから構成される。容量131aは、一端に送信データ信号63が入力され、他端(ノード103)に電流加算回路610のNMOSトランジスタ611のゲートが接続される。抵抗132aは、ノード103と電源133の間に接続される。同様に、遷移検出回路136bは、容量値が可変あるいは固定である容量131bと、抵抗値が可変あるいは固定である抵抗132bとから構成される。容量131bは、一端に反転送信データ信号64が入力され、他端(ノード104)に電流加算回路610のNMOSトランジスタ612のゲートが接続される。抵抗132bは、ノード104と電源134の間に接続される。

0051

容量131a,131bは、容量値設定データ信号139aで容量値を設定でき、抵抗132a,132bは、抵抗値設定データ信号139bで抵抗値を設定できる。また、スイッチ回路135は、スイッチ設定データ信号139dに基づいてノード103またはノード104の一方に可変電流源137を接続する。可変電流源137の電流値は、電流値設定データ信号139cによって設定可能となっている。この場合、概念的に図10と対応させると、設定データ信号[1]69a,[2]69bのそれぞれに、容量値設定データ信号139a、抵抗値設定データ信号139b、電流値設定データ信号139c、およびスイッチ設定データ信号139dが含まれ、この内のスイッチ設定データ信号139dのみ両者で異なる値が設定されることになる。

0052

このような構成を用いて、遷移検出回路136a,136bの一方に可変電流源137を接続することで、図11の波形113,114の電圧V0+Vh1,V0+Vh2や電圧V0−Vl1,V0−Vl2と、パルス信号の頂点から定常電圧V0に戻る時間Tw1,Tw2を制御でき、更には図11の電圧V0を制御することもできる。なお、図12および図13では抵抗122a,122b,132a,132bを用いる例を示したが、図9に示したように、これらの抵抗をトランジスタに置き換えることも勿論可能である。また、図13では、抵抗132a,132bを同じ抵抗値とし、容量131a,131bを同じ容量値としたが、図12に示したように異なる値に設定できるように構成し、これに可変電流源137による設定を併用することで、遷移検出回路136a,136bの出力パルス信号に差を持たせるように構成することも可能である。

0053

本実施の形態2における送信回路の動作は、遷移検出部101が出力する2本のパルス信号の形状が異なること以外は実施の形態1と同様なので、詳細な説明は省略する。図10の送信回路も、図1の送信回路と同様に、送信データ信号(63,64)の遷移時に、出力バッファの出力データ信号(67,68)の遷移時間を短縮することができ、信号遷移を強調した信号を送信することができる。また、前述したように、遷移検出部101を構成する各素子の値を制御することにより、パルス信号の高さ方向、および時間方向を、差動信号それぞれ独立に制御できる。パルス信号の高さ方向を制御することにより、遷移時に加算または減算する電流値を制御することができる。つまり、出力データ信号(67,68)の信号遷移時間と出力電圧値を制御できる。また、パルス信号の時間方向を制御することにより、電流加算または減算を持続させる期間を制御することができ、伝送線路によって異なるISIによる通信品質劣化に対して、最適な波形等化を行うことができる。更に、設定データ信号[1]69aおよび設定データ信号[2]69bを用いて、差動信号をそれぞれ独立に制御することにより、回路のオフセット電圧や伝送線路の差動信号特性を補正することができる。

0054

以上、本発明の各実施の形態による主要な効果を纏めると、次のようになる。まず、送信データ信号の遷移を検出し、その検出結果から送信データ信号の遷移を強調して出力する手段を設けることにより、より簡単な回路構成で、シンボル時間単位及びシンボル時間内の波形等化を実現できる。また、差動の送信データ信号の遷移検出結果に差を持たせる手段を設けることにより、伝送線路の差動信号特性や増幅回路のオフセット電圧を補償できる。

0055

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。

0056

本実施の形態による波形等化回路は、例えば数十Gbpsを超えるような高速シリアルインタフェースの送信回路に適用して特に有益な技術であり、これに限らず、波形等化が必要な各種データ伝送システムに対して広く適用可能である。

図面の簡単な説明

0057

本発明の実施の形態1による波形等化回路において、その構成例を示す回路図である。
一般的なデータ伝送システムの概略図である。
データ伝送システムの伝送線路の前後の波形を示した図である。
伝送線路の損失特性を示した図である。
本発明の前提として検討した従来技術による波形等化回路において、その構成例を示すブロック図である。
図1の波形等化回路の動作概念を示す説明図である。
図1の遷移検出回路の動作例を示す波形図である。
図1の遷移検出回路の詳細な構成例を示す回路図である。
図1の遷移検出回路の別の詳細な構成例を示す回路図である。
本発明による実施の形態2の波形等化回路において、その構成例を示す回路図である。
図10の遷移検出部の動作例を示す波形図である。
図10の遷移検出部の詳細な構成例を示す回路図である。
図10の遷移検出部の別の詳細な構成例を示す回路図である。

符号の説明

0058

101遷移検出部
11送信回路
12,13伝送線路
135スイッチ回路
137,605,613電流源
14受信回路
15,16 容量
17 送信回路の出力信号
18 伝送線路の出力信号
21 伝送線路入力波形
22 伝送線路出力波形
41,42遅延回路
43〜45出力バッファ
46波形加算器
600カレントスイッチ回路
601,602負荷抵抗
61,62,102,126,136遷移検出回路
610電流加算回路
620差動データ入力信号
621 差動データ出力信号
63送信データ信号
64反転送信データ信号
65,66,103,104ノード
67反転出力データ信号
68出力データ信号
69,89,99,129,139設定データ信号
71,111,112 送信データ信号波形
72,113,114 遷移検出回路の出力波形
81,91,121,131 容量
82,122,132抵抗
83,94,123,124,133,134電源
92,93,603,604,611,612 トランジスタ

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • キヤノン株式会社の「 無線通信装置および無線通信システム」が 公開されました。( 2020/10/29)

    【課題】複数の電極を用いて電界結合による無線通信を行う通信装置において、通信干渉の抑制と小型化とを実現することができるようにする。【解決手段】無線通信モジュール(110)は、無線通信モジュール(120... 詳細

  • アイレック技建株式会社の「 通信機能を有する、非常灯装置及び非常灯システム」が 公開されました。( 2020/10/29)

    【課題】電力線を介して通信を行うことができる。【解決手段】 とう道に設置される非常灯装置は、外部電源から供給される交流電力を第1直流電力に変換する変換部と、前記第1直流電力を蓄電し、かつ、第2直流電... 詳細

  • 住友電気工業株式会社の「 通信システムおよび通信装置」が 公開されました。( 2020/10/29)

    【課題】地中において収集された情報を地中から地上へより確実に伝送する通信システム及び通信装置を提供する。【解決手段】通信システム302は、地中ケーブル10A1〜10C5と、地中ケーブルの遮蔽層を通して... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ