図面 (/)

技術 半導体パッケージ

出願人 力成科技股分有限公司
発明者 范文正
出願日 2008年5月1日 (12年6ヶ月経過) 出願番号 2008-119501
公開日 2009年11月19日 (11年0ヶ月経過) 公開番号 2009-272359
状態 特許登録済
技術分野 半導体または固体装置のマウント 半導体または固体装置の組立体
主要キーワード 電気接続素子 貫通スロット 周辺区域 応力集中領域 半田マスク層 衝撃応力 外接球 移動変化
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2009年11月19日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

課題

外接球接点移動変化による増益効果がある半導体パッケージを提供する。

解決手段

実装表面211と露出表面212とを有する基板210と、実装表面211に形成されるダイアタッチング接着材220と、照準ダイアタッチング領域213に合わせ、かつダイアタッチング接着材220を介して実装表面211上に設置されるチップ230と、露出表面212に設置される複数の第一列外接球接点240と、露出表面212に設置され、第一列外接球接点240群と比較してダイアタッチング領域213の中心線から遠くに位置する複数の第二列外接球接点250と、実装表面211に形成される梯形溝214であって、梯形溝214内にある基板210の厚みがダイアタッチング領域213の中心線から遠ざかる方向に向かって階段のように漸次薄くなり、かつ内にダイアタッチング接着材220が充填される少なくとも一つの梯形溝214と、を備える。

概要

背景

半導体パッケージは、内部に封止される半導体チップの様々な集積回路によって異なるパッケージ形態が出来る。例えば、ボールグリッドアレイ(BGA、Ball Grid Array)パッケージ製品の底面にソルダリフロー(solder reflow)方式で形成した複数の外接球接点(一般には半田ボールソルダボールと称する)を設置している。この外接球接点群は、半導体パッケージのI/O接続端末として適当な数量だけを用意して同一接合面に形成され、運算中に外部のプリント回路基板電気接続して高密度面接合の要求に達する。接合面は通常基板露出面を利用し、半導体実装過程において、基板は色々な加熱処理を受け、例えば、ダイアタッチング接着材加熱硬化封止樹脂硬化及び外接球接点のリフローなどがある。更に、運算や熱サイクル試験(TCT、Thermal cycle Test)の進行中、熱膨張係数が合わないため半導体パッケージと外部のプリント回路基板との間に熱応力が生じ、基板の周辺や隅部及びチップ周縁にある外接球接点は特に熱応力の作用を受け易くなるので、基板の反り変形と半田ボールの断裂が起き、製品信頼性を低下させる。また、墜落テストにおいて、基板の周辺や隅部にある外接球接点(或は周縁ボールと隅部ボールと称する)は衝撃力に遭い易くなるため落下問題がある。

図1に示すように、周知の半導体パッケージ100は、ウインドウ型BGA(W‐BGA、Window-Ball Grid Array)形態であり、主に一つの基板110、一つのダイアタッチング接着材120、一つのチップ130、複数の第一列外接球接点140及び複数の第二列外接球接点150を備える。基板110は一つの実装表面111、一つの露出表面112及び窓口としての貫通スロット115を有する。その露出表面112に一つの半田マスク層117を形成し、半田マスク層117は、複数の電気接続素子160と外接球接点群140、150との接合に使用する複数のインナーフィンガー116と複数の外接パッド118とを露出している。

基板110の実装表面111に形成したダイアタッチング接着材120を介してチップ130は基板110の上に設置されている。チップ130の主面には複数のボンディングパッド132があり、複数の電気接続素子160(例えばワイヤボンディング方式で形成したボンディングワイヤ)が用いられて貫通スロット115を通過し、ボンディングパッド132群と基板110のインナーフィンガー116群とが接続されることによって、チップ130と基板110とは電気的に相互接続される。また、一つの封止体170はトランスファーモールディング方式で基板110の実装表面111と貫通スロット115の内とに設置され、チップ130と電気接続素子160群とを密封している。

第一列外接球接点140群は基板110の露出表面112にある外接パッド118群に設置される。第二列外接球接点150群は基板110の露出表面112にある外接パッド118群に設置される。しかし、第二列外接球接点150群は、第一列外接球接点140群と比較して貫通スロット115から遠くに位置するので、第一列外接球接点140群よりも中心点との距離が長くなって基板110の周縁や隅部に隣接して応力集中領域となってしまう。

上述したダイアタッチング接着材120の硬化、封止体170の硬化、第一列外接球接点140群及び第二列外接球接点150群のリフロー接合後続の熱サイクル試験及び実際の製品運算などは加熱処理を提供し、材料間の熱膨張係数が異なるために発生する熱応力と墜落試験による衝撃応力とを第二列外接球接点150群に直接印加すると、第二列外接球接点150群の断裂や落下を起し電気接続の品質の悪化に影響する。また、基板110は反り変形が起き易く、チップ130の側辺の角131に隣接する一部の外接球接点140、150群も断裂や落下の問題がある。なお、ダイアタッチング過程において、温度の上昇と圧力の印加とによってダイアタッチング接着材120は流動的であり溢れ或いは登る現象を容易に発生する。

概要

外接球接点の移動変化による増益効果がある半導体パッケージを提供する。実装表面211と露出表面212とを有する基板210と、実装表面211に形成されるダイアタッチング接着材220と、照準ダイアタッチング領域213に合わせ、かつダイアタッチング接着材220を介して実装表面211上に設置されるチップ230と、露出表面212に設置される複数の第一列外接球接点240と、露出表面212に設置され、第一列外接球接点240群と比較してダイアタッチング領域213の中心線から遠くに位置する複数の第二列外接球接点250と、実装表面211に形成される梯形溝214であって、梯形溝214内にある基板210の厚みがダイアタッチング領域213の中心線から遠ざかる方向に向かって階段のように漸次薄くなり、かつ内にダイアタッチング接着材220が充填される少なくとも一つの梯形溝214と、を備える。

目的

本発明の主な目的は外接球接点の移動変化による増益効果がある半導体パッケージを提供することである。このような半導体パッケージにおいて、製品の外観、寸法と厚み及び外接球の接合面に影響せずにダイアタッチング接着材の厚みをチップの周縁に接近すればするほど厚くすると、チップの中心線に遠く位置する外接球接点はチップと比較して移動変化による増益効果を相対的に大きく生じさせることができるので、半導体パッケージの周縁や隅部にある外接球接点は従来より大きい応力に耐えられ、断裂や落下などの現象が発生しないようになる。

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

一つの実装表面と一つの露出表面とを有し、前記実装表面は一つのダイアタッチング領域を有する一つの基板と、前記基板の前記実装表面に形成される一つのダイアタッチング接着材と、照準を前記ダイアタッチング領域に合わせ、かつ前記ダイアタッチング接着材を介して前記基板の前記実装表面上に設置される一つのチップと、前記基板の前記露出表面に設置される複数の第一列外接球接点と、前記基板の前記露出表面に設置され、前記第一列外接球接点群と比較して前記ダイアタッチング領域の中心線から遠くに位置する複数の第二列外接球接点と、前記基板の前記実装表面に形成される梯形溝であって、前記梯形溝内にある前記基板の厚みは前記ダイアタッチング領域の中心線から遠ざかる方向に向かって階段のように漸次薄くなっており、かつ内に前記ダイアタッチング接着材が充填される少なくとも一つの前記梯形溝と、を備えることを特徴とする半導体パッケージ

請求項2

前記梯形溝の被覆領域内に前記第二列外接球接点群の照準を合わせることを特徴とする請求項1に記載の半導体パッケージ。

請求項3

前記第二列外接球接点群は前記梯形溝の対称となる両平行周縁に隣接していることを特徴とする請求項2に記載の半導体パッケージ。

請求項4

前記梯形溝により、前記基板は前記第一列外接球接点群と前記第二列外接球接点群との上にそれぞれ一つの第一基板厚みと一つの第二基板厚みとを有し、前記第二基板厚みは前記第一基板厚みよりも厚さが薄いことを特徴とする請求項1に記載の半導体パッケージ。

請求項5

前記チップは前記ダイアタッチング接着材と接触する一つの側辺の角を有し、前記側辺の角は前記第二列外接球接点群の排列方向と略平行となり、かつ前記梯形溝は前記ダイアタッチング領域の外にありかつ前記側辺の角と平行する一つの周縁を有することを特徴とする請求項1に記載の半導体パッケージ。

請求項6

前記側辺の角と前記第二列外接球接点群との間の前記ダイアタッチング接着材は基板よりも厚さが厚くなることを特徴とする請求項5に記載の半導体パッケージ。

請求項7

更に前記チップと前記基板との電気接続用とする複数の電気接続素子を備えることを特徴とする請求項1に記載の半導体パッケージ。

請求項8

前記ダイアタッチング接着材を前記チップの一つの主面に貼付し、前記基板は一つの貫通スロットを有し、前記貫通スロットは前記実装表面と前記露出表面とを貫通して前記電気接続素子群を通過させることを特徴とする請求項1に記載の半導体パッケージ。

請求項9

更に前記基板の前記実装表面上と前記貫通スロット内に形成された一つの封止体を備えることを特徴とする請求項8に記載の半導体パッケージ。

請求項10

更に前記チップの上に背中合わせ積層される一つの第二チップを有し、前記基板は複数のインナーフィンガーを有し、前記インナーフィンガー群は前記実装表面上及び前記梯形溝の外に形成されることを特徴とする請求項8に記載の半導体パッケージ。

請求項11

前記ダイアタッチング接着材を前記チップの一つの背面に貼付し、前記基板は複数のインナーフィンガーを有し、前記インナーフィンガー群は前記実装表面上及び前記梯形溝の外に形成されることを特徴とする請求項1に記載の半導体パッケージ。

請求項12

一つの実装表面と一つの露出表面とを有し、前記実装表面は一つのダイアタッチング領域を有する一つの基板と、前記基板の前記実装表面に形成される一つのダイアタッチング接着材と、照準をダイアタッチング領域に合わせ、かつ前記ダイアタッチング接着材を介して前記基板の前記実装表面上に設置される一つのチップと、前記基板の前記露出表面に設置される複数の外接球接点と、前記基板の前記実装表面に形成される梯形溝であって、前記梯形溝内にある前記基板の厚みは前記ダイアタッチング領域の中心線から遠ざかる方向に向かって階段のように漸次薄くなっており、かつ内に前記ダイアタッチング接着材が充填される少なくとも一つの前記梯形溝と、前記チップに設けられ、前記ダイアタッチング接着材と接触し、前記外接球接点群の排列方向と略平行する一つの側辺の角と、前記梯形溝に設けられ、ダイアタッチング領域の外にあり、前記側辺の角と平行する一つの周縁と、を備え、前記梯形溝の被覆領域内に前記外接球接点群の照準を合わせながら前記外接球接点を形成することを特徴とする半導体パッケージ。

請求項13

前記梯形溝の被覆領域内に前記外接球接点群の照準を合わせることを特徴とする請求項12に記載の半導体パッケージ。

請求項14

前記側辺の角と前記外接球接点群との間の前記ダイアタッチング接着材は基板よりも厚さが厚くなることを特徴とする請求項12に記載の半導体パッケージ。

請求項15

更に前記チップと前記基板との電気接続用とする複数の電気接続素子を備えることを特徴とする請求項12に記載の半導体パッケージ。

請求項16

前記ダイアタッチング接着材を前記チップの一つの主面に貼付し、前記基板は一つの貫通スロットを有し、前記貫通スロットは前記実装表面と前記露出表面とを貫通して前記電気接続素子群の通過をさせることを特徴とする請求項15に記載の半導体パッケージ。

請求項17

更に前記基板の前記実装表面上と前記貫通スロット内に形成された一つの封止体を備えることを特徴とする請求項16に記載の半導体パッケージ。

請求項18

更に前記チップの上に背中合わせ積層される一つの第二チップを有し、前記基板は複数のインナーフィンガーを有し、前記インナーフィンガー群は前記実装表面上及び前記梯形溝の外に形成されることを特徴とする請求項16に記載の半導体パッケージ。

請求項19

前記ダイアタッチング接着材を前記チップの一つの背面に貼付し、前記基板は複数のインナーフィンガーを有し、前記インナーフィンガー群は前記実装表面上及び前記梯形溝の外に形成されることを特徴とする請求項12に記載の半導体パッケージ。

技術分野

0001

本発明は、半導体実装技術を使用する半導体装置係り、詳細には、熱サイクル試験を受ける製品に対する信頼性を向上させるため、外接球接点移動変化による増益効果がある半導体パッケージに関する。

背景技術

0002

半導体パッケージは、内部に封止される半導体チップの様々な集積回路によって異なるパッケージ形態が出来る。例えば、ボールグリッドアレイ(BGA、Ball Grid Array)パッケージは製品の底面にソルダリフロー(solder reflow)方式で形成した複数の外接球接点(一般には半田ボールソルダボールと称する)を設置している。この外接球接点群は、半導体パッケージのI/O接続端末として適当な数量だけを用意して同一接合面に形成され、運算中に外部のプリント回路基板電気接続して高密度面接合の要求に達する。接合面は通常基板露出面を利用し、半導体実装過程において、基板は色々な加熱処理を受け、例えば、ダイアタッチング接着材加熱硬化封止樹脂硬化及び外接球接点のリフローなどがある。更に、運算や熱サイクル試験(TCT、Thermal cycle Test)の進行中、熱膨張係数が合わないため半導体パッケージと外部のプリント回路基板との間に熱応力が生じ、基板の周辺や隅部及びチップ周縁にある外接球接点は特に熱応力の作用を受け易くなるので、基板の反り変形と半田ボールの断裂が起き、製品信頼性を低下させる。また、墜落テストにおいて、基板の周辺や隅部にある外接球接点(或は周縁ボールと隅部ボールと称する)は衝撃力に遭い易くなるため落下問題がある。

0003

図1に示すように、周知の半導体パッケージ100は、ウインドウ型BGA(W‐BGA、Window-Ball Grid Array)形態であり、主に一つの基板110、一つのダイアタッチング接着材120、一つのチップ130、複数の第一列外接球接点140及び複数の第二列外接球接点150を備える。基板110は一つの実装表面111、一つの露出表面112及び窓口としての貫通スロット115を有する。その露出表面112に一つの半田マスク層117を形成し、半田マスク層117は、複数の電気接続素子160と外接球接点群140、150との接合に使用する複数のインナーフィンガー116と複数の外接パッド118とを露出している。

0004

基板110の実装表面111に形成したダイアタッチング接着材120を介してチップ130は基板110の上に設置されている。チップ130の主面には複数のボンディングパッド132があり、複数の電気接続素子160(例えばワイヤボンディング方式で形成したボンディングワイヤ)が用いられて貫通スロット115を通過し、ボンディングパッド132群と基板110のインナーフィンガー116群とが接続されることによって、チップ130と基板110とは電気的に相互接続される。また、一つの封止体170はトランスファーモールディング方式で基板110の実装表面111と貫通スロット115の内とに設置され、チップ130と電気接続素子160群とを密封している。

0005

第一列外接球接点140群は基板110の露出表面112にある外接パッド118群に設置される。第二列外接球接点150群は基板110の露出表面112にある外接パッド118群に設置される。しかし、第二列外接球接点150群は、第一列外接球接点140群と比較して貫通スロット115から遠くに位置するので、第一列外接球接点140群よりも中心点との距離が長くなって基板110の周縁や隅部に隣接して応力集中領域となってしまう。

0006

上述したダイアタッチング接着材120の硬化、封止体170の硬化、第一列外接球接点140群及び第二列外接球接点150群のリフロー接合後続の熱サイクル試験及び実際の製品運算などは加熱処理を提供し、材料間の熱膨張係数が異なるために発生する熱応力と墜落試験による衝撃応力とを第二列外接球接点150群に直接印加すると、第二列外接球接点150群の断裂や落下を起し電気接続の品質の悪化に影響する。また、基板110は反り変形が起き易く、チップ130の側辺の角131に隣接する一部の外接球接点140、150群も断裂や落下の問題がある。なお、ダイアタッチング過程において、温度の上昇と圧力の印加とによってダイアタッチング接着材120は流動的であり溢れ或いは登る現象を容易に発生する。

発明が解決しようとする課題

0007

本発明の主な目的は外接球接点の移動変化による増益効果がある半導体パッケージを提供することである。このような半導体パッケージにおいて、製品の外観、寸法と厚み及び外接球の接合面に影響せずにダイアタッチング接着材の厚みをチップの周縁に接近すればするほど厚くすると、チップの中心線に遠く位置する外接球接点はチップと比較して移動変化による増益効果を相対的に大きく生じさせることができるので、半導体パッケージの周縁や隅部にある外接球接点は従来より大きい応力に耐えられ、断裂や落下などの現象が発生しないようになる。

0008

本発明のもう一つの目的は外接球接点の移動変化による増益効果がある半導体パッケージを提供することである。このような半導体パッケージにおいて、チップの側辺の角にもっと厚いダイアタッチング接着材を提供することで、チップの側辺の角から外接球接点に印加する応力作用を減少させ外接球接点の断裂を避けることができる。
本発明の更にもう一つの目的は外接球接点の移動変化による増益効果がある一種の半導体パッケージを提供することである。このような半導体パッケージにおいて、基板の梯形溝をダイアタッチング接着材の収容空間として利用することができるため、ダイアタッチング接着材の溢れを制御する。

課題を解決するための手段

0009

上述目的を達成するために本発明では、次に述べる技術が提案されている。本発明に係る半導体パッケージは、一つの基板、一つのダイアタッチング接着材、一つのチップ、複数の第一列外接球接点及び複数の第二列外接球接点を備える。基板は一つの実装表面と一つの露出表面とを有し、実装表面には一つのダイアタッチング領域を有しかつダイアタッチング接着材を形成して、ダイアタッチング領域にチップの照準を合わせダイアタッチング接着材を介してチップを基板の実装表面に設置させる。第一列外接球接点群は基板の露出表面に設置され、第二列外接球接点群も基板の露出表面に設置されるが、第一列外接球接点群と比較してダイアタッチング領域の中心線から遠くに位置している。また、基板は更に少なくとも一つの梯形溝を有し、この梯形溝が実装表面に形成されることにより、この梯形溝内にある基板の厚みはダイアタッチング領域の中心線から遠ざかる方向に向かって階段のように漸次薄くなっている。なお、ダイアタッチング接着材を梯形溝内に充填させる。

0010

また、梯形溝の被覆領域内に第二列外接球接点群の照準を合わせてもよい。
また、第二列外接球接点群は梯形溝の対称になる両平行周縁に隣接してもよい。
また、第二列外接球接点群は梯形溝の周辺に隣接してもよい。
また、梯形溝により、基板は第一列外接球接点群と第二列外接球接点群との上にそれぞれ一つの第一基板厚みと一つの第二基板厚みとを有し、第二基板厚みは第一基板厚みよりも厚さが薄くなってもよい。

0011

また、チップはダイアタッチング接着材と接触する一つの側辺の角を有してもよく、この側辺の角は第二列外接球接点群の排列方向と略平行になり、かつ梯形溝はダイアタッチング領域の外にありかつ側辺の角と平行する一つの周縁を有する。
また、側辺の角と第二列外接球接点群との間のダイアタッチング接着材は基板よりも厚さが厚くなる。

0012

また、更にチップと基板との電気接続用とする複数の電気接続素子を備えてもよい。
また、電気接続素子群は複数のボンディングワイヤを有してもよい。
また、基板は一つの貫通スロットを有してもよく、この貫通スロットは実装表面と露出表面とを貫通して電気接続素子群を通過させる。
また、更に基板の実装表面上と貫通スロット内とに形成した一つの封止体を備えてもよい。

0013

また、更にチップの上に背中合わせに積層される一つの第二チップを有してもよい。
また、基板は複数のインナーフィンガーを有してもよく、そのインナーフィンガー群は実装表面上及び梯形溝の外に形成される。
また、ダイアタッチング接着材をチップの一つの主面に貼付してもよい。
また、ダイアタッチング接着材をチップの一つの背面に貼付してもよい。

発明を実施するための最良の形態

0014

(第1実施形態)
本発明の第1実施形態による半導体パッケージを図2図3に示す。半導体パッケージ200は主に一つの基板210、一つのダイアタッチング接着材220、一つのチップ230、複数の第一列外接球接点240及び複数の第二列外接球接点250を備える。
基板210は一つの実装表面211、一つの露出表面212及び一つの貫通スロット215を有し、実装表面211にはチップ230と略同一寸法の一つのダイアタッチング領域213(図4参照)を有する。

0015

第二列外接球接点250群はダイアタッチング領域213の中心線と平行するように排列され、かつ第一列外接球接点240群と比較して中心線から遠くに位置している。本実施形態において、上述の中心線はおよそチップ230のボンディングパッド232に位置している。
基板210の実装表面211と露出表面212とを貫通した貫通スロット215はウインドウ型BGAパッケージのワイヤボンディング窓口として使用される。基板210は更に露出表面212にある複数の外接パッド218と複数のインナーフィンガー216とを有し、外接パッド218群は多列配置やグリッドアレイ形態になってもよい。また、基板210の露出表面212には一つの半田マスク層217を形成し、この半田マスク層217は導線被覆するが、後続に導電素子、例えばボンディングワイヤや半田ボールとの接合用になるインナーフィンガー216群と外接パッド218群とを露出させる。なお、基板210のコストを低下するため、単層配線を有するプリント回路基板を基板210にすれば好ましい。

0016

また、図2及び図5に示すように、基板210は更に実装表面211に形成される少なくとも一つの梯形溝214を有し、この梯形溝214内にある基板210の厚さはチップ230の中心線から遠ざかる方向に向かって階段のように漸次薄くなって行く。梯形溝214は異なる寸法の開口を有する多数のサブー基板を積層することにより形成されている。なお、本発明では梯形溝の数量を制限せず、本実施形態において、基板210の両辺にそれぞれ一個の梯形溝214を形成している。

0017

ダイアタッチング接着材220は、基板210の実装表面211に形成され、材料として液体エポキシB‐ステージ接着剤或は他にマルチステージ硬化可能のダイアタッチング部材を任意に採用してもよく、かつチップ実装過程の前或は前半作業中に基板210の上にダイアタッチング接着材220を予め形成することができ、形成方法としてドロップディング或は印刷などの液体塗布がある。

0018

また、図3及び図4に示すように、ダイアタッチング領域213にチップ230の照準を合わせ、かつダイアタッチング接着材220を介してチップ230を基板210の実装表面211上に設置する。本実施形態において、チップ230は主面にある複数のボンディングパッド232を有し、ボンディングパッド232群は単列か二列で主面の中央区域に並んでいる。ダイアタッチング接着材220をチップ230の主面に貼付し、かつ、貫通スロット215の内にボンディングパッド232群の照準を合わせる。

0019

また、再び図3及び図4に示すように、チップ230はダイアタッチング接着材220と接触する一つの側辺の角231を有し、この側辺の角231は第二列外接球接点250群の排列方向と略平行している。梯形溝214は一つの周縁214Aを有し、この周縁214Aはダイアタッチング領域213の外に位置して側辺の角231と平行することにより、側辺の角231と第二列外接球接点250群との間にあるダイアタッチング接着材220の厚みを厚くすることができるので、チップ230の側辺の角231から第二列外接球接点250群に印加する応力作用が軽減される。

0020

図2及び図4に示すように、第一列外接球接点240群は基板210の露出表面212にある外接パッド218群に設置され、第二列外接球接点250群も基板210の露出表面212にある外接パッド218群に設置されるが、第一列外接球接点240群と比較してダイアタッチング領域213の中心線から遠くに位置している。即ち、基板210の中心線からの距離や中心点からの距離(DNP、Distance from Neutral Point)により、外接球接点群を複数の第一列外接球接点240と複数の第二列外接球接点250に分けることが可能となり、ここで、断面構造において第二列外接球接点250群は第一列外接球接点240よりも基板210の中心点から遠くに位置している。具体的に言えば、第一列外接球接点240群と第二列外接球接点250群とは金属ボールソルダペースト(solder paste)、接触パッド或は接触ピンを含む。よって、半導体パッケージ200は第一列外接球接点240群と第二列外接球接点250群とを介して外部のプリント回路基板(図示せず)と接合することができる。なお、第一列外接球接点240群と第二列外接球接点250群との間に一列や多列の外接球接点を設置してもよい。

0021

具体的に言えば、図5に示すように、基板210は基板厚みS0を有し、この基板厚みS0は実際に実装表面211と露出表面212との間の距離である。また、梯形溝214を介して、第一列外接球接点240群の上と梯形溝214との間にある基板210は第一基板厚みS1を有し、第二列外接球接点250群の上と梯形溝214との間にある基板210は第二基板厚みS2を有し、ここで、第二基板厚みS2は第一基板厚みS1より薄くなってもよく、第一基板厚みS1は基板厚みS0より薄くなってもよい。半田マスク層217、ダイアタッチング接着材220及び封止体の膨張係数により、第一基板厚みS1と第二基板厚みS2とを適当な厚さに調整することができるので、温度変化による基板の反り変形を防止することができる。具体的に言えば、梯形溝214の被覆領域内に第二列外接球接点250群の照準を合わせることが可能であるとともに、第二列外接球接点250群は梯形溝214の対称になる両平行周縁214Aに隣接することができる。そのために、第二列外接球接点250群からチップ230までの最短距離において、ダイアタッチング接着材220に占められる比率を比較的に多く確保することができ、基板210の占め率よりも多くなる。また、第二列外接球接点250群を梯形溝214の周辺に隣接させることはこのましく、これにより、第二列外接球接点250群の上にあるダイアタッチング接着材220は比較的に厚くなることで応力緩和効率を向上させ、集中作用を受け易い第二列外接球接点250群は大きい移動変化に耐えることができ、断裂や落下などの不具合が起きない。

0022

図3及び図4に示すように、ダイアタッチング作業を行う時、基板210の実装表面211に液体塗布方式でダイアタッチング接着材220を塗布してチップ230の貼付用とする。なお、梯形溝214はダイアタッチング領域213に隣接することによってダイアタッチング接着材220の収容空間として利用されて溢れによる汚染を減少することが可能である。それゆえ、ダイアタッチング接着材220が基板210へ向かって溢れ流れることを制限する功能がある梯形溝214は、適当にダイアタッチング接着材220の溢れを制御することができる。図3に示すように、ダイアタッチング接着材220は、基板210の周辺と貫通スロット215の内とに溢れ流れなくなり、かつ、チップ230の側面での登る高さを更に低くすることができるので、封止体270によりダイアタッチング接着材220の完全密封を促進して半導体パッケージ200の品質を確保している。

0023

具体的に言えば、図3に示すように、ダイアタッチング接着材220は実際に梯形溝214に充填され、側辺の角231と第二列外接球接点250群との間にあるダイアタッチング接着材220の厚みは、側辺の角231と第二列外接球接点250群との間にある基板210の厚みよりも厚くなる。そのため、製品の外観、寸法と厚み及び外接球の接合面に影響せずに、ダイアタッチング接着材220の厚みはチップ230の周縁に接近すればするほど厚くなって、ダイアタッチング領域213の中心から遠くに位置する第二列外接球接点250群はチップ230と比較して移動変化による増益効果が相対的に大きく生じるため、半導体パッケージ200の周縁や隅部にある第二列外接球接点250群は従来より大きい応力を耐えられ、断裂や落下などの現象が発生しなくなる。

0024

実施例形態において、図2に示すように、基板210のインナーフィンガー216群は露出表面211に形成されて貫通スロット215と隣接している。半導体パッケージ200は更に複数の電気接続素子260を備え、この電気接続素子260群はチップ230のボンディングパッド232群と基板210のインナーフィンガー216群との電気接続に利用され、ワイヤボンディング方式で形成したボンディングワイヤを使用してもよい。

0025

半導体パッケージ200は更に一つの封止体270を備え、この封止体270は、基板210の実装表面211上と貫通スロット215の内とに形成され、チップ230と電気接続素子260群とを汚染させないように外部と隔離して密封している。本実施形態において、封止体270はトランスファーモールディング方式で形成されてチップ230と電気接続素子260群とを完全密封している。或は、他の実施形態において、封止体270はチップ230の側面のみを密封してチップ230の背面を露出させる場合もあり、これはベアチップ(bare chip)形態(図示せず)である。

0026

(第2実施形態)
本発明の第2実施形態による半導体パッケージは、背中合わせデュアルダイパッケージのウインドウ型ボールグリッドアレイパッケージ(back-to-back dual die package window BGA package)製品に運用されることができ、そして、第1実施形態と同様な主要素子を持つため、ここでは同じ図号を使用して説明して行く。例えば、図6に示す半導体パッケージは、基板210、ダイアタッチング接着材220、第一チップ230、第一列外接球接点240群及び第二列外接球接点250群を備える。上述半導体パッケージは更に一つの第二チップ280を備え、この第二チップ280は背中合わせ第一チップ230の背面上に積層される。しかし、制限せずより多いチップ、例えば二個、三個或はもっと多いチップを積層可能でマルチチップ積層パッケージの構成となって効果的に運転できる。具体的に言うと、第二チップ280の主面には複数の第二ボンディングパッド281を有し、複数の第二電気接続素子290(例えば、ワイヤボンディング方式で形成したボンディングワイヤ)を介して第二ボンディングパッド281群と基板210の実装表面211にある複数の第二インナーフィンガー219とを接続することより、第二チップ280と基板210との電気相互接続ができる。また、半田マスク層217、ダイアタッチング接着材220及び封止体270の膨張係数と全体の実装高さにより、梯形溝214の厚さと数量を適当に調整することができるので、温度変化による基板210の反り変形を防止することができる。梯形溝214の表面に形成した被覆領域内に第二列外接球接点250群の照準を合わせることより優れた応力緩和性が得られ、実際の製品運算や熱サイクル試験の進行中に第二列外接球接点250群は断裂や接合不良などの不具合を発生させず、半導体パッケージの電気接続品質と耐用性を確保可能となる。

0027

(第3実施形態)
本発明の第3実施形態による半導体パッケージは、図7に示すように、主要に一つの基板310、一つのダイアタッチング接着材320、一つのチップ330、複数の第一列外接球接点340及び複数の第二列外接球接点350を備える。基板310は一つの実装表面311と一つの露出表面312とを有し、実装表面311には一つのダイアタッチング領域313(図8参照)を有し、ダイアタッチング領域313の寸法はチップ330と略一致する。基板310の露出表面312に一つの半田マスク層317を形成し、この半田マスク層317は絶縁性材料を用い、導線を被覆する一つの電気絶縁層として形成されるが、第一列外接球接点340群と第二列外接球接点350群とが複数の外接パッド318と接合できるように外接パッド318群を露出させる。また、図7に示すように、基板310は更に少なくとも一つの梯形溝314を有し、この梯形溝314は実装表面311に形成されることによって、梯形溝314の内にある基板310の厚みはダイアタッチング領域313の中心点から遠ざかる方向に向かって階段のように漸次薄くなって行く。図8に示すように、梯形溝314はダイアタッチング領域313よりも寸法が少し大きくなる。本実施形態において、基板310は更に複数のインナーフィンガー316を有し、図8に示すように、インナーフィンガー316群は実装表面311上に形成されて梯形溝314の外に位置している。

0028

図7に示すように、ダイアタッチング接着材320は、基板310の実装表面311に形成され、一般に液体エポキシ、B‐ステージ接着剤或は加熱して液体や稠密体のダイアタッチング材を使用してよいが、B‐ステージ接着剤を使用すれば好ましい。なお、ダイアタッチング接着材320を半導体チップ実装作業の前或は前半に予め基板310の上に形成することができる。

0029

ダイアタッチング領域313にチップ330の照準を合わせ、そして、ダイアタッチング接着材320を介してチップ330を基板310の実装表面311に設置させる。本実施形態においては、チップ330の一つの背面にダイアタッチング接着材320を貼付している。チップ330の主面は複数のボンディングパッド332を有し、このボンディングパッド332群は主面の周辺区域に単列や多列で並んで複数の電気接続素子360(例えばボンディングワイヤ)を介して基板310のインナーフィンガー316群と電気接続される。その上に、再び一つの封止体370を用いチップ330と電気接続素子360群とを適当に保護するように密封している。また、梯形溝314は、インナーフィンガー316群の汚染を避けるため実装表面311上に溢れるダイアタッチング接着材320の制御ができ、かつ封止体370によってダイアタッチング接着材320の完全密封ができる。

0030

再び図7に示すように、第一列外接球接点340群は基板310上の露出表面312中央に接近する部分の外接パッド318に設置され、第二列外接球接点350群は基板310上の露出表面312中央から遠い部分の外接パッド318に設置され、第二列外接球接点350群は第一列外接球接点340群と比較してダイアタッチング領域313の中心線から遠くに位置し、即ち、第二列外接球接点350群は第一列外接球接点340群よりも基板310の中心点から更に遠く位置している。基板310の半田マスク層317により梯形溝314の数量と溝の深さは設けられる。また、第二列外接球接点350群の落球や断裂に起因する基板310の反り変形を防止するようにダイアタッチング接着材320と封止体370との膨張係数を適当に調整している。

0031

再び図7に示すように、チップ330はダイアタッチング接着材320と接触する一つの側辺の角331を有すれば好ましく、この側辺の角331は第二列外接球接点350群の排列方向と略平行になる。図7及び図8に示すように、梯形溝314はダイアタッチング領域313の外にありかつ側辺の角331と平行する一つの周縁314Aを有し、この周縁314Aにより、側辺の角331と第二列外接球接点350群との間にあるダイアタッチング接着材320の厚みを厚くすることができるので、チップ330の側辺の角331から第二列外接球接点350群に印加する応力作用が軽減される。

0032

また、ダイアタッチング接着材320が基板310へ向かって溢れ流れることを制限する功能がある梯形溝314は、ダイアタッチング接着材320が基板310の側辺(図7参照)へ溢れ流れないように適当に制御することができ、半導体パッケージ300の品質を確保している。
以上、本発明をその好適な実施例に基づいて説明したが、本発明の保護範囲は特許請求範囲で限定されて、この保護範囲を基準にして、本発明の精神と範囲内に触れるどんな変更や修正も本発明の保護範囲に属する。

図面の簡単な説明

0033

周知の半導体パッケージを示す断面図である。
本発明の第1実施形態による半導体パッケージを示す断面図である。
本発明の第1実施形態による半導体パッケージの一部を示す断面図である。
本発明の第1実施形態による半導体パッケージの基板を示す平面図である。
本発明の第1実施形態による半導体パッケージの基板の一部を示す一部切欠き斜視図である。
本発明の第2実施形態による半導体パッケージを示す断面図である。
本発明の第3実施形態による半導体パッケージを示す断面図である。
本発明の第3実施形態による半導体パッケージの基板を示す斜視図である。

符号の説明

0034

S0:基板厚み、S1:第一基板厚み、S2:第二基板厚み、200:半導体パッケージ、210:基板、211:実装表面、212:露出表面、213:ダイアタッチング領域、214:梯形溝、215:貫通スロット、216:インナーフィンガー、217:半田マスク層、218:外接パッド、219:第二インナーフィンガー、220:ダイアタッチング接着材、230:チップ、231:側辺の角、240:第一列外接球接点、250:第二列外接球接点、260:電気接続素子、270:封止体、280:第二チップ、281:ボンディングパッド、290:第二電気接続素子、300:半導体パッケージ、310:基板、311:実装表面、312:露出表面、313:ダイアタッチング領域、314:梯形溝、314A:周縁、316:インナーフィンガー、317:半田マスク層、318:外接パッド、320:ダイアタッチング接着材、330:チップ、331:側辺の角、332:ボンディングパッド、340:第一列外接球接点、350:第二列外接球接点、360:電気接続素子、370:封止体

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 日本碍子株式会社の「 パッケージ、および、パワー半導体モジュールの製造方法」が 公開されました。( 2020/09/24)

    【課題】高い熱伝導率を有するヒートシンク板を用いつつ、パワー半導体素子の実装後にパワー半導体モジュールを速やかに完成させることができるパッケージを提供する。【解決手段】本実施の形態のパッケージ100は... 詳細

  • 三菱マテリアル株式会社の「 接合構造体」が 公開されました。( 2020/09/24)

    【課題】被接合部材にて発生した熱を、外部に効率よく放出させることができる接合構造体を提供する。【解決手段】回路パターンを有する基板と、電極端子を備えた被接合部材とが導電性接合材を介して接合した接合構造... 詳細

  • 株式会社デンソーの「 半導体装置」が 公開されました。( 2020/09/24)

    【課題】パワーモジュールと絶縁板と冷却器を積層し、その接触面にグラファイトシートを介在させる方式では、グラファイトシートと対向面の接触面積が不足し、熱抵抗が下がらない。【解決手段】本明細書が開示する半... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ