図面 (/)

技術 液晶表示装置および液晶表示方法、並びに、表示制御装置および表示制御方法

出願人 ソニー株式会社
発明者 鎌田豪鈴木俊明
出願日 2008年3月24日 (11年3ヶ月経過) 出願番号 2008-075696
公開日 2009年10月8日 (9年9ヶ月経過) 公開番号 2009-229857
状態 特許登録済
技術分野 液晶表示装置の制御 液晶6(駆動) 陰極線管以外の表示装置の制御 液晶6(駆動)
主要キーワード 切り替え箇所 絶縁突起 極性配置 縦スジムラ 駆動順 信号処理済 消費電力低減効果 モード特有
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2009年10月8日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

すじムラの発生を抑制し、更に、必要なメモリ容量を少なくする。

解決手段

表示装置においては、マルチ画素である場合であっても、通常の画素である場合であっても、画面をいくつかに分割し、奇数サブフレーム偶数サブフレームを1フレーム中に複数回切り替えるものとする。分割数を増やすほど必要なメモリは小さくなるが、極性反転回数は増加するため消費電力は増す。仮に1ラインごとの反転にすればドット反転駆動と同じであり、消費電力が高くなってしまうが、例えば、2ラインごとの反転にすれば、ドット反転駆動と比較して消費電力低減効果を得ることができる。本発明は、表示装置に適用できる。

概要

背景

図1に、例えば、液晶テレビ等に用いられる液晶表示パネルアクティブマトリックス概念図を示す。ここでは、横n乃至n+3の4行、縦m乃至m+3の4列を図示し、各画素を構成する構成要素について、(n+1,m+3)の画素を例として説明しているが、液晶表示パネルの各画素の構成要素は、(n+1,m+3)の画素と同一であることは言うまでもない。

表示を行う各画素には画素電極が設けられ、液晶を挟んで対向するコモン電極との間で液晶容量11を形成する。各画素電極にはスイッチの役割としてTFT(薄膜トランジスタ)12が形成され、TFT12のゲート電極ゲートバスライン13に、ソース電極ソースバスライン14に接続されるとともに、ドレイン電極が画素電極に接続される。

図2および図3を用いて、液晶駆動における各画素の極性配置パターンの代表例について説明する。

図2の極性配置パターンは、もっとも一般的なものであり、ドット反転駆動と称され、正極の画素と負極の画素が千鳥状に配置される。ドット反転駆動においては、例えば、任意の場所の正極の画素の上下左右は負極の画素であり、同様に負極画素の上下左右は正極の画素となっている。このパターンはコモン電圧不一致などにより正極と負極とで電圧の絶対値に偏りが出た場合などであってもムラフリッカが出にくいという特長がある。しかしながら、ドット反転駆動においては、ソースバスラインの出力が1ラインごとに正負正負と入れ替わるため、ドライバICの消費電力が大きくなるという欠点があり、特に高速応答を実現するために120Hz以上の高速書き込みを行う場合においては、この欠点が非常に大きな問題となる。

そこで、高速駆動時には、図3に示されるように、縦には1フレーム内で極性反転させない縦ライン反転駆動が実施される場合が多い(例えば、特許文献1参照)。

特開昭63−55590号公報

液晶駆動を行う場合、画素に印加される正負の電圧に対して、液晶を挟んで対向基板に形成されたコモン電極には、その正負の電圧の中心となる値の電位印可されていることが理想となる。コモン電極の電圧値中心電位であれば、正負極で液晶にかかる実効電圧は等しく、同じ階調を表示し続けてもフレーム間で輝度は変動しない。しかしながら、コモン電極に比較的高抵抗透明電極ITOが用いられることや、TFT側バスライン抵抗やTFTの寄生容量、TFTのリーク、液晶容量の変動などさまざまな要因により、表示部全域でコモン電圧を最適にすることは不可能である。この場合、正極の画素と負極の画素では実効電圧が異なってしまい、フレーム毎に変動する輝度変動、すなわちフリッカの発生が問題となる。

図2を用いて説明したドット反転駆動であれば、細かく均一に正負極が混在しており、輝度の変動が相殺されるため、フリッカを感じる割合は相当に軽減される。しかしながら、縦ライン反転を採用した場合、縦に正負極が偏って配置されるため縦スジ状にフリッカが発生してしまう。

フリッカの発生周波数駆動周波数の1/2の周波数となるため、通常駆動周波数である60Hzでは、フリッカは30Hz成分となり、非常にフリッカを感じてしまう。これに対して、駆動周波数が120Hzや240Hzなどのように高速になると、発生するフリッカの周波数も、それぞれ60Hz,120Hz成分となり、人間の目には、フリッカとしては見えなくなる。すなわち、縦ライン反転を採用した場合であっても、高周波数の表示であれば、一般的なフリッカの発生は気にならないものとなる。

また、VAモードの欠点であった中間調における視野角特性を改善するために、マルチ画素という技術が広く用いられている。図4は液晶テレビ等に用いられる広視野角マルチ画素構造原理図である。画素は、例えば、2つのサブ画素Aおよびサブ画素Bに分けられ、入力階調に対してサブ画素Aが先に輝度を上げ、サブ画素Bは後から輝度を上げるようになされており、総合的な輝度はガンマ特性満足するように調整される。

サブ画素Aおよびサブ画素Bに電位差をつける手段は複数存在するが、例えば、図5のAに示されるように、各々のサブ画素に専用のTFT(薄膜トランジスタ)を配置し、図5のBに示されるような対向電極ITOパターンを用いて、図5のCの等価回路に示されるように、同じゲートバスラインに二つのソースバスラインを配置して、サブ画素Aおよびサブ画素BのそれぞれのTFTを駆動することにより、サブ画素Aおよびサブ画素Bに電位差をつけることができる。

具体的には、図5のAにおいて、サブ画素A用の画素電極がPx1であり、サブ画素B用の画素電極がPx2であり、それぞれを駆動するTFTがそれぞれTFT1とTFT2である。Px1とPx2にはVAモード特有の液晶を45度方向に傾斜させるためのスリットが入っているが、一部のスリットはPx1とPx2を分離するスリットと共用となる。そして、対向側の基板に配置されるコモン電極にも液晶配向規制手段が必要であり、図5のAでは、スリットを破線で書き込んであり、また、図5のBは対向電極のスリットのみを抜き出している。なお、配向規制手段としてはコモン電極上に絶縁突起を形成するようにしてもよい。そして、図5のCの等価回路で示されるように、Px1とPx2は電気的に独立しており、どのような電圧を書き込むかは制御回路によって決定される。

概要

すじムラの発生を抑制し、更に、必要なメモリ容量を少なくする。、表示装置においては、マルチ画素である場合であっても、通常の画素である場合であっても、画面をいくつかに分割し、奇数サブフレーム偶数サブフレームを1フレーム中に複数回切り替えるものとする。分割数を増やすほど必要なメモリは小さくなるが、極性反転回数は増加するため消費電力は増す。仮に1ラインごとの反転にすればドット反転駆動と同じであり、消費電力が高くなってしまうが、例えば、2ラインごとの反転にすれば、ドット反転駆動と比較して消費電力低減効果を得ることができる。本発明は、表示装置に適用できる。

目的

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

マトリクス状に配設されたマルチ画素構造を有する画素に対応する液晶表示素子から構成される表示手段と、前記画素に対応する前記液晶表示素子に接続された走査線を駆動する第1の駆動手段と、前記画素に対応する前記液晶表示素子に接続された信号線を駆動する第2の駆動手段と、前記表示手段に表示させる画像信号を取得する画像取得手段と、前記画像取得手段により取得された前記画像信号に基づいて、前記第1の駆動手段および前記第2の駆動手段を制御する制御手段とを備え、前記表示手段において、マルチ画素構造を有する前記画素に接続される2つの前記信号線のそれぞれには、前記画素を構成する第1の画素と第2の画素が千鳥構造に接続され、前記制御手段は、水平走査ライン奇数ラインのみを走査する第1のサブフレームと、水平走査ラインの偶数ラインのみを走査する第2のサブフレームとの走査を繰り返すことによって、1フレーム全ての水平走査ラインを走査するように前記第1の駆動手段を制御し、前記画素に接続される2つの前記信号線に接続されている前記第1の画素と前記第2の画素との極性が異なるとともに、隣り合う画素の前記第1の画素、および、隣り合う画素の前記第2の画素の極性が異なり、かつ、前記第1のサブフレームと前記第2のサブフレームとの切換え時に極性信号反転するように、前記第2の駆動手段を制御する液晶表示装置

請求項2

前記制御手段は、前記表示手段の全水平走査ラインを4ライン以上から構成される複数の領域に分割し、複数の前記領域で、前記第1のサブフレームと前記第2のサブフレームとの走査を実行することにより、1フレーム全ての水平走査ラインを走査するように、前記第1の駆動手段を制御する請求項1に記載の液晶表示装置。

請求項3

前記制御手段は、前記第1のサブフレームと前記第2のサブフレームとの切換え後の最初の水平走査ラインの書き込み時間を、他の水平走査ラインの書き込み時間よりも長く設定する請求項2に記載の液晶表示装置。

請求項4

前記制御手段は、前記第1のサブフレームと前記第2のサブフレームとの走査領域が重ならないように、前記表示手段の全水平走査ラインを2ライン以上から構成される複数の領域に分割して、複数の前記領域で、前記第1のサブフレームと前記第2のサブフレームとの走査を実行することにより、1フレーム全ての水平走査ラインを走査するように、前記第1の駆動手段を制御する請求項1に記載の液晶表示装置。

請求項5

前記制御手段は、前記第1のサブフレームと前記第2のサブフレームとの切換え後の最初の水平走査ラインの書き込み時間を、他の水平走査ラインの書き込み時間よりも長く設定する請求項4に記載の液晶表示装置。

請求項6

マトリクス状に配設されたマルチ画素構造を有する画素に対応する液晶表示素子から構成される表示手段と、前記画素に対応する前記液晶表示素子に接続された走査線を駆動する第1の駆動手段と、前記画素に対応する前記液晶表示素子に接続された信号線を駆動する第2の駆動手段とを備え、前記表示手段において、マルチ画素構造を有する前記画素に接続される2つの前記信号線のそれぞれには、前記画素を構成する第1の画素と第2の画素が千鳥構造に接続されている液晶表示装置に画像を表示させるための液晶表示方法において、前記表示手段に表示させる前記画像に対応する画像信号を取得し、取得された前記画像信号に基づいて、前記第1の駆動手段および前記第2の駆動手段を制御するとき、水平走査ラインの奇数ラインのみを走査する第1のサブフレームと、水平走査ラインの偶数ラインのみを走査する第2のサブフレームとの走査を繰り返すことによって、1フレーム全ての水平走査ラインを走査するように前記第1の駆動手段を制御し、前記画素に接続される2つの前記信号線に接続されている前記第1の画素と前記第2の画素との極性が異なるとともに、隣り合う画素の前記第1の画素、および、隣り合う画素の前記第2の画素の極性が異なり、かつ、前記第1のサブフレームと前記第2のサブフレームとの切換え時に極性信号が反転するように、前記第2の駆動手段を制御する液晶表示方法。

請求項7

マトリクス状に配設されたマルチ画素構造を有する画素に対応する液晶表示素子から構成され、マルチ画素構造を有する前記画素に接続される2つの前記信号線のそれぞれには、前記画素を構成する第1の画素と第2の画素が千鳥構造に接続される表示部への画像の表示を制御する表示制御装置において、前記画素に対応する前記液晶表示素子に接続された走査線を駆動する第1の駆動手段と、前記画素に対応する前記液晶表示素子に接続された信号線を駆動する第2の駆動手段と、前記表示部に表示させる画像信号を取得する画像取得手段と、前記画像取得手段により取得された前記画像信号に基づいて、前記第1の駆動手段および前記第2の駆動手段を制御する制御手段とを備え、前記制御手段は、水平走査ラインの奇数ラインのみを走査する第1のサブフレームと、水平走査ラインの偶数ラインのみを走査する第2のサブフレームとの走査を繰り返すことによって、1フレーム全ての水平走査ラインを走査するように前記第1の駆動手段を制御し、前記画素に接続される2つの前記信号線に接続されている前記第1の画素と前記第2の画素との極性が異なるとともに、隣り合う画素の前記第1の画素、および、隣り合う画素の前記第2の画素の極性が異なり、かつ、前記第1のサブフレームと前記第2のサブフレームとの切換え時に極性信号が反転するように、前記第2の駆動手段を制御する表示制御装置。

請求項8

前記制御手段は、前記表示部の全水平走査ラインを4ライン以上から構成される複数の領域に分割し、複数の前記領域で、前記第1のサブフレームと前記第2のサブフレームとの走査を実行することにより、1フレーム全ての水平走査ラインを走査するように、前記第1の駆動手段を制御する請求項7に記載の表示制御装置。

請求項9

前記制御手段は、前記第1のサブフレームと前記第2のサブフレームとの切換え後の最初の水平走査ラインの書き込み時間を、他の水平走査ラインの書き込み時間よりも長く設定する請求項8に記載の表示制御装置。

請求項10

前記制御手段は、前記第1のサブフレームと前記第2のサブフレームとの走査領域が重ならないように、前記表示部の全水平走査ラインを2ライン以上から構成される複数の領域に分割して、複数の前記領域で、前記第1のサブフレームと前記第2のサブフレームとの走査を実行することにより、1フレーム全ての水平走査ラインを走査するように、前記第1の駆動手段を制御する請求項7に記載の表示制御装置。

請求項11

前記制御手段は、前記第1のサブフレームと前記第2のサブフレームとの切換え後の最初の水平走査ラインの書き込み時間を、他の水平走査ラインの書き込み時間よりも長く設定する請求項10に記載の表示制御装置。

請求項12

マトリクス状に配設されたマルチ画素構造を有する画素に対応する液晶表示素子から構成され、マルチ画素構造を有する前記画素に接続される2つの前記信号線のそれぞれには、前記画素を構成する第1の画素と第2の画素が千鳥構造に接続されている表示部への画像の表示を制御するために、前記画素に対応する前記液晶表示素子に接続された走査線を駆動する第1の駆動手段と、前記画素に対応する前記液晶表示素子に接続された信号線を駆動する第2の駆動手段とを備える表示制御装置の表示制御方法において、前記表示部に表示させる前記画像に対応する画像信号を取得し、取得された前記画像信号に基づいて、前記第1の駆動手段および前記第2の駆動手段を制御するとき、水平走査ラインの奇数ラインのみを走査する第1のサブフレームと、水平走査ラインの偶数ラインのみを走査する第2のサブフレームとの走査を繰り返すことによって、1フレーム全ての水平走査ラインを走査するように前記第1の駆動手段を制御し、前記画素に接続される2つの前記信号線に接続されている前記第1の画素と前記第2の画素との極性が異なるとともに、隣り合う画素の前記第1の画素、および、隣り合う画素の前記第2の画素の極性が異なり、かつ、前記第1のサブフレームと前記第2のサブフレームとの切換え時に極性信号が反転するように、前記第2の駆動手段を制御する表示制御方法。

技術分野

0001

本発明は、液晶表示装置および液晶表示方法、並びに、表示制御装置および表示制御方法に関し、特に、TFTのサイズを大きくすることなく、筋ムラの発生を抑制することができるようにすることができるようにした、液晶表示装置および液晶表示方法、並びに、表示制御装置および表示制御方法に関する。

背景技術

0002

図1に、例えば、液晶テレビ等に用いられる液晶表示パネルアクティブマトリックス概念図を示す。ここでは、横n乃至n+3の4行、縦m乃至m+3の4列を図示し、各画素を構成する構成要素について、(n+1,m+3)の画素を例として説明しているが、液晶表示パネルの各画素の構成要素は、(n+1,m+3)の画素と同一であることは言うまでもない。

0003

表示を行う各画素には画素電極が設けられ、液晶を挟んで対向するコモン電極との間で液晶容量11を形成する。各画素電極にはスイッチの役割としてTFT(薄膜トランジスタ)12が形成され、TFT12のゲート電極ゲートバスライン13に、ソース電極ソースバスライン14に接続されるとともに、ドレイン電極が画素電極に接続される。

0004

図2および図3を用いて、液晶駆動における各画素の極性配置パターンの代表例について説明する。

0005

図2の極性配置パターンは、もっとも一般的なものであり、ドット反転駆動と称され、正極の画素と負極の画素が千鳥状に配置される。ドット反転駆動においては、例えば、任意の場所の正極の画素の上下左右は負極の画素であり、同様に負極画素の上下左右は正極の画素となっている。このパターンはコモン電圧不一致などにより正極と負極とで電圧の絶対値に偏りが出た場合などであってもムラフリッカが出にくいという特長がある。しかしながら、ドット反転駆動においては、ソースバスラインの出力が1ラインごとに正負正負と入れ替わるため、ドライバICの消費電力が大きくなるという欠点があり、特に高速応答を実現するために120Hz以上の高速書き込みを行う場合においては、この欠点が非常に大きな問題となる。

0006

そこで、高速駆動時には、図3に示されるように、縦には1フレーム内で極性反転させない縦ライン反転駆動が実施される場合が多い(例えば、特許文献1参照)。

0007

特開昭63−55590号公報

0008

液晶駆動を行う場合、画素に印加される正負の電圧に対して、液晶を挟んで対向基板に形成されたコモン電極には、その正負の電圧の中心となる値の電位印可されていることが理想となる。コモン電極の電圧値中心電位であれば、正負極で液晶にかかる実効電圧は等しく、同じ階調を表示し続けてもフレーム間で輝度は変動しない。しかしながら、コモン電極に比較的高抵抗透明電極ITOが用いられることや、TFT側バスライン抵抗やTFTの寄生容量、TFTのリーク、液晶容量の変動などさまざまな要因により、表示部全域でコモン電圧を最適にすることは不可能である。この場合、正極の画素と負極の画素では実効電圧が異なってしまい、フレーム毎に変動する輝度変動、すなわちフリッカの発生が問題となる。

0009

図2を用いて説明したドット反転駆動であれば、細かく均一に正負極が混在しており、輝度の変動が相殺されるため、フリッカを感じる割合は相当に軽減される。しかしながら、縦ライン反転を採用した場合、縦に正負極が偏って配置されるため縦スジ状にフリッカが発生してしまう。

0010

フリッカの発生周波数駆動周波数の1/2の周波数となるため、通常駆動周波数である60Hzでは、フリッカは30Hz成分となり、非常にフリッカを感じてしまう。これに対して、駆動周波数が120Hzや240Hzなどのように高速になると、発生するフリッカの周波数も、それぞれ60Hz,120Hz成分となり、人間の目には、フリッカとしては見えなくなる。すなわち、縦ライン反転を採用した場合であっても、高周波数の表示であれば、一般的なフリッカの発生は気にならないものとなる。

0011

また、VAモードの欠点であった中間調における視野角特性を改善するために、マルチ画素という技術が広く用いられている。図4は液晶テレビ等に用いられる広視野角マルチ画素構造原理図である。画素は、例えば、2つのサブ画素Aおよびサブ画素Bに分けられ、入力階調に対してサブ画素Aが先に輝度を上げ、サブ画素Bは後から輝度を上げるようになされており、総合的な輝度はガンマ特性満足するように調整される。

0012

サブ画素Aおよびサブ画素Bに電位差をつける手段は複数存在するが、例えば、図5のAに示されるように、各々のサブ画素に専用のTFT(薄膜トランジスタ)を配置し、図5のBに示されるような対向電極ITOパターンを用いて、図5のCの等価回路に示されるように、同じゲートバスラインに二つのソースバスラインを配置して、サブ画素Aおよびサブ画素BのそれぞれのTFTを駆動することにより、サブ画素Aおよびサブ画素Bに電位差をつけることができる。

0013

具体的には、図5のAにおいて、サブ画素A用の画素電極がPx1であり、サブ画素B用の画素電極がPx2であり、それぞれを駆動するTFTがそれぞれTFT1とTFT2である。Px1とPx2にはVAモード特有の液晶を45度方向に傾斜させるためのスリットが入っているが、一部のスリットはPx1とPx2を分離するスリットと共用となる。そして、対向側の基板に配置されるコモン電極にも液晶配向規制手段が必要であり、図5のAでは、スリットを破線で書き込んであり、また、図5のBは対向電極のスリットのみを抜き出している。なお、配向規制手段としてはコモン電極上に絶縁突起を形成するようにしてもよい。そして、図5のCの等価回路で示されるように、Px1とPx2は電気的に独立しており、どのような電圧を書き込むかは制御回路によって決定される。

発明が解決しようとする課題

0014

上述したように、縦ライン反転は、ドット反転と比較して、消費電力的には有利である。しかしながら、縦ライン反転を採用した場合、フレーム周波数には関係無く動画像で問題が生じる場合がある。例えば、図6に示されるように、均一な階調をもった領域(この場合、図中αで示される四角の領域)を1フレーム毎に1ドットずつ動かした場合、この領域αには、図7に示されるような、1ドットピッチの縦スジ状のムラが鮮明に見えてしまう。この現象は、領域αを動かす速度に依存し、静止すれば見えず、2ドット/フレームでも見えないが、3ドット/フレームでは再び見えてしまう。

0015

このような現象が起きる原因を図8および図9を用いて説明する。まず、コモン電極のコモン電圧がその正負の電圧の中心となる中心電位Vcomからずれて、Vcom´となると、図8に示されるように、正負極のそれぞれでは輝度差が生まれてしまう。上述したように、駆動周波数がある程度高速であると(例えば、120Hz駆動の場合、発生するフリッカは60Hz成分)、領域αが静止していれば、この輝度差は人間の目では確認されない。

0016

ところが、この領域αが、図9のAで示されるように、1ドット/フレームで動くと、人間の視線は同期して1ドット/フレームで動くことがわかっており、この結果、人間が注目してしまう四角い領域αの外形に対して明暗の位置が固定されてしまうので、正負極の輝度差による縦スジムラが見えてしまう。これに対して、図9のBに示されるように、領域αが2ドット/フレームで移動するものであれば、領域αの外形に対して明暗の位置が変動するため、縦すじムラは見えない。

0017

このように、縦ライン反転は、ドット反転と比較して、消費電力的には有利だが、図6乃至図9を用いて説明した縦すじムラの発生を解決する必要がある。

0018

また、上述したマルチ画素において、図1を用いて説明した場合と同様に1本のソースバスラインにPx1だけがつながり、隣のソースバスラインにはPx2のみがつながるような配置もあるが、図6乃至図9を用いて説明した縦すじムラの発生を解決するためには、図10に示される画素配置を採用する必要がある。

0019

図10においては、Px1とPx2はそれぞれ専用のTFTを持つが、左右どちらのソースバスラインに接続されるかがチドリ配置で交互になっている。そのため、1本のソースバスラインの接続に注目すると、Px1,Px2,Px1,Px2・・・と交互になっている。

0020

図11および図12は、図10における書き込み極性のパターンを示している。図11のAに、kフレーム目における各バスラインからみた全体の極性のパターン配置を示し、図11のBに、kフレーム目におけるPx1のみの極性のパターン配置、図11のCに、kフレーム目におけるPx2のみのパターン配置を示している。また、図12のAに、k+1フレーム目における各バスラインからみた全体の極性のパターン配置を示し、図12のBに、k+1フレーム目におけるPx1のみの極性のパターン配置、図12のCに、k+1フレーム目におけるPx2のみのパターン配置を示している。ここで、太字のプラス(+)およびマイナス(−)は、px1を示し、太字ではないプラス(+)およびマイナス(−)は、px2を示している。

0021

図11のAおよび図12のAに示されるように、ソースバスラインの出力は縦ライン反転になっており、消費電力的に有利であることがわかる。また、図11のBおよびC、並びに、図12のBおよびCに示されるように、Px1、Px2の各画素の極性に注目すると、それぞれがチドリ配列になっていることがわかる。このため、コモン電極電位が、最適の中心電位Vcomからずれることで輝度差が生じても、近距離の画素同士で相殺しあうため、観察可能なムラは発生しない。

0022

しかしながら、図10乃至図12を用いて説明した構造においても新たな問題が発生する。具体的には、図11および図12を用いて説明した書き込みにおいて、確かに特定のソースバスラインの出力を見ると極性は反転しておらず、消費電力は抑えられている。例えば、画面を全白、すなわち255/255階調とした場合、Px1,Px2を含めて全ての画素に最大の電圧が印加されるが、電圧の変動が無くバスラインは常に最大電圧に固定されるため、ドライバICそのものはほとんど電流を流すことが無く、消費電力は非常に小さい。しかしながら、中間調を表示する場合、マルチ画素でサブ画素Aとサブ画素Bとに輝度差をつける必要があるため、例えば64/255程度の階調では、Px1の階調が240/255でPx2が0/255という階調差がついてしまう。実際のソースドライバは240/255,0/255,240/255,0/255・・・と大きな電位差で変動するため、消費電力の低減効果は、ドット反転駆動とほとんど変わらない程度まで悪化する。

0023

実際に表示される画像(例えば、テレビジョン受像機において受信、表示される画像)では、全白のような極端映像は極めてまれであり、中間調を多く含む映像になるため、図10乃至図12を用いて説明した構造は、総合的な消費電力としては縦ライン反転を採用したメリットを大きく損なってしまうものである。

0024

また、図10乃至図12を用いて説明した構造では、室温では、図13のAに示されるように均一な表示が得られていても、低温になったときに、ドライバの実装周期と一致した図13のBに示されるようなスジ状のムラが発生する。

0025

図14乃至図16を用いて、その原因について説明する。図14のAおよびBは、理想的な波形が入力された場合の、中間調(例えば、127/255階調)におけるゲートバスラインの電圧Vg、ソースバスラインの電圧Vs、および、画素電極の電圧Vpxである。図14のAがPx1書き込みを示し、図14のBがPx2書き込みを示している。ソースバスラインの電圧Vsは、中間調において、240/255,0/255,240/255,0/255・・・と大きな電位差で変動する。そして、ゲート書き込みパルスが立った状態でTFTを介して電流が画素電極とソースバスラインの間で流れて、画素電極の電圧Vpxが変動する。

0026

図15のAおよびBは、バスラインの遅延時間を想定した場合の、中間調(例えば、127/255階調)におけるゲートバスラインの電圧Vg、ソースバスラインの電圧Vs、および、画素電極の電圧Vpxである。図15のAがPx1書き込みを示し、図15のBがPx2書き込みを示している。室温で駆動を行う場合は、図15のAおよびBに示される状態にと略同等の書き込みが行われる。このような場合においては、ゲートの立ち上がり部分でゲートパルスソース電圧もなまるため、図14を用いて説明した状態に比べて画素電極への充電に時間を要するが、通常、この状態でも書き込めるような能力をもったTFTに設計するため、問題は起きない。

0027

しかしながら、更に、低温状態になると、TFTのモビリティが減少するため、充電にはより時間を要してしまう。図16のAおよびBは、バスラインの遅延時間を想定し、かつ、低音でTFTの能力が下がってしまった場合の、中間調(例えば、127/255階調)におけるゲートバスラインの電圧Vg、ソースバスラインの電圧Vs、および、画素電極の電圧Vpxである。図16のAがPx1書き込みを示し、図16のBがPx2書き込みを示している。図16における場合、ソースバスライン電圧の遅延が書き込みに影響してしまうため、図13のBを用いて説明したようなスジムラが発生してしまう。

0028

もちろん、TFTを、低温を基準として設計することで、図13のBに示されるようなスジムラの改善は可能であるが、そのためにTFTのサイズを大きくすると、開口率が下がったり、逆にゲートの負荷が増えて遅延時間が増し、ムラが悪化するなど別の問題が起きるリスクが発生してしまう。このような問題は、例えば、120Hzや240Hzなど高速書き込みになればなるほど影響が大きくなり、症状が悪化する。

0029

本発明はこのような状況に鑑みてなされたものであり、TFTのサイズを大きくすることなく、すじムラの発生を抑制し、更に、必要なメモリ容量を少なくすることができるようにするものである。

課題を解決するための手段

0030

本発明の第1の側面の液晶表示装置は、マトリクス状に配設されたマルチ画素構造を有する画素に対応する液晶表示素子から構成される表示手段と、前記画素に対応する前記液晶表示素子に接続された走査線を駆動する第1の駆動手段と、前記画素に対応する前記液晶表示素子に接続された信号線を駆動する第2の駆動手段と、前記表示手段に表示させる画像信号を取得する画像取得手段と、前記画像取得手段により取得された前記画像信号に基づいて、前記第1の駆動手段および前記第2の駆動手段を制御する制御手段とを備え、前記表示手段において、マルチ画素構造を有する前記画素に接続される2つの前記信号線のそれぞれには、前記画素を構成する第1の画素と第2の画素が千鳥構造に接続され、前記制御手段は、水平走査ライン奇数ラインのみを走査する第1のサブフレームと、水平走査ラインの偶数ラインのみを走査する第2のサブフレームとの走査を繰り返すことによって、1フレーム全ての水平走査ラインを走査するように前記第1の駆動手段を制御し、前記画素に接続される2つの前記信号線に接続されている前記第1の画素と前記第2の画素との極性が異なるとともに、隣り合う画素の前記第1の画素、および、隣り合う画素の前記第2の画素の極性が異なり、かつ、前記第1のサブフレームと前記第2のサブフレームとの切換え時に極性信号が反転するように、前記第2の駆動手段を制御する。

0031

前記制御手段には、前記表示手段の全水平走査ラインを4ライン以上から構成される複数の領域に分割し、複数の前記領域で、前記第1のサブフレームと前記第2のサブフレームとの走査を実行することにより、1フレーム全ての水平走査ラインを走査するように、前記第1の駆動手段を制御させるようにすることができる。

0032

前記制御手段には、前記第1のサブフレームと前記第2のサブフレームとの切換え後の最初の水平走査ラインの書き込み時間を、他の水平走査ラインの書き込み時間よりも長く設定させるようにすることができる。

0033

前記制御手段には、前記第1のサブフレームと前記第2のサブフレームとの走査領域が重ならないように、前記表示手段の全水平走査ラインを2ライン以上から構成される複数の領域に分割して、複数の前記領域で、前記第1のサブフレームと前記第2のサブフレームとの走査を実行することにより、1フレーム全ての水平走査ラインを走査するように、前記第1の駆動手段を制御させるようにすることができる。

0034

前記制御手段には、前記第1のサブフレームと前記第2のサブフレームとの切換え後の最初の水平走査ラインの書き込み時間を、他の水平走査ラインの書き込み時間よりも長く設定させるようにすることができる。

0035

本発明の第1の側面の液晶表示方法は、マトリクス状に配設されたマルチ画素構造を有する画素に対応する液晶表示素子から構成される表示手段と、前記画素に対応する前記液晶表示素子に接続された走査線を駆動する第1の駆動手段と、前記画素に対応する前記液晶表示素子に接続された信号線を駆動する第2の駆動手段とを備え、前記表示手段において、マルチ画素構造を有する前記画素に接続される2つの前記信号線のそれぞれには、前記画素を構成する第1の画素と第2の画素が千鳥構造に接続されている液晶表示装置に画像を表示させるための液晶表示方法であって、前記表示手段に表示させる前記画像に対応する画像信号を取得し、取得された前記画像信号に基づいて、前記第1の駆動手段および前記第2の駆動手段を制御するとき、水平走査ラインの奇数ラインのみを走査する第1のサブフレームと、水平走査ラインの偶数ラインのみを走査する第2のサブフレームとの走査を繰り返すことによって、1フレーム全ての水平走査ラインを走査するように前記第1の駆動手段を制御し、前記画素に接続される2つの前記信号線に接続されている前記第1の画素と前記第2の画素との極性が異なるとともに、隣り合う画素の前記第1の画素、および、隣り合う画素の前記第2の画素の極性が異なり、かつ、前記第1のサブフレームと前記第2のサブフレームとの切換え時に極性信号が反転するように、前記第2の駆動手段を制御する。

0036

本発明の第1の側面においては、表示手段に表示させる画像に対応する画像信号が取得され、取得された画像信号に基づいて、第1の駆動手段および第2の駆動手段が制御されるとき、水平走査ラインの奇数ラインのみを走査する第1のサブフレームと、水平走査ラインの偶数ラインのみを走査する第2のサブフレームとの走査を繰り返すことによって、1フレーム全ての水平走査ラインが走査されるように第1の駆動手段が制御され、画素に接続される2つの信号線に接続されている第1の画素と第2の画素との極性が異なるとともに、隣り合う画素の第1の画素、および、隣り合う画素の第2の画素の極性が異なり、かつ、第1のサブフレームと第2のサブフレームとの切換え時に極性信号が反転するように、第2の駆動手段が制御される。

0037

本発明の第2の側面の表示制御装置は、マトリクス状に配設されたマルチ画素構造を有する画素に対応する液晶表示素子から構成され、マルチ画素構造を有する前記画素に接続される2つの前記信号線のそれぞれには、前記画素を構成する第1の画素と第2の画素が千鳥構造に接続される表示部への画像の表示を制御する表示制御装置であって、前記画素に対応する前記液晶表示素子に接続された走査線を駆動する第1の駆動手段と、前記画素に対応する前記液晶表示素子に接続された信号線を駆動する第2の駆動手段と、前記表示部に表示させる画像信号を取得する画像取得手段と、前記画像取得手段により取得された前記画像信号に基づいて、前記第1の駆動手段および前記第2の駆動手段を制御する制御手段とを備え、前記制御手段は、水平走査ラインの奇数ラインのみを走査する第1のサブフレームと、水平走査ラインの偶数ラインのみを走査する第2のサブフレームとの走査を繰り返すことによって、1フレーム全ての水平走査ラインを走査するように前記第1の駆動手段を制御し、前記画素に接続される2つの前記信号線に接続されている前記第1の画素と前記第2の画素との極性が異なるとともに、隣り合う画素の前記第1の画素、および、隣り合う画素の前記第2の画素の極性が異なり、かつ、前記第1のサブフレームと前記第2のサブフレームとの切換え時に極性信号が反転するように、前記第2の駆動手段を制御する。

0038

前記制御手段には、前記表示部の全水平走査ラインを4ライン以上から構成される複数の領域に分割し、複数の前記領域で、前記第1のサブフレームと前記第2のサブフレームとの走査を実行することにより、1フレーム全ての水平走査ラインを走査するように、前記第1の駆動手段を制御させるようにすることができる。

0039

前記制御手段には、前記第1のサブフレームと前記第2のサブフレームとの切換え後の最初の水平走査ラインの書き込み時間を、他の水平走査ラインの書き込み時間よりも長く設定させるようにすることができる。

0040

前記制御手段には、前記第1のサブフレームと前記第2のサブフレームとの走査領域が重ならないように、前記表示部の全水平走査ラインを2ライン以上から構成される複数の領域に分割して、複数の前記領域で、前記第1のサブフレームと前記第2のサブフレームとの走査を実行することにより、1フレーム全ての水平走査ラインを走査するように、前記第1の駆動手段を制御させるようにすることができる。

0041

前記制御手段は、前記第1のサブフレームと前記第2のサブフレームとの切換え後の最初の水平走査ラインの書き込み時間を、他の水平走査ラインの書き込み時間よりも長く設定する。

0042

本発明の第2の側面の表示制御方法は、マトリクス状に配設されたマルチ画素構造を有する画素に対応する液晶表示素子から構成され、マルチ画素構造を有する前記画素に接続される2つの前記信号線のそれぞれには、前記画素を構成する第1の画素と第2の画素が千鳥構造に接続されている表示部への画像の表示を制御するために、前記画素に対応する前記液晶表示素子に接続された走査線を駆動する第1の駆動手段と、前記画素に対応する前記液晶表示素子に接続された信号線を駆動する第2の駆動手段とを備える表示制御装置の表示制御方法であって、前記表示部に表示させる前記画像に対応する画像信号を取得し、取得された前記画像信号に基づいて、前記第1の駆動手段および前記第2の駆動手段を制御するとき、水平走査ラインの奇数ラインのみを走査する第1のサブフレームと、水平走査ラインの偶数ラインのみを走査する第2のサブフレームとの走査を繰り返すことによって、1フレーム全ての水平走査ラインを走査するように前記第1の駆動手段を制御し、前記画素に接続される2つの前記信号線に接続されている前記第1の画素と前記第2の画素との極性が異なるとともに、隣り合う画素の前記第1の画素、および、隣り合う画素の前記第2の画素の極性が異なり、かつ、前記第1のサブフレームと前記第2のサブフレームとの切換え時に極性信号が反転するように、前記第2の駆動手段を制御する。

0043

本発明の第2の側面においては、表示部に表示させる画像に対応する画像信号が取得され、取得された画像信号に基づいて、第1の駆動手段および第2の駆動手段が制御されるとき、水平走査ラインの奇数ラインのみを走査する第1のサブフレームと、水平走査ラインの偶数ラインのみを走査する第2のサブフレームとの走査が繰り返えされることによって、1フレーム全ての水平走査ラインが走査されるように第1の駆動手段が制御され、画素に接続される2つの信号線に接続されている第1の画素と第2の画素との極性が異なるとともに、隣り合う画素の第1の画素、および、隣り合う画素の第2の画素の極性が異なり、かつ、第1のサブフレームと第2のサブフレームとの切換え時に極性信号が反転するように、第2の駆動手段が制御される。

0044

ネットワークとは、少なくとも2つの装置が接続され、ある装置から、他の装置に対して、情報の伝達をできるようにした仕組みをいう。ネットワークを介して通信する装置は、独立した装置どうしであっても良いし、1つの装置を構成している内部ブロックどうしであっても良い。

0045

また、通信とは、無線通信および有線通信は勿論、無線通信と有線通信とが混在した通信、即ち、ある区間では無線通信が行われ、他の区間では有線通信が行われるようなものであっても良い。さらに、ある装置から他の装置への通信が有線通信で行われ、他の装置からある装置への通信が無線通信で行われるようなものであっても良い。

0046

表示装置は、独立した装置であっても良いし、テレビジョン受像機や録画再生装置表示処理を行うブロックであっても良い。また、表示制御装置は、独立した装置であっても良いし、テレビジョン受像機や録画再生装置の表示制御処理を行うブロックであっても良い。

発明の効果

0047

本発明の第1の側面によれば、画像を表示することができ、特に、TFTのサイズを大きくすることなく、筋ムラの発生を抑制することができ、その場合に必要なメモリ容量を少なくすることができる。

0048

本発明の第2の側面によれば、画像の表示を制御することができ、特に、TFTのサイズを大きくすることなく、筋ムラの発生を抑制することができ、その場合に必要なメモリ容量を少なくすることができる。

発明を実施するための最良の形態

0049

以下、図を参照して、本発明の実施の形態について説明する。

0050

図17は、表示装置51の構成を示すブロック図である。表示装置51は、制御部71、ROM72、フレームバッファ73、ゲートドライバ(Gate Driver)74、ソースドライバ(Source Driver)75、および、LCD(Liquid crystal display)パネル76を含んで構成されている。

0051

制御部71は、表示装置51の制御を行うものであり、レシーバ91、データ並び替え部92、信号処理部93、タイミングジェネレータ94、および、メモリコントローラ95を含んで構成され、表示装置51固有の信号処理(例えば、色調整など)をするとともに、画像データを表示画素に書き込むために、LCDパネル76の走査(ゲート)ライン、およびデータ(ソース)ラインを駆動するゲートドライバ74およびソースドライバ75を制御する。

0052

レシーバ91は、外部より入力される映像信号を受信して、データ並び替え部92に供給する。

0053

データ並び替え部92は、入力画像のデータの並び変えを実行し、並び替えられた入力画像を、信号処理部93に供給する。

0054

信号処理部93は、ROM72に保持されているパラメータを参照し、γ補正や、液晶応答画素書き込み電圧補償するための信号処理を実行し、処理後の信号を、タイミングジェネレータ94またはメモリコントローラ95に供給する。

0055

タイミングジェネレータ94は、ドライバ制御用タイミングジェネレータ111、データフォーマッタ112、および、トランスミッタ113を含んで構成され、表示装置51の表示に関係する最も基本的な制御を行うものである。

0056

ドライバ制御用タイミングジェネレータ111は、信号処理部93から供給される信号に基づいて、表示素子を駆動する走査用のゲートドライバ74および画像データを画素に書き込むソースドライバ75の制御信号を生成する。

0057

データフォーマッタ112は、信号処理部93から供給される信号を、ソースドライバ75へ映像信号を供給するための信号フォーマットに変換する。トランスミッタ113は、データフォーマッタ112において変換された映像信号をソースドライバ75に送信する。

0058

メモリコントローラ95は、信号処理済みの画像信号のフレームバッファ73との入出力の制御をする。

0059

ROM72は、信号処理部93の処理など、制御部71の内部動作において必要とされるパラメータを格納する。

0060

フレームバッファ73は、メモリコントローラ95の制御に基づいて、画像データを格納する。

0061

ゲートドライバ(Gate Driver)74は、複数(ここでは、ゲートドライバ74−1乃至74−3の3つ)設けることができ、ドライバ制御用タイミングジェネレータ111の制御に基づいて、LCDパネル76にマトリクス状に配設された画素の対応する走査(ゲート)ラインを駆動して、ゲートバスラインに接続されているアクティブ素子をOn/Off制御する。

0062

ソースドライバ(Source Driver)75は、複数(ここでは、ソースドライバ75−1乃至75−10の10個)設けることができ、ドライバ制御用タイミングジェネレータ111の制御に基づいて、映像信号がLCDパネル76にマトリクス状に配設された表示素子に表示されるよう、トランスミッタ113から供給される映像信号のD/A変換を行い、各画素に書き込むデータとして、対応するソースバスラインを駆動する。

0063

LCDパネル76は、マトリクス状に配設された画素に対応する液晶表示素子から構成され、保持電位により画像を表示するものである。

0064

表示装置51の動作について説明する。

0065

まず、制御部71のレシーバ91が映像信号を受信し、データ並び替え部92に供給する。データ並び替え部92は、ROM72に記録されている設定などに基づいて、例えば、図18乃至図30を用いて後述するような表示を行うことができるように、映像信号を並び替え、信号処理部93に供給する。

0066

そして、信号処理部93は、ROM72に記録されているパラメータに基づいて、RGBγに対する1対1の補正を行い、メモリコントローラ95を介してフレームバッファ73に供給する。そして、信号処理部93は、1フレーム遅延した画像信号を、メモリコントローラ95を介してフレームバッファ73から読み込んで次のフレームの画像信号との比較演算を行うことにより、LCDパネル76の液晶応答と画素書き込み電圧を補償するための信号処理を実行し、処理後の信号を、タイミングジェネレータ94に供給する。

0067

タイミングジェネレータ94のドライバ制御用タイミングジェネレータ111およびデータフォーマッタ112は、信号処理部93から処理後の信号の供給を受ける。ドライバ制御用タイミングジェネレータ111は、LCDパネル76の表示素子を駆動するゲートドライバ74およびソースドライバ75を制御する制御信号を生成し、ゲートドライバ74およびソースドライバ75に出力する。

0068

そして、データフォーマッタ112は、信号処理部93から供給される信号を、ソースドライバへ映像信号を供給するための信号フォーマットに変換し、トランスミッタ113に供給する。トランスミッタ113は、データフォーマッタ112において変換された映像信号をソースドライバに送信する。

0069

ソースドライバ75は、ドライバ制御用タイミングジェネレータ111の制御に基づいて、映像信号がLCDパネル76にマトリクス状に配設された表示素子に表示されるよう、トランスミッタ113から供給される映像信号のD/A変換を行い、各画素に書き込むデータとして、対応するソースバスラインを駆動して、LCDパネル76に画像を表示させる。このとき、ドライバ制御用タイミングジェネレータ111は、ソースドライバ75の出力特性を決める極性信号POLの反転タイミングを制御する。極性信号POLの反転と画素の書き込み極性の詳細については後述する。

0070

図18を参照して、表示装置51において実行される、第1の駆動例について説明する。

0071

1フレームは、1/2、2/2の2つのサブフレームに分割され、それぞれのサブフレーム内ではソースバスラインの極性反転は無く、サブフレーム間で極性が反転される。さらにゲートは、各サブフレーム毎に1本おきに選択される。すなわち、1フレームが、奇数ラインのみを選択する奇数サブフレームと偶数ラインのみを選択する偶数サブフレームに分割される。

0072

この場合、極性反転の回数は従来の縦ライン反転駆動における1回/フレームに対して2回/フレームに増えるが、ドット反転駆動に比べるとはるかに少ない反転回数(すなわち、反転回数は、ライン数によって決まるので、例えば、フルハイビジョンで1080回)であり、消費電力の増加は極めて微増である。

0073

図18中右側には、各フレーム単位でどのようなで極性の配置になるかが示されているが、従来の縦ライン反転駆動は常に縦のラインで連続的に極性が偏っていたのに対して、この手法によれば、少なくとも1/2の期間はドット反転駆動と同等の極性配置であり、フリッカや動画像における縦スジの問題を大きく改善することができる。

0074

次に、第2の駆動例として、表示装置51において実行される、マルチ画素構造を有するLCDパネル76を駆動する場合について説明する。

0075

表示装置51においては、例えば、図4および図5、並びに、図10を用いて説明したマルチ画素構造を有するLCDパネル76を駆動することも可能である。すなわち、それぞれの画素は複数の画素(ここでは、サブ画素Aおよびサブ画素Bの2つの画素)に分けられ、入力階調に対してサブ画素Aが先に輝度を上げ、サブ画素Bは後から輝度を上げるようになされており、総合的な輝度はガンマ特性を満足するように調整される。サブ画素Aおよびサブ画素Bに電位差をつける手段は複数存在するが、例えば、図5のAを用いて説明したように、各々のサブ画素に専用のTFT(薄膜トランジスタ)を配置し、図5のBを用いて説明したような対向電極ITOパターンを用いて、図5のCを用いて説明した等価回路に示されるように、同じゲートバスラインに二つのソースバスラインを配置して、サブ画素Aおよびサブ画素BのそれぞれのTFTを駆動することができる。

0076

そして、LCDパネル76における画素配置は、図10を用いて説明した場合と同様である。すなわち、サブ画素A用の画素電極がPx1であり、サブ画素B用の画素電極がPx2であり、それぞれを駆動するTFTがそれぞれTFT1とTFT2であるとして、Px1とPx2はそれぞれ専用のTFTを持つが、左右どちらのソースバスラインに接続されるかがチドリ配置で交互になっている。そのため、1本のソースバスラインの接続に注目すると、Px1,Px2,Px1,Px2・・・と交互に電極が接続される画素配置となっている。

0077

このようなマルチ画素を駆動する場合にも、表示装置51においては、1フレームを1/2、2/2のサブフレームに分割し、それぞれのサブフレーム内ではソースバスラインの極性反転は無く、サブフレーム間で極性を反転させるものとするとともに、ゲートは各サブフレーム毎に1本おきに選択するものとする。すなわち、この場合においても、1フレームは、奇数ラインのみを選択する奇数サブフレームと偶数ラインのみを選択する偶数サブフレームに分割される。この場合におけるkフレーム目の極性配置を図19に、k+1フレーム目の極性配置を図20に示す。

0078

ここで、太字のプラス(+)およびマイナス(−)は、px1を示し、太字ではないプラス(+)およびマイナス(−)は、px2を示している。具体的には、図19のAに示されるk(1/2)フレーム目においては、m1、m2+1、m1+2、および、m2+3の縦ラインがpx1、その他がpx2に対応し、図19のBに示されるk(2/2)フレーム目においては、k(1/2)フレーム目から反転されて、m2、m1+1、m2+2、および、m1+3の縦ラインがpx1、その他がpx2に対応している。

0079

すなわち、図20および図21に示される極性配置においては、m1とm2、m1+βとm2+β(βは1以上の整数)の極性は異なるものであり、m1とm1+1、m2とm2+1、m1+βとm1+(β+1)、m2+βとm2+(β+1)(βは1以上の整数)の極性は異なるものである。

0080

このようにした場合、奇数ラインのみを駆動した場合であっても偶数ラインのみを駆動した場合であっても、それぞれのソースバスラインは、px1またはpx2のうちのいずれか一方のみを駆動している。そして、図19のCおよびD、並びに、図20のCおよびDに記載の通り、px1およびpx2のそれぞれに注目すると、その極性配置は、ドット反転駆動と同等の極性配置である。すなわち、表示装置51においては、このような駆動を行った場合、2サブフレームを駆動し終わった状態の極性配置により、フリッカや動画像における縦スジの問題を大きく改善することができる。

0081

マルチ画素を用いて中間調を表示した場合、従来においては、ソースバスラインの電圧が大きく変動し、結果的に消費電力が大きくなってしまっていたが、図19および図20を用いて説明したように、表示装置51においては、Px1とPx2とのそれぞれをまとめてサブフレームで書き込むため、電圧の変動を抑制することができ、結果的に消費電力が大きくなってしまうことを防ぐことができる。例えば、全面、均一な階調表示の場合は、どのような階調であっても、ソースバスラインに電流が流れるのはサブフレームの切り替えにおける一瞬であり、この場合においては、1フレームでわずか2回しかない。このように、表示装置51においては、マルチ画素を用いて中間調を表示した場合においても、縦フレーム反転の効果を最大限に利用することが出来る。

0082

次に、図21は、表示装置51におけるTFTの印加電圧を示している。図中、コモン電圧の中心電位Vcom、ゲートバスラインの電圧Vg、ソースバスラインの電圧Vs、および、画素電極の電圧Vpxが示されている。

0083

図21に示されるように、ソースバスラインの電圧Vsの変動が小さいため、TFTの能力が低下しても期間内にデータを書き込むことが容易になる。したがって、TFTの能力に余裕が生じるという効果を奏することができる。この結果、TFTサイズを拡大して負担を増やすことなく、低温ムラを改善することが出来る。

0084

上述したように、1/2および2/2の2つのサブフレームは、それぞれ、奇数ラインのみと偶数ラインのみを駆動するようになされている。すなわち、表示装置51においては、マルチ画素である場合であっても、通常の画素である場合であっても、例えば、図22に示されるように、まず、画面上方から奇数ラインのみを選択して駆動した後、画面上方から奇数ラインのみを選択して駆動するようになされている。

0085

そのとき、図23のAに示されるように、1ライン目の駆動の次は3ライン目が駆動され、その次に5ライン目が駆動され、奇数ラインがすべて駆動された後に、2ライン目4ライン目・・・が駆動される(図23のA中の数字は、各ラインの駆動順を示す)。したがって、図23のBに示されるように、極性信号POLは、各サブフレームが切り替わるごとに、1回切り替わる(図23のB中の数字は、画面上上から数えたライン番号を示す)。

0086

図24に、図22および図23を用いて説明した場合における、LCDパネル76を動作させるための駆動信号を示す。図中、GSTR_Leftは、奇数ラインの走査開始を示す信号であり、GSTR_Rightは、偶数ラインの走査開始を示す信号であり、CGLKは、水平同期のための基準クロックであり、G1,G2・・・は、それぞれのラインのゲート駆動波形、そして、POLは、ソースドライバの駆動極性を制御する信号である。

0087

このように、図22および図23を用いて説明した場合においては、画面上方から奇数ラインのみを選択して駆動した後、画面上方から奇数ラインのみを選択して駆動するようになされている。

0088

これに対して、1画面を複数フレームに分割し、分割したフレームをそれぞれさらに上述した1/2および2/2の2つのサブフレームに分割するものとしても良い。

0089

すなわち、図22乃至図24を用いて説明したように、1フレームを奇数ラインのみと偶数ラインのみを駆動する1/2および2/2の2つのサブフレームに分割するためには、入力信号を蓄えるために、少なくとも1画面分のフレームメモリが必要となってしまう。そこで、表示装置51においては、図25に示されるように、マルチ画素である場合であっても、通常の画素である場合であっても、画面をいくつかに分割し、奇数サブフレーム・偶数サブフレームを1フレーム中に複数回切り替えるものとする。分割数を増やすほど必要なメモリは小さくなるが、極性反転の回数は増加するため消費電力は増す。仮に1ラインごとの反転にすればドット反転駆動と同じであり、消費電力が高くなってしまうが、例えば、2ラインごとの反転にすれば、ドット反転駆動と比較して消費電力低減効果を得ることができる。

0090

例えば、図26のAに示されるように、1画面を水平方向に12分割した場合、図26Bに示されるように、1ライン目の駆動の次は3ライン目が駆動され、その次に5ライン目が駆動され、奇数ラインが63ライン目までの32ライン駆動された後に、2ライン目4ライン目・・・が駆動される(図26のB中の数字は、各ラインの駆動順を示す)。したがって、図26のCに示されるように、極性信号POLは、1フレーム中で24回、すなわち、12分割されたフレームにおいて各サブフレームが切り替わるごとに、1回切り替わる(図26のB中の数字は、画面上上から数えたライン番号を示す)。

0091

図27に、図26を用いて説明した場合における、LCDパネル76を動作させるための駆動信号を示す。図中、GSTR_Leftは、奇数ラインの走査開始を示す信号であり、GSTR_Rightは、偶数ラインの走査開始を示す信号であり、CGLK_Leftは、奇数ラインの水平同期のための基準クロックであり、CGLK_ Rightは、偶数ラインの水平同期のための基準クロックである。なお、基準クロックは、図24を用いて説明した場合のように、1つの信号によるものであってもよいことはいうまでもない。そして、G1,G2・・・は、それぞれのラインのゲート駆動波形であり、POLは、ソースドライバの駆動極性を制御する信号である。

0092

このように、図26および図27を用いて説明した場合においては、12分割されたフレームにおいて各サブフレームが切り替えられ、それぞれ、奇数ラインおよび偶数ラインが駆動されるので、ドット反転駆動と比較して消費電力を抑えつつ、必要なメモリの容量を少なくすることができる。

0093

図28に、図26および図27を用いて説明した駆動方法における、LCDパネル76の各画素を動作させる駆動波形を示す。

0094

図中VCOMは、LCDパネル76の各画素の画素電位対向電極電位であり、対向電極と画素とで構成される容量で表示電位がきまる。そして、S1はソースバスラインの駆動波形、G33は33番目の走査(ゲート)ラインの駆動波形、POLは、ソースドライバ75の駆動極性を制御する信号である。

0095

1ライン目から31ライン目までの奇数ラインの駆動中、すなわち、POLが固定している状態では、ソースドライバ75は、VCOMを跨った遷移をしないので、立ち上がり時間が短く出来る。しかしながら、次に、33番目にゲートラインが駆動されるとき、すなわち、奇数ラインから偶数ラインに駆動が切り替わるとき、POLが反転してG33がHighとなっているときは、POLが固定している状態においてソースドライバの電位が所望のレベルになるまでに必要な固定時間と比較して、ソースドライバの電位が所望のレベルになるまでに、時間を要する(Tr_B>Tr_A)。そのため、例えば、Tr_B=Tr_Aとされてしまった場合、書き込み時間が十分確保できない。そこで、図28に示されるように、この33番目の書き込み期間を他に対して長くすることで、書き込み条件を均一になるようにする。すなわち、図中のタイミングを、T3>T1,T1=T2=T4とすると好適である。

0096

このようにすることにより、POLが反転するときの書き込み時間を充分確保することができるので、この部分にムラが発生することを防止することができる。

0097

また、同様に、他の、奇数ラインから偶数ラインに駆動が切り替わるとき、および、偶数ラインから奇数ラインに駆動が切り替わるときにも、その最初のラインの書き込み時間を、他の書き込み時間に対して十分長くするべきであることはいうまでもない。

0098

そして、さらに、1画面を複数フレームに分割するとき、奇数ラインを走査する領域と偶数ラインを走査する領域とが一致しないようにして、1/2および2/2の2つのサブフレームに分割するものとしても良い。

0099

すなわち、図29に示されるように、表示装置51においては、マルチ画素である場合であっても、通常の画素である場合であっても、連続する奇数サブフレームの選択ラインの位置と偶数サブフレーム選択ラインの位置とが異なるようにし、これらのサブフレームを1フレーム中に複数回切り替えるものとする。換言すれば、表示装置51においては、マルチ画素である場合であっても、通常の画素である場合であっても、極性信号POLの切り替え箇所をサブフレームごとに重ならないように設定することができる。奇数サブフレームの選択ライン数と偶数サブフレームの選択ライン数は、ランダムに設定されていても良いが、制御を簡略化するため、所定の規則性を有するように設定されるものであっても良い。ここでも、分割数を増やすほど必要なメモリは小さくなるが、極性反転の回数は増加するため消費電力は増す。しかしながら、例えば、最低2ラインごとの反転にすれば、ドット反転駆動と比較して消費電力低減効果を得ることができる。

0100

例えば、図30のAに示されるように、1画面を水平方向に12分割し、奇数サブフレームの最初の選択ライン数を、12分割のさらに半分のライン数とした場合、図30Bに示されるように、1ライン目の駆動の次は3ライン目が駆動され、その次に5ライン目が駆動され、奇数ラインが31ライン目までの16ライン駆動された後に、2ライン目4ライン目・・・が駆動される(図30のB中の数字は、各ラインの駆動順を示す)。したがって、図26を用いて説明した場合と比較して、図30のCに示されるように、極性信号POLは、1フレーム中で1回多い25回切り替わる(図30のB中の数字は、画面上上から数えたライン番号を示す)。

0101

なお、この場合においても、図28を用いて説明したように、奇数ラインから偶数ラインに駆動が切り替わるとき、および、偶数ラインから奇数ラインに駆動が切り替わるときにも、その最初のラインの書き込み時間を、他の書き込み時間に対して十分長くすると好適であることはいうまでもない。

0102

このように、図30を用いて説明した場合においては、12分割されたフレームにおいて各サブフレームのライン選択位置がずれるようにサブフレームが切り替えられ、それぞれ、奇数ラインおよび偶数ラインが駆動されるので、ドット反転駆動と比較して消費電力を抑えつつ、必要なメモリの容量を少なくすることができるとともに、偶数ラインと奇数ラインでPOLの切り替箇所を分散させることができるので、この部分に発生しやすいムラを低減し、LCDパネル76の調整をし易くすることができる。

0103

以上説明したように、表示装置51は、マルチ画素を用いて中間調を表示した場合であっても、Px1とPx2とのそれぞれをまとめてサブフレームで書き込むため、電圧の変動を抑制することができ、結果的に消費電力が大きくなってしまうことを防ぐことができる。例えば、全面、均一な階調表示の場合は、どのような階調であっても、ソースバスラインに電流が流れるのはサブフレームの切り替えにおける一瞬であり、1フレームでわずか2回しかない。このように、表示装置51においては、マルチ画素を用いて中間調を表示した場合においても、縦フレーム反転の効果を最大限に利用しつつ、2サブフレームを駆動し終わった状態の極性配置により、フリッカや動画像における縦スジの問題を大きく改善することができる。

0104

また、表示装置51においては、マルチ画素である場合であっても、通常の画素である場合であっても、1画面を水平方向に複数分割し、分割されたフレームにおいて各サブフレームが切り替えられ、それぞれ、奇数ラインおよび偶数ラインが駆動されるようにすることができるので、ドット反転駆動と比較して消費電力を抑えつつ、必要なメモリの容量を少なくすることができる。

0105

また、表示装置51においては、マルチ画素である場合であっても、通常の画素である場合であっても、連続する奇数サブフレームの選択ラインの位置と偶数サブフレーム選択ラインの位置とが異なるように、換言すれば、極性信号POLの切り替え箇所をサブフレームごとに重ならないように設定することができるので、ドット反転駆動と比較して消費電力を抑えつつ、必要なメモリの容量を少なくすることができるとともに、極性信号POLの切り替え箇所に発生しやすいムラを低減し、LCDパネル76の調整をし易くすることができる。

0106

なお、ここでは、表示装置51を1つの装置であるものとして説明したが、例えば、LCDパネル76を別装置として、これ以外の部分を、表示制御装置として構成するようにしても良いことはいうまでもない。

0107

なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

図面の簡単な説明

0108

液晶表示パネルのアクティブマトリックスについて説明するための図である。
液晶駆動における各画素の極性配置パターンについて説明するための図である。
液晶駆動における各画素の極性配置パターンについて説明するための図である。
広視野角用マルチ画素構造について説明するための図である。
広視野角用マルチ画素構造について説明するための図である。
縦ライン反転における縦スジ上のムラの発生について説明するための図である。
縦ライン反転における縦スジ上のムラの発生について説明するための図である。
縦ライン反転における縦スジ上のムラの発生について説明するための図である。
縦ライン反転における縦スジ上のムラの発生について説明するための図である。
縦すじムラの発生を解決するための画素配置について説明するための図である。
図10における書き込み極性のパターンについて説明するための図である。
図10における書き込み極性のパターンについて説明するための図である。
低温時のスジ状のムラの発生について説明するための図である。
低温時のスジ状のムラの発生について説明するための図である。
低温時のスジ状のムラの発生について説明するための図である。
低温時のスジ状のムラの発生について説明するための図である。
表示装置の構成を示すブロック図である。
表示装置において実行される、第1の駆動例について説明するための図である。
表示装置において実行される、第2の駆動例について説明するための図である。
表示装置において実行される、第2の駆動例について説明するための図である。
第2の駆動例におけるTFTの印加電圧について説明するための図である。
サブフレームについて説明するための図である。
図22の場合の選択ラインと極性信号の反転について説明するための図である。
図22の場合の駆動信号について説明するための図である。
フレームを分割した場合のサブフレームについて説明するための図である。
図25の場合の選択ラインと極性信号の反転について説明するための図である。
図25の場合の駆動信号について説明するための図である。
図25の場合の駆動波形について説明するための図である。
フレームの分割を奇数ラインと偶数ラインで異なるようにした場合のサブフレームについて説明するための図である。
図29の場合の選択ラインと極性信号の反転について説明するための図である。

符号の説明

0109

51表示装置, 71 制御部, 72 ROM, 73フレームバッファ, 74ゲートドライバ(Gate Driver), 75ソースドライバ(Source Driver), 76 LCD(Liquid crystal display)パネル

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ