図面 (/)

技術 階調数変換回路および直線補間処理回路

出願人 村田機械株式会社
発明者 姜成泰
出願日 2008年2月29日 (12年9ヶ月経過) 出願番号 2008-049151
公開日 2009年9月10日 (11年3ヶ月経過) 公開番号 2009-205575
状態 未査定
技術分野 FAX画像信号回路
主要キーワード 比較結果値 データ最大値 直線補間処理 所定画素領域 シフトイネーブル 出力データ値 除算値 入力データ値
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2009年9月10日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (11)

課題

画像のスケーリングを実行する画像処理装置において、平均化処理または直線補間処理または多値化処理を容易にして回路規模を低減させる技術を提供する。

解決手段

本発明に係る階調数変換回路は、入力階調数に対する入力データ値に基づいて、出力階調数に対する出力データ値を計算する。第1に、階調数変換回路は、出力階調数および入力階調数の差分値について、1/2、1/4、・・・の除算値を計算する。第2に、階調数変換回路は、1/2、1/4、・・・の除算値のうち、いずれかの除算値を選択して加算することにより、出力データ値および入力データ値の差分値を構成する。階調数変換回路は、階調数変換処理を容易にできる。また、階調数変換回路は、階調数変換処理の応用として、平均化処理または直線補間処理または多値化処理を容易にできる。さらに、階調数変換回路は、回路規模を低減できる。

概要

背景

画像処理装置は、入力画像縮小または拡大して出力画像を生成できる。第1の方法として、画像処理装置は、複数の入力画素について、平均化処理または直線補間処理を実行する。第2の方法として、画像処理装置は、モノクロデータまたはビット深度が小さいデータについて、多値化処理を実行する。そのため、画像処理装置は、除算を実行する必要がある。

特許文献1が開示する平均値算出回路は、2n/(a0×20+a1×21+・・・+ak×2k)により、除算における除数近似する。ここで、n、kは0以上の整数であり、akは0または1である。そのため、平均値算出回路は、シフト演算および加算演算により、除算を近似して実行できる。

特開2003−309722号公報

概要

画像のスケーリングを実行する画像処理装置において、平均化処理または直線補間処理または多値化処理を容易にして回路規模を低減させる技術を提供する。本発明に係る階調数変換回路は、入力階調数に対する入力データ値に基づいて、出力階調数に対する出力データ値を計算する。第1に、階調数変換回路は、出力階調数および入力階調数の差分値について、1/2、1/4、・・・の除算値を計算する。第2に、階調数変換回路は、1/2、1/4、・・・の除算値のうち、いずれかの除算値を選択して加算することにより、出力データ値および入力データ値の差分値を構成する。階調数変換回路は、階調数変換処理を容易にできる。また、階調数変換回路は、階調数変換処理の応用として、平均化処理または直線補間処理または多値化処理を容易にできる。さらに、階調数変換回路は、回路規模を低減できる。

目的

そこで、本発明は前記問題点に鑑み、画像のスケーリングを実行する画像処理装置において、平均化処理または直線補間処理または多値化処理を容易にして回路規模を低減させる技術を提供することを目的とする。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

入力階調数に対する入力データ値に基づいて、出力階調数に対する出力データ値を計算する階調数変換回路であって、nが1からmまでの各自然数を採用するときにおいて、前記入力階調数を2nで除算することにより、第n階調数除算値を計算する第n階調数除算器と、前記入力データ値が前記第1階調数除算値以上であるときには、前記入力データ値から前記第1階調数除算値を減算することにより、第1比較結果値を計算して、前記入力データ値が前記第1階調数除算値未満であるときには、前記入力データ値を前記第1比較結果値として採用する第1比較差分器と、nが2からmまでの各自然数を採用するときにおいて、第(n−1)比較結果値が前記第n階調数除算値以上であるときには、前記第(n−1)比較結果値から前記第n階調数除算値を減算することにより、第n比較結果値を計算して、前記第(n−1)比較結果値が前記第n階調数除算値未満であるときには、前記第(n−1)比較結果値を前記第n比較結果値として採用する第n比較差分器と、前記出力階調数から前記入力階調数を減算することにより、差分結果値を計算する差分器と、nが1からmまでの各自然数を採用するときにおいて、前記差分結果値を2nで除算することにより、第n差分除算値を計算する第n差分除算器と、前記入力データ値が前記第1階調数除算値以上であるときには、前記入力データ値に前記第1差分除算値を加算することにより、第1加算結果値を計算して、前記入力データ値が前記第1階調数除算値未満であるときには、前記入力データ値を前記第1加算結果値として採用する第1加算器と、nが2からmまでの各自然数を採用するときにおいて、前記第(n−1)比較結果値が前記第n階調数除算値以上であるときには、第(n−1)加算結果値に前記第n差分除算値を加算することにより、第n加算結果値を計算して、前記第(n−1)比較結果値が前記第n階調数除算値未満であるときには、前記第(n−1)加算結果値を前記第n加算結果値として採用する第n加算器と、前記第m加算結果値を前記出力データ値として採用する出力データ値計算器と、を備えることを特徴とする階調数変換回路。

請求項2

請求項1に記載の階調数変換回路において、さらに、前記入力データ値が前記入力階調数から1を減算した値に等しいときには、前記出力階調数から1を減算した値を前記出力データ値として採用する出力データ最大値計算器、を備えることを特徴とする階調数変換回路。

請求項3

請求項1または請求項2に記載の階調数変換回路において、前記第n階調数除算器は、前記入力階調数を2nで除算した値について、小数点以下を切り捨てることにより、前記第n階調数除算値を計算する第n切り捨て除算器、を含み、前記第n差分除算器は、前記差分結果値を2nで除算した値について、小数点以下を四捨五入することにより、前記第n差分除算値を計算する第n四捨五入除算器、を含むことを特徴とする階調数変換回路。

請求項4

所定画素領域において直線補間処理を実行する直線補間処理回路であって、各画素についての重み付け係数を各画素値乗算することにより、各画素について画素値乗算結果を計算した後に、各画素についての画素値乗算結果を加算することにより、前記所定画素領域について画素値加算結果を計算する画素値加算回路と、各画素についての重み付け係数を前記所定画素領域についての所定階調数に乗算することにより、各画素について階調数乗算結果を計算した後に、各画素についての階調数乗算結果を加算することにより、前記所定画素領域について階調数加算結果を計算する階調数加算回路と、前記画素値加算結果を前記入力データ値として入力して、前記階調数加算結果を前記入力階調数として入力して、前記所定階調数を前記出力階調数として入力する、請求項1ないし請求項3のいずれかに記載の階調数変換回路と、を備えることを特徴とする直線補間処理回路。

技術分野

0001

本発明は、画像のスケーリングを実行する画像処理装置において、平均化処理または直線補間処理または多値化処理を容易にして回路規模を低減させる技術に関する。

背景技術

0002

画像処理装置は、入力画像縮小または拡大して出力画像を生成できる。第1の方法として、画像処理装置は、複数の入力画素について、平均化処理または直線補間処理を実行する。第2の方法として、画像処理装置は、モノクロデータまたはビット深度が小さいデータについて、多値化処理を実行する。そのため、画像処理装置は、除算を実行する必要がある。

0003

特許文献1が開示する平均値算出回路は、2n/(a0×20+a1×21+・・・+ak×2k)により、除算における除数近似する。ここで、n、kは0以上の整数であり、akは0または1である。そのため、平均値算出回路は、シフト演算および加算演算により、除算を近似して実行できる。

0004

特開2003−309722号公報

発明が解決しようとする課題

0005

特許文献1が開示する平均値算出回路は、様々な除算における除数を近似するとき、各々のn、k、akを計算する必要がある。そのため、平均値算出回路は、平均化処理を容易にできない。また、平均値算出回路は、平均化処理の応用として、直線補間処理または多値化処理を容易にできない。さらに、平均値算出回路は、回路規模を低減できない。

0006

そこで、本発明は前記問題点に鑑み、画像のスケーリングを実行する画像処理装置において、平均化処理または直線補間処理または多値化処理を容易にして回路規模を低減させる技術を提供することを目的とする。

課題を解決するための手段

0007

上記課題を解決するため、請求項1記載の発明は、入力階調数に対する入力データ値に基づいて、出力階調数に対する出力データ値を計算する階調数変換回路であって、nが1からmまでの各自然数を採用するときにおいて、前記入力階調数を2nで除算することにより、第n階調数除算値を計算する第n階調数除算器と、前記入力データ値が前記第1階調数除算値以上であるときには、前記入力データ値から前記第1階調数除算値を減算することにより、第1比較結果値を計算して、前記入力データ値が前記第1階調数除算値未満であるときには、前記入力データ値を前記第1比較結果値として採用する第1比較差分器と、nが2からmまでの各自然数を採用するときにおいて、第(n−1)比較結果値が前記第n階調数除算値以上であるときには、前記第(n−1)比較結果値から前記第n階調数除算値を減算することにより、第n比較結果値を計算して、前記第(n−1)比較結果値が前記第n階調数除算値未満であるときには、前記第(n−1)比較結果値を前記第n比較結果値として採用する第n比較差分器と、前記出力階調数から前記入力階調数を減算することにより、差分結果値を計算する差分器と、nが1からmまでの各自然数を採用するときにおいて、前記差分結果値を2nで除算することにより、第n差分除算値を計算する第n差分除算器と、前記入力データ値が前記第1階調数除算値以上であるときには、前記入力データ値に前記第1差分除算値を加算することにより、第1加算結果値を計算して、前記入力データ値が前記第1階調数除算値未満であるときには、前記入力データ値を前記第1加算結果値として採用する第1加算器と、nが2からmまでの各自然数を採用するときにおいて、前記第(n−1)比較結果値が前記第n階調数除算値以上であるときには、第(n−1)加算結果値に前記第n差分除算値を加算することにより、第n加算結果値を計算して、前記第(n−1)比較結果値が前記第n階調数除算値未満であるときには、前記第(n−1)加算結果値を前記第n加算結果値として採用する第n加算器と、前記第m加算結果値を前記出力データ値として採用する出力データ値計算器と、を備えることを特徴とする。

0008

請求項2記載の発明は、請求項1に記載の階調数変換回路において、さらに、前記入力データ値が前記入力階調数から1を減算した値に等しいときには、前記出力階調数から1を減算した値を前記出力データ値として採用する出力データ最大値計算器、を備えることを特徴とする。

0009

請求項3記載の発明は、請求項1または請求項2に記載の階調数変換回路において、前記第n階調数除算器は、前記入力階調数を2nで除算した値について、小数点以下を切り捨てることにより、前記第n階調数除算値を計算する第n切り捨て除算器、を含み、前記第n差分除算器は、前記差分結果値を2nで除算した値について、小数点以下を四捨五入することにより、前記第n差分除算値を計算する第n四捨五入除算器、を含むことを特徴とする。

0010

請求項4記載の発明は、所定画素領域において直線補間処理を実行する直線補間処理回路であって、各画素についての重み付け係数を各画素値乗算することにより、各画素について画素値乗算結果を計算した後に、各画素についての画素値乗算結果を加算することにより、前記所定画素領域について画素値加算結果を計算する画素値加算回路と、各画素についての重み付け係数を前記所定画素領域についての所定階調数に乗算することにより、各画素について階調数乗算結果を計算した後に、各画素についての階調数乗算結果を加算することにより、前記所定画素領域について階調数加算結果を計算する階調数加算回路と、前記画素値加算結果を前記入力データ値として入力して、前記階調数加算結果を前記入力階調数として入力して、前記所定階調数を前記出力階調数として入力する、請求項1ないし請求項3のいずれかに記載の階調数変換回路と、を備えることを特徴とする。

発明の効果

0011

本発明に係る階調数変換回路は、入力階調数に対する入力データ値に基づいて、出力階調数に対する出力データ値を計算する。第1に、階調数変換回路は、出力階調数および入力階調数の差分値について、1/2、1/4、・・・の除算値を計算する。第2に、階調数変換回路は、1/2、1/4、・・・の除算値のうち、いずれかの除算値を選択して加算することにより、出力データ値および入力データ値の差分値を構成する。

0012

階調数変換回路は、階調数変換処理を容易にできる。また、階調数変換回路は、階調数変換処理の応用として、平均化処理または直線補間処理または多値化処理を容易にできる。さらに、階調数変換回路は、回路規模を低減できる。

発明を実施するための最良の形態

0013

{階調数変換回路の計算原理
以下、図面を参照しつつ、本発明の実施の形態について説明する。図1および図2は、階調数変換回路の計算原理を示す図である。階調数変換回路は、入力階調数に対する入力データ値に基づいて、出力階調数に対する出力データ値を計算する。ここで、入力階調数は任意の自然数mである。また、出力階調数は任意の自然数nについて2nである。

0014

第1に、図1について説明する。領域A1の横方向長さは、入力データ値に対応する。領域B1、B2を合わせた領域の横方向長さは、出力データ値に対応する。領域A1、B1の横方向長さは同一である。

0015

領域A2の横方向長さは、入力階調数に対応する。領域B3、B4、B5、B6、B7、B8を合わせた領域の横方向長さは、出力階調数に対応する。領域A2、B3の横方向長さは同一である。領域B4、B5、B6、B7、B8の横方向長さは、それぞれ、8N、4N、2N、N、Nである。ここで、Nは任意の実数である。

0016

階調数変換回路は、領域B4、B5、B6、B7、B8のうち、いずれかの領域を選択して合わせることにより、領域B2を構成しようとする。ここで、階調数変換回路は、領域B4、B5、B6、B7、B8の横方向長さをあらかじめ計算できる。しかし、階調数変換回路は、領域B2の横方向長さをあらかじめ計算できない。そのため、階調数変換回路は、領域B2を直ちに構成できない。

0017

第2に、図2について説明する。領域A11、A12、A13を合わせた領域の横方向長さは、入力データ値に対応する。領域A21、A22、A23、A24、A25を合わせた領域の横方向長さは、入力階調数に対応する。

0018

領域A21、A22、A23、A24、A25の横方向長さは、それぞれ、8M、4M、2M、M、Mである。ここで、Mは任意の実数である。すなわち、領域A21、A22、A23、A24、A25の横方向長さは、それぞれ、入力階調数の1/2、1/4、1/8、1/16、1/16に対応する。

0019

領域B21、B22、B23を合わせた領域の横方向長さは、出力データ値および入力データ値の差分値に対応する。領域B4、B5、B6、B7、B8を合わせた領域の横方向長さは、出力階調数および入力階調数の差分値に対応する。

0020

領域B4、B5、B6、B7、B8の横方向長さは、それぞれ、8N、4N、2N、N、Nである。ここで、Nは任意の実数である。すなわち、領域B4、B5、B6、B7、B8の横方向長さは、それぞれ、出力階調数および入力階調数の差分値の1/2、1/4、1/8、1/16、1/16に対応する。

0021

階調数変換回路は、領域A21、A22、A23、A24、A25のうち、いずれかの領域を選択して合わせることにより、入力データ値を構成しようとする。ここで、階調数変換回路は、領域A21、A22、A23、A24、A25の横方向長さをあらかじめ計算できる。そして、階調数変換回路は、入力データ値をあらかじめ入力できる。そのため、階調数変換回路は、入力データ値を直ちに構成できる。

0022

階調数変換回路は、領域B4、B5、B6、B7、B8のうち、いずれかの領域を選択して合わせることにより、出力データ値および入力データ値の差分値を構成しようとする。ここで、階調数変換回路は、領域B4、B5、B6、B7、B8の横方向長さをあらかじめ計算できる。そして、入力階調数に対する入力データ値の比率は、(出力階調数および入力階調数の差分値)に対する(出力データ値および入力データ値の差分値)の比率に等しい。そのため、階調数変換回路は、以下に示す処理を実行することにより、出力データ値および入力データ値の差分値を構成できる。

0023

第1に、領域A21が領域A11として、入力データ値を構成することを、階調数変換回路は判断する。そのため、領域B4が領域B21として、出力データ値および入力データ値の差分値を構成することを、階調数変換回路は判断する。

0024

第2に、領域A22が入力データ値の残り部分を構成しないことを、階調数変換回路は判断する。そのため、領域B5が出力データ値および入力データ値の差分値の残り部分を構成しないことを、階調数変換回路は判断する。

0025

第3に、領域A23が領域A12として、入力データ値の残り部分を構成することを、階調数変換回路は判断する。そのため、領域B6が領域B22として、出力データ値および入力データ値の差分値の残り部分を構成することを、階調数変換回路は判断する。

0026

第4に、階調数変換回路は、以上に示した処理と同様な処理を実行する。すなわち、領域A24が領域A13に包含されるかどうかが判断される。そして、領域B7が領域B23に包含されるかどうかが判断される。

0027

{階調数変換回路の構成要素}
図3および図4は、階調数変換回路の構成要素を示す図である。図3に示した回路は、階調数変換回路のうち、第1段階として、入力階調数を中間階調数に変換する回路である。図4に示した回路は、階調数変換回路のうち、第2段階として、中間階調数を出力階調数に変換する回路である。ここで、中間階調数は、自然数kについて2kである。ただし、中間階調数が入力階調数以上の2kかつ入力階調数に最も近い2kとなるように、自然数kが選択される。

0028

図3に示した回路の構成要素]
図3に示した回路は、中間階調数計算器1、差分器2、シフタ31、32、33、34、加算器41、42、43、44、シフタ51、52、53、54、比較差分器61、62、63、64、比較器7などから構成される。

0029

中間階調数計算器1は、図3に示した回路の外部から、入力階調数を入力する。そして、中間階調数計算器1は、中間階調数を計算する。さらに、中間階調数計算器1は、差分器2および図4に示した回路に、中間階調数を出力する。

0030

差分器2は、図3に示した回路の外部および中間階調数計算器1から、それぞれ、入力階調数および中間階調数を入力する。そして、差分器2は、中間階調数から入力階調数を減算することにより、差分結果値を計算する。さらに、差分器2は、シフタ31、32、33、34に、差分結果値を出力する。ここで、差分結果値は、領域B4、B5、B6、B7、B8を合わせた領域の横方向長さに対応する。

0031

シフタ31は、差分器2から、差分結果値を入力する。そして、シフタ31は、差分結果値について右方向に1ビットのシフト演算を実行することにより、第1差分シフト値を計算する。さらに、シフタ31は、加算器41に、第1差分シフト値を出力する。ここで、第1差分シフト値は、領域B4の横方向長さに対応する。

0032

シフタ32は、差分器2から、差分結果値を入力する。そして、シフタ32は、差分結果値について右方向に2ビットのシフト演算を実行することにより、第2差分シフト値を計算する。さらに、シフタ32は、加算器42に、第2差分シフト値を出力する。ここで、第2差分シフト値は、領域B5の横方向長さに対応する。

0033

シフタ33は、差分器2から、差分結果値を入力する。そして、シフタ33は、差分結果値について右方向に3ビットのシフト演算を実行することにより、第3差分シフト値を計算する。さらに、シフタ33は、加算器43に、第3差分シフト値を出力する。ここで、第3差分シフト値は、領域B6の横方向長さに対応する。

0034

シフタ34は、差分器2から、差分結果値を入力する。そして、シフタ34は、差分結果値について右方向に4ビットのシフト演算を実行することにより、第4差分シフト値を計算する。さらに、シフタ34は、加算器44に、第4差分シフト値を出力する。ここで、第4差分シフト値は、領域B7の横方向長さに対応する。

0035

加算器41は、図3に示した回路の外部から、入力データ値を入力する。また、加算器41は、シフタ31から、第1差分シフト値を入力する。

0036

加算器41は、後述の第1加算イネーブル信号が“H”であるとき、入力データ値および第1差分シフト値を加算することにより、第1加算結果値を計算する。そして、加算器41は、加算器42に、第1加算結果値を出力する。すなわち、領域B4が出力データ値および入力データ値の差分値を構成することが判断される。

0037

加算器41は、後述の第1加算イネーブル信号が“L”であるとき、入力データ値を第1加算結果値として採用する。そして、加算器41は、加算器42に、第1加算結果値を出力する。すなわち、領域B4が出力データ値および入力データ値の差分値を構成しないことが判断される。

0038

加算器42は、加算器41から、第1加算結果値を入力する。また、加算器42は、シフタ32から、第2差分シフト値を入力する。

0039

加算器42は、後述の第2加算イネーブル信号が“H”であるとき、第1加算結果値および第2差分シフト値を加算することにより、第2加算結果値を計算する。そして、加算器42は、加算器43に、第2加算結果値を出力する。すなわち、領域B5が出力データ値および入力データ値の差分値を構成することが判断される。

0040

加算器42は、後述の第2加算イネーブル信号が“L”であるとき、第1加算結果値を第2加算結果値として採用する。そして、加算器42は、加算器43に、第2加算結果値を出力する。すなわち、領域B5が出力データ値および入力データ値の差分値を構成しないことが判断される。

0041

加算器43は、加算器42から、第2加算結果値を入力する。また、加算器43は、シフタ33から、第3差分シフト値を入力する。

0042

加算器43は、後述の第3加算イネーブル信号が“H”であるとき、第2加算結果値および第3差分シフト値を加算することにより、第3加算結果値を計算する。そして、加算器43は、加算器44に、第3加算結果値を出力する。すなわち、領域B6が出力データ値および入力データ値の差分値を構成することが判断される。

0043

加算器43は、後述の第3加算イネーブル信号が“L”であるとき、第2加算結果値を第3加算結果値として採用する。そして、加算器43は、加算器44に、第3加算結果値を出力する。すなわち、領域B6が出力データ値および入力データ値の差分値を構成しないことが判断される。

0044

加算器44は、加算器43から、第3加算結果値を入力する。また、加算器44は、シフタ34から、第4差分シフト値を入力する。

0045

加算器44は、後述の第4加算イネーブル信号が“H”であるとき、第3加算結果値および第4差分シフト値を加算することにより、中間データ値を計算する。そして、加算器44は、図4に示した回路に、中間データ値を出力する。すなわち、領域B7が出力データ値および入力データ値の差分値を構成することが判断される。

0046

加算器44は、後述の第4加算イネーブル信号が“L”であるとき、第3加算結果値を中間データ値として採用する。そして、加算器44は、図4に示した回路に、中間データ値を出力する。すなわち、領域B7が出力データ値および入力データ値の差分値を構成しないことが判断される。

0047

シフタ51は、図3に示した回路の外部から、入力階調数を入力する。そして、シフタ51は、入力階調数について右方向に1ビットのシフト演算を実行することにより、第1階調数シフト値を計算する。さらに、シフタ51は、比較差分器61に、第1階調数シフト値を出力する。ここで、第1階調数シフト値は、領域A21の横方向長さに対応する。

0048

シフタ52は、図3に示した回路の外部から、入力階調数を入力する。そして、シフタ52は、入力階調数について右方向に2ビットのシフト演算を実行することにより、第2階調数シフト値を計算する。さらに、シフタ52は、比較差分器62に、第2階調数シフト値を出力する。ここで、第2階調数シフト値は、領域A22の横方向長さに対応する。

0049

シフタ53は、図3に示した回路の外部から、入力階調数を入力する。そして、シフタ53は、入力階調数について右方向に3ビットのシフト演算を実行することにより、第3階調数シフト値を計算する。さらに、シフタ53は、比較差分器63に、第3階調数シフト値を出力する。ここで、第3階調数シフト値は、領域A23の横方向長さに対応する。

0050

シフタ54は、図3に示した回路の外部から、入力階調数を入力する。そして、シフタ54は、入力階調数について右方向に4ビットのシフト演算を実行することにより、第4階調数シフト値を計算する。さらに、シフタ54は、比較差分器64に、第4階調数シフト値を出力する。ここで、第4階調数シフト値は、領域A24の横方向長さに対応する。

0051

比較差分器61は、図3に示した回路の外部から、入力データ値を入力する。また、比較差分器61は、シフタ51から、第1階調数シフト値を入力する。そして、比較差分器61は、入力データ値および第1階調数シフト値を比較する。

0052

比較差分器61は、入力データ値が第1階調数シフト値以上であるとき、入力データ値から第1階調数シフト値を減算することにより、第1比較結果値を計算する。そして、比較差分器61は、比較差分器62に、第1比較結果値を出力する。

0053

比較差分器61は、第1加算イネーブル信号として“H”を出力する。すなわち、領域A21が入力データ値を構成するため、領域B4が出力データ値および入力データ値の差分値を構成することが判断される。

0054

比較差分器61は、入力データ値が第1階調数シフト値未満であるとき、入力データ値を第1比較結果値として採用する。そして、比較差分器61は、比較差分器62に、第1比較結果値を出力する。

0055

比較差分器61は、第1加算イネーブル信号として“L”を出力する。すなわち、領域A21が入力データ値を構成しないため、領域B4が出力データ値および入力データ値の差分値を構成しないことが判断される。

0056

比較差分器62は、比較差分器61から、第1比較結果値を入力する。また、比較差分器62は、シフタ52から、第2階調数シフト値を入力する。そして、比較差分器62は、第1比較結果値および第2階調数シフト値を比較する。

0057

比較差分器62は、第1比較結果値が第2階調数シフト値以上であるとき、第1比較結果値から第2階調数シフト値を減算することにより、第2比較結果値を計算する。そして、比較差分器62は、比較差分器63に、第2比較結果値を出力する。

0058

比較差分器62は、第2加算イネーブル信号として“H”を出力する。すなわち、領域A22が入力データ値を構成するため、領域B5が出力データ値および入力データ値の差分値を構成することが判断される。

0059

比較差分器62は、第1比較結果値が第2階調数シフト値未満であるとき、第1比較結果値を第2比較結果値として採用する。そして、比較差分器62は、比較差分器63に、第2比較結果値を出力する。

0060

比較差分器62は、第2加算イネーブル信号として“L”を出力する。すなわち、領域A22が入力データ値を構成しないため、領域B5が出力データ値および入力データ値の差分値を構成しないことが判断される。

0061

比較差分器63は、比較差分器62から、第2比較結果値を入力する。また、比較差分器63は、シフタ53から、第3階調数シフト値を入力する。そして、比較差分器63は、第2比較結果値および第3階調数シフト値を比較する。

0062

比較差分器63は、第2比較結果値が第3階調数シフト値以上であるとき、第2比較結果値から第3階調数シフト値を減算することにより、第3比較結果値を計算する。そして、比較差分器63は、比較差分器64に、第3比較結果値を出力する。

0063

比較差分器63は、第3加算イネーブル信号として“H”を出力する。すなわち、領域A23が入力データ値を構成するため、領域B6が出力データ値および入力データ値の差分値を構成することが判断される。

0064

比較差分器63は、第2比較結果値が第3階調数シフト値未満であるとき、第2比較結果値を第3比較結果値として採用する。そして、比較差分器63は、比較差分器64に、第3比較結果値を出力する。

0065

比較差分器63は、第3加算イネーブル信号として“L”を出力する。すなわち、領域A23が入力データ値を構成しないため、領域B6が出力データ値および入力データ値の差分値を構成しないことが判断される。

0066

比較差分器64は、比較差分器63から、第3比較結果値を入力する。また、比較差分器64は、シフタ54から、第4階調数シフト値を入力する。そして、比較差分器64は、第3比較結果値および第4階調数シフト値を比較する。

0067

比較差分器64は、第3比較結果値が第4階調数シフト値以上であるとき、第4加算イネーブル信号として“H”を出力する。すなわち、領域A24が入力データ値を構成するため、領域B7が出力データ値および入力データ値の差分値を構成することが判断される。

0068

比較差分器64は、第3比較結果値が第4階調数シフト値未満であるとき、第4加算イネーブル信号として“L”を出力する。すなわち、領域A24が入力データ値を構成しないため、領域B7が出力データ値および入力データ値の差分値を構成しないことが判断される。

0069

比較器7は、図3に示した回路の外部から、入力データ値および入力階調数を入力する。そして、比較器7は、入力階調数から1を減算した値および入力データ値を比較する。 比較器7は、入力データ値が入力階調数から1を減算した値に等しいとき、すなわち、入力データ値が最大値であるとき、図4に示した回路に、最大値イネーブル信号として“H”を出力する。

0070

比較器7は、入力データ値が入力階調数から1を減算した値に等しくないとき、すなわち、入力データ値が最大値でないとき、図4に示した回路に、最大値イネーブル信号として“L”を出力する。

0071

図3に示した回路は、以上に説明した構成要素により、入力階調数(m)に対する入力データ値に基づいて、中間階調数(2k)に対する中間データ値を計算している。

0072

図4に示した回路の構成要素]
図4に示した回路は、比較差分器8、シフタ91、92、93、94、95、出力データ値計算器10などから構成される。

0073

比較差分器8は、図4に示した回路の外部から、出力階調数を入力する。また、比較差分器8は、中間階調数計算器1から、中間階調数を入力する。そして、比較差分器8は、出力階調数における自然数n、および、中間階調数における自然数kを比較する。

0074

比較差分器8は、n−k=2であるとき、シフタ91に、左2ビットシフトイネーブル信号として“H”を出力する。また、比較差分器8は、他のシフタ92、93、94、95に、それぞれ、他のイネーブル信号として“L”を出力する。

0075

比較差分器8は、n−k=1であるとき、シフタ92に、左1ビットシフトイネーブル信号として“H”を出力する。また、比較差分器8は、他のシフタ91、93、94、95に、それぞれ、他のイネーブル信号として“L”を出力する。

0076

比較差分器8は、n−k=0であるとき、シフタ93に、スルーシフトイネーブル信号として“H”を出力する。また、比較差分器8は、他のシフタ91、92、94、95に、それぞれ、他のイネーブル信号として“L”を出力する。

0077

比較差分器8は、n−k=−1であるとき、シフタ94に、右1ビットシフトイネーブル信号として“H”を出力する。また、比較差分器8は、他のシフタ91、92、93、95に、それぞれ、他のイネーブル信号として“L”を出力する。

0078

比較差分器8は、n−k=−2であるとき、シフタ95に、右2ビットシフトイネーブル信号として“H”を出力する。また、比較差分器8は、他のシフタ91、92、93、94に、それぞれ、他のイネーブル信号として“L”を出力する。

0079

シフタ91は、加算器44から、中間データ値を入力する。また、シフタ91は、比較差分器8から、左2ビットシフトイネーブル信号(“H”または“L”)を入力する。

0080

シフタ91は、左2ビットシフトイネーブル信号が“H”であるとき、中間データ値について左方向に2ビットのシフト演算を実行することにより、出力データ値を計算する。シフタ91は、左2ビットシフトイネーブル信号が“L”であるとき、シフト演算を実行せず、出力データ値を計算しない。

0081

シフタ92は、加算器44から、中間データ値を入力する。また、シフタ92は、比較差分器8から、左1ビットシフトイネーブル信号(“H”または“L”)を入力する。

0082

シフタ92は、左1ビットシフトイネーブル信号が“H”であるとき、中間データ値について左方向に1ビットのシフト演算を実行することにより、出力データ値を計算する。シフタ92は、左1ビットシフトイネーブル信号が“L”であるとき、シフト演算を実行せず、出力データ値を計算しない。

0083

シフタ93は、加算器44から、中間データ値を入力する。また、シフタ93は、比較差分器8から、スルーシフトイネーブル信号(“H”または“L”)を入力する。

0084

シフタ93は、スルーシフトイネーブル信号が“H”であるとき、中間データ値を出力データ値として採用することにより、出力データ値を計算する。シフタ93は、スルーシフトイネーブル信号が“L”であるとき、中間データ値を出力データ値として採用せず、出力データ値を計算しない。

0085

シフタ94は、加算器44から、中間データ値を入力する。また、シフタ94は、比較差分器8から、右1ビットシフトイネーブル信号(“H”または“L”)を入力する。

0086

シフタ94は、右1ビットシフトイネーブル信号が“H”であるとき、中間データ値について右方向に1ビットのシフト演算を実行することにより、出力データ値を計算する。シフタ94は、右1ビットシフトイネーブル信号が“L”であるとき、シフト演算を実行せず、出力データ値を計算しない。

0087

シフタ95は、加算器44から、中間データ値を入力する。また、シフタ95は、比較差分器8から、右2ビットシフトイネーブル信号(“H”または“L”)を入力する。

0088

シフタ95は、右2ビットシフトイネーブル信号が“H”であるとき、中間データ値について右方向に2ビットのシフト演算を実行することにより、出力データ値を計算する。シフタ95は、右2ビットシフトイネーブル信号が“L”であるとき、シフト演算を実行せず、出力データ値を計算しない。

0089

出力データ値計算器10は、図4に示した回路の外部から、出力階調数を入力する。また、出力データ値計算器10は、比較器7から、最大値イネーブル信号(“H”または“L”)を入力する。

0090

出力データ値計算器10は、最大値イネーブル信号が“H”であるとき、出力階調数から1を減算することにより、出力データ値を計算する。出力データ値計算器10は、最大値イネーブル信号が“L”であるとき、出力階調数から1を減算せず、出力データ値を計算しない。

0091

シフタ91、92、93、94、95、出力データ値計算器10は、図4に示した回路の外部に、出力データ値を出力する。ただし、出力データ値計算器10からの出力は、シフタ91、92、93、94、95からの出力より優先される。

0092

図4に示した回路は、以上に説明した構成要素により、中間階調数(2k)に対する中間データ値に基づいて、出力階調数(2n)に対する出力データ値を計算している。図4に示した回路は、中間階調数および出力階調数によっては、|n−k|>2であるときに対処する比較差分器およびシフタを備えてもよい。

0093

{階調数変換回路の計算例}
図5から図8までは、階調数変換回路の計算例を示す図である。図5においては、入力階調数は48、入力データ値は30である。図6においては、入力階調数は48、入力データ値は43である。図7においては、入力階調数は36、入力データ値は31である。図8においては、入力階調数は48、入力データ値は47である。図5から図8までにおいて、出力階調数は256(=28)である。図5から図8までにおいて、括弧内は階調数、データ値、信号値を示している。

0094

[入力階調数が48、入力データ値が30である場合]
中間階調数計算器1は、入力階調数として48を入力して、中間階調数として64(=26)を出力する。差分器2は、入力階調数として48を入力して、中間階調数として64を入力して、差分結果値として16(=64−48)を出力する。

0095

シフタ31は、差分結果値として16を入力して、第1差分シフト値として8(=16/21)を出力する。シフタ32は、差分結果値として16を入力して、第2差分シフト値として4(=16/22)を出力する。シフタ33は、差分結果値として16を入力して、第3差分シフト値として2(=16/23)を出力する。シフタ34は、差分結果値として16を入力して、第4差分シフト値として1(=16/24)を出力する。

0096

シフタ51は、入力階調数として48を入力して、第1階調数シフト値として24(=48/21)を出力する。シフタ52は、入力階調数として48を入力して、第2階調数シフト値として12(=48/22)を出力する。シフタ53は、入力階調数として48を入力して、第3階調数シフト値として6(=48/23)を出力する。シフタ54は、入力階調数として48を入力して、第4階調数シフト値として3(=48/24)を出力する。

0097

比較差分器61は、入力データ値として30を入力して、第1階調数シフト値として24を入力する。比較差分器61は、入力データ値が第1階調数シフト値以上であるため、第1比較結果値として6(=30−24)を出力する。また、比較差分器61は、第1加算イネーブル信号として“H”を出力する。

0098

比較差分器62は、第1比較結果値として6を入力して、第2階調数シフト値として12を入力する。比較差分器62は、第1比較結果値が第2階調数シフト値未満であるため、第2比較結果値として6を出力する。また、比較差分器62は、第2加算イネーブル信号として“L”を出力する。

0099

比較差分器63は、第2比較結果値として6を入力して、第3階調数シフト値として6を入力する。比較差分器63は、第2比較結果値が第3階調数シフト値以上であるため、第3比較結果値として0(=6−6)を出力する。また、比較差分器63は、第3加算イネーブル信号として“H”を出力する。

0100

比較差分器64は、第3比較結果値として0を入力して、第4階調数シフト値として3を入力する。比較差分器64は、第3比較結果値が第4階調数シフト値未満であるため、第4加算イネーブル信号として“L”を出力する。

0101

加算器41は、入力データ値として30を入力して、第1差分シフト値として8を入力する。加算器41は、第1加算イネーブル信号が“H”であるため、第1加算結果値として38(=30+8)を出力する。

0102

加算器42は、第1加算結果値として38を入力して、第2差分シフト値として4を入力する。加算器42は、第2加算イネーブル信号が“L”であるため、第2加算結果値として38を出力する。

0103

加算器43は、第2加算結果値として38を入力して、第3差分シフト値として2を入力する。加算器43は、第3加算イネーブル信号が“H”であるため、第3加算結果値として40(=38+2)を出力する。

0104

加算器44は、第3加算結果値として40を入力して、第4差分シフト値として1を入力する。加算器44は、第4加算イネーブル信号が“L”であるため、中間データ値として40を出力する。

0105

比較器7は、入力データ値として30を入力して、入力階調数として48を入力する。比較器7は、入力データ値が入力階調数から1を減算した値に等しくないため、最大値イネーブル信号として“L”を出力する。

0106

比較差分器8は、出力階調数として256(=28)を入力して、中間階調数として64(=26)を入力する。比較差分器8は、n−k=2であるため、シフタ91に、左2ビットシフトイネーブル信号として“H”を出力する。

0107

シフタ91は、中間データ値として40を入力する。シフタ91は、左2ビットシフトイネーブル信号として“H”を入力するため、出力データ値として160(=40×22)を出力する。

0108

出力データ値計算器10は、出力階調数として256を入力する。出力データ値計算器10は、最大値イネーブル信号として“L”を入力するため、出力データ値を出力しない。そして、シフタ91からの出力データ値が最終的に採用される。

0109

入力階調数に対する入力データ値の比率は30/48である。出力階調数に対する出力データ値の比率は160/256である。後者の比率は前者の比率に等しい。

0110

[入力階調数が48、入力データ値が43である場合]
中間階調数計算器1が中間階調数を出力する処理、差分器2が差分結果値を出力する処理、シフタ31、32、33、34が差分シフト値を出力する処理、シフタ51、52、53、54が階調数シフト値を出力する処理は、図5の場合と同様である。

0111

比較差分器61は、入力データ値として43を入力して、第1階調数シフト値として24を入力する。比較差分器61は、入力データ値が第1階調数シフト値以上であるため、第1比較結果値として19(=43−24)を出力する。また、比較差分器61は、第1加算イネーブル信号として“H”を出力する。

0112

比較差分器62は、第1比較結果値として19を入力して、第2階調数シフト値として12を入力する。比較差分器62は、第1比較結果値が第2階調数シフト値以上であるため、第2比較結果値として7(=19−12)を出力する。また、比較差分器62は、第2加算イネーブル信号として“H”を出力する。

0113

比較差分器63は、第2比較結果値として7を入力して、第3階調数シフト値として6を入力する。比較差分器63は、第2比較結果値が第3階調数シフト値以上であるため、第3比較結果値として1(=7−6)を出力する。また、比較差分器63は、第3加算イネーブル信号として“H”を出力する。

0114

比較差分器64は、第3比較結果値として1を入力して、第4階調数シフト値として3を入力する。比較差分器64は、第3比較結果値が第4階調数シフト値未満であるため、第4加算イネーブル信号として“L”を出力する。

0115

加算器41は、入力データ値として43を入力して、第1差分シフト値として8を入力する。加算器41は、第1加算イネーブル信号が“H”であるため、第1加算結果値として51(=43+8)を出力する。

0116

加算器42は、第1加算結果値として51を入力して、第2差分シフト値として4を入力する。加算器42は、第2加算イネーブル信号が“H”であるため、第2加算結果値として55(=51+4)を出力する。

0117

加算器43は、第2加算結果値として55を入力して、第3差分シフト値として2を入力する。加算器43は、第3加算イネーブル信号が“H”であるため、第3加算結果値として57(=55+2)を出力する。

0118

加算器44は、第3加算結果値として57を入力して、第4差分シフト値として1を入力する。加算器44は、第4加算イネーブル信号が“L”であるため、中間データ値として57を出力する。

0119

比較器7は、入力データ値として43を入力して、入力階調数として48を入力する。比較器7は、入力データ値が入力階調数から1を減算した値に等しくないため、最大値イネーブル信号として“L”を出力する。

0120

比較差分器8がイネーブル信号を出力する処理、出力データ値計算器10による処理は、図5の場合と同様である。シフタ91は、中間データ値として57を入力する。シフタ91は、左2ビットシフトイネーブル信号として“H”を入力するため、出力データ値として228(=57×22)を出力する。

0121

入力階調数に対する入力データ値の比率は43/48である。出力階調数に対する出力データ値の比率は228/256である。後者の比率は前者の比率より若干小さい。後者の比率が前者の比率より若干小さい理由について、図2を用いて説明する。

0122

図3に示す回路がシフタ34、加算器44、シフタ54、比較差分器64を備えていないと仮定する。入力階調数の1/2、1/4、1/8のみが、入力データ値に包含されるかどうかを判断される。出力階調数および入力階調数の差分値の1/2、1/4、1/8のみが、出力データ値および入力データ値の差分値に包含されるかどうかを判断される。

0123

入力階調数の1/2p(pは4以上の自然数)は、領域A13に対応するデータ値に包含されるかどうか判断されない。出力階調数および入力階調数の差分値の1/2p(pは4以上の自然数)は、領域B23に対応するデータ値に包含されるかどうか判断されない。

0124

出力階調数に対する出力データ値の比率が入力階調数に対する入力データ値の比率より若干小さい理由は、加算演算が少数の加算器により実行されることにある。そこで、出力階調数が入力階調数より大きいため、誤差増幅されるとき、または、回路規模の低減より演算の精度を優先させるときには、加算器およびそれに関係するシフタ、比較差分器の個数を増加させればよい。しかし、出力階調数が入力階調数より小さいため、誤差が増幅されないとき、または、演算の精度より回路規模の低減を優先させるときには、加算器およびそれに関係するシフタ、比較差分器の個数を減少させてもよい。

0125

[入力階調数が36、入力データ値が31である場合]
中間階調数計算器1は、入力階調数として36を入力して、中間階調数として64(=26)を出力する。差分器2は、入力階調数として36を入力して、中間階調数として64を入力して、差分結果値として28(=64−36)を出力する。

0126

シフタ31は、差分結果値として28を入力して、第1差分シフト値として14(=28/21)を出力する。シフタ32は、差分結果値として28を入力して、第2差分シフト値として7(=28/22)を出力する。

0127

シフタ33は、差分結果値として28を入力して、第3差分シフト値として28/23を出力してもよい。しかし、図7においては、シフタ33は、小数点以下を四捨五入することにより、第3差分シフト値として4を出力する。

0128

シフタ34は、差分結果値として28を入力して、第4差分シフト値として28/24を出力してもよい。しかし、図7においては、シフタ34は、小数点以下を四捨五入することにより、第4差分シフト値として2を出力する。

0129

シフタ51は、入力階調数として36を入力して、第1階調数シフト値として18(=36/21)を出力する。シフタ52は、入力階調数として36を入力して、第2階調数シフト値として9(=36/22)を出力する。

0130

シフタ53は、入力階調数として36を入力して、第3階調数シフト値として36/23を出力してもよい。しかし、図7においては、シフタ53は、小数点以下を切り捨てることにより、第3階調数シフト値として4を出力する。

0131

シフタ54は、入力階調数として36を入力して、第4階調数シフト値として36/24を出力してもよい。しかし、図7においては、シフタ54は、小数点以下を切り捨てることにより、第4階調数シフト値として2を出力する。

0132

中間階調数計算器1、差分器2、シフタ31、32、33、34、シフタ51、52、53、54以外の処理は、図5および図6の場合と同様である。図3に示した回路は、中間データ値として56を出力して、最大値イネーブル信号として“L”を出力する。図4に示した回路は、出力データ値として224を出力する。

0133

入力階調数に対する入力データ値の比率は31/36である。出力階調数に対する出力データ値の比率は224/256である。後者の比率が前者の比率より若干小さいことはない。シフタ31、32、33、34は小数点以下を四捨五入して、シフタ51、52、53、54は小数点以下を切り捨てる理由について、図3を用いて説明する。

0134

図3に示す回路が通常のシフタ31、32、33、34、および、通常のシフタ51、52、53、54を備えていると仮定する。出力階調数に対する出力データ値の比率は、入力階調数に対する入力データ値の比率より若干小さいことがある。

0135

シフタ31、32、33、34が小数点以下を四捨五入する理由は、差分結果値の1/2、1/4、1/8、1/16が、小数点以下を四捨五入されたうえで、加算器により加算されることにある。すなわち、加算器が差分シフト値として若干大きい値を加算することにある。

0136

シフタ51、52、53、54が小数点以下を切り捨てる理由は、入力階調数の1/2、1/4、1/8、1/16が、小数点以下を切り捨てられたうえで、比較差分器により比較されることにある。すなわち、比較差分器が加算イネーブル信号として“H”を出力しやすくなることにある。

0137

[入力階調数が48、入力データ値が47である場合]
比較器7は、入力データ値として47を入力して、入力階調数として48を入力する。比較器7は、入力データ値が入力階調数から1を減算した値に等しいため、最大値イネーブル信号として“H”を出力する。

0138

出力データ値計算器10は、出力階調数として256を入力する。出力データ値計算器10は、最大値イネーブル信号として“H”を入力するため、出力データ値として255(=256−1)を出力する。

0139

比較器7および出力データ値計算器10以外の処理は、図5および図6の場合と同様である。しかし、出力データ値計算器10からの出力データ値が最終的に採用される。階調数変換回路が比較器7および出力データ値計算器10を備えることにより、入力データ値が最大値であるときであっても、出力データ値が簡便かつ正確に計算される。

0140

[中間階調数および出力階調数についての変形例]
図3から図8までにおいては、中間階調数は、自然数kについて2kである。ただし、中間階調数が入力階調数以上の2kかつ入力階調数に最も近い2kとなるように、自然数kが選択される。以下の説明においては、図3から図8までとは異なり、中間階調数は、入力階調数との大小および遠近を問わない。

0141

中間階調数が入力階調数以上であるときには、図3に示した回路は構成要素を変更させなくてもよい。中間階調数が入力階調数未満であるときには、図3に示した回路は構成要素を加算器から減算器に変更させればよい。

0142

図3から図8までにおいては、出力階調数は、任意の自然数nについて2nである。以下の説明においては、図3から図8までとは異なり、出力階調数は、任意の自然数nについて2nであるかどうかを問わない。

0143

図3に示した回路は、中間階調数計算器1を構成要素とせず、差分器2において入力階調数および出力階調数を入力すればよい。図4に示した回路は、比較差分器8およびシフタ91、92、93、94、95を構成要素としなくてもよい。

0144

{平均化処理および直線補間処理}
図9は、平均化処理の具体例を示す図である。処理単位11は、注目画素P22、周辺画素P11、P12、P13、P21、P23、P31、P32、P33から構成される。各画素について、重み付け係数は同一値である。

0145

各画素についての画素値を、階調数を256として、P11、P12、P13、P21、P22、P23、P31、P32、P33により表現する。平均化処理の結果値は、(P11+P12+P13+P21+P22+P23+P31+P32+P33)/(1×9)である。すなわち、平均化処理において、除数9による除算が必要となる。

0146

ここで、階調数変換回路において、データ値および階調数を、以下のように設定する:入力データ値=P11+P12+P13+P21+P22+P23+P31+P32+P33、入力階調数=256×9、出力階調数=256。

0147

出力データ値は、(P11+P12+P13+P21+P22+P23+P31+P32+P33)/9である。階調数変換回路は、階調数変換処理の応用として、除数9による除算を直接実行することなく、平均化処理を実行できる。

0148

図10は、直線補間処理の具体例を示す図である。処理単位12は、注目画素P52、周辺画素P41、P42、P43、P51、P53、P61、P62、P63から構成される。注目画素P52については、重み付け係数は3である。注目画素P52の第1近接の周辺画素P42、P51、P53、P62については、重み付け係数は2である。注目画素P52の第2近接の周辺画素P41、P43、P61、P63については、重み付け係数は1である。

0149

各画素についての画素値を、階調数を256として、P41、P42、P43、P51、P52、P53、P61、P62、P63により表現する。直線補間処理の結果値は、(P41+2×P42+P43+2×P51+3×P52+2×P53+P61+2×P62+P63)/(3×1+2×4+1×4)である。すなわち、直線補間処理において、除数15による除算が必要となる。

0150

ここで、階調数変換回路において、データ値および階調数を、以下のように設定する:入力データ値=P41+2×P42+P43+2×P51+3×P52+2×P53+P61+2×P62+P63、入力階調数=256×15、出力階調数=256。

0151

出力データ値は、(P41+2×P42+P43+2×P51+3×P52+2×P53+P61+2×P62+P63)/15である。階調数変換回路は、階調数変換処理の応用として、除数15による除算を直接実行することなく、直線補間処理を実行できる。

図面の簡単な説明

0152

階調数変換回路の計算原理を示す図である。
階調数変換回路の計算原理を示す図である。
階調数変換回路の構成要素を示す図である。
階調数変換回路の構成要素を示す図である。
階調数変換回路の計算例を示す図である。
階調数変換回路の計算例を示す図である。
階調数変換回路の計算例を示す図である。
階調数変換回路の計算例を示す図である。
平均化処理の具体例を示す図である。
直線補間処理の具体例を示す図である。

符号の説明

0153

1中間階調数計算器
2差分器
31、32、33、34シフタ
41、42、43、44加算器
51、52、53、54 シフタ
61、62、63、64比較差分器
7比較器
8 比較差分器
91、92、93、94、95 シフタ
10出力データ値計算器

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • キヤノン株式会社の「 画像形成装置およびその制御方法」が 公開されました。( 2020/10/29)

    【課題】適切な試験用原稿が載置されないまま補正データが生成されることを回避する。【解決手段】原稿載置台101に対して開閉可能な原稿マット201が閉じられると開閉センサ202はオン信号を出力する。PG出... 詳細

  • EIZO株式会社の「 画像処理装置、画像処理方法及び画像処理プログラム」が 公開されました。( 2020/10/22)

    【課題・解決手段】画像の局所エリアごとに反射率の振幅が異なっている画像に対しても適切にコントラストを補正可能な画像処理装置、画像処理方法及び画像処理プログラムを提供すること。画像処理装置であって、信号... 詳細

  • 三星電子株式会社の「 映像処理装置及び映像処理方法」が 公開されました。( 2020/10/22)

    【課題】映像から客体の境界を正確に検出し、検出された境界にシャドーイングを適用して映像のディテールを向上させる映像処理装置及びその映像処理方法を提供する。【解決手段】映像処理装置において、映像処理方法... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ