図面 (/)

技術 信号値保持装置、信号値保持方法、信号値制御システム、信号値制御方法、再生装置、および再生方法

出願人 ソニー株式会社
発明者 源代裕治
出願日 2008年1月28日 (13年8ヶ月経過) 出願番号 2008-016443
公開日 2009年8月6日 (12年2ヶ月経過) 公開番号 2009-175090
状態 特許登録済
技術分野 電流・電圧の測定 静的アナログメモリ 増幅器の制御の細部、利得制御
主要キーワード 目標振幅値 ピーク状 ドループレート ゲイン調整量 遷移点 着眼点 追従特性 振幅検出回路
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2009年8月6日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (19)

課題

入力信号に対する応答性を向上しつつ、実際の入力信号のピーク値と保持する信号値の差分を減少させることが可能な、信号値保持装置、信号値保持方法、信号値制御システム、信号値制御方法再生装置、および再生方法を提供する。

解決手段

入力信号の信号値と所定の帰還信号の信号値の大小関係を判断する判断部と、前記判断部により大きいと判断された方の信号値を保持する第1の保持部と、前記第1の保持部に保持されている信号値から所定値を減じて前記帰還信号として出力する減算部240と、前記第1の保持部に保持されている信号値が入力され、前記判断部による前記信号値の大小関係の判断結果に基づき、前記入力信号の信号値の方が前記帰還信号の信号値より小さくなる際に前記第1の保持部から入力された信号値を保持する第2の保持部と、を備える信号値保持装置。

概要

背景

近日、多様な技術分野においてAGC(Automatic Gain Contorol)が利用されている。当該AGCは、入力信号信号値の大小に拘らず、出力信号の信号値を一定に保つために利用される。例えば、無線通信分野においては、受信装置における受信電波強度が変動するが、AGCを利用することで受信電波強度の変動による弊害を是正することができる。

このようなAGCには、一般に、入力信号の信号値を調整して出力するVGA(Variable Gain Amplifier)、VGAからの入力される信号の信号値を評価するピークホールド回路、ピークホールド回路により評価された信号値に基づいてVGAを制御する制御部などが設けられる。したがって、AGCの性能向上を図る上で、信号値保持装置の一例としてのピークホールド回路の応答性重要な要素となる。

例えば特許文献1に記載されているように、ピークホールド回路は、入力信号のピーク値を所定のドループレートで保持し、保持しているピーク値より大きな信号値が入力されると、保持するピーク値を該信号値に更新する。ここで、ドループレートは、保持される信号値を小さくする速さを意味する。したがって、ピークホールド回路において、信号値が小さくなる入力信号に対する応答性を良くする方法として、ドループレートを大きくする方法が考えられる。
特開平11−148950号公報

概要

入力信号に対する応答性を向上しつつ、実際の入力信号のピーク値と保持する信号値の差分を減少させることが可能な、信号値保持装置、信号値保持方法、信号値制御システム、信号値制御方法再生装置、および再生方法を提供する。入力信号の信号値と所定の帰還信号の信号値の大小関係を判断する判断部と、前記判断部により大きいと判断された方の信号値を保持する第1の保持部と、前記第1の保持部に保持されている信号値から所定値を減じて前記帰還信号として出力する減算部240と、前記第1の保持部に保持されている信号値が入力され、前記判断部による前記信号値の大小関係の判断結果に基づき、前記入力信号の信号値の方が前記帰還信号の信号値より小さくなる際に前記第1の保持部から入力された信号値を保持する第2の保持部と、を備える信号値保持装置。

目的

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、入力信号に対する応答性を向上しつつ、実際の入力信号のピーク値と保持する信号値の差分を減少させることが可能な、新規かつ改良された信号値保持装置、信号値保持方法、信号値制御システム、信号値制御方法、再生装置、および再生方法を提供することにある。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

入力信号信号値と所定の帰還信号の信号値の大小関係を判断する判断部と;前記判断部により大きいと判断された方の信号値を保持する第1の保持部と;前記第1の保持部に保持されている信号値から所定値を減じて前記帰還信号として出力する減算部と;前記第1の保持部に保持されている信号値が入力され、前記判断部による前記信号値の大小関係の判断結果に基づき、前記入力信号の信号値の方が前記帰還信号の信号値より小さくなる際に前記第1の保持部から入力された信号値を保持する第2の保持部と;を備えることを特徴とする、信号値保持装置

請求項2

前記第2の保持部は、前記判断部により前記入力信号の信号値の方が前記帰還信号の信号値より大きいと判断されている間に保持する信号値を更新し、前記判断部により前記入力信号の信号値の方が前記帰還信号の信号値より小さいと判断されている間は信号値を保持することを特徴とする、請求項1に記載の信号値保持装置。

請求項3

前記判断部による信号値の大小関係の判断結果に基づいて、前記入力信号の信号値の方が前記帰還信号の信号値より小さくなった遷移点を検出する検出部をさらに備え、前記第2の保持部は、前記検出部により前記遷移点が検出された際に保持する信号値を更新し、更新した信号値を次の遷移点が検出されるまで保持することを特徴とする、請求項1に記載の信号値保持装置。

請求項4

前記判断部による信号値の大小関係の判断結果に基づいて、前記入力信号の信号値の方が前記帰還信号の信号値より小さくなった遷移点を検出する検出部と;前記判断部により前記入力信号の信号値の方が前記帰還信号の信号値より大きいと判断されている間、前記所定値をゼロもしくはゼロ近辺に変化させる制御部と;をさらに備え、前記第2の保持部は、前記検出部により前記遷移点が検出された際に保持する信号値を更新し、更新した信号値を次の遷移点が検出されるまで保持することを特徴とする、請求項1に記載の信号値保持装置。

請求項5

前記入力信号、および前記帰還信号が入力されるセレクタをさらに備え、前記セレクタは、前記判断部により大きいと判断された方の信号値を前記第1の保持部に出力することを特徴とする、請求項1に記載の信号値保持装置。

請求項6

前記第1の保持部に保持されている信号値から前記減算部において減算される前記所定値は可変であることを特徴とする、請求項1に記載の信号値保持装置。

請求項7

前記第2の保持部に保持された信号値の変動を平滑化して出力する平滑フィルタをさらに備えることを特徴とする、請求項1に記載の信号値保持装置。

請求項8

入力信号の信号値と所定の帰還信号の信号値の大小関係を判断するステップと;前記判断により大きいと判断された方の信号値を第1の保持部が保持するステップと;前記第1の保持部に保持されている信号値から所定値を減じて前記帰還信号として出力するステップと;前記第1の保持部に保持されている信号値を第2の保持部に入力するステップと;前記信号値の大小関係の判断結果に基づき、前記入力信号の信号値の方が前記帰還信号の信号値より小さくなる際に前記第1の保持部から入力された信号値を前記第2の保持部が保持するステップと;を含むことを特徴とする、信号値保持方法

請求項9

第1の信号値保持装置、制御装置、および信号値調整装置を備える信号値制御システムであって:前記第1の信号値保持装置は、前記信号値調整装置からの入力信号の信号値と所定の帰還信号の信号値の大小関係を判断する第1の判断部、前記第1の判断部により大きいと判断された方の信号値を保持する第1の保持部、前記第1の保持部に保持されている信号値から所定値を減じて前記帰還信号として出力する減算部、および前記第1の保持部に保持されている信号値が入力され、前記第1の判断部による前記信号値の大小関係の判断結果に基づき、前記入力信号の信号値の方が前記帰還信号の信号値より小さくなる際に前記第1の保持部から入力された信号値を保持する第2の保持部を備え、前記制御装置は、前記第1の信号値保持装置の前記第2の保持部に保持される信号値に基づいて前記信号値調整装置を制御し、前記信号値調整装置は、前記制御装置による制御に基づいて、外部から入力される信号の信号値を調整して出力することを特徴とする、信号値制御システム。

請求項10

前記信号値制御システムは、前記再生信号の信号値と所定の第2の帰還信号の信号値の大小関係を判断する第2の判断部と;前記第2の判断部により小さいと判断された方の信号値を保持する第3の保持部と;前記第3の保持部に保持されている信号値に所定値を加算して前記第2の帰還信号として出力する加算部と;前記第3の保持部に保持されている信号値が入力され、前記第2の判断部による前記信号値の大小関係の判断結果に基づき、前記再生信号の信号値の方が前記第2の帰還信号の信号値より大きくなる際に前記第3の保持部から入力された信号値を前記最小値として保持する第4の保持部と;を備える第2の信号値保持装置をさらに備え、前記制御装置は、前記第1の信号値保持装置の前記第2の保持部に保持される信号値、および前記第2の信号値保持装置の第4の保持部に保持される信号値の差分に基づいて前記信号値調整信号を制御することを特徴とする、請求項8に記載の信号値制御システム。

請求項11

信号値保持装置、制御装置、および信号値調整装置を備える信号値制御システムにおいて実行される信号値制御方法であって:前記信号値保持装置が、前記信号値調整装置からの入力信号の信号値と所定の帰還信号の信号値の大小関係を判断するステップと;前記判断により大きいと判断された方の信号値を第1の保持部が保持するステップと;前記第1の保持部より保持されている信号値から所定値を減じて前記帰還信号として出力するステップと;前記第1の保持部に保持されている信号値を第2の保持部に入力するステップと;前記信号値の大小関係の判断結果に基づき、前記入力信号の信号値の方が前記帰還信号の信号値より小さくなる際に前記第1の保持部から入力された信号値を前記第2の保持部が保持するステップと;を実行し、前記信号値保持装置の前記第2の保持部に保持される信号値に基づいて前記制御装置が前記信号値調整装置を制御するステップと;前記制御装置による制御に基づいて、前記信号値調整装置が外部から入力される信号の信号値を調整して出力するステップと;を含むことを特徴とする、信号値制御方法。

請求項12

入力信号の信号値と所定の帰還信号の信号値の大小関係を判断する判断部と;前記判断部により小さいと判断された方の信号値を保持する第1の保持部と;前記第1の保持部に保持されている信号値に所定値を加算して前記帰還信号として出力する加算部と;前記第1の保持部に保持されている信号値が入力され、前記判断部による前記信号値の大小関係の判断結果に基づき、前記入力信号の信号値の方が前記帰還信号の信号値より大きくなる際に前記第1の保持部から入力された信号値を保持する第2の保持部と;を備えることを特徴とする、信号値保持装置。

請求項13

入力信号の信号値と所定の帰還信号の信号値の大小関係を判断するステップと;前記判断により小さいと判断された方の信号値を第1の保持部が保持するステップと;前記第1の保持部より保持されている信号値に所定値を加算して前記帰還信号として出力するステップと;前記第1の保持部に保持されている信号値を第2の保持部に入力するステップと;前記信号値の大小関係の判断結果に基づき、前記入力信号の信号値の方が前記帰還信号の信号値より大きくなる際に前記第1の保持部から入力された信号値を前記第2の保持部が保持するステップと;を含むことを特徴とする、信号値保持方法。

請求項14

光ディスクに記録された情報を読み取り、該情報を再生信号として出力する光ピクアップと;前記光ピックアップから出力される再生信号の最大値を保持する第1の信号値保持部と;前記再生信号の最小値を保持する第2の信号値保持部と;前記第1の信号値保持部および前記第2の信号値保持部に保持された信号値の差分を算出する算出部と;前記算出部により算出された前記差分に基づいて前記再生信号の振幅を調整する振幅調整部と;を備え、前記第1の信号値保持部は、前記再生信号の信号値と所定の第1の帰還信号の信号値の大小関係を判断する第1の判断部と;前記第1の判断部により大きいと判断された方の信号値を保持する第1の保持部と;前記第1の保持部に保持されている信号値から所定値を減じて前記第1の帰還信号として出力する減算部と;前記第1の保持部に保持されている信号値が入力され、前記第1の判断部による前記信号値の大小関係の判断結果に基づき、前記再生信号の信号値の方が前記第1の帰還信号の信号値より小さくなる際に前記第1の保持部から入力された信号値を前記最大値として保持する第2の保持部と;を備え、前記第2の信号値保持部は、前記再生信号の信号値と所定の第2の帰還信号の信号値の大小関係を判断する第2の判断部と;前記第2の判断部により小さいと判断された方の信号値を保持する第3の保持部と;前記第3の保持部に保持されている信号値に所定値を加算して前記第2の帰還信号として出力する加算部と;前記第3の保持部に保持されている信号値が入力され、前記第2の判断部による前記信号値の大小関係の判断結果に基づき、前記再生信号の信号値の方が前記第2の帰還信号の信号値より大きくなる際に前記第3の保持部から入力された信号値を前記最小値として保持する第4の保持部と;を備えることを特徴とする、再生装置

請求項15

光ディスクに記録された情報を読み取り、該情報を再生信号として出力するステップと;前記再生信号の最大値を第1の信号値保持部が保持する第1の保持ステップと;前記再生信号の最小値を第2の信号値保持部が保持する第2の保持ステップと;前記第1の信号値保持部および前記第2の信号値保持部に保持された信号値の差分を算出するステップと;前記差分に基づいて前記再生信号の振幅を調整するステップと;を含み、前記第1の保持ステップは、前記再生信号の信号値と所定の第1の帰還信号の信号値の大小関係を判断するステップと;前記判断により大きいと判断された方の信号値を第1の保持部が保持するステップと;前記第1の保持部に保持されている信号値から所定値を減じて前記第1の帰還信号として出力するステップと;前記第1の保持部に保持されている信号値が入力され、前記前記信号値の大小関係の判断結果に基づき、前記再生信号の信号値の方が前記第1の帰還信号の信号値より小さくなる際に前記第1の保持部から入力された信号値を前記最大値として第2の保持部が保持すステップと;を含み、前記第2の保持ステップは、前記再生信号の信号値と所定の第2の帰還信号の信号値の大小関係を判断するステップと;前記判断により小さいと判断された方の信号値を第3の保持部が保持するステップと;前記第3の保持部に保持されている信号値に所定値を加算して前記第2の帰還信号として出力するステップと;前記第3の保持部に保持されている信号値が入力され、前記信号値の大小関係の判断結果に基づき、前記再生信号の信号値の方が前記第2の帰還信号の信号値より大きくなる際に前記第3の保持部から入力された信号値を前記最小値として第2の保持部が保持するステップと;を含むことを特徴とする、再生方法

技術分野

0001

本発明は、信号値保持装置信号値保持方法、信号値制御システム、信号値制御方法再生装置、および再生方法に関する。

背景技術

0002

近日、多様な技術分野においてAGC(Automatic Gain Contorol)が利用されている。当該AGCは、入力信号の信号値の大小に拘らず、出力信号の信号値を一定に保つために利用される。例えば、無線通信分野においては、受信装置における受信電波強度が変動するが、AGCを利用することで受信電波強度の変動による弊害を是正することができる。

0003

このようなAGCには、一般に、入力信号の信号値を調整して出力するVGA(Variable Gain Amplifier)、VGAからの入力される信号の信号値を評価するピークホールド回路、ピークホールド回路により評価された信号値に基づいてVGAを制御する制御部などが設けられる。したがって、AGCの性能向上を図る上で、信号値保持装置の一例としてのピークホールド回路の応答性重要な要素となる。

0004

例えば特許文献1に記載されているように、ピークホールド回路は、入力信号のピーク値を所定のドループレートで保持し、保持しているピーク値より大きな信号値が入力されると、保持するピーク値を該信号値に更新する。ここで、ドループレートは、保持される信号値を小さくする速さを意味する。したがって、ピークホールド回路において、信号値が小さくなる入力信号に対する応答性を良くする方法として、ドループレートを大きくする方法が考えられる。
特開平11−148950号公報

発明が解決しようとする課題

0005

しかし、ピークホールド回路において、信号値が小さくなる入力信号に対する応答性を良くするためにドループレートを大きくすると、保持される信号値の大きさが平均的に低下するため、実際の入力信号のピーク値とピークホールド回路に保持される信号値の差分が増大してしまうという問題があった。

0006

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、入力信号に対する応答性を向上しつつ、実際の入力信号のピーク値と保持する信号値の差分を減少させることが可能な、新規かつ改良された信号値保持装置、信号値保持方法、信号値制御システム、信号値制御方法、再生装置、および再生方法を提供することにある。

課題を解決するための手段

0007

上記課題を解決するために、本発明のある観点によれば、入力信号の信号値と所定の帰還信号の信号値の大小関係を判断する判断部と、前記判断部により大きいと判断された方の信号値を保持する第1の保持部と、前記第1の保持部に保持されている信号値から所定値を減じて前記帰還信号として出力する減算部と、前記第1の保持部に保持されている信号値が入力され、前記判断部による前記信号値の大小関係の判断結果に基づき、前記入力信号の信号値の方が前記帰還信号の信号値より小さくなる際に前記第1の保持部から入力された信号値を保持する第2の保持部と、を備える信号値保持装置が提供される。

0008

かかる構成においては、第1の保持部により保持される信号値は、入力信号より帰還信号の信号値の方が大きい間は帰還信号の信号値であり、入力信号より帰還信号の信号値の方が小さい間は入力信号の信号値である。すなわち、入力信号より帰還信号の信号値の方が大きい間に第1の保持部に保持される帰還信号の信号値は、減算部により所定値が減算されていくため、時間の経過と共に減少する。一方、入力信号より帰還信号の信号値の方が小さい間に第1の保持部に保持される入力信号の信号値は、入力信号の信号値の上昇の度合いに応じて、時間の経過と共に増加する。

0009

ここで、上昇していた入力信号の信号値が下降し始めると、入力信号の信号値の方が帰還信号の信号値より小さくなることが想定される。そこで、入力信号の信号値の方が帰還信号の信号値より小さくなる際に第1の保持部から入力された信号値を保持する第2の保持部が保持することにより、減算部により減じられる所定値が増加されても、第2の保持部が入力信号のピーク値により近い信号値を保持することができる。

0010

前記第2の保持部は、前記判断部により前記入力信号の信号値の方が前記帰還信号の信号値より大きいと判断されている間に保持する信号値を更新し、前記判断部により前記入力信号の信号値の方が前記帰還信号の信号値より小さいと判断されている間は信号値を保持してもよい。

0011

前記信号値保持装置は、前記判断部による信号値の大小関係の判断結果に基づいて、前記入力信号の信号値の方が前記帰還信号の信号値より小さくなった遷移点を検出する検出部をさらに備え、前記第2の保持部は、前記検出部により前記遷移点が検出された際に保持する信号値を更新し、更新した信号値を次の遷移点が検出されるまで保持してもよい。かかる構成においては、第2の保持部に保持される信号値が遷移点においてのみ更新されるため、第2の保持部に保持される信号値の変動(リップル)を抑制することができる。

0012

前記信号値保持装置は、前記判断部による信号値の大小関係の判断結果に基づいて、前記入力信号の信号値の方が前記帰還信号の信号値より小さくなった遷移点を検出する検出部と、前記判断部により前記入力信号の信号値の方が前記帰還信号の信号値より大きいと判断されている間、前記所定値をゼロもしくはゼロ近辺に変化させる制御部とをさらに備え、前記第2の保持部は、前記検出部により前記遷移点が検出された際に保持する信号値を更新し、更新した信号値を次の遷移点が検出されるまで保持してもよい。

0013

前記入力信号、および前記帰還信号が入力されるセレクタをさらに備え、前記セレクタは、前記判断部により大きいと判断された方の信号値を前記第1の保持部に出力してもよい。

0014

前記第1の保持部に保持されている信号値から前記減算部において減算される前記所定値は可変であってもよい。例えば、減算部において減算される所定値を大きくすれば、入力信号より帰還信号の信号値の方が大きい間の帰還信号の信号値の減少の度合いが大きくなる。逆に、減算部において減算される所定値を小さくすれば、入力信号より帰還信号の信号値の方が大きい間の帰還信号の信号値の減少の度合いが小さくなる。すなわち、減算部において減算される所定値の大きさにより、帰還信号の信号値が異なり、その結果第2の保持部に保持される信号値も影響を受ける。そこで、上記のように減算部において減算される所定値の大きさを可変とすることにより、第2の保持部に保持される信号値の特性を目的や必要に応じて適宜調整することが可能となる。

0015

前記第2の保持部に保持された信号値の変動を平滑化して出力する平滑フィルタをさらに備えてもよい。かかる構成によれば、入力信号にノイズ混入していたり、入力信号の信号値のピーク値自体が過度に変動する場合であっても、平滑化された信号値を出力することができる。

0016

また、上記課題を解決するために、本発明の別の観点によれば、入力信号の信号値と所定の帰還信号の信号値の大小関係を判断するステップと、前記判断により大きいと判断された方の信号値を第1の保持部が保持するステップと、前記第1の保持部に保持されている信号値から所定値を減じて前記帰還信号として出力するステップと、前記第1の保持部に保持されている信号値を第2の保持部に入力するステップと、前記信号値の大小関係の判断結果に基づき、前記入力信号の信号値の方が前記帰還信号の信号値より小さくなる際に前記第1の保持部から入力された信号値を前記第2の保持部が保持するステップと、を含む信号値保持方法が提供される。

0017

また、上記課題を解決するために、本発明の別の観点によれば、第1の信号値保持装置、制御装置、および信号値調整装置を備える信号値制御システムであって、前記第1の信号値保持装置は、前記信号値調整装置からの入力信号の信号値と所定の帰還信号の信号値の大小関係を判断する第1の判断部、前記第1の判断部により大きいと判断された方の信号値を保持する第1の保持部、前記第1の保持部に保持されている信号値から所定値を減じて前記帰還信号として出力する減算部、および前記第1の保持部に保持されている信号値が入力され、前記第1の判断部による前記信号値の大小関係の判断結果に基づき、前記入力信号の信号値の方が前記帰還信号の信号値より小さくなる際に前記第1の保持部から入力された信号値を保持する第2の保持部を備え、前記制御装置は、前記第1の信号値保持装置の前記第2の保持部に保持される信号値に基づいて前記信号値調整装置を制御し、前記信号値調整装置は、前記制御装置による制御に基づいて、外部から入力される信号の信号値を調整して出力する信号値制御システムが提供される。また、前記信号値制御システムは、前記再生信号の信号値と所定の第2の帰還信号の信号値の大小関係を判断する第2の判断部と、前記第2の判断部により小さいと判断された方の信号値を保持する第3の保持部と、前記第3の保持部に保持されている信号値に所定値を加算して前記第2の帰還信号として出力する加算部と、前記第3の保持部に保持されている信号値が入力され、前記第2の判断部による前記信号値の大小関係の判断結果に基づき、前記再生信号の信号値の方が前記第2の帰還信号の信号値より大きくなる際に前記第3の保持部から入力された信号値を前記最小値として保持する第4の保持部とを備える第2の信号値保持装置をさらに備え、前記制御装置は、前記第1の信号値保持装置の前記第2の保持部に保持される信号値、および前記第2の信号値保持装置の第4の保持部に保持される信号値の差分に基づいて前記信号値調整信号を制御してもよい。

0018

また、上記課題を解決するために、本発明の別の観点によれば、信号値保持装置、制御装置、および信号値調整装置を備える信号値制御システムにおいて実行される信号値制御方法であって、前記信号値保持装置が、前記信号値調整装置からの入力信号の信号値と所定の帰還信号の信号値の大小関係を判断するステップと、前記判断により大きいと判断された方の信号値を第1の保持部が保持するステップと、前記第1の保持部より保持されている信号値から所定値を減じて前記帰還信号として出力するステップと、前記第1の保持部に保持されている信号値を第2の保持部に入力するステップと、前記信号値の大小関係の判断結果に基づき、前記入力信号の信号値の方が前記帰還信号の信号値より小さくなる際に前記第1の保持部から入力された信号値を前記第2の保持部が保持するステップと、を実行し、前記信号値保持装置の前記第2の保持部に保持される信号値に基づいて前記制御装置が前記信号値調整装置を制御するステップと、前記制御装置による制御に基づいて、前記信号値調整装置が外部から入力される信号の信号値を調整して出力するステップと、を含む信号値制御方法が提供される。

0019

また、上記課題を解決するために、本発明の別の観点によれば、入力信号の信号値と所定の帰還信号の信号値の大小関係を判断する判断部と、前記判断部により小さいと判断された方の信号値を保持する第1の保持部と、前記第1の保持部に保持されている信号値に所定値を加算して前記帰還信号として出力する加算部と、前記第1の保持部に保持されている信号値が入力され、前記判断部による前記信号値の大小関係の判断結果に基づき、前記入力信号の信号値の方が前記帰還信号の信号値より大きくなる際に前記第1の保持部から入力された信号値を保持する第2の保持部と、備える信号値保持装置が提供される。

0020

かかる構成においては、第1の保持部により保持される信号値は、入力信号より帰還信号の信号値の方が小さい間は帰還信号の信号値であり、入力信号より帰還信号の信号値の方が大きい間は入力信号の信号値である。すなわち、入力信号より帰還信号の信号値の方が小さい間に第1の保持部に保持される帰還信号の信号値は、加算部により所定値が順次加算されるため、時間の経過と共に増加する。このため、第1の保持部に保持される信号値は、実際の入力信号のボトム値より大きい値となる。一方、入力信号より帰還信号の信号値の方が大きい間に第1の保持部に保持される入力信号の信号値は、入力信号の信号値の減少の度合いに応じて、時間の経過と共に減少する。

0021

ここで、下降していた入力信号の信号値が上昇し始めると、入力信号の信号値の方が帰還信号の信号値より小さかった場合、入力信号の信号値の方が帰還信号の信号値より大きくなると考えられる。すなわち、入力信号の立ち上がりにおいて、入力信号の信号値の方が帰還信号の信号値より大きくなると想定される。そこで、入力信号の信号値の方が帰還信号の信号値より大きくなる際に第1の保持部から入力された信号値を保持する第2の保持部が保持することにより、加算部により加算される所定値が増加されても、第2の保持部が入力信号のボトム値により近い信号値を保持することができる。

0022

また、上記課題を解決するために、本発明の別の観点によれば、入力信号の信号値と所定の帰還信号の信号値の大小関係を判断するステップと、前記判断により小さいと判断された方の信号値を第1の保持部が保持するステップと、前記第1の保持部より保持されている信号値に所定値を加算して前記帰還信号として出力するステップと、前記第1の保持部に保持されている信号値を第2の保持部に入力するステップと、前記信号値の大小関係の判断結果に基づき、前記入力信号の信号値の方が前記帰還信号の信号値より大きくなる際に前記第1の保持部から入力された信号値を前記第2の保持部が保持するステップと、を含む信号値保持方法が提供される。

0023

また、上記課題を解決するために、本発明の別の観点によれば、光ディスクに記録された情報を読み取り、該情報を再生信号として出力する光ピクアップと、前記光ピックアップから出力される再生信号の最大値を保持する第1の信号値保持部と、前記再生信号の最小値を保持する第2の信号値保持部と、前記第1の信号値保持部および前記第2の信号値保持部に保持された信号値の差分を算出する算出部と、前記算出部により算出された差分に基づいて前記再生信号の振幅を調整する振幅調整部と、を備え、前記第1の信号値保持部は、前記再生信号の信号値と所定の第1の帰還信号の信号値の大小関係を判断する第1の判断部と、前記第1の判断部により大きいと判断された方の信号値を保持する第1の保持部と、前記第1の保持部に保持されている信号値から所定値を減じて前記第1の帰還信号として出力する減算部と、前記第1の保持部に保持されている信号値が入力され、前記第1の判断部による前記信号値の大小関係の判断結果に基づき、前記再生信号の信号値の方が前記第1の帰還信号の信号値より小さくなる際に前記第1の保持部から入力された信号値を前記最大値として保持する第2の保持部と、備え、前記第2の信号値保持部は、前記再生信号の信号値と所定の第2の帰還信号の信号値の大小関係を判断する第2の判断部と、前記第2の判断部により小さいと判断された方の信号値を保持する第3の保持部と、前記第3の保持部に保持されている信号値に所定値を加算して前記第2の帰還信号として出力する加算部と、前記第3の保持部に保持されている信号値が入力され、前記第2の判断部による前記信号値の大小関係の判断結果に基づき、前記再生信号の信号値の方が前記第2の帰還信号の信号値より大きくなる際に前記第3の保持部から入力された信号値を前記最小値として保持する第2の保持部と、を備える再生装置が提供される。

0024

また、上記課題を解決するために、本発明の別の観点によれば、光ディスクに記録された情報を読み取り、該情報を再生信号として出力するステップと、前記再生信号の最大値を第1の信号値保持部が保持する第1の保持ステップと、前記再生信号の最小値を第2の信号値保持部が保持する第2の保持ステップと、前記第1の信号値保持部および前記第2の信号値保持部に保持された信号値の差分を算出するステップと、前記差分に基づいて前記再生信号の振幅を調整するステップとを含み、前記第1の保持ステップは、前記再生信号の信号値と所定の第1の帰還信号の信号値の大小関係を判断するステップと、前記判断により大きいと判断された方の信号値を第1の保持部が保持するステップと、前記第1の保持部に保持されている信号値から所定値を減じて前記第1の帰還信号として出力するステップと、前記第1の保持部に保持されている信号値が入力され、前記前記信号値の大小関係の判断結果に基づき、前記再生信号の信号値の方が前記第1の帰還信号の信号値より小さくなる際に前記第1の保持部から入力された信号値を前記最大値として第2の保持部が保持すステップと、を含み、前記第2の保持ステップは、前記再生信号の信号値と所定の第2の帰還信号の信号値の大小関係を判断するステップと、前記判断により小さいと判断された方の信号値を第3の保持部が保持するステップと、前記第3の保持部に保持されている信号値に所定値を加算して前記第2の帰還信号として出力するステップと、前記第3の保持部に保持されている信号値が入力され、前記信号値の大小関係の判断結果に基づき、前記再生信号の信号値の方が前記第2の帰還信号の信号値より大きくなる際に前記第3の保持部から入力された信号値を前記最小値として第2の保持部が保持するステップと、を含む再生方法が提供される。

発明の効果

0025

以上説明したように本発明にかかる信号値保持装置、信号値保持方法、信号値制御システム、信号値制御方法、再生装置、および再生方法によれば、入力信号に対する応答性を向上しつつ、実際の入力信号のピーク値と保持する信号値の差分を減少させることができる。

発明を実施するための最良の形態

0026

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

0027

また、以下に示す項目順序にしたがって当該「発明を実施するための最良の形態」を説明する。
〔1〕AGCの概要
〔2〕本実施形態に至る経緯
〔3〕ピークホールド回路の構成
(第1の構成例)
(第2の構成例)
(第3の構成例)
〔4〕ピークホールド回路の動作
〔5〕ボトムホールド回路の構成
〔6〕ボトムホールド回路の動作
〔7〕ピークホールド回路およびボトムホールド回路を備える光ディスク装置
〔8〕まとめ

0028

〔1〕AGCの概要
まず、図4を参照し、本実施形態にかかる信号値保持装置の一例としてのピークホールド回路20が適用されるAGC(Automatic Gain Contorol)1について概略的に説明する。

0029

図4は、AGC1の構成を示した機能ブロック図である。AGC1は、振幅が変動する信号が入力され、該信号の振幅を後段信号処理に適した振幅にして出力する機能を担う。かかる機能の具体的な実現手段として、AGC1は、図4に示したように、VGA(Variable Gain Amplifier)10と、振幅検出回路14と、制御部30を備える。

0030

VGA10(信号値調整装置)は、振幅の調整対象である信号と、制御部30から出力される制御信号が入力される。また、VGA10は、入力される制御信号に従い、入力される他方の信号の振幅を調整して出力する。VGA10から出力される信号は、AGC1から出力されると共に、振幅検出回路14に入力される。

0031

振幅検出回路14は、VGA10から入力される信号の振幅値(ピーク値)を検出、保持する。本実施形態の説明においては、振幅検出回路14が「〔3〕ピークホールド回路の構成」において説明するピークホールド回路20および「〔5〕ボトムホールド回路の構成」において説明するボトムホールド回路50を備え、ピークホールド回路20およびボトムホールド回路50に保持される信号値の差分が信号の振幅値として扱われる。ただし、一般には、振幅検出回路14は、信号の絶対値の平均値や信号の平均パワーなどを検出してもよい。

0032

制御部30(制御装置)は、振幅検出回路14により検出された振幅値、および目標振幅値が入力される。また、制御部30は、振幅検出回路14により検出された振幅値、および目標振幅値の差分に基づいてVGA10を制御する制御信号を出力する。例えば、制御部30は、振幅検出回路14により検出された振幅値が目標振幅値より大きかった場合にはVGAのゲインを下げる制御信号を出力する。

0033

このような一種フィードバック回路であるAGC1の性能向上を図る上で、本実施形態にかかる振幅検出回路14の応答性は重要な要素となる。

0034

〔2〕本実施形態に至る経緯
次に、図2および図3を参照し、本実施形態にかかるピークホールド回路20を創作するに至るまでの経緯について説明する。

0035

図2は、従来のピークホールド回路40の構成を示した説明図である。図2に示したように、従来のピークホールド回路40は、比較部42と、セレクタ44と、フリップフロップ46と、減算部48と、を備える。

0036

比較部42は、減算部48から出力される帰還信号が入力されるa端子と、入力信号が入力されるb端子を備える。また、比較部42は、a端子へ入力される信号値とb端子への入力される信号値を比較し、比較結果に応じた制御信号をセレクタ44へ出力する。具体的には、比較部42は、a端子へ入力される信号値がb端子への入力される信号値より大きい場合にL信号を出力し、a端子へ入力される信号値がb端子への入力される信号値より小さい場合にH信号を出力する。

0037

セレクタ44は、減算部48から出力される帰還信号と、外部からの入力信号と、比較部42から出力される制御信号が入力される。また、セレクタ44は、比較部42から出力される制御信号に従い、帰還信号、または入力信号のいずれか一方を出力する。具体的には、セレクタ44は、比較部42からL信号が入力されている間は帰還信号を出力し、比較部42からH信号が入力されている間は入力信号を出力する。

0038

フリップフロップ(FF)46は、セレクタ44から出力される信号の信号値を保持し、また、保持する信号値を基準クロックに同期して更新する。

0039

減算部48は、フリップフロップ46に保持されている信号から所定の減算値を減算し、帰還信号として出力する。当該帰還信号は、比較部42およびセレクタ44へ入力される。

0040

このような従来のピークホールド回路40においては、フリップフロップ46に保持されている信号値を入力信号のピーク値として出力していた。

0041

図3は、従来のピークホールド回路40から出力されるピーク値の一例を示した説明図である。図3において、横軸は入力信号のサンプル番号縦軸は信号値のビット値を示している。また、図3において、実線は入力信号を示しており、点線は、実線で示した入力信号が入力されるピークホールド回路40から出力されるピーク値を示している。

0042

図3に示したように、ピークホールド回路40から出力されるピーク値は、減少と増加を繰り返している。また、全体としてみると、ピークホールド回路40から出力されるピーク値は実際の入力信号のピーク値より低いことが確認される。

0043

ピークホールド回路40から出力されるピーク値を実際の入力信号のピーク値に近づけるために、例えば、減算部48において減算される減算値を小さくする方法が考えられる。しかし、減算部48において減算される減算値を小さくすると、ピークホールド回路40の信号値が下降する入力信号に対する応答特性が悪化してしまう。

0044

また、ピークホールド回路40から出力されるピーク値を実際の入力信号のピーク値に近づけるために、ピークホールド回路40から出力されるピーク値にある値を加算する方法も考えられる。しかし、この場合、加算する値を決定する手段が別途必要になり、また、加算する値を適切に決定することも困難であるという問題があった。

0045

そこで、上記事情を一着眼点にして本実施形態にかかるピークホールド回路20を創作するに至った。また、同様の趣旨で、当該ピークホールド回路20を備えるAGC1、ボトムホールド回路50、当該ピークホールド回路20およびボトムホールド回路50を備える光ディスク装置60を創作するに至った。例えば本実施形態にかかるピークホールド回路20によれば、入力信号に対する応答性を向上しつつ、実際の入力信号のピーク値と保持する信号値の差分を減少させることができる。以下、このようなピークホールド回路20から順に本実施形態ついて詳細に説明する。

0046

〔3〕ピークホールド回路の構成
以下、本実施形態にかかるピークホールド回路20の、第1の構成例、第2の構成例、および第3の構成例について説明する。

0047

(第1の構成例)
図1は、第1の構成例にかかるピークホールド回路20Aの構成を示した説明図である。図1に示したように当該ピークホールド回路20Aは、比較部210と、セレクタ220と、フリップフロップ230と、減算部240と、フリップフロップ242と、フリップフロップ260と、ローパスフィルタLPF)270と、を備える。

0048

比較部210は、減算部240から出力される帰還信号が入力されるa端子と、入力信号が入力されるb端子を備える。また、比較部210は、a端子へ入力される信号値とb端子への入力される信号値を比較し、比較結果に応じた制御信号をセレクタ220へ出力する判断部としての機能を有する。具体的には、比較部210は、a端子へ入力される信号値がb端子への入力される信号値より大きい場合にL信号を出力し、a端子へ入力される信号値がb端子への入力される信号値より小さい場合にH信号を出力してもよい。

0049

セレクタ220は、減算部240から出力される帰還信号と、外部からの入力信号と、比較部210から出力される制御信号が入力される。また、セレクタ220は、比較部210から出力される制御信号に従い、帰還信号、または入力信号のいずれか一方を出力する。具体的には、セレクタ220は、比較部210からL信号が入力されている間は帰還信号を出力し、比較部210からH信号が入力されている間は入力信号を出力してもよい。

0050

フリップフロップ(FF)230は、セレクタ220から出力される信号の信号値を1次ピーク値として保持する第1の保持部としての機能を有する。また、フリップフロップ230は、保持する信号値を基準クロックに同期して更新する。

0051

減算部240は、フリップフロップ230に保持されている信号から所定の減算値(ドループレート)を減算し、帰還信号として出力する。当該帰還信号は、比較部210およびセレクタ220へ入力される。なお、上記ドループレートは可変であり、ドループレートを変更することにより当該ピークホールド回路20から得られるピーク値の特性を調整することができる。

0052

フリップフロップ242は、比較部210から出力される制御信号を1クロックにわたって保持する。

0053

フリップフロップ260は、フリップフロップ230に保持されている信号値と、フリップフロップ242から出力される信号が入力される。また、フリップフロップ260は、フリップフロップ242からH信号が入力されたことをトリガーにし、フリップフロップ230に保持されている信号値を2次ピーク値として保持、更新する第2の保持部としての機能を有する。すなわち、フリップフロップ260は、入力信号の値が帰還信号の値を上回っている間、保持する信号値の更新を繰り返す。

0054

ローパスフィルタ270は、フリップフロップ260に保持されている値を平滑化して出力する平滑化フィルタとして機能する。

0055

上述したように、フリップフロップ260は、入力信号の値が帰還信号の値より低い間は、保持する信号値を維持する。したがって、第1の構成例にかかるピークホールド回路20Aによれば、入力信号の実際のピーク値に近い値を継続的に保持することができる。

0056

(第2の構成例)
しかし、第1の構成例にかかるピークホールド回路20Aでは、入力信号の値が帰還信号の値より大きくなる際に、急激にフリップフロップ260に保持される信号値が減少し、リップルが発生してしまう場合がある。これに対し、第2の構成例にかかるピークホールド回路20Bは、入力信号の値が帰還信号の値より大きくなる際にリップルが発生する場合を防止できる。以下、このような第2の構成例にかかるピークホールド回路20Bについて説明する。

0057

図5は、第2の構成例にかかるピークホールド回路20Bの構成を示した説明図である。図5に示したように当該ピークホールド回路20Bは、比較部210と、セレクタ220と、フリップフロップ230と、減算部240と、立下り検出部250と、フリップフロップ260と、ローパスフィルタ(LPF)270と、を備える。

0058

比較部210は、減算部240から出力される帰還信号が入力されるa端子と、入力信号が入力されるb端子を備える。また、比較部210は、a端子へ入力される信号値とb端子への入力される信号値を比較し、比較結果に応じた制御信号をセレクタ220へ出力する判断部としての機能を有する。具体的には、比較部210は、a端子へ入力される信号値がb端子への入力される信号値より大きい場合にL信号を出力し、a端子へ入力される信号値がb端子への入力される信号値より小さい場合にH信号を出力してもよい。

0059

セレクタ220は、減算部240から出力される帰還信号と、外部からの入力信号と、比較部210から出力される制御信号が入力される。また、セレクタ220は、比較部210から出力される制御信号に従い、帰還信号、または入力信号のいずれか一方を出力する。具体的には、セレクタ220は、比較部210からL信号が入力されている間は帰還信号を出力し、比較部210からH信号が入力されている間は入力信号を出力してもよい。

0060

フリップフロップ(FF)230は、セレクタ220から出力される信号の信号値を1次ピーク値として保持する第1の保持部としての機能を有する。また、フリップフロップ230は、保持する信号値を基準クロックに同期して更新する。

0061

減算部240は、フリップフロップ230に保持されている信号から所定の減算値(ドループレート)を減算し、帰還信号として出力する。当該帰還信号は、比較部210およびセレクタ220へ入力される。なお、上記ドループレートは可変であり、ドループレートを変更することにより当該ピークホールド回路20Bから得られるピーク値の特性を調整することができる。

0062

立下り検出部250は、フリップフロップ252と、論理演算部254を備え、入力信号の立下りを検出する検出部としての機能を有する。具体的には、フリップフロップ252は、比較部210から出力される制御信号を1クロックにわたって保持する。

0063

そして、論理演算部254は、フリップフロップ252に保持されている制御信号と、比較部210から出力される制御信号の反転信号論理積演算し、演算結果をフリップフロップ260へ出力する。ここで、論理演算部254から演算結果としてH信号が出力されると、図6に示すように入力信号の立下りが検出されたこととなる。

0064

図6は、ピークホールド回路20Bの各位置における信号値の関係を示した説明図である。ここでは、比較部210が帰還信号が入力信号より大きい期間(期間X)にL信号を出力し、帰還信号が入力信号より小さい期間(期間Y)にH信号を出力するものとし、当該比較部210から図5上段に示す信号が出力された場合を考える。

0065

この場合、フリップフロップ252から、図6の2段目(d)に示す信号が論理演算部254へ入力される。当該信号は、図6の2段目(d)に示したように、比較部210から出力される信号に遅延している。

0066

また、論理演算部254により、図6の3段目(/c)に示す信号が比較部210から出力される信号の反転信号として演算される。さらに、論理演算部254は、図6の2段目(d)に示した信号と、図6の3段目(/c)に示した信号の論理積を演算し、図6の4段目(e)に示した信号を出力する。

0067

図6の4段目(e)を参照すると、論理演算部254は、期間Yが期間Xに切り替わる際にH信号を出力することが確認される。ここで、帰還信号が入力信号より大きい期間が期間Xであり、帰還信号が入力信号より小さい期間が期間Yであるため、期間Yから期間Xへの切り替わりは、入力信号の立下りを意味する。すなわち、フリップフロップ252および論理演算部254を含む立下り検出部250は、入力信号の立下り時にH信号を出力することができる。

0068

ここで、図5を参照してピークホールド回路20Bの構成の説明に戻ると、フリップフロップ260は、フリップフロップ230に保持されている信号値と、立下り検出部250から出力される信号が入力される。また、フリップフロップ260は、立下り検出部250からH信号が入力されたことをトリガーにし、フリップフロップ230に保持されている信号値を2次ピーク値として保持、更新する第2の保持部としての機能を有する。すなわち、フリップフロップ260は、図7に示すように、入力信号の立下りの度に保持する信号値を更新する。

0069

図7は、フリップフロップ260により保持される2次ピーク値を示した説明図である。図7において、横軸は入力信号のサンプル番号、縦軸は信号値のビット値を示している(図8図11においても同様である。)。また、図7において、実線は入力信号を示しており、破線は1次ピークを示しており、点線は2次ピーク値を示している(この点も、図8図11において同様である。)。

0070

図7に示したように、入力信号が固定パターンである場合、2次ピーク値はほぼ一定であり、1次ピーク値にあるようなリップルが抑制されている。さらに、従来のピークホールド回路40において不可避であった、ドループレートによりピーク値が平均的に実際の入力信号のピーク値より小さくなってしまうという問題も解消されていることが分かる。

0071

ただし、入力信号がランダムに変動する場合には2次ピーク値も変動してしまうため、第2の構成例にかかるピークホールド回路20Bはローパスフィルタ270を備えている。ローパスフィルタ270は、図8に示すように、2次ピーク値の変動を平滑化してピーク値として出力する平滑フィルタとして機能する。

0072

図8は、ピークホールド回路20Bから出力されるピーク値を示した説明図である。図8において太線で示したように、ピーク値は、2次ピーク値が平滑化され、かつ実際のピーク値に沿うような信号値となることが確認される。また、入力信号にピーク状のノイズが混入している場合であっても、ドループレートを大きく設定しておけば、ローパスフィルタ270の機能により十分に弊害を除去することができる。なお、ローパスフィルタ270の時定数は、目的や必要に応じて決定されるべきであり、図8には一例の時定数を有するローパスフィルタ270から出力されるピーク値を示したに過ぎない。

0073

また、第2の構成例にかかるピークホールド回路20Bは、図9および図10に示すように、急峻な立ち上がりや、急峻な立下りに対しても応答することができる。

0074

図9は、急峻な立下りに対するピーク値の応答特性を示した説明図であり、図10は、急峻な立ち上がりに対するピーク値の応答特性を示した説明図である。図9および図10に示したように、第2の構成例にかかるピークホールド回路20Bによれば、信号振幅が急激に減少する場合、および信号振幅が急激に増加した場合の双方においても入力信号に対する良好な追従特性が得られる。

0075

以上説明した第2の構成例にかかるピークホールド回路20Bの有効性を、図11を参照し、比較例と対比して説明する。

0076

図11は、ピークホールド回路20Bから出力されるピーク値と比較例を対比的に示した説明図である。図11において示した比較例は、1次ピーク値をローパスフィルタ270と時定数が同一であるローパスフィルタに通して得られる信号値である。

0077

図11を参照すると、本実施形態にかかるピークホールド回路20Bから出力されるピーク値は、比較例より全体的に大きく、実際の入力信号のピーク値にほぼ追従していることが分かる。このことからすると、比較例に単にある値を加算すれば、第2の構成例にかかるピークホールド回路20Bから出力されるピーク値が得られるようにも思われる。しかし、比較例に加算する値を決定する手段が別途必要になり、また、加算する値を適切に決定することも困難である。

0078

また、比較例においてドループレートを1/4程度にすれば、第2の構成例にかかるピークホールド回路20Bから出力されるピーク値に近い信号が得られるようにも思われる。しかし、ドループレートを1/4程度にすれば、信号振幅が減少する入力信号に対する追従特性が悪化してしまう。

0079

このように、第2の構成例にかかるピークホールド回路20Bは、入力信号に対する応答性を向上しつつ、実際の入力信号のピーク値と保持する信号値の差分を減少させることができる点で有効である。

0080

(第3の構成例)
しかし、第2の構成例にかかるピークホールド回路20Bでは、図12に示すように、入力信号がピークを持たない固定値になった場合に出力が更新されなくなるという問題があった。

0081

図12は、第2の構成例にかかるピークホールド回路20Bの問題点を示した説明図である。図12においては、入力信号を実線で、ピークホールド回路20Bが保持する2次ピーク値を点線で示している。図12に示したように、入力信号がピークを持たない場合、減算値やノイズの大きさによってはピークホールド回路20Bのフリップフロップ260が保持する2次ピーク値が更新されなくなってしまう。これに対し、第3の構成例にかかるピークホールド回路20Cによれば、入力信号が突然固定値になったような場合であっても、出力を更新し続けることが可能である。以下、このような第3の構成例にかかるピークホールド回路20Cについて説明する。

0082

図13は、第3の構成例にかかるピークホールド回路20Cの構成を示した説明図である。図13に示したように、ピークホールド回路20Cは、比較部210と、セレクタ220と、フリップフロップ230と、減算部240と、立下り検出部250と、セレクタ256と、フリップフロップ260と、ローパスフィルタ(LPF)270と、を備える。

0083

比較部210は、減算部240から出力される帰還信号が入力されるa端子と、入力信号が入力されるb端子を備える。また、比較部210は、a端子へ入力される信号値とb端子への入力される信号値を比較し、比較結果に応じた制御信号をセレクタ220へ出力する判断部としての機能を有する。具体的には、比較部210は、a端子へ入力される信号値がb端子への入力される信号値より大きい場合にL信号を出力し、a端子へ入力される信号値がb端子への入力される信号値以下である場合にH信号を出力してもよい。

0084

セレクタ220は、減算部240から出力される帰還信号と、外部からの入力信号と、比較部210から出力される制御信号が入力される。また、セレクタ220は、比較部210から出力される制御信号に従い、帰還信号、または入力信号のいずれか一方を出力する。具体的には、セレクタ220は、比較部210からL信号が入力されている間は帰還信号を出力し、比較部210からH信号が入力されている間は入力信号を出力してもよい。

0085

フリップフロップ(FF)230は、セレクタ220から出力される信号の信号値を1次ピーク値として保持する第1の保持部としての機能を有する。また、フリップフロップ230は、保持する信号値を基準クロックに同期して更新する。

0086

減算部240は、セレクタ256から減算値が指示されている場合、フリップフロップ230に保持されている信号から該減算値を減算し、帰還信号として出力する。当該帰還信号は、比較部210およびセレクタ220へ入力される。一方、減算部240は、セレクタ256から減算値が指示されていない場合、または減算値が0である場合、フリップフロップ230に保持されている信号をそのまま帰還信号として出力する。

0087

立下り検出部250は、フリップフロップ252と、論理演算部254を備え、入力信号の立下り、すなわち遷移点を検出する検出部としての機能を有する。第2の構成例において説明したように、論理演算部254から演算結果としてH信号が出力されると、図5に示すように入力信号の立下りが検出されたこととなる。

0088

セレクタ256は、フリップフロップ252に保持されている制御信号が入力され、制御信号がH信号であるかL信号であるかに応じ、減算部240に減算値の減算を行なわせるか否かを制御する制御部としての機能を有する。具体的には、セレクタ256は、フリップフロップ252に保持されている制御信号がL信号であるとき、すなわち入力信号が帰還信号以下である場合には減算部240に減算値の減算を行なわせる。一方、セレクタ256は、フリップフロップ252に保持されている制御信号がH信号であるとき、すなわち入力信号が帰還信号より大きい場合には減算部240に減算値の減算を行なわせない。

0089

かかるセレクタ256の構成により、入力信号の信号値が一定になった場合、比較部210によりL信号が出力され、セレクタ256からの指示に基づき、減算部240がフリップフロップ230に保持されている信号値から減算値を減算し、帰還信号として出力する。次に、当該帰還信号の信号値は、一定になった入力信号の値より小さいため、比較部210によりH信号が出力され、減算部240はフリップフロップ230に保持されている入力信号の信号値からの減算を行なうことなくそのまま帰還信号として出力する。

0090

すると、比較部210に同一の信号値を有する帰還信号および入力信号が入力されるため、比較部210から出力される制御信号がH信号からL信号に切替えられる。立下り検出部250は、当該制御信号の切り替え立ち下がりとして検出するため、フリップフロップ260は保持する信号値をフリップフロップ230に保持されている信号値に更新する。

0091

その後、上記処理が繰り返され、立下り検出部250の出力が1クロックごとに切替えられるため、第3の構成例にかかるピークホールド回路20Cのフリップフロップ260は、図14に示すような2次ピーク値を保持することができる。

0092

図14は、第3の構成例にかかるピークホールド回路20Cのフリップフロップ260に保持される2次ピーク値を示した説明図である。より詳細には、図14は、図12に示した入力信号が入力された場合のピークホールド回路20Cのフリップフロップ260に保持される2次ピーク値、比較例としてピークホールド回路20Bのフリップフロップ260に保持される2次ピーク値を点線で示している。図14に示したように、第3の構成例にかかるピークホールド回路20Cのフリップフロップ260は、入力信号がピークを持たなくなった場合であっても、保持する信号値を入力信号の信号値に追従させることができる。

0093

なお、第3の構成例においてはセレクタ256を設けることにより第2の構成例にかかるピークホールド回路20Bの問題点を解消することができたが、第2の構成例にかかるピークホールド回路20Bの問題点の解消方法はかかる例に限定されない。例えば、立下り検出部250により所定期間にわたって立ち下がりが検出されなかった場合、フリップフロップ260に保持する信号値を更新させる構成を設けてもよい。

0094

また、1次ピーク値と後述のボトムホールド回路50における1次ボトム値とが逆転した場合にフリップフロップ260に保持する信号値を更新させる構成を設けてもよい。さらに、2次ピーク値と後述のボトムホールド回路50における2次ボトム値とが逆転した場合にフリップフロップ260に保持する信号値を更新させる構成を設けてもよい。また、第3の構成例においては、入力信号の方が帰還信号より大きい間に減算部240による減算が行われない場合を説明したが、セレクタ256は、0近辺の正もしくは負の値が減算されるようにしてもよい。

0095

〔4〕ピークホールド回路の動作
以上、本実施形態にかかるピークホールド回路20(20A〜20C)の機能について説明した。続いて、図15を参照し、当該ピークホールド回路20において実行される信号値保持方法を時系列に説明する。

0096

図15は、ピークホールド回路20において実行される信号値保持方法の流れを示したフローチャートである。なお、図15においては、特に第2の構成例にかかるピークホールド回路20Bの動作に対応するフローチャートを示している。図15に示したように、まず、ピークホールド回路20の比較部210が帰還信号と入力信号の大小関係を判断する(S304)。そして、比較部210は、帰還信号の方が入力信号より大きいと判断した場合、L信号を出力する(S308)。その後、L信号に基づいてセレクタ220が帰還信号を前段のフリップフロップ230へ選択的に出力し、フリップフロップ230が帰還信号の信号値を保持する(S312)。

0097

一方、比較部210は、帰還信号の信号値が入力信号の信号値以下であると判断した場合、H信号を出力する(S316)。その後、H信号に基づいてセレクタ220が入力信号を前段のフリップフロップ230へ選択的に出力し、フリップフロップ230が入力信号の信号値を保持する(S320)。

0098

続いて、立下り検出部250により入力信号の立下りが検出されると(S324)、後段のフリップフロップ260がフリップフロップ230に保持されている信号値を保持する(S328)。当該フリップフロップ260に保持されている信号値が、ローパスフィルタ270を介してピーク値としてピークホールド回路20から出力される。

0099

また、減算部240が、フリップフロップ230に保持されている信号値から減算値を減算し、帰還信号として出力する(S332)。

0100

〔5〕ボトムホールド回路の構成
以上、図1図5図15を参照してピークホールド回路20について詳細に説明した。続いて、入力信号のボトム値を検出、保持するボトムホールド回路50について図16および図17を参照して説明する。

0101

図16は、本実施形態にかかるボトムホールド回路50の構成を示した説明図である。図16に示したように、当該ボトムホールド回路50は、比較部510と、セレクタ520と、フリップフロップ530と、加算部540と、立上がり検出部550と、フリップフロップ560と、ローパスフィルタ(LPF)570と、を備える。

0102

比較部510は、加算部540から出力される帰還信号が入力されるa端子と、入力信号が入力されるb端子を備える。また、比較部510は、a端子へ入力される信号値とb端子への入力される信号値を比較し、比較結果に応じた制御信号をセレクタ520へ出力する判断部としての機能を有する。具体的には、比較部510は、a端子へ入力される信号値がb端子への入力される信号値より小さい場合にL信号を出力し、a端子へ入力される信号値がb端子への入力される信号値より大きい場合にH信号を出力してもよい。

0103

セレクタ520は、加算部540から出力される帰還信号と、外部からの入力信号と、比較部510から出力される制御信号が入力される。また、セレクタ520は、比較部510から出力される制御信号に従い、帰還信号、または入力信号のいずれか一方を出力する。具体的には、セレクタ520は、比較部510からL信号が入力されている間は帰還信号を出力し、比較部510からH信号が入力されている間は入力信号を出力してもよい。

0104

フリップフロップ(FF)530は、セレクタ520から出力される信号の信号値を1次ボトム値として保持する第1の保持部としての機能を有する。また、フリップフロップ530は、保持する信号値を基準クロックに同期して更新する。

0105

加算部540は、フリップフロップ230に保持されている信号に所定の加算値アタックレート)を加算し、帰還信号として出力する。当該帰還信号は、比較部510およびセレクタ520へ入力される。なお、上記アタックレートは可変であり、アタックレートを変更することにより当該ボトムホールド回路50から得られるボトム値の特性を調整することができる。

0106

立上がり検出部550は、フリップフロップ552と、論理演算部554を備え、入力信号の立上がりを検出する検出部としての機能を有する。具体的には、フリップフロップ552は、比較部510から出力される制御信号を1クロックにわたって保持する。そして、論理演算部554は、フリップフロップ552に保持されている制御信号と、比較部510から出力される制御信号の反転信号の論理積を演算し、演算結果をフリップフロップ560へ出力する。ここで、比較部510から演算結果としてH信号が出力されると立上がりが検出されたこととなる。

0107

ここで、フリップフロップ560は、フリップフロップ530に保持されている信号値と、立上がり検出部550から出力される信号が入力される。また、フリップフロップ560は、立上がり検出部550からH信号が入力されたことをトリガーにし、フリップフロップ530に保持されている信号値を2次ボトム値として保持、更新する第2の保持部としての機能を有する。すなわち、フリップフロップ560は、入力信号の立上がりに起因して保持する信号値を更新する。

0108

ローパスフィルタ570は、2次ボトム値の変動を平滑化してボトム値として出力する平滑フィルタとして機能する。

0109

〔6〕ボトムホールド回路の動作
以上、図16を参照して本実施形態にかかるボトムホールド回路50の構成を説明した。続いて、図17を参照し、当該ボトムホールド回路50において実行される信号値保持方法を時系列に説明する。

0110

図17は、ボトムホールド回路50において実行される信号値保持方法の流れを示したフローチャートである。図17に示したように、まず、ボトムホールド回路50の比較部510が帰還信号と入力信号の大小関係を判断する(S604)。そして、比較部510は、帰還信号の信号値が入力信号の信号値以下であると判断した場合、L信号を出力する(S608)。その後、L信号に基づいてセレクタ520が帰還信号を前段のフリップフロップ530へ選択的に出力し、フリップフロップ530が帰還信号の信号値を保持する(S612)。

0111

一方、比較部510は、帰還信号の方が入力信号より大きいと判断した場合、H信号を出力する(S616)。その後、H信号に基づいてセレクタ520が入力信号を前段のフリップフロップ530へ選択的に出力し、フリップフロップ530が入力信号の信号値を保持する(S620)。

0112

続いて、立上がり検出部550により入力信号の立上がりが検出されると(S624)、後段のフリップフロップ560がフリップフロップ530に保持されている信号値を保持する(S628)。当該フリップフロップ260に保持されている信号値が、ローパスフィルタ270を介してボトム値としてボトムホールド回路50から出力される。

0113

また、減算部540が、フリップフロップ230に保持されている信号値に加算値を加算し、帰還信号として出力する(S632)。

0114

なお、図16および図17においては、第2の構成例にかかるピークホールド回路20Bの構成に対応するボトムホールド回路50を例にあげて説明したが、ピークホールド回路20Aのように立上がり検出部550を単にフリップフロップに変更しても、ピークホールド回路20Cのセレクタ256に対応する構成を設けてもよい。

0115

〔7〕ピークホールド回路およびボトムホールド回路を備える光ディスク装置
以上、本実施形態にかかるピークホールド回路20およびボトムホールド回路50について説明した。続いて、本実施形態にかかるピークホールド回路20およびボトムホールド回路50を利用する装置について、光ディスク装置60を例にあげて説明する。

0116

図18は、本実施形態にかかる光ディスク装置60(再生装置)の構成を示した説明図である。図18に示したように、光ディスク装置60は、スピンドルモータ62と、光ピックアップ66と、VGA68と、イコライザ72と、ADC74と、ピークホールド回路20と、ボトムホールド回路50と、減算器78と、ゲイン制御部82と、を備える。

0117

スピンドルモータ62は、光ディスク装置60に装着された光ディスク64を回転駆動し、回転されている光ディスク64の記録面から光ピックアップ66が再生信号を抽出する。そして、VGA68は、ゲイン制御部82による制御に基づいて再生信号の振幅を調整する。

0118

その後、再生信号はイコライザ72において波形等化された後に、ADC74においてアナログ形式からデジタル形式に変換される。そして、ADC74によりAD変換された再生信号が、上記説明してきたピークホールド回路20、およびボトムホールド回路50に入力信号として入力される。ピークホールド回路20は入力信号のピーク値を検出、出力し、ボトムホールド回路50は入力信号のボトム値を検出、出力する。

0119

そして、減算器78はピーク値とボトム値の差分を算出する。ここで、ピーク値とボトム値の差分は信号振幅を表す。したがって、ゲイン制御部82が、該ピーク値とボトム値の差分に基づいてVGA68によるゲイン調整量を決定することができる。なお、減算器78とゲイン制御部82の間にローパスフィルタを設け、ローパスフィルタにより平滑化された減算器78の出力に基づいてゲイン制御部82がゲイン調整量を決定してもよい。この場合、ピークホールド回路20およびボトムホールド回路50にローパスフィルタを設けなくてもよい。

0120

〔8〕まとめ
以上説明したように、本実施形態にかかるピークホールド回路20は、入力信号の信号値の方が帰還信号の信号値より小さくなる際にフリップフロップ230から入力された信号値を保持するフリップフロップ260が保持することにより、減算部240により減じられる減算値が増加されても、フリップフロップ260が入力信号のピーク値により近い信号値を保持することができる。

0121

また、本実施形態にかかるボトムホールド回路50は、入力信号の信号値の方が帰還信号の信号値より大きくなる際にフリップフロップ530から入力された信号値を保持するフリップフロップ560が保持することにより、加算部540により加算される加算値が増加されても、フリップフロップ560が入力信号のボトム値により近い信号値を保持することができる。

0122

なお、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

0123

例えば、上記実施形態では、ピークホールド回路20が立下がり検出部250を備える場合を説明したが、本発明はかかる例に限定されない。例えば、比較部210から出力されるL信号またはH信号を直接フリップフロップ260に入力してもよい。この場合、フリップフロップ260は、入力信号の方が帰還信号の信号値より大きい場合に比較部210から出力されるH信号が入力される期間Yにわたり、フリップフロップ230に保持されている信号値に保持する信号値を更新してもよい。

0124

かかる構成においても、期間Xにおいては実際の入力信号のピーク値に近い信号値をフリップフロップ260が保持することができる。また、ピークホールド回路20は、フリップフロップ260に保持されている信号値をローパスフィルタ270を通せば、常に実際の入力信号のピーク値に近い信号値を出力することができる。

0125

また、本明細書のピークホールド回路20、またはボトムホールド回路50の処理における各ステップは、必ずしもフローチャートとして記載された順序に沿って時系列に処理する必要はない。例えば、ピークホールド回路20、またはボトムホールド回路50の処理における各ステップは、並列的あるいは個別に実行される処理(例えば、並列処理あるいはオブジェクトによる処理)を含んでもよい。

図面の簡単な説明

0126

第1の構成例にかかるピークホールド回路の構成を示した説明図である。
従来のピークホールド回路の構成を示した説明図である。
従来のピークホールド回路から出力されるピーク値の一例を示した説明図である。
AGCの構成を示した機能ブロック図である。
第2の構成例にかかるピークホールド回路の構成を示した説明図である。
第2の構成例にかかるピークホールド回路の各位置における信号値の関係を示した説明図である。
第2の構成例にかかるフリップフロップにより保持される2次ピーク値を示した説明図である。
第2の構成例にかかるピークホールド回路から出力されるピーク値を示した説明図である。
第2の構成例の急峻な立ち上がりに対するピーク値の応答特性を示した説明図である。
第2の構成例の急峻な立下りに対するピーク値の応答特性を示した説明図である。
第2の構成例にかかるピークホールド回路から出力されるピーク値と比較例を対比的に示した説明図である。
第2の構成例にかかるピークホールド回路の問題点を示した説明図である。
第3の構成例にかかるピークホールド回路の構成を示した説明図である。
第3の構成例にかかるピークホールド回路において保持される2次ピーク値を示した説明図である。
ピークホールド回路において実行される信号値保持方法の流れを示したフローチャートである。
本実施形態にかかるボトムホールド回路の構成を示した説明図である。
ボトムホールド回路において実行される信号値保持方法の流れを示したフローチャートである。
本実施形態にかかる光ディスク装置の構成を示した説明図である。

符号の説明

0127

1 AGC
20ピークホールド回路
50ボトムホールド回路
210、510比較部
220、520セレクタ
230、530、252、552、260、560フリップフロップ
240 減算部
270、570ローパスフィルタ
540加算部

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ