図面 (/)

技術 電子楽器の通信装置

出願人 株式会社河合楽器製作所
発明者 鈴木亨斎藤勉
出願日 2009年1月13日 (11年11ヶ月経過) 出願番号 2009-004517
公開日 2009年4月23日 (11年8ヶ月経過) 公開番号 2009-086689
状態 特許登録済
技術分野 電気楽器
主要キーワード 自ボード DSP用プログラム DAT端子 デジタルミキサー ホストモジュール 効果プログラム エフェクトプログラム CPUプログラム
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2009年4月23日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (13)

課題

音源モジュール単体で、又は複数接続して使用しても、少ない本数の出力ライン発音モジュール楽音信号転送でき、かつ厚みのある音を再生できる電子楽器通信装置を提供することにある。

解決手段

1または複数の音源モジュール30a、50aと、発音モジュール70aとを備えた電子楽器の通信装置において、前記音源モジュールを単体で使用する場合と、複数接続して使用する場合とで、該音源モジュールが前記発音モジュール70aに対して出力するデジタル楽音信号転送レート切替えるようにする。また、前記発音モジュール70aは、音源モジュール30a、50aから出力されたデジタル楽音信号を合成する合成手段81と、該合成手段から出力されたデジタル楽音信号にエフェクトをかける手段82とを具備する。

概要

背景

図12に、従来の電子楽器通信装置の一例を示す。該電子楽器の通信装置は、ホストモジュール10、複数個音源モジュール30、50、および発音モジュール70から構成されている。

ホストモジュール10は、システムバス11に接続された鍵盤スキャナ部12、RAM13、CPUプログラム等を格納されたROM14、ホストモジュール10の全体の動作を制御するホストCPU15、FDフロッピー(登録商標)ディスクドライバ16、パネルSW/表示部17、非同期シリアル通信部A18、および非同期シリアル通信部B19から構成されている。鍵盤スキャナ部12は、電子楽器本体1の鍵盤スイッチの状態を調べ、その鍵盤番号、オンまたはオフ情報を出力すると共に、そのオン/オフを示す信号から、鍵盤タッチの強さを示すタッチデータを生成する。また、FDドライバ16は、FD駆動装置2を制御し、FDから演奏データ等を読み出す動作をする。また、非同期シリアル通信部A18は、外部MIDIとの間でデータの送受信非同期で行う。

次に、音源モジュール30、50は同構成であるので音源モジュール30を代表にあげてその構成を説明すると、音源モジュール30は、システムバス31に接続された非同期シリアル通信部B32、モジュールNO.設定部33、音源CPU34、第1のROM35、第1のRAM36、第2のROM37、楽音発生回路38、DSP(Digital signal processor)39(エフェクト回路と呼ぶこともある)、第2のRAM40、およびDAC(Digital analog converter)41から構成されている。

前記非同期シリアル通信部B19と32は、両者間で、演奏データなどのデータを非同期シリアル通信する。前記モジュールNO.設定部33には、例えばディップスイッチ等で、音源モジュールの番号が付けられる。前記第1のROM35には、CPUプログラム、DSPプログラム、各種パラメータ等が格納される。また、第2のROM37は波形メモリとしての働きをする。前記DSP39はエフェクト回路として働き、前記第2のRAM40は、プログラムメモリおよび係数メモリとしての働きをする。

さらに、発音モジュール70は、前記音源モジュール30、50のDAC41から出力されたアナログ楽音信号を混合するアナログミキサ71、増幅器72、および左右のスピーカ73L、73Rから構成されている。

なお、マスタCPUより各ボイスユニット制御プログラム波形データ等を転送すると共にキーオンオフ信号等の操作に伴う発生楽音の制御データ等のシリアル制御データを供給する楽音信号発生装置は、下記の特許文献1に示されている。
特開平7−191671号公報

概要

音源モジュールを単体で、又は複数接続して使用しても、少ない本数の出力ラインで発音モジュールに楽音信号を転送でき、かつ厚みのある音を再生できる電子楽器の通信装置を提供することにある。1または複数の音源モジュール30a、50aと、発音モジュール70aとを備えた電子楽器の通信装置において、前記音源モジュールを単体で使用する場合と、複数接続して使用する場合とで、該音源モジュールが前記発音モジュール70aに対して出力するデジタル楽音信号転送レート切替えるようにする。また、前記発音モジュール70aは、音源モジュール30a、50aから出力されたデジタル楽音信号を合成する合成手段81と、該合成手段から出力されたデジタル楽音信号にエフェクトをかける手段82とを具備する。

目的

また、本発明はトータルエフェクトを少ない配線数で、かつ安価にかけることのできる電子楽器の送信装置を提供することにある。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

1または複数の音源モジュールと、発音モジュールとを少なくとも備えた電子楽器通信装置において、前記音源モジュールを単体で使用する場合と、複数接続して使用する場合とで、該音源モジュールが前記発音モジュールに対して出力するデジタル楽音信号転送レート切替えるようにしたことを特徴とする電子楽器の通信装置。

請求項2

前記発音モジュールは、前記音源モジュールから出力されたデジタル楽音信号を合成する合成手段と、該合成手段から出力されたデジタル楽音信号にエフェクトをかける手段とを具備したことを特徴とする請求項1に記載の電子楽器の通信装置。

技術分野

0001

この発明は電子楽器通信装置に関し、特に電子楽器で使用される各種データや各種信号シリアル通信速度、あるいは転送レート可変とした電子楽器の通信装置に関する。

背景技術

0002

図12に、従来の電子楽器の通信装置の一例を示す。該電子楽器の通信装置は、ホストモジュール10、複数個音源モジュール30、50、および発音モジュール70から構成されている。

0003

ホストモジュール10は、システムバス11に接続された鍵盤スキャナ部12、RAM13、CPUプログラム等を格納されたROM14、ホストモジュール10の全体の動作を制御するホストCPU15、FDフロッピー(登録商標)ディスクドライバ16、パネルSW/表示部17、非同期シリアル通信部A18、および非同期シリアル通信部B19から構成されている。鍵盤スキャナ部12は、電子楽器本体1の鍵盤スイッチの状態を調べ、その鍵盤番号、オンまたはオフ情報を出力すると共に、そのオン/オフを示す信号から、鍵盤タッチの強さを示すタッチデータを生成する。また、FDドライバ16は、FD駆動装置2を制御し、FDから演奏データ等を読み出す動作をする。また、非同期シリアル通信部A18は、外部MIDIとの間でデータの送受信非同期で行う。

0004

次に、音源モジュール30、50は同構成であるので音源モジュール30を代表にあげてその構成を説明すると、音源モジュール30は、システムバス31に接続された非同期シリアル通信部B32、モジュールNO.設定部33、音源CPU34、第1のROM35、第1のRAM36、第2のROM37、楽音発生回路38、DSP(Digital signal processor)39(エフェクト回路と呼ぶこともある)、第2のRAM40、およびDAC(Digital analog converter)41から構成されている。

0005

前記非同期シリアル通信部B19と32は、両者間で、演奏データなどのデータを非同期シリアル通信する。前記モジュールNO.設定部33には、例えばディップスイッチ等で、音源モジュールの番号が付けられる。前記第1のROM35には、CPUプログラム、DSPプログラム、各種パラメータ等が格納される。また、第2のROM37は波形メモリとしての働きをする。前記DSP39はエフェクト回路として働き、前記第2のRAM40は、プログラムメモリおよび係数メモリとしての働きをする。

0006

さらに、発音モジュール70は、前記音源モジュール30、50のDAC41から出力されたアナログ楽音信号を混合するアナログミキサ71、増幅器72、および左右のスピーカ73L、73Rから構成されている。

0007

なお、マスタCPUより各ボイスユニット制御プログラム波形データ等を転送すると共にキーオンオフ信号等の操作に伴う発生楽音の制御データ等のシリアル制御データを供給する楽音信号発生装置は、下記の特許文献1に示されている。
特開平7−191671号公報

発明が解決しようとする課題

0008

前記非同期シリアル通信部B19と32は演奏データやMIDIデータ等を非同期シリアル通信するが、その通信速度は一定であった。

0009

例えば、前記非同期シリアル通信Aは外部とのMIDI通信であるため、MIDI規格から、その転送レートは31.25Kボーであり、前記非同期シリアル通信Bは内部通信のためもう少し高速であり250Kボー程度であった。

0010

この内部通信速度の250Kボーという転送速度は、演奏データをリアルタイムで転送するには十分な速度である。つまり、1つのキーオン情報は25ビット程度からなるので250Kボーで転送すれば25/250K(秒)=0.1ミリ秒程度で送信可能である。同時に10鍵弾いても1ミリ秒で送信できる。

0011

しかし、多量の楽音データを送信する場合、例えば低域のピアノ音PCM波形データ等は1波形だけでも2400Kビット(12ビット×200Kワード)程度であり、これを上記250Kボーで転送すると9.6秒かかってしまう。

0012

PCM波形で製作したピアノ音は、1オクターブ内に4波形程度が必要なことを考慮すると(高域は波形容量が少なくて済むことを考慮しても)、そのデータ転送に数分かかることは明らかである。

0013

つまり、従来の内部転送速度は演奏情報を転送するのには十分であったが、波形データ等を転送するには不十分な速度であった。

0014

ただ、それならば常に最高速度で転送すれば良いかというと、そうではない。なぜならば、転送を司る各CPUの負荷が転送速度を上げることで極端に重くなり、例えば1Mボーで転送を行うと約0.01ミリ秒毎に割込みが発生することになり、通常の処理がこなせない。

0015

よって、各CPUが通常の処理をこなしながら、転送を行なう上での最高の速度は250Kボー程度であり、1Mボーという転送の場合は通常の処理を行なわず、データダンプに専念することになる。

0016

ところで、波形データ等を転送する場合は、その楽器(又は楽音発生装置)が編集モードにあり、演奏一次停止することが許される状況である。

0017

また、各音源モジュール30、50は、DSP39でエフェクトされたデータを、各DAC41でアナログ楽音に変えた後、発音モジュール70のアナログミキサ71に送信するようにしているため、楽音信号のミキシング結果に、トータルエフェクトをかけることが困難であるという問題があった。すなわち、トータルエフェクトをかけるには、デジタル楽音でないと、任意のエフェクトがかけられないため、従来装置でエフェクトをかけようとすると、前記アナログミキサ71の後段にA/D変換器を入れて一旦デジタル信号に変換しなければならず、S/Nが悪くなるばかりか、コストアップになるという問題があった。

0018

本発明は、前記した従来技術に鑑みてなされたものであり、その目的は転送すべき演奏内容(演奏データ、楽音データ、エフェクトプログラム、またはエフェクト係数データ)に最適な通信速度を自動的に選択可能としたことにある。

0019

また、本発明はトータルエフェクトを少ない配線数で、かつ安価にかけることのできる電子楽器の送信装置を提供することにある。

課題を解決するための手段

0020

本発明は、音源モジュールを単体で使用する場合と、複数接続して使用する場合とで、該音源モジュールのエフェクト回路が出力するデジタル楽音信号の転送レートを切替えるようにした点に特徴がある。この特徴によれば、共通の出力ラインを使用することができるようになり、出力ラインの配線数を低減できると共に、厚みのある音を再生できるようになる。

発明の効果

0021

本発明によれば、音源モジュールを単体で使用する場合と、複数接続して使用する場合とで、該音源モジュールのエフェクト回路が出力するデジタル楽音信号の転送レートを切替えるようにしたので、共通の出力ラインを使用することができるようになり、出力ラインの本数を低減できると共に、厚みのある音を再生できるようになる。

発明を実施するための最良の形態

0022

以下に、図面を参照して、本発明を詳細に説明する。図1は、本発明の一実施形態の構成を示すブロック図である。なお、このブロック図において、図12と同一の符号は、同一または同等物を示すので、説明を省略する。

0023

図1において、ホストモジュール10aは、インピーダンスコンバータとしての働きをするアナログSW20(例えば、マルチプレクサ)、非同期シリアル通信部C21、バッファA22、バッファB23、バッファC24、およびバッファS25を有している。また、非同期シリアル通信部A18は、受信レジスタ18a、送信レジスタ18bを有し、非同期シリアル通信部Bは、受信レジスタ19a、送信レジスタ19bを有している。また、CDRドライバ26は、CDR駆動装置3の動作を制御する。ここに、該CDR駆動装置3は、CDに記憶されている演奏データ、波形データ、DSPプログラム、DSP係数などの高速転送データをCDから読み出して出力する。

0024

該ホストモジュール10aに対して、音源モジュール30a,50aは最大4個(0〜3)接続できるが、図示では2個接続した例が示されている。これらの4個の音源モジュールは同一構成であるので、音源モジュール30aを代表に挙げて構成を説明すると、該音源モジュール30aは、波形メモリとしてRAM42を用いると共に、各DSP39からの出力線共通線にして、発音モジュール70aに接続する点を除いて、図12の音源モジュール30と同一または同等である。

0025

次に、発音モジュール70aは、例えば4音源時分割デジタルミキサ81と、トータルエフェクトをかけるDSP82と、DAC(D/A変換器)83とを有し、該DAC83の出力はアンプ72で増幅されて、左右のスピーカ73L,73Rから放音される。前記DSP82は、プログラムメモリ84に蓄積されたDSPプログラムおよびホストモジュール10aから前記非同期シリアル通信部C21を経て送られてきて係数メモリ85に蓄積されるDSP係数を用いて、デジタルミキサ81の出力信号に、EQエコー)、リバーブなどの、トータルエフェクトをかける。

0026

次に、本実施形態の動作を、図2図4フローチャートを参照して説明する。このフローチャートは、ホストCPU15のメインフローを示すものであり、主に、データの転送速度の制御を中心とする処理を示す。

0027

パワーオンされてホストCPU15の処理がスタートすると、ステップS1では、ホストCPU15、RAM13等のワークエリアイニシャライズ初期化)される。ステップS2では、非同期シリアル通信部A18における非同期シリアル通信Aの転送速度をMIDIレベル(すなわち、31.25Kボー)に設定し、通信A用割込みを許可する。これによって、ホストモジュール10aと外部MIDIとの割込み通信が可能になるが、該通信A用割込み処理の詳細は、図5を参照して後述する。ステップS3では、非同期シリアル通信部B19における非同期シリアル通信Bの転送速度をMIDIレベル(すなわち、31.25Kボー)に設定し、通信B用割込みを許可する。これによって、ホストモジュール10aと音源モジュール30a,50aあるいは発音モジュール70a間の割込み通信が可能になるが、該通信B用割込み処理の詳細は、図6を参照して後述する。

0028

次に、ステップS4では、非同期シリアル通信B用のインピーダンスを最大(すなわち、MIDI×1倍用)に設定する。この設定は、非同期シリアル通信Bに使用されるデジタル信号は一般的に矩形波が使用されるために、回路のインピーダンス(CR時定数)を該デジタル信号の周期適合する値にして、矩形波の角を丸くし、できるだけ不要な電磁波が放出されないようにするためであるが、詳細は、図7を参照して後述する。

0029

ステップS5では、音源モジュール0、1、2、3に対して、非同期シリアル通信Bの転送速度を、MIDI×8倍レベル(250Kボー)に変更する命令を送る。この命令は、前記MIDIレベルの最も遅い転送速度で送られる。続いて、ステップS6では、ホストCPU15は、非同期シリアル通信B用割込みを禁止した後、例えば10m秒遅延する。これは、音源モジュール0、1、2、3が、受信速度切り替えに要する時間を確保するためであり、10m秒としたのは一例に過ぎない。ステップS6の遅延時間が経過すると、ステップS7に進み、非同期シリアル通信Bの転送速度を、MIDI×8倍レベル(250Kボー)に設定する。ステップS8では、非同期シリアル通信B用のインピーダンスを中の大きさ(すなわち、MIDI×8倍用)に設定する。このようにインピーダンスを中の大きさに設定する理由も、回路のCR時定数を矩形波の転送速度と適合させて、できるだけ不要な電磁波が発生しないようにするためであるが、詳細は、図7を参照して後述する。ステップS9では、図6で後述する通信B用割込みを許可する。以上で、ホストCPU15の初期化ルーチン終わり、次に図3図4メインルーチンに進む。

0030

図3のステップS10では、ホストCPU15は、パネルSW/表示部17に対して、パネルSWのスキャン検出と、それに対応した表示処理を行う。次いで、ステップS11では、鍵盤スキャナ部12に対して電子楽器本体1の鍵盤をスキャンする指令を出力する。ステップS12では、キーイベントがあったか否かの判断を行い、キーイベントがあった場合にはステップS13に進んで該キーイベントをバッファA22に入れ、ステップS14では該キーイベントをバッファB23に入れる。前記キーイベントがなかった場合、あるいは前記キーイベントをバッファA,Bに入れた後に、ステップS15に進んで、前記CDRドライバ26にて、CDに記憶されている演奏データ、波形データ、DSPプログラム、DSP係数等のデータを読み出す。ステップS16では、該CDから読み出したデータがあるかないかの判断を行い、該判断が肯定の時にはステップ17に進んで、ステップS15で読み出したデータが、波形データ、DSPプログラム、DSP係数等の高速転送データであるか否かの判断がなされる。そして、高速転送データである場合には、ステップS18に進む。一方、前記ステップS16の判断が否定の時には、図4のステップS33に進み、ステップS17の判断が否定の時には、ステップS32に進む。

0031

前記ステップS18では、前記バッファB23が空になるまで待機する。ステップS19では、音源モジュール0、1、2、3に対して、非同期シリアル通信Bの転送速度を、MIDI×32倍レベル(1Mボー)に変更する命令を送る。この命令は、前記MIDI×8レベルの中速の転送速度で送られる。続いて、ステップS20では、ホストCPU15は、非同期シリアル通信B用割込みを禁止した後、例えば10m秒遅延する。ステップS21では、非同期シリアル通信Bの転送速度を、MIDI×32倍レベル(1Mボー)に設定する。ステップS22では、非同期シリアル通信B用のインピーダンスを最小の大きさ(すなわち、MIDI×32倍用)に設定する。次いで、ステップS23に進み通信B用割込みを許可する。

0032

次に、図4のステップS24に進んで、高速転送データを指定の音源モジュールに、前記1Mボーで高速転送する。例えば、波形データは波形メモリ42に、DSPプログラムはDSP用プログラムメモリ40aまたは84へ、またDSP係数は係数メモリ40bまたは85に転送される。例えば、エコー、リザーブに関するDSP係数は係数メモリ85に転送され、これら以外の残響コーラスアンサンブル等のDSP係数は係数メモリ40bに転送される。なお、ここでは、ホストCPU15は、バッファBは使わないで、データ転送に専念する。ステップS25では、全データの転送が終了したか否かの判断がなされ、この判断が否定の時には、ステップS24に戻って、その動作を繰り返す。

0033

高速転送データの転送が終了すると、通常の中速の転送速度に戻るために、ステップS26の処理を行う。ステップS26では、音源モジュール0、1、2、3に対し、非同期シリアル通信Bの転送速度をMIDI×8倍レベル(250Kボー)に変更する命令を、各音源モジュールに送る。ステップS27では、通信B用割込みを禁止した後、例えば10m秒遅延する。ステップS28では、再度非同期シリアル通信Bの転送速度を、MIDI×8倍レベル(250Kボー)に設定する。ステップS30では、非同期シリアル通信B用のインピーダンスを中の大きさ(すなわち、MIDI×8倍用)に設定する。その後、ステップS30で、通信B用割込みを許可する。

0034

次に、前記ステップS17の判断が否定の時には、ステップS32に進んで、中速転送データ、例えば自動演奏データソングファイル)をバッファS25へ記憶する。また、前記ステップS16の判断が否定の時、またはステップS30またはS32の処理の後に、ステップS33に進んで、自動演奏中であるか否かの判断がなされる。この判断が肯定の時には、ステップS34に進んで、読み出すべきタイミングの演奏データであるか否かの判断がなされる。この判断が肯定の時には、ステップS35に進み、キーイベント、音色イベント音量イベントなどの演奏データがバッファS25から読み出され、バッファB23に入れられる。バッファB23に入れられたデータは、通信B用割込みにより非同期シリアル通信部B19から、音源モジュールに転送される。その後、図3のステップS10に戻って、該ステップS10以降の処理が繰り返される。

0035

次に、前記通信A用割込み処理の一例を、図5のフローチャートを参照して説明する。ステップS51では、受信データがあるか否かの判断がなされ、この判断が肯定の場合には、ステップS52に進んで、非同期シリアル通信Aの受信レジスタ18aの内容が、バッファB23に格納される。ステップS53では、バッファAに未転送のデータがあるか否かの判断がなされ、この判断が肯定の時には、ステップS54に進んで、未転送のデータを1つ読み出し、非同期シリアル通信Aの送信レジスタ18bに書込む。その後、リターンする。この動作により、非同期シリアル通信部A18と外部MIDIとの間で、データの送受信が行われる。

0036

次に、前記通信B用割込み処理の一例を、図6のフローチャートを参照して説明する。ステップS61では、受信データがあるか否かの判断がなされる。この判断が肯定の場合には、ステップS62に進んで、非同期シリアル通信Bの受信レジスタ19aの内容が、バッファC24に格納される。ステップS63では、バッファBに未転送のデータがあるか否かの判断がなされ、この判断が肯定の時には、ステップS64に進んで、未転送のデータを1つ読み出し、非同期シリアル通信Bの送信レジスタ19bに書込む。その後、リターンする。この動作により、ホストモジュール10aの非同期シリアル通信部B19と音源モジュール30a、50aの非同期シリアル通信部B32との間で、データの送受信が行われる。また、前記バッファBに格納されているデータが、非同期シリアル通信部A18と外部MIDIとの間の通信で受信された外部MIDIのデータであった場合には、この通信B用割込み処理により、外部MIDIデータが、音源モジュール30a、50aへ送信されることになる。

0037

次に、図7を参照して、前記ステップS4、S8、S22において、それぞれ、非同期シリアル通信B用のインピーダンスを最大、中、最小に設定する理由を説明する。

0038

電子楽器に電源投入直後、または音源モジュールを単体で利用している時には、同図(a) に示されているように、非同期シリアル通信Bの転送速度は、31.25Kボー(Kビット/秒)であり、矩形波信号一周期は大きい。そこで、前記アナログSW20でインピーダンスを最大(MIDI×1倍用)にする。そうすると、CR時定数1が大きくなり、矩形波信号の角の丸みが大きくなる。

0039

次に、電子楽器の通常動作時には、演奏者遅れ感じないレベルの転送速度、すなわち非同期シリアル通信Bの転送速度は、250Kボー(Kビット/秒)とされる。これは、ホストCPU15が、外部MIDIからの情報の他に、鍵盤からの操作情報(キーオン、オフデータ)も、音源モジュール30a、50aに送る必要があるためである。この時、矩形波信号の一周期は中程度の大きさになるので、前記アナログSW20でインピーダンスを中(MIDI×8倍用)にする。そうすると、CR時定数2が中程度の大きさになり、矩形波信号の角が丸くなって、ホストモジュール10aと音源モジュール間の通信線26等から不要な電磁波が放出されるのが抑制される。

0040

次に、高速データ転送時には、非同期シリアル通信Bの転送速度は、1Mボー(Mビット/秒)にされる。これは、ホストCPUから、多量の波形データを音源モジュールの波形メモリ42に転送する時、あるいはホストCPU15からエフェクト回路を構成するDSP39に対して効果プログラムや係数データを素早く転送したい時にのみ、該高速転送速度にされる。この高速転送により、演奏者の待ち時間が短くなる。また、前記アナログSW20でインピーダンスを最大(MIDI×32倍用)にすることにより、CR時定数3が最大の大きさになり、電磁波の発生を最小限に抑えることができるようになる。

0041

以上のように、本実施形態によれば、イニシャライズ時はデータの転送速度を低速のMIDIレベル(すなわち、31.25Kボー)に、またインピーダンスを最小のMIDI×1倍用に設定し、演奏データ等のデータの転送時には中速のMIDI×8倍レベル(250Kボー)に、またインピーダンスを中の大きさ(すなわち、MIDI×8倍用)に設定し、波形データ、DSPプログラム等の転送時には高速のMIDI×32倍レベル(1Mボー)に、またインピーダンスを最大の大きさ(すなわち、MIDI×32倍用)に設定するようにしたので、低速および中速の転送速度で利用する一般ユーザは勿論、高速の転送速度をも使用するプロまたはプロに近いユーザにも十分に使用されることのできる電子楽器を提供できるようになる。

0042

次に、前記音源モジュール30a、50a等の音源CPU34の機能を、図8のフローチャートを参照して説明する。該音源モジュールに電源投入されてパワーオンになると、ステップS81に進んで、音源CPUのワークエリアがイニシャライズされる。ステップS82では、楽音発生回路38をクリアし、非発音状態とされる。ステップS83では、自ボードの音源モジュール番号、すなわちモジュールNo.設定部33に設定されている番号(=TG.NO)を取込む。ステップS84では、TG.NO=111B であるか否かの判断がされる。ここにBはバイナリ二進数)を表す。また111B は、単独で使用される音源モジュール(シングル音源モード)を表し、TG.NO=000B 〜011B の場合は、複数で使用される音源モジュール(マルチ音源モード)を表す。

0043

そこで、前記ステップS84の判断が肯定になるとステップS85に進んで、自ボードのエフェクト回路39の出力をシングル音源モードとする。一方、該判断が否定のときには、ステップS86に進んで、自ボードのエフェクト回路39の出力をマルチ音源モードとし、自ボード用のタイムスロットを設定する。なお、該自ボード用のタイムスロットを設定する処理の詳細は、図11にて後述する。 ステップS87では、前記番号TG.NOが000B であるか否かの判断がなされる。番号TG.NOが000B の音源モジュールは、マルチ音源モードの場合、他の音源モジュールの基準となるCLKを発生するから、ステップS88に進んで、自ボードからLRCKおよびCKクロック)を出力し、それと合わせてDAT(データ)を出力できるようにする。一方、ステップS87の判断が否定の場合、すなわちTG.NO=001B 〜011B の場合には、ステップS89に進む。ステップS89では、これらのTG.NOの音源モジュールは、TG.NO=000B のボードから、LRCK、CKを入力し、それに合わせてDAT(データ)を出力可能にする。

0044

ステップS90では、非同期シリアル通信Bの転送速度をMIDIレベル(31.25ボー)に設定し、通信B用割込みを許可する。該通信B用割込みの詳細は、図10を参照して後述する。次いで、ステップS91に進み、通信B用転送レートレジスタ(以下、TGRATEと記す)を1にセット、すなわちイニシャライズする。以上が、音源CPUのイニシャラズ処理であり、以後メインルーチンに入る。

0045

ステップS92では、TG.NO=111B であるか否かの判断がなされ、この判断が肯定の場合、すなわちシングル音源モードの場合には、ステップS93に進んで、パネルSW43のスキャン検出、およびそれに対応した表示処理を行う。なお、音源モジュールのパネルSW/表示部43から、音色設定音量調節が可能である。次に、ステップS94で、TGRATE=3であるか否かの判断がなされ、この判断が肯定であれば、ステップS95に進んで、高速転送処理に移る。TGRATE=3の意味については、図10で後述する。そして、あるバッファTGから読み出した内容を、波形メモリ42あるいはDSPプログフラム40a、DSP係数メモリ40bの書込みポインタの示すアドレスに転送して書込む。なお、この高速転送処理の間は、発音モジュール70aにおける発音を停止する。

0046

一方、ステップS94の判断が否定の時、すなわちTGRATE=1または2の時には、図9のステップS96に進んで、前記バッファTGから1個の内容(制御データ)を読み出す。次いで、ステップS97では、該制御データがキーオンデータであるか否かの判断がなされ、この判断が肯定の場合にはステップS98に進んで、キーアサイナにより発音するチャネルchを決定し、このチャネルchを用いて発音を開始する。

0047

ステップS97でキーオンデータと判断されなかった場合には、ステップS99に進んでキーオフデータであるか否かの判断がなされ、この判断が肯定の時にはステップS100に進んで、キーオフされた発音chを検索し、そのchを消音リリース状態に)する。

0048

キーオフデータでもなかった場合(ステップS99の判断が否定)には、ステップS101に進んで、その他の楽音発生回路用のデータ(例えば、ボリューム音色データ等)であるか否かの判断がなされる。この判断が肯定の時には、ステップS102に進んで、該データを楽音発生回路38に書込む。ステップS101の判断がさらに否定の時には、ステップS103に進んで、DSP用のデータ(リバーブ、残響等の係数)であるか否かの判断がなされる。この判断が肯定の時には、ステップS104に進んで、該データをエフェクト回路39の係数メモリへ書込む。一方、該ステップS103の判断が否定の時には、ステップS105に進んで、その他の処理が行われる。前記ステップS104またはS105の処理が終わると、ステップS92に戻り、該ステップS92以下の処理が繰り返される。

0049

次に、図10のフローチャートを参照して、音源CPU34の通信B用割込み処理を説明する。

0050

ステップS110では、受信データがあるか否かの判断がなされ、受信データがあった場合にはステップS111に進んで、非同期シリアル通信Bの転送速度が変更されたか否かの判断がなされる。この判断が肯定になった場合には、ステップS112に進んで、前記バッファTGに残っている内容を処理して、空にする。ステップS113では、前記転送速度の変更が、「MIDI×16」命令であるか否かの判断をする。この判断が肯定の時には、ステップS114に進んで、楽音発生回路38をクリアし、強制的に非発音状態とする。すなわち、発音中であっても、非発音状態にする。ステップS115では、非同期シリアル通信Bの転送速度を、MIDI×32(=1Mボー)に変更する。続いて、ステップS116に進み、通信B用転送レートレジスタ(TGRATE)に“3”をセットする。

0051

一方、前記ステップS113の判断が否定の時には、ステップS117に進んで、「MIDI×8」命令であるか否かの判断をする。この判断が肯定の時には、ステップS118に進んで、非同期シリアル通信Bの転送速度を、MIDI×8(=250Kボー)に変更する。続いて、ステップS119に進み、通信B用転送レートレジスタ(TGRATE)に“2”をセットする。

0052

さらに、前記ステップS117の判断が否定の時には、ステップS120に進んで、非同期シリアル通信Bの転送速度を、MIDI×1(=31.25Kボー)に変更する。続いて、ステップS121に進み、通信B用転送レートレジスタ(TGRATE)に“1”をセットする。

0053

前記ステップS116、S119、またはS121の後は、ステップS122に進んで、各転送レートで受信したデータを、バッファTGに格納する。ステップS123では、割込み許可を行い、リターンする。

0054

図11は、音源モジュールのエフェクト回路39の出力信号速度を示すタイミングチャートであり、同図(a) はシングル音源モード(1音源時分割)時の出力信号速度、同図(b) はマルチ音源モード(4音源時分割)時の出力信号速度を示す。

0055

同図(a) に示されているように、シングル音源モードでは、LRCK(クロック)は44.1KHzであり、LおよびR用データ転送タイミングのそれぞれの間に、24ビットのL用データ(DAT)およびR用データが転送される。したがって、該シングル音源モードにおけるデータ転送CKは、1.06MHzになる。

0056

一方、マルチ音源モード(4音源時分割)では、同図(b) に示されているように、前記LおよびR用データ転送タイミングのそれぞれの間に、4音源の24ビットのL用データ(DAT)およびR用データが転送される。このため、該マルチ音源モード(4音源時分割)におけるデータ転送CKは、4.23MHz、すなわちシングル音源モードの時の4倍になる。このため、楽音データの転送速度も、シングル音源モードの時の4倍になる。なお、該マルチ音源モード(4音源時分割)では、前記ステップS86〜S89に示したように、TG.NO=000B のボードがLRCK、CKを生成し、他のボード(TG.NO=001B 〜011B )は該000B のボードが生成したLRCK、CKを入力するから、各ボードから出力されるデータ(DAT)は同一のクロックと同期して出力されることになる。

0057

したがって、本実施形態によれば、マルチ音源モード(4音源時分割)には、4個の音源モジュールから出力されるCLKとDATは、シングル音源モード時の4倍の転送速度で、かつ共通の出力ラインを経て、発音モジュール70a(図1参照)のデジタルミキサー81のCLK端子DAT端子に転送され、該4個の音源モジュールから出力されたデータは1つにミキシングされる。該ミキシングされたデータは、DSP82でエフェクトをかけられ、DAC83に出力される。このように、4個の音源モジュールから出力された楽音データをミキシングすることにより、厚みのある音を再生できるようになる。また、TG.NOが001B 〜011B のボードのクロックCLKをTG.NOが000B のボードで生成されたものを使用し、シングル音源モード時の4倍の転送速度で転送するようにしたので、各音源モジュールのエフェクト回路39と発音モジュール70aのデジタルミキサー81とを結ぶ出力ラインの本数が図1のように削減され、またデジタルミキサー81の入力端子はCLKとDATの2個でよくなる。なお、前記の説明では、4個の音源モジュールを対象としたが、本発明はこれに限定されず、2個または3個の音源モジュールであってもよい。

図面の簡単な説明

0058

本発明の一実施形態の構成を示すブロック図である。
図1のホストCPUの動作を説明するためのフローチャートである。
図2続きのフローチャートである。
図3の続きのフローチャートである。
非同期通信A用割込み処理の一例を示すフローチャートである。
非同期通信B用割込み処理の一例を示すフローチャートである。
非同期通信Bの転送速度の変化およびインピーダンスの切替えを示す図である。
音源CPUの動作を説明するためのフローチャートである。
図8の続きのフローチャートである。
音源CPUの通信B用割込み処理の一例を示すフローチャートである。
エフェクト回路の出力信号速度の変化を示す図である。
従来構成の一例を示すブロック図である。

0059

1…電子楽器本体、3…CDR駆動装置、10a…ホストモジュール、15…ホストCPU、18…非同期シリアル通信部A、19…非同期シリアル通信部B、30a…音源モジュール、32…非同期シリアル通信部B、34…音源CPU、38…楽音発生回路、39…DSP(エフェクト回路)、70a…発音モジュール、81…デジタルミキサー、82…DSP(トータルエフェクト回路)。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • ヤマハ株式会社の「 鍵盤装置」が 公開されました。( 2020/06/18)

    【課題】鍵の変形があっても変形による影響を少なくすること。【解決手段】鍵盤装置は、フレームと、鍵支点を中心に前記フレームに対して回動する鍵と、前記フレームに接続された第1フレームガイド、および前記鍵に... 詳細

  • ヤマハ株式会社の「 電子鍵盤楽器」が 公開されました。( 2020/01/30)

    【課題】楽器全体のデザインを損なうことなく、リアルな音を放音することができる電子鍵盤楽器を提供すること。【解決手段】楽器筐体2と、楽器筐体2の前部に配置された鍵盤11と、鍵盤11の操作に応じて電気信号... 詳細

  • カシオ計算機株式会社の「 情報処理装置、情報処理方法、情報処理プログラム、及び、電子楽器」が 公開されました。( 2019/06/24)

    【課題】例えば、演奏全体を視覚的に実感できる情報処理装置を提供する。【解決手段】本発明の情報処理装置TBは、音高情報を含む演奏情報の入力を受付ける受付処理と、受付けた前記演奏情報に応じた第1画像を出力... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ